JP5385822B2 - 半導体部品の実装方法 - Google Patents
半導体部品の実装方法 Download PDFInfo
- Publication number
- JP5385822B2 JP5385822B2 JP2010037823A JP2010037823A JP5385822B2 JP 5385822 B2 JP5385822 B2 JP 5385822B2 JP 2010037823 A JP2010037823 A JP 2010037823A JP 2010037823 A JP2010037823 A JP 2010037823A JP 5385822 B2 JP5385822 B2 JP 5385822B2
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting resin
- resin composition
- semiconductor component
- circuit board
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
この式中の−X−は、−O−、−S−、−S−S−のうちのいずれかである。すなわち、有機酸として、下記構造式(2)で示されるジグリコール酸、下記構造式(3)で示されるチオジグリコール酸、下記構造式(4)で示されるジチオジグリコール酸のうちの少なくとも一種を用いることができる。
HOOCH2C−S−CH2COOH …(3)
HOOCH2C−S−S−CH2COOH …(4)
また、3個のカルボキシル基を有する有機酸としては、1,2,3−ベンゼントリカルボン酸、クエン酸等を用いることができる。なお、有機酸が有するカルボキシル基の個数の上限は、特に限定されるものではないが、実質的には、4個程度である。
2 半導体部品
3 端子
4 回路基板
5 電極
6 接合部
7 はんだ部
8 樹脂硬化部
9 封止材
Claims (6)
- はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を用いて半導体部品の端子と回路基板の電極とを接合する接合部を設ける半導体部品の実装方法において、前記熱硬化性樹脂組成物を前記回路基板の前記電極ごとに塗布し、前記熱硬化性樹脂組成物を被覆するように、フラックス成分を含有しない封止材を塗布し、前記熱硬化性樹脂組成物及び前記封止材が共に未硬化状態のまま、前記半導体部品の前記端子と前記回路基板の前記電極とが対向するように前記半導体部品と前記回路基板とを重ねて加熱し、前記熱硬化性樹脂組成物を硬化させることによって、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成される前記接合部を設けると共に、前記封止材を硬化させることによって、前記接合部の周囲を封止することを特徴とする半導体部品の実装方法。
- 前記熱硬化性樹脂組成物を前記回路基板の前記電極ごとに塗布し、前記熱硬化性樹脂組成物を被覆するように、前記フラックス成分を含有しない封止材を前記電極ごとに塗布することを特徴とする請求項1に記載の半導体部品の実装方法。
- はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を用いて半導体部品の端子と回路基板の電極とを接合する接合部を設ける半導体部品の実装方法において、前記熱硬化性樹脂組成物を前記回路基板の前記電極ごとに塗布し、フラックス成分を含有しない封止材を前記半導体部品の前記端子が設けられた面に塗布し、前記熱硬化性樹脂組成物及び前記封止材が共に未硬化状態のまま、前記半導体部品の前記端子と前記回路基板の前記電極とが対向するように前記半導体部品と前記回路基板とを重ねて加熱し、前記熱硬化性樹脂組成物を硬化させることによって、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成される前記接合部を設けると共に、前記封止材を硬化させることによって、前記接合部の周囲を封止することを特徴とする半導体部品の実装方法。
- はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を用いて半導体部品の端子と回路基板の電極とを接合する接合部を設ける半導体部品の実装方法において、前記熱硬化性樹脂組成物を前記回路基板の前記電極ごとに塗布し、フラックス成分を含有しない封止材を前記回路基板の前記電極が設けられた面及び前記半導体部品の前記端子が設けられた面に塗布し、前記熱硬化性樹脂組成物及び前記封止材が共に未硬化状態のまま、前記半導体部品の前記端子と前記回路基板の前記電極とが対向するように前記半導体部品と前記回路基板とを重ねて加熱し、前記熱硬化性樹脂組成物を硬化させることによって、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成される前記接合部を設けると共に、前記封止材を硬化させることによって、前記接合部の周囲を封止することを特徴とする半導体部品の実装方法。
- はんだ粒子及びフラックス成分を含有する熱硬化性樹脂組成物を回路基板の電極ごとに塗布し、前記熱硬化性樹脂組成物を被覆するように、フラックス成分を含有しない封止材を塗布し、前記熱硬化性樹脂組成物及び前記封止材が共に未硬化状態のまま、前記回路基板の前記電極と、請求項1乃至4のいずれか1項に記載の方法により半導体部品が実装された回路基板の前記半導体部品が実装されていない面に設けられた電極とが対向するようにこれらの回路基板を重ねて加熱し、前記熱硬化性樹脂組成物を硬化させることによって、前記はんだ粒子が溶融一体化したはんだ部と、前記はんだ部の周囲を被覆する樹脂硬化部とで形成される接合部を設けると共に、前記封止材を硬化させることによって、前記接合部の周囲を封止することを特徴とする半導体部品の実装方法。
- 前記熱硬化性樹脂組成物を前記回路基板の前記電極ごとに塗布し、前記熱硬化性樹脂組成物を被覆するように、フラックス成分を含有しない前記封止材を前記電極ごとに塗布することを特徴とする請求項5に記載の半導体部品の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010037823A JP5385822B2 (ja) | 2010-02-23 | 2010-02-23 | 半導体部品の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010037823A JP5385822B2 (ja) | 2010-02-23 | 2010-02-23 | 半導体部品の実装方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013146002A Division JP5621019B2 (ja) | 2013-07-12 | 2013-07-12 | 半導体部品の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176050A JP2011176050A (ja) | 2011-09-08 |
JP5385822B2 true JP5385822B2 (ja) | 2014-01-08 |
Family
ID=44688678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010037823A Active JP5385822B2 (ja) | 2010-02-23 | 2010-02-23 | 半導体部品の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5385822B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016016916A1 (ja) | 2014-07-29 | 2016-02-04 | パナソニックIpマネジメント株式会社 | 半導体部品とそれを用いた半導体実装品、半導体実装品の製造方法 |
US9925612B2 (en) | 2014-07-29 | 2018-03-27 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor component, semiconductor-mounted product including the component, and method of producing the product |
JP6124032B2 (ja) * | 2015-08-04 | 2017-05-10 | パナソニックIpマネジメント株式会社 | 実装構造体と実装構造体の製造方法 |
US10522493B2 (en) | 2015-12-25 | 2019-12-31 | Panasonic Intellectual Property Management Co., Ltd. | Paste thermosetting resin composition, semiconductor component, semiconductor mounted article, method for manufacturing semiconductor component, and method for manufacturing semiconductor mounted article |
JP6812919B2 (ja) * | 2017-07-12 | 2021-01-13 | 昭和電工マテリアルズ株式会社 | 半導体パッケージ |
JP2019009470A (ja) * | 2018-10-09 | 2019-01-17 | パナソニックIpマネジメント株式会社 | 実装構造体 |
JPWO2023127791A1 (ja) | 2021-12-28 | 2023-07-06 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100810A (ja) * | 2001-09-27 | 2003-04-04 | Toshiba Corp | 半導体装置とその製造方法 |
-
2010
- 2010-02-23 JP JP2010037823A patent/JP5385822B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011176050A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5385822B2 (ja) | 半導体部品の実装方法 | |
JP6534122B2 (ja) | 樹脂フラックスはんだペースト及び実装構造体 | |
JP5425589B2 (ja) | 電子デバイスの製造方法 | |
JP5588287B2 (ja) | 熱硬化性樹脂組成物及び半導体部品実装基板 | |
JP6515350B2 (ja) | 半導体実装品とその製造方法 | |
WO2017110052A1 (ja) | ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法 | |
JP2017080797A (ja) | はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体 | |
JP2013256584A (ja) | 熱硬化性樹脂組成物およびフラックス組成物とそれを用いた半導体装置 | |
JP5842084B2 (ja) | 半導体部品実装基板 | |
WO2001047660A1 (fr) | Flux de durcissement, resist de soudage, boitier de semi-conducteur renforce par flux de durcissement, dispositif semi-conducteur et procede de production de boitier de semi-conducteur et de dispositif semi-conducteur | |
JP3905363B2 (ja) | 封止充填剤用液状エポキシ樹脂組成物 | |
JP5571730B2 (ja) | 熱硬化性樹脂組成物および半導体装置 | |
JP5853146B2 (ja) | 熱硬化性樹脂組成物及び回路基板 | |
WO2004059721A1 (ja) | 電子部品装置 | |
JP4753329B2 (ja) | 熱硬化性樹脂組成物および半導体装置 | |
JP7259219B2 (ja) | 樹脂組成物及びその硬化物、並びに半導体装置の製造方法 | |
JP5621019B2 (ja) | 半導体部品の実装構造 | |
JP5140038B2 (ja) | 熱硬化性樹脂組成物及び回路基板 | |
JPWO2018225800A1 (ja) | 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置 | |
JP5975407B2 (ja) | 熱硬化性樹脂組成物及び半導体部品実装基板 | |
JP2010232388A (ja) | 半導体パッケージ及び半導体部品の実装構造 | |
JP2014209624A (ja) | 回路基板と半導体部品との接合部構造 | |
JP2007009022A (ja) | シート状接着剤、電子部品装置の製造方法及び電子部品装置 | |
JP2008085264A (ja) | 半導体装置 | |
JP2018195789A (ja) | 熱硬化性樹脂組成物、熱硬化性シート、半導体部品、半導体実装品、半導体部品の製造方法、及び、半導体実装品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5385822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |