[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5373045B2 - Photoelectric conversion device - Google Patents

Photoelectric conversion device Download PDF

Info

Publication number
JP5373045B2
JP5373045B2 JP2011275221A JP2011275221A JP5373045B2 JP 5373045 B2 JP5373045 B2 JP 5373045B2 JP 2011275221 A JP2011275221 A JP 2011275221A JP 2011275221 A JP2011275221 A JP 2011275221A JP 5373045 B2 JP5373045 B2 JP 5373045B2
Authority
JP
Japan
Prior art keywords
layer
type layer
type
photoelectric conversion
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011275221A
Other languages
Japanese (ja)
Other versions
JP2012060166A (en
JP2012060166A5 (en
Inventor
和哉 村田
光弘 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011275221A priority Critical patent/JP5373045B2/en
Publication of JP2012060166A publication Critical patent/JP2012060166A/en
Publication of JP2012060166A5 publication Critical patent/JP2012060166A5/ja
Application granted granted Critical
Publication of JP5373045B2 publication Critical patent/JP5373045B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photoelectric conversion device having an improved photoelectric conversion efficiency. <P>SOLUTION: A photoelectric conversion device comprises a photoelectric conversion unit having a p-type layer 40 including a p-type dopant, an i-type layer 42 being a microcrystalline silicon layer functioning as a power generation layer, and an n-type layer 44 including an n-type dopant which are laminated. The p-type layer 40 comprises a laminated structure containing: a first p-type layer 40a being a microcrystalline silicon layer; and a second p-type layer 40b including at least one of an amorphous silicon p-type layer and an amorphous silicon carbide p-type layer disposed between the microcrystalline silicon p-type layer 40a and the i-type layer 42. The second p-type layer 40b comprises an oxide layer disposed on the i-type layer 42 side. <P>COPYRIGHT: (C)2012,JPO&amp;INPIT

Description

本発明は、光電変換装置に関する。   The present invention relates to a photoelectric conversion device.

多結晶、微結晶またはアモルファスシリコンを用いた太陽電池が知られている。特に、微結晶またはアモルファスシリコンの薄膜を積層した構造を有する光電変換装置は、資源消費の観点、コストの低下の観点および効率化の観点から注目されている。   Solar cells using polycrystalline, microcrystalline, or amorphous silicon are known. In particular, a photoelectric conversion device having a structure in which microcrystalline or amorphous silicon thin films are stacked has attracted attention from the viewpoint of resource consumption, cost reduction, and efficiency.

一般的に、光電変換装置は、表面が絶縁性の基板上に第1電極、1以上の半導体薄膜光電変換セル及び第2電極を順に積層して形成される。それぞれの光電変換ユニットは、光入射側からp型層、i型層及びn型層を積層して構成される。光電変換装置の変換効率を向上させる方法として、2種以上の光電変換セルを光入射方向に積層することが知られている。光電変換装置の光入射側にはバンドギャップが広い光電変換層を含む第1の光電変換ユニットを配置し、その後に第1の光電変換ユニットよりもバンドギャップの狭い光電変換層を含む第2の光電変換ユニットを配置する。これにより、入射光の広い波長範囲に亘って光電変換を可能にし、装置全体として変換効率の向上を図ることができる。例えば、アモルファスシリコン(a−Si)光電変換ユニットをトップセルとし、微結晶(μc−Si)光電変換ユニットをボトムセルとした構造が知られている。その中でも、透光性基板上にアモルファスシリコン、微結晶シリコンの順に積層させ、基板面から光を入射させる構造が注目されており、大面積モジュールにおいて集積型構造が容易であるとともに、透光性基板の中で光電変換に寄与しない領域面積を少なくすることができる。   In general, a photoelectric conversion device is formed by sequentially stacking a first electrode, one or more semiconductor thin film photoelectric conversion cells, and a second electrode on a substrate having an insulating surface. Each photoelectric conversion unit is configured by stacking a p-type layer, an i-type layer, and an n-type layer from the light incident side. As a method for improving the conversion efficiency of a photoelectric conversion device, it is known to stack two or more types of photoelectric conversion cells in the light incident direction. A first photoelectric conversion unit including a photoelectric conversion layer having a wide band gap is disposed on the light incident side of the photoelectric conversion device, and then a second photoelectric conversion layer including a photoelectric conversion layer having a narrower band gap than the first photoelectric conversion unit is disposed. A photoelectric conversion unit is arranged. Thereby, photoelectric conversion can be performed over a wide wavelength range of incident light, and the conversion efficiency of the entire apparatus can be improved. For example, a structure in which an amorphous silicon (a-Si) photoelectric conversion unit is a top cell and a microcrystalline (μc-Si) photoelectric conversion unit is a bottom cell is known. Among them, a structure in which amorphous silicon and microcrystalline silicon are stacked in this order on a light-transmitting substrate and light is incident from the surface of the substrate is attracting attention. The area of the region that does not contribute to photoelectric conversion in the substrate can be reduced.

また、不純物を含む微結晶シリコン系薄膜と不純物を含む非晶質シリコン系薄膜を積層させることにより、発電層の結晶粒界や粒内欠陥を低減し、光電変換効率を向上させる技術が開示されている。特に、光入射とは逆側にある裏面電極上に、p型微結晶シリコン系薄膜とp型非晶質シリコン系薄膜を積層させることと、このp型非晶質シリコン系薄膜にアモルファスシリコンやアモルファス炭化シリコンが使用できることが開示されている(例えば、特許文献1参照)。   In addition, a technique for reducing the crystal grain boundaries and intragranular defects of the power generation layer and improving the photoelectric conversion efficiency by laminating the microcrystalline silicon thin film containing impurities and the amorphous silicon thin film containing impurities is disclosed. ing. In particular, a p-type microcrystalline silicon-based thin film and a p-type amorphous silicon-based thin film are stacked on the back electrode on the opposite side to the light incidence, and amorphous silicon or It is disclosed that amorphous silicon carbide can be used (for example, see Patent Document 1).

特開平10−294482号公報Japanese Patent Laid-Open No. 10-294482

アモルファスシリコンを発電層として用いた発電ユニット(トップセル)と微結晶シリコンを発電層として用いた発電ユニット(ボトムセル)をこの順に積層し、アモルファスシリコン層側を光入射側に配置した光電変換装置において、従来、トップセルのn型層を微結晶シリコン層とし、その上に接するようにp型微結晶シリコン層(またはp型微結晶炭化シリコン層)、さらにp型層と接するように微結晶シリコン発電層を設置する構造を用いてきた。しかし、この構造では、トップセルのn型微結晶シリコン層やボトムセルのp型微結晶シリコン層の膜質(結晶化率、ドープ率)を変化させると微結晶シリコン発電層の結晶性も変化して最適膜質からずれてしまう問題が生じていた。それぞれの層単独で膜質を最適となるよう調整することができなかったため、2種以上の光電変換セルを積層した光電変換装置の最適な形成条件を導くのが非常に困難であった。また、ボトムセルの微結晶シリコン層の各層は形成条件が非常にクリティカルであるため、製造装置のメンテナンスの後や一定の処理枚数の処理後には形成条件の再調整が必要となるが、その再調整について同じ問題が発生し、大量生産する場合の生産量が大幅に低下してしまうという問題があった。   In a photoelectric conversion device in which a power generation unit (top cell) using amorphous silicon as a power generation layer and a power generation unit (bottom cell) using microcrystalline silicon as a power generation layer are stacked in this order, and the amorphous silicon layer side is arranged on the light incident side Conventionally, the n-type layer of the top cell is a microcrystalline silicon layer, a p-type microcrystalline silicon layer (or p-type microcrystalline silicon carbide layer) is in contact therewith, and a microcrystalline silicon is further in contact with the p-type layer. A structure to install a power generation layer has been used. However, in this structure, changing the film quality (crystallization rate, doping rate) of the n-type microcrystalline silicon layer of the top cell and the p-type microcrystalline silicon layer of the bottom cell also changes the crystallinity of the microcrystalline silicon power generation layer. There has been a problem of deviating from the optimum film quality. Since the film quality could not be adjusted to be optimal for each layer alone, it was very difficult to derive the optimum formation conditions for a photoelectric conversion device in which two or more types of photoelectric conversion cells were stacked. In addition, since the formation conditions of each microcrystalline silicon layer in the bottom cell are very critical, it is necessary to readjust the formation conditions after maintenance of the manufacturing equipment or after processing a certain number of treatments. The same problem occurred with respect to, and there was a problem that the production volume in mass production was greatly reduced.

p型微結晶シリコン層とp型アモルファスシリコン層を積層させた構造を光入射側と逆に配置した場合、p型微結晶シリコン層と微結晶シリコン発電層の界面層の結晶性には接合特性はほとんど影響を受けない。しかし、上記の積層させた構造を光入射側に配置したときは、p型微結晶シリコン層と発電層の界面層の結晶性に接合特性が大きく影響を受け、界面層の結晶化率が低いと光電変換効率の向上を妨げることがある。そこで、p型層にp型微結晶シリコン層とp型アモルファスシリコン層を積層させ、この構造を光入射側に配置した場合であっても、i型層の界面付近の結晶化率を低下させない技術が必要とされている。   When a structure in which a p-type microcrystalline silicon layer and a p-type amorphous silicon layer are stacked is arranged opposite to the light incident side, the crystallinity of the interface layer between the p-type microcrystalline silicon layer and the microcrystalline silicon power generation layer has junction characteristics. Is hardly affected. However, when the above laminated structure is disposed on the light incident side, the bonding characteristics are greatly affected by the crystallinity of the interface layer between the p-type microcrystalline silicon layer and the power generation layer, and the crystallization rate of the interface layer is low. And may prevent improvement of photoelectric conversion efficiency. Therefore, even when the p-type microcrystalline silicon layer and the p-type amorphous silicon layer are stacked on the p-type layer and this structure is disposed on the light incident side, the crystallization rate in the vicinity of the interface of the i-type layer is not lowered. Technology is needed.

本発明の1つの態様は、p型のドーパントを含むp型層、発電層となる微結晶シリコン層であるi型層及びn型のドーパントを含むn型層を積層した光電変換ユニットを含む光電変換装置であって、p型層は、微結晶シリコン層である第1のp型層と、微結晶シリコンp型層とi型層との間に配置されたアモルファスシリコンp型層及びアモルファス炭化シリコンp型層の少なくとも一方を含む第2のp型層と、の積層構造を有する、光電変換装置である。   One embodiment of the present invention includes a photoelectric conversion unit including a p-type layer including a p-type dopant, an i-type layer that is a microcrystalline silicon layer serving as a power generation layer, and an n-type layer including an n-type dopant. In the conversion device, the p-type layer includes a first p-type layer that is a microcrystalline silicon layer, an amorphous silicon p-type layer disposed between the microcrystalline silicon p-type layer and the i-type layer, and amorphous carbonization. A photoelectric conversion device having a stacked structure of a second p-type layer including at least one of silicon p-type layers.

本発明によれば、光電変換装置における光電変換効率を向上させることができると共に、光電変換装置の生産効率を向上させることができる。   ADVANTAGE OF THE INVENTION According to this invention, while being able to improve the photoelectric conversion efficiency in a photoelectric conversion apparatus, the production efficiency of a photoelectric conversion apparatus can be improved.

本発明の実施の形態における光電変換装置の構成を示す図である。It is a figure which shows the structure of the photoelectric conversion apparatus in embodiment of this invention. 本発明の実施の形態における光電変換装置のμc−Siユニットの構成を示す図である。It is a figure which shows the structure of the (micro | micron | mu) c-Si unit of the photoelectric conversion apparatus in embodiment of this invention. 本発明の実施の形態における光電変換装置のμc−Siユニットの構成を示す図である。It is a figure which shows the structure of the (micro | micron | mu) c-Si unit of the photoelectric conversion apparatus in embodiment of this invention. 本発明の実施例6における第2のp型層の膜厚に対する光電変換装置の光電変換効率の関係を示す図である。It is a figure which shows the relationship of the photoelectric conversion efficiency of the photoelectric conversion apparatus with respect to the film thickness of the 2nd p-type layer in Example 6 of this invention. 本発明の実施例7におけるバッファ層の膜厚に対する光電変換装置の光電変換効率の関係を示す図である。It is a figure which shows the relationship of the photoelectric conversion efficiency of the photoelectric conversion apparatus with respect to the film thickness of the buffer layer in Example 7 of this invention. 本発明の実施例8におけるバッファ層の成膜時の水素/シラン希釈比に対する光電変換装置の光電変換効率の関係を示す図である。It is a figure which shows the relationship of the photoelectric conversion efficiency of the photoelectric conversion apparatus with respect to the hydrogen / silane dilution ratio at the time of film-forming of the buffer layer in Example 8 of this invention.

図1は、本発明の実施の形態における光電変換装置100の構造を示す断面図である。本実施の形態における光電変換装置100は、透明絶縁基板10を光入射側として、光入射側から、透明導電膜12、トップセルとして広いバンドギャップを有するアモルファスシリコン(a−Si)(光電変換)ユニット102、中間層14、ボトムセルとしてa−Siユニット102よりバンドギャップの狭い微結晶シリコン(μc−Si)(光電変換)ユニット104、第1裏面電極層16、第2裏面電極層18、充填材20及び保護膜22を積層した構造を有している。   FIG. 1 is a cross-sectional view showing the structure of a photoelectric conversion device 100 according to an embodiment of the present invention. In the photoelectric conversion device 100 according to the present embodiment, the transparent insulating substrate 10 is used as the light incident side, the transparent conductive film 12 and the amorphous silicon (a-Si) having a wide band gap as the top cell from the light incident side (photoelectric conversion). Unit 102, intermediate layer 14, microcrystalline silicon (μc-Si) (photoelectric conversion) unit 104 having a narrower band gap than a-Si unit 102 as a bottom cell, first back electrode layer 16, second back electrode layer 18, filler 20 and a protective film 22 are stacked.

以下、本発明の実施の形態における光電変換装置100の構成及び製造方法について説明する。   Hereinafter, the configuration and manufacturing method of the photoelectric conversion device 100 according to the embodiment of the present invention will be described.

透明絶縁基板10は、例えば、ガラス基板、プラスチック基板等の少なくとも可視光波長領域において透過性を有する材料を適用することができる。透明絶縁基板10上に透明導電膜12が形成される。透明導電膜12は、酸化錫(SnO2)、酸化亜鉛(ZnO)、インジウム錫酸化物(ITO)等に錫(Sn)、アンチモン(Sb)、フッ素(F)、アルミニウム(Al)等をドープした透明導電性酸化物(TCO)のうち少なくとも一種類又は複数種を組み合わせて用いることが好適である。特に、酸化亜鉛(ZnO)は、透光性が高く、抵抗率が低く、耐プラズマ特性にも優れているので好適である。透明導電膜12は、例えば、スパッタリング等により形成することができる。透明導電膜12の膜厚は0.5μm以上5μm以下の範囲とすることが好適である。また、透明導電膜12の表面には光閉じ込め効果を有する凹凸を設けることが好適である。 For the transparent insulating substrate 10, for example, a material having transparency in at least a visible light wavelength region such as a glass substrate or a plastic substrate can be applied. A transparent conductive film 12 is formed on the transparent insulating substrate 10. The transparent conductive film 12 is doped with tin oxide (SnO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), etc. with tin (Sn), antimony (Sb), fluorine (F), aluminum (Al), etc. It is preferable to use at least one or a combination of a plurality of transparent conductive oxides (TCO). In particular, zinc oxide (ZnO) is preferable because it has high translucency, low resistivity, and excellent plasma resistance. The transparent conductive film 12 can be formed by, for example, sputtering. The film thickness of the transparent conductive film 12 is preferably in the range of 0.5 μm to 5 μm. Moreover, it is preferable to provide unevenness having a light confinement effect on the surface of the transparent conductive film 12.

透明導電膜12上に、p型層、i型層、n型層のシリコン系薄膜を順に積層してa−Siユニット102を形成する。a−Siユニット102は、シラン(SiH4)、ジシラン(Si26)、ジクロルシラン(SiH2Cl2)等のシリコン含有ガス、メタン(CH4)等の炭素含有ガス、ジボラン(B26)等のp型ドーパント含有ガス、フォスフィン(PH3)等のn型ドーパント含有ガス及び水素(H2)等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマCVDにより形成することができる。 A p-type layer, i-type layer, and n-type silicon thin film are sequentially laminated on the transparent conductive film 12 to form the a-Si unit 102. The a-Si unit 102 includes a silicon-containing gas such as silane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), a carbon-containing gas such as methane (CH 4 ), diborane (B 2 H). 6 ) formed by plasma CVD in which a mixed gas obtained by mixing a p-type dopant-containing gas such as phosphine (PH 3 ) and a dilute gas such as phosphine (PH 3 ) and a diluent gas such as hydrogen (H 2 ) is formed into a plasma. be able to.

プラズマCVDは、例えば、13.56MHzのRFプラズマCVDを適用することが好適である。RFプラズマCVDは平行平板型とすることができる。平行平板型の電極のうち透明絶縁基板10を配しない側には原料の混合ガスを供給するためのガスシャワー孔を設けた構成としてもよい。プラズマの投入電力密度は、5mW/cm2以上100mW/cm2以下とすることが好ましい。 For plasma CVD, for example, 13.56 MHz RF plasma CVD is preferably applied. The RF plasma CVD can be a parallel plate type. It is good also as a structure which provided the gas shower hole for supplying the mixed gas of a raw material in the side which does not arrange | position the transparent insulating substrate 10 among parallel plate type electrodes. The input power density of plasma is preferably 5 mW / cm 2 or more and 100 mW / cm 2 or less.

一般的に、p型層、i型層、n型層はそれぞれ別の成膜室において成膜される。成膜室は、真空ポンプによって真空排気可能であり、RFプラズマCVDのための電極が内蔵される。また、透明絶縁基板10の搬送装置、RFプラズマCVDのための電源及びマッチング装置、ガス供給用の配管等が付設される。   In general, the p-type layer, the i-type layer, and the n-type layer are formed in separate film formation chambers. The film forming chamber can be evacuated by a vacuum pump and has an electrode for RF plasma CVD. In addition, a transfer device for the transparent insulating substrate 10, a power source and matching device for RF plasma CVD, piping for gas supply, and the like are attached.

p型層は、透明導電膜12上に形成される。p型層は、p型ドーパント(ボロン等)をドープした膜厚10nm以上100nm以下のp型アモルファスシリコン層(p型a−Si:H)又はp型アモルファス炭化シリコン(p型a−SiC:H)とする。p型層の膜質は、シリコン含有ガス、炭素含有ガス、p型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。例えば、p型層は、ボロンが高濃度にドープされた高吸収アモルファス炭化シリコン層(p1層)と、高吸収アモルファス炭化シリコン層よりもボロンの濃度が低い低吸収アモルファス炭化シリコン層(p2層)とを積層した構造とすることが好適である。このとき、基板温度は180℃、反応圧力は80Paの原料ガス供給下において電力密度11mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。高吸収アモルファス炭化シリコン層(p1層)の成膜時には、原料ガスは、シラン(SiH4),メタン(CH4),水素(H2)及びジボラン(B26)をそれぞれ40sccm,80sccm,400sccm及び12sccm(1%希釈)で供給することが好適である。低吸収アモルファス炭化シリコン層(p2層)の成膜時には、原料ガスは、シラン(SiH4),メタン(CH4),水素(H2)及びジボラン(B26)をそれぞれ40sccm,80sccm,400sccm及び1sccm(1%希釈)で供給することが好適である。高吸収アモルファス炭化シリコン層(p1層)及び低吸収アモルファス炭化シリコン層(p2層)の膜厚は、それぞれ7nm及び3nmとすることが好適である。i型層は、p型層上に形成されたドープされていない膜厚50nm以上500nm以下のアモルファスシリコン膜とする。i型層の膜質は、シリコン含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。また、i型層は、a−Siユニット102の発電層となる。例えば、i型層は、アモルファス炭化シリコン層であるトップセルバッファ層とアモルファスシリコン層である通常のi型層とを積層した構造とすることが好適である。このとき、トップセルバッファ層は、基板温度は180℃、反応圧力は80Paの原料ガス供給下において電力密度11mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。トップセルバッファ層の成膜時には、原料ガスは、シラン(SiH4),メタン(CH4)及び水素(H2)をそれぞれ20sccm,10sccm及び2000sccmで供給することが好適である。トップセルバッファ層の膜厚は、10nmとすることが好適である。アモルファスシリコン層である通常のi型層は、基板温度は180℃、反応圧力は100Paの原料ガス供給下において電力密度11mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。通常のi型層の成膜時には、原料ガスは、シラン(SiH4)及び水素(H2)をそれぞれ300及び1000sccmで供給することが好適である。通常のi型層の膜厚は、300nmとすることが好適である。n型層は、i型層上に形成されたn型ドーパント(リン等)をドープした膜厚10nm以上100nm以下のn型アモルファスシリコン層(n型a−Si:H)又はn型微結晶シリコン層(n型μc−Si:H)とする。n型層の膜質は、シリコン含有ガス、炭素含有ガス、n型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。例えば、n型層は、基板温度は180℃、反応圧力は200Paの原料ガス供給下において電力密度110mW/cm2で電力を供給したRFプラズマCVDで成膜することが好適である。n型層の成膜時には、原料ガスは、シラン(SiH4),水素(H2)及びホスフィン(PH3)をそれぞれ10sccm,2000sccm及び5sccm(1%希釈)で供給することが好適である。n型層の膜厚は、20nmとすることが好適である。 The p-type layer is formed on the transparent conductive film 12. The p-type layer is a p-type amorphous silicon layer (p-type a-Si: H) or p-type amorphous silicon carbide (p-type a-SiC: H) having a thickness of 10 nm to 100 nm doped with a p-type dopant (boron or the like). ). The film quality of the p-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas, the carbon-containing gas, the p-type dopant-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation. For example, the p-type layer includes a high absorption amorphous silicon carbide layer (p1 layer) doped with boron at a high concentration, and a low absorption amorphous silicon carbide layer (p2 layer) whose boron concentration is lower than that of the high absorption amorphous silicon carbide layer. It is preferable to have a laminated structure. At this time, it is preferable to form a film by RF plasma CVD in which power is supplied at a power density of 11 mW / cm 2 with a substrate temperature of 180 ° C. and a reaction pressure of 80 Pa. At the time of film formation of the high absorption amorphous silicon carbide layer (p1 layer), the source gas is silane (SiH 4 ), methane (CH 4 ), hydrogen (H 2 ), and diborane (B 2 H 6 ), respectively, at 40 sccm, 80 sccm, It is preferable to supply at 400 sccm and 12 sccm (1% dilution). At the time of forming the low absorption amorphous silicon carbide layer (p2 layer), the source gas is silane (SiH 4 ), methane (CH 4 ), hydrogen (H 2 ), and diborane (B 2 H 6 ), respectively, at 40 sccm, 80 sccm, It is preferable to supply at 400 sccm and 1 sccm (1% dilution). The film thicknesses of the high absorption amorphous silicon carbide layer (p1 layer) and the low absorption amorphous silicon carbide layer (p2 layer) are preferably 7 nm and 3 nm, respectively. The i-type layer is an undoped amorphous silicon film of 50 nm to 500 nm formed on the p-type layer. The film quality of the i-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas and the dilution gas, the pressure, and the high frequency power for plasma generation. The i-type layer is a power generation layer of the a-Si unit 102. For example, the i-type layer preferably has a structure in which a top cell buffer layer that is an amorphous silicon carbide layer and a normal i-type layer that is an amorphous silicon layer are stacked. At this time, the top cell buffer layer is preferably formed by RF plasma CVD in which power is supplied at a power density of 11 mW / cm 2 under a source gas supply at a substrate temperature of 180 ° C. and a reaction pressure of 80 Pa. When forming the top cell buffer layer, it is preferable to supply silane (SiH 4 ), methane (CH 4 ), and hydrogen (H 2 ) at 20 sccm, 10 sccm, and 2000 sccm, respectively. The film thickness of the top cell buffer layer is preferably 10 nm. A normal i-type layer that is an amorphous silicon layer is preferably formed by RF plasma CVD with power supplied at a power density of 11 mW / cm 2 under a source gas supply of 180 ° C. and a reaction pressure of 100 Pa. is there. During normal i-type deposition, silane (SiH 4 ) and hydrogen (H 2 ) are preferably supplied at 300 and 1000 sccm, respectively. The film thickness of a normal i-type layer is preferably 300 nm. The n-type layer is an n-type amorphous silicon layer (n-type a-Si: H) or n-type microcrystalline silicon having a thickness of 10 nm or more and 100 nm or less doped with an n-type dopant (such as phosphorus) formed on the i-type layer. A layer (n-type μc-Si: H) is used. The film quality of the n-type layer can be changed by adjusting the mixing ratio of the silicon-containing gas, the carbon-containing gas, the n-type dopant-containing gas and the dilution gas, the pressure, and the high-frequency power for plasma generation. For example, the n-type layer is preferably formed by RF plasma CVD in which power is supplied at a power density of 110 mW / cm 2 under the supply of a source gas having a substrate temperature of 180 ° C. and a reaction pressure of 200 Pa. At the time of forming the n-type layer, it is preferable to supply silane (SiH 4 ), hydrogen (H 2 ), and phosphine (PH 3) at 10 sccm, 2000 sccm, and 5 sccm (1% dilution), respectively. The film thickness of the n-type layer is preferably 20 nm.

a−Siユニット102上に、中間層14を形成する。中間層14は、酸化亜鉛(ZnO)、酸化シリコン(SiOx)等の透明導電性酸化物(TCO)を用いることが好適である。特に、マグネシウムMgがドープされた酸化亜鉛(ZnO)や酸化シリコン(SiOx)を用いることが好適である。中間層14は、例えば、スパッタリング等により形成することができる。中間層14の膜厚は10nm以上200nm以下の範囲とすることが好適である。なお、中間層14は、設けなくてもよい。   The intermediate layer 14 is formed on the a-Si unit 102. The intermediate layer 14 is preferably made of a transparent conductive oxide (TCO) such as zinc oxide (ZnO) or silicon oxide (SiOx). In particular, it is preferable to use zinc oxide (ZnO) or silicon oxide (SiOx) doped with magnesium Mg. The intermediate layer 14 can be formed by, for example, sputtering. The film thickness of the intermediate layer 14 is preferably in the range of 10 nm to 200 nm. The intermediate layer 14 need not be provided.

中間層14上に、図2の拡大断面図に示すように、p型層40、i型層42、n型層44を順に積層したμc−Siユニット104を形成する。μc−Siユニット104は、シラン(SiH4)、ジシラン(Si26)、ジクロルシラン(SiH2Cl2)等のシリコン含有ガス、メタン(CH4)等の炭素含有ガス、ジボラン(B26)等のp型ドーパント含有ガス、フォスフィン(PH3)等のn型ドーパント含有ガス及び水素(H2)等の希釈ガスを混合した混合ガスをプラズマ化して成膜を行うプラズマCVDにより形成することができる。 As shown in the enlarged sectional view of FIG. 2, the μc-Si unit 104 in which the p-type layer 40, the i-type layer 42, and the n-type layer 44 are sequentially laminated is formed on the intermediate layer 14. The μc-Si unit 104 includes a silicon-containing gas such as silane (SiH 4 ), disilane (Si 2 H 6 ), dichlorosilane (SiH 2 Cl 2 ), a carbon-containing gas such as methane (CH 4 ), diborane (B 2 H 6 ) formed by plasma CVD in which a mixed gas obtained by mixing a p-type dopant-containing gas such as phosphine (PH 3 ) and a dilute gas such as phosphine (PH 3 ) and a diluent gas such as hydrogen (H 2 ) is formed into a plasma. be able to.

プラズマCVDは、a−Siユニット102と同様に、例えば、13.56MHzのRFプラズマCVDを適用することが好適である。RFプラズマCVDは平行平板型とすることができる。平行平板型の電極のうち透明絶縁基板10を配しない側には原料の混合ガスを供給するためのガスシャワー孔を設けた構成としてもよい。プラズマの投入電力密度は、5mW/cm2以上100mW/cm2以下とすることが好ましい。 As with the a-Si unit 102, for example, 13.56 MHz RF plasma CVD is preferably applied to the plasma CVD. The RF plasma CVD can be a parallel plate type. It is good also as a structure which provided the gas shower hole for supplying the mixed gas of a raw material in the side which does not arrange | position the transparent insulating substrate 10 among parallel plate type electrodes. The input power density of plasma is preferably 5 mW / cm 2 or more and 100 mW / cm 2 or less.

p型層40は、中間層14又はa−Siユニット102のn型層上に形成される。本実施の形態では、微結晶シリコン層である第1のp型層40aとアモルファス層である第2のp型層40bとの少なくとも2層を積層して構成する。アモルファス層は、アモルファスシリコン層(a−Si)又はアモルファス炭化シリコン層(a−SiC)とすることが好適である。   The p-type layer 40 is formed on the intermediate layer 14 or the n-type layer of the a-Si unit 102. In the present embodiment, at least two layers of a first p-type layer 40a that is a microcrystalline silicon layer and a second p-type layer 40b that is an amorphous layer are stacked. The amorphous layer is preferably an amorphous silicon layer (a-Si) or an amorphous silicon carbide layer (a-SiC).

第1のp型層40aは、膜厚5nm以上50nm以下とすることが好適である。また、第2のp型層40bをa−Si層とする場合には、膜厚1nm以上4.5nm以下とすることが好適である。第2のp型層40bをa−SiC層とする場合には、膜厚1nm以上4.5nm以下とすることが好適である。   The first p-type layer 40a preferably has a thickness of 5 nm to 50 nm. In addition, when the second p-type layer 40b is an a-Si layer, it is preferable that the film thickness be 1 nm to 4.5 nm. When the second p-type layer 40b is an a-SiC layer, it is preferable that the film thickness be 1 nm to 4.5 nm.

第1のp型層40a及び第2のp型層40bの膜質は、シリコン含有ガス、炭素含有ガス、p型ドーパント含有ガス及び希釈ガスの混合比、圧力及びプラズマ発生用高周波パワーを調整することによって変化させることができる。   The film quality of the first p-type layer 40a and the second p-type layer 40b is adjusted by adjusting the mixing ratio of silicon-containing gas, carbon-containing gas, p-type dopant-containing gas and dilution gas, pressure, and high-frequency power for plasma generation. Can be changed.

その後、第2のp型層40bを酸化する処理を行う。例えば、第2のp型層40bを形成した後、成膜ラインの真空層から透明絶縁基板10を取り出し、大気中に暴露して酸化を行うことが好適である。酸化は、二次イオン質量分析(SIMS)において1×1020/cm3以上1×1022/cm3以下の酸素原子濃度が検出される程度に行うことが好適である。具体的には、カメカ社製のSIMS分析装置(IMF−4F)にて、真空度1×10-7Torr以下において一次イオン種Cs+を加速電圧14.5kV及び一次イオン電流15nAで照射して行った際に1×1020/cm3以上1×1022/cm3以下の酸素原子濃度が検出されることが好適である。 Thereafter, a treatment for oxidizing the second p-type layer 40b is performed. For example, it is preferable that after forming the second p-type layer 40b, the transparent insulating substrate 10 is taken out from the vacuum layer of the film forming line and exposed to the atmosphere to be oxidized. The oxidation is preferably performed to such an extent that an oxygen atom concentration of 1 × 10 20 / cm 3 or more and 1 × 10 22 / cm 3 or less is detected in secondary ion mass spectrometry (SIMS). Specifically, with a SIMA analyzer (IMF-4F) manufactured by Kameka, the primary ion species Cs + was irradiated with an acceleration voltage of 14.5 kV and a primary ion current of 15 nA at a vacuum degree of 1 × 10 −7 Torr or less. When performed, it is preferable that an oxygen atom concentration of 1 × 10 20 / cm 3 or more and 1 × 10 22 / cm 3 or less is detected.

このように、第2のp型層40bを形成した後に酸化処理することによって、第2のp型層40bの表面層が酸化され、第2のp型層40b上に形成されるi型層42との界面における界面準位(欠陥準位)が低減され、光電変換装置100の出力電圧が向上する。   As described above, by oxidizing the second p-type layer 40b after forming the second p-type layer 40b, the surface layer of the second p-type layer 40b is oxidized, and the i-type layer formed on the second p-type layer 40b. The interface level (defect level) at the interface with 42 is reduced, and the output voltage of the photoelectric conversion device 100 is improved.

また、p型層40bを大気中に暴露して酸化処理を行う方法は、トップセルであるa−Siユニット102の形成装置1台当りに一度に処理できる枚数が多く、ボトムセルであるμc−Siユニット104の形成装置1台当りに一度に処理枚数が少ない場合に特に効果的である。すなわち、a−Siユニット102の形成装置によってa−Siユニット及びp型層40bを形成した後、a−Siユニット102の形成装置から一旦取り出して大気に暴露することによって、μc−Siユニット104の形成装置に導入するまでの時間をタクトタイムの調整時間として利用することができるからである。また、一度に処理できる枚数の多いa−Siユニット102の形成装置で多くの層を形成することによって、μc−Siユニット104の形成装置を増やすことなく、形成装置の稼働効率を向上させることができる。   Further, in the method of performing the oxidation treatment by exposing the p-type layer 40b to the atmosphere, the number of sheets that can be processed at one time per one forming apparatus of the a-Si unit 102 that is the top cell is large, and the μc-Si that is the bottom cell. This is particularly effective when the number of processed sheets per unit 104 is small. That is, after the a-Si unit and the p-type layer 40b are formed by the a-Si unit 102 forming apparatus, the a-Si unit 102 is once taken out from the a-Si unit 102 forming apparatus and exposed to the atmosphere. This is because the time until introduction into the forming apparatus can be used as the tact time adjustment time. In addition, by forming a large number of layers with the forming apparatus for the a-Si unit 102 that can be processed at a time, the operating efficiency of the forming apparatus can be improved without increasing the number of forming apparatuses for the μc-Si unit 104. it can.

また、p型層40bの膜厚を1nm未満にするとp型層40bを設けることによる効果が十分に得られず、4.5nmより大きくするとp型層40の直列抵抗が大きくなって短絡電流やフィルファクタの低下を招くおそれがある。   Also, if the thickness of the p-type layer 40b is less than 1 nm, the effect of providing the p-type layer 40b is not sufficiently obtained. If the thickness is greater than 4.5 nm, the series resistance of the p-type layer 40 increases, and the short-circuit current and There is a risk of lowering the fill factor.

さらに、p型層40bとしてa−SiC層を適用することによって、a−Si層を適用するよりもワイドバンドギャップ化することができる。これによって、光電変換装置100の開放電圧をより高めることができると共に、p型層40における光吸収の損失も低減できるので短絡電流も向上する。   Furthermore, by applying an a-SiC layer as the p-type layer 40b, a wider band gap can be achieved than when an a-Si layer is applied. Thereby, the open circuit voltage of the photoelectric conversion device 100 can be further increased, and the loss of light absorption in the p-type layer 40 can be reduced, so that the short circuit current is also improved.

p型層40上にはi型層42を形成する。i型層42は、p型層40上に形成された主にドープされていない膜厚0.5μm以上5μm以下の微結晶シリコン膜とする。i型層42は、μc−Siユニット104の発電層となる層である。   An i-type layer 42 is formed on the p-type layer 40. The i-type layer 42 is a microcrystalline silicon film which is formed on the p-type layer 40 and has a thickness of 0.5 μm or more and 5 μm or less which is not mainly doped. The i-type layer 42 is a layer that becomes a power generation layer of the μc-Si unit 104.

本実施の形態においてi型層42は、p型層40に接するようにバッファ層42aを形成し、バッファ層42a上に主発電層42bを形成した構成を有することが好適である。バッファ層42aは、主発電層42bの成膜条件よりも高い結晶化率となる成膜条件で成膜する。すなわち、ガラス基板等に単膜として成膜したときにバッファ層42aは主発電層42bよりも結晶化率が高くなる成膜条件で形成する。なお、バッファ層42aは、p型ドーパントを添加したp型層としてもよい。   In the present embodiment, it is preferable that the i-type layer 42 has a configuration in which a buffer layer 42a is formed so as to be in contact with the p-type layer 40, and a main power generation layer 42b is formed on the buffer layer 42a. The buffer layer 42a is formed under a film formation condition that provides a higher crystallization rate than the film formation condition of the main power generation layer 42b. In other words, the buffer layer 42a is formed under film forming conditions such that the crystallization rate is higher than that of the main power generation layer 42b when it is formed as a single film on a glass substrate or the like. The buffer layer 42a may be a p-type layer to which a p-type dopant is added.

具体的には、バッファ層42aは、水素(H2)/シラン(SiH4)希釈比が130以上800以下の混合ガスを圧力200Paで導入し、13.56MHzのRFプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は80℃以上250℃以下とし、プラズマに対する導入電力は30mW/cm2以上1000mW/cm2以下とすることが好適である。主発電層42bは、水素(H2)/シラン(SiH4)希釈比が30以上200以下の混合ガスを圧力600Paで導入し、13.56MHzのRFプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は80℃以上250℃以下とし、プラズマに対する導入電力は30mW/cm2以上3000mW/cm2以下とすることが好適である。なお、27MHz等のVHFプラズマを用いて成膜してもよい。 Specifically, the buffer layer 42a is formed by introducing a mixed gas having a hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio of 130 or more and 800 or less at a pressure of 200 Pa by an RF plasma deposition method of 13.56 MHz. Is preferred. The substrate temperature during film formation was set to 80 ° C. or higher 250 ° C. or less, introducing power to the plasma is preferably set to 30 mW / cm 2 or more 1000 mW / cm 2 or less. The main power generation layer 42b is preferably formed by introducing a mixed gas having a hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio of 30 or more and 200 or less at a pressure of 600 Pa by an RF plasma film forming method of 13.56 MHz. is there. The substrate temperature during film formation was set to 80 ° C. or higher 250 ° C. or less, introducing power to the plasma is preferably set to 30 mW / cm 2 or more 3000 mW / cm 2 or less. Note that the film may be formed using VHF plasma of 27 MHz or the like.

バッファ層42aを設けることによって、i型層42におけるp型層40界面近傍の結晶化率が高まり、μc−Siユニット104の発電層となるi型層42全体の結晶化率も高めることとなり、光電変換装置100の光電変換効率を向上させることができる。   By providing the buffer layer 42a, the crystallization rate in the vicinity of the interface of the p-type layer 40 in the i-type layer 42 is increased, and the crystallization rate of the entire i-type layer 42 serving as the power generation layer of the μc-Si unit 104 is increased. The photoelectric conversion efficiency of the photoelectric conversion device 100 can be improved.

バッファ層42aの膜厚は8nm以上100nm以下とすることが好適である。膜厚が8nm未満ではバッファ層42aを挿入した効果が十分でなく、100nmより大きいとフィルファクタFF等の光電変換特性の低下を招くおそれがある。   The thickness of the buffer layer 42a is preferably 8 nm or more and 100 nm or less. If the film thickness is less than 8 nm, the effect of inserting the buffer layer 42a is not sufficient, and if it is more than 100 nm, the photoelectric conversion characteristics such as the fill factor FF may be deteriorated.

さらに、図3の拡大断面図に示すように、微結晶シリコン層であるバッファ層42aに加えて、p型層40とバッファ層42aとの間にアモルファスシリコン層であるバッファ層42cを設けることも好適である。バッファ層42cは、一般的なアモルファスシリコン層の成膜条件で形成すればよく、例えば、水素(H2)/シラン(SiH4)希釈比が10以下の混合ガスを圧力100Paで導入し、13.56MHzのRFプラズマ成膜法により形成することが好適である。また、成膜時の基板温度は80℃以上250℃以下とし、プラズマに対する導入電力は5mW/cm2以上100mW/cm2以下とすることが好適である。バッファ層42cの膜厚は1nm以上5nm以下とすることが好適である。 Further, as shown in the enlarged sectional view of FIG. 3, in addition to the buffer layer 42a which is a microcrystalline silicon layer, a buffer layer 42c which is an amorphous silicon layer may be provided between the p-type layer 40 and the buffer layer 42a. Is preferred. The buffer layer 42c may be formed under the general conditions for forming an amorphous silicon layer. For example, a mixed gas having a hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio of 10 or less is introduced at a pressure of 100 Pa. It is preferable to form the film by an RF plasma deposition method of .56 MHz. Further, it is preferable that the substrate temperature during film formation is 80 ° C. or higher and 250 ° C. or lower, and the power introduced into the plasma is 5 mW / cm 2 or higher and 100 mW / cm 2 or lower. The film thickness of the buffer layer 42c is preferably 1 nm or more and 5 nm or less.

p型層40とバッファ層42aとの間にアモルファスシリコン層であるバッファ層42cを下地として設けることによって、p型層40の影響を受けることなくバッファ層42aの結晶化率を高めることができる。これによって、μc−Siユニット104の直列抵抗を低下させ、短絡電流を向上させることができる。   By providing the buffer layer 42c, which is an amorphous silicon layer, between the p-type layer 40 and the buffer layer 42a as a base, the crystallization rate of the buffer layer 42a can be increased without being affected by the p-type layer 40. Thereby, the series resistance of the μc-Si unit 104 can be reduced and the short-circuit current can be improved.

ただし、p型層40を2層にする構成並びにi型層42にバッファ層42a及び42cを設ける構成は少なくとも一方を適用すればよい。もちろん、両方の構成を同時に適用することによって、両方の作用・効果を得ることができる。   However, at least one of the configuration in which the p-type layer 40 is formed in two layers and the configuration in which the buffer layers 42 a and 42 c are provided in the i-type layer 42 may be applied. Of course, both actions and effects can be obtained by applying both configurations simultaneously.

n型層44は、i型層42上に形成される。n型層44は、n型ドーパント(リン等)をドープした膜厚5nm以上50nm以下のn型微結晶シリコン層(n型μc−Si:H)とする。ただし、μc−Siユニット104はこれに限定されるものではなく、発電層として以下に説明するi型微結晶シリコン層(i型μc−Si:H)が用いられるものであればよい。   The n-type layer 44 is formed on the i-type layer 42. The n-type layer 44 is an n-type microcrystalline silicon layer (n-type μc-Si: H) having a thickness of 5 nm to 50 nm doped with an n-type dopant (phosphorus or the like). However, the μc-Si unit 104 is not limited to this, and any i-type microcrystalline silicon layer (i-type μc-Si: H) described below may be used as the power generation layer.

μc−Siユニット104上に、第1裏面電極層16、第2裏面電極層18として反射性金属と透明導電性酸化物(TCO)との積層構造を形成する。第1裏面電極層16としては、酸化錫(SnO2)、酸化亜鉛(ZnO)、インジウム錫酸化物(ITO)等の透明導電性酸化物(TCO)が用いられる。TCOは、例えば、スパッタリング等により形成することができる。また、第2裏面電極層18としては、銀(Ag)、アルミニウム(Al)等の金属が使用できる。第1裏面電極層16及び第2裏面電極層18は、合わせて1μm程度の膜厚とすることが好適である。第1裏面電極層16及び第2裏面電極層18の少なくとも一方には、光閉じ込め効果を高めるための凹凸が設けることが好適である。 A stacked structure of a reflective metal and a transparent conductive oxide (TCO) is formed on the μc-Si unit 104 as the first back electrode layer 16 and the second back electrode layer 18. As the first back electrode layer 16, a transparent conductive oxide (TCO) such as tin oxide (SnO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), or the like is used. The TCO can be formed by, for example, sputtering. Moreover, as the 2nd back surface electrode layer 18, metals, such as silver (Ag) and aluminum (Al), can be used. The first back electrode layer 16 and the second back electrode layer 18 are preferably about 1 μm in total. It is preferable that at least one of the first back electrode layer 16 and the second back electrode layer 18 is provided with unevenness for enhancing the light confinement effect.

さらに、充填材20によって第2裏面電極層18の表面を保護膜22で被う。充填材20及び保護膜22は、EVA、ポリイミド等の樹脂材料とすることができる。これによって、光電変換装置100の発電層への水分の侵入等を防ぐことができる。   Further, the surface of the second back electrode layer 18 is covered with the protective film 22 with the filler 20. The filler 20 and the protective film 22 can be made of a resin material such as EVA or polyimide. This can prevent moisture from entering the power generation layer of the photoelectric conversion device 100.

なお、YAGレーザ(基本波1064nm、2倍波532nm)を用いて、透明導電膜12、a−Siユニット102、中間層14、μc−Siユニット104、第1裏面電極層16、第2裏面電極層18の分離加工を行うことによって、複数のセルを直列に接続した構成にしてもよい。   The transparent conductive film 12, the a-Si unit 102, the intermediate layer 14, the μc-Si unit 104, the first back electrode layer 16, the second back electrode using a YAG laser (fundamental wave 1064nm, double wave 532nm). A configuration may be adopted in which a plurality of cells are connected in series by separating the layer 18.

<実施例>
以下、本発明の実施例及び比較例を示す。
<Example>
Examples of the present invention and comparative examples are shown below.

(比較例1)
透明絶縁基板10として、33cm×43cm角,4mm厚のガラス基板を用いた。透明絶縁基板10上に、熱CVDにより透明導電膜12として表面に凹凸形状を有する600nm厚のSnO2を形成した。この後、透明導電膜12をYAGレーザにて短冊状にパターニングした。YAGレーザは、波長1064nm、エネルギー密度13J/cm2、パルス周波数3kHzのものを用いた。
(Comparative Example 1)
As the transparent insulating substrate 10, a glass substrate having a size of 33 cm × 43 cm square and 4 mm was used. On the transparent insulating substrate 10, 600 nm thick SnO 2 having a concavo-convex shape on the surface was formed as a transparent conductive film 12 by thermal CVD. Thereafter, the transparent conductive film 12 was patterned into strips with a YAG laser. A YAG laser having a wavelength of 1064 nm, an energy density of 13 J / cm 2 and a pulse frequency of 3 kHz was used.

次に、a−Siユニット102のp型層,i型層及びn型層を順に積層した。a−Siユニット102のp型層,i型層及びn型層は、表1に示す成膜条件において形成した。その後、透明絶縁基板10を成膜室から大気中に取り出し、a−Siユニット102のn型層を大気に暴露して酸化させた。なお、以下の説明においてジボラン(B26)及びホスフィン(PH3)は水素ベースで1%の濃度のガスの流量で示す。 Next, the p-type layer, i-type layer, and n-type layer of the a-Si unit 102 were laminated in order. The p-type layer, i-type layer, and n-type layer of the a-Si unit 102 were formed under the film formation conditions shown in Table 1. Thereafter, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the n-type layer of the a-Si unit 102 was exposed to the atmosphere and oxidized. In the following description, diborane (B 2 H 6 ) and phosphine (PH 3 ) are represented by a gas flow rate of 1% concentration on a hydrogen basis.

Figure 0005373045
Figure 0005373045

次に、a−Siユニット102のn型層上に、μc−Siユニット104を形成した。μc−Siユニット104のp型層40,i型層42及びn型層44は、表2に示す成膜条件において形成した。   Next, the μc-Si unit 104 was formed on the n-type layer of the a-Si unit 102. The p-type layer 40, i-type layer 42, and n-type layer 44 of the μc-Si unit 104 were formed under the film formation conditions shown in Table 2.

Figure 0005373045
Figure 0005373045

この後、透明導電膜12のパターンニング位置から50μm横の位置にYAGレーザを照射し、a−Siユニット102及びμc−Siユニット104を短冊状にパターニングした。YAGレーザは、エネルギー密度0.7J/cm2、パルス周波数3kHzのものを用いた。 Thereafter, a YAG laser was irradiated to a position 50 μm lateral from the patterning position of the transparent conductive film 12, and the a-Si unit 102 and the μc-Si unit 104 were patterned into strips. A YAG laser having an energy density of 0.7 J / cm 2 and a pulse frequency of 3 kHz was used.

次に、第1裏面電極層16としてZnO膜をスパッタリングにより形成し、第2裏面電極層18としてAg電極をスパッタリングにより形成した。この後、a−Siユニット102及びμc−Siユニット104のパターンニング位置から50μm横の位置にYAGレーザを照射し、第1裏面電極層16、第2裏面電極層18を短冊状にパターニングした。YAGレーザは、エネルギー密度0.7J/cm2、パルス周波数4kHzのものを用いた。 Next, a ZnO film was formed as the first back electrode layer 16 by sputtering, and an Ag electrode was formed as the second back electrode layer 18 by sputtering. Thereafter, a YAG laser was irradiated to a position 50 μm lateral from the patterning positions of the a-Si unit 102 and the μc-Si unit 104, and the first back electrode layer 16 and the second back electrode layer 18 were patterned into strips. A YAG laser having an energy density of 0.7 J / cm 2 and a pulse frequency of 4 kHz was used.

(比較例2)
透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a−Siユニット102のp型層,i型層及びn型層を順に積層した。a−Siユニット102のp型層,i型層及びn型層は、表3に示す成膜条件において形成した。その後、透明絶縁基板10を成膜室から大気中に取り出すことなく、表3に示す条件で、μc−Siユニット104のp型層40を単層として形成した。
(Comparative Example 2)
A transparent conductive film 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, the p-type layer, i-type layer, and n-type layer of the a-Si unit 102 were laminated in order. The p-type layer, i-type layer, and n-type layer of the a-Si unit 102 were formed under the film formation conditions shown in Table 3. Thereafter, the p-type layer 40 of the μc-Si unit 104 was formed as a single layer under the conditions shown in Table 3 without taking the transparent insulating substrate 10 from the film formation chamber into the atmosphere.

Figure 0005373045
Figure 0005373045

次に、透明絶縁基板10を成膜室から大気中に取り出し、単層として形成されたμc−Siユニット104のp型層40を大気に暴露して酸化させた。続いて、酸化させたμc−Siユニット104のp型層40上にμc−Siユニット104を形成した。μc−Siユニット104のi型層42及びn型層44は、表4に示す成膜条件において形成した。   Next, the transparent insulating substrate 10 was taken out from the film formation chamber into the atmosphere, and the p-type layer 40 of the μc-Si unit 104 formed as a single layer was exposed to the atmosphere and oxidized. Subsequently, the μc-Si unit 104 was formed on the p-type layer 40 of the oxidized μc-Si unit 104. The i-type layer 42 and the n-type layer 44 of the μc-Si unit 104 were formed under the film formation conditions shown in Table 4.

Figure 0005373045
Figure 0005373045

この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。   Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

(実施例1)
透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a−Siユニット102のp型層,i型層及びn型層を順に積層した。a−Siユニット102のp型層,i型層及びn型層は、表5に示す成膜条件において形成した。その後、透明絶縁基板10を成膜室から大気中に取り出すことなく、表5に示す条件で、μc−Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。
Example 1
A transparent conductive film 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, the p-type layer, i-type layer, and n-type layer of the a-Si unit 102 were laminated in order. The p-type layer, i-type layer, and n-type layer of the a-Si unit 102 were formed under the film forming conditions shown in Table 5. Thereafter, the first p-type layer 40a and the second p-type layer 40b of the μc-Si unit 104 were formed under the conditions shown in Table 5 without taking the transparent insulating substrate 10 from the film formation chamber into the atmosphere.

Figure 0005373045
Figure 0005373045

次に、透明絶縁基板10を成膜室から大気中に取り出し、μc−Siユニット104の第2のp型層40bを大気に暴露して酸化させた。続いて、酸化させた第2のp型層40b上にμc−Siユニット104を形成した。μc−Siユニット104のi型層42及びn型層44は、比較例2と同様に表4に示す成膜条件において形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。   Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 40b of the μc-Si unit 104 was exposed to the atmosphere and oxidized. Subsequently, the μc-Si unit 104 was formed on the oxidized second p-type layer 40b. The i-type layer 42 and the n-type layer 44 of the μc-Si unit 104 were formed under the film formation conditions shown in Table 4 as in Comparative Example 2. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

(実施例2)
透明絶縁基板10上に実施例1と同様に透明導電膜12,a−Siユニット102のp型層,i型層及びn型層並びにμc−Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc−Siユニット104の第2のp型層40bを大気に暴露して酸化させた。
(Example 2)
Similar to the first embodiment, the transparent conductive film 12, the p-type layer of the a-Si unit 102, the i-type layer and the n-type layer, and the first p-type layer 40a and the first p-type layer 40a of the μc-Si unit 104 are formed on the transparent insulating substrate 10. Two p-type layers 40b were formed. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 40b of the μc-Si unit 104 was exposed to the atmosphere and oxidized.

続いて、酸化させた第2のp型層40b上にμc−Siユニット104を形成した。μc−Siユニット104のバッファ層42a及び主発電層42bを積層してi型層42を形成し、i型層42上にn型層44を形成した。i型層42及びn型層44は、表6に示す成膜条件において形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。   Subsequently, the μc-Si unit 104 was formed on the oxidized second p-type layer 40b. The i-type layer 42 was formed by laminating the buffer layer 42 a and the main power generation layer 42 b of the μc-Si unit 104, and the n-type layer 44 was formed on the i-type layer 42. The i-type layer 42 and the n-type layer 44 were formed under the film formation conditions shown in Table 6. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

Figure 0005373045
Figure 0005373045

(実施例3)
透明絶縁基板10上に実施例1と同様に透明導電膜12並びにa−Siユニット102のp型層,i型層及びn型層を形成した。さらに、表7に示すように、μc−Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。ここで、第2のp型層40bはアモルファス炭化シリコン層とした。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc−Siユニット104の第2のp型層40bを大気に暴露して酸化させた。
(Example 3)
The transparent conductive film 12 and the p-type layer, i-type layer, and n-type layer of the a-Si unit 102 were formed on the transparent insulating substrate 10 in the same manner as in Example 1. Furthermore, as shown in Table 7, the first p-type layer 40a and the second p-type layer 40b of the μc-Si unit 104 were formed. Here, the second p-type layer 40b is an amorphous silicon carbide layer. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 40b of the μc-Si unit 104 was exposed to the atmosphere and oxidized.

Figure 0005373045
Figure 0005373045

続いて、酸化させた第2のp型層40b上にμc−Siユニット104を形成した。μc−Siユニット104は、実施例2と同様に表6の成膜条件でi型層42及びn型層44を形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。   Subsequently, the μc-Si unit 104 was formed on the oxidized second p-type layer 40b. In the μc-Si unit 104, the i-type layer 42 and the n-type layer 44 were formed under the film formation conditions shown in Table 6 as in Example 2. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

(実施例4)
透明絶縁基板10上に実施例3と同様に透明導電膜12,a−Siユニット102のp型層,i型層及びn型層並びにμc−Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc−Siユニット104の第2のp型層40bを大気に暴露して酸化させた。
Example 4
The transparent conductive film 12, the p-type layer, the i-type layer and the n-type layer of the a-Si unit 102, and the first p-type layer 40a and the first p-type layer 40a of the μc-Si unit 104 are formed on the transparent insulating substrate 10 as in the third embodiment. Two p-type layers 40b were formed. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 40b of the μc-Si unit 104 was exposed to the atmosphere and oxidized.

続いて、酸化させた第2のp型層40b上にμc−Siユニット104を形成した。μc−Siユニット104のバッファ層42a,バッファ層42c及び主発電層42bを積層してi型層42を形成し、i型層42上にn型層44を形成した。i型層42及びn型層44は、表8に示す成膜条件において形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。   Subsequently, the μc-Si unit 104 was formed on the oxidized second p-type layer 40b. The buffer layer 42 a, the buffer layer 42 c and the main power generation layer 42 b of the μc-Si unit 104 were stacked to form the i-type layer 42, and the n-type layer 44 was formed on the i-type layer 42. The i-type layer 42 and the n-type layer 44 were formed under the film formation conditions shown in Table 8. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

Figure 0005373045
Figure 0005373045

(実施例5)
透明絶縁基板10上に実施例3と同様に透明導電膜12,a−Siユニット102のp型層,i型層及びn型層並びにμc−Siユニット104の第1のp型層40a及び第2のp型層40bを形成した。次に、透明絶縁基板10を成膜室から大気中に取り出し、μc−Siユニット104の第2のp型層40bを大気に暴露して酸化させた。
(Example 5)
The transparent conductive film 12, the p-type layer, the i-type layer and the n-type layer of the a-Si unit 102, and the first p-type layer 40a and the first p-type layer 40a of the μc-Si unit 104 are formed on the transparent insulating substrate 10 as in the third embodiment. Two p-type layers 40b were formed. Next, the transparent insulating substrate 10 was taken out from the film formation chamber to the atmosphere, and the second p-type layer 40b of the μc-Si unit 104 was exposed to the atmosphere and oxidized.

続いて、酸化させた第2のp型層40b上にμc−Siユニット104を形成した。μc−Siユニット104は、表9に示す成膜条件において、第2のp型層40b上にバッファ層42a及び主発電層42bを積層してi型層42を形成し、i型層42上にn型層44を形成した。ここでは、バッファ層42aにp型のドーパントであるボロンを添加してp型層として形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。   Subsequently, the μc-Si unit 104 was formed on the oxidized second p-type layer 40b. The μc-Si unit 104 forms the i-type layer 42 by stacking the buffer layer 42a and the main power generation layer 42b on the second p-type layer 40b under the film formation conditions shown in Table 9. An n-type layer 44 was formed. Here, boron, which is a p-type dopant, is added to the buffer layer 42a to form a p-type layer. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

Figure 0005373045
Figure 0005373045

(実施例6)
実施例3において第2のp型層40bの膜厚依存性を調べ実施例6とした。第2のp型層40bを設けない場合に加えて、第2のp型層40bの膜厚を1nm〜10nmまで変化させた場合の光電変換効率を測定した。
(Example 6)
In Example 3, the film thickness dependency of the second p-type layer 40b was examined and determined as Example 6. In addition to the case where the second p-type layer 40b was not provided, the photoelectric conversion efficiency was measured when the thickness of the second p-type layer 40b was changed from 1 nm to 10 nm.

(実施例7)
実施例3においてバッファ層42aの膜厚依存性を調べ実施例6とした。バッファ層42aを設けない場合に加えて、バッファ層42aの膜厚を300nmまで変化させた場合の光電変換効率を測定した。
(Example 7)
In Example 3, the film thickness dependency of the buffer layer 42a was examined and determined as Example 6. In addition to the case where the buffer layer 42a was not provided, the photoelectric conversion efficiency was measured when the thickness of the buffer layer 42a was changed to 300 nm.

(実施例8)
実施例3においてバッファ層42aの形成時の水素(H2)/シラン(SiH4)希釈比依存性を調べ実施例8とした。水素(H2)/シラン(SiH4)希釈比は50〜400の範囲で変化させた。
(Example 8)
In Example 3, the dependency of the hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio upon formation of the buffer layer 42 a was examined and determined as Example 8. The dilution ratio of hydrogen (H 2 ) / silane (SiH 4 ) was varied in the range of 50 to 400.

(比較例3)
透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a−Siユニット102を形成せず、表2に示す成膜条件でμc−Siユニット104のp型層40、i型層42及びn型層44を形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。
(Comparative Example 3)
A transparent conductive film 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, the p-type layer 40, the i-type layer 42, and the n-type layer 44 of the μc-Si unit 104 were formed under the film forming conditions shown in Table 2 without forming the a-Si unit 102. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

(実施例9)
透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、a−Siユニット102を形成せず、表7に示す成膜条件で第1のp型層40a及び第2のp型層40bを形成し、第2のp型層40bを大気に暴露して酸化した後、表6に示す成膜条件でμc−Siユニット104のi型層42及びn型層44を形成した。この後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。
Example 9
A transparent conductive film 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, without forming the a-Si unit 102, the first p-type layer 40a and the second p-type layer 40b are formed under the film-forming conditions shown in Table 7, and the second p-type layer 40b is placed in the atmosphere. After exposure and oxidation, the i-type layer 42 and the n-type layer 44 of the μc-Si unit 104 were formed under the film formation conditions shown in Table 6. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

(実施例10)
透明絶縁基板10上に比較例1と同様に透明導電膜12を形成し、YAGレーザにて短冊状にパターニングした。次に、比較例1と同様にa−Siユニット102を形成した。その後、一度大気に取り出した後、表10に示すように、μc−Siユニット104のp型半導体層を形成した。p型層は、p型結晶質シリコン半導体層を形成した後、p型のアモルファス炭化シリコン半導体層を形成した。続いてi型の微結晶シリコン層(バッファ層)およびi型微結晶シリコン層およびn型結晶質シリコン層を形成した。その後、比較例1と同様に、第1裏面電極層16,第2裏面電極層18の形成やパターンニングを行った。
(Example 10)
A transparent conductive film 12 was formed on the transparent insulating substrate 10 in the same manner as in Comparative Example 1, and patterned into strips with a YAG laser. Next, an a-Si unit 102 was formed as in Comparative Example 1. Then, after taking out once to air | atmosphere, as shown in Table 10, the p-type semiconductor layer of the μc-Si unit 104 was formed. For the p-type layer, a p-type amorphous silicon carbide semiconductor layer was formed after forming a p-type crystalline silicon semiconductor layer. Subsequently, an i-type microcrystalline silicon layer (buffer layer), an i-type microcrystalline silicon layer, and an n-type crystalline silicon layer were formed. Thereafter, similarly to Comparative Example 1, formation and patterning of the first back electrode layer 16 and the second back electrode layer 18 were performed.

Figure 0005373045
Figure 0005373045

表11に、比較例1及び2並びに実施例1〜5の光電変換装置について開放電圧Voc,短絡電流密度Jsc,フィルファクタFF及び光電変換効率ηを測定した結果を示す。表11では、比較例1の測定結果を1として、比較例2及び実施例1〜5の測定結果を規格化して示している。   Table 11 shows the results of measuring the open-circuit voltage Voc, the short-circuit current density Jsc, the fill factor FF, and the photoelectric conversion efficiency η for the photoelectric conversion devices of Comparative Examples 1 and 2 and Examples 1 to 5. In Table 11, the measurement result of the comparative example 1 is set to 1, and the measurement result of the comparative example 2 and Examples 1-5 is normalized and shown.

Figure 0005373045
Figure 0005373045

実施例1では、比較例1及び2に対して短絡電流密度Jsc及びフィルファクタFFは低下するものの、開放電圧Vocが1%上昇しており、第2のp型層40bを挿入した効果が得られている。また、実施例2では、μc−Siユニット104のi型層42にバッファ層42aを挿入することによって、開放電圧Vocの向上に加えて、フィルファクタFFの低下も抑制され、光電変換効率ηは比較例1に対して5%向上した。また、実施例3では、実施例2に比べて開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例1に比べて7%向上した。また、実施例4では、実施例3に比べて短絡電流密度Jscが増加し、光電変換効率ηは比較例1に対して10%向上した。また、実施例5では、比較例1に対して開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例1に対して5%向上した。   In Example 1, although the short circuit current density Jsc and the fill factor FF are lower than those of Comparative Examples 1 and 2, the open circuit voltage Voc is increased by 1%, and the effect of inserting the second p-type layer 40b is obtained. It has been. Further, in Example 2, by inserting the buffer layer 42a into the i-type layer 42 of the μc-Si unit 104, in addition to the improvement of the open circuit voltage Voc, the decrease of the fill factor FF is suppressed, and the photoelectric conversion efficiency η is Compared to Comparative Example 1, it was improved by 5%. Further, in Example 3, the open circuit voltage Voc and the short circuit current density Jsc increased compared to Example 2, and the photoelectric conversion efficiency η was improved by 7% compared to Comparative Example 1. Moreover, in Example 4, the short circuit current density Jsc increased compared with Example 3, and the photoelectric conversion efficiency (eta) improved 10% with respect to the comparative example 1. FIG. Moreover, in Example 5, the open circuit voltage Voc and the short circuit current density Jsc increased compared with the comparative example 1, and the photoelectric conversion efficiency (eta) improved 5% with respect to the comparative example 1. FIG.

また、実施例6における第2のp型層40bの膜厚依存性は、図4に示すように、膜厚が1nm以上4.5nm以下の範囲において光電変換効率ηは最大値の90%以上となり、光電変換効率として高い値を示した。膜厚が4.5nmより大きくなると、光電変換装置の直列抵抗値が大きくなり、特性は低下した。   In addition, as shown in FIG. 4, the film thickness dependence of the second p-type layer 40b in Example 6 is that the photoelectric conversion efficiency η is 90% or more of the maximum value when the film thickness is in the range of 1 nm to 4.5 nm. Thus, the photoelectric conversion efficiency showed a high value. When the film thickness was larger than 4.5 nm, the series resistance value of the photoelectric conversion device increased and the characteristics deteriorated.

また、実施例7におけるバッファ層42aの膜厚依存性は、図5に示すように、膜厚が30nmのときに光電変換効率ηが最大となり、膜厚が10nm以上50nm以下の範囲において高い値を示した。また、膜厚が8nm以上100nm以下の範囲では光電変換効率ηは最大値の90%以上を維持し、十分な特性向上が得られた。   Further, as shown in FIG. 5, the film thickness dependence of the buffer layer 42a in Example 7 has a maximum photoelectric conversion efficiency η when the film thickness is 30 nm, and a high value in the range of the film thickness from 10 nm to 50 nm. showed that. In addition, in the range where the film thickness is 8 nm or more and 100 nm or less, the photoelectric conversion efficiency η was maintained at 90% or more of the maximum value, and a sufficient characteristic improvement was obtained.

また、実施例8におけるバッファ層42aの形成時の水素(H2)/シラン(SiH4)希釈比依存性は、図6に示すように、希釈比が250倍付近で光電変換効率ηが最大となった。また、希釈比が130倍以上で光電変換効率ηは最大値の90%程度以上を維持し、十分な特性向上が得られた。一方、希釈比が800倍より大きくなるとバッファ層42aの膜厚と生産のタクトタイムとの関係から十分な成膜速度が得られなくなるので、希釈比は800倍以下とすることが好適である。 In addition, the dependency of the hydrogen (H 2 ) / silane (SiH 4 ) dilution ratio upon formation of the buffer layer 42a in Example 8 is that the photoelectric conversion efficiency η is maximum when the dilution ratio is around 250 times as shown in FIG. It became. Further, when the dilution ratio was 130 times or more, the photoelectric conversion efficiency η was maintained at about 90% or more of the maximum value, and a sufficient characteristic improvement was obtained. On the other hand, if the dilution ratio is greater than 800 times, a sufficient film formation speed cannot be obtained from the relationship between the film thickness of the buffer layer 42a and the production tact time, so the dilution ratio is preferably 800 times or less.

また、表12に、比較例3及び実施例9の光電変換装置について開放電圧Voc,短絡電流密度Jsc,フィルファクタFF及び光電変換効率ηを測定した結果を示す。表11では、比較例3の測定結果を1として、実施例9の測定結果を規格化して示している。   Table 12 shows the measurement results of the open-circuit voltage Voc, the short-circuit current density Jsc, the fill factor FF, and the photoelectric conversion efficiency η for the photoelectric conversion devices of Comparative Example 3 and Example 9. In Table 11, the measurement result of Comparative Example 3 is set to 1, and the measurement result of Example 9 is normalized and shown.

Figure 0005373045
Figure 0005373045

実施例9では、比較例3に比べて開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例3に対して6%向上した。このように、本発明はa−Siユニット102とμc−Siユニット104とのタンデム型の光電変換装置のみならず、μc−Siユニット104のみで構成されるシングル型の光電変換装置においても有効である。   In Example 9, the open circuit voltage Voc and the short-circuit current density Jsc increased compared to Comparative Example 3, and the photoelectric conversion efficiency η improved by 6% compared to Comparative Example 3. As described above, the present invention is effective not only in a tandem photoelectric conversion device including the a-Si unit 102 and the μc-Si unit 104 but also in a single photoelectric conversion device including only the μc-Si unit 104. is there.

実施例10では、比較例1に比べて開放電圧Voc及び短絡電流密度Jscが増加し、光電変換効率ηは比較例1に対して3%向上した。このように、a−Siユニット102を形成後に大気暴露し、μc−Siユニット104のp型層としてp型結晶質シリコン半導体層を形成した後、p型のアモルファス炭化シリコン半導体層を形成し、続いてi型の微結晶シリコン層(バッファ層)を形成した場合であっても本発明は有効である。   In Example 10, the open circuit voltage Voc and the short circuit current density Jsc increased compared to Comparative Example 1, and the photoelectric conversion efficiency η was improved by 3% compared to Comparative Example 1. As described above, after the a-Si unit 102 is formed and exposed to the atmosphere, a p-type crystalline silicon semiconductor layer is formed as a p-type layer of the μc-Si unit 104, and then a p-type amorphous silicon carbide semiconductor layer is formed. Subsequently, the present invention is effective even when an i-type microcrystalline silicon layer (buffer layer) is formed.

Figure 0005373045
Figure 0005373045

10 透明絶縁基板、12 透明導電膜、14 中間層、16 第1裏面電極層、18 第2裏面電極層、20 充填材、22 保護膜、40 p型層、40a 第1のp型層、40b 第2のp型層、42 i型層、42a バッファ層、42b 主発電層、44 n型層、100 光電変換装置、102 アモルファスシリコン光電変換ユニット(a−Siユニット)、104 微結晶シリコン光電変換ユニット(μc−Siユニット)。   DESCRIPTION OF SYMBOLS 10 Transparent insulating substrate, 12 Transparent electrically conductive film, 14 Intermediate layer, 16 1st back surface electrode layer, 18 2nd back surface electrode layer, 20 Filler, 22 Protective film, 40 p-type layer, 40a 1st p-type layer, 40b Second p-type layer, 42 i-type layer, 42a buffer layer, 42b main power generation layer, 44 n-type layer, 100 photoelectric conversion device, 102 amorphous silicon photoelectric conversion unit (a-Si unit), 104 microcrystalline silicon photoelectric conversion Unit (μc-Si unit).

Claims (5)

p型のドーパントを含むp型層、発電層となる微結晶シリコン層であるi型層及びn型のドーパントを含むn型層を積層した光電変換ユニットを含む光電変換装置であって、
前記p型層は、微結晶シリコン層である第1のp型層と、前記微結晶シリコンp型層と前記i型層との間に配置されたアモルファスシリコンp型層及びアモルファス炭化シリコンp型層の少なくとも一方を含む第2のp型層と、の積層構造を有し、
前記第2のp型層と前記i型層との間に、前記i型層より結晶性が高い微結晶シリコン層を含むバッファ層を備えることを特徴とする光電変換装置。
A photoelectric conversion device including a photoelectric conversion unit in which a p-type layer containing a p-type dopant, an i-type layer which is a microcrystalline silicon layer serving as a power generation layer, and an n-type layer containing an n-type dopant are stacked.
The p-type layer includes a first p-type layer which is a microcrystalline silicon layer, an amorphous silicon p-type layer and an amorphous silicon carbide p-type disposed between the microcrystalline silicon p-type layer and the i-type layer. A laminated structure of a second p-type layer including at least one of the layers ,
A photoelectric conversion device comprising a buffer layer including a microcrystalline silicon layer having higher crystallinity than the i-type layer between the second p-type layer and the i-type layer .
請求項1に記載の光電変換装置であって、
前記バッファ層は、アモルファスシリコン層と前記微結晶シリコン層との積層構造を含むことを特徴とする光電変換装置。
The photoelectric conversion device according to claim 1 ,
The buffer layer includes a stacked structure of an amorphous silicon layer and the microcrystalline silicon layer .
請求項1または2に記載の光電変換装置であって、
前記第2のp型層の膜厚は、1nm以上4.5nm以下であることを特徴とする光電変換装置。
The photoelectric conversion device according to claim 1 or 2 ,
A film thickness of the second p-type layer is 1 nm to 4.5 nm.
請求項1〜3のいずれか一項に記載の光電変換装置であって、
前記バッファ層を構成する前記微結晶シリコン層の膜厚は、8nm以上100nm以下であることを特徴とする光電変換装置。
It is a photoelectric conversion device according to any one of claims 1 to 3 ,
The photoelectric conversion device, wherein the microcrystalline silicon layer included in the buffer layer has a thickness of 8 nm to 100 nm.
請求項1〜4のいずれか一項に記載の光電変換装置であって、
前記i型層の光入射側に、発電層となるアモルファスシリコン層を積層したことを特徴とする光電変換装置。
It is a photoelectric conversion device according to any one of claims 1 to 4 ,
A photoelectric conversion device, wherein an amorphous silicon layer serving as a power generation layer is laminated on a light incident side of the i-type layer.
JP2011275221A 2011-12-16 2011-12-16 Photoelectric conversion device Expired - Fee Related JP5373045B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011275221A JP5373045B2 (en) 2011-12-16 2011-12-16 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011275221A JP5373045B2 (en) 2011-12-16 2011-12-16 Photoelectric conversion device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009283877A Division JP4940290B2 (en) 2009-12-15 2009-12-15 Photoelectric conversion device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2012060166A JP2012060166A (en) 2012-03-22
JP2012060166A5 JP2012060166A5 (en) 2012-12-13
JP5373045B2 true JP5373045B2 (en) 2013-12-18

Family

ID=46056800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011275221A Expired - Fee Related JP5373045B2 (en) 2011-12-16 2011-12-16 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP5373045B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6158153B2 (en) * 2014-09-19 2017-07-05 株式会社東芝 Semiconductor device and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077694A (en) * 1998-06-16 2000-03-14 Canon Inc Photovoltaic element and solar cell module
JP2003158276A (en) * 2001-11-21 2003-05-30 Mitsubishi Heavy Ind Ltd Microcrystal silicon solar cell and its manufacturing method
JP2003188400A (en) * 2001-12-20 2003-07-04 Mitsubishi Heavy Ind Ltd Crystalline silicon carbide film and manufacturing method thereof, and solar cell
JP3978121B2 (en) * 2002-11-27 2007-09-19 三菱重工業株式会社 Method for manufacturing thin film solar cell
JP2004335823A (en) * 2003-05-09 2004-11-25 Canon Inc Photovoltaic element and method for forming it
US7671271B2 (en) * 2006-03-08 2010-03-02 National Science And Technology Dev. Agency Thin film solar cell and its fabrication process
JP2008283075A (en) * 2007-05-11 2008-11-20 Kaneka Corp Manufacturing method of photoelectric conversion device

Also Published As

Publication number Publication date
JP2012060166A (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP4940290B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4902779B2 (en) Photoelectric conversion device and manufacturing method thereof
JP4767365B2 (en) Thin film solar cell and manufacturing method thereof
JP2010283161A (en) Solar cell and manufacturing method thereof
JP2006310503A (en) Laminate type photovoltaic device
JP5232362B2 (en) A manufacturing method of an integrated thin film photoelectric conversion device, and an integrated thin film photoelectric conversion device obtainable by the manufacturing method.
WO2010023991A1 (en) Method for producing photoelectric conversion device, photoelectric conversion device, and system for producing photoelectric conversion device
WO2010050035A1 (en) Process for producing photoelectric conversion apparatus
JP4712127B2 (en) Solar cell manufacturing method and manufacturing apparatus
JP2008283075A (en) Manufacturing method of photoelectric conversion device
JP2011014619A (en) Solar cell and method of manufacturing the same
JP5373045B2 (en) Photoelectric conversion device
JP2011014618A (en) Solar cell and method of manufacturing the same
WO2011105166A1 (en) Photoelectric conversion module and method for manufacturing same
JP2011060811A (en) Solar cell module and method of manufacturing the same
JP2010283162A (en) Solar cell and method for manufacturing the same
JP4875566B2 (en) Method for manufacturing photoelectric conversion device
US20100307573A1 (en) Solar cell and manufacturing method thereof
JP2011216586A (en) Laminated photoelectric conversion device and method of manufacturing the same
WO2010146846A1 (en) Photoelectric conversion device and method for producing photoelectric conversion device
JP2011077220A (en) Solar cell
WO2012081656A1 (en) Photoelectric conversion device and method for manufacturing same
WO2013065538A1 (en) Photoelectric conversion device
JP2010283159A (en) Solar cell and manufacturing method thereof
WO2013080803A1 (en) Photovoltatic power device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121025

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

LAPS Cancellation because of no payment of annual fees