JP5363417B2 - 密集したアレイとフレックス回路との相互接続 - Google Patents
密集したアレイとフレックス回路との相互接続 Download PDFInfo
- Publication number
- JP5363417B2 JP5363417B2 JP2010111815A JP2010111815A JP5363417B2 JP 5363417 B2 JP5363417 B2 JP 5363417B2 JP 2010111815 A JP2010111815 A JP 2010111815A JP 2010111815 A JP2010111815 A JP 2010111815A JP 5363417 B2 JP5363417 B2 JP 5363417B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- array
- layer
- contact pad
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003491 array Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 6
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 55
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229920000307 polymer substrate Polymers 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000006072 paste Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本教示は、一般に、電気デバイスをパッケージするための相互接続部に関し、より具体的には、密集した電気デバイスアレイをフレキシブル回路と相互接続するための相互接続部及び方法に関する。
相互接続技術は、電気デバイスをパッケージするために広く用いられている。従来の相互接続技術は、Ｚ軸テープ、ワイヤボンディング、及びボールグリッドアレイ（ＢＧＡ）の使用並びに他の固体はんだ付けによる相互接続を含む。しかしながら、電気デバイスのパッキング密度が増加すると、従来の相互接続技術は、信頼性及び費用の課題に直面することになる。例えば、Ｚ軸テープが相互接続部として用いられる場合には、固体インクのプリントヘッドにおいて生じるような高温の動作において、これらの信頼性がなくなることがある。ワイヤボンディングによる相互接続部が用いられる場合には、ワイヤループが短くなければならないため、密集した二次元の電気デバイスアレイを相互接続するのは困難である。ＢＧＡ又は他の固体はんだ付けによる相互接続部についての別の例においては、これらは小さいデバイスを相互接続できるが、熱応力により、長い距離に及ぶデバイスアレイの接続が破断されることがある。
信頼性及び費用の課題に加えて、従来の相互接続技術は、幾つかの他の欠点を有することがある。例えば、典型的なデバイスのパッケージは、フレキシブル（又はフレックス）回路と相互接続された電気デバイスアレイを含むことがある。フレックス回路は、多くの場合、コンタクトパッドと外部コンタクト（例えば、コンタクトリード）とを含み、デバイスアレイの上に置かれることが多い。高密度のデバイスアレイ（例えば、１平方インチ当たり１０００より多いデバイス）をパッケージするとき、重ねられるフレキシブル回路は、コンタクトリードを、アレイの各々の電気デバイスのコンタクトパッドに極めて接近させて設けなければならない。このことが、デバイスとフレックス回路との間の電気的相互接続をさらに困難なものにする。例えば、Ｚ軸導電性接着フィルムは、フレックス回路のコンタクトパッドとデバイスとの間を接続し、望ましくないことに、他のコンタクトリードをアレイの同じ電気デバイスに接続することもある。
従って、従来技術のこれら及び他の問題を克服するために、種々の例示的な実施形態は、密集した電気デバイスアレイをフレックス回路と相互接続するための相互接続部及び方法を提供する。
一実施形態においては、デバイスアレイは、密集したアレイとすることができる。フレックス回路は、これに従って、コンタクトパッドの高密度アレイが取り付けられたフレックス基板を含むことができる。種々の実施形態においては、一体的なステンシルを形成することができ、次いで、これを用いて、電気デバイスのパッケージのための相互接続部又は相互接続要素を形成することができる。
本明細書で用いられる用語「相互接続部」又は「相互接続要素」は、電気デバイスとフレックス回路との間、例えば、電気デバイスの複数のアレイ素子のうちの１つのアレイ素子のボンドパッド又は電極と、フレックス回路に取り付けられたコンタクトパッドとの間に、個別の電気経路（又は電気接続）を与えるのに用いられる導電性の構成要素を指す。種々の実施形態においては、「相互接続部」又は「相互接続要素」はまた、フレックス回路のコンタクトパッドとフレックス回路の外部コンタクトとの間に電気経路を与えるように用いられる導電性の構成要素を指すこともできる。
種々の実施形態においては、「相互接続部」又は「相互接続要素」は、種々の導電材料、例えば、電解析出法、無電解析出法、ウェーブソルダリング、ステンシル印刷、又はこれらの組み合わせにより作られた金属又は金属合金で作ることができる。用いられる金属は、例えば、Ｐｂ、Ｓｎ、Ｉｎ、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ又はこれらの組み合わせを含むことができる。種々の実施形態においては、例えば、はんだペースト、又は、ステンシル印刷技術により処理された金属充填エポキシ等の導電性ポリマー材料を含む、当業者に知られている他の好適な導電材料を用いることもできる。
種々の実施形態においては、電気デバイスアレイのボンドパッド又は電極と、フレックス回路と関連するコンタクトパッド／外部コンタクトは、相互接続要素の材料と同じ導電材料又は異なる導電材料で作ることができる。同じ導電材料又は異なる導電材料で作られるこれらの素子を物理的に接続して、電気経路又は電気接続を与えることができる。
（１）コンタクトパッドを囲み、さらにアレイ素子に電気的に接続する導電材料を、コンタクトパッドと接するようにフレックス基板に沿ったスルーホールに堆積又は充填すること、及び、（２）アレイ素子のボンドパッドを露出させ、フレックス基板の同じ側に取り付けられたコンタクトパッド及び外部コンタクトの両方を露出させる、フレックス基板に沿ったスルーホールに、導電材料を堆積又は充填すること、を含む異なる相互接続の実施形態を提供することができる。従って、開示される組み立て法又はパッケージ法は、実施が簡単で低費用であり、望ましい高さの密度まで高めることができる。
種々の実施形態において、電子デバイスアレイは、例えば高密度でパッキングされた複数のアレイ素子を含むことができる。アレイ素子は、限定するものではないが、ＰＺＴアクチュエータ等のＰＺＴ（すなわち、ジルコン酸チタン酸鉛）素子、液晶ディスプレイ、プラズマＴＶ、又はこれらの組み合わせを含むことができる。
フレックス回路は、例えば、可撓性の電気絶縁材料を含むポリマー基板のようなフレックス基板を含むことができる。ポリマー基板に用いられる好適な材料は、限定するものではないが、ポリイミド、ポリエステル、エポキシ、ウレタン、ポリスチレン、シリコーン、及び／又は、ポリカーボネートを含むことができる。代表的なポリマー基板の厚さは、約２５μｍから約３００μｍとすることができる。
フレックス回路はまた、例えば電気デバイスアレイのボンドパッドへの電気接続のためにポリマー基板上に形成されたコンタクトパッドのアレイ又はパターンを含むことができる。種々の実施形態においては、フレックス回路はまた、外部回路と電気的に接続するための外部コンタクトを含むことができる。外部コンタクト及びコンタクトパッドは、フレックス回路のポリマー基板の同じ側又は異なる側に形成することができる。
幾つかの実施形態においては、コンタクトパッドは、外部コンタクトの形成前に、フレックス回路のポリマー基板上に形成することができる。例示的な実施形態においては、フレックス回路のコンタクトパッドは、最初に、電解析出等により金属層をポリマー基板上にブランケット堆積し、次いで、堆積された層をパターン形成及びエッチングして所望の構造及び／又は所望の接触領域を有するコンタクトパッドを形成することにより、形成することができる。種々の実施形態においては、コンタクトパッド又は外部コンタクトのピッチ及び密度は、特定の用途に応じて決めてよい。
図１Ａから図１Ｆは、本教示による、一体的なステンシルを用いて電気デバイスアレイをフレックス回路と相互接続するための例示的な方法を示す。当業者であれば、図１Ａから図１Ｆに示すデバイス１００は、汎用的な概略図を表わすものであって、他の構成要素／層を加えることができ、又は、既存の構成要素／層を除去又は修正できることが容易にわかるであろう。
図１Ａにおいては、デバイス１００Ａは１つのアレイ素子１１０を有し、これは、電気デバイスアレイの複数のアレイ素子のうちの１つとすることができる。デバイスアレイは、例えば、ウエハ、プラスチック、又は他の基板上に形成することができる。例示的な実施形態においては、デバイスは、平坦化されたポリマーに配置された複数の圧電素子を含む圧電アレイを含むことができる。種々の実施形態においては、複数のアレイ素子を含む電気デバイスアレイは、密集したデバイスアレイとすることができる。
図１Ｂにおいて、スタンドオフ層１２０を、アレイ素子１１０の上に形成することができる。１つの実施形態においては、スタンドオフ層１２０は、アレイ素子１１０に取り付けるか又は接合することができる。種々の実施形態においては、スタンドオフ層１２０は、例えば絶縁接着剤を含む絶縁体とすることができる。スタンドオフ層１２０に用いるのに適した他の例示的な材料は、アクリルポリマー、エポキシ、シリコーン、及び／又は接着剤配合物を含むことができる。種々の実施形態においては、上に重なるスタンドオフ層１２０は、下にあるアレイ素子１１０の一部を露出させる開口部を有することができる。スタンドオフ層１２０の開口部は、例えばプレカットにより作ることができ、電気デバイスアレイのアレイ素子１１０の上に位置合わせし、位置決めすることができる。
図１Ｃにおいては、片側に複数のコンタクトパッド１３２を有するフレックス回路１３０を、図１Ｂにおけるデバイス１００Ｂのスタンドオフ層１２０の上に配置することができる。図１Ｃに示すように、各々のコンタクトパッド１３２は、電気デバイスアレイの１つのアレイ素子１１０に対応することができる。デバイス１００Ｃはさらに、アレイ素子１１０とは反対方向の側、例えばコンタクトパッド１３２の反対側に、フレックス回路１３０の上に配置される剥離ライナ１４０を含むことができる。
種々の実施形態においては、ＰＺＴ素子等のアレイ素子１１０は、間に電気接触がない状態で、フレックス回路１３０上のコンタクトパッド１３２と実質的に位置合わせするか又は予め組み立てることができる。例えば、コンタクトパッド１３２は、スタンドオフ層１２０の位置合わせされた開口部の上に配置し、下にあるアレイ素子１１０のごく一部を覆うことができる。１つの実施形態においては、コンタクトパッド１３２は、例えば粘着材料又は流体材料が開口部にアクセスできるように、スタンドオフ層１２０の開口部より細いものとすることができる。種々の実施形態においては、コンタクトパッド１３２は、両端をスタンドオフ層１２０に接触させて、下にあるスタンドオフ層１２０の開口部の上にわたしてもよいし、又は、一端をスタンドオフ層１２０に接触させて、下にあるスタンドオフ層１２０の開口部の上に浮かせてもよい。
フレックス回路１３０は、ライナ層１４０とともに、スルーホールを含むことができる。フレックス回路１３０とライナ層１４０に沿ったスルーホールは、コンタクトパッド１３２の上に形成することができ、下にあるスタンドオフ層１２０の開口部と実質的に位置合わせすることができる。１つの実施形態においては、スルーホールは、フレックス回路１３０及びライナ層１４０を通る既存の開口部とすることができ、コンタクトパッド１３２の上に、位置合わせされた状態で配置することができる。
別の実施形態においては、スルーホールは、最初に組み立てられたシステムを形成し、続いてエッチング処理を行って、エッチングされた一体的なステンシルを形成することにより、形成することができる。組み立てられたシステムは、アレイ素子１１０の上にスタンドオフ層１２０を有し、該スタンドオフ層１２０の上にコンタクトパッド１３２を有するフレックス回路１３０を有し、該フレックス回路１３０の上に剥離ライナ層１４０を有する、位置合わせされた層を含むことができる。次いで、スルーホールと関連する、フレックス回路１３０及びライナ層１４０の組み立てられたフレックス基板の一部は、この事前組み立て後に除去することができる。
こうした除去は、化学エッチング法等のエッチング技術により、及び／又は、ＣＯ2レーザ、エキシマレーザ、固体レーザ、銅蒸気レーザ、又はファイバレーザのうちの１つ又はそれ以上を用いるレーザアブレーション技術により、行うことができる。例えば、コンタクトパッド１３２が定められた後で、フレックス回路１３０及び剥離ライナ層１４０に沿ったスルーホールを形成するために、例示的なポリイミド基板に適した化学エッチング法又はレーザアブレーション法を行うことができる。
種々の実施形態においては、フレックス基板部分の除去は、フレックス回路１３０上のコンタクトパッドの位置又は配置に応じて、コンタクトパッド１３２の一部の除去を含むこともあるし、含まないこともある。種々の実施形態においては、コンタクトパッド１３２は、図１Ｃに示すように、フレキシブル基板１３０上に両端で固定することができる。代替的には、コンタクトパッド１３２の一端をフレキシブル基板１３０に固定し、他端を、フレックス回路１３０及び剥離ライナ層１４０に沿って形成されたスルーホールの内側に自立させるか又は浮かせる（図示せず）ことができる。
スルーホール、すなわち一体的なステンシルを形成するための、開示された組み立てられたシステムを事前形成することにおける１つの利点は、フレックス回路１３０のポリイミド等のフレックス基板を、スタンドオフ層１２０の開口部の上に配置される薄いコンタクトパッド１３２のための機械的な支持体として用いることができることである。種々の実施形態においては、デバイス１００Ｃの各層を組み立てるために、当業者に知られている好適な加圧接合及び／又は温度接合を用いることができる。
フレックス回路１３０上部の剥離ライナ層１４０は、薄い保護層とすることができ、フレックス回路１３０とアレイ素子１１０との間の電気的相互接続部の形成後に除去することができる。
図１Ｄにおいては、導電材料を、例えば、剥離ライナ層１４０及びコンタクトパッド１３２と接するフレックス回路１３０の基板に沿ったスルーホールの中に堆積させ、さらに、下にあるスタンドオフ層１２０の開口部の中に堆積させることにより、相互接続要素１５０を形成することができる。例えば、金属充填エポキシ等の導電性接着剤及び／又ははんだペーストを、剥離ライナ及びポリイミド基板のスルーホールに押し込み、次いでスタンドオフ層の開口部に押し込むことができ、幾つかの場合には、コンタクトパッド１３２が囲まれる。
このように、導電材料の位置をコンタクトパッド１３２の所望の接触領域に制限するために、剥離ライナ層及びフレックス基板に沿ったスルーホールを一体的なステンシルとして用いることができる。コンタクトパッドが、スタンドオフ層１２０の開口部全体を覆わないようにすることにより（例えば、コンタクトパッドを開口部より狭くすることにより）、粘着性導電材料は、コンタクトパッド１３２の周りに流れ、例えばデバイスアレイ素子１１０のボンドパッド１１５に接することができる。
種々の実施形態においては、次いで、スタンドオフ層１２０の開口部並びにフレックス回路１３０及び剥離ライナ層１４０に沿ったスルーホールに相互接続要素１５０を生成するために、粘着性導電材料を固化することができ、例えば、用いられる材料及び方法に応じて硬化又はハンダリフローを行うことができる。相互接続要素１５０は、フレックス回路１３０のコンタクトパッド１３２とアレイ素子１１０のボンドパッド１１５との間の堅牢な電気的相互接続部となり得る。
幾つかの実施形態においては、例えばシリンジディスペンサ又は他の種類のディスペンサにより、導電性エポキシ等の導電材料をスタンドオフ層１２０の開口部並びにフレックス回路１３０及び剥離ライナ層１４０に沿ったスルーホールの中に（図１Ｃを参照されたい）入れることができる。代替的には、導電性エポキシ等の導電材料を図１Ｃに示す開口部及びスルーホールの中にステンシル加工して、図１Ｄに示す相互接続要素１５０を形成することができる。
図１Ｅにおいて、各々の電気デバイスアレイ素子を互いに分離できることを確実にするために、薄い剥離ライナ層１４０を除去することができる。例えば、剥離ライナ層１４０の除去により、アレイの素子間に短絡を生じさせかねない望ましくない導電材料を取り去ることができる。種々の実施形態においては、相互接続要素５０を形成するために導電材料を入れるか又はステンシル加工するときに、本明細書に開示されるように、剥離ライナ１４０を用いてもよいし、用いなくてもよい。
図１Ａから図１Ｅは、相互接続要素１５０の形成の際におけるデバイス１００の斜視図を示し、一方図１Ｆは、本教示による、図１Ｅのデバイス１００Ｅの方向ａ−ａ’における例示的な断面図である。
図に示されるように、フレックス回路１３０は、コンタクトパッド１３２及び相互接続要素１５０を通して１つのデバイスアレイ素子１１０と電気的に接続することができる。デバイスアレイ素子１１０のボンドパッド１１５をコンタクトパッド１３２に電気的に接続するために、相互接続要素１５０を、下にあるスタンドオフ層１２０の開口部の中に堆積させることができる。相互接続要素１５０は、フレックス回路１３０及び上に重なる剥離ライナ１４０に沿ったスルーホールを充填するように、コンタクトパッド１３２上に堆積させることもできる。さらに、相互接続要素１５０は、コンタクトパッド１３２を囲むように形成してもよい。剥離ライナ１４０の除去に続いて、相互接続要素１５０及びフレックス回路１３０を露出させることができる。種々の実施形態においては、露出された相互接続要素１５０は、フレックス回路１３０のための外部コンタクトに接続するか、又はフレックス回路のための外部コンタクトとして用いることができる。代替的には、コンタクトパッド１３２にフレックス回路１３０のための外部コンタクトを予め取り付けることができる。
種々の実施形態においては、ボンドパッド１１５は、電極とするか、又は、デバイスアレイ素子１１０の表面全体を覆う導電性の薄層とすることができる。
種々の実施形態は、電気デバイスをその回路と相互接続するための代替的な方法を含むことができる。例えば、フレックス回路のコンタクトパッド及び外部コンタクトは、関連するアレイ素子から離れたフレックス回路の同じ側に配置することができる。図２Ａ及び図２Ｂは、本教示による別の例示的な相互接続方法を示す。
図２Ａにおいては、デバイス２００Ａは、間に配置されたスタンドオフ層２２０を介してデバイスアレイ素子２１０の上に組み立てられたフレックス回路２３０を含むことができる。フレックス回路２３０は、コンタクトパッド２３２と、フレックス基板の同じ側に取り付けられた外部コンタクト２３９とを有することができ、外部コンタクトは、アレイ素子２１０から離れて、例えば該アレイ素子の反対側にある。剥離ライナ層２４０は、フレックス回路２３０の上に、具体的にはコンタクトパッド２３２及び外部コンタクト２３９の上に形成することができる。
種々の実施形態において、デバイスアレイ素子、スタンドオフ層、フレックス回路及び取り付けられたコンタクトパッド／外部コンタクト、剥離ライナ層、並びに組み立て方法は、図１Ａから図１Ｆに説明されるものと同様であってもよいし、異なるものであってもよい。
さらに、図２Ａに示すように、スルーホール２６０は、デバイスアレイ素子２１０上に組み立てられた剥離ライナ２４０、フレックス回路２３０及びスタンドオフ層２２０に沿って形成することができる。スルーホール２６０は、例えば、下にあるアレイ素子２１０のボンドパッド２１５を露出させることができる。スルーホール２６０はまた、コンタクトパッド２３２の一部及び外部コンタクト２３９の一部を露出させることができる。
スルーホール２６０は、化学エッチング法、レーザアブレーション、又は他の既知の方法を含むがこれらに限定されるものではない種々の好適な除去法を用いて、剥離ライナ２４０、フレックス回路、及び／又はスタンドオフ層２２０の一部を除去することにより、形成することができる。スルーホール２６０は、下にあるアレイ素子２１０と位置合わせすることができる。
種々の実施形態においては、スルーホール２６０は、例えば、導電性接着剤、はんだペースト、金属又は金属合金のような導電材料を適用して図２Ｂに示す相互接続要素を形成するための一体的なステンシルとして用いることができる。相互接続要素２８０は、底部のアレイ素子２１０のボンドパッド２１５を、フレックス回路２３０の上部のコンタクトパッド２３２と電気的に接続させることができ、また、コンタクトパッド２３２をフレックス回路２３０の外部コンタクト２３９と電気的に接続させることができる。相互接続要素２８０の形成に続いて、剥離ライナ２４０を除去することができる。
種々の実施形態において、図１Ａから図１Ｆ並びに図２Ａ及び図２Ｂに示す、開口部、スルーホール、及び対応する構成要素の断面形状は、例示的なものである。規則的であっても不規則であっても、正方形、楕円形、矩形、三角形、又は多角形を含むがこれらに限定されないいずれかの好適な断面形状を用いることができる。
種々の実施形態において、図１Ａから図１Ｆ並びに図２Ａ及び図２Ｂに示す各ステップにおけるデバイスは、所望のとおりに繰り返すことができ、同時に大量生産することができる。例えば、図３は、複数のアレイ素子３１０を含む例示的な電気デバイスアレイ３００の一部を示す（図１Ａから図１Ｆのデバイスと、図２Ａ及び図２Ｂの２１０も参照されたい）。複数のアレイ素子３１０は、種々の電気デバイス又は電気デバイスのパターンを含むことができる。複数のアレイ素子３１０を、例えばウエハ上に密集させて、電気デバイスアレイ３００を形成することができる。図１Ａから図１Ｆ並びに図２Ａ及び図２Ｂにおいて説明されるように、各アレイ素子３１０は、フレキシブル回路のコンタクトパッドのうちの１つとの個別の電気経路を有することができる。従って、フレックス回路と電気デバイスアレイとの間に配置されるスタンドオフ層は、図１Ａから図１Ｆ並びに図２Ａ及び図２Ｂに示す複数の相互接続されたデバイス又はパッケージされたデバイスを形成するように、複数の開口部又は相互接続要素を含むことができる。
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ：デバイス
１１０：デバイスアレイ素子
１１５：ボンドパッド
１２０：スタンドオフ層
１３０：フレックス回路
１３２：コンタクトパッド
１４０：ライナ層
１５０：相互接続要素
２００Ａ、２００Ｂ：デバイス
２１０：デバイスアレイ素子
２２０：スタンドオフ層
２３０：フレックス回路
２３２：コンタクトパッド
２３９：外部コンタクト
２４０：剥離ライナ層
２６０：スルーホール
３００：電気デバイスアレイ
３１０：デバイスアレイ素子
１１０：デバイスアレイ素子
１１５：ボンドパッド
１２０：スタンドオフ層
１３０：フレックス回路
１３２：コンタクトパッド
１４０：ライナ層
１５０：相互接続要素
２００Ａ、２００Ｂ：デバイス
２１０：デバイスアレイ素子
２２０：スタンドオフ層
２３０：フレックス回路
２３２：コンタクトパッド
２３９：外部コンタクト
２４０：剥離ライナ層
２６０：スルーホール
３００：電気デバイスアレイ
３１０：デバイスアレイ素子
Claims (5)
- 相互接続方法であって、
フレキシブル回路のコンタクトパッドを、スタンドオフ層を有する電気デバイスアレイのアレイ素子と予め位置合わせするステップであって、前記スタンドオフ層は前記コンタクトパッドと前記アレイ素子との間に配置され、前記スタンドオフ層は開口部を有し、前記コンタクトパッドは前記開口部の一部を覆う、ステップと、
前記フレキシブル回路の基板部分を除去して、前記フレキシブル回路に沿ってスルーホールを形成し、前記コンタクトパッドを露出させるステップと、
電気的導通を確立するために、前記スタンドオフ層の前記開口部内及び前記フレキシブル回路に沿って形成された前記スルーホール内に、前記アレイ素子のボンドパッドと接し、前記フレキシブル回路の前記コンタクトパッドと接する導電材料を充填するステップと、
を含むことを特徴とする方法。 - 前記スルーホールを形成する前に、前記フレキシブル回路の上に剥離ライナ層を形成するステップと、
前記フレキシブル回路と、上にある前記剥離ライナとに沿って、前記スルーホールを形成するステップと、
前記スタンドオフ層の前記開口部及び前記スルーホール内に、前記導電材料を充填するステップと、
前記剥離ライナ層を除去して前記フレキシブル回路を露出させるステップと、
をさらに含むことを特徴とする請求項１に記載の方法。 - 前記電気デバイスアレイの前記アレイ素子は、ジルコン酸チタン酸鉛（ＰＺＴ）素子、液晶ディスプレイ、プラズマＴＶ、又はこれらの組み合わせを含むことを特徴とする請求項１に記載の方法により相互接続された電気デバイスパッケージ。
- 相互接続方法であって、
フレキシブル基板の第１の側に取り付けられた少なくとも１つのコンタクトパッドと少なくとも１つの外部コンタクトとを含むフレキシブル回路を準備するステップと、
前記フレキシブル回路を、電気デバイスアレイの上に配置されたスタンドオフ層の上に配置するステップであって、前記フレキシブル基板の前記第１の側は前記電気デバイスアレイとは離れている、ステップと、
前記フレキシブル基板及び前記スタンドオフ層に沿ってスルーホールを形成して、前記コンタクトパッド及び前記外部コンタクトが、前記スルーホールに対して露出され、前記電気デバイスアレイの１つのアレイ素子と位置合わせされるようにするステップと、
前記スルーホールを充填するように導電材料を堆積させ、ボンドパッドと前記コンタクトパッドと前記外部コンタクトとを接続するステップと、
を含むことを特徴とする方法。 - 前記スルーホールの形成前に前記コンタクトパッド及び前記外部コンタクトの上に剥離ライナ層を配置し、前記導電材料の堆積後に前記剥離ライナ層を除去するステップをさらに含むことを特徴とする請求項４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/470,047 | 2009-05-21 | ||
| US12/470,047 US8156641B2 (en) | 2009-05-21 | 2009-05-21 | Interconnection method for tightly packed arrays with flex circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010272862A JP2010272862A (ja) | 2010-12-02 |
| JP5363417B2 true JP5363417B2 (ja) | 2013-12-11 |
Family
ID=42289755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010111815A Expired - Fee Related JP5363417B2 (ja) | 2009-05-21 | 2010-05-14 | 密集したアレイとフレックス回路との相互接続 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8156641B2 (ja) |
| EP (1) | EP2257137B1 (ja) |
| JP (1) | JP5363417B2 (ja) |
| KR (1) | KR101586633B1 (ja) |
| CN (1) | CN101894769B (ja) |
| TW (1) | TWI462246B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8156641B2 (en) * | 2009-05-21 | 2012-04-17 | Xerox Corporation | Interconnection method for tightly packed arrays with flex circuit |
| TW201306337A (zh) * | 2011-04-08 | 2013-02-01 | Sonavation Inc | 用於在壓電陣列上沈積材料之系統及方法 |
| US20130038379A1 (en) * | 2011-10-28 | 2013-02-14 | Shi-Chiung Chen | Micro structure substrates for sensor panels |
| US20130038820A1 (en) * | 2011-10-28 | 2013-02-14 | Shi-Chiung Chen | Micro structure substrates for flexible display device and methods of manufacturing the same |
| US8608293B2 (en) | 2011-10-24 | 2013-12-17 | Xerox Corporation | Process for adding thermoset layer to piezoelectric printhead |
| US8998622B2 (en) | 2012-08-31 | 2015-04-07 | Apple Inc. | Electrical connectors with applicators for electronic devices |
| CN108535928A (zh) * | 2018-04-13 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
| US11081421B2 (en) * | 2019-12-12 | 2021-08-03 | Amulaire Thermal Technology, Inc. | IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2863094B2 (ja) * | 1994-08-05 | 1999-03-03 | 矢崎総業株式会社 | 配線板の接続方法 |
| US6255126B1 (en) * | 1998-12-02 | 2001-07-03 | Formfactor, Inc. | Lithographic contact elements |
| US6444563B1 (en) * | 1999-02-22 | 2002-09-03 | Motorlla, Inc. | Method and apparatus for extending fatigue life of solder joints in a semiconductor device |
| US6547452B1 (en) * | 2000-05-11 | 2003-04-15 | International Business Machines Corporation | Alignment systems for subassemblies of overmolded optoelectronic modules |
| US6998539B2 (en) * | 2003-05-27 | 2006-02-14 | Xerox Corporation | Standoff/mask structure for electrical interconnect |
| JP5034340B2 (ja) * | 2005-06-30 | 2012-09-26 | ブラザー工業株式会社 | 配線接続構造の製造方法 |
| US7645942B2 (en) * | 2005-12-09 | 2010-01-12 | Xerox Corporation | Electrical interconnect with maximized electrical contact |
| US7575302B2 (en) * | 2005-12-14 | 2009-08-18 | Xerox Corporation | Circuitry for printer |
| US7876087B2 (en) * | 2006-09-12 | 2011-01-25 | Innoconnex, Inc. | Probe card repair using coupons with spring contacts and separate atachment points |
| JP5076520B2 (ja) * | 2007-01-31 | 2012-11-21 | ブラザー工業株式会社 | 記録装置の配線接続方法 |
| US8259057B2 (en) * | 2007-07-31 | 2012-09-04 | Hewlett-Packard Development Company, L.P. | Liquid crystal display |
| KR20090059504A (ko) * | 2007-12-06 | 2009-06-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법들 |
| EP2141973A1 (en) | 2008-07-02 | 2010-01-06 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | Method of providing conductive structures in a multi-foil system and multi-foil system comprising same |
| US8156641B2 (en) * | 2009-05-21 | 2012-04-17 | Xerox Corporation | Interconnection method for tightly packed arrays with flex circuit |
-
2009
- 2009-05-21 US US12/470,047 patent/US8156641B2/en not_active Expired - Fee Related
-
2010
- 2010-05-14 JP JP2010111815A patent/JP5363417B2/ja not_active Expired - Fee Related
- 2010-05-19 TW TW099115887A patent/TWI462246B/zh not_active IP Right Cessation
- 2010-05-20 EP EP10163426A patent/EP2257137B1/en not_active Not-in-force
- 2010-05-20 CN CN201010181891.7A patent/CN101894769B/zh not_active Expired - Fee Related
- 2010-05-20 KR KR1020100047199A patent/KR101586633B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP2257137B1 (en) | 2012-07-11 |
| CN101894769B (zh) | 2014-08-20 |
| TW201042742A (en) | 2010-12-01 |
| US8156641B2 (en) | 2012-04-17 |
| KR101586633B1 (ko) | 2016-01-19 |
| JP2010272862A (ja) | 2010-12-02 |
| KR20100126204A (ko) | 2010-12-01 |
| CN101894769A (zh) | 2010-11-24 |
| TWI462246B (zh) | 2014-11-21 |
| EP2257137A1 (en) | 2010-12-01 |
| US20100294545A1 (en) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5363417B2 (ja) | 密集したアレイとフレックス回路との相互接続 | |
| US6753612B2 (en) | Economical high density chip carrier | |
| US7422978B2 (en) | Methods of manufacturing interposers with flexible solder pad elements | |
| JP3879816B2 (ja) | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 | |
| JP3951091B2 (ja) | 半導体装置の製造方法 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| EP1827067B1 (en) | Method of forming a circuit substrate | |
| KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US20080026559A1 (en) | Solder Ball Pad Structure | |
| JPH10270592A (ja) | 半導体装置及びその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4418177B2 (ja) | 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法 | |
| US8334590B1 (en) | Semiconductor device having insulating and interconnection layers | |
| US6320250B1 (en) | Semiconductor package and process for manufacturing the same | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JP3874059B2 (ja) | 半導体装置の製造方法 | |
| JP2001250842A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JP2023063917A (ja) | 配線基板及び機能デバイス | |
| JP3910937B2 (ja) | 半導体装置 | |
| JP4484891B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006319030A (ja) | 回路基板とその製造方法、および半導体装置とその製造方法 | |
| WO1999049511A1 (fr) | Composant a semi-conducteur, sa fabrication, plaquette de circuit et composant electronique | |
| JP2011082318A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130905 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5363417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |