[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5354404B2 - コマンドの変更 - Google Patents

コマンドの変更 Download PDF

Info

Publication number
JP5354404B2
JP5354404B2 JP2011545333A JP2011545333A JP5354404B2 JP 5354404 B2 JP5354404 B2 JP 5354404B2 JP 2011545333 A JP2011545333 A JP 2011545333A JP 2011545333 A JP2011545333 A JP 2011545333A JP 5354404 B2 JP5354404 B2 JP 5354404B2
Authority
JP
Japan
Prior art keywords
command
commands
queue
channel
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011545333A
Other languages
English (en)
Other versions
JP2012514809A (ja
Inventor
アスナアシャリ，メディー
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012514809A publication Critical patent/JP2012514809A/ja
Application granted granted Critical
Publication of JP5354404B2 publication Critical patent/JP5354404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本開示は、概して、半導体メモリ装置、方法及びシステムに関し、より具体的にはコマンドの変更に関する。
メモリ装置は、通常、コンピュータ又は他の電子機器において内部の半導体集積回路として設けられている。揮発性及び不揮発性メモリを含む多くの様々な種類のメモリがある。揮発性メモリは、そのデータを保持するために電力を必要とすることができ、数ある中でも、ランダム・アクセス・メモリ（ＲＡＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、及び、同期型ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）を含むことができる。不揮発性メモリは、無電力時に格納された情報を保持することによって永続的データを提供することができ、数ある中でも、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的消去書き込み可能ＲＯＭ（ＥＥＰＲＯＭ）、消去書き込み可能ＲＯＭ（ＥＰＲＯＭ）、及び、相変化ランダム・アクセス・メモリ（ＰＣＲＡＭ）を含むことができる。
メモリ装置は、ソリッドステート・ドライブ（ＳＳＤ）を形成するように組み合わせられることができる。ＳＳＤは、様々な他の種類の不揮発性及び揮発性メモリの中でも、例えばＮＡＮＤフラッシュメモリ及びＮＯＲフラッシュメモリ等の不揮発性メモリを含むことができ、及び／又は、例えばＤＲＡＭ及びＳＲＡＭ等の揮発性メモリを含むことができる。
ＳＳＤは、例えば、性能、大きさ、重さ、耐久性、動作温度範囲、及び消費電力の観点でハードドライブに勝る利点を有する場合があることから、コンピュータ用の主記憶装置としてハードディスク・ドライブに取って代わるように使用されてもよい。例えば、ＳＳＤは、磁気ディスクドライブと関連するシーク時間、待ち時間、及び他の電気機械的遅延を改善し得るそれらの可動部品の欠如のため、磁気ディスクドライブと比較したとき優れた性能を有する場合がある。ＳＳＤ製造業者は、内部バッテリー供給を使用しなくてもよく、従ってドライブをより多用途且つ小型にすることができるフラッシュＳＳＤを作り出すために不揮発性フラッシュメモリを使用する場合がある。
ＳＳＤは、例えば複数のメモリチップ等、複数のメモリ装置を含んでもよい（本願明細書で用いられる場合、「複数の」何かは、１つ以上のそのようなものを参照する可能性があり、例えば、複数のメモリ装置は、１つ以上のメモリ装置を参照する可能性がある）。当業者が理解するように、メモリチップは、複数のダイを含んでもよい。各ダイは、複数のメモリアレイとその上の周辺回路とを含んでもよい。メモリアレイは、各プレーンがメモリセルの複数の物理ブロックを含んでいる複数のプレーンを含んでもよい。各物理ブロックは、データの複数のセクタを格納することができるメモリセルの複数のページを含んでもよい。
数ある中でも、プログラムコマンド、読み出しコマンド、及び消去コマンド等のコマンドは、ＳＳＤの動作中に使用される場合がある。例えば書き込み等の書き込みコマンドは、ソリッドステート・ドライブ上にデータをプログラムするように使用されてもよく、読み出しコマンドは、ソリッドステート・ドライブ上のデータを読み出すように使用されてもよく、消去コマンドは、ソリッドステート・ドライブ上のデータを消去するように使用されてもよい。
本開示の１つ以上の実施態様にかかるメモリシステムのブロック図である。 本開示の１つ以上の実施態様に従って動作されることができるメモリコントローラの機能ブロック図である。 本開示の１つ以上の実施態様にかかるチャンネル・コマンドキューのブロック図である。 本開示の１つ以上の実施態様にかかるチャンネル・コマンドキューのブロック図である。 本開示の１つ以上の実施態様にかかるチャンネル・コマンドキューのブロック図である。
本開示は、コマンドを変更するための方法、装置、モジュール、及びシステムを含む。１つの装置実施態様は、コマンドを保持するように構成されたコマンドキューを含むチャンネルを含むメモリコントローラと、キュー内の少なくとも複数のコマンドを変更し且つ変更されたコマンドを実行するように構成された電気回路とを含む。
以下の本開示の詳細な説明において、本願明細書の一部を形成し且つ本開示の１つ以上の実施態様がどのように実践される場合があるかが例として示される添付図面に対して参照がなされる。これらの実施態様は、当業者が本開示の実施態様を実践することが可能なように十分詳細に記載されるが、当然のことながら、他の実施態様が利用されてもよく、そのプロセス、電気的及び／又は構造的変更が本開示の範囲から逸脱することなくなされてもよい。本願明細書で使用される場合、指示子「Ｎ」及び「Ｍ」は、特に図面における参照符号に関して、そのように指定された複数の特定の機能を本開示の１つ以上の実施態様に含むことができることを示している。指示子は、同一の又は異なる数の特定の機能を表すことができる。
本願明細書における図面は、最初の桁（単数または複数）が図面番号に対応し且つ残りの桁が図面中の要素又は部品を識別する符号付け慣習に従う。異なる図面間の同様の要素又は部品は、同様の桁の使用によって識別される場合がある。例えば、１０１は、図１における要素「０１」のことを指す場合があり、同様の要素が図２における２０１のことを指す場合がある。理解されるように、本願明細書における様々な実施態様において示される要素は、本開示の複数の追加の実施態様を提供するように、追加、交換、及び／又は、除去されることができる。さらに、理解されるように、図面において設けられる要素の比率及び相対的な大きさは、本発明の実施態様を説明することを目的としており、限定的な意味にとられるべきではない。
図１は、本開示の１つ以上の実施態様にかかるメモリシステム１２０のブロック図を図示している。１つ以上の実施態様において、メモリシステム１２０は、ソリッドステート・ドライブとすることができる。図１の実施態様は、メモリシステム１２０の１つの実施態様の部品及びアーキテクチャを図示している。図１に図示された実施態様において、メモリシステム１２０は、コントローラ１０１と、インターフェースコネクタ１０３と、メモリアレイ１３０−１、・・・、１３０−Ｎとを含む。１つ以上の実施態様において、メモリシステム１２０は、メモリシステム１２０を包囲するためにハウジングを含むことができるが、そのようなハウジングは、不可欠ではない。
インターフェースコネクタ１０３は、メモリシステム１２０とコンピューティングデバイス等の他の装置との間で情報を通信するように使用されることができる。例えば、メモリシステム１２０がコンピューティングデバイスにおけるデータ格納のために使用されるとき、インターフェース１０３は、数ある中でもシリアル・アドバンスド・テクノロジー・アタッチメント（ＳＡＴＡ）とすることができる。
コントローラ１０１は、メモリアレイ１３０−１、・・・、１３０−Ｎ上で、数ある中でも読み出し、プログラム（例えば書き込み）、及び消去動作を実行するようにメモリアレイ１３０−１、・・・、１３０−Ｎと通信することができる。コントローラ１０１は、メモリシステム１２０における動作を管理するように使用されることができる。コントローラ１０１は、複数の集積回路である場合がある電気回路を有することができる。コントローラ１０１はまた、複数の個別部品である場合がある電気回路を有することもできる。１つ以上の実施態様に関して、コントローラ１０１における電気回路は、複数のメモリアレイにわたるアクセスを制御するための制御回路を含むことができる。コントローラ１０１における電気回路はまた、外部ホストとメモリシステム１２０との間のトランスレーション・レイヤを提供するための制御回路を含むことができる。従って、メモリコントローラは、適切な時間における適切なＩ／Ｏ接続において適切な信号を受信するようにメモリアレイのＩ／Ｏ接続（図１において図示されていない）を選択的に連結することができる。同様に、ホストとメモリシステム１２０との間の通信プロトコルは、メモリアレイ、例えばメモリアレイ１３０−１、・・・、１３０−Ｎのアクセスに必要とされるものとは異なるものとすることができる。その後、メモリコントローラ１０１は、メモリアレイに対する所望のアクセスを達成するようにホストから受信されたコマンドを適切なコマンドに変換することができる可能性がある。
メモリアレイ１３０−１、・・・、１３０−Ｎは、様々な種類の揮発性及び不揮発性メモリアレイ（数ある中でも、例えば、フラッシュ及びＤＲＡＭアレイ等）とすることができる。１つ以上の実施態様において、メモリアレイ１３０−１、・・・、１３０−Ｎは、ソリッドステート・メモリアレイとすることができる。メモリアレイ１３０−１、・・・、１３０−Ｎは、ユニットにグループ化されることができる複数のメモリセルを含むことができる。本願明細書で使用される場合、ユニットは、ページ、物理ブロック、プレーン、アレイ全体、又は、メモリセルの他のグループ等、複数のメモリセルを含むことができる。例えば、メモリアレイは、各プレーンが複数の物理ブロックを含んでいる複数のプレーンを含むことができる。各物理ブロックにおけるメモリセルは、ユニットとしてともに消去されることができる。例えば、各物理ブロックにおけるセルは、略同時に消去されることができる。例えば、各物理ブロックにおけるセルは、単一動作でともに消去されることができる。物理ブロックは、複数のページを含むことができる。各ページにおけるメモリセルは、ユニットとしてともにプログラムされることができる。例えば、各ページにおけるセルは、略同時にプログラムされることができる。各ページにおけるメモリセルはまた、ユニットとしてともに読み出されることもできる。例として、１２８ＧＢのメモリ装置は、ページあたり４３１４バイトのデータ、物理ブロックあたり１２８ページ、プレーンあたり２０４８物理ブロック、及び、装置あたり１６プレーンを含むことができる。しかしながら、実施態様は、この例に限定されない。
メモリシステムの物理セクタは、論理セクタに対応することができ、ユーザデータとともに、誤り訂正コード（ＥＣＣ）情報、及び、論理ブロックアドレス（ＬＢＡ）情報等のオーバーヘッド情報を含むことができる。当業者が理解するように、論理ブロックアドレス指定は、情報の論理セクタを識別するためにホストによって頻繁に使用されるスキームである。例として、各物理セクタは、数あるバイト数の中でも、例えば、２５６バイト、５１２バイト、又は、１０２４バイトのデータを表す情報を格納することができる。しかしながら、本開示の実施態様は、物理セクタに格納される又は論理セクタに関連する特定数のバイトのデータに限定されない。
図２は、本開示の１つ以上の実施態様に従って動作されることができるメモリコントローラ２０１の機能ブロック図を図示している。１つ以上の実施態様において、メモリコントローラ２０１は、ソリッドステート・ドライブコントローラとすることができる。１つ以上の実施態様において、メモリコントローラ２０１は、図１に示されたコントローラ１０１と類似であるようにすることができる。
図２に示されるように、メモリコントローラ２０１は、フロントエンド部及びバックエンド部を含む。フロントエンド部は、フロントエンドチャンネルに対応することができ、バックエンド部は、例えばバックエンドチャンネル１ ２１０−１、・・・、バックエンドチャンネルＮ ２１０−Ｎ等、複数のバックエンドチャンネルに対応することができる。メモリコントローラ２０１は、メモリアレイ２３０−１、・・・、２３０−Ｎ上で、数ある動作の中でも、読み出し、プログラム（例えば書き込み）、及び、消去動作を実行するために、メモリアレイ２３０−１、・・・、２３０−Ｎと通信するようにフロントエンドチャンネル及びバックエンドチャンネルを使用することができる。１つ以上の実施態様において、メモリアレイ２３０−１、・・・、２３０−Ｎは、ソリッドステート・メモリアレイとすることができる。１つ以上の実施態様において、メモリアレイ２３０−１、・・・、２３０−Ｎは、図１に示されるメモリアレイ１３０−１、・・・、１３０−Ｎと類似であるようにすることができる。
図２に示されるように、コントローラ２０１の、例えばフロントエンドチャンネル等の、フロントエンド部は、ホストインターフェース２０２と、コマンドプロセッサ２０４と、フロントエンド・ダイレクトメモリアクセス（ＤＭＡ）２０６と、コマンドディスパッチャ２０８とを含む。バックエンドチャンネル２１０−１、・・・、２１０−Ｎは、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎと、バックエンドチャンネル・ＤＭＡ２１３−１、・・・、２１３−Ｎと、バックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎと、データバッファ２１７−１、・・・、２１７−Ｎと、ＥＣＣエンジン／アレイ・インターフェース２１９−１、・・・、２１９−Ｎとを含むことができる。図２に示された実施態様はバックエンドチャンネル・プロセッサを含むように各バックエンドチャンネル２１０−１、・・・、２１０−Ｎを図示しているが、本開示の実施態様は、そのようには限定されない。例えば、バックエンド部は、例えば、各バックエンドチャンネル２１０−１、・・・、２１０−Ｎ上で動作することができる特定用途向け集積回路（ＡＳＩＣ）等の単一バックエンドプロセッサ又はハードウェアロジック等の電気回路を含むことができる。
図２に図示された実施態様において、フロントエンドチャンネルは、フロントエンド・ＤＭＡ２０６及びコマンドディスパッチャ２０８を介して、例えばバックエンドチャンネル２１０−１、・・・、２１０−Ｎ等のバックエンドチャンネルに対して連結されることができる。例えば、フロントエンド・ＤＭＡ２０６は、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎと、バックエンドチャンネル・ＤＭＡ２１３−１、・・・、２１３−Ｎに対して連結されることができる。コマンドディスパッチャ２０８は、バックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎに対して連結されることができる。ホストインターフェース２０２は、コントローラ２０１とコンピューティングデバイス等のホスト装置（図示されていない）との間で情報を通信するように使用されることができる。１つ以上の実施態様において、ホストインターフェース２０２は、例えば図１に示されたインターフェースコネクタ１０３等のインターフェースコネクタを介して、コントローラ２０１とホスト装置との間で情報を通信するように使用されることができる。
１つ以上の実施態様において、ホスト装置とコントローラ２０１との間で通信される情報は、数あるコマンド中でも、プログラムコマンド、読み出しコマンド、及び、消去コマンドなどの、複数のコマンドを含むことができる。例えば書き込みコマンド等のプログラムコマンドは、メモリアレイ２３０−１、・・・、２３０−Ｎ上にデータを書き込むように使用されることができ、読み出しコマンドは、メモリアレイ２３０−１、・・・、２３０−Ｎ上のデータを読み出すように使用されることができ、消去コマンドは、メモリアレイ２３０−１、・・・、２３０−Ｎ上のデータを消去するように使用される場合がある。コマンドは、数ある情報の中でも、命令された動作の種類（例えば、プログラム、読み出し、又は、消去）、量（例えば論理セクタの数）、及び、コマンドの実行が開始されるべき位置（例えば開始アドレス）を示す情報を含むことができる。コマンドがプログラムコマンドである場合、コマンドの後に、対応するメモリセルにプログラムされるべきデータが続くことができる（必ずしもすぐにではない）。１つ以上の実施態様において、量は、メモリセルの数に対応するホストの論理セクタの数とすることができる。１つ以上の実施態様において、コマンドに含まれる「位置」は、論理ブロックアドレス（ＬＢＡ）とすることができる。
データバッファ２１７−１、・・・、２１７−Ｎは、ホストから、ホストインターフェース２０２、フロントエンドＤＭＡ２０６、及び、バックエンドチャンネルＤＭＡ２１３−１、・・・、２１３−Ｎを介して、メモリアレイ２３０−１、・・・、２３０−Ｎ上にプログラムされるべきデータを受信することができる。データは、ＥＣＣエンジン／アレイ・インターフェース２１９−１、・・・、２１９−Ｎを介して、データバッファ２１７−１、・・・、２１７−Ｎからメモリアレイ２３０−１、・・・、２３０−Ｎへと送られることができる。
１つ以上の実施態様において、ＬＢＡは、ホストの論理セクタと関連付けられることができ、例えば、ホストの各論理セクタは、特定のＬＢＡと関連付けられることができる。例えば、ＬＢＡ１０００は、第１の論理セクタと関連付けられることができ、ＬＢＡ１００１は、第２の論理セクタと関連付けられることができ、ＬＢＡ１００２は、第３の論理セクタと関連付けられることができる等である。さらなる例として、ＬＢＡ１０００から始まる１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドは、例えばＬＢＡ１０００から１０１６と関連付けられた論理セクタに対応するメモリセル等、ＬＢＡ１０００から１０１６と関連付けられたメモリセルをプログラムすることができる。
コマンドディスパッチャ２０８は、ホストインターフェース２０２を介して、ホストから複数のコマンドを受信することができる。コマンドディスパッチャ２０８は、受信されたコマンドを保持することができ、適切なバックエンドチャンネル２１０−１、・・・、２１０−Ｎに対してコマンドを送ることができる。例えば、バックエンドチャンネル・キュー２１５−１、・・・、２１５−Ｎは、コマンドディスパッチャ２０８からコマンドを受信することができる。１つ以上の実施態様において、バックエンドチャンネル２１０−１、・・・、２１０−Ｎは、コマンドディスパッチャ２０８がホストからコマンドを受信する順序でコマンドを受信することができる。１つ以上の実施態様において、コマンドディスパッチャ２０８は、特定数までのコマンドを保持することができ、例えばコマンドディスパッチャ２０８が限度いっぱいである場合等、特定数のコマンドを保持している場合には、コマンドパッチャ２０８は、ホストからコマンドを受信することができなくなる場合がある。
１つ以上の実施態様において、バックエンドチャンネル・キュー２１５−１、・・・、２１５−Ｎは、コマンドディスパッチャ２０８から受信された複数のコマンドを保持することができる。１つ以上の実施態様において、キューは、コマンドが実行されるであろう順序でコマンドを保持することができる。１つ以上の実施態様において、キューは、コマンドがコマンドディスパッチャから受信される順序でコマンドを保持することができる。１つ以上の実施態様において、各キューは、コマンドディスパッチャ２０８によって保持されることができるコマンド数と等しい数のコマンドを保持することができる。例えば、１つ以上の実施態様において、コマンドディスパッチャ２０８及びキューは、それぞれ、３２個のコマンドまで保持することができる。しかしながら、本開示の実施態様は、特定数のコマンドに限定されない。
１つ以上の実施態様によれば、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、キュー内に保持されたコマンドが変更されることができるかどうかを判定することができ、コマンドがキュー内に保持されるとき等、それに応じてコマンドを変更することができる。１つ以上の実施態様において、コマンドがキュー内に保持される順序を変えることができる場合、キュー内の複数のコマンドを１つのコマンド（例えば単一コマンド）に組み合わせることができる場合、又は、キュー内の複数のコマンドがキュー内の次のコマンドによって上書きされる場合、コマンドは変更されることができる。１つ以上の実施態様において、コマンドの変更は、数ある変更の中でも、コマンドがキュー内に保持される順序を変えること、キュー内の複数の組み合わせ可能なコマンドを単一コマンドに組み合わせること、又は、キュー内の次のコマンドによって上書きされるキュー内の複数のコマンドを消去することを含むことができる。
１つ以上の実施態様において、キュー内に保持されるコマンドは組み合わせ可能であり、例えばそれらが重複コマンドである場合には単一コマンドに組み合わされることができる。本願明細書で用いられる場合、重複コマンドは、重複論理ブロックアドレス（ＬＢＡ）等の重複アドレスと関連付けられた複数のコマンドである。例えば、重複コマンドは、コマンドが実行されるべきメモリアレイにおける共通位置と関連付けられたコマンドを含むことができる。具体例は、例えば論理ブロックアドレス（ＬＢＡ）１０００から始まるホストからの４８個の論理セクタのデータ等、ホストの４８個の論理セクタに対応するアレイにおけるメモリセルにプログラムするための第１のコマンドと、ＬＢＡ１０４０から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルにプログラムするための第２のコマンドとを含む。第１及び第２のコマンドは、双方のコマンドがＬＢＡ１０４０から始まる同じ８個の論理セクタと関連付けられていることから、重複コマンドである。従って、これら２つのコマンドは、ＬＢＡ１０００から始まる５６個の論理セクタに対応するメモリセルにプログラムするための単一コマンドに組み合わされることができる。キュー内に保持された重複コマンドは、コマンドがキュー内に受信された順序にかかわらず組み合わされることができる。
１つ以上の実施態様において、キュー内に保持されたコマンドは組み合わせ可能であり、例えば、コマンドが連続コマンドである場合に単一コマンドに組み合わされることができる。本願明細書で用いられる場合、連続コマンドは、コマンドが実行されるべき連続ＬＢＡ等の連続アドレスと関連付けられた複数のコマンドである。例えば、連続コマンドは、他のコマンドのうちの１つと関連付けられた論理セクタにすぐに先行する又はすぐに後続する論理セクタと関連付けられたコマンドを含むことができる。具体例は、ＬＢＡ１０００から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための第１のコマンドと、ＬＢＡ１０１６から始まるホストの３２個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための第２のコマンドとを含む。例えば第２のコマンドと関連付けられた位置が第１のコマンドと関連付けられた位置にすぐに後続する等、第１のコマンドと関連付けられたアドレスが第２のコマンドと関連付けられたアドレスにすぐに先行していることから、第１及び第２のコマンドは連続コマンドである。従って、これら２つのコマンドは、ＬＢＡ１０００から始まるホストの４８個の論理セクタに対応してメモリセルにプログラムするための単一コマンドに組み合わされることができる。キュー内に保持される連続コマンドは、それらがキュー内に受信される順序にかかわらず組み合わされることができる。
１つ以上の実施態様において、キュー内の第１のコマンドは、第１のコマンド及び次のコマンドが、双方とも、コマンドが実行されるべき同じＬＢＡ等の同じアドレスと関連付けられている場合に、キュー内の次のコマンドによって上書きされる。例えば、ＬＢＡ１０００から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための第１のコマンドは、第１のコマンド及び次のコマンドが、双方とも、同じアドレスと関連付けられていることから、ＬＢＡ１０００から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための次のコマンドによって上書きされる。従って、第１のコマンドは消去されることができる。
１つ以上の実施態様において、キュー内の第１のコマンドは、第１のコマンドと関連付けられているアドレスが、次のコマンドと関連付けられているアドレスの範囲内である場合に、キュー内の次のコマンドによって上書きされる。例えば、ＬＢＡ１０００から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための第１のコマンドは、ＬＢＡ１０００から始まるホストの４８個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための次のコマンドによって上書きされる。従って、第１のコマンドは消去されることができる。
バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、変更されたコマンドがキュー内に保持される順序に従って、変更されたコマンドを実行することができる。例えば、コマンドがキュー内に保持される順序を変えることによってコマンドが変更された場合には、バックエンドチャンネル・プロセッサは、変えられた順序に従ってコマンドを実行することができる。複数のコマンドを単一コマンドに組み合わせることによってコマンドが変更された場合には、バックエンドチャンネル・プロセッサは、複数のコマンドを個別に実行する代わりに単一コマンドを実行することができる。次のコマンドによって上書きされたコマンドを消去することによってコマンドが変更された場合には、バックエンドチャンネル・プロセッサは、次のコマンドを実行することができ、消去されたコマンドを実行しない。
１つ以上の実施態様において、バックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎ内に保持されたコマンドが、複数のコマンドを単一コマンドに組み合わせることによって変更された場合には、同様に単一コマンドに組み合わせ可能でもあるコマンドディスパッチャ２０８に保持されたいかなるコマンドも、完了したとみなすことができる。バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、そのようなコマンドが完了した旨をコマンドプロセッサ２０４に対して通信することができる。例えば、ＬＢＡ１０００から始まるホストの５６個の論理セクタに対応するメモリセルをプログラムするためのコマンド等、ＬＢＡ１０００から始まるホストの４８個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのキュー２１５−１内の第１のコマンドと、ＬＢＡ１０４０から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのキュー２１５−Ｎ内の第２のコマンドが、単一コマンドに組み合わされる場合には、ＬＢＡ１０００から始まるホストの１６個の論理セクタに対応するメモリセルをプログラムするためのコマンドディスパッチャ２０８に保持されるコマンドは、完了したとみなされることができ、例えば、このコマンドが単一コマンドに組み合わせ可能であることから、バックエンドチャンネル・プロセッサ２１１−１は、このコマンドが完了した旨をコマンドプロセッサ２０４に対して通信することができる。
バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎはまた、変更されたコマンドに従って、メモリアレイ２３０−１、・・・、２３０−Ｎにプログラムされるべきデータを変更することもできる。例えば、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、変更されたコマンドに適合させるようにデータを変更することができる。バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、例えばデータがフロントエンド・ＤＭＡ２０６からデータバッファ２１７−１、・・・、２１７−Ｎに対して送られるときに、データバッファ２１７−１、・・・、２１７−Ｎがデータを受信する前に、データを変更することができる。バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎはまた、データがデータバッファ２１７−１、・・・、２１７−Ｎからメモリアレイ２３０−１、・・・、２３０−Ｎに対して送られた後に、データを変更することもできる。
１つ以上の実施態様において、バックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎは、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎが変更されたコマンドを実行しているとき、コマンドディスパッチャ２０８から受信された追加のコマンドを保持することができる。バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、変更されたコマンドを実行しながら追加のコマンドを変更することができる。
ＥＣＣエンジン／アレイ・インターフェース２１９−１、・・・、２１９−Ｎは、メモリコントローラ２０１をメモリアレイ２３０−１、・・・、２３０−Ｎに連結するように使用されることができる。バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、ＥＣＣエンジン／アレイ・インターフェース２１９−１、・・・、２１９−Ｎを介して、メモリアレイ２３０−１、・・・、２３０−Ｎ上の変更されたコマンドを実行することができる。図２に示された実施態様は、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎを通して伝達するようなコマンドを図示しているが、本開示の実施態様は、そのようには限定されない。例えば、コマンドは、ＥＣＣエンジン／アレイ・インターフェース２１９−１、・・・、２１９−Ｎを介して、バックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎからメモリアレイ２３０−１、・・・、２３０−Ｎに対して直接伝達することができる。
データバッファ２１７−１、・・・、２１７−Ｎは、メモリアレイ２３０−１、・・・、２３０−Ｎにある複数のメモリセル上で実行された、例えば以前の読み出しコマンドに応じて読み出されたデータ等、複数の以前の読み出し動作中に読み出されたデータを保持することができる。１つ以上の実施態様において、バックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎ内に保持されたコマンドは、例えばそのデータが既にデータバッファ２１７−１、・・・、２１７−Ｎに保持された、以前に読み出されている複数のメモリセルを読み出すための複数のコマンドを含むことができる。そのような実施態様において、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎは、例えばメモリアレイ２３０−１、・・・、２３０−Ｎにアクセスすることなく、データバッファ２１７−１、・・・、２１７−Ｎにアクセスすることにより、又は、データバッファにないデータについてのみメモリアレイにアクセスするのみにより、これらの読み出しコマンドを実行することができる。
１つ以上の実施態様において、複数の組み合わせ可能なコマンドを単一コマンドに組み合わせることによってコマンドを変更することは、メモリシステムによって実行されるパーシャルページプログラミング動作をなくす又は数を減らすことを可能にし、これにより、システムの全体的性能及び／又は信頼性を改善することができる。当業者には明らかなように、パーシャルページプログラミング動作は、新たなブロックを位置付けること、古いブロックに位置するページに格納されたデータをデータバッファへ読み出すこと、データバッファ内のデータが新たなデータと古いブロック内のページから読み出されたデータとの双方を含むようにデータバッファ内のデータを新たなデータと統合及び／又は置換すること、並びに、データバッファ内のデータにより新たなブロック内のページをプログラムすることを含むことができる。パーシャルページプログラミング動作はまた、古いブロック内の残りのページに格納されたデータの新たなブロック内の残りのページへ移動すること（例えば、古いブロック内の残りのページに格納されたデータを読み出すこと、及び新たなブロック内の残りのページをこのデータによりプログラムすること）、消去のための古いブロックをマーク付けすること、並びに、古いブロックを消去することを含むこともできる。
当業者には理解されるであろうように、パーシャルページプログラミング動作は、ページの一部のみをプログラムするためのコマンドからもたらされる（例えばそのコマンドによって開始される）可能性がある。例えば、ページの一部のみをプログラムするためのコマンドは、ページの残りの部分をプログラムするためのコマンドが既に実行されている場合にパーシャルページプログラミングを開始することができる。しかしながら、パーシャルページプログラミング動作は、本開示の１つ以上の実施態様に従って、ページの一部のみをプログラムするためのコマンドを、ページの残りの部分をプログラムするための複数のコマンドと組み合わせることによって回避されることができ、例えば、上述されたパーシャルページプログラミング動作と関連付けられた動作を実行する必要性が回避されることができる。例えば、ＬＢＡ３０００から始まるホストの４個の論理セクタに対応するメモリセルを含むページをともなうパーシャルページプログラミング動作は、本開示の１つ以上の実施態様に従って、ＬＢＡ３０００から始まるホストの２個の論理セクタに対応するページにおけるメモリセルをプログラムするためのコマンドを、ＬＢＡ３００２から始まるホストの２個の論理セクタに対応するページにおけるメモリセルをプログラムするためのコマンドと組み合わせることによって回避されることができる。
１つ以上の実施態様において、コマンドプロセッサ２０４は、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎによって実行される機能と類似であるようにする機能を実行することができる。例えば、コマンドプロセッサ２０４は、コマンドディスパッチャ２０８に保持されたコマンドが変更されることができるかどうかを判定することができ、コマンドがコマンドディスパッチャ２０８に保持されたとき、それに応じてコマンドを変更することができる。コマンドは、コマンドがバックエンドチャンネルに対して送られる順序を変えることができる場合、複数のコマンドが単一コマンドに組み合わせることができる場合、複数のコマンドが次のコマンドによって上書きされる場合等に変更されることができる。コマンドを変更することは、コマンドディスパッチャ２０８がコマンドをバックエンドチャンネルに対して送る順序を変えることと、コマンドディスパッチャ２０８によって受信された複数の組み合わせ可能なコマンドを単一コマンドに組み合わせることと、コマンドディスパッチャ２０８によって受信される次のコマンドによって上書きされる複数のコマンドであって、コマンドディスパッチャ２０８によって受信された複数のコマンドを、消去すること等を含むことができる。
１つ以上の実施態様において、コマンドプロセッサ２０４は、これらの機能を実行することができ、例えば、コマンドディスパッチャ２０８に保持されたコマンドが変更されることができるかどうかを判定し、コマンドディスパッチャ２０８がホストからコマンドを受信することができないとき、コマンドがコマンドディスパッチャ２０８に保持されると、それに応じてコマンドを変更することができる。例えば、コマンドプロセッサ２０４は、コマンドディスパッチャ２０８が限度いっぱいであるときに、これらの機能を実行することができる。
１つ以上の実施態様において、コマンドプロセッサ２０４は、コマンドディスパッチャ２０８に保持されたコマンドが、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎによって変更されないコマンドであるかどうかを判定することができる。コマンドプロセッサ２０４が、コマンドディスパッチャ２０８に保持された複数のコマンドがバックエンドチャンネル・プロセッサによって変更されないものと判定した場合には、コマンドプロセッサ２０４は、バックエンドチャンネル・プロセッサによって変更されないコマンドとして、これらのコマンドを、例えばタグ付け等、マーク付けすることができる。変更されないとしてコマンドプロセッサ２０４によってマーク付けされたコマンドは、コマンドがバックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎ内に保持されたとき、バックエンドチャンネル・プロセッサ２１１−１、・・・、２１１−Ｎによって変更されない。例えば、バックエンドチャンネル・コマンドキュー２１５−１がＬＢＡ１０００から始まるホストの４８個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための第１のコマンドと、ＬＢＡ１０４０から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための第２のコマンドとを保持しており、コマンドプロセッサ２０４がこれらのコマンドの１つ又は双方を変更されないコマンドとしてマーク付けしている場合、バックエンドチャンネル・プロセッサ２１１−１は、これら２つのコマンドを例えば組み合わせる等の変更を行わない。変更されないコマンドは、例えば、第１のプログラムコマンドの後に読み出しコマンドが続き、読み出しコマンドの後に、最初のプログラムコマンドを上書きすることを目的とする第２のプログラムコマンドが続く動作等、上書き動作の一部であるコマンドを含むことができる。しかしながら、本開示の実施態様は、そのようには限定されず、変更される予定にないコマンドは、他の種類のコマンドを含むことができる。
本開示の１つ以上の実施態様に従ってメモリ装置を動作させることは、例えば反復的なコマンドを除去して複数のコマンドを１つのコマンドに組み合わせることにより、複数のコマンドを実行するのに使用される時間を減らすことができ、それにより、メモリ装置の効率を向上させることができる。さらに、バックエンドチャンネルがメモリアレイ２３０−１、・・・、２３０−Ｎと、例えば近傍に配置される等、密に結合されることができることから、メモリ装置の効率を、１つ以上の本開示の実施態様に従ってこれを動作させることによって向上することができる。
図３は、１つ以上の本開示の実施態様にかかるチャンネル・コマンドキュー３１５のブロック図を図示している。１つ以上の実施態様において、チャンネル・コマンドキュー３１５は、図２に示されたバックエンドチャンネル・コマンドキュー２１５−１、・・・、２１５−Ｎと類似であるようにすることができる。
図３に示されるように、チャンネル・コマンドキュー３１５は、チャンネル・コマンドスロット１ ３２５−１と、チャンネル・コマンドスロット２ ３２５−２と、チャンネル・コマンドスロット３ ３２５−３と、チャンネル・コマンドスロット４ ３２５−４と、・・・チャンネル・コマンドスロットＭ ３２５−Ｍとを含む。各チャンネル・コマンドスロット３２５−１、３２５−２、３２５−３、３２５−４、・・・、３２５−Ｍは、１つのコマンドを保持することができ、例えば、チャンネル・コマンドキュー３１５は、最大でＭ個までのコマンドを保持することができる。１つ以上の実施態様において、チャンネル・コマンドキュー３１５内に保持されたコマンドは、本願明細書において上述されたように変更されることができる。
１つ以上の実施態様において、チャンネル・コマンドキュー３１５におけるスロットの数、例えばチャンネル・コマンドキュー３１５によって保持されることができるコマンドの数は、図２に示されたコマンドディスパッチャ２０８等のチャンネル・コマンドキュー３１５がコマンドを受信する装置によって保持されることができるコマンドの数と等しくすることができる。例えば、コマンドディスパッチャ２０８が最大で３２個までのコマンドを保持することができる場合、チャンネル・コマンドキュー３１５は、３２個のスロットを有することができ、例えばチャンネル・コマンドキュー３１５は、最大で３２個までのコマンドを保持することができる。しかしながら、本開示の実施態様は、そのようには限定されず、チャンネル・コマンドキュー３１５は、異なる数のスロットを有することができる。
１つ以上の実施態様において、チャンネル・コマンドキュー３１５は、コマンドが実行されるべき順序でコマンドを保持することができる。１つ以上の実施態様において、チャンネル・コマンドキュー３１５は、チャンネル・コマンドキュー３１５がコマンドを受信する順序でコマンドを保持することができる。例えば、チャンネル・コマンドスロット１ ３２５−１は、チャンネル・コマンドキュー３１５によって最初に実行されるべきコマンド、及び／又は、最初に受信されたコマンドを保持することができ、チャンネル・コマンドスロット１ ３２５−２は、チャンネル・コマンドスロット１ ３２５−１に保持されたコマンドが実行された後に実行されるべきコマンド、及び／又は、チャンネル・コマンドスロット１ ３２５−１に保持されたコマンドが受信された後に受信されたコマンドを保持することができ、チャンネル・コマンドスロット２ ３２５−３は、チャンネル・コマンドスロット２ ３２５−２に保持されたコマンドが実行された後に実行されるべきコマンド、及び／又は、チャンネル・コマンドスロット２ ３２５−２に保持されたコマンドが受信された後に受信されたコマンドを保持することができる、等々である。
図４Ａは、１つ以上の本開示の実施態様にかかるチャンネル・コマンドキュー４１５のブロック図を図示している。１つ以上の実施態様において、チャンネル・コマンドキュー４１５は、図２に示されたバックエンドチャンネル１・コマンドキュー２１５−１、・・・、２１５−Ｎ、又は、図３に示されたチャンネル・コマンドキュー３１５と類似であるようにすることができる。チャンネル・コマンドキュー４１５は、図３に示されたチャンネル・コマンドスロット１ ３２５−１と、チャンネル・コマンドスロット２ ３２５−２と、チャンネル・コマンドスロット３ ３２５−３と、チャンネル・コマンドスロット４ ３２５−４と、・・・チャンネル・コマンドスロットＭ ３２５−Ｍと類似であるようにすることができる、チャンネル・コマンドスロット４２５−１、４２５−２、４２５−３、４２５−４、４２５−５、４２５−６、４２５−７、４２５−８、・・・、４２５−Ｍを含む。
図４Ａに図示された実施態様において、各チャンネル・コマンドスロット４２５−１乃至４２５−Ｍは、コマンドを保持している。例えば、チャンネル・コマンドスロット４２５−１は、コマンド１を保持しており、チャンネル・コマンドスロット４２５−２は、コマンド２を保持している等々である。コマンド１は、ＬＢＡ１０００から始まる例えばホストからのデータの１６個の論理セクタ等のホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドである。コマンド２は、ＬＢＡ２０００から始まるホストの４個の論理セクタに対応するアレイにおけるメモリセルを読み出すためのコマンドである。コマンド３は、ＬＢＡ１０００から始まるホストの４８個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドである。コマンド４は、ＬＢＡ２００２から始まるホストの１０個の論理セクタに対応するアレイにおけるメモリセルを読み出すためのコマンドである。コマンド５は、ＬＢＡ２０００から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルを読み出すためのコマンドである。コマンド６は、ＬＢＡ１０４０から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドである。コマンド７は、ＬＢＡ３０００から始まるホストの２個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドである。コマンド８は、ＬＢＡ３００２から始まるホストの２個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドである。
チャンネル・コマンドキュー４１５内に保持されたコマンドは、本開示の１つ以上の実施態様に従って変更されることができる。例えば、チャンネル・コマンドスロット４２５−１、４２５−３、及び４２５−６内のコマンドは、ＬＢＡ１０００から始まるホストの５６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための１つのコマンド（例えば単一コマンド）に組み合わされることができる。チャンネル・コマンドスロット４２５−２及び４２５−４内のコマンドは、消去されることができる。チャンネル・コマンドスロット４２５−７及び４２５−８内のコマンドは、ＬＢＡ３０００から始まるホストの４個の論理セクタに対応するアレイにおけるメモリセルをプログラムするための単一コマンドに組み合わされることができる。
図４Ｂは、図４Ａに示されたコマンドが本開示の１つ以上の実施態様に従って変更された後のチャンネル・コマンドキュー４１５のブロック図を図示している。図４Ｂに示されるように、チャンネル・コマンドスロット４２５−１に保持されたコマンド１は、ＬＢＡ１０００から始まるホストの５６個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドであり、チャンネル・コマンドスロット４２５−２に保持されたコマンド２は、ＬＢＡ２０００から始まるホストの１６個の論理セクタに対応するアレイにおけるメモリセルを読み出すためのコマンドであり、チャンネル・コマンドスロット４２５−３に保持されたコマンド３は、ＬＢＡ３０００から始まるホストの４個の論理セクタに対応するアレイにおけるメモリセルをプログラムするためのコマンドである。
［まとめ］
本開示は、コマンドを変更するための方法、装置、モジュール、及びシステムを含む。１つの装置実施態様は、チャンネルを含むメモリコントローラを備え、チャンネルは、コマンドを保持するように構成されたコマンドキューと、キュー内の少なくとも複数のコマンドを変更し且つ変更されたコマンドを実行するように構成された回路とを含む。
具体的な実施態様が本願明細書において図示されて説明されてきたが、当業者は、同じ成果を達成するように計画された構成が、示された具体的な実施態様に取って代わることができるということを理解するであろう。この開示は、本開示の１つ以上の実施態様の適応例又は変形例を包含することを目的としている。上述した説明は例として行われており、限定されるものではないことが理解されるべきである。上述した実施態様の組み合わせや、本願明細書において具体的に記載されていない他の実施態様は、上述した説明を検討することによって当業者にとって明らかであろう。本開示の１つ以上の実施態様の範囲は、上述した構造及び方法が使用される他の用途を含む。従って、本開示の１つ以上の実施態様の範囲は、そのような特許請求の範囲が与えられるあらゆる種類の均等物に加え、添付された特許請求の範囲を参照して決定されなければならない。
上述の発明を実施するための形態において、いくつかの特徴は、開示の合理化のために単一の実施態様にまとめられている。本開示の方法は、本開示の開示された実施態様が、各特許請求の範囲に明示的に列挙されたよりも多くの特徴を使用する必要があるという目的を反映するものとして解釈されない。むしろ、以下の特許請求の範囲が反映しているように、発明の主題は、単一の開示された実施態様の全ての特徴よりも少ない。従って、以下の特許請求の範囲は、各特許請求の範囲が個別の実施態様としてそれ自身に基づく状態で、本願明細書に発明を実施するための形態の中に組み込まれる。

Claims (23)

  1. バックエンドチャンネル及びフロントエンドチャンネルを備えたメモリコントローラであって、
    前記バックエンドチャンネルは、
    コマンドを保持するように構成されたコマンドキューと、
    前記キュー内の少なくとも複数のコマンドを変更し、かつ、前記変更されたコマンドを実行するように構成された回路であって、少なくとも複数のコマンドを変更するように構成された前記回路は、前記キュー内の複数のコマンドが１つのコマンドに組み合わされ得る場合に前記キュー内の前記複数のコマンドを変更するように構成された回路を備え、前記キュー内の複数のコマンドが１つのコマンドに組み合わされ得る場合に前記キュー内の前記複数のコマンドを変更するように構成された前記回路は、部分的に重複している複数のコマンドを１つのコマンドに組み合わせるように構成された回路を備える、回路と、
    を含み、
    前記フロントエンドチャンネルは、
    ホストからコマンドを受信し、前記バックエンドチャンネルにコマンドを送信し、かつ、複数の機能のグループの中から選択された幾つかの機能を実行するように構成された回路を含み、
    前記複数の機能のグループは、
    前記コマンドが前記バックエンドチャンネルに送信される順序を変更することと、
    前記ホストから受信された複数の組み合わせ可能なコマンドを１つのコマンドに組み合わせることと、
    前記ホストから受信されたコマンドであって、前記ホストから受信された他のコマンドによって上書きされることになるコマンドを、消去することと、
    を含む、メモリコントローラ。
  2. 少なくとも複数のコマンドを変更するように構成された前記回路は、前記複数のコマンドが前記キュー内に保持されながら前記複数のコマンドを変更するように構成された回路を備える、請求項１記載のメモリコントローラ。
  3. 少なくとも複数のコマンドを変更するように構成された前記回路は、前記キュー内のコマンドが前記キュー内に保持されている順序を変えるように構成された回路を備える、請求項２記載のメモリコントローラ。
  4. 前記変更されたコマンドを実行するように構成された前記回路は、前記変えられた順序に従って前記キュー内のコマンドを実行するように構成された回路を備える、請求項３記載のメモリコントローラ。
  5. 前記バックエンドチャンネルの前記回路は、前記キュー内のコマンドが変更されることが可能かどうかを判定するようにさらに構成されている、請求項１乃至請求項４のうちいずれか１項記載のメモリコントローラ。
  6. 少なくとも複数のコマンドを変更するように構成された前記回路は、前記キュー内の前記複数のコマンドが前記キュー内の別のコマンドによって上書きされる場合に前記キュー内の前記複数のコマンドを変更するように構成された回路、を備える、請求項５記載のメモリコントローラ。
  7. 前記キュー内の複数のコマンドが１つのコマンドに組み合わされ得る場合に前記キュー内の前記複数のコマンドを変更するように構成された前記回路は、前記キュー内の複数のコマンドが単一コマンドに組み合わされ得る場合に前記キュー内の前記複数のコマンドを変更するように構成された回路を備える、請求項６記載のメモリコントローラ。
  8. 前記キュー内の複数のコマンドが１つのコマンドに組み合わされ得る場合に前記キュー内の前記複数のコマンドを変更するように構成された前記回路は、連続する複数のコマンドを１つのコマンドに組み合わせるように構成された回路、を備える、請求項７記載のメモリコントローラ。
  9. 前記キュー内の複数のコマンドが前記キュー内の別のコマンドによって上書きされる場合に前記キュー内の前記複数のコマンドを変更するように構成された前記回路は、前記キュー内のコマンドが前記キュー内の他のコマンドによって上書きされるかどうかを判定し、かつ、前記他のコマンドによって上書きされる前記コマンドを消去する、ように構成された回路を備える、請求項８記載のメモリコントローラ。
  10. バックエンドチャンネル及びフロントエンドチャンネルを備えたメモリコントローラであって、
    前記バックエンドチャンネルは、
    複数のコマンドを保持するように構成されたコマンドキューと、
    複数の機能の第１のグループの中から選択された幾つかの機能を実行するように構成されたプロセッサと、
    を含み、
    前記複数の機能の第１のグループは、
    コマンドが前記キュー内に保持される順序を変更することと、
    前記キュー内の複数の組み合わせ可能なコマンドを１つのコマンドに組み合わせることであって、前記複数の組み合わせ可能なコマンドは、部分的に重複している複数のコマンドを含む、ことと、
    前記キュー内のコマンドであって、前記キュー内の他のコマンドによって上書きされることになるコマンドを、消去することと、
    を含み、
    前記フロントエンドチャンネルは、
    ホストから複数のコマンドを受信し、かつ、前記バックエンドチャンネルに複数のコマンドを送信するように構成されたコマンドディスパッチャと、
    複数の機能の第２のグループの中から選択された幾つかの機能を実行するように構成されたコマンドプロセッサと、
    を含み、
    前記複数の機能の第２のグループは、
    前記コマンドディスパッチャが前記バックエンドチャンネルにコマンドを送信する順序を変更することと、
    前記コマンドディスパッチャが前記ホストから受信した複数の組み合わせ可能なコマンドを１つのコマンドに組み合わせることと、
    前記コマンドディスパッチャが前記ホストから受信したコマンドであって、前記コマンドディスパッチャが前記ホストから受信した他のコマンドによって上書きされることになるコマンドを、消去することと、
    を含む、メモリコントローラ。
  11. 前記キューは、前記コマンドディスパッチャが前記コマンドを前記バックエンドチャンネルに送信する順序でコマンドを保持するように構成されている、請求項１０記載のメモリコントローラ。
  12. 前記キューは、前記コマンドディスパッチャによって保持され得るコマンドの数と等しい数のコマンドを保持するように構成されている、請求項１０記載のメモリコントローラ。
  13. 前記コマンドディスパッチャは、前記コマンドディスパッチャが前記ホストから前記コマンドを受信する順序で前記コマンドを前記バックエンドチャンネルへ送信するように構成されている、請求項１０記載のメモリコントローラ。
  14. 前記コマンドプロセッサは、前記コマンドディスパッチャが前記ホストからコマンドを受信することができないとき、前記複数の機能の第２のグループの中から選択された前記幾つかの機能を実行するように構成されている、請求項１０記載のメモリコントローラ。
  15. 前記コマンドプロセッサは、前記バックエンドチャンネルの前記プロセッサによって実行される前記複数の機能の第１のグループ内の機能が、前記コマンドディスパッチャ内に保持されたコマンドで実行される予定がないかどうかを判定し、かつ、前記コマンドディスパッチャ内に保持されたコマンドであって、該コマンドで、前記バックエンドチャンネルの前記プロセッサによって実行される前記複数の機能の第１のグループ内の機能を実行させる予定のないコマンドを、マーク付けするように構成されており、
    前記バックエンドチャンネルの前記プロセッサは、マーク付けされたコマンドで、前記複数の機能の第１のグループ内の前記機能を実行しないように構成されている、請求項１１記載のメモリコントローラ。
  16. 複数のバックエンドチャンネル及びフロントエンドチャンネルを備えたメモリコントローラであって、
    前記複数のバックエンドチャンネルは、
    複数のコマンドを保持するように構成されたコマンドキューと、
    前記コマンドキュー内のコマンドを変更し、かつ、前記変更されたコマンドが前記キュー内に保持される順序に従って前記変更されたコマンドを実行するように構成された、プロセッサと、
    を含み、
    前記コマンドを変更することが、複数の機能の第１のグループの中から選択された幾つかの機能を実行することを含み、
    前記複数の機能の第１のグループは、
    コマンドが前記キュー内に保持される順序を変更することと、
    前記キュー内の部分的に重複しているコマンドを１つのコマンドに組み合わせることと、
    前記キュー内の連続しているコマンドを１つのコマンドに組み合わせることと、
    前記キュー内のコマンドであって、前記キュー内の他のコマンドによって上書きされることになるコマンドを、消去することと、
    を含み、
    前記フロントエンドチャンネルは、ホストからコマンドを受信し、前記バックエントチャンネルにコマンドを送信し、かつ、複数の機能の第２のグループの中から選択された幾つかの機能を実行するように構成された回路を含み、
    前記複数の機能の第２のグループは、
    前記コマンドが前記バックエントチャンネルに送信される順序を変更することと、
    前記ホストから受信された複数の組み合わせ可能なコマンドを１つのコマンドに組み合わせることと、
    前記ホストから受信されたコマンドであって、前記ホストから受信された他のコマンドによって上書きされることになるコマンドを、消去することと、
    を含む、メモリコントローラ。
  17. 複数のコマンドを保持するように構成された前記コマンドキューが、複数の読み出しコマンドを保持するように構成されたコマンドキューを備え、前記複数の読み出しコマンドが、以前の読み出しコマンドに応じて以前に読み出されたメモリアレイにおける複数のメモリセルに格納されたデータを読み出すためのコマンドを含み、前記メモリコントローラが、前記アレイにアクセスすることなく、以前に読み出されたデータを読み出すように前記コマンドを実行するようにさらに構成されている、請求項１６記載のメモリコントローラ。
  18. 前記複数のバックエンドチャンネルが、前記以前に読み出されたデータを保持するように構成されたデータバッファを含み、前記プロセッサが、前記データバッファにアクセスすることにより、前記複数の読み出しコマンドのうちの少なくとも１つの少なくとも一部を実行するように構成されている、請求項１７記載のメモリコントローラ。
  19. 前記フロントエンドチャンネルが、前記複数のバックエンドチャンネルに対して連結されたフロントエンド・ダイレクトメモリアクセス（ＤＭＡ）を含み、
    前記複数のバックエンドチャンネルがチャンネルＤＭＡを含み、
    前記フロントエンドＤＭＡが前記チャンネルＤＭＡに対して連結されている、請求項１８記載のメモリコントローラ。
  20. メモリデバイスを動作させる方法であって、
    バックエンドチャンネルのキュー内に保持された複数のコマンドを変更することであって、該複数のコマンドを変更することは、複数の機能の第１のグループの中から選択された幾つかの機能を実行することを含む、ことと、
    前記変更されたコマンドが前記キュー内に保持される順序に従って、前記変更されたコマンドを実行することと、
    フロントエンドチャンネルの回路によって、ホストからコマンドを受信することと、
    前記フロントエンドチャンネルの前記回路によって、前記バックエンドチャンネルにコマンドを送信することと、
    前記フロントエンドチャンネルの前記回路によって、複数の機能の第２のグループの中から選択された幾つかの機能を実行することと、
    を含み、
    前記複数の機能の第１のグループは、
    コマンドが前記キュー内に保持される順序を変更することと、
    前記キュー内の複数の組み合わせ可能なコマンドを１つのコマンドに組み合わせることとであって、前記複数の組み合わせ可能なコマンドは、部分的に重複している複数のコマンドを含む、ことと、
    前記キュー内のコマンドであって、前記キュー内の他のコマンドによって上書きされることになるコマンドを、消去することと、
    を含み、
    前記複数の機能の第２のグループは、
    前記コマンドが前記バックエントチャンネルに送信される順序を変更することと、
    前記ホストから受信された複数の組み合わせ可能なコマンドを１つのコマンドに組み合わせることと、
    前記ホストから受信されたコマンドであって、前記ホストから受信された他のコマンドによって上書きされることになるコマンドを、消去することと、
    を含む、方法。
  21. 前記キュー内の複数の組み合わせ可能なコマンドを１つのコマンドに組み合わせることが、前記キュー内の複数の組み合わせ可能なコマンドを単一コマンドに組み合わせることを含む、請求項２０記載の方法。
  22. 前記複数の組み合わせ可能なコマンドが、連続している複数のコマンドを含む、請求項２１記載の方法。
  23. 前記変更されたコマンドが実行されている間に、前記キュー内に追加のコマンドを受信することと、
    前記変更されたコマンドが実行されている間に、前記追加のコマンドを変更することと、
    を含む、請求項２０乃至請求項２２のうちいずれか１項記載の方法。
JP2011545333A 2009-01-09 2009-12-30 コマンドの変更 Active JP5354404B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/351,206 2009-01-09
US12/351,206 US8078848B2 (en) 2009-01-09 2009-01-09 Memory controller having front end and back end channels for modifying commands
PCT/US2009/006741 WO2010080142A2 (en) 2009-01-09 2009-12-30 Modifying commands

Publications (2)

Publication Number Publication Date
JP2012514809A JP2012514809A (ja) 2012-06-28
JP5354404B2 true JP5354404B2 (ja) 2013-11-27

Family

ID=42317039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011545333A Active JP5354404B2 (ja) 2009-01-09 2009-12-30 コマンドの変更

Country Status (7)

Country Link
US (2) US8078848B2 (ja)
EP (1) EP2377028B1 (ja)
JP (1) JP5354404B2 (ja)
KR (1) KR101284440B1 (ja)
CN (1) CN102317928B (ja)
TW (1) TWI408556B (ja)
WO (1) WO2010080142A2 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8769232B2 (en) 2011-04-06 2014-07-01 Western Digital Technologies, Inc. Non-volatile semiconductor memory module enabling out of order host command chunk media access
US8543758B2 (en) * 2011-05-31 2013-09-24 Micron Technology, Inc. Apparatus including memory channel control circuit and related methods for relaying commands to logical units
US9898402B2 (en) 2011-07-01 2018-02-20 Micron Technology, Inc. Unaligned data coalescing
JP2013061799A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 記憶装置、記憶装置の制御方法およびコントローラ
EP3249546B1 (en) 2011-12-14 2022-02-09 Level 3 Communications, LLC Content delivery network
WO2013100783A1 (en) 2011-12-29 2013-07-04 Intel Corporation Method and system for control signalling in a data path module
US9146856B2 (en) * 2012-04-10 2015-09-29 Micron Technology, Inc. Remapping and compacting in a memory device
TWI454913B (zh) * 2012-06-26 2014-10-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9122401B2 (en) * 2012-08-23 2015-09-01 Apple Inc. Efficient enforcement of command execution order in solid state drives
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US10652087B2 (en) 2012-12-13 2020-05-12 Level 3 Communications, Llc Content delivery framework having fill services
US10701149B2 (en) 2012-12-13 2020-06-30 Level 3 Communications, Llc Content delivery framework having origin services
US10701148B2 (en) 2012-12-13 2020-06-30 Level 3 Communications, Llc Content delivery framework having storage services
US9634918B2 (en) 2012-12-13 2017-04-25 Level 3 Communications, Llc Invalidation sequencing in a content delivery framework
US10791050B2 (en) 2012-12-13 2020-09-29 Level 3 Communications, Llc Geographic location determination in a content delivery framework
US9722882B2 (en) 2012-12-13 2017-08-01 Level 3 Communications, Llc Devices and methods supporting content delivery with adaptation services with provisioning
US20140337472A1 (en) 2012-12-13 2014-11-13 Level 3 Communications, Llc Beacon Services in a Content Delivery Framework
CN103914125A (zh) * 2013-01-06 2014-07-09 海尔集团公司 设备控制方法、设备控制装置、设备和设备控制系统
US9298521B1 (en) 2013-04-29 2016-03-29 Seagate Technology Llc Command sets and functions
US10331583B2 (en) 2013-09-26 2019-06-25 Intel Corporation Executing distributed memory operations using processing elements connected by distributed channels
US9348747B2 (en) * 2013-10-29 2016-05-24 Seagate Technology Llc Solid state memory command queue in hybrid device
KR102198855B1 (ko) * 2014-04-24 2021-01-05 삼성전자 주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US9384830B2 (en) * 2014-05-06 2016-07-05 Micron Technology, Inc. Apparatuses and methods for performing multiple memory operations
KR20160118836A (ko) 2015-04-03 2016-10-12 에스케이하이닉스 주식회사 호스트 커맨드 큐를 포함하는 메모리 컨트롤러 및 그것의 동작 방법
CN106293623B (zh) * 2015-05-18 2020-09-01 北京忆芯科技有限公司 微指令序列执行方法及其装置
US9904609B2 (en) * 2015-11-04 2018-02-27 Toshiba Memory Corporation Memory controller and memory device
US9591047B1 (en) 2016-04-11 2017-03-07 Level 3 Communications, Llc Invalidation in a content delivery network (CDN)
JP6784051B2 (ja) * 2016-04-18 2020-11-11 ブラザー工業株式会社 インクジェット記録装置
US10402168B2 (en) 2016-10-01 2019-09-03 Intel Corporation Low energy consumption mantissa multiplication for floating point multiply-add operations
US10558575B2 (en) 2016-12-30 2020-02-11 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10572376B2 (en) 2016-12-30 2020-02-25 Intel Corporation Memory ordering in acceleration hardware
US10474375B2 (en) 2016-12-30 2019-11-12 Intel Corporation Runtime address disambiguation in acceleration hardware
US10416999B2 (en) 2016-12-30 2019-09-17 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10521344B1 (en) * 2017-03-10 2019-12-31 Pure Storage, Inc. Servicing input/output (‘I/O’) operations directed to a dataset that is synchronized across a plurality of storage systems
JP6880402B2 (ja) * 2017-05-10 2021-06-02 富士通株式会社 メモリアクセス制御装置及びその制御方法
US10445451B2 (en) 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with performance, correctness, and power reduction features
US10387319B2 (en) 2017-07-01 2019-08-20 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features
US10467183B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods for pipelined runtime services in a spatial array
US10515049B1 (en) 2017-07-01 2019-12-24 Intel Corporation Memory circuits and methods for distributed memory hazard detection and error recovery
US10515046B2 (en) 2017-07-01 2019-12-24 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10469397B2 (en) 2017-07-01 2019-11-05 Intel Corporation Processors and methods with configurable network-based dataflow operator circuits
US10445234B2 (en) 2017-07-01 2019-10-15 Intel Corporation Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features
KR20190019712A (ko) * 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102474035B1 (ko) * 2017-08-18 2022-12-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20190032809A (ko) * 2017-09-20 2019-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11086816B2 (en) 2017-09-28 2021-08-10 Intel Corporation Processors, methods, and systems for debugging a configurable spatial accelerator
US10496574B2 (en) 2017-09-28 2019-12-03 Intel Corporation Processors, methods, and systems for a memory fence in a configurable spatial accelerator
US10380063B2 (en) 2017-09-30 2019-08-13 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator having a sequencer dataflow operator
US10445098B2 (en) 2017-09-30 2019-10-15 Intel Corporation Processors and methods for privileged configuration in a spatial array
CN108628759B (zh) * 2017-12-29 2020-09-01 贵阳忆芯科技有限公司 乱序执行nvm命令的方法与装置
US10565134B2 (en) 2017-12-30 2020-02-18 Intel Corporation Apparatus, methods, and systems for multicast in a configurable spatial accelerator
US10445250B2 (en) 2017-12-30 2019-10-15 Intel Corporation Apparatus, methods, and systems with a configurable spatial accelerator
US10417175B2 (en) 2017-12-30 2019-09-17 Intel Corporation Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator
KR20190110360A (ko) * 2018-03-20 2019-09-30 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 시스템 및 그 동작 방법
US10564980B2 (en) 2018-04-03 2020-02-18 Intel Corporation Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator
US11307873B2 (en) 2018-04-03 2022-04-19 Intel Corporation Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging
US11200186B2 (en) 2018-06-30 2021-12-14 Intel Corporation Apparatuses, methods, and systems for operations in a configurable spatial accelerator
US10891240B2 (en) 2018-06-30 2021-01-12 Intel Corporation Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator
US10459866B1 (en) 2018-06-30 2019-10-29 Intel Corporation Apparatuses, methods, and systems for integrated control and data processing in a configurable spatial accelerator
US10853073B2 (en) 2018-06-30 2020-12-01 Intel Corporation Apparatuses, methods, and systems for conditional operations in a configurable spatial accelerator
US10678724B1 (en) 2018-12-29 2020-06-09 Intel Corporation Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator
US10965536B2 (en) 2019-03-30 2021-03-30 Intel Corporation Methods and apparatus to insert buffers in a dataflow graph
US10915471B2 (en) 2019-03-30 2021-02-09 Intel Corporation Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator
US11029927B2 (en) 2019-03-30 2021-06-08 Intel Corporation Methods and apparatus to detect and annotate backedges in a dataflow graph
US10817291B2 (en) 2019-03-30 2020-10-27 Intel Corporation Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator
KR102707637B1 (ko) * 2019-04-29 2024-09-13 에스케이하이닉스 주식회사 명령 머지 동작을 수행하는 반도체 메모리 장치 및 그 동작 방법
KR20210108466A (ko) * 2019-05-05 2021-09-02 양쯔 메모리 테크놀로지스 씨오., 엘티디. 시퀀스 프로세싱 유닛이 있는 메모리 제어 시스템
US11037050B2 (en) 2019-06-29 2021-06-15 Intel Corporation Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator
US11797188B2 (en) * 2019-12-12 2023-10-24 Sk Hynix Nand Product Solutions Corp. Solid state drive with multiplexed internal channel access during program data transfers
US11907713B2 (en) 2019-12-28 2024-02-20 Intel Corporation Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator
US11409681B2 (en) 2020-09-04 2022-08-09 Paypal, Inc. Computer system communication via sideband processor
US12086080B2 (en) 2020-09-26 2024-09-10 Intel Corporation Apparatuses, methods, and systems for a configurable accelerator having dataflow execution circuits

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924485A (ja) 1982-07-30 1984-02-08 Toshiba Corp 入出力ペ−ジング機構
DE3241376A1 (de) 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Dma-steuereinrichtung zur uebertragung von daten zwischen einem datensender und einem datenempfaenger
US4797812A (en) 1985-06-19 1989-01-10 Kabushiki Kaisha Toshiba System for continuous DMA transfer of virtually addressed data blocks
US5544347A (en) 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5182800A (en) 1990-11-16 1993-01-26 International Business Machines Corporation Direct memory access controller with adaptive pipelining and bus control features
US5640596A (en) * 1992-03-10 1997-06-17 Hitachi, Ltd. Input output control system for transferring control programs collectively as one transfer unit designated by plurality of input output requests to be executed
JP2774728B2 (ja) * 1992-04-08 1998-07-09 株式会社日立製作所 ディスクアレイ制御方式
US5526484A (en) 1992-12-10 1996-06-11 International Business Machines Corporation Method and system for pipelining the processing of channel command words
US5517670A (en) 1992-12-30 1996-05-14 International Business Machines Corporation Adaptive data transfer channel employing extended data block capability
JP3250861B2 (ja) * 1993-03-09 2002-01-28 株式会社日立製作所 ディスク装置システム
US5564055A (en) 1994-08-30 1996-10-08 Lucent Technologies Inc. PCMCIA slot expander and method
US5717952A (en) 1994-11-16 1998-02-10 Apple Computer, Inc. DMA controller with mechanism for conditional action under control of status register, prespecified parameters, and condition field of channel command
US5870625A (en) * 1995-12-11 1999-02-09 Industrial Technology Research Institute Non-blocking memory write/read mechanism by combining two pending commands write and read in buffer and executing the combined command in advance of other pending command
JP3287203B2 (ja) 1996-01-10 2002-06-04 株式会社日立製作所 外部記憶制御装置及び外部記憶制御装置間データ転送方法
US6185521B1 (en) 1996-02-16 2001-02-06 Emc Corporation System and method for emulating mainframe channel programs by open systems computer systems
US5901327A (en) 1996-05-28 1999-05-04 Emc Corporation Bundling of write data from channel commands in a command chain for transmission over a data link between data storage systems for remote data mirroring
US6029226A (en) * 1996-09-30 2000-02-22 Lsi Logic Corporation Method and apparatus having automated write data transfer with optional skip by processing two write commands as a single write command
US5928370A (en) 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
US6034897A (en) 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US5974499A (en) 1997-04-23 1999-10-26 Micron Technology, Inc. Memory system having read modify write function and method
US6012104A (en) 1997-10-24 2000-01-04 International Business Machines Corporation Method and apparatus for dynamic extension of channel programs
US6076137A (en) 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
US6192444B1 (en) 1998-01-05 2001-02-20 International Business Machines Corporation Method and system for providing additional addressable functional space on a disk for use with a virtual data storage subsystem
US7181548B2 (en) * 1998-10-30 2007-02-20 Lsi Logic Corporation Command queueing engine
US6470445B1 (en) * 1999-09-07 2002-10-22 Hewlett-Packard Company Preventing write-after-write data hazards by canceling earlier write when no intervening instruction uses value to be written by the earlier write
JP2001209500A (ja) * 2000-01-28 2001-08-03 Fujitsu Ltd ディスク装置およびディスク装置のリード・ライト処理方法
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
JP2001290607A (ja) * 2000-04-06 2001-10-19 Matsushita Electric Ind Co Ltd デバイスドライバのコマンドキューイング制御方法及びコンピュータシステム
US6564304B1 (en) * 2000-09-01 2003-05-13 Ati Technologies Inc. Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching
JP3908482B2 (ja) * 2001-06-22 2007-04-25 富士通株式会社 入出力制御装置及び入出力制御方法並びに情報記憶システム
US6912669B2 (en) 2002-02-21 2005-06-28 International Business Machines Corporation Method and apparatus for maintaining cache coherency in a storage system
US6915378B2 (en) 2003-04-23 2005-07-05 Hypernova Technologies, Inc. Method and system for improving the performance of a processing system
US7010654B2 (en) 2003-07-24 2006-03-07 International Business Machines Corporation Methods and systems for re-ordering commands to access memory
TW200506733A (en) 2003-08-15 2005-02-16 Via Tech Inc Apparatus and method for the co-simulation of CPU and DUT modules
KR100585136B1 (ko) 2004-03-04 2006-05-30 삼성전자주식회사 메모리 시스템의 데이터 채널 초기화 방법
US7418540B2 (en) * 2004-04-28 2008-08-26 Intel Corporation Memory controller with command queue look-ahead
US7328317B2 (en) 2004-10-21 2008-02-05 International Business Machines Corporation Memory controller and method for optimized read/modify/write performance
US8332526B2 (en) 2005-05-25 2012-12-11 Microsoft Corporation Data communication protocol including negotiation and command compounding
JP2007058646A (ja) 2005-08-25 2007-03-08 Hitachi Ltd データ処理システム
US7587625B2 (en) * 2006-02-16 2009-09-08 Intel Corporation Memory replay mechanism
JP4935182B2 (ja) 2006-05-11 2012-05-23 富士ゼロックス株式会社 コマンドキューイング制御装置、コマンドキューイングプログラム及びストレージシステム
US8244975B2 (en) 2006-06-30 2012-08-14 Seagate Technology Llc Command queue ordering by flipping active write zones
US20080126641A1 (en) * 2006-08-31 2008-05-29 Irish John D Methods and Apparatus for Combining Commands Prior to Issuing the Commands on a Bus
US20080107275A1 (en) 2006-11-08 2008-05-08 Mehdi Asnaashari Method and system for encryption of information stored in an external nonvolatile memory
US7996599B2 (en) * 2007-04-25 2011-08-09 Apple Inc. Command resequencing in memory operations

Also Published As

Publication number Publication date
KR20110112420A (ko) 2011-10-12
TWI408556B (zh) 2013-09-11
JP2012514809A (ja) 2012-06-28
TW201040733A (en) 2010-11-16
EP2377028A2 (en) 2011-10-19
WO2010080142A3 (en) 2010-09-23
CN102317928A (zh) 2012-01-11
EP2377028B1 (en) 2016-06-22
US20120030452A1 (en) 2012-02-02
WO2010080142A2 (en) 2010-07-15
CN102317928B (zh) 2014-08-06
US8966231B2 (en) 2015-02-24
US20100180105A1 (en) 2010-07-15
KR101284440B1 (ko) 2013-07-09
US8078848B2 (en) 2011-12-13
EP2377028A4 (en) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5354404B2 (ja) コマンドの変更
US10949091B2 (en) Memory controllers, memory systems, solid state drives and methods for processing a number of commands
US8208322B2 (en) Non-volatile memory control
EP2347418B1 (en) Logical unit operation
US9135192B2 (en) Memory system with command queue reordering
KR101560469B1 (ko) 메모리 시스템 컨트롤러들을 포함하는 장치 및 관련 방법들
TWI432965B (zh) 具有複數個結構之記憶體系統及其操作方法
JP2012513647A (ja) 管理型不揮発性メモリのアドレスマッピングのためのアーキテクチャー
US10713157B2 (en) Storage system and method for improving read performance using multiple copies of a logical-to-physical address table
KR20090008766A (ko) 솔리드 스테이트 디스크 컨트롤러 및 솔리드 스테이트디스크 컨트롤러의 데이터 처리 방법
US20150254011A1 (en) Memory system, memory controller and control method of non-volatile memory

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130624

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130815

R150 Certificate of patent or registration of utility model

Ref document number: 5354404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250