[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5352041B2 - Method for manufacturing electronic device mounted with display device - Google Patents

Method for manufacturing electronic device mounted with display device Download PDF

Info

Publication number
JP5352041B2
JP5352041B2 JP2005247226A JP2005247226A JP5352041B2 JP 5352041 B2 JP5352041 B2 JP 5352041B2 JP 2005247226 A JP2005247226 A JP 2005247226A JP 2005247226 A JP2005247226 A JP 2005247226A JP 5352041 B2 JP5352041 B2 JP 5352041B2
Authority
JP
Japan
Prior art keywords
emitting element
transistor
light emitting
display device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005247226A
Other languages
Japanese (ja)
Other versions
JP2006091866A (en
JP2006091866A5 (en
Inventor
舜平 山崎
光明 納
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005247226A priority Critical patent/JP5352041B2/en
Publication of JP2006091866A publication Critical patent/JP2006091866A/en
Publication of JP2006091866A5 publication Critical patent/JP2006091866A5/ja
Application granted granted Critical
Publication of JP5352041B2 publication Critical patent/JP5352041B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、映像信号を入力して、画像を表示する表示装置に関する。特に、発光素子を有する表示装置に関する。また、表示装置を用いた電子機器に関する。   The present invention relates to a display device that receives a video signal and displays an image. In particular, the present invention relates to a display device having a light emitting element. Further, the present invention relates to an electronic device using the display device.

発光素子を画素毎に配置し、それらの発光素子の発光を制御することによって、画像を表示する表示装置について以下に説明する。表示装置は、ディスプレイと、ディスプレイに信号を入力する周辺回路によって構成されている。図16に、ディスプレイの画素部の構成を示す。   A display device that displays an image by arranging light emitting elements for each pixel and controlling light emission of these light emitting elements will be described below. The display device includes a display and a peripheral circuit that inputs a signal to the display. FIG. 16 shows a configuration of a pixel portion of the display.

画素部1603には、ソース信号線S1〜Sx、ゲート信号線G1〜Gy、電源線V1〜Vxが配置され、x(xは自然数)列y(yは自然数)行の画素が配置されている。各画素1700は、スイッチング用トランジスタ1701と、駆動用トランジスタ1702と、容量素子1703と、発光素子1704をそれぞれ有している。   In the pixel portion 1603, source signal lines S1 to Sx, gate signal lines G1 to Gy, and power supply lines V1 to Vx are arranged, and pixels in x (x is a natural number) columns y (y is a natural number) are arranged. . Each pixel 1700 includes a switching transistor 1701, a driving transistor 1702, a capacitor 1703, and a light emitting element 1704.

図17に、図16で示した画素部1603の1つの画素を拡大して示す。   FIG. 17 shows an enlarged view of one pixel of the pixel portion 1603 shown in FIG.

画素は、ソース信号線S1〜Sxのうちの1本Sと、ゲート信号線G1〜Gyのうちの1本Gと、電源線V1〜Vxのうちの1本Vと、スイッチング用トランジスタ1701と、駆動用トランジスタ1702と、容量素子1703と、発光素子1704とによって構成されている。   The pixel includes one S of source signal lines S1 to Sx, one G of gate signal lines G1 to Gy, one V of power supply lines V1 to Vx, a switching transistor 1701, The driving transistor 1702, the capacitor 1703, and the light emitting element 1704 are included.

スイッチング用トランジスタ1701のゲート電極は、ゲート信号線Gに接続され、スイッチング用トランジスタ1701のソース電極もしくはドレイン電極は、一方はソース信号線Sに接続され、もう一方は、駆動用トランジスタ1702のゲート電極と、容量素子1703の一方の電極に接続されている。駆動用トランジスタ1702のソース電極もしくはドレイン電極は、一方は、電源線Vに接続され、もう一方は、発光素子1704の陽極もしくは陰極に接続されている。容量素子1703の2つの電極のうち、駆動用トランジスタ1702及びスイッチング用トランジスタ1701に接続されていない側は、電源線Vに接続されている。   The gate electrode of the switching transistor 1701 is connected to the gate signal line G, one of the source electrode or drain electrode of the switching transistor 1701 is connected to the source signal line S, and the other is the gate electrode of the driving transistor 1702. Are connected to one electrode of the capacitor 1703. One of a source electrode and a drain electrode of the driving transistor 1702 is connected to the power supply line V, and the other is connected to an anode or a cathode of the light emitting element 1704. Of the two electrodes of the capacitor 1703, the side not connected to the driving transistor 1702 and the switching transistor 1701 is connected to the power supply line V.

上記構成の画素において、発光素子1704を発光させる際の動作を以下に説明する。   An operation when the light emitting element 1704 emits light in the pixel having the above structure will be described below.

ゲート信号線Gに信号が入力されて、スイッチング用トランジスタ1701がオンの状態となる。オンの状態となったスイッチング用トランジスタ1701のソース電極・ドレイン電極間を介して、ソース信号線Sより駆動用トランジスタ1702のゲート電極に信号が入力される。また、容量素子1703にソース信号線Sの電位が保持される。駆動用トランジスタ1702のゲート電極に入力された信号によって、駆動用トランジスタ1702がオンの状態となる。このとき、駆動用トランジスタ1702のゲート電極の電位と、電源線Vの電位との差によって、駆動用トランジスタ1702のソース電極・ドレイン電極間に流れる電流値が決定される。駆動用トランジスタ1702のソース電極・ドレイン電極間に流れる電流が発光素子1704の画素電極を介して発光素子1704に流れることで、発光素子1704は発光する。   A signal is input to the gate signal line G, and the switching transistor 1701 is turned on. A signal is input from the source signal line S to the gate electrode of the driving transistor 1702 via the source electrode and the drain electrode of the switching transistor 1701 that is turned on. Further, the potential of the source signal line S is held in the capacitor 1703. In accordance with a signal input to the gate electrode of the driving transistor 1702, the driving transistor 1702 is turned on. At this time, the value of the current flowing between the source electrode and the drain electrode of the driving transistor 1702 is determined by the difference between the potential of the gate electrode of the driving transistor 1702 and the potential of the power supply line V. When a current flowing between the source electrode and the drain electrode of the driving transistor 1702 flows to the light emitting element 1704 through the pixel electrode of the light emitting element 1704, the light emitting element 1704 emits light.

このとき、発光素子1704に流れる電流値は、発光素子1704の劣化の影響を受けずに常に一定である必要がある。発光素子1704に流れる電流値は、駆動用トランジスタ1702のソース電極・ドレイン電極間の電位差によらず一定とするため、駆動用トランジスタ1702を飽和領域で動作させるように設計することが望ましい。   At this time, the value of the current flowing through the light emitting element 1704 needs to be always constant without being affected by the deterioration of the light emitting element 1704. Since the value of current flowing through the light-emitting element 1704 is constant regardless of the potential difference between the source electrode and the drain electrode of the driving transistor 1702, it is desirable to design the driving transistor 1702 to operate in a saturation region.

このように、従来ディスプレイの発光素子には常に順方向の発光素子駆動電圧が印加されていた。 Thus, the forward light emitting element driving voltage is always applied to the light emitting element of the conventional display.

しかし、発光素子に一定時間ごとに逆方向の発光素子駆動電圧を印加することによって、発光素子の電流−電圧特性の劣化が改善されることが見出されている(非特許文献1参照)。
D. Zou et al.,”Improvement of Current―Voltage Characteristics in Organic Light Emitting Diodes by Application of Reversed―Bias Voltage”, Jpn. J. Appl. Phys. Vol. 37 (1998), pp. L1406−L1408, Part 2, No. 11B, 15 November 1998
However, it has been found that application of a light emitting element driving voltage in the reverse direction to a light emitting element at regular intervals improves the deterioration of current-voltage characteristics of the light emitting element (see Non-Patent Document 1).
D. Zou et al. , “Improvement of Current—Voltage Characteristics in Organic Light Emitting Diodes by Application of Reversed—Bias Voltage”, Jpn. J. et al. Appl. Phys. Vol. 37 (1998), pp. L1406-L1408, Part 2, no. 11B, 15 November 1998

また画素電極と対向電極が短絡してしまい、画素に発光しない領域が形成されてしまう初期不良がある。短絡は、発光素子の形成前に異物(ゴミ)が付着することによって起こる場合と、陽極の形成時に、該陽極に微細な突起が生じてしまったために電界発光層にピンホールが生じて起こる場合と、電界発光層の膜厚が薄いために電界発光層が均一に成膜されずにピンホールが生じて起きる場合などがある。このような初期不良が発生した画素では、信号に応じた点灯及び非点灯が行われず、電流のほとんどすべてが短絡部を流れて素子全体が消光する現象が生じたり、特定の画素が点灯又は非点灯しない現象が生じたりして、画像の表示が良好に行われない。   In addition, there is an initial failure in which the pixel electrode and the counter electrode are short-circuited, and a region that does not emit light is formed in the pixel. A short circuit occurs when foreign matter (dust) adheres before the light emitting element is formed, or when a pinhole is generated in the electroluminescent layer because a fine protrusion is formed on the anode when forming the anode. In addition, since the electroluminescent layer is thin, the electroluminescent layer may not be uniformly formed and pinholes may occur. In a pixel in which such an initial failure has occurred, lighting and non-lighting according to the signal are not performed, and almost all of the current flows through the short-circuited part, causing a phenomenon that the entire element is extinguished, or a specific pixel is turned on or off. A phenomenon that does not light up occurs, and the image is not displayed well.

また上述の初期不良とは別に、時間の経過に伴って、新たに発生した陽極と陰極の短絡に起因する進行性不良が生じることがある。時間の経過に伴って新たに発生した陽極と陰極の短絡は、陽極の形成時に生じた微細な突起により発生する。つまり、一対の電極間に電界発光層が挟まれた積層体には、潜在的な短絡箇所が存在しており、時間の経過に伴って該短絡箇所が露顕するのである。また進行性不良は、陽極と陰極の短絡の他に、電界発光層と陰極の間の微少な空隙が、時間と共に広がることで、電界発光層と陰極の間の接触不良を引き起こすことにより生じるとも言われている。   In addition to the initial failure described above, a progressive failure due to a newly generated short circuit between the anode and the cathode may occur over time. The short circuit between the anode and the cathode newly generated with the passage of time is caused by fine protrusions generated when the anode is formed. That is, a potential short-circuited portion exists in the laminate in which the electroluminescent layer is sandwiched between the pair of electrodes, and the short-circuited portion is exposed as time passes. In addition to the short circuit between the anode and the cathode, the progressive defect may also be caused by causing a minute gap between the electroluminescent layer and the cathode to spread over time, thereby causing poor contact between the electroluminescent layer and the cathode. It is said.

上記初期不良は、発光素子に逆方向の発光素子駆動電圧を印加し、短絡個所を炭化または酸化することで絶縁化し、更に進行するのを抑えることができる。また、上記進行性不良は、発光素子に逆方向の発光素子駆動電圧を印加し、短絡個所を炭化または酸化することで絶縁化したり、電界発光層と陰極の間の空隙の広がりを抑制したりすることで、その発生及び進行を抑えることが可能である。   The initial failure can be insulated by applying a light emitting element driving voltage in the reverse direction to the light emitting element and carbonizing or oxidizing the short-circuited portion, and can further prevent further progress. In addition, the progressive failure may be caused by applying a light emitting element driving voltage in the opposite direction to the light emitting element to insulate it by carbonizing or oxidizing the short-circuited portion, or suppressing the spread of the gap between the electroluminescent layer and the cathode. By doing so, it is possible to suppress the occurrence and progress.

しかし、短絡個所を絶縁化するためには、短絡個所を絶縁化するのに十分な大電流を流す必要がある。通常短絡個所に絶縁化するのに十分な電流の値は、発光素子を発光させるために順方向に流れる電流値よりもはるかに大きい。図16及び図17の画素構成において、発光素子1704に流れる電流値は、順方向・逆方向であっても駆動用トランジスタ1702によって制御される。駆動用トランジスタ1702を飽和領域で動作させた際にソース電極・ドレイン電極間に流れる電流値を、発光素子1704に順方向に流れる電流値として設計すると、発光素子に逆方向の発光素子駆動電圧を印加した際、駆動用トランジスタ1702は短絡個所に絶縁化するのに十分な電流を流すことができない。   However, in order to insulate the short-circuited part, it is necessary to pass a large current sufficient to insulate the short-circuited part. Usually, the current value sufficient to insulate the short-circuited portion is much larger than the current value flowing in the forward direction in order to cause the light emitting element to emit light. In the pixel configuration of FIGS. 16 and 17, the value of the current flowing through the light emitting element 1704 is controlled by the driving transistor 1702 even in the forward direction and the reverse direction. When the current value flowing between the source electrode and the drain electrode when the driving transistor 1702 is operated in the saturation region is designed as a current value flowing in the forward direction to the light emitting element 1704, the light emitting element driving voltage in the reverse direction is applied to the light emitting element. When applied, the driving transistor 1702 cannot pass a current sufficient to insulate the short-circuited portion.

そこで、本発明は発光素子の寿命を延ばし、短絡個所を絶縁化するために、一定期間ごとに発光素子に逆方向の発光素子駆動電圧を印加することが可能な表示装置を提供することを課題とする。   Therefore, the present invention provides a display device capable of applying a light-emitting element driving voltage in the reverse direction to a light-emitting element every predetermined period in order to extend the life of the light-emitting element and insulate a short-circuit portion. And

また、本発明は、実装後の部品面積の縮小や部品コスト低減を実現した表示装置を提供することを課題とする。   Another object of the present invention is to provide a display device that realizes reduction of the component area after mounting and reduction of component cost.

本発明の表示装置は、発光素子の封止工程が終了したら、初期エージング工程である交流駆動を行って、発光素子の初期不良を焼き切る。その後、電源回路とその周辺回路を実装するが、交流駆動を既に行っているため、交流駆動を行なうための電源回路とその周辺回路を実装する必要がない。従って、部品面積の縮小や部品コストの低減を実現する。 When the sealing process of the light emitting element is completed, the display device of the present invention performs AC driving, which is an initial aging process, to burn out the initial failure of the light emitting element. Thereafter, the power supply circuit and its peripheral circuit are mounted. However, since AC driving has already been performed, it is not necessary to mount the power supply circuit and its peripheral circuit for performing AC driving. Therefore, the reduction of the component area and the reduction of the component cost are realized.

本発明の表示装置では、発光素子に順方向の電流を供給するための経路の他に、該発光素子に逆方向の電流を供給するための経路を別途設ける。そして、前者の経路に駆動用トランジスタを設け、後者の経路に別途トランジスタ(交流用トランジスタ)を設け、これら2つのトランジスタで前者と後者の経路の切り替えを制御する。そして交流用トランジスタは、駆動用トランジスタよりもチャネル長Lとチャネル幅Wの比L/Wが小さいトランジスタを用いる。上記構成により、発光素子に逆方向の発光素子駆動電圧を印加した際に、発光素子を流れる電流が追加した交流用トランジスタに流すことができる。
また、電子機器に実装後は前記交流用トランジスタを動作させないことができる。これは、電子機器に実装後は、交流用トランジスタを動作させるための回路を実装しないためである。つまり、交流用トランジスタを動作させるための回路を有していないためであり、そのために、部品面積の縮小や部品コストの低減を実現する。
In the display device of the present invention, in addition to a path for supplying a forward current to the light emitting element, a path for supplying a reverse current to the light emitting element is separately provided. A driving transistor is provided in the former path, and a separate transistor (AC transistor) is provided in the latter path. Switching between the former and latter paths is controlled by these two transistors. As the AC transistor, a transistor having a smaller ratio L / W of the channel length L to the channel width W than the driving transistor is used. With the above structure, when a light-emitting element driving voltage in the reverse direction is applied to the light-emitting element, a current flowing through the light-emitting element can be passed through the added AC transistor.
Further, the AC transistor can be prevented from operating after being mounted on the electronic device. This is because a circuit for operating the AC transistor is not mounted after mounting on the electronic device. In other words, this is because the circuit for operating the AC transistor is not provided, and therefore, the reduction of the component area and the reduction of the component cost are realized.

具体的に本発明では、駆動用トランジスタのチャネル長Lとチャネル幅Wの比(L/W)を、交流用トランジスタのL/Wよりも大きくし、駆動用トランジスタを飽和領域で、交流用トランジスタを線形領域で動作させる。具体的に駆動用トランジスタでは、LをWより大きくし、より望ましくはL/WをX/1としたときXを5以上とする。また交流用トランジスタでは、LがWと同じかそれより短くなるようにする。これにより、画素内の発光素子に順方向の発光素子駆動電圧を印加した際に発光素子に流れる電流値よりも、発光素子に逆方向の発光素子駆動電圧を印加した際に発光素子に逆方向に流れる電流値を大きくすることができる。   Specifically, in the present invention, the ratio (L / W) between the channel length L and the channel width W of the driving transistor is larger than the L / W of the AC transistor, the driving transistor is in the saturation region, and the AC transistor Is operated in the linear region. Specifically, in the driving transistor, when L is larger than W, and more desirably, when L / W is X / 1, X is 5 or more. In the AC transistor, L is set equal to or shorter than W. Accordingly, when a forward light emitting element driving voltage is applied to the light emitting element in the pixel, a reverse value is applied to the light emitting element when a reverse light emitting element driving voltage is applied to the light emitting element. The value of the current flowing through can be increased.

本発明の表示装置は、発光素子と、発光素子に順方向の電流を供給するための第1の経路と、発光素子に逆方向の電流を供給するための第2の経路とを有し、第1の経路に駆動用トランジスタを有し、第2の経路に交流用トランジスタを有し、駆動用トランジスタと交流用トランジスタとを用い、第1の経路と第2の経路の切り替えを制御することを特徴としている。また、電子機器に実装後は前記交流用トランジスタを動作させないことができる。   The display device of the present invention includes a light emitting element, a first path for supplying a forward current to the light emitting element, and a second path for supplying a reverse current to the light emitting element, A drive transistor is provided in the first path, an AC transistor is provided in the second path, and the switching between the first path and the second path is controlled using the drive transistor and the AC transistor. It is characterized by. Further, the AC transistor can be prevented from operating after being mounted on the electronic device.

本発明の表示装置は、発光素子と、発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタと、発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有することを特徴としている。また、電子機器に実装後は前記交流用トランジスタを動作させないことができる。これは、電子機器に実装後は、交流用トランジスタを動作させるための回路を有していないためであり、そのために、部品面積の縮小や部品コストの低減を実現する。   The display device of the present invention controls a light emitting element, a driving transistor for controlling a forward current value flowing in the light emitting element, a switching transistor for controlling input of a video signal, and a current flowing in the reverse direction to the light emitting element. The pixel is characterized by having an alternating current transistor to be used in the pixel. Further, the AC transistor can be prevented from operating after being mounted on the electronic device. This is because the circuit for operating the AC transistor is not provided after being mounted on the electronic device. For this reason, the component area can be reduced and the component cost can be reduced.

本発明の表示装置は、発光素子と、発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタと、発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有し、発光素子は画素電極と対向電極を有し、スイッチング用トランジスタのゲート電極はゲート信号線に接続され、スイッチング用トランジスタのソース電極もしくはドレイン電極は一方を映像信号が流れるソース信号線に接続され、他方を前記駆動用トランジスタのゲート電極に接続され、駆動用トランジスタのソース電極もしくはドレイン電極は、一方を電源線に接続され、他方を発光素子の画素電極に接続され、交流用トランジスタのゲート電極は電源線に接続され、交流用トランジスタのソース電極もしくはドレイン電極は、一方を画素電極に接続され、他方を電流引き込み線に接続され、駆動用トランジスタと交流用トランジスタの極性が同じであり、駆動用トランジスタは飽和領域で動作し、交流用トランジスタは線形領域で動作することを特徴としている。また、電子機器に実装後は前記交流用トランジスタを動作させないことができる。これは、電子機器に実装後は、交流用トランジスタを動作させるための回路を有していないためであり、そのために、部品面積の縮小や部品コストの低減を実現する。   The display device of the present invention controls a light emitting element, a driving transistor for controlling a forward current value flowing in the light emitting element, a switching transistor for controlling input of a video signal, and a current flowing in the reverse direction to the light emitting element. The pixel has a pixel electrode and a counter electrode, the gate electrode of the switching transistor is connected to the gate signal line, and one of the source electrode and drain electrode of the switching transistor is an image. A source signal line through which a signal flows is connected, the other is connected to the gate electrode of the driving transistor, one of the source electrode or drain electrode of the driving transistor is connected to the power supply line, and the other is connected to the pixel electrode of the light emitting element. Connected, the gate electrode of the AC transistor is connected to the power line, and the source of the AC transistor One of the electrodes or the drain electrode is connected to the pixel electrode, and the other is connected to the current drawing line. The polarity of the driving transistor and the AC transistor is the same, and the driving transistor operates in the saturation region. Is characterized by operating in the linear region. Further, the AC transistor can be prevented from operating after being mounted on the electronic device. This is because the circuit for operating the AC transistor is not provided after being mounted on the electronic device. For this reason, the component area can be reduced and the component cost can be reduced.

本発明の表示装置は、発光素子と、発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタと、発光素子に逆方向に流れる電流を制御する交流用トランジスタとを画素に有し、発光素子は画素電極と対向電極を有し、スイッチング用トランジスタのゲート電極はゲート信号線に接続され、スイッチング用トランジスタのソース電極もしくはドレイン電極は一方を映像信号が流れるソース信号線に接続され、他方を駆動用トランジスタのゲート電極に接続され、駆動用トランジスタのソース電極もしくはドレイン電極は、一方を電源線に接続され、他方を発光素子の画素電極に接続され、交流用トランジスタのゲート電極は電源線に接続され、交流用トランジスタのソース電極もしくはドレイン電極は、一方を画素電極に接続され、他方を電源線に接続され、駆動用トランジスタと交流用トランジスタの極性が同じであり、駆動用トランジスタは飽和領域で動作し、交流用トランジスタは線形領域で動作することを特徴としている。また、電子機器に実装後は前記交流用トランジスタを動作させないことができる。これは、電子機器に実装後は、交流用トランジスタを動作させるための回路を有していないためであり、そのために、部品面積の縮小や部品コストの低減を実現する。   The display device of the present invention controls a light emitting element, a driving transistor for controlling a forward current value flowing in the light emitting element, a switching transistor for controlling input of a video signal, and a current flowing in the reverse direction to the light emitting element. The pixel has a pixel electrode and a counter electrode, the gate electrode of the switching transistor is connected to the gate signal line, and one of the source electrode and drain electrode of the switching transistor is an image. Connected to the source signal line through which the signal flows, the other connected to the gate electrode of the driving transistor, one of the source or drain electrodes of the driving transistor connected to the power supply line, and the other connected to the pixel electrode of the light emitting element The gate electrode of the AC transistor is connected to the power line, and the source power of the AC transistor is Alternatively, one of the drain electrodes is connected to the pixel electrode, the other is connected to the power supply line, the polarity of the driving transistor and the AC transistor is the same, the driving transistor operates in the saturation region, and the AC transistor is linear It is characterized by operating in the area. Further, the AC transistor can be prevented from operating after being mounted on the electronic device. This is because the circuit for operating the AC transistor is not provided after being mounted on the electronic device. For this reason, the component area can be reduced and the component cost can be reduced.

本発明の表示装置の駆動方法は、1フレーム期間を複数のサブフレーム期間に分割し、複数のサブフレーム期間の各々に書き込み期間と表示期間を設け、書き込み期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて発光素子の点灯もしくは非点灯を設定し、かつ発光素子に逆方向に電流を流し、表示期間中に、書き込み期間中に発光素子に行なった設定を実行し、発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴としている。   In the driving method of the display device of the present invention, one frame period is divided into a plurality of subframe periods, a writing period and a display period are provided in each of the plurality of subframe periods, and the switching transistor and the driving transistor are provided during the writing period. The light emitting element is turned on or off using a transistor, and a current is applied to the light emitting element in the reverse direction. The settings made for the light emitting element during the writing period and the writing period are executed, and the light emitting element emits light. It is characterized in that gradation display is performed by controlling the sum of periods.

本発明の表示装置の駆動方法は、1フレーム期間を複数のサブフレーム期間と複数の逆方向バイアス期間に分割し、複数のサブフレーム期間の各々に書き込み期間と表示期間を設け、書き込み期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて発光素子の点灯もしくは非点灯を設定し、表示期間中に、書き込み期間中に発光素子に行なった設定を実行し、逆方向バイアス期間に発光素子に逆方向に電流を流し、発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴としている。   In the driving method of the display device of the present invention, one frame period is divided into a plurality of subframe periods and a plurality of reverse bias periods, and a writing period and a display period are provided in each of the plurality of subframe periods. The light emitting element is turned on or off using the switching transistor and the driving transistor, and the setting made for the light emitting element during the writing period is executed during the display period, and the light emitting element is reversed during the reverse bias period. It is characterized in that gradation display is performed by passing a current in the direction and controlling the sum of periods in which the light emitting elements emit light.

本発明の表示装置は、発光素子と、前記発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタとを画素に有し、前記駆動用トランジスタは線形領域で動作し、前記駆動用トランジスタを介して、交流信号を発光素子に印加する交流駆動用駆動回路を有し、電子機器に実装後は前記交流駆動用駆動回路を動作させないことができる。これは、電子機器に実装後は、交流用駆動トランジスタを動作させるための回路を有していないためであり、そのために、部品面積の縮小や部品コストの低減を実現する。   The display device of the present invention includes a light emitting element, a driving transistor that controls a forward current value flowing through the light emitting element, and a switching transistor that controls input of a video signal in the pixel, and the driving transistor. Operates in a linear region, has an AC drive circuit for applying an AC signal to the light emitting element via the drive transistor, and can not operate the AC drive circuit after being mounted on an electronic device. . This is because the circuit for operating the AC drive transistor is not provided after being mounted on the electronic device. For this reason, the component area and the component cost can be reduced.

本発明の表示装置は、発光素子と、前記発光素子に流れる順方向の電流値を制御する駆動用トランジスタと、映像信号の入力を制御するスイッチング用トランジスタとを画素に有し、前記発光素子は画素電極と対向電極を有し、前記スイッチング用トランジスタのゲート電極はゲート信号線に接続され、前記スイッチング用トランジスタのソース電極またはドレイン電極は一方を前記映像信号が流れるソース信号線に接続され、他方を前記駆動用トランジスタのゲート電極に接続され、前記駆動用トランジスタのソース電極もしくはドレイン電極は一方を電源線に接続され、他方を前記発光素子の前記画素電極に接続され、前記駆動用トランジスタは線形領域で動作し、前記駆動用トランジスタを介して、交流信号を発光素子に印加する交流駆動用駆動回路を有し、電子機器に実装後は前記交流駆動用駆動回路を動作させないことができる。これは、電子機器に実装後は、交流用駆動トランジスタを動作させるための回路を有していないためであり、そのために、部品面積の縮小や部品コストの低減を実現する。   The display device of the present invention includes a light emitting element, a driving transistor for controlling a forward current value flowing through the light emitting element, and a switching transistor for controlling input of a video signal in the pixel. A pixel electrode and a counter electrode; the gate electrode of the switching transistor is connected to a gate signal line; the source electrode or drain electrode of the switching transistor is connected to a source signal line through which the video signal flows; Is connected to the gate electrode of the driving transistor, one of the source and drain electrodes of the driving transistor is connected to the power supply line, the other is connected to the pixel electrode of the light emitting element, and the driving transistor is linear AC that operates in a region and applies an AC signal to the light emitting element through the driving transistor Has a kinematic driving circuit, after mounting the electronic device can not operate the AC drive for the driver circuit. This is because the circuit for operating the AC drive transistor is not provided after being mounted on the electronic device. For this reason, the component area and the component cost can be reduced.

本発明の表示装置の駆動方法は、1フレーム期間を複数のサブフレーム期間と単数の逆方向バイアス期間に分割し、複数のサブフレーム期間の各々に書き込み期間と表示期間を設け、書き込み期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて発光素子の点灯もしくは非点灯を設定し、表示期間中に、書き込み期間中に発光素子に行なった設定を実行し、逆方向バイアス期間に発光素子に逆方向に電流を流し、発光素子が発光した期間の和を制御することにより階調表示を行なうことを特徴としている。   According to the display device driving method of the present invention, one frame period is divided into a plurality of subframe periods and a single reverse bias period, and a writing period and a display period are provided in each of the plurality of subframe periods. The light emitting element is turned on or off using the switching transistor and the driving transistor, and the setting made for the light emitting element during the writing period is executed during the display period, and the light emitting element is reversed during the reverse bias period. It is characterized in that gradation display is performed by passing a current in the direction and controlling the sum of periods in which the light emitting elements emit light.

本発明の表示装置の駆動方法は、1フレーム期間を順方向バイアス期間と逆方向バイアス期間に分割し、順方向バイアス期間中に、スイッチング用トランジスタ及び駆動用トランジスタを用いて、発光素子に順方向に電流を流し、かつ、発光素子を発光素子に流れる電流値に応じた輝度で発光させ、逆方向バイアス期間に、発光素子に逆方向に電流を流すことを特徴としている。   According to the driving method of the display device of the present invention, one frame period is divided into a forward bias period and a reverse bias period, and a switching transistor and a driving transistor are used in the forward bias period, and the forward direction is applied to the light emitting element. And a light emitting element is caused to emit light with a luminance corresponding to a current value flowing through the light emitting element, and a current is passed through the light emitting element in the reverse direction during the reverse bias period.

上記構成によって、発光素子に順方向の発光素子駆動電圧を印加する際には、発光素子に一定の電流を流すことが可能であり、発光素子に逆方向の発光素子駆動電圧を印加する際には、短絡個所を絶縁化するのに十分な電流を短絡個所に流すことができ、かつ発光素子の寿命を延ばすことが可能である。   With the above configuration, when a forward light emitting element driving voltage is applied to the light emitting element, a constant current can flow through the light emitting element, and when a reverse light emitting element driving voltage is applied to the light emitting element. In this case, a current sufficient to insulate the short-circuited portion can be supplied to the short-circuited portion, and the life of the light emitting element can be extended.

また、本発明は、封止後に交流駆動を行って、電子機器に実装後は、交流駆動を行うための回路を有していないため、部品面積の縮小や部品コストの低減を実現する。   In addition, the present invention performs AC driving after sealing and does not have a circuit for AC driving after being mounted on an electronic device, so that the component area can be reduced and the component cost can be reduced.

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施されることが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば用意に理解される。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, it should be understood by those skilled in the art that the present invention can be implemented in many different modes, and that various changes in form and details can be made without departing from the spirit and scope of the present invention. Understood.

(実施の形態1)
本発明の一実施形態を図1に示す。
(Embodiment 1)
One embodiment of the present invention is shown in FIG.

図1に、本発明の表示装置が有する画素の一実施形態を示す。図1に示す画素は、発光素子104と、映像信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ(スイッチング用トランジスタ)101と、発光素子104に流れる電流値を制御する駆動用トランジスタ102と、発光素子104に逆方向の発光素子駆動電圧を印加した際に発光素子104に流れる電流を流す交流用トランジスタ103とを有している。さらに本実施の形態のように、映像信号の電位を保持するための容量素子105を画素に設けても良い。   FIG. 1 shows an embodiment of a pixel included in a display device of the present invention. A pixel shown in FIG. 1 includes a light-emitting element 104, a transistor (switching transistor) 101 used as a switching element for controlling input of a video signal to the pixel, and a driving transistor that controls a current value flowing through the light-emitting element 104. 102 and an alternating current transistor 103 that allows a current flowing through the light emitting element 104 to flow when a light emitting element driving voltage in the reverse direction is applied to the light emitting element 104. Further, as in this embodiment, a capacitor 105 for holding the potential of the video signal may be provided in the pixel.

ここで本明細書中では、発光素子は、電界が生じると発光する電界発光層を、陽極及び陰極で挟んだ構造を有する素子(OLED素子)を示すものとして説明するが、これに限定されない。   Here, in this specification, a light-emitting element is described as an element (OLED element) having a structure in which an electroluminescent layer that emits light when an electric field is generated is sandwiched between an anode and a cathode, but is not limited thereto.

また、本明細書中において、発光素子とは、一重項励起子から基底状態に遷移する際の発光(蛍光)を利用するものと、三重項励起子から基底状態に遷移する際の発光(燐光)を利用するものの両方を示すものとして説明する。   In this specification, a light-emitting element means light emission (fluorescence) at the time of transition from a singlet exciton to a ground state and light emission (phosphorescence at the time of transition from a triplet exciton to a ground state). ) Will be described as indicating both.

電界発光層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。発光素子は、基本的に、陽極、発光層、陰極の順に積み重ねた構造で示されるが、この他に、陽極、正孔注入層、発光層、電子注入層、陰極の順に積み重ねた構造や、陽極、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、陰極の順に積み重ねた構造などがある。   Examples of the electroluminescent layer include a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer. The light emitting element is basically shown in a structure in which an anode, a light emitting layer, and a cathode are stacked in this order. In addition to this, a structure in which an anode, a hole injection layer, a light emitting layer, an electron injection layer, and a cathode are stacked in this order, Examples include a structure in which an anode, a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and a cathode are stacked in this order.

なお、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。   Note that the electroluminescent layer is not limited to a layer in which a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like are clearly distinguished. In other words, the electroluminescent layer may have a structure in which materials constituting the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, the electron injection layer, and the like are mixed.

また、電界発光層に無機物が混合されていてもよい。   Further, an inorganic substance may be mixed in the electroluminescent layer.

また、OLED素子の電界発光層としては、低分子材料、高分子材料、中分子材料のいずれの材料であってもよい。   Further, the electroluminescent layer of the OLED element may be any material of a low molecular material, a high molecular material, and a medium molecular material.

なお、本明細書中において、中分子材料とは、分子数が20以下または連鎖する分子の長さが10μm以下で、昇華性を有さないものとする。   Note that in this specification, the term “middle molecular material” means that the number of molecules is 20 or less or the length of a chained molecule is 10 μm or less and has no sublimation property.

駆動用トランジスタ102及び交流用トランジスタ103は同じ極性を有する。   The driving transistor 102 and the AC transistor 103 have the same polarity.

スイッチング用トランジスタ101のゲート電極は、ゲート信号線Gに接続されている。スイッチング用トランジスタ101のソース電極もしくはドレイン電極は、一方がソース信号線Sに、もう一方が駆動用トランジスタ102のゲート電極に接続されている。そして駆動用トランジスタ102は、電源線Vから供給される電流が、駆動用トランジスタ102のドレイン電流として発光素子104に供給されるように、電源線V、発光素子104と接続されている。本実施の形態では、交流用トランジスタ103のゲート電極が電源線Vに接続され、ソース電極もしくはドレイン電極は、一方が電流引き込み線Wに接続され、もう一方が発光素子104の画素電極に接続される。   The gate electrode of the switching transistor 101 is connected to the gate signal line G. One of the source and drain electrodes of the switching transistor 101 is connected to the source signal line S, and the other is connected to the gate electrode of the driving transistor 102. The driving transistor 102 is connected to the power supply line V and the light emitting element 104 so that the current supplied from the power supply line V is supplied to the light emitting element 104 as the drain current of the driving transistor 102. In this embodiment mode, the gate electrode of the AC transistor 103 is connected to the power supply line V, one of the source electrode and the drain electrode is connected to the current drawing line W, and the other is connected to the pixel electrode of the light emitting element 104. The

本明細書中では、駆動用トランジスタ102のソース電極もしくはドレイン電極が、発光素子104の陽極と接続されている場合、発光素子104の陽極を画素電極と呼び、陰極を対向電極と呼ぶ。一方、駆動用トランジスタ102のソース電極もしくはドレイン電極が、発光素子104の陰極と接続されている場合、発光素子104の陰極を画素電極と呼び、陽極を対向電極と呼ぶ。   In this specification, when the source electrode or the drain electrode of the driving transistor 102 is connected to the anode of the light-emitting element 104, the anode of the light-emitting element 104 is referred to as a pixel electrode and the cathode is referred to as a counter electrode. On the other hand, when the source electrode or the drain electrode of the driving transistor 102 is connected to the cathode of the light emitting element 104, the cathode of the light emitting element 104 is referred to as a pixel electrode and the anode is referred to as a counter electrode.

図1のように、陽極が駆動用トランジスタ102と接続している場合、陽極が画素電極、陰極が対向電極となる。   As shown in FIG. 1, when the anode is connected to the driving transistor 102, the anode serves as a pixel electrode and the cathode serves as a counter electrode.

容量素子105が有する2つの電極は、一方は電源線Vに接続されており、もう一方は駆動用トランジスタ102のゲート電極に接続されている。容量素子105はスイッチング用トランジスタ101が非選択状態(オフの状態)にある時、容量素子105の電極間の電位差を保持するために設けられている。なお図1では容量素子105を設ける構成を示したが、本発明はこの構成に限定されず、容量素子105を設けない構成にしても良い。   One of the two electrodes of the capacitor 105 is connected to the power supply line V, and the other is connected to the gate electrode of the driving transistor 102. The capacitor 105 is provided to hold a potential difference between the electrodes of the capacitor 105 when the switching transistor 101 is in a non-selected state (off state). Note that FIG. 1 illustrates a structure in which the capacitor 105 is provided; however, the present invention is not limited to this structure, and the capacitor 105 may be omitted.

図1では駆動用トランジスタ102および交流用トランジスタ103をpチャネル型トランジスタとし、駆動用トランジスタ102のドレイン電極と発光素子104の陽極とを接続した。逆に駆動用トランジスタ102および交流用トランジスタ103をnチャネル型トランジスタとするならば、駆動用トランジスタ102のソース電極と発光素子104の陰極とを接続する。この場合、発光素子104の陰極が画素電極、陽極が対向電極となる。   In FIG. 1, the driving transistor 102 and the AC transistor 103 are p-channel transistors, and the drain electrode of the driving transistor 102 and the anode of the light emitting element 104 are connected. On the contrary, if the driving transistor 102 and the AC transistor 103 are n-channel transistors, the source electrode of the driving transistor 102 and the cathode of the light emitting element 104 are connected. In this case, the cathode of the light emitting element 104 is a pixel electrode, and the anode is a counter electrode.

さらに本実施の形態では、駆動用トランジスタ102のL/Wを、交流用トランジスタ103のL/Wよりも大きくし、駆動用トランジスタ102を飽和領域で、交流用トランジスタ103を線形領域で動作させる。具体的に駆動用トランジスタ102では、LをWより大きくし、より望ましくはL/WをX/1としたときXを5以上とする。また交流用トランジスタ103では、LがWと同じかそれより短くなるようにする。   Further, in this embodiment, the L / W of the driving transistor 102 is set larger than the L / W of the AC transistor 103, and the driving transistor 102 is operated in the saturation region and the AC transistor 103 is operated in the linear region. Specifically, in the driving transistor 102, when L is larger than W, and more desirably, when L / W is X / 1, X is set to 5 or more. In the AC transistor 103, L is set equal to or shorter than W.

一般に、トランジスタ(ここでは簡単のため、NMOS型トランジスタであるとする)の動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレイン・ソース間電圧をVds、ゲート・ソース間電圧をVgs、しきい値電圧をVthとすると、(Vgs−Vth)=Vdsの時である。(Vgs−Vth)>Vdsの場合は、線形領域であり、Vds、Vgsの大きさによって電流値が決まる。一方、(Vgs−Vth)<Vdsの場合は飽和領域になり、理想的には、Vdsが変化しても、電流値はほとんど変わらない。つまり、Vgsの大きさだけによって電流値が決まる。   In general, an operation region of a transistor (here, for the sake of simplicity, an NMOS transistor) can be divided into a linear region and a saturation region. The boundary is when (Vgs−Vth) = Vds where the drain-source voltage is Vds, the gate-source voltage is Vgs, and the threshold voltage is Vth. When (Vgs−Vth)> Vds, it is a linear region, and the current value is determined by the magnitudes of Vds and Vgs. On the other hand, in the case of (Vgs−Vth) <Vds, it becomes a saturation region, and ideally, even if Vds changes, the current value hardly changes. That is, the current value is determined only by the magnitude of Vgs.

次に、図1に示した画素を用いてデジタル時間階調方式で駆動する方法について、図2のタイミングチャートを用いて説明する。   Next, a method of driving by the digital time gray scale method using the pixel shown in FIG. 1 will be described with reference to a timing chart of FIG.

図2において、1フレームは複数のサブフレームによって構成され、1サブフレームは書き込み期間、表示期間から構成される。なお、図2においては、4ビットのデジタル映像信号を用いて階調を表現する場合の例を示す。   In FIG. 2, one frame is composed of a plurality of subframes, and one subframe is composed of a writing period and a display period. FIG. 2 shows an example in which gradation is expressed using a 4-bit digital video signal.

まず書き込み期間において、ゲート信号線Gが選択されると、ゲート信号線Gにゲート電極が接続されているスイッチング用トランジスタ101がオンの状態になる。そして、ソース信号線Sに入力されたデジタル映像信号が、スイッチング用トランジスタ101を介して駆動用トランジスタ102のゲート電極に入力され、容量素子105によってその電位が保持される。   First, in the writing period, when the gate signal line G is selected, the switching transistor 101 whose gate electrode is connected to the gate signal line G is turned on. Then, the digital video signal input to the source signal line S is input to the gate electrode of the driving transistor 102 via the switching transistor 101, and the potential is held by the capacitor 105.

なお本明細書中では、トランジスタがオンの状態とは、そのゲート電圧によって、ソース電極・ドレイン電極間が導通状態であることを示すとする。また、トランジスタがオフの状態とは、そのゲート電圧によって、ソース電極・ドレイン電極間が、非導通状態であることを示すとする。   Note that in this specification, a transistor in an on state indicates that a source voltage and a drain electrode are in a conductive state due to the gate voltage. In addition, the transistor is in an off state indicates that the gate voltage causes the non-conduction state between the source electrode and the drain electrode.

また各画素の発光素子104には逆方向の発光素子駆動電圧が印加される。すなわち、電源線Vの電位は一定のままで、発光素子104の対向電極の電位のみ変化させる。そのため発光素子104は発光せず、発光素子104に流れる逆方向バイアス電流はオンの状態である交流用トランジスタ103のソース電極・ドレイン電極間を通じて電流引き込み線Wに流れる。このとき電流引き込み線Wの電位は、発光素子104に流れる逆方向バイアス電流が駆動用トランジスタ102に流れないような電位とする。   A light emitting element driving voltage in the reverse direction is applied to the light emitting element 104 of each pixel. That is, only the potential of the counter electrode of the light emitting element 104 is changed while the potential of the power supply line V remains constant. Therefore, the light emitting element 104 does not emit light, and the reverse bias current flowing in the light emitting element 104 flows to the current drawing line W through between the source electrode and the drain electrode of the AC transistor 103 which is in the ON state. At this time, the potential of the current lead-in line W is set such that a reverse bias current flowing through the light emitting element 104 does not flow into the driving transistor 102.

なお本明細書中では、発光素子に順方向の発光素子駆動電圧を印加するとは、発光素子の陽極の電位が陰極の電位よりも高い電位の状態にすることをいい、このとき発光素子には順方向バイアス電流が流れ、発光する。また発光素子に逆方向の発光素子駆動電圧を印加するとは、発光素子の陰極の電位が陽極の電位よりも高い電位の状態にすることをいい、発光素子には逆方向バイアス電流が流れるが、発光はしない。   Note that in this specification, to apply a forward light-emitting element driving voltage to a light-emitting element means that the anode potential of the light-emitting element is higher than the cathode potential. A forward bias current flows and emits light. In addition, applying a light emitting element driving voltage in the reverse direction to the light emitting element means that the cathode potential of the light emitting element is higher than the anode potential, and a reverse bias current flows through the light emitting element. Does not emit light.

表示期間では、ゲート信号線Gの電位を制御することでスイッチング用トランジスタ101をオフの状態にし、書き込み期間において書き込まれたデジタル映像信号の電位を容量素子105によって保持する。全画素に含まれる発光素子104の対向電極の電位を変化させることで、全画素の発光素子104には順方向の発光素子駆動電圧が印加される。これにより、書き込み期間において、容量素子105に保持された電位によって駆動用トランジスタ102がオンの状態となる場合、発光素子104へ電流が流れ、発光素子104は発光する。逆に、駆動用トランジスタ102がオフの状態になる場合、発光素子104への電流の供給は行なわれない。   In the display period, the switching transistor 101 is turned off by controlling the potential of the gate signal line G, and the potential of the digital video signal written in the writing period is held by the capacitor 105. By changing the potential of the counter electrode of the light emitting element 104 included in all pixels, a forward light emitting element driving voltage is applied to the light emitting elements 104 of all pixels. Accordingly, in the writing period, when the driving transistor 102 is turned on by the potential held in the capacitor 105, a current flows to the light-emitting element 104, and the light-emitting element 104 emits light. On the other hand, when the driving transistor 102 is turned off, no current is supplied to the light-emitting element 104.

上記動作を全てのサブフレーム期間SF1〜SF4について繰り返し、1フレーム期間F1が終了する。ここで、サブフレーム期間SF1〜SF4の表示期間Ts1〜Ts4の長さを適宜設定し、1フレーム期間F1あたりで、発光素子104が発光したサブフレーム期間の表示期間SF1〜SF4の累計によって階調を表現する。つまり、1フレーム期間F1中の点灯時間の総和をもって階調を表現する。   The above operation is repeated for all the subframe periods SF1 to SF4, and one frame period F1 ends. Here, the lengths of the display periods Ts1 to Ts4 of the subframe periods SF1 to SF4 are set as appropriate, and the grayscale is determined by the total of the display periods SF1 to SF4 of the subframe period in which the light emitting element 104 emits light per frame period F1. Express. That is, the gradation is expressed by the total lighting time in one frame period F1.

また図3のように、1フレーム期間の中に逆方向の発光素子駆動電圧を印加する期間(逆方向バイアス期間)BFを設け、書き込み期間において、発光素子駆動電圧を0Vとしてもよい。なお、図3においては、4ビットのデジタル映像信号を用いて階調を表現する場合の例を示している。   Further, as shown in FIG. 3, a period (reverse bias period) BF for applying a light emitting element driving voltage in the reverse direction may be provided in one frame period, and the light emitting element driving voltage may be set to 0 V in the writing period. Note that FIG. 3 shows an example in which gradation is expressed using a 4-bit digital video signal.

なお、ひとつのサブフレーム期間をさらに複数のサブフレーム期間で構成し、1フレーム内に連続させずに配置してもよい。   Note that one subframe period may be composed of a plurality of subframe periods, and may be arranged without being continuous in one frame.

また図1の画素をアナログ方式で駆動させる場合、図4のように、1フレーム期間の中に発光素子に順方向の発光素子駆動電圧を印加する期間、すなわち順方向バイアス期間FFと、逆方向の発光素子駆動電圧を印加する期間、すなわち逆方向バイアス期間BFを設ければよい。なお、順方向バイアス期間FFにおいて各画素にアナログ映像信号を書き込み、発光素子104を発光させればよい。   Further, when the pixel of FIG. 1 is driven in an analog manner, as shown in FIG. 4, a period in which a forward light emitting element driving voltage is applied to the light emitting element in one frame period, that is, a forward bias period FF and a reverse direction. A period for applying the light emitting element driving voltage, that is, a reverse bias period BF may be provided. Note that an analog video signal may be written to each pixel in the forward bias period FF so that the light-emitting element 104 emits light.

本発明の表示装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良いし、多結晶シリコン、アモルファスシリコンもしくは微結晶半導体(セミアモルファス半導体を含む)を用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の表示装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。   The transistor used in the display device of the present invention may be a transistor formed using single crystal silicon, a transistor using SOI, polycrystalline silicon, amorphous silicon, or a microcrystalline semiconductor. A thin film transistor using (including a semi-amorphous semiconductor) may be used. Further, a transistor using an organic semiconductor or a transistor using carbon nanotubes may be used. In addition, the transistor provided in the pixel of the display device of the present invention may have a single gate structure, a double gate structure, or a multi-gate structure having more gate electrodes.

なお、セミアモルファス半導体膜とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶粒を含んでいる。ラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)を終端するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。 Note that the semi-amorphous semiconductor film is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy, It includes a crystalline region with short range order and lattice strain. At least a partial region in the film includes crystal grains of 0.5 to 20 nm. The Raman spectrum is shifted to the lower wavenumber side than 520 cm −1 . In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the Si crystal lattice are observed. In order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more.

セミアモルファス半導体は、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またGeF4を混合させても良い。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHz。基板加熱温度は300℃以下でよく、好ましくは100〜250℃。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。TFTにしたときの電界移動度はμ=1〜10cm2/Vsecである。 The semi-amorphous semiconductor is formed by glow discharge decomposition (plasma CVD) of a silicide gas. As the silicide gas, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can be used. Further, GeF 4 may be mixed. This silicide gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times. The pressure is generally in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less, preferably 100 to 250 ° C. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 cm −1 or less, and in particular, the oxygen concentration is 5 × 10 19 / cm 3 or less, preferably 1 × 10 19 / cm 3 or less. The electric field mobility when the TFT is used is μ = 1 to 10 cm 2 / Vsec.

上記構成によって、発光素子に順方向の発光素子駆動電圧を印加する際には、発光素子に一定の電流を流すことが可能であり、発光素子に逆方向の発光素子駆動電圧を印加する際には、短絡個所を絶縁化するのに十分な電流を短絡個所に流すことができ、かつ発光素子の寿命を延ばすことが可能である。   With the above configuration, when a forward light emitting element driving voltage is applied to the light emitting element, a constant current can flow through the light emitting element, and when a reverse light emitting element driving voltage is applied to the light emitting element. In this case, a current sufficient to insulate the short-circuited portion can be supplied to the short-circuited portion, and the life of the light emitting element can be extended.

図18は表示装置の電源とその周辺回路を示したものである。電源とその周辺回路は電源用IC4002とその周辺部品からなっている。電源ICはスイッチングレギュレータ4003、4004、4005、OPアンプ、定電流源4006、レベルシフタ4007から構成されている。バッテリーからの電圧VATTをスイッチングレギュレータ4003、4004、4005で昇圧または降圧し、パネルに供給をおこなう。
交流駆動はコントローラIC4001の信号をレベルシフタ4007で昇圧し、スイッチ回路4008に供給する。スイッチ回路4008の動作について以下に説明を行う。まず、通常動作時すなわち発光素子に順方向電圧が加わる時は、オペアンプの出力につながるスイッチを介してパネル内のR端子、G端子、B端子(以下RGBと称する)に電流が流れる。また陰極(C)はGNDに接続される。ただし、点灯に十分な電圧が確保されればGNDには限定されない。
次に、発光素子に逆方向電圧を加える時は、RGBはスイッチ回路4008を介してGNDに接続される。また、陰極(C)はスイッチングレギュレータ4004の出力に接続される。このようにして、スイッチングレギュレータ4004の出力電圧はGNDより十分高電圧であるので、発光素子は逆方向電圧が印加される。
FIG. 18 shows the power supply of the display device and its peripheral circuit. The power supply and its peripheral circuits are composed of a power supply IC 4002 and its peripheral components. The power supply IC includes switching regulators 4003, 4004, and 4005, an OP amplifier, a constant current source 4006, and a level shifter 4007. The voltage VATT from the battery is boosted or lowered by the switching regulators 4003, 4004, and 4005, and supplied to the panel.
In AC driving, the signal from the controller IC 4001 is boosted by the level shifter 4007 and supplied to the switch circuit 4008. The operation of the switch circuit 4008 will be described below. First, during normal operation, that is, when a forward voltage is applied to the light emitting element, current flows through the R terminal, G terminal, and B terminal (hereinafter referred to as RGB) in the panel via a switch connected to the output of the operational amplifier. The cathode (C) is connected to GND. However, it is not limited to GND as long as a voltage sufficient for lighting is secured.
Next, when applying a reverse voltage to the light emitting element, RGB is connected to GND via the switch circuit 4008. The cathode (C) is connected to the output of the switching regulator 4004. In this manner, since the output voltage of the switching regulator 4004 is sufficiently higher than GND, a reverse voltage is applied to the light emitting element.

図20は発光素子を用いた表示装置の製造フローを示したものである。TFT製造工程が終了すると、EL成膜工程、封止工程がおこなわれる。
その後、一定時間エージングがおこなわれる。このとき、一定の周期で上述した交流駆動をおこなう。電源関連の回路は図18に示す様に、交流駆動用のスイッチ回路を有するものが使用される。エージング終了後、製品検査がおこなわれ、製造が終了する。
FIG. 20 shows a manufacturing flow of a display device using a light emitting element. When the TFT manufacturing process is completed, an EL film forming process and a sealing process are performed.
Thereafter, aging is performed for a certain time. At this time, the AC drive described above is performed at a constant cycle. As shown in FIG. 18, the power supply-related circuit having an AC drive switch circuit is used. After the aging is finished, product inspection is performed and the production is finished.

図19はエージング終了後、電子機器に実装されるときに用いられる電源とその周辺回路である。電源関連は電源用IC4102とその周辺部品からなっている。電源ICはスイッチングレギュレータ4103、4104、4105、OPアンプ、定電流源4106から構成されている。バッテリーからの電圧VATTをスイッチングレギュレータ4103、4104、4105で昇圧または降圧し、パネルに供給をおこなう。
RGBはオペアンプの出力に接続され、陰極(C)はGNDに接続される。ただし、点灯に十分な電圧が確保されればGNDには限定されない。図18に用いたようなスイッチ回路は有していない。エージングにおいて、初期不良が除去され、進行性不良が発生しなければ、電子機器に実装後の交流駆動はおこなわなくとも良い。スイッチ回路を設けないことにより、部品点数は38点から30点となり、約20%の削減が可能となる。特に半導体素子は14点から6点となり約60%の削減が可能となる。実装後の部品面積縮小、部品コスト低減に貢献できる。
また、電源IC4102にレベルシフト回路を設けないことが可能となり、電源ICのコストダウンに貢献できる。画素内部の交流駆動用の素子や、画素を駆動する駆動回路に備えられる交流駆動回路はそのまま、表示装置内に残されるが、これらはコスト上昇に寄与しないため、とくにそのまま配置されていても問題は生じない。この交流駆動回路は電子機器に実装後は動作させないことができる。なお、交流駆動回路はスイッチ回路4008などから構成されている。
FIG. 19 shows a power supply and its peripheral circuit used when mounted on an electronic device after aging. The power supply is composed of a power supply IC 4102 and its peripheral components. The power supply IC includes switching regulators 4103, 4104, and 4105, an OP amplifier, and a constant current source 4106. The voltage VATT from the battery is stepped up or down by switching regulators 4103, 4104, and 4105, and supplied to the panel.
RGB is connected to the output of the operational amplifier, and the cathode (C) is connected to GND. However, it is not limited to GND as long as a voltage sufficient for lighting is secured. It does not have a switch circuit such as that used in FIG. In aging, if the initial failure is removed and no progressive failure occurs, AC driving after mounting on the electronic device may not be performed. By not providing a switch circuit, the number of parts is reduced from 38 to 30 and can be reduced by about 20%. In particular, the number of semiconductor elements is reduced from 14 to 6 and can be reduced by about 60%. Contributes to reduction of parts area after mounting and reduction of parts cost.
Further, the power supply IC 4102 can be provided with no level shift circuit, which can contribute to cost reduction of the power supply IC. The AC drive element inside the pixel and the AC drive circuit provided in the drive circuit for driving the pixel are left in the display device as they are. However, since these do not contribute to an increase in cost, there is a problem even if they are arranged as they are. Does not occur. This AC drive circuit can not be operated after being mounted on an electronic device. Note that the AC drive circuit includes a switch circuit 4008 and the like.

(実施の形態2)
本実施の形態では、本発明の表示装置が有する画素の、図1とは異なる形態について説明する。
(Embodiment 2)
In this embodiment mode, a mode different from that in FIG. 1 of a pixel included in the display device of the present invention will be described.

図5に示す画素は、発光素子504と、スイッチング用トランジスタ501と、駆動用トランジスタ502と、交流用トランジスタ503とを有している。上記素子に加えて容量素子505を画素に設けても良い。   The pixel illustrated in FIG. 5 includes a light-emitting element 504, a switching transistor 501, a driving transistor 502, and an AC transistor 503. In addition to the above elements, a capacitor 505 may be provided in the pixel.

駆動用トランジスタ502及び交流用トランジスタ503は同じ極性を有する。   The driving transistor 502 and the AC transistor 503 have the same polarity.

さらに本実施の形態では、駆動用トランジスタ502のL/Wを、交流用トランジスタ503のL/Wよりも大きくし、駆動用トランジスタ502を飽和領域で、交流用トランジスタ503を線形領域で動作させる。具体的に駆動用トランジスタ502では、LをWより大きくし、より望ましくはL/WをX/1としたときXを5以上とする。また交流用トランジスタ503では、LがWと同じかそれより短くなるようにする。   Further, in this embodiment, the L / W of the driving transistor 502 is made larger than the L / W of the AC transistor 503, and the driving transistor 502 is operated in the saturation region and the AC transistor 503 is operated in the linear region. Specifically, in the driving transistor 502, when L is larger than W, and more desirably, when L / W is X / 1, X is 5 or more. In the AC transistor 503, L is set equal to or shorter than W.

また図5ではスイッチング用トランジスタ501をnチャネル型トランジスタ,駆動用トランジスタ502及び交流用トランジスタ503をpチャネル型トランジスタとしたが、スイッチング用トランジスタ501、駆動用トランジスタ502及び交流用トランジスタ503は、pチャネル型トランジスタでもnチャネル型トランジスタでも構わない。   In FIG. 5, the switching transistor 501 is an n-channel transistor, and the driving transistor 502 and the AC transistor 503 are p-channel transistors. However, the switching transistor 501, the driving transistor 502, and the AC transistor 503 are p-channel transistors. A n-channel transistor or an n-channel transistor may be used.

スイッチング用トランジスタ501のゲート電極は、ゲート信号線Gに接続されている。スイッチング用トランジスタ501のソース電極もしくはドレイン電極は、一方がソース信号線Sに、もう一方が駆動用トランジスタ102のゲート電極に接続されている。そして駆動用トランジスタ502は、電源線Vから供給される電流が、駆動用トランジスタ502のドレイン電流として発光素子504に供給されるように、電源線V、発光素子504と接続されている。本実施の形態では、交流用トランジスタ503のゲート電極が電源線Vに接続され、ソース電極もしくはドレイン電極は、一方が電源線Vに接続され、もう一方が発光素子504の画素電極に接続される。   The gate electrode of the switching transistor 501 is connected to the gate signal line G. One of the source electrode and the drain electrode of the switching transistor 501 is connected to the source signal line S, and the other is connected to the gate electrode of the driving transistor 102. The driving transistor 502 is connected to the power supply line V and the light emitting element 504 so that the current supplied from the power supply line V is supplied to the light emitting element 504 as the drain current of the driving transistor 502. In this embodiment, the gate electrode of the AC transistor 503 is connected to the power supply line V, one of the source electrode and the drain electrode is connected to the power supply line V, and the other is connected to the pixel electrode of the light emitting element 504. .

発光素子504は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図5のように、陽極が駆動用トランジスタ502と接続している場合、陽極が画素電極、陰極が対向電極となる。   The light emitting element 504 includes an anode, a cathode, and an electroluminescent layer provided between the anode and the cathode. As shown in FIG. 5, when the anode is connected to the driving transistor 502, the anode serves as a pixel electrode and the cathode serves as a counter electrode.

容量素子505が有する2つの電極は、一方は電源線Vに接続されており、もう一方は駆動用トランジスタ502のゲート電極に接続されている。容量素子505はスイッチング用トランジスタ501がオフの状態にある時、容量素子505の電極間の電位差を保持するために設けられている。なお図5では容量素子505を設ける構成を示したが、本発明はこの構成に限定されず、容量素子505を設けない構成にしても良い。   One of the two electrodes of the capacitor 505 is connected to the power supply line V, and the other is connected to the gate electrode of the driving transistor 502. The capacitor 505 is provided to hold a potential difference between the electrodes of the capacitor 505 when the switching transistor 501 is in an off state. Note that FIG. 5 illustrates a structure in which the capacitor 505 is provided; however, the present invention is not limited to this structure, and the capacitor 505 may be omitted.

図5では駆動用トランジスタ502および交流用トランジスタ503をpチャネル型トランジスタとし、駆動用トランジスタ502のドレイン電極と発光素子504の陽極とを接続した。逆に駆動用トランジスタ502および交流用トランジスタ503をnチャネル型トランジスタとするならば、駆動用トランジスタ502のソース電極と発光素子504の陰極とを接続する。この場合、発光素子504の陰極が画素電極、陽極が対向電極となる。   In FIG. 5, the driving transistor 502 and the AC transistor 503 are p-channel transistors, and the drain electrode of the driving transistor 502 and the anode of the light emitting element 504 are connected. On the other hand, if the driving transistor 502 and the AC transistor 503 are n-channel transistors, the source electrode of the driving transistor 502 and the cathode of the light emitting element 504 are connected. In this case, the cathode of the light emitting element 504 is a pixel electrode, and the anode is a counter electrode.

図5に示した画素を用いてデジタル時間階調方式で駆動する場合、実施の形態1と同様、図2または図3のタイミングチャートのように動作させればよい。   When driving by the digital time gray scale method using the pixel shown in FIG. 5, the operation may be performed as in the timing chart of FIG. 2 or FIG.

また図5の画素をアナログ方式で駆動させる場合、実施の形態1と同様、図4のように、1フレームの中に発光素子に順方向の極性の発光素子駆動電圧を印加する期間、すなわち順方向バイアス期間FFと、逆方向の発光素子駆動電圧を印加する期間、すなわち逆方向バイアス期間BFを設ければよい。なお、順方向バイアス期間FFにおいて各画素にアナログ映像信号を書き込み、発光素子104を発光させればよい。   Further, when the pixel of FIG. 5 is driven in an analog manner, as in the first embodiment, as shown in FIG. 4, a period in which a light emitting element driving voltage having a forward polarity is applied to the light emitting elements in one frame, that is, in order. A direction bias period FF and a period in which a light emitting element driving voltage in the reverse direction is applied, that is, a reverse bias period BF may be provided. Note that an analog video signal may be written to each pixel in the forward bias period FF so that the light-emitting element 104 emits light.

上記構成によって、発光素子に順方向の発光素子駆動電圧を印加する際には、発光素子に一定の電流を流すことが可能であり、発光素子に逆方向の発光素子駆動電圧を印加する際には、短絡個所を絶縁化するのに十分な電流を短絡個所に流すことができ、かつ発光素子の寿命を延ばすことが可能である。
(実施の形態3)
本実施の形態では、本発明の表示装置が有する画素を図17に示したものを用いる形態について説明する。
With the above configuration, when a forward light emitting element driving voltage is applied to the light emitting element, a constant current can flow through the light emitting element, and when a reverse light emitting element driving voltage is applied to the light emitting element. In this case, a current sufficient to insulate the short-circuited portion can be supplied to the short-circuited portion, and the life of the light emitting element can be extended.
(Embodiment 3)
In this embodiment mode, a mode in which the pixel included in the display device of the present invention shown in FIG. 17 is used will be described.

図17に示す画素は、発光素子1704と、スイッチング用トランジスタ1701と、駆動用トランジスタ1702とを有している。上記素子に加えて容量素子1703を画素に設けても良い。   The pixel illustrated in FIG. 17 includes a light-emitting element 1704, a switching transistor 1701, and a driving transistor 1702. In addition to the above elements, a capacitor 1703 may be provided in the pixel.

発光素子1704に順方向電圧、または逆方向電圧を加えるときは駆動用トランジスタ1702を線形領域でオンさせる。このとき駆動トランジスタ1702のオン抵抗は発光素子の抵抗より十分小さく、発光素子の陰極、陽極間電圧は陰極と配線Vとの電圧にほぼ等しいものとする。
陰極と配線Vの電圧を交流で駆動させることによって、発光素子の交流駆動が実現できる。
When a forward voltage or a reverse voltage is applied to the light emitting element 1704, the driving transistor 1702 is turned on in the linear region. At this time, the ON resistance of the driving transistor 1702 is sufficiently smaller than the resistance of the light emitting element, and the voltage between the cathode and the anode of the light emitting element is approximately equal to the voltage between the cathode and the wiring V.
By driving the voltage of the cathode and the wiring V with AC, AC driving of the light emitting element can be realized.

実施形態1で記したように、本実施形態においても、エージング時のみ交流駆動を行い、電子機器に組み込み後は交流駆動をおこなわないことが可能である。これによって電源周辺でのコスト削減、実装面積削減が可能である。内部に設けた交流駆動用駆動回路は電子機器に実装後は動作させないことが可能である。   As described in the first embodiment, also in this embodiment, it is possible to perform AC driving only at the time of aging and not to perform AC driving after being incorporated in an electronic device. As a result, the cost and the mounting area around the power supply can be reduced. The AC drive circuit provided therein can be prevented from operating after being mounted on an electronic device.

以下に、本発明の実施例について説明する。   Examples of the present invention will be described below.

デジタル時間階調方式でディスプレイを駆動するための信号を、ディスプレイのソース信号線駆動回路及びゲート信号線駆動回路に入力する回路について、図6を用いて説明する。   A circuit for inputting a signal for driving the display in the digital time gray scale method to the source signal line driver circuit and the gate signal line driver circuit of the display will be described with reference to FIG.

本実施例では、4ビットのデジタル映像信号を表示装置に入力して、画像を表示する表示装置を例に説明する。ただし、本発明は4ビットに限定されるものではない。   In this embodiment, a display device that displays an image by inputting a 4-bit digital video signal to the display device will be described as an example. However, the present invention is not limited to 4 bits.

信号制御回路601にデジタル映像信号が読み込まれ、ディスプレイ600にデジタル映像信号VDを出力する。   The digital video signal is read into the signal control circuit 601 and the digital video signal VD is output to the display 600.

また、本実施例では、信号制御回路601においてデジタル映像信号を編集し、ディスプレイに入力する信号に変換したものを、デジタル映像信号VDと呼ぶ。   In the present embodiment, the digital video signal edited by the signal control circuit 601 and converted into a signal input to the display is called a digital video signal VD.

ディスプレイ600の、ソース信号線駆動回路607及びゲート信号線駆動回路608を駆動するための信号および駆動電圧は、ディスプレイコントローラ602によって入力されている。   Signals and driving voltages for driving the source signal line driver circuit 607 and the gate signal line driver circuit 608 of the display 600 are input by the display controller 602.

信号制御回路601及びディスプレイコントローラ602の構成について説明する。   The configurations of the signal control circuit 601 and the display controller 602 will be described.

なお、ディスプレイ600のソース信号線駆動回路607は、シフトレジスタ610、LAT(A)611、LAT(B)612によって構成される。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような構成に限定するものではない。なお、609は画素部である。   Note that the source signal line driver circuit 607 of the display 600 includes a shift register 610, a LAT (A) 611, and a LAT (B) 612. In addition, although not shown, a level shifter, a buffer, or the like may be provided. The present invention is not limited to such a configuration. Reference numeral 609 denotes a pixel portion.

信号制御回路601は、CPU604、メモリA605、メモリB606及びメモリコントローラ603によって構成されている。   The signal control circuit 601 includes a CPU 604, a memory A 605, a memory B 606, and a memory controller 603.

信号制御回路601に入力されたデジタル映像信号は、メモリコントローラ603によって制御され、スイッチを介してメモリA605に入力される。ここで、メモリA605は、ディスプレイ600の全画素分のデジタル映像信号を、記憶可能な容量を有する。メモリA605に1フレーム期間分の信号が記憶されると、メモリコントローラ603によって、各ビットの信号が順に読み出され、デジタル映像信号VDとして、ソース信号線駆動回路607に入力される。   The digital video signal input to the signal control circuit 601 is controlled by the memory controller 603 and input to the memory A 605 via a switch. Here, the memory A 605 has a capacity capable of storing digital video signals for all the pixels of the display 600. When a signal for one frame period is stored in the memory A 605, the signal of each bit is sequentially read out by the memory controller 603 and input to the source signal line driver circuit 607 as the digital video signal VD.

メモリA605に記憶された信号の読み出しが始まると、今度は、メモリB606にメモリコントローラ603を介して次のフレーム期間に対応するデジタル映像信号が入力され、記憶され始める。メモリB606もメモリA605と同様に、表示装置の全画素分のデジタル映像信号を記憶可能な容量を有するとする。   When reading of the signal stored in the memory A 605 starts, a digital video signal corresponding to the next frame period is input to the memory B 606 via the memory controller 603 and stored. Similarly to the memory A605, the memory B606 has a capacity capable of storing digital video signals for all the pixels of the display device.

このように、信号制御回路601は、それぞれ1フレーム期間分ずつのデジタル映像信号を記憶することができるメモリA605及びメモリB606を有し、このメモリA605とメモリB606とを交互に用いて、デジタル映像信号VDをサンプリングする。   As described above, the signal control circuit 601 includes the memory A 605 and the memory B 606 capable of storing digital video signals for one frame period, and uses the memory A 605 and the memory B 606 alternately to generate digital video signals. The signal VD is sampled.

ここでは、2つのメモリA605及びメモリB606を、交互に用いて信号を記憶する信号制御回路601について示したが、一般に、表示装置は複数フレーム分の情報を記憶することができるメモリを複数有し、これらのメモリを交互に用いることができる。   Here, the signal control circuit 601 that stores signals by alternately using the two memories A605 and B606 is shown, but in general, the display device has a plurality of memories that can store information for a plurality of frames. These memories can be used alternately.

上記構成の表示装置のブロック図を図7に示す。   A block diagram of the display device having the above configuration is shown in FIG.

表示装置は、信号制御回路601と、ディスプレイコントローラ602と、ディスプレイ600とによって構成されている。   The display device includes a signal control circuit 601, a display controller 602, and a display 600.

ディスプレイコントローラ602は、ディスプレイ600に、スタートパルスSPやクロックパルスCLK、駆動電圧等を供給している。   The display controller 602 supplies the display 600 with a start pulse SP, a clock pulse CLK, a driving voltage, and the like.

信号制御回路601は、CPU604と、メモリA605と、メモリB606と、メモリコントローラ603によって構成されている。   The signal control circuit 601 includes a CPU 604, a memory A 605, a memory B 606, and a memory controller 603.

メモリA605は、デジタル映像信号の第1のビット〜第4のビットの情報をそれぞれ記憶するメモリ605_1〜605_4によって構成されている。同様にメモリB606も、デジタル映像信号の第1のビット〜第4のビットの情報をそれぞれ記憶するメモリ606_1〜606_4によって構成されている。これらの各ビットに対応するメモリはそれぞれ、1ビット分の信号を、1画面を構成する画素数分記憶可能な数の記憶素子を有している。   The memory A 605 includes memories 605_1 to 605_4 that store information on the first bit to the fourth bit of the digital video signal, respectively. Similarly, the memory B 606 is also composed of memories 606_1 to 606_4 that store information of the first bit to the fourth bit of the digital video signal, respectively. Each of the memories corresponding to these bits has a number of storage elements that can store a signal for one bit by the number of pixels constituting one screen.

一般に、nビットのデジタル映像信号を用いて階調を表現することが可能な表示装置において、メモリA605は、第1のビット〜第nのビットの情報をそれぞれ記憶するメモリ605_1〜605_nによって構成される。同様に、メモリB606も、第1のビット〜第nのビットの情報をそれぞれ記憶するメモリ606_1〜606_nのよって構成される。これらの各ビットに対応するメモリは、それぞれ1ビット分の信号を、1画面を構成する画素数分記憶可能な容量を有している。   In general, in a display device capable of expressing gradation using an n-bit digital video signal, the memory A 605 includes memories 605_1 to 605_n that store information on first to nth bits, respectively. The Similarly, the memory B 606 includes the memories 606_1 to 606_n that store information of the first bit to the n-th bit, respectively. A memory corresponding to each of these bits has a capacity capable of storing a signal for one bit for each pixel constituting one screen.

ディスプレイコントローラ602の構成について、以下に説明する。   The configuration of the display controller 602 will be described below.

図8は、本発明のディスプレイコントローラの構成を示した図である。   FIG. 8 is a diagram showing the configuration of the display controller of the present invention.

ディスプレイコントローラ602は、基準クロック発生回路801、水平クロック発生回路803、垂直クロック発生回路804、発光素子用電源制御回路805、駆動回路用電源制御回路806によって構成されている。   The display controller 602 includes a reference clock generation circuit 801, a horizontal clock generation circuit 803, a vertical clock generation circuit 804, a light emitting element power supply control circuit 805, and a drive circuit power supply control circuit 806.

CPU604から入力されるクロック信号31は、基準クロック発生回路801に入力され、基準クロックを発生する。この基準クロックは、水平クロック発生回路803及び垂直クロック発生回路804に入力される。   The clock signal 31 input from the CPU 604 is input to the reference clock generation circuit 801 and generates a reference clock. This reference clock is input to the horizontal clock generation circuit 803 and the vertical clock generation circuit 804.

また、水平クロック発生回路803には、CPU604から水平周期を定める、水平周期信号32が入力され、ソース信号線駆動回路用のクロックパルスS_CLK及び、スタートパルスS_SPが出力されている。同様に、垂直クロック発生回路804には、CPU604から垂直周期を定める垂直周期信号33が入力され、ゲート信号線駆動回路用のクロックパルスG_CLK及びスタートパルスG_SPが出力されている。   The horizontal clock generation circuit 803 receives a horizontal cycle signal 32 that determines a horizontal cycle from the CPU 604, and outputs a clock pulse S_CLK and a start pulse S_SP for the source signal line driver circuit. Similarly, a vertical cycle signal 33 for determining a vertical cycle is input from the CPU 604 to the vertical clock generation circuit 804, and a clock pulse G_CLK and a start pulse G_SP for the gate signal line driver circuit are output.

発光素子用電源制御回路805は、発光素子用電源制御信号34によって制御される。図2のタイミングチャートを用いる場合、発光素子用電源制御回路805は発光素子の対向電極の電位(対向電位)を、書き込み期間Taにおいては発光素子に逆方向の発光素子駆動電圧を印加するようにし、表示期間Tsにおいては発光素子に順方向の発光素子駆動電圧を印加するように、制御している。また、図3のタイミングチャートを用いる場合、対向電位を、書き込み期間Taにおいては発光素子に0Vの発光素子駆動電圧を印加するようにし、表示期間Tsにおいては発光素子に順方向の発光素子駆動電圧を印加するようにし、逆方向バイアス期間BFにおいては逆方向の発光素子駆動電圧を印加するように制御している。   The light emitting element power control circuit 805 is controlled by the light emitting element power control signal 34. When the timing chart of FIG. 2 is used, the light-emitting element power supply control circuit 805 applies a light-emitting element driving voltage in the reverse direction to the light-emitting element during the writing period Ta. In the display period Ts, the light emitting element driving voltage in the forward direction is controlled to be applied to the light emitting element. When the timing chart of FIG. 3 is used, the counter potential is set such that a light-emitting element driving voltage of 0 V is applied to the light-emitting element in the writing period Ta and the light-emitting element driving voltage in the forward direction is applied to the light-emitting element in the display period Ts. In the reverse bias period BF, the light emitting element drive voltage in the reverse direction is controlled to be applied.

また、駆動回路用電源制御回路806は、各駆動回路に入力される電源電圧を制御する。   The drive circuit power supply control circuit 806 controls the power supply voltage input to each drive circuit.

なお、駆動回路用電源制御回路806には、公知の構成のものを用いてもよい。   Note that a driver circuit power supply control circuit 806 having a known configuration may be used.

前述した信号制御回路601、メモリコントローラ603、CPU604、メモリA605、B606、ディスプレイコントローラ602は、ディスプレイ600の画素と同一基板上に形成してもよいし、LSIチップで形成しディスプレイ600の基板上にCOGで貼り付けても良いし、基板上にTABをもちいて貼り付けてもよいし、ディスプレイ600とは別の基板上に形成し、電気配線にて接続しても良い。   The signal control circuit 601, the memory controller 603, the CPU 604, the memories A 605 and B 606, and the display controller 602 described above may be formed on the same substrate as the pixels of the display 600, or may be formed on an LSI chip and formed on the substrate of the display 600. It may be attached by COG, may be attached by using TAB on the substrate, or may be formed on a substrate different from the display 600 and connected by electric wiring.

本実施例では、本発明の表示装置で用いるデジタル時間階調方式用のソース信号線駆動回路の構成例について説明する。ソース信号線駆動回路の構成例を図9に示す。   In this embodiment, a configuration example of a source signal line driver circuit for a digital time gray scale method used in the display device of the present invention will be described. A configuration example of the source signal line driver circuit is shown in FIG.

ソース信号線駆動回路は、シフトレジスタ901と、走査方向切り換え回路、LAT(A)902及びLAT(B)903によって構成されている。なお、図9では、シフトレジスタ901からの出力の1つに対応する、LAT(A)902の一部とLAT(B)903の一部のみを図示するが、シフトレジスタ901からの全ての出力に対して、同様の構成のLAT(A)902及びLAT(B)903が対応する。   The source signal line driver circuit includes a shift register 901, a scanning direction switching circuit, LAT (A) 902, and LAT (B) 903. In FIG. 9, only a part of the LAT (A) 902 and a part of the LAT (B) 903 corresponding to one of the outputs from the shift register 901 are illustrated, but all the outputs from the shift register 901 are illustrated. In contrast, LAT (A) 902 and LAT (B) 903 having the same configuration correspond to each other.

シフトレジスタ901は、クロックドインバータ、インバータ、NANDによって構成されている。シフトレジスタ901には、ソース信号線駆動回路用スタートパルスS_SPが入力され、ソース信号線駆動回路用クロックパルスS_CLKとその極性が反転した信号であるソース信号線駆動回路用反転クロックパルスS_CLKBによって、クロックドインバータが導通状態、非導通状態と変化することによって、NANDから順に、LAT(A)902にサンプリングパルスを出力する。   The shift register 901 includes a clocked inverter, an inverter, and a NAND. The source register driver circuit start pulse S_SP is input to the shift register 901, and the source signal driver circuit clock pulse S_CLK and the inverted signal pulse S_CLKB for the source signal driver circuit are inverted signals. When the inverter is switched between a conductive state and a non-conductive state, sampling pulses are output to the LAT (A) 902 in order from the NAND.

また、走査方向切り換え回路は、スイッチによって構成され、シフトレジスタ901の走査方向を、図面向かって左右に切り換える働きをする。図9では、左右切り換え信号L/RがLoの信号に対応する場合、シフトレジスタ901は、図面向かって左から右に順にサンプリングパルスを出力する。一方、左右切り換え信号L/RがHiの信号に対応する場合、図面向かって右から左に順にサンプリングパルスを出力する。   The scanning direction switching circuit is constituted by a switch and functions to switch the scanning direction of the shift register 901 left and right as viewed in the drawing. In FIG. 9, when the left / right switching signal L / R corresponds to a Lo signal, the shift register 901 outputs sampling pulses sequentially from left to right as viewed in the drawing. On the other hand, when the left / right switching signal L / R corresponds to a Hi signal, sampling pulses are output sequentially from right to left in the drawing.

ここで、各ステージのLAT(A)902を、1本のソース信号線に入力する映像信号を取り込むLAT(A)904と示す。   Here, the LAT (A) 902 of each stage is indicated as a LAT (A) 904 that captures a video signal input to one source signal line.

LAT904は、クロックドインバータと、インバータによって構成されている。   The LAT 904 includes a clocked inverter and an inverter.

ここでは、実施の形態1において説明した信号制御回路より出力されたデジタル映像信号VDは、p分割(pは自然数)されて入力される。つまり、p本のソース信号線への出力に対応する信号が並列に入力される。サンプリングパルスが、バッファを介して、p個のLAT(A)904のクロックドインバータに同時に入力されると、p分割された入力信号はp個LAT(A)904において、それぞれ同時にサンプリングされる。   Here, the digital video signal VD output from the signal control circuit described in the first embodiment is input after being divided into p (p is a natural number). That is, signals corresponding to outputs to the p source signal lines are input in parallel. When the sampling pulse is simultaneously input to the p LAT (A) 904 clocked inverters via the buffer, the p-divided input signals are simultaneously sampled in the p LAT (A) 904.

ここでは、x本のソース信号線に信号電圧を出力するソース信号線駆動回路を例に説明しているので、1水平期間あたり、x/p個のサンプリングパルスが順にシフトレジスタより出力される。各サンプリングパルスに応じて、p個のLAT(A)904は、同時にp本のソース信号線への出力に対応するデジタル映像信号をサンプリングする。   Here, a source signal line driver circuit that outputs a signal voltage to x source signal lines is described as an example, so x / p sampling pulses are sequentially output from the shift register per horizontal period. In response to each sampling pulse, the p LAT (A) 904 simultaneously samples the digital video signal corresponding to the output to the p source signal lines.

本実施例では、このようにソース信号線駆動回路に入力するデジタル映像信号を、p相の並列信号に分割し、p個のデジタル映像信号を1つのサンプリングパルスによって同時に取り込む手法を、p分割駆動と呼ぶことにする。図9は4分割駆動である。   In this embodiment, the method of dividing the digital video signal input to the source signal line driving circuit into p-phase parallel signals and simultaneously taking in the p digital video signals by one sampling pulse is p-division driving. I will call it. FIG. 9 shows four-division driving.

上記分割駆動によって、ソース信号線駆動回路のシフトレジスタのサンプリングにマージンを持たせることができる。こうして表示装置の信頼性を向上させることができる。   By the divided driving, a margin can be given to sampling of the shift register of the source signal line driver circuit. Thus, the reliability of the display device can be improved.

各LAT(A)904に1水平期間の信号がすべて入力されると、ラッチパルスS_LAT及びその極性が反転した、反転ラッチパルスS_LATBが入力されて、各LAT(A)904に入力された信号を各ステージのLAT(B)903へ一斉に出力する。   When all signals in one horizontal period are input to each LAT (A) 904, the latch pulse S_LAT and the inverted latch pulse S_LATB whose polarity is inverted are input, and the signal input to each LAT (A) 904 is Output to LAT (B) 903 of each stage simultaneously.

なお、ここで各ステージのLAT(B)903とは、各ステージのLAT(A)902からの信号をそれぞれ入力する、LAT(B)回路905のことを示すとする。   Here, the LAT (B) 903 of each stage indicates the LAT (B) circuit 905 to which the signal from the LAT (A) 902 of each stage is input.

各LAT(B)905の各ステージは、クロックドインバータ及び、インバータによって構成されている。各LAT(A)904より出力された信号は、LAT(B)905に保持されると同時に、各ソース信号線S1〜Sxに出力される。   Each stage of each LAT (B) 905 includes a clocked inverter and an inverter. A signal output from each LAT (A) 904 is held in LAT (B) 905 and simultaneously output to each source signal line S1 to Sx.

なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けても良い。 Although not shown here, a level shifter, a buffer, or the like may be provided as appropriate.

シフトレジスタ901及びLAT(A)902、LAT(B)903に入力されるスタートパルスS_SP、クロックパルスS_CLK等は、本発明の実施例1で示したディスプレイコントローラから入力されている。   The start pulse S_SP, the clock pulse S_CLK, and the like input to the shift register 901, LAT (A) 902, and LAT (B) 903 are input from the display controller shown in the first embodiment of the present invention.

本実施例では、デジタル映像信号をソース信号線駆動回路のLAT(A)に入力する動作を信号制御回路によって制御し、同時に、ソース信号線駆動回路のシフトレジスタに入力されるクロックパルスS_CLKや、スタートパルスS_SPや、ソース信号線駆動回路を動作させる駆動電圧を入力する動作を、ディスプレイコントローラによって制御する。   In this embodiment, the operation of inputting the digital video signal to the LAT (A) of the source signal line driver circuit is controlled by the signal control circuit, and at the same time, the clock pulse S_CLK input to the shift register of the source signal line driver circuit, An operation of inputting a start pulse S_SP and a driving voltage for operating the source signal line driving circuit is controlled by a display controller.

なお、本発明の表示装置は、本実施例のソース信号線駆動回路の構成に限らず、公知の構成のソース信号線駆動回路を自由に用いることができる。   Note that the display device of the present invention is not limited to the configuration of the source signal line driver circuit of this embodiment, and a source signal line driver circuit having a known configuration can be freely used.

また、ソース信号線駆動回路の構成により、ディスプレイコントローラからソース信号線駆動回路に入力される信号線の数や、駆動電圧の電源線の本数も異なった構成になる。   Further, depending on the configuration of the source signal line driving circuit, the number of signal lines input from the display controller to the source signal line driving circuit and the number of power supply lines for driving voltage are different.

本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   This embodiment can be freely combined with the above embodiment modes and embodiments.

本実施例では、本発明の表示装置で用いるゲート信号線駆動回路の構成例について図10を用いて説明する。   In this embodiment, a structural example of a gate signal line driver circuit used in the display device of the present invention will be described with reference to FIG.

ゲート信号線駆動回路は、シフトレジスタ、走査方向切り換え回路等によって構成されている。なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けても良い。   The gate signal line driving circuit includes a shift register, a scanning direction switching circuit, and the like. Although not shown here, a level shifter, a buffer, or the like may be provided as appropriate.

シフトレジスタには、スタートパルスG_SP、クロックパルスG_CLK、駆動電圧等が入力されて、ゲート信号線選択信号を出力している。   A start pulse G_SP, a clock pulse G_CLK, a driving voltage, and the like are input to the shift register, and a gate signal line selection signal is output.

シフトレジスタ3601は、クロックドインバータ3602と3603、インバータ3604、NAND3607によって構成されている。シフトレジスタ3601には、スタートパルスG_SPが入力され、クロックパルスG_CLKとその極性が反転した信号である反転クロックパルスG_CLKBによって、クロックドインバータ3602及び3603が導通状態、非導通状態と変化することによって、NAND3607から順に、サンプリングパルスを出力する。   The shift register 3601 includes clocked inverters 3602 and 3603, an inverter 3604, and a NAND 3607. The shift register 3601 receives the start pulse G_SP, and the clocked inverters 3602 and 3603 change between a conductive state and a non-conductive state by an inverted clock pulse G_CLKB which is a signal whose polarity is inverted with the clock pulse G_CLK. Sampling pulses are output in order from the NAND 3607.

また、走査方向切り換え回路は、スイッチ3605及びスイッチ3606によって構成され、シフトレジスタ3601の走査方向を、図面向かって左右に切り換える働きをする。図10では、走査方向切り換え信号U/DがLoの信号に対応する場合、シフトレジスタ3601は、図面向かって左から右に順に、サンプリングパルスを出力する。一方、走査方向切り換え信号U/DがHiの信号に対応する場合、図面向かって右から左に順にサンプリングパルスを出力する。   The scanning direction switching circuit includes a switch 3605 and a switch 3606, and functions to switch the scanning direction of the shift register 3601 left and right as viewed in the drawing. In FIG. 10, when the scanning direction switching signal U / D corresponds to a Lo signal, the shift register 3601 outputs sampling pulses in order from the left to the right in the drawing. On the other hand, when the scanning direction switching signal U / D corresponds to a Hi signal, sampling pulses are output sequentially from right to left in the drawing.

シフトレジスタ3601から出力されたサンプリングパルスは、NOR3608に入力され、イネーブル信号ENBと演算される。この演算は、サンプリングパルスのなまりによって、となり合うゲート信号線が同時に選択される状況を防ぐために行われる。NOR3608から出力された信号は、バッファ3609、3610を介して、ゲート信号線G1〜Gyに出力される。   The sampling pulse output from the shift register 3601 is input to the NOR 3608 and calculated as the enable signal ENB. This calculation is performed in order to prevent a situation in which adjacent gate signal lines are simultaneously selected due to the rounding of sampling pulses. The signal output from the NOR 3608 is output to the gate signal lines G1 to Gy via the buffers 3609 and 3610.

なお、ここでは図示しなかったが、レベルシフタやバッファ等を適宜設けても良い。 Although not shown here, a level shifter, a buffer, or the like may be provided as appropriate.

シフタレジスタ3601に入力されるスタートパルスG_SP、クロックパルスG_CLK、駆動電圧等は、本明細書の実施の形態1で示したディスプレイコントローラから入力されている。   A start pulse G_SP, a clock pulse G_CLK, a driving voltage, and the like input to the shifter register 3601 are input from the display controller described in Embodiment 1 of this specification.

なお、本発明の表示装置は、本実施例のゲート信号線駆動回路の構成に限らず、公知の構成のゲート信号線駆動回路を自由に用いることができる。   Note that the display device of the present invention is not limited to the configuration of the gate signal line driving circuit of this embodiment, and a gate signal line driving circuit having a known configuration can be freely used.

また、ゲート信号線駆動回路の構成により、ディスプレイコントローラからゲート信号線駆動回路に入力される信号線の数や、駆動電圧の電源線の本数も異なった構成になる。   Further, depending on the configuration of the gate signal line driving circuit, the number of signal lines input to the gate signal line driving circuit from the display controller and the number of power supply lines for driving voltage are different.

本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   This embodiment can be freely combined with the above embodiment modes and embodiments.

本発明の表示装置の一形態である、画素部及び駆動回路を搭載したディスプレイについて図11、図12及び図13を用いて説明する。   A display including a pixel portion and a driver circuit, which is one embodiment of the display device of the present invention, will be described with reference to FIGS.

図11において、基板405上には、発光素子を含む画素を複数含む画素部404、ソース信号線駆動回路403、第1及び第2のゲート信号線駆動回路401、402、接続端子415及び接続フィルム407が設けられる(図11(A)参照)。接続端子415は、異方導電性粒子等を介して、接続フィルム407と接続する。接続フィルム407はICチップと接続する。   In FIG. 11, over a substrate 405, a pixel portion 404 including a plurality of pixels each including a light emitting element, a source signal line driver circuit 403, first and second gate signal line driver circuits 401 and 402, a connection terminal 415, and a connection film 407 is provided (see FIG. 11A). The connection terminal 415 is connected to the connection film 407 through anisotropic conductive particles or the like. The connection film 407 is connected to the IC chip.

図11(B)は図11(A)のパネルのA−A’における断面図を示し、画素部404に設けられた駆動用トランジスタ410と、ソース信号線駆動回路403に設けられたCMOS回路414を示す。また、画素部404に設けられた導電層411、電界発光層412及び導電層413を示す。導電層411は駆動用トランジスタ410のソース電極又はドレイン電極に接続する。また、導電層411は画素電極として機能し、導電層413は対向電極として機能する。導電層411、電界発光層412及び導電層413の積層体は発光素子に相当する。   11B is a cross-sectional view taken along the line AA ′ of the panel in FIG. 11A. The driving transistor 410 provided in the pixel portion 404 and the CMOS circuit 414 provided in the source signal line driver circuit 403 are illustrated. Indicates. In addition, a conductive layer 411, an electroluminescent layer 412, and a conductive layer 413 provided in the pixel portion 404 are shown. The conductive layer 411 is connected to the source electrode or the drain electrode of the driving transistor 410. In addition, the conductive layer 411 functions as a pixel electrode, and the conductive layer 413 functions as a counter electrode. A stacked body of the conductive layer 411, the electroluminescent layer 412, and the conductive layer 413 corresponds to a light-emitting element.

画素部404と駆動回路401〜403の周囲にはシール材408が設けられ、発光素子は、該シール材408と対向基板406により封止される。この封止処理は、発光素子を水分から保護するための処理であり、ここではカバー材(ガラス、セラミックス、プラスチック、金属等)により封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。   A sealant 408 is provided around the pixel portion 404 and the drive circuits 401 to 403, and the light-emitting element is sealed with the sealant 408 and the counter substrate 406. This sealing process is a process for protecting the light emitting element from moisture. Here, a method of sealing with a cover material (glass, ceramics, plastic, metal, etc.) is used, but thermosetting resin or ultraviolet light curing is used. A method of sealing with a functional resin or a method of sealing with a thin film having a high barrier ability such as a metal oxide or a nitride may be used.

基板405上に形成される素子は、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体(ポリシリコン)により形成されると好適であり、そうすると、同一表面上におけるモノリシック化が実現される。上記構成を有するパネルは、接続する外部ICの個数が減少するため、小型・軽量・薄型が実現される。   The element formed over the substrate 405 is preferably formed using a crystalline semiconductor (polysilicon) having favorable characteristics such as mobility as compared with an amorphous semiconductor. Realized. Since the number of external ICs to be connected is reduced, the panel having the above configuration can be made small, light, and thin.

また、図11(B)において、導電層411は透明導電膜で形成し、導電層413は反射膜で形成される。よって、電界発光層412から発せられる光は、矢印で示すとおり、導電層411を透過して、基板405側に射出される。一般的にこのような構成は下面出射方式と呼ばれる。   In FIG. 11B, the conductive layer 411 is formed using a transparent conductive film, and the conductive layer 413 is formed using a reflective film. Therefore, light emitted from the electroluminescent layer 412 passes through the conductive layer 411 and is emitted to the substrate 405 side as indicated by an arrow. Such a configuration is generally called a bottom emission method.

これに対し、導電層411を反射膜で形成し、導電層413を透明導電膜で形成することにより、図12(A)に示すように、電界発光層412から発せられる光を対向基板406側に射出させる構成も可能である。一般的にこのような構成は上面出射方式と呼ばれる。   In contrast, when the conductive layer 411 is formed using a reflective film and the conductive layer 413 is formed using a transparent conductive film, light emitted from the electroluminescent layer 412 can be emitted from the counter substrate 406 side as illustrated in FIG. It is also possible to have the configuration injecting. Such a configuration is generally called a top emission method.

また、駆動用トランジスタ410のソース電極又はドレイン電極と導電層411とは、絶縁層を介することなく、同一の層に積層形成され、膜の重なりによって直接接続されている。よって、導電層411の形成領域は、駆動用トランジスタ410等が配置されている領域を除いた領域となるため、画素の高精細化等に伴い、開口率の低下が避けられない。よって、図12(B)に示すように、層間膜を追加し、独立した層に画素電極を設け、上面出射方式とすることにより、トランジスタ等が形成されている領域も有効に発行光領域として活用出来る。このとき、電界発光層412の膜厚によっては、画素電極として機能する導電層411と駆動用トランジスタ410のソース電極又はドレイン電極とのコンタクト領域において、導電層411と導電層413との短絡が生ずる可能性があるので、土手416等を設け、短絡を防止する構成が望ましい。   In addition, the source electrode or the drain electrode of the driving transistor 410 and the conductive layer 411 are stacked in the same layer without an insulating layer, and are directly connected by overlapping of films. Therefore, since the formation region of the conductive layer 411 is a region excluding the region where the driving transistor 410 and the like are disposed, a reduction in aperture ratio is unavoidable with high definition of pixels and the like. Therefore, as shown in FIG. 12B, an interlayer film is added, a pixel electrode is provided in an independent layer, and a top emission method is used, so that a region where a transistor or the like is formed is also effectively used as an emission light region. Can be used. At this time, depending on the thickness of the electroluminescent layer 412, a short circuit between the conductive layer 411 and the conductive layer 413 occurs in a contact region between the conductive layer 411 functioning as a pixel electrode and the source electrode or the drain electrode of the driving transistor 410. Since there is a possibility, the structure which provides the bank 416 grade | etc., And prevents a short circuit is desirable.

さらに、図13に示すように、導電層411と導電層413とをいずれも透明導電膜で形成することにより、基板405側と対向基板406側の両方に電界発光層412から射出した光を取り出す構成も可能である。このような構成は両面出射方式と呼ばれる。   Further, as shown in FIG. 13, by forming both the conductive layer 411 and the conductive layer 413 from a transparent conductive film, light emitted from the electroluminescent layer 412 is extracted on both the substrate 405 side and the counter substrate 406 side. Configuration is also possible. Such a configuration is called a double-sided emission method.

図13の場合、上面出射側と下面出射側の発光面積はおおむね等しいが、前述のように、層間膜を追加して画素電極の面積を大きくすれば、上面出射側の開口率が高く出来ることは言うまでも無い。   In the case of FIG. 13, the light emission areas on the top emission side and the bottom emission side are substantially equal, but as described above, the aperture ratio on the top emission side can be increased by adding an interlayer film to increase the area of the pixel electrode. Needless to say.

但し、本発明は上記の実施例に制約されない。例えば、画素部404は絶縁表面上に形成された非晶質半導体(アモルファスシリコン)をチャネル部としたトランジスタにより構成し、駆動回路401〜403はICチップにより構成してもよい。ICチップは、COG方式により基板上に貼り合わせたり、基板に接続する接続フィルムに貼り合わせたりしてもよい。非晶質半導体は、CVD法を用いることで、大面積の基板に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法により導電層を形成すると、より安価なパネルの提供を可能とする。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   However, the present invention is not limited to the above embodiments. For example, the pixel portion 404 may be formed of a transistor using an amorphous semiconductor (amorphous silicon) formed over an insulating surface as a channel portion, and the driving circuits 401 to 403 may be formed of an IC chip. The IC chip may be bonded onto the substrate by a COG method, or may be bonded to a connection film connected to the substrate. An amorphous semiconductor can be formed over a large substrate by using a CVD method, and a crystallization step is unnecessary, so that an inexpensive panel can be provided. At this time, if a conductive layer is formed by a droplet discharge method typified by an ink jet method, a cheaper panel can be provided. This embodiment can be freely combined with the above embodiment modes and embodiments.

本発明の1実施形態である図1の回路構成のレイアウト図面を図14に示す。   FIG. 14 shows a layout diagram of the circuit configuration of FIG. 1 which is one embodiment of the present invention.

図14はソース信号線10001、電源線10002、ゲート信号線10003、スイッチング用トランジスタ10004、駆動用トランジスタ10005、画素電極10006、交流用トランジスタ10007、電流引込み線10008から構成され、図1と同一名称のものはそれぞれに対応する。   14 includes a source signal line 10001, a power supply line 10002, a gate signal line 10003, a switching transistor 10004, a driving transistor 10005, a pixel electrode 10006, an AC transistor 10007, and a current drawing line 10008. Things correspond to each.

なお、本発明の表示装置は、本実施例のレイアウトの構成に限定されない。   Note that the display device of the present invention is not limited to the layout configuration of this embodiment.

本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   This embodiment can be freely combined with the above embodiment modes and embodiments.

発光素子を用いた表示装置は自発光型であるため、液晶表示装置に比べ、明るい場所での視認性に優れ、視野角が広い。従って、本発明の表示装置を用いて様々な電子機器を完成させることができる。   Since a display device using a light-emitting element is a self-luminous type, it is superior in visibility in a bright place and has a wide viewing angle as compared with a liquid crystal display device. Accordingly, various electronic devices can be completed using the display device of the present invention.

本発明により作製した表示装置を用いて作製された電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光素子を有する表示装置を用いることが好ましい。それら電子機器の具体例を図15に示す。   Electronic devices manufactured using the display device manufactured according to the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), and a notebook type personal computer. Computer, game device, portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), image playback device equipped with a recording medium (specifically, playback of a recording medium such as a digital video disc (DVD)) And a device provided with a display device capable of displaying the image). In particular, a portable information terminal that often has an opportunity to see a screen from an oblique direction emphasizes a wide viewing angle, and thus a display device including a light-emitting element is preferably used. Specific examples of these electronic devices are shown in FIGS.

図15(A)はディスプレイであり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明により作製した表示装置をその表示部2003に用いることにより作製される。発光素子を有す表示装置は自発光型であるためバックライトが必要なく、液晶表示装置よりも薄い表示部とすることができる。なお、ディスプレイは、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。   FIG. 15A shows a display, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. The display device manufactured according to the present invention is manufactured using the display portion 2003. Since a display device having a light-emitting element is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display device can be obtained. The display includes all display devices for displaying information such as for personal computers, for receiving TV broadcasts, and for displaying advertisements.

図15(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明により作製した表示装置をその表示部2102に用いることにより作製される。   FIG. 15B illustrates a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like. The display device manufactured according to the present invention is manufactured using the display portion 2102.

図15(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により作製した表示装置をその表示部2203に用いることにより作製される。   FIG. 15C illustrates a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. The display device manufactured according to the present invention is manufactured using the display portion 2203.

図15(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明により作製した表示装置をその表示部2302に用いることにより作製される。   FIG. 15D illustrates a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. The display device manufactured according to the present invention is manufactured using the display portion 2302.

図15(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明により作製した表示装置をこれら表示部A、B2403、2404に用いることにより作製される。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。   FIG. 15E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. The display portion A 2403 mainly displays image information and the display portion B 2404 mainly displays character information. The display device manufactured according to the present invention is used for the display portions A, B 2403 and 2404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.

図15(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503等を含む。本発明により作製した表示装置をその表示部2502に用いることにより作製される。   FIG. 15F shows a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, an arm portion 2503, and the like. It is manufactured by using the display device manufactured according to the present invention for the display portion 2502.

図15(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明により作製した表示装置をその表示部2602に用いることにより作製される。   FIG. 15G illustrates a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control reception portion 2605, an image receiving portion 2606, a battery 2607, an audio input portion 2608, operation keys 2609, and an eyepiece. Part 2610 and the like. The display device manufactured according to the present invention is manufactured using the display portion 2602.

ここで図15(H)は携帯電話機であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明により作製した表示装置をその表示部2703に用いることにより作製される。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話機の消費電力を抑えることができる。   Here, FIG. 15H shows a cellular phone, which includes a main body 2701, a housing 2702, a display portion 2703, an audio input portion 2704, an audio output portion 2705, operation keys 2706, an external connection port 2707, an antenna 2708, and the like. It is manufactured by using the display device manufactured according to the present invention for the display portion 2703. Note that the display portion 2703 can reduce power consumption of the mobile phone by displaying white characters on a black background.

なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。   If the emission luminance of the organic material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.

また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、表示装置は動画表示に好ましい。   In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is very high, the display device is preferable for displaying moving images.

また、発光素子を有する表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが好ましい。従って、携帯情報端末、特に携帯電話機や音響再生装置のような文字情報を主とする表示部に表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが好ましい。   In addition, in a display device including a light-emitting element, a light-emitting portion consumes power, and thus it is preferable to display information so that the light-emitting portion is minimized. Therefore, when a display device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or an audio reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is preferable to do.

本実施例は、実施例1〜実施例5と自由に組み合わせて実施することが可能である。   This embodiment can be implemented by freely combining with Embodiments 1 to 5.

本発明の表示装置で用いる画素の回路図。FIG. 10 is a circuit diagram of a pixel used in a display device of the present invention. 本発明の表示装置でデジタル時間階調方式を行なう場合のタイミングチャートを示す図。FIG. 11 is a diagram showing a timing chart when a digital time gray scale method is performed in the display device of the present invention. 本発明の表示装置でデジタル時間階調方式を行なう場合のタイミングチャートを示す図。FIG. 11 is a diagram showing a timing chart when a digital time gray scale method is performed in the display device of the present invention. 本発明の表示装置においてアナログ方式で階調表示を行なう場合のタイミングチャートを示す図。FIG. 5 is a timing chart when gradation display is performed in an analog manner in the display device of the present invention. 本発明の表示装置で用いる画素の回路図。FIG. 10 is a circuit diagram of a pixel used in a display device of the present invention. 本発明の表示装置の構成を示す回路図(実施例1)。FIG. 1 is a circuit diagram illustrating a configuration of a display device of the present invention (Example 1). 本発明の表示装置の構成を示すブロック図(実施例1)。1 is a block diagram illustrating a configuration of a display device of the present invention (Example 1). 本発明の表示装置で用いるディスプレイコントローラの構成を示す図(実施例1)。The figure which shows the structure of the display controller used with the display apparatus of this invention (Example 1). 本発明の表示装置で用いるソース信号線駆動回路の構成を示す図(実施例2)。FIG. 11 illustrates a configuration of a source signal line driver circuit used in a display device of the present invention (Example 2). 本発明の表示装置で用いるゲート信号線駆動回路の構成を示す図(実施例3)。FIG. 11 illustrates a configuration of a gate signal line driver circuit used in a display device of the present invention (Example 3). 本発明の表示装置の斜視図と断面を示す図(実施例4)。The perspective view and figure which shows the cross section of the display apparatus of this invention (Example 4). 本発明の表示装置の断面を示す図(実施例4)。The figure which shows the cross section of the display apparatus of this invention (Example 4). 本発明の表示装置の断面を示す図(実施例4)。The figure which shows the cross section of the display apparatus of this invention (Example 4). 本発明の画素のレイアウト図面(実施例5)Pixel layout drawing of the present invention (Example 5) 本発明の表示装置を用いた電子機器を示す図(実施例6)。FIG. 11 is a diagram showing an electronic apparatus using a display device of the present invention (Example 6). 従来のディスプレイの画素部の構成を示す図。The figure which shows the structure of the pixel part of the conventional display. 従来のディスプレイの画素の回路図。The circuit diagram of the pixel of the conventional display. 本発明の表示装置の電源回路とその周辺回路を示す図。FIG. 5 is a diagram showing a power supply circuit and its peripheral circuits of a display device of the present invention. 本発明の表示装置の電源回路とその周辺回路を示す図。FIG. 5 is a diagram showing a power supply circuit and its peripheral circuits of a display device of the present invention. 製造フローを示す図。The figure which shows a manufacturing flow.

符号の説明Explanation of symbols

101 スイッチング用トランジスタ
102 駆動用トランジスタ
103 交流用トランジスタ
104 発光素子
105 容量素子
101 switching transistor 102 driving transistor 103 AC transistor 104 light emitting element 105 capacitive element

Claims (5)

発光素子と、
第1及び第2のトランジスタと、
前記発光素子に順方向のバイアス電圧を印加するための第1の経路と、
前記発光素子に逆方向のバイアス電圧を印加するための第2の経路と、を有し、
前記第1の経路に前記第1のトランジスタを有し、
前記第2の経路に前記第2のトランジスタを有する画素を複数有し、
電子機器に実装された後に、前記第2のトランジスタをオフとして、前記第1の経路を介して前記発光素子に順方向のバイアス電圧を印加して表示する表示装置を実装した電子機器の作製方法であって、
前記電子機器は前記第1のトランジスタを動作させるための回路を有し、前記第2のトランジスタを動作させるための回路を有さず、
前記表示装置は電子機器に実装される前に前記第1のトランジスタ及び前記第2のトランジスタを動作させるための回路と電気的に接続されたとき、前記第2のトランジスタをオンとして、前記第2の経路を介して前記発光素子に逆方向のバイアス電圧を印加し、前記複数の画素のうち前記発光素子の不良箇所を絶縁化することを特徴とする表示装置を実装した電子機器の作製方法。
A light emitting element;
First and second transistors;
A first path for applying a forward bias voltage to the light emitting element;
A second path for applying a reverse bias voltage to the light emitting element,
Having the first transistor in the first path;
A plurality of pixels having the second transistor in the second path;
Method for manufacturing electronic device mounted with a display device that displays after applying a forward bias voltage to the light-emitting element through the first path after the second transistor is turned off after being mounted on the electronic device Because
The electronic device has a circuit for operating the first transistor, does not have a circuit for operating the second transistor,
When the display device is electrically connected to a circuit for operating the first transistor and the second transistor before being mounted on an electronic device, the second transistor is turned on, and the second transistor is turned on. A method for manufacturing an electronic device mounted with a display device, wherein a reverse bias voltage is applied to the light-emitting element through the path, and a defective portion of the light-emitting element is insulated from the plurality of pixels.
発光素子と、
第1及び第2のトランジスタと、
前記発光素子に順方向のバイアス電圧を印加するための第1の経路と、
前記発光素子に逆方向のバイアス電圧を印加するための第2の経路と、を有し、
前記第1の経路に前記第1のトランジスタと、
前記第2の経路に前記第2のトランジスタと、を有する画素を複数有し、
前記電子機器に実装された後に、前記第2のトランジスタをオフとして、前記第1の経路を介して前記発光素子に順方向のバイアス電圧を印加して表示する表示装置を実装した電子機器の作製方法であって、
前記電子機器は交流駆動用回路を有さず、
前記表示装置は電子機器に実装される前に交流駆動用回路と電気的に接続されたとき、前記第2のトランジスタをオンとして、前記第2の経路を介して前記発光素子に逆方向のバイアス電圧を印加し、前記複数の画素のうち前記発光素子の不良箇所を絶縁化することを特徴とする表示装置を実装した電子機器の作製方法。
A light emitting element;
First and second transistors;
A first path for applying a forward bias voltage to the light emitting element;
A second path for applying a reverse bias voltage to the light emitting element,
The first transistor in the first path;
A plurality of pixels having the second transistor in the second path;
After mounting on the electronic device , the electronic device is mounted with a display device that displays by turning off the second transistor and applying a forward bias voltage to the light-emitting element through the first path. A method,
The electronic device does not have an AC drive circuit,
When the display device is electrically connected to an AC driving circuit before being mounted on an electronic device, the second transistor is turned on, and a reverse bias is applied to the light emitting element via the second path. A method for manufacturing an electronic device mounted with a display device, wherein voltage is applied to insulate a defective portion of the light-emitting element among the plurality of pixels.
請求項1または請求項2において、
前記第1のトランジスタと、前記第2のトランジスタとは同一極性であることを特徴とする表示装置を実装した電子機器の作製方法。
In claim 1 or claim 2,
The method for manufacturing an electronic device mounted with a display device , wherein the first transistor and the second transistor have the same polarity.
請求項1乃至請求項3のいずれか一において、
前記第1のトランジスタは、そのチャネル幅に対するチャネル長の比を1:Xとしたとき、5≦Xであることを特徴とする表示装置を実装した電子機器の作製方法。
In any one of Claim 1 thru | or 3,
The method for manufacturing an electronic device mounted with a display device , wherein the first transistor has a ratio of channel length to channel width of 1: X, where 5 ≦ X.
請求項1乃至請求項4のいずれか一において、
前記第2のトランジスタは、そのチャネル長がチャネル幅と同じかそれより短いことを特徴とする表示装置を実装した電子機器の作製方法。
In any one of Claims 1 thru | or 4,
A method for manufacturing an electronic device mounted with a display device , wherein the second transistor has a channel length equal to or shorter than a channel width.
JP2005247226A 2004-08-27 2005-08-29 Method for manufacturing electronic device mounted with display device Expired - Fee Related JP5352041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005247226A JP5352041B2 (en) 2004-08-27 2005-08-29 Method for manufacturing electronic device mounted with display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004247735 2004-08-27
JP2004247735 2004-08-27
JP2005247226A JP5352041B2 (en) 2004-08-27 2005-08-29 Method for manufacturing electronic device mounted with display device

Publications (3)

Publication Number Publication Date
JP2006091866A JP2006091866A (en) 2006-04-06
JP2006091866A5 JP2006091866A5 (en) 2008-10-02
JP5352041B2 true JP5352041B2 (en) 2013-11-27

Family

ID=36232852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247226A Expired - Fee Related JP5352041B2 (en) 2004-08-27 2005-08-29 Method for manufacturing electronic device mounted with display device

Country Status (1)

Country Link
JP (1) JP5352041B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049995A (en) * 2017-11-01 2019-05-10 삼성디스플레이 주식회사 Display device and driving method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105390A (en) * 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing thereof
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6540868B2 (en) * 2017-11-20 2019-07-10 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869497B2 (en) * 2001-05-30 2012-02-08 株式会社半導体エネルギー研究所 Display device
JP4342827B2 (en) * 2002-04-30 2009-10-14 株式会社半導体エネルギー研究所 Method for manufacturing active matrix light-emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049995A (en) * 2017-11-01 2019-05-10 삼성디스플레이 주식회사 Display device and driving method thereof
KR102523646B1 (en) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 Display device and driving method thereof

Also Published As

Publication number Publication date
JP2006091866A (en) 2006-04-06

Similar Documents

Publication Publication Date Title
KR101062242B1 (en) Display device and driving method thereof
JP5848278B2 (en) Driving method of display device
JP5977384B2 (en) Semiconductor device
JP4091089B2 (en) Semiconductor device
US7595775B2 (en) Light emitting display device with reverse biasing circuit
US8207915B2 (en) Display device and driving method thereof
US9620060B2 (en) Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same
US7683860B2 (en) Display device, driving method thereof, and element substrate
JP5364235B2 (en) Display device
JP2003255895A (en) Light emitting device and its driving method
US7592975B2 (en) Display device and driving method thereof
JP2004004348A (en) Light emitting device, method for driving the same, and element substrate
JP4841831B2 (en) Display device and driving method thereof
JP5227491B2 (en) Display device
JP5352041B2 (en) Method for manufacturing electronic device mounted with display device
JP4860143B2 (en) Display device
JP5046657B2 (en) Display device
JP4421641B2 (en) Driving method of light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees