[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5343640B2 - Electrophoretic display device and electronic apparatus - Google Patents

Electrophoretic display device and electronic apparatus Download PDF

Info

Publication number
JP5343640B2
JP5343640B2 JP2009058068A JP2009058068A JP5343640B2 JP 5343640 B2 JP5343640 B2 JP 5343640B2 JP 2009058068 A JP2009058068 A JP 2009058068A JP 2009058068 A JP2009058068 A JP 2009058068A JP 5343640 B2 JP5343640 B2 JP 5343640B2
Authority
JP
Japan
Prior art keywords
region
image
pixel
period
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009058068A
Other languages
Japanese (ja)
Other versions
JP2010211033A (en
Inventor
友子 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009058068A priority Critical patent/JP5343640B2/en
Priority to US12/555,048 priority patent/US8310440B2/en
Priority to CN200910208327.7A priority patent/CN101739959B/en
Publication of JP2010211033A publication Critical patent/JP2010211033A/en
Application granted granted Critical
Publication of JP5343640B2 publication Critical patent/JP5343640B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、電気泳動表示装置及び、該電気泳動表示装置を備える電子機器の技術分野に関する。   The present invention relates to an electrophoretic display device and a technical field of an electronic apparatus including the electrophoretic display device.

この種の電気泳動表示装置では、複数の画素によって次のように表示を行う表示部を有する。各画素では、画素スイッチング素子を介してメモリー回路に画像信号を書き込んだ後、書き込まれた画像信号に応じた画素電位により画素電極が駆動され、共通電極との間に電圧が印加される。これによって画素電極及び共通電極間の電気泳動素子を駆動することにより表示を行う。   This type of electrophoretic display device includes a display unit that performs display using a plurality of pixels as follows. In each pixel, after an image signal is written into the memory circuit via the pixel switching element, the pixel electrode is driven by a pixel potential corresponding to the written image signal, and a voltage is applied between the pixel electrode and the common electrode. Thus, display is performed by driving the electrophoretic element between the pixel electrode and the common electrode.

例えば特許文献1には、表示部に表示される画像を第1画像から第2画像に書き換える際に、第1画像を表示している期間に、例えば白表示であった領域に対応する画素電極及び共通電極間には電圧を印加せず、黒表示であった領域に対応する画素電極及び共通電極間にのみ電圧を印加して、全白表示にする期間を設けた電気泳動表示装置が開示されている。   For example, in Patent Document 1, when an image displayed on a display unit is rewritten from a first image to a second image, a pixel electrode corresponding to, for example, a white display region in a period during which the first image is displayed. In addition, an electrophoretic display device is disclosed in which a voltage is not applied between the common electrodes, and a period for applying a voltage only between the pixel electrode and the common electrode corresponding to a region where black display is performed to display all white is provided. Has been.

特開2007−206267号公報JP 2007-206267 A

しかしながら、上述の背景技術によれば、第1画像から第2画像に書き換える際の反転消去時に、第1画像を表示している期間に白表示であった領域と黒表示であった領域との境界部分の黒粒子が、反転せずに(即ち、白表示とならずに)、境界線の焼き付きが生じる可能性があるという技術的問題点がある。   However, according to the above-described background art, when reversing and erasing when rewriting from the first image to the second image, the white display region and the black display region are displayed during the period during which the first image is displayed. There is a technical problem in that the black particles in the boundary portion are not inverted (that is, do not display white), and the burn-in of the boundary line may occur.

本発明は、例えば上記問題点に鑑みてなされたものであり、電気泳動表示装置における表示部の焼き付きを防止することができる電気泳動表示装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above problems, for example, and an object of the present invention is to provide an electrophoretic display device and an electronic apparatus that can prevent burn-in of a display unit in the electrophoretic display device.

本発明の電気泳動表示装置は、上記課題を解決するために、互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子が夫々設けられた複数の画素からなる表示部と、画像データに基づいて、前記画素電極及び前記共通電極間に駆動電圧を印加することにより、前記表示部に前記画像データに対応する画像を表示する駆動部とを備え、前記駆動部は、前記表示部に表示される画像を第1画像から第2画像へ書き換える書換期間において、前記第1画像が表示されている期間に第1階調であった領域である第1領域のうち、前記第1画像が表示されている期間に第2階調であった領域である第2領域に隣接すると共に前記第2領域を囲む領域である第3領域と、前記第2領域とに夫々対応する画素の画素電極及び共通電極間に、前記第2領域及び前記第3領域を前記第1階調にする駆動電圧を印加する第1期間を設ける。   In order to solve the above problems, an electrophoretic display device of the present invention includes a display unit including a plurality of pixels each provided with an electrophoretic element including electrophoretic particles between a pixel electrode and a common electrode facing each other, and an image. A drive unit configured to display an image corresponding to the image data on the display unit by applying a drive voltage between the pixel electrode and the common electrode based on the data, and the drive unit includes the display unit In the rewriting period in which the image displayed on the first image is rewritten from the first image to the second image, the first image among the first regions that are the first gradation in the period during which the first image is displayed Pixels of pixels that are adjacent to the second region, which is the region of the second gradation during the period during which is displayed, and that respectively correspond to the second region and the third region that surrounds the second region Between electrode and common electrode The second region and the third region providing a first period for applying a driving voltage to the first gradation.

本発明の電気泳動表示装置によれば、その動作時に、駆動部により、画像データに基づいて、複数の画素の各々における画素電極及び共通電極間に駆動電圧が印加されることによって、画素電極及び共通電極間に設けられた電気泳動素子が駆動されることで(即ち、電気泳動素子に含まれる電気泳動粒子が画素電極及び共通電極間において移動することで)、表示部に画像データに対応する画像が表示される。   According to the electrophoretic display device of the present invention, during the operation, the driving unit applies a driving voltage between the pixel electrode and the common electrode of each of the plurality of pixels based on the image data, so that the pixel electrode and When the electrophoretic element provided between the common electrodes is driven (that is, the electrophoretic particles contained in the electrophoretic element move between the pixel electrode and the common electrode), the display unit corresponds to the image data. An image is displayed.

駆動部は、表示部に表示される画像を第1画像から第2画像へ書き換える書換期間において、第1画像が表示されている期間に第1階調であった領域である第1領域のうち、第1画像が表示されている期間に第2階調であった領域である第2領域に隣接すると共に第2領域を囲む領域である第3領域と、第2領域とに夫々対応する画素の画素電極及び共通電極間に、第2領域及び第3領域を第1階調にする駆動電圧を印加する第1期間を設ける。   In the rewriting period in which the image displayed on the display unit is rewritten from the first image to the second image, the driving unit includes a first region that is a region having the first gradation during the period in which the first image is displayed. Pixels that are adjacent to the second region that is the region having the second gradation during the period in which the first image is displayed and that correspond to the third region that surrounds the second region and the second region, respectively. A first period for applying a driving voltage for setting the second region and the third region to the first gradation is provided between the pixel electrode and the common electrode.

ここで、「第2領域に隣接すると共に第2領域を囲む領域」とは、第2領域の縁と、該第2領域の縁から該第2領域の側とは反対側に大なり小なりずれた輪郭線とによって規定される領域を意味する。   Here, the “region adjacent to the second region and surrounding the second region” is larger or smaller from the edge of the second region to the opposite side of the second region from the edge of the second region. It means the area defined by the shifted outline.

尚、典型的には、第1領域のうち第3領域でない領域に対応する画素の画素電極及び共通電極間には駆動電圧が印加されない。ここで、「駆動電圧が印加されない」とは、第1領域のうち第3領域でない領域に対応する画素の画素電極及び共通電極に、第1領域のうち第3領域でない領域に対応する画素を更新するための駆動電圧を印加しないことを意味する。従って、第1領域のうち第3領域でない領域に対応する画素は、第1階調に維持されている(即ち、第1領域のうち第3領域でない領域に対応する画素の画素電極及び共通電極間には、第1階調となる電圧が保持されている)。   Note that typically, a drive voltage is not applied between the pixel electrode and the common electrode of the pixel corresponding to the region that is not the third region in the first region. Here, “no drive voltage is applied” means that the pixel corresponding to the region that is not the third region in the first region and the pixel corresponding to the region that is not the third region in the first region This means that a drive voltage for updating is not applied. Accordingly, the pixels corresponding to the non-third region in the first region are maintained at the first gradation (that is, the pixel electrode and the common electrode of the pixel corresponding to the non-third region in the first region). In the meantime, the voltage for the first gradation is held.

本願発明者の研究によれば、表示部に表示される画像を第1画像から第2画像へ書き換える際の反転消去時に、第2領域(即ち、第1画像が表示されている期間に第2階調であった領域)に対応する画素の画素電極及び共通電極間にのみ第1階調にする駆動電圧を印加して、表示部全体を第1階調にしようとすると、第2領域の端部に対応する画素の画素電極と、第1領域(即ち、第1画像が表示されている期間に第1階調であった領域)の第2領域と隣接する部分に対応する画素の画素電極との電位が相互に異なる。   According to the research of the present inventor, the second region (that is, the second image is displayed in the period during which the first image is displayed) at the time of reverse erasing when the image displayed on the display unit is rewritten from the first image to the second image. When a drive voltage for making the first gradation is applied only between the pixel electrode and the common electrode of the pixel corresponding to the gradation), the entire display portion becomes the first gradation. Pixel electrodes corresponding to the pixel electrode corresponding to the end portion and the portion adjacent to the second region of the first region (that is, the region having the first gradation during the period when the first image is displayed) The potentials with the electrodes are different from each other.

このため、第2領域の端部に対応する画素の画素電極及び共通電極間だけでなく、第2領域の端部に対応する画素の画素電極と、第1領域の第2領域と隣接する部分に対応する画素の画素電極との間にも電界が生じてしまい、第2領域の端部に対応する画素の少なくとも一部が反転されない(即ち、第1階調にならない)。   Therefore, not only between the pixel electrode and the common electrode of the pixel corresponding to the end portion of the second region, but also the pixel electrode of the pixel corresponding to the end portion of the second region and the portion adjacent to the second region of the first region An electric field is also generated between the pixel electrode corresponding to the pixel electrode and at least a part of the pixel corresponding to the end portion of the second region is not inverted (that is, the first gradation is not achieved).

特に、第1画像と第2画像とを交互に繰り返し表示するような電気泳動表示装置では、第1画像が表示されている期間に第1階調であった領域と第1画像が表示されている期間に第2階調であった領域との境界部分、或いは、第2画像が表示されている期間に第1階調であった領域と第2画像が表示されている期間に第2階調であった領域との境界部分に、焼き付きが生じるおそれがあることが判明している。   In particular, in an electrophoretic display device that alternately and repeatedly displays a first image and a second image, the first gradation area and the first image are displayed during the period in which the first image is displayed. The second floor during the period when the second image is displayed at the boundary portion with the area where the second gradation is displayed during the period when the second image is displayed or when the second image is displayed during the period when the second image is displayed. It has been found that there is a possibility that burn-in may occur at the boundary portion with the tone region.

しかるに本発明では、駆動部により、第2領域及び第3領域に夫々対応する画素の画素電極及び共通電極間に、第2領域及び第3領域を第1階調にする駆動電圧が印加される第1期間が設けられている。ここで、第3領域は、第1画像が表示されている期間に第1階調であったので、第3領域の端部と、第1領域のうち該第3領域と隣接する部分との境界部分に第2階調が現れることはない。従って、当該電気泳動表示装置の表示部の焼き付きを防止することができる。
本発明の電気泳動表示装置の一態様では、前記第3領域は、前記第2領域の縁から前記第2領域の側とは反対側に所定幅だけずれた輪郭線を有している。
However, in the present invention, the driving unit applies a driving voltage for setting the second region and the third region to the first gradation between the pixel electrode and the common electrode of the pixels corresponding to the second region and the third region, respectively. A first period is provided. Here, since the third area has the first gradation during the period in which the first image is displayed, the end of the third area and the portion of the first area adjacent to the third area The second gradation does not appear at the boundary portion. Accordingly, image sticking of the display portion of the electrophoretic display device can be prevented.
In one aspect of the electrophoretic display device of the present invention, the third region has a contour line shifted from the edge of the second region by a predetermined width on the side opposite to the second region.

この態様によれば、反転消去時における消費電力を比較的小さくすることができ、実用上非常に有利である。   According to this aspect, the power consumption during inversion erasing can be made relatively small, which is very advantageous in practice.

本発明に係る「所定幅」は、例えば一画素の大きさに対応する幅等であり、第2領域の端部に対応する画素の画素電極が、第1領域のうち第3領域でない領域に対応する画素の画素電極の影響を受けない幅として設定される。   The “predetermined width” according to the present invention is, for example, a width corresponding to the size of one pixel, and the pixel electrode of the pixel corresponding to the end of the second region is located in a region that is not the third region in the first region. The width is set so as not to be affected by the pixel electrode of the corresponding pixel.

この態様では、前記所定幅は、一画素の大きさに対応する幅であってよい。   In this aspect, the predetermined width may be a width corresponding to the size of one pixel.

このように構成すれば、第3領域に対応する画素の画素電極及び共通電極間に駆動電圧を印加することによる消費電力を最低限にとどめることができ、実用上非常に有利である。   With this configuration, power consumption by applying a drive voltage between the pixel electrode and the common electrode of the pixel corresponding to the third region can be minimized, which is very advantageous in practice.

本発明の電気泳動表示装置の他の態様では、前記駆動部は、前記第1期間の後に、前記表示部全体を前記第1階調にする第2期間を設ける。   In another aspect of the electrophoretic display device of the present invention, the driving unit provides a second period in which the entire display unit has the first gradation after the first period.

この態様によれば、書換期間における過剰な第1階調の表示を緩和することができる。   According to this aspect, it is possible to reduce the display of the excessive first gradation during the rewriting period.

この態様では、前記第2期間では、前記駆動部は、前記表示部の全領域における画素電極及び共通電極間に、前記第1階調にする駆動電圧を印加してよい。   In this aspect, in the second period, the driving unit may apply a driving voltage for the first gradation between the pixel electrode and the common electrode in the entire region of the display unit.

このように構成すれば、電気泳動粒子が比較的よく攪拌され、残像の低減を図ることができ、実用上非常に有利である。   If comprised in this way, electrophoretic particles will be stirred comparatively well and it can aim at reduction of an afterimage, and it is very advantageous practically.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気泳動表示装置(但し、その各種態様も含む)を備える。   In order to solve the above problems, an electronic apparatus of the present invention includes the above-described electrophoretic display device of the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気泳動表示装置を具備してなるので、表示部の焼き付きを防止して、高品質の画像を表示可能な、例えば、腕時計、電子ペーパー、電子ノート、携帯電話、携帯用オーディオ機器などの各種電子機器を実現できる。   According to the electronic device of the present invention, since the electrophoretic display device of the present invention described above is provided, the display unit can be prevented from being burned and a high-quality image can be displayed. For example, a wristwatch, electronic paper, Various electronic devices such as electronic notebooks, mobile phones, and portable audio devices can be realized.

本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。   The effect | action and other gain of this invention are clarified from the form for implementing demonstrated below.

第1実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。1 is a block diagram illustrating an overall configuration of an electrophoretic display device according to a first embodiment. 第1実施形態に係る画素の電気的な構成を示す等価回路図である。FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of a pixel according to the first embodiment. 第1実施形態に係る電気泳動表示装置における書換動作を示す図である。It is a figure which shows the rewriting operation | movement in the electrophoretic display device which concerns on 1st Embodiment. 第1実施形態に係る書換期間において、画素電極及び共通電極に印加される電圧を示すタイミングチャートである。6 is a timing chart showing voltages applied to a pixel electrode and a common electrode in a rewriting period according to the first embodiment. 第1実施形態に係る電気泳動表示装置の表示部に表示される画像の一例を示す図である。It is a figure which shows an example of the image displayed on the display part of the electrophoretic display device which concerns on 1st Embodiment. 第1実施形態の変形例に係る書換期間において、画素電極及び共通電極に印加される電圧を示すタイミングチャートである。6 is a timing chart showing voltages applied to a pixel electrode and a common electrode during a rewriting period according to a modification of the first embodiment. 第2実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the electrophoretic display device which concerns on 2nd Embodiment. 第2実施形態に係る画素の電気的な構成を示す等価回路図である。It is an equivalent circuit diagram which shows the electrical structure of the pixel which concerns on 2nd Embodiment. 第1実施形態の比較例に係る電気泳動表示装置における書換動作を示す図である。It is a figure which shows the rewriting operation | movement in the electrophoretic display apparatus which concerns on the comparative example of 1st Embodiment. 第1実施形態の比較例に係る書換期間において、画素電極及び共通電極に印加される電圧を電気力線と共に示す図である。It is a figure which shows the voltage applied to a pixel electrode and a common electrode with an electric force line in the rewriting period which concerns on the comparative example of 1st Embodiment. 電気泳動表示装置を適用した電子機器の一例としての電子ペーパーの構成を示す斜視図である。It is a perspective view which shows the structure of the electronic paper as an example of the electronic device to which the electrophoretic display apparatus is applied. 電気泳動表示装置を適用した電子機器の他の例としての電子ノートの構成を示す斜視図である。It is a perspective view which shows the structure of the electronic notebook as another example of the electronic device to which an electrophoretic display apparatus is applied.

以下図面を参照しながら、本発明に係る電気泳動表示装置、及び該電気泳動表示装置を備える電子機器の各実施形態を説明する。   Hereinafter, embodiments of an electrophoretic display device according to the present invention and an electronic apparatus including the electrophoretic display device will be described with reference to the drawings.

<電気泳動表示装置>
<第1実施形態>
本発明に係る電気泳動表示装置の第1実施形態について、図1乃至図5を参照して説明する。
<Electrophoretic display device>
<First Embodiment>
A first embodiment of an electrophoretic display device according to the present invention will be described with reference to FIGS.

(電気泳動表示装置の構成)
先ず、本実施形態に係る電気泳動表示装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、本実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。
(Configuration of electrophoretic display device)
First, the overall configuration of the electrophoretic display device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a block diagram showing the overall configuration of the electrophoretic display device according to this embodiment.

図1において、本実施形態に係る電気泳動表示装置1は、表示部3と、コントローラー10と、走査線駆動回路60と、データ線駆動回路70と、対向電極変調回路150とを備えている。   In FIG. 1, the electrophoretic display device 1 according to the present embodiment includes a display unit 3, a controller 10, a scanning line driving circuit 60, a data line driving circuit 70, and a counter electrode modulation circuit 150.

表示部3には、m行×n列分の画素20がマトリックス状(二次元平面的)に配列されている。また、表示部3には、m本の走査線40(即ち、走査線Y1、Y2、…、Ym)と、n本のデータ線50(即ち、データ線X1、X2、…、Xn)とが互いに交差するように設けられている。具体的には、m本の走査線40は、行方向(即ち、X方向)に延在し、n本のデータ線50は、列方向(即ち、Y方向)に延在している。m本の走査線40とn本のデータ線50との交差に対応して画素20が配置されている。   In the display unit 3, m rows × n columns of pixels 20 are arranged in a matrix (in a two-dimensional plane). The display unit 3 includes m scanning lines 40 (that is, scanning lines Y1, Y2,..., Ym) and n data lines 50 (that is, data lines X1, X2,..., Xn). It is provided so as to cross each other. Specifically, the m scanning lines 40 extend in the row direction (that is, the X direction), and the n data lines 50 extend in the column direction (that is, the Y direction). The pixels 20 are arranged corresponding to the intersections of the m scanning lines 40 and the n data lines 50.

コントローラー10は、走査線駆動回路60、データ線駆動回路70及び対向電極変調回路150の動作を制御する。コントローラー10は、例えば、クロック信号、スタートパルス等のタイミング信号を各回路に供給する。   The controller 10 controls operations of the scanning line driving circuit 60, the data line driving circuit 70, and the counter electrode modulation circuit 150. The controller 10 supplies timing signals such as a clock signal and a start pulse to each circuit, for example.

走査線駆動回路60は、コントローラー10から供給されるタイミング信号に基づいて、走査線Y1、Y2、…、Ymの各々に走査信号をパルス的に順次供給する。データ線駆動回路70は、コントローラー10から供給されるタイミング信号に基づいて、データ線X1、X2、…、Xnに画像信号を供給する。画像信号は、高電位レベル(以下「ハイレベル」という。例えば5V)又は低電位レベル(以下「ローレベル」という。例えば0V)の2値的なレベルをとる。   Based on the timing signal supplied from the controller 10, the scanning line driving circuit 60 sequentially supplies a scanning signal in a pulse manner to each of the scanning lines Y1, Y2,. The data line driving circuit 70 supplies image signals to the data lines X1, X2,..., Xn based on the timing signal supplied from the controller 10. The image signal takes a binary level of a high potential level (hereinafter referred to as “high level”, for example, 5 V) or a low potential level (hereinafter referred to as “low level”, for example, 0 V).

対向電極変調回路は、共通電位線93に共通電位Vcomを供給すると共に、保持容量線106に電源電位Vsを供給する。ここで、本実施形態に係る「共通電位線93」及び「保持容量線106」は、本発明に係る「駆動部」の一例を構成する。   The counter electrode modulation circuit supplies the common potential Vcom to the common potential line 93 and supplies the power supply potential Vs to the storage capacitor line 106. Here, the “common potential line 93” and the “retention capacitor line 106” according to the present embodiment constitute an example of the “driving unit” according to the present invention.

尚、コントローラー10、走査線駆動回路60、データ線駆動回路70及び対向電極へ変調回路150には、各種の信号が入出力されるが、本実施形態と特に関係のないものについては説明を省略する。   Various signals are input to and output from the controller 10, the scanning line driving circuit 60, the data line driving circuit 70, and the counter electrode to the modulation circuit 150. However, those not particularly related to the present embodiment are not described here. To do.

次に、電気泳動表示装置1の画素20における原理的構成について、図2を参照して説明する。ここに、図2は、本実施形態に係る画素の電気的な構成を示す等価回路図である。   Next, the basic configuration of the pixel 20 of the electrophoretic display device 1 will be described with reference to FIG. FIG. 2 is an equivalent circuit diagram showing an electrical configuration of the pixel according to the present embodiment.

図2において、画素20は、画素スイッチング用トランジスター24と、画素電極21と、共通電極22と、電気泳動素子23と、保持容量27とを備えている。   In FIG. 2, the pixel 20 includes a pixel switching transistor 24, a pixel electrode 21, a common electrode 22, an electrophoretic element 23, and a storage capacitor 27.

画素スイッチング用トランジスター24は、例えばN型トランジスターで構成されている。画素スイッチング用トランジスター24は、そのゲートが走査線40に電気的に接続されており、そのソースがデータ線50に電気的に接続されており、そのドレインが画素電極21及び保持容量27に電気的に接続されている。   The pixel switching transistor 24 is composed of, for example, an N-type transistor. The pixel switching transistor 24 has a gate electrically connected to the scanning line 40, a source electrically connected to the data line 50, and a drain electrically connected to the pixel electrode 21 and the storage capacitor 27. It is connected to the.

画素スイッチング用トランジスター24は、データ線駆動回路70(図1参照)からデータ線50を介して供給される画像信号を、走査線駆動回路60(図1参照)から走査線40を介してパルス的に供給される走査信号に応じたタイミングで、画素電極21及び保持容量27に出力する。   The pixel switching transistor 24 is configured to pulse the image signal supplied from the data line driving circuit 70 (see FIG. 1) via the data line 50 via the scanning line 40 from the scanning line driving circuit 60 (see FIG. 1). Are output to the pixel electrode 21 and the storage capacitor 27 at a timing corresponding to the scanning signal supplied to the pixel.

画素電極21には、データ線駆動回路70からデータ線50及び画素スイッチング用トランジスター24を介して、画像信号が供給される。画素電極21は、電気泳動素子23を介して共通電極22と互いに対向するように配置されている。   An image signal is supplied to the pixel electrode 21 from the data line driving circuit 70 via the data line 50 and the pixel switching transistor 24. The pixel electrode 21 is disposed so as to face the common electrode 22 through the electrophoretic element 23.

共通電極22は、共通電位Vcomが供給される共通電位線93に電気的に接続されている。   The common electrode 22 is electrically connected to a common potential line 93 to which a common potential Vcom is supplied.

電気泳動素子23は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。   The electrophoretic element 23 is composed of a plurality of microcapsules each containing electrophoretic particles.

保持容量27は、誘電体膜を介して対向配置された一対の電極からなり、一方の電極が、画素電極21及び画素スイッチング用トランジスター24に電気的に接続され、他方の電極が保持容量線106に電気的に接続されている。保持容量27によって画像信号を一定期間だけ維持することができる。   The storage capacitor 27 is composed of a pair of electrodes opposed to each other via a dielectric film, one electrode is electrically connected to the pixel electrode 21 and the pixel switching transistor 24, and the other electrode is the storage capacitor line 106. Is electrically connected. The image signal can be maintained for a certain period by the holding capacitor 27.

(電気泳動表示装置の動作)
次に、電気泳動表示装置1の動作時において表示画像を更新する際の動作について、図3及び図4を参照して説明する。ここに、図3は、本実施形態に係る電気泳動表示装置における書換動作を示す図であり、図4は、本実施形態に係る書換期間において、画素電極及び共通電極に印加される電圧を示すタイミングチャートである。尚、電気泳動粒子は、負に帯電した白い電気泳動粒子と、正に帯電した黒い電気泳動粒子とを含むものとする。また、「白」を「第1階調」、「黒」を「第2階調」とする。
(Operation of electrophoretic display device)
Next, an operation for updating a display image during the operation of the electrophoretic display device 1 will be described with reference to FIGS. 3 and 4. FIG. 3 is a diagram showing a rewrite operation in the electrophoretic display device according to the present embodiment, and FIG. 4 shows voltages applied to the pixel electrode and the common electrode in the rewrite period according to the present embodiment. It is a timing chart. The electrophoretic particles include negatively charged white electrophoretic particles and positively charged black electrophoretic particles. “White” is defined as “first gradation”, and “black” is defined as “second gradation”.

図3(a)の状態では、表示部3に、第1画像として、白の背景上に黒で描かれた第1の図形が表示されている。ここで、図3(a)において、黒である領域を領域a、白である領域を領域bとする。尚、第1画像が書き込まれる直前には、表示部3全体が白表示となっている。第1画像が書き込まれる際には、図4に示すように、共通電極22はローレベルとされる。また、領域aに対応する画素20の画素電極21はハイレベルとされると共に、領域b(後述する領域c含む)に対応する画素20の画素電極21はローレベルとされる。   In the state of FIG. 3A, a first graphic drawn in black on a white background is displayed on the display unit 3 as a first image. Here, in FIG. 3A, a black region is a region a, and a white region is a region b. Note that, immediately before the first image is written, the entire display unit 3 is displayed in white. When the first image is written, the common electrode 22 is at a low level as shown in FIG. Further, the pixel electrode 21 of the pixel 20 corresponding to the region a is set to the high level, and the pixel electrode 21 of the pixel 20 corresponding to the region b (including a region c described later) is set to the low level.

これにより、領域aにおいてのみ黒い電気泳動粒子が共通電極22側に移動し、図3(a)に示すような第1画像が表示される。第1画像の書き込み後は、共通電極22及び全ての画素電極21がローレベルとされることによって表示内容(即ち、第1画像)が保持される(図4における期間(i)参照)。   As a result, the black electrophoretic particles move to the common electrode 22 side only in the region a, and a first image as shown in FIG. 3A is displayed. After writing the first image, the display content (that is, the first image) is held by setting the common electrode 22 and all the pixel electrodes 21 to the low level (see period (i) in FIG. 4).

次に、第1画像から第2画像(後述する図3(d)参照)に表示画像を変更する前に、図3(b)に示すように、領域aと、領域bのうち領域aに隣接すると共に該領域aを囲む領域である領域cとが白表示にされ第1画像が消去される。この際、共通電極22及び領域b(領域c含まず)に対応する画素20の画素電極21はハイレベルとされる。また、領域a及び領域cに夫々対応する画素20の画素電極21はローレベルとされる(図4における期間(ii)参照)。これにより、領域aにおいてのみ黒い電気泳動粒子が画素電極21側に移動し第1の図形が消去される。   Next, before changing the display image from the first image to the second image (see FIG. 3D to be described later), as shown in FIG. The adjacent area and the area c surrounding the area a are displayed in white, and the first image is erased. At this time, the pixel electrode 21 of the pixel 20 corresponding to the common electrode 22 and the region b (excluding the region c) is set to the high level. Further, the pixel electrode 21 of the pixel 20 corresponding to each of the region a and the region c is set to the low level (see period (ii) in FIG. 4). As a result, the black electrophoretic particles move toward the pixel electrode 21 only in the region a, and the first figure is erased.

尚、領域cの幅(即ち、領域aの外縁と領域cの外縁との間の距離)は、一画素の大きさに対応する幅であることが望ましい。   Note that the width of the region c (that is, the distance between the outer edge of the region a and the outer edge of the region c) is desirably a width corresponding to the size of one pixel.

次に、図3(c)に示すように、表示部3全体が白表示にされる。この際、共通電極22はハイレベルとされる。他方、全ての画素20の画素電極21はローレベルとされる(図4における期間(iii)参照)。   Next, as shown in FIG. 3C, the entire display unit 3 is displayed in white. At this time, the common electrode 22 is set to a high level. On the other hand, the pixel electrodes 21 of all the pixels 20 are set to a low level (see period (iii) in FIG. 4).

次に、図3(d)に示すように、表示部3に、第2画像として、白の背景上に黒で描かれた第2の図形が表示される。ここで、図3(d)において、黒である領域を領域dとする。第2画像が書き込まれる際には、共通電極22はローレベルとされる。また、領域dに対応する画素20の画素電極21はハイレベルとされる。尚、表示部3のうち領域d以外の領域に対応する画素20の画素電極21はローレベルとされる。これにより、領域dにおいてのみ黒い電気泳動粒子が共通電極22側に移動し、図3(d)に示すような第2画像が表示される。   Next, as shown in FIG. 3D, a second graphic drawn in black on a white background is displayed on the display unit 3 as a second image. Here, in FIG. 3D, a black region is defined as a region d. When the second image is written, the common electrode 22 is at a low level. Further, the pixel electrode 21 of the pixel 20 corresponding to the region d is set to the high level. Note that the pixel electrode 21 of the pixel 20 corresponding to a region other than the region d in the display unit 3 is set to a low level. As a result, the black electrophoretic particles move toward the common electrode 22 only in the region d, and a second image as shown in FIG. 3D is displayed.

ここで、本実施形態の比較例に係る電気泳動表示装置の動作時において表示画像を更新する際の動作について、図9及び図10を参照して説明する。ここに、図9は、図3と同趣旨の、本実施形態の比較例に係る電気泳動表示装置における書換動作を示す図であり、図10は、本実施形態の比較例に係る書換期間において、画素電極及び共通電極に印加される電圧を電気力線と共に示す図である。   Here, an operation for updating the display image during the operation of the electrophoretic display device according to the comparative example of the present embodiment will be described with reference to FIGS. 9 and 10. FIG. 9 is a diagram showing the rewriting operation in the electrophoretic display device according to the comparative example of the present embodiment having the same meaning as in FIG. 3, and FIG. 10 is a diagram illustrating the rewriting period according to the comparative example of the present embodiment. FIG. 4 is a diagram illustrating a voltage applied to a pixel electrode and a common electrode together with lines of electric force.

先ず、本実施形態と同様に、比較例に係る電気泳動表示装置の表示部3に、第1画像として、白の背景上に黒で描かれた第1の図形が表示されているとする(図9(a)参照)。比較例に係る電気泳動表示装置では、第1の図形を反転消去する際に、共通電極22がハイレベルとされると共に、領域aに対応する画素20の画素電極21のみローレベルとされる。これにより、領域aにおいてのみ黒い電気泳動粒子が画素電極21側に移動する。   First, as in the present embodiment, it is assumed that the first graphic drawn in black on the white background is displayed as the first image on the display unit 3 of the electrophoretic display device according to the comparative example ( FIG. 9 (a)). In the electrophoretic display device according to the comparative example, when the first graphic is inverted and erased, the common electrode 22 is set to the high level, and only the pixel electrode 21 of the pixel 20 corresponding to the region a is set to the low level. As a result, the black electrophoretic particles move toward the pixel electrode 21 only in the region a.

しかしながら、図10に示すように、領域aの端部に対応する画素20の画素電極21aと、領域bの領域aと隣接する部分に対応する画素20の画素電極21bとの電位が相互に異なるため、画素電極21a及び画素電極21b間にも電界が生じてしまう。すると、領域aの端部に対応する画素20の少なくとも一部が白表示とならない(即ち、反転されない)。この結果、領域aと領域bとの境界部分に、図9(b)に示すような焼き付きが生じる可能性がある。   However, as shown in FIG. 10, the potentials of the pixel electrode 21a of the pixel 20 corresponding to the end of the region a and the pixel electrode 21b of the pixel 20 corresponding to the portion adjacent to the region a of the region b are different from each other. Therefore, an electric field is also generated between the pixel electrode 21a and the pixel electrode 21b. Then, at least a part of the pixels 20 corresponding to the end of the region a does not display white (that is, is not inverted). As a result, burn-in as shown in FIG. 9B may occur at the boundary between the region a and the region b.

しかるに本実施形態に係る電気泳動表示装置1では、上述の如く、第1画像の反転消去時に、領域a及び領域cに夫々対応する画素20の画素電極21がローレベルとされると共に、共通電極22がハイレベルとされる。この結果、領域aの端部に対応する画素20の画素電極と、領域cの領域aと隣接する部分に対応する画素20の画素電極との電位が等しくなり、領域aと領域cとの境界部分が黒表示となること(即ち、反転されないこと)はない。従って、当該電気泳動表示装置1の表示部3における焼き付きを防止することができる。   However, in the electrophoretic display device 1 according to the present embodiment, as described above, when the first image is inverted and erased, the pixel electrode 21 of the pixel 20 corresponding to each of the region a and the region c is set to the low level, and the common electrode 22 is set to the high level. As a result, the potentials of the pixel electrode of the pixel 20 corresponding to the end of the region a and the pixel electrode of the pixel 20 corresponding to the portion adjacent to the region a of the region c become equal, and the boundary between the region a and the region c The portion is not black (that is, not inverted). Therefore, burn-in in the display unit 3 of the electrophoretic display device 1 can be prevented.

尚、図3では、第1の図形が矩形である場合を例として挙げたが、表示部3に表示される図形が、図5に示すようなリング状の場合、画像の反転消去時には、領域aと、領域aの外側の縁から該領域aの側とは反対側(即ち、外側)に所定幅だけずれた輪郭線を有する領域c1と、領域aの内側の縁から該領域aの側とは反対側(即ち、中心側)に所定幅だけすれた輪郭線を有する領域c2とに夫々対応する画素20の画素電極21がローレベルとされると共に、共通電極22がハイレベルとされる。ここに、図5は、本実施形態に係る電気泳動表示装置の表示部に表示される画像の一例を示す図である。   3 exemplifies the case where the first graphic is a rectangle. However, when the graphic displayed on the display unit 3 is a ring shape as shown in FIG. a, a region c1 having a contour line shifted by a predetermined width from the outer edge of the region a to the side opposite to the region a side (ie, the outer side), and the region a side from the inner edge of the region a The pixel electrode 21 of the pixel 20 corresponding to the region c2 having the contour line shifted by a predetermined width on the opposite side (ie, the center side) is set to the low level, and the common electrode 22 is set to the high level. . FIG. 5 is a diagram showing an example of an image displayed on the display unit of the electrophoretic display device according to this embodiment.

尚、本実施形態に係る「領域a」及び「領域b」は、夫々、本発明に係る「第2領域」及び「第1領域」の一例であり、本実施形態に係る「領域c」、「領域c1」及び「領域c2」は、本発明に係る「第3領域」の一例である。また、本実施形態に係る「反転消去期間(図4の期間(ii)参照)」及び「全白消去期間(図4の期間(iii)参照)」は、夫々、本発明に係る「第1期間」及び「第2期間」の一例である。   The “region a” and “region b” according to the present embodiment are examples of the “second region” and the “first region” according to the present invention, respectively, and the “region c” according to the present embodiment, The “region c1” and “region c2” are examples of the “third region” according to the present invention. In addition, the “inversion erasing period (see period (ii) in FIG. 4)” and the “all white erasing period (see period (iii) in FIG. 4)” according to the present embodiment are respectively “first” according to the present invention. It is an example of “period” and “second period”.

<変形例>
次に、本実施形態の変形例に係る電気泳動表示装置の動作時において表示画像を更新する際の動作について、図6を参照して説明する。ここに、図6は、図4と同趣旨の、本実施形態の変形例に係る書換期間において、画素電極及び共通電極に印加される電圧を示すタイミングチャートである。
<Modification>
Next, an operation for updating a display image during the operation of the electrophoretic display device according to the modification of the present embodiment will be described with reference to FIG. FIG. 6 is a timing chart showing voltages applied to the pixel electrode and the common electrode during the rewriting period according to the modification of the present embodiment, which has the same meaning as FIG.

本変形例では、反転消去期間(図6の期間(ii)参照)の後に、全白消去期間(図4の期間(iii)参照)に代えて、比較的短い期間で全白表示と全黒表示とを繰り返し行う消去期間(図6の期間(iii)参照)を設けている。尚、全白表示と全黒表示との繰り返しは、1ミリ秒乃至10ミリ秒の周期で行うことが望ましい。   In this modification, instead of the all white erasing period (see period (iii) in FIG. 4) after the inversion erasing period (see period (ii) in FIG. 6), all white display and all black are performed in a relatively short period. An erasing period (see period (iii) in FIG. 6) in which display is repeatedly performed is provided. It should be noted that it is desirable to repeat the all white display and the all black display with a period of 1 millisecond to 10 milliseconds.

比較的短い期間で全白表示と全黒表示とが繰り返されることにより、分散媒体中で電気泳動粒子が比較的よく攪拌されるので、画像消去時の残像や経時的な残像の低減又は軽減を図ることができる。   By repeating all white display and all black display in a relatively short period of time, the electrophoretic particles are stirred relatively well in the dispersion medium, so that the afterimage during image erasing and the afterimage over time can be reduced or reduced. Can be planned.

<第2実施形態>
本発明の電気泳動表示装置に係る第2実施形態を、図7及び図8を参照して説明する。第2実施形態では、表示部等の構成が一部異なる以外は、第1実施形態の構成と同様である。よって、第2実施形態について、第1実施形態と重複する説明を省略すると共に、図面上における共通箇所には同一符号を付して示し、基本的に異なる点についてのみ、図7及び図8を参照して説明する。ここに、図7は、図1と同趣旨の、本実施形態に係る電気泳動表示装置の全体構成を示すブロック図であり、図8は、図2と同趣旨の、本実施形態に係る画素の電気的な構成を示す等価回路図である。
Second Embodiment
A second embodiment of the electrophoretic display device of the present invention will be described with reference to FIGS. The second embodiment is the same as the first embodiment except that the configuration of the display unit and the like is partially different. Therefore, in the second embodiment, the description overlapping with that of the first embodiment is omitted, and the common portions in the drawings are denoted by the same reference numerals, and only FIGS. 7 and 8 are basically different only. The description will be given with reference. FIG. 7 is a block diagram showing the overall configuration of the electrophoretic display device according to the present embodiment having the same concept as in FIG. 1, and FIG. 8 is a pixel according to the present embodiment having the same concept as in FIG. It is an equivalent circuit diagram showing the electrical configuration of

(電気泳動表示装置の構成)
図7において、本実施形態に係る電気泳動表示装置2は、表示部3と、走査線駆動回路60と、データ線駆動回路70と、コントローラー10と、電源回路200とを備えている。
(Configuration of electrophoretic display device)
In FIG. 7, the electrophoretic display device 2 according to the present embodiment includes a display unit 3, a scanning line driving circuit 60, a data line driving circuit 70, a controller 10, and a power supply circuit 200.

コントローラー10は、走査線駆動回路60、データ線駆動回路70及び電源回路200の動作を制御する。   The controller 10 controls operations of the scanning line driving circuit 60, the data line driving circuit 70, and the power supply circuit 200.

電源回路200は、高電位電源線91に高電位電源電位Vddを供給し、低電位電源線92に低電位電源電位Vssを供給し、共通電位線93に共通電位Vcomを供給し、第1の制御線94に第1の電位S1を供給し、第2の制御線95に第2の電位S2を供給する。尚、ここでは図示を省略するが、高電位電源線91、低電位電源線92、共通電位線93、第1の制御線94及び第2の制御線95の各々は、電気的なスイッチを介して電源回路200に電気的に接続されている。   The power supply circuit 200 supplies the high potential power supply line Vdd to the high potential power supply line 91, supplies the low potential power supply line Vss to the low potential power supply line 92, supplies the common potential Vcom to the common potential line 93, and A first potential S1 is supplied to the control line 94, and a second potential S2 is supplied to the second control line 95. Although not shown here, each of the high potential power supply line 91, the low potential power supply line 92, the common potential line 93, the first control line 94, and the second control line 95 is connected via an electrical switch. The power supply circuit 200 is electrically connected.

また、各画素20は、高電位電源線91、低電位電源線92、共通電位線93、第1の制御線94及び第2の制御線95に電気的に接続されている。高電位電源線91、低電位電源線92、共通電位線93、第1の制御線94及び第2の制御線95は夫々、典型的には図7中に示すように行方向(X方向)に沿って配列する画素20からなる画素列毎に、画素列に属する画素20に共通に配線される。   Each pixel 20 is electrically connected to a high potential power line 91, a low potential power line 92, a common potential line 93, a first control line 94, and a second control line 95. The high potential power supply line 91, the low potential power supply line 92, the common potential line 93, the first control line 94, and the second control line 95 are typically in the row direction (X direction) as shown in FIG. Each pixel column composed of the pixels 20 arranged along the line is wired in common to the pixels 20 belonging to the pixel column.

電源回路200は、電源部210と、共通電位供給回路220と、DC−DCコンバーター230と、発振回路240とを備えている。   The power supply circuit 200 includes a power supply unit 210, a common potential supply circuit 220, a DC-DC converter 230, and an oscillation circuit 240.

電源部210は、1次電池或いは2次電池であり、共通電位供給回路220、DC−DCコンバーター230及び発振回路240に電力を供給している。電源部210は、電源電圧Vdc(例えば3V)を出力する。尚、本実施形態では、電源部210は、共通電位供給回路220、DC−DCコンバーター230及び発振回路240にのみ電力を供給しているが、これに限定されず、他の回路、例えばコントローラー10等に電力を供給してもよい。   The power supply unit 210 is a primary battery or a secondary battery, and supplies power to the common potential supply circuit 220, the DC-DC converter 230, and the oscillation circuit 240. The power supply unit 210 outputs a power supply voltage Vdc (for example, 3V). In the present embodiment, the power supply unit 210 supplies power only to the common potential supply circuit 220, the DC-DC converter 230, and the oscillation circuit 240. However, the present invention is not limited to this, and other circuits, for example, the controller 10 Or the like.

共通電位供給回路220は、共通電位線93にスイッチ93s(図8参照)を介して電気的に接続されており、DC−DCコンバーター230から印加される電圧に基づいて、共通電位Vcomを出力する。本実施形態では、共通電位供給回路220は、第1の制御線94にスイッチ94s(図8参照)を介して電気的に接続されており、共通電位Vcomを第1の電位S1として第1の制御線94に出力する。尚、本実施形態に係る「高電位電源線91」、「低電位電源線92」、「共通電位線93」、「第1の制御線94」及び「第2の制御線95」は、本発明に係る「駆動部」の他の例を構成する。   The common potential supply circuit 220 is electrically connected to the common potential line 93 via a switch 93s (see FIG. 8), and outputs the common potential Vcom based on the voltage applied from the DC-DC converter 230. . In the present embodiment, the common potential supply circuit 220 is electrically connected to the first control line 94 via a switch 94s (see FIG. 8), and the common potential Vcom is set to the first potential S1 and the first potential Scom1 is set. Output to the control line 94. The “high potential power supply line 91”, “low potential power supply line 92”, “common potential line 93”, “first control line 94”, and “second control line 95” according to the present embodiment are Another example of the “drive unit” according to the invention is configured.

DC−DCコンバーター230は、高電位電源線91にスイッチ91s(図8参照)を介して電気的に接続されており、電源部210から印加された電源電圧Vdc(例えば3V)に基づいて、高電位VH(例えば12V)を生成して高電位電源電位Vddとして出力する。   The DC-DC converter 230 is electrically connected to the high-potential power supply line 91 via a switch 91s (see FIG. 8), and based on the power supply voltage Vdc (for example, 3V) applied from the power supply unit 210, the DC-DC converter 230 A potential VH (for example, 12V) is generated and output as a high potential power supply potential Vdd.

発振回路240は、例えばリングオシレーター等を含んでなる発振回路であり、DC−DCコンバーター230にクロック信号を供給する。発振回路240は、コントローラー10の制御下で、その出力するクロック信号の周波数を変更可能に構成されている。   The oscillation circuit 240 is an oscillation circuit including a ring oscillator, for example, and supplies a clock signal to the DC-DC converter 230. The oscillation circuit 240 is configured to be able to change the frequency of the output clock signal under the control of the controller 10.

また、電源回路200は、グランドに電気的に接続されることにより低電位VLとされた接地端子(図示省略)を備えており、この接地端子から低電位電源線92に低電位VLを低電位電源電位Vssとして出力している。   The power supply circuit 200 also includes a ground terminal (not shown) that is set to a low potential VL by being electrically connected to the ground. The low potential VL is applied to the low potential power line 92 from the ground terminal. It is output as the power supply potential Vss.

尚、本実施形態では、第2の制御線95は、スイッチ95s(図8参照)を介して、DC−DCコンバーター230及び上述した接地電位と電気的に接続可能に構成されており、第2の制御線95には、DC−DCコンバーター230から出力される高電位VHと接地端子から出力される低電位VLとが切り替えられて第2の電位S2として出力される。   In the present embodiment, the second control line 95 is configured to be electrically connectable to the DC-DC converter 230 and the above-described ground potential via the switch 95s (see FIG. 8). The control line 95 is switched between the high potential VH output from the DC-DC converter 230 and the low potential VL output from the ground terminal, and is output as the second potential S2.

次に、電気泳動表示装置2の画素20における原理的構成について、図8を参照して説明する。   Next, the basic configuration of the pixel 20 of the electrophoretic display device 2 will be described with reference to FIG.

図8において、画素20は、画素スイッチング用トランジスター24と、メモリー回路25と、スイッチ回路110と、画素電極21と、共通電極22と、電気泳動素子23とを備えている。   In FIG. 8, the pixel 20 includes a pixel switching transistor 24, a memory circuit 25, a switch circuit 110, a pixel electrode 21, a common electrode 22, and an electrophoretic element 23.

画素スイッチング用トランジスター24は、例えばN型トランジスターで構成されている。画素スイッチング用トランジスター24は、そのゲートが走査線40に電気的に接続されており、そのソースがデータ線50に電気的に接続されており、そのドレインがメモリー回路25の入力端子N1に電気的に接続されている。画素スイッチング用トランジスター24は、データ線駆動回路70(図7参照)からデータ線50を介して供給される画像信号を、走査線駆動回路60(図7参照)から走査線40を介してパルス的に供給される走査信号に応じたタイミングで、メモリー回路25の入力端子N1に出力する。   The pixel switching transistor 24 is composed of, for example, an N-type transistor. The pixel switching transistor 24 has its gate electrically connected to the scanning line 40, its source electrically connected to the data line 50, and its drain electrically connected to the input terminal N 1 of the memory circuit 25. It is connected to the. The pixel switching transistor 24 is configured to pulse the image signal supplied from the data line driving circuit 70 (see FIG. 7) via the data line 50 via the scanning line 40 from the scanning line driving circuit 60 (see FIG. 7). Is output to the input terminal N1 of the memory circuit 25 at a timing corresponding to the scanning signal supplied to the memory circuit 25.

メモリー回路25は、インバータ回路25a及び25bを有しており、SRAM(Static Random Access Memory)として構成されている。   The memory circuit 25 includes inverter circuits 25a and 25b, and is configured as an SRAM (Static Random Access Memory).

インバータ回路25a及び25bは、互いの入力端子に他方の出力端子が電気的に接続されたループ構造を有している。即ち、インバータ回路25aの入力端子とインバータ回路25bの出力端子とが互いに電気的に接続され、インバータ回路25bの入力端子とインバータ回路25aの出力端子とが互いに電気的に接続されている。インバータ回路25aの入力端子が、メモリー回路25の入力端子N1として構成されており、インバータ回路25aの出力端子が、メモリー回路25の出力端子N2として構成されている。   The inverter circuits 25a and 25b have a loop structure in which the other output terminal is electrically connected to the input terminals of each other. That is, the input terminal of the inverter circuit 25a and the output terminal of the inverter circuit 25b are electrically connected to each other, and the input terminal of the inverter circuit 25b and the output terminal of the inverter circuit 25a are electrically connected to each other. The input terminal of the inverter circuit 25a is configured as the input terminal N1 of the memory circuit 25, and the output terminal of the inverter circuit 25a is configured as the output terminal N2 of the memory circuit 25.

インバータ回路25aは、N型トランジスター25a1及びP型トランジスター25a2を有している。N型トランジスター25a1及びP型トランジスター25a2のゲートは、メモリー回路25の入力端子N1に電気的に接続されている。N型トランジスター25a1のソースは、低電位電源電位Vssが供給される低電位電源線92に電気的に接続されている。P型トランジスター25a2のソースは、高電位電源電位Vddが供給される高電位電源線91に電気的に接続されている。N型トランジスター25a1及びP型トランジスター25a2のドレインは、メモリー回路25の出力端子N2に電気的に接続されている。   The inverter circuit 25a has an N-type transistor 25a1 and a P-type transistor 25a2. The gates of the N-type transistor 25 a 1 and the P-type transistor 25 a 2 are electrically connected to the input terminal N 1 of the memory circuit 25. The source of the N-type transistor 25a1 is electrically connected to a low potential power supply line 92 to which a low potential power supply potential Vss is supplied. The source of the P-type transistor 25a2 is electrically connected to a high potential power supply line 91 to which a high potential power supply potential Vdd is supplied. The drains of the N-type transistor 25 a 1 and the P-type transistor 25 a 2 are electrically connected to the output terminal N 2 of the memory circuit 25.

インバータ回路25bは、N型トランジスター25b1及びP型トランジスター25b2を有している。N型トランジスター25b1及びP型トランジスター25b2のゲートは、メモリー回路25の出力端子N2に電気的に接続されている。N型トランジスター25b1のソースは、低電位電源電位Vssが供給される低電位電源線92に電気的に接続されている。P型トランジスター25b2のソースは、高電位電源電位Vddが供給される高電位電源線91に電気的に接続されている。N型トランジスター25b1及びP型トランジスター25b2のドレインは、メモリー回路25の入力端子N1に電気的に接続されている。   The inverter circuit 25b has an N-type transistor 25b1 and a P-type transistor 25b2. The gates of the N-type transistor 25 b 1 and the P-type transistor 25 b 2 are electrically connected to the output terminal N 2 of the memory circuit 25. The source of the N-type transistor 25b1 is electrically connected to a low potential power supply line 92 to which a low potential power supply potential Vss is supplied. The source of the P-type transistor 25b2 is electrically connected to a high potential power supply line 91 to which a high potential power supply potential Vdd is supplied. The drains of the N-type transistor 25 b 1 and the P-type transistor 25 b 2 are electrically connected to the input terminal N 1 of the memory circuit 25.

メモリー回路25は、その入力端子N1にハイレベルの画像信号が入力されると、その出力端子N2から低電位電源電位Vssを出力し、その入力端子N1にローレベルの画像信号が入力されると、その出力端子N2から高電位電源電位Vddを出力する。即ち、メモリー回路25は、入力された画像信号がハイレベルであるかローレベルであるかに応じて、低電位電源電位Vss又は高電位電源電位Vddを出力する。言い換えれば、メモリー回路25は、入力された画像信号を、低電位電源電位Vss又は高電位電源電位Vddとして記憶可能に構成されている。   When a high level image signal is input to the input terminal N1, the memory circuit 25 outputs a low potential power supply potential Vss from the output terminal N2, and when a low level image signal is input to the input terminal N1. The high potential power supply potential Vdd is output from the output terminal N2. That is, the memory circuit 25 outputs the low potential power supply potential Vss or the high potential power supply potential Vdd depending on whether the input image signal is at a high level or a low level. In other words, the memory circuit 25 is configured to be able to store the input image signal as the low potential power supply potential Vss or the high potential power supply potential Vdd.

スイッチ回路110は、第1のトランスミッションゲート111及び第2のトランスミッションゲート112を備えている。   The switch circuit 110 includes a first transmission gate 111 and a second transmission gate 112.

第1のトランスミッションゲート111は、P型トランジスター111p及びN型トランジスター111nを備えている。P型トランジスター111p及びN型トランジスター111nのソースは、第1の制御線94に電気的に接続されている。P型トランジスター111p及びN型トランジスター111nのドレインは、画素電極21に電気的に接続されている。P型トランジスター111pのゲートは、メモリー回路25の入力端子N1に電気的に接続されており、N型トランジスター111nのゲートは、メモリー回路25の出力端子N2に電気的に接続されている。   The first transmission gate 111 includes a P-type transistor 111p and an N-type transistor 111n. The sources of the P-type transistor 111p and the N-type transistor 111n are electrically connected to the first control line 94. The drains of the P-type transistor 111p and the N-type transistor 111n are electrically connected to the pixel electrode 21. The gate of the P-type transistor 111p is electrically connected to the input terminal N1 of the memory circuit 25, and the gate of the N-type transistor 111n is electrically connected to the output terminal N2 of the memory circuit 25.

第2のトランスミッションゲート112は、P型トランジスター112p及びN型トランジスター112nを備えている。P型トランジスター112p及びN型トランジスター112nのソースは、第2の制御線95に電気的に接続されている。P型トランジスター112p及びN型トランジスター112nのドレインは、画素電極21に電気的に接続されている。P型トランジスター112pのゲートは、メモリー回路25の出力端子N2に電気的に接続されており、N型トランジスター112nのゲートは、メモリー回路25の入力端子N1に電気的に接続されている。   The second transmission gate 112 includes a P-type transistor 112p and an N-type transistor 112n. The sources of the P-type transistor 112p and the N-type transistor 112n are electrically connected to the second control line 95. The drains of the P-type transistor 112p and the N-type transistor 112n are electrically connected to the pixel electrode 21. The gate of the P-type transistor 112p is electrically connected to the output terminal N2 of the memory circuit 25, and the gate of the N-type transistor 112n is electrically connected to the input terminal N1 of the memory circuit 25.

スイッチ回路110は、メモリー回路25に入力される画像信号に応じて、第1の制御線94及び第2の制御線95のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極21に電気的に接続する。   The switch circuit 110 selectively selects one of the first control line 94 and the second control line 95 in accordance with the image signal input to the memory circuit 25, and selects one of the control lines. The control line is electrically connected to the pixel electrode 21.

具体的には、メモリー回路25の入力端子N1にハイレベルの画像信号が入力されると、メモリー回路25からN型トランジスター111n及びP型トランジスター112pのゲートに低電位電源電位Vssが出力されると共に、P型トランジスター111p及びN型トランジスター112nのゲートに高電位電源電位Vddが出力されることにより、第2のトランスミッションゲート112を構成するP型トランジスター112p及びN型トランジスター112nのみがオン状態となり、第1のトランスミッションゲート111を構成するP型トランジスター111p及びN型トランジスター111nはオフ状態となる。   Specifically, when a high-level image signal is input to the input terminal N1 of the memory circuit 25, the low-potential power supply potential Vss is output from the memory circuit 25 to the gates of the N-type transistor 111n and the P-type transistor 112p. Since the high potential power supply potential Vdd is output to the gates of the P-type transistor 111p and the N-type transistor 112n, only the P-type transistor 112p and the N-type transistor 112n constituting the second transmission gate 112 are turned on. The P-type transistor 111p and the N-type transistor 111n constituting one transmission gate 111 are turned off.

一方、メモリー回路25の入力端子N1にローレベルの画像信号が入力されると、メモリー回路25からN型トランジスター111n及びP型トランジスター112pのゲートに高電位電源電位Vddが出力されると共に、P型トランジスター111p及びN型トランジスター112nのゲートに低電位電源電位Vssが出力されることにより、第1のトランスミッションゲート111を構成するP型トランジスター111p及びN型トランジスター111nのみがオン状態となり、第2のトランスミッションゲート112を構成するP型トランジスター112p及びN型トランジスター112nはオフ状態となる。つまり、メモリー回路25の入力端子N1にハイレベルの画像信号が入力された場合には、第2のトランスミッションゲート112のみがオン状態となり、一方、メモリー回路25の入力端子N1にローレベルの画像信号が入力された場合には、第1のトランスミッションゲート111のみがオン状態となる。   On the other hand, when a low-level image signal is input to the input terminal N1 of the memory circuit 25, the high potential power supply potential Vdd is output from the memory circuit 25 to the gates of the N-type transistor 111n and the P-type transistor 112p, and the P-type Since the low-potential power supply potential Vss is output to the gates of the transistor 111p and the N-type transistor 112n, only the P-type transistor 111p and the N-type transistor 111n constituting the first transmission gate 111 are turned on, and the second transmission The P-type transistor 112p and the N-type transistor 112n constituting the gate 112 are turned off. That is, when a high-level image signal is input to the input terminal N1 of the memory circuit 25, only the second transmission gate 112 is turned on, while a low-level image signal is input to the input terminal N1 of the memory circuit 25. Is input, only the first transmission gate 111 is turned on.

複数の画素20の各々の画素電極21は、スイッチ回路110によって画像信号に応じて択一的に選択された第1の制御線94又は第2の制御線95に電気的に接続される。その際、複数の画素20の各々の画素電極21は、スイッチ94s又は95sのオンオフ状態に応じて、第1の電位S1又は第2の電位S2が供給される、或いはハイインピーダンス状態とされる。   Each pixel electrode 21 of the plurality of pixels 20 is electrically connected to the first control line 94 or the second control line 95 that is alternatively selected according to the image signal by the switch circuit 110. At this time, the pixel electrode 21 of each of the plurality of pixels 20 is supplied with the first potential S1 or the second potential S2 or is in a high impedance state according to the on / off state of the switch 94s or 95s.

より具体的には、ローレベルの画像信号が供給される画素20については、第1のトランスミッションゲート111のみがオン状態となり、その画素20の画素電極21は、第1の制御線94に電気的に接続され、スイッチ94sのオンオフ状態に応じて電源回路200から第1の電位S1が供給され、又は、ハイインピーダンス状態とされる。一方、ハイレベルの画像信号が供給される画素20については、第2のトランスミッションゲート112のみがオン状態となり、その画素20の画素電極21は、第2の制御線95に電気的に接続され、スイッチ95sのオンオフ状態に応じて電源回路200から第2の電位S2が供給され、又は、ハイインピーダンス状態とされる。   More specifically, for the pixel 20 to which the low-level image signal is supplied, only the first transmission gate 111 is turned on, and the pixel electrode 21 of the pixel 20 is electrically connected to the first control line 94. The first potential S1 is supplied from the power supply circuit 200 in accordance with the on / off state of the switch 94s, or a high impedance state is established. On the other hand, for the pixel 20 to which the high-level image signal is supplied, only the second transmission gate 112 is turned on, and the pixel electrode 21 of the pixel 20 is electrically connected to the second control line 95, The second potential S2 is supplied from the power supply circuit 200 according to the on / off state of the switch 95s, or the high impedance state is set.

画素電極21は、電気泳動素子23を介して共通電極22と互いに対向するように配置されている。共通電極22は、共通電位Vcomが供給される共通電位線93に電気的に接続されている。   The pixel electrode 21 is disposed so as to face the common electrode 22 through the electrophoretic element 23. The common electrode 22 is electrically connected to a common potential line 93 to which a common potential Vcom is supplied.

<電子機器>
次に、上述した電気泳動表示装置を適用した電子機器について、図11及び図12を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
<Electronic equipment>
Next, electronic devices to which the above-described electrophoretic display device is applied will be described with reference to FIGS. Below, the case where the electrophoretic display device described above is applied to electronic paper and an electronic notebook is taken as an example.

図11は、電子ペーパー1400の構成を示す斜視図である。   FIG. 11 is a perspective view illustrating a configuration of the electronic paper 1400.

図11に示すように、電子ペーパー1400は、上述した実施形態に係る電気泳動表示装置を表示部1401として備えている。電子ペーパー1400は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体1402を備えて構成されている。   As illustrated in FIG. 11, the electronic paper 1400 includes the electrophoretic display device according to the above-described embodiment as a display unit 1401. The electronic paper 1400 has flexibility, and includes a main body 1402 formed of a rewritable sheet having the same texture and flexibility as conventional paper.

図12は、電子ノート1500の構成を示す斜視図である。   FIG. 12 is a perspective view illustrating a configuration of the electronic notebook 1500.

図12に示すように、電子ノート1500は、図11で示した電子ペーパー1400が複数枚束ねられ、カバー1501に挟まれているものである。カバー1501は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段(図示せず)を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。   As shown in FIG. 12, an electronic notebook 1500 is one in which a plurality of electronic papers 1400 shown in FIG. 11 are bundled and sandwiched between covers 1501. The cover 1501 includes display data input means (not shown) for inputting display data sent from an external device, for example. Thereby, according to the display data, the display content can be changed or updated while the electronic paper is bundled.

上述した電子ペーパー1400及び電子ノート1500は、上述した実施形態に係る電気泳動表示装置を備えるので、表示部の焼き付きを防止して、高品質な画像表示を行うことが可能である。   Since the electronic paper 1400 and the electronic notebook 1500 described above include the electrophoretic display device according to the above-described embodiment, it is possible to prevent image sticking and display a high-quality image.

尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。   In addition to these, the electrophoretic display device according to the present embodiment described above can be applied to the display unit of an electronic device such as a wristwatch, a mobile phone, or a portable audio device.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気泳動表示装置及び電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification, and an electrophoretic display device with such a change In addition, electronic devices are also included in the technical scope of the present invention.

1、2…電気泳動表示装置、3…表示部、10…コントローラー、20…画素、21…画素電極、22…共通電極、23…電気泳動素子   DESCRIPTION OF SYMBOLS 1, 2 ... Electrophoretic display apparatus, 3 ... Display part, 10 ... Controller, 20 ... Pixel, 21 ... Pixel electrode, 22 ... Common electrode, 23 ... Electrophoretic element

Claims (6)

互いに対向する画素電極及び共通電極間に電気泳動粒子を含む電気泳動素子が夫々設けられた複数の画素からなる表示部と、
画像データに基づいて、前記画素電極及び前記共通電極間に駆動電圧を印加することにより、前記表示部に前記画像データに対応する画像を表示する駆動部と
を備え、
前記駆動部は、前記表示部に表示される画像を第1画像から第2画像へ書き換える書換期間において、前記第1画像が表示されている期間に第1階調であった領域である第1領域のうち、前記第1画像が表示されている期間に第2階調であった領域である第2領域に隣接すると共に前記第2領域を囲む領域である第3領域と、前記第2領域とに夫々対応する画素の画素電極及び共通電極間に、前記第2領域及び前記第3領域を前記第1階調にする駆動電圧を印加し、前記第1領域のうち、前記第3領域以外の領域に対応する画素の画素電極及び共通電極間に、前記第1階調にする駆動電圧を印加しない、第1期間を設ける
ことを特徴とする電気泳動表示装置。
A display unit composed of a plurality of pixels each provided with an electrophoretic element including electrophoretic particles between a pixel electrode and a common electrode facing each other;
A drive unit that displays an image corresponding to the image data on the display unit by applying a drive voltage between the pixel electrode and the common electrode based on image data;
In the rewriting period in which the image displayed on the display unit is rewritten from the first image to the second image, the driving unit is a region that is the first gradation during the period in which the first image is displayed. Among the regions, a third region that is adjacent to the second region that is the region having the second gradation during the period in which the first image is displayed and that surrounds the second region, and the second region A driving voltage for applying the second gradation and the third area to the first gradation is applied between the pixel electrode and the common electrode of the corresponding pixels, and the first area other than the third area is applied. An electrophoretic display device comprising: a first period in which a driving voltage for the first gradation is not applied between a pixel electrode and a common electrode of a pixel corresponding to the region .
前記第3領域は、前記第2領域の縁から前記第2領域の側とは反対側に所定幅だけずれた輪郭線を有していることを特徴とする請求項1に記載の電気泳動表示装置。   2. The electrophoretic display according to claim 1, wherein the third region has a contour line shifted by a predetermined width from an edge of the second region on a side opposite to the second region side. apparatus. 前記所定幅は、一画素の大きさに対応する幅であることを特徴とする請求項2に記載の電気泳動表示装置。   The electrophoretic display device according to claim 2, wherein the predetermined width is a width corresponding to a size of one pixel. 前記駆動部は、前記第1期間の後に、前記表示部全体の前記画素電極及び前記共通電極に対して前記第1階調にする駆動電圧を印加する第2期間を設けることを特徴とする請求項1乃至3のいずれか一項に記載の電気泳動表示装置。 The drive unit includes a second period in which a drive voltage for applying the first gradation is applied to the pixel electrode and the common electrode of the entire display unit after the first period. Item 4. The electrophoretic display device according to any one of Items 1 to 3. 前記第2期間では、前記駆動部は、前記表示部の全領域における画素電極及び共通電極間に、前記第1階調にする駆動電圧を印加することを特徴とする請求項4に記載の電気泳動表示装置。   5. The electricity according to claim 4, wherein in the second period, the driving unit applies a driving voltage for the first gradation between the pixel electrode and the common electrode in the entire region of the display unit. Electrophoretic display device. 請求項1乃至5のいずれか一項に記載の電気泳動表示装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electrophoretic display device according to claim 1.
JP2009058068A 2008-11-10 2009-03-11 Electrophoretic display device and electronic apparatus Expired - Fee Related JP5343640B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009058068A JP5343640B2 (en) 2009-03-11 2009-03-11 Electrophoretic display device and electronic apparatus
US12/555,048 US8310440B2 (en) 2008-11-10 2009-09-08 Method of driving electrophoretic display device, electrophoretic display device, and electronic apparatus
CN200910208327.7A CN101739959B (en) 2008-11-10 2009-11-10 Method of driving electrophoretic display device, electrophoretic display device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009058068A JP5343640B2 (en) 2009-03-11 2009-03-11 Electrophoretic display device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2010211033A JP2010211033A (en) 2010-09-24
JP5343640B2 true JP5343640B2 (en) 2013-11-13

Family

ID=42971253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009058068A Expired - Fee Related JP5343640B2 (en) 2008-11-10 2009-03-11 Electrophoretic display device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5343640B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5948730B2 (en) * 2011-04-12 2016-07-06 セイコーエプソン株式会社 Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus
JP5768592B2 (en) * 2011-05-10 2015-08-26 セイコーエプソン株式会社 Electro-optical device control method, electro-optical device control device, electro-optical device, and electronic apparatus
JP5919639B2 (en) * 2011-04-15 2016-05-18 セイコーエプソン株式会社 Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus
JP5930006B2 (en) * 2014-11-18 2016-06-08 セイコーエプソン株式会社 Control device, electro-optical device, driving method of electro-optical device, and electronic apparatus
JP6606379B2 (en) * 2015-08-25 2019-11-13 株式会社Lixil Electrophoretic display device and display control method thereof
JP2020187170A (en) * 2019-05-10 2020-11-19 凸版印刷株式会社 Display device and drive method for display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060290649A1 (en) * 2003-05-08 2006-12-28 Koninklijke Philips Electronics N.V. Electrophoretic display and addressing method thereof
JP2005031264A (en) * 2003-07-09 2005-02-03 Canon Inc Display device
US20070126693A1 (en) * 2003-11-21 2007-06-07 Johnson Mark T Method and apparatus for reducing edge image retention in an electrophoretic display device
CN1989541A (en) * 2004-07-27 2007-06-27 皇家飞利浦电子股份有限公司 Driving an electrophoretic display
JP4793754B2 (en) * 2006-01-31 2011-10-12 セイコーエプソン株式会社 Electrophoretic display device, electronic apparatus, driving method of electrophoretic display device, and controller
JP4811715B2 (en) * 2006-02-03 2011-11-09 セイコーエプソン株式会社 Electrophoretic display device, electronic apparatus, driving method of electrophoretic display device, and controller

Also Published As

Publication number Publication date
JP2010211033A (en) 2010-09-24

Similar Documents

Publication Publication Date Title
JP5125974B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP5125378B2 (en) Control method, control device, display body, and information display device
JP2008033241A (en) Electrophoretic device, driving method for electrophoretic device, and electronic apparatus
JP5343640B2 (en) Electrophoretic display device and electronic apparatus
JP4269187B2 (en) Electrophoresis device, electrophoretic device driving method, and electronic apparatus
JP5019177B2 (en) Electrophoretic display device, electronic apparatus, and driving method of electrophoretic display device
JP2007316594A (en) Electrophoresis display device, method of driving electrophoresis display device, and electronic apparatus
JP2008158488A (en) Electrophoretic display device and driving method thereof
JP5600881B2 (en) DC-DC converter circuit, electro-optical device, and electronic apparatus
WO2007069715A1 (en) Display device and drive method thereof
JP2009098302A (en) Electrophoretic display device, electronic apparatus and method of driving electrophoretic display device
JP2008242383A (en) Electrophoretic display device, driving method of electrophoretic display device, and electronic apparatus
KR101803565B1 (en) Electrooptic device, method of driving the same, control circuit of electrooptic device, and electronic instrument
JP2009237273A (en) Electrophoretic display device, method of driving the same, and electronic apparatus
JP2009294593A (en) Electrophoretic display device, electronic device, and driving method of electrophoretic display device
US8587503B2 (en) Electro-optical device, method of driving electro-optical device, control circuit of electro-optical device, and electronic apparatus
JP5304324B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
US20150269891A1 (en) Electrophoretic device and electronic apparatus
JP2009103972A (en) Electrophoretic display apparatus, electronic equipment, and driving method for electrophoretic display apparatus
JP5516890B2 (en) Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus
JP2014056038A (en) Method for driving electrophoretic display unit, the electrophoretic display unit, electronic device, and electronic watch
TW548466B (en) Display device
JP2009098300A (en) Electrophoretic display device, electronic apparatus, and method of driving electrophoretic display device
JP2009229850A (en) Pixel circuit, electrophoretic display device and its driving method, and electronic equipment
JP2010204550A (en) Electrophoretic display device and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111221

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees