JP5223771B2 - 成膜方法、ゲート電極構造の形成方法及び処理装置 - Google Patents

Description

本発明は、半導体ウエハ等に対して加熱による成膜処理等を行う成膜方法、ゲート電極構造の形成方法及び処理装置に関する。

一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理、パターンエッチング処理、酸化拡散処理、改質処理、アニール処理等の各種の熱処理を繰り返し行なって所望のデバイスを製造するが、半導体デバイスが高密度化、多層化及び高集積化するに伴ってその仕様が年々厳しくなっており、これらの各種の熱処理のウエハ面内における均一性の向上及び膜質の向上が特に望まれている。例えば半導体デバイスのゲート絶縁膜を例にとれば、従来はゲート絶縁膜としてシリコン酸化膜（ＳｉＯ_２ ）が主として用いられていたが、上述のように半導体デバイスの高密度化、高集積化、更には動作の高速化等が求められることから、リーク電流を少なく維持しつつゲート絶縁膜の所定の電気的特性を得るために比誘電率がシリコン酸化膜よりも高い材料を用いることが提案されている（例えば特許文献１等）。

このような高い比誘電率の材料（「ｈｉｇｈ−ｋ」とも称される）としては、例えばＨｆＳｉＯＮ等が知られているが、この高い比誘電率の材料膜は、上述したような従来のゲート絶縁膜であるＳｉＯ_２ 膜と比較して、下地層との接合面である界面の特性が良好ではないので、一般的には、高い比誘電率のゲート絶縁膜を形成する前に、極めて厚さの薄いＳｉＯ_２ 膜を界面層として形成し、この界面層上に上記高い比誘電率の材料よりなるゲート絶縁膜を形成して界面特性を高く維持するようにしている。

図１０はこの時の従来のゲート電極構造の一例を示す部分拡大図であり、図１１は従来のゲート電極構造の形成方法の一例を示すフローチャートである。ここでは、被処理体である半導体ウエハＷとして例えばシリコン基板が用いられ、まず、この半導体ウエハＷの表面を希フッ酸の溶液で洗浄して自然酸化膜を除去し（Ｓ１）、この半導体ウエハＷを熱処理装置へ搬入して表面を熱酸化処理することによりＳｉＯ_２ 膜よりなる薄い界面膜２を形成する（Ｓ２）。この熱酸化処理では、酸化ガスとしてＯ_２ ガスを供給し、希釈ガスとして例えばＮ_２ ガスを供給しつつ膜厚の面内均一性を高く維持することを目的として、酸素分圧を高くした状態の雰囲気中で例えば９００℃程度の温度で短時間の熱酸化処理を行っている。

このように、ＳｉＯ_２ 膜よりなる界面膜２を形成したならば、次に、例えばＨｆＳｉＯＮ膜等の薄膜よりなる高い比誘電率のゲート絶縁膜４を形成し（Ｓ３）、更に、このゲート絶縁膜４上に例えばアルミニウム等よりなるゲート電極６を形成する（Ｓ４）。尚、このゲート電極６の両側のウエハ表面には、このゲート電極６をマスクとして不純物が導入されたソースＳとドレインＤとが形成されている。この場合、ＳｉＯ_２ 膜よりなる界面膜２の比誘電率は３．９程度、高い比誘電率の材料よりなるゲート絶縁膜４の比誘電率は、材料にもよるが例えば１３〜２０程度である。また上記界面膜２の厚さは１５〜２０ｎｍ程度である。

特開２０００−０５８８３２号公報

ところで、上述のような従来の界面膜２の形成方法は、半導体デバイスの仕様がそれ程厳しくない場合には、十分に対応できるものであった。しかし、更に薄膜化や高速化が要請されて仕様がより厳しくなった今日にあっては、これに対応することが困難になってきており、上記ＳｉＯ_２ 膜よりなる界面膜２の更なる薄膜化が要請されている。

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、シリコン層の表面をケミカル酸化膜で保護した状態で低酸素分圧酸化を行うことにより、膜厚の面内均一性が高くて且つ欠陥の少ない極めて薄い界面酸化膜を得ることが可能な成膜方法、ゲート電極構造の形成方法及び処理装置を提供することにある。

本発明者等は、界面酸化膜を形成するに際して、シリコン層の表面をケミカル酸化膜で保護した状態で低酸素分圧酸化処理を施すことにより、膜厚の面内均一性が高く且つ欠陥の少ない極めて薄い界面酸化膜を形成することができる、という知見を得ることにより、本発明に至ったものである。

請求項１に係る発明は、被処理体のシリコン層の表面に、比誘電率が７以上のゲート絶縁膜との間に介在される界面酸化層を形成する成膜方法において、前記シリコン層をケミカル洗浄処理することによってケミカル酸化膜を形成するケミカル酸化膜形成工程と、前記ケミカル酸化膜の形成された前記被処理体に対してプロセス温度が９００〜１０００℃の範囲内であると共に酸素分圧が０．２〜２Ｐａの範囲内である雰囲気中であって、前記酸素分圧と前記プロセス温度が、プロセス温度の逆数を横軸にとり、酸素分圧の対数を縦軸にとったグラフにおいてプロセス温度が１０００℃で酸素分圧が２Ｐａの交点と、プロセス温度が９００℃で酸素分圧が０．２Ｐａの交点とを結ぶ線分を含んで該線分よりも上方の領域に位置するようにそれぞれ設定されて熱処理を施すことにより界面酸化膜を形成する熱処理工程と、を有することを特徴とする成膜方法である。

このように、被処理体のシリコン層の表面に、比誘電率が７以上のゲート絶縁膜との間に介在される界面酸化層を形成する成膜方法において、シリコン層の表面をケミカル酸化膜で保護した状態で低酸素分圧酸化処理を施すことができ、これにより膜厚の面内均一性が高く且つ欠陥の少ない極めて薄い界面酸化膜を形成することができる。

この場合、例えば請求項２に記載するように、前記ゲート絶縁膜の比誘電率は、１３〜２０の範囲内に設定されている。

また、例えば請求項３に記載するように、前記ケミカル酸化膜形成工程は、前記シリコン層をＮＨ_３ とＨ_２ Ｏ_２ との混合溶液により表面処理する第１の表面処理ステップと、前記第１の表面処理ステップ後の前記シリコン層をＨＣｌとＨ_２ Ｏ_２ との混合溶液により表面処理する第２の表面処理ステップとを含むことを特徴とする。
また、例えば請求項４に記載するように、前記熱処理工程では、酸化性ガスと希釈ガスとの混合ガスが用いられることを特徴とする。
請求項５の発明は、被処理体の表面のシリコン層の表面に、ゲート電極構造を形成する形成方法において、前記シリコン層の表面に形成されている自然酸化膜を除去する洗浄工程と、請求項１乃至４のいずれか一項に記載の成膜方法を実施して界面酸化層を形成する界面酸化層形成工程と、前記界面酸化層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする。

請求項６の発明は、シリコン層を有する被処理体に対して熱処理を施す処理装置において、真空排気が可能になされた処理容器と、前記処理容器内へ必要なガスを導入するガス導入手段と、前記処理容器内で前記被処理体を支持する支持手段と、前記被処理体を加熱する加熱手段と、請求項１乃至４のいずれか一項に記載の成膜方法の熱処理工程を実施するように装置全体を制御する装置制御部と、を備えたことを特徴とする。
請求項７の発明は、真空排気が可能になされた処理容器と、前記処理容器内へ必要なガスを導入するガス導入手段と、前記処理容器内でシリコン層を有する被処理体を支持する支持手段と、前記被処理体を加熱する加熱手段と、装置全体を制御する装置制御部と、を備えた処理装置により前記被処理体に対して熱処理を施すに際して、請求項１乃至４のいずれか一項に記載の成膜方法の熱処理工程を実施するように前記処理装置を制御するコンピュータに読み取り可能なプログラムを記載することを特徴とする記憶媒体である。

本発明の成膜方法、ゲート電極構造の形成方法及び処理装置によれば、次のように優れた作用効果を発揮することができる。
被処理体のシリコン層の表面に、比誘電率が７以上のゲート絶縁膜との間に介在される界面酸化層を形成する成膜方法において、シリコン層の表面をケミカル酸化膜で保護した状態で低酸素分圧酸化処理を施すことができ、これにより膜厚の面内均一性が高く且つ欠陥の少ない極めて薄い界面酸化膜を形成することができる。

本発明の成膜方法の一部である熱処理工程を行う処理装置の一例を示す断面構成図である。 本発明方法を用いて形成されるゲート電極構造の一例を示す概略部分拡大図である。 本発明のゲート電極構造の形成方法の各工程を示すフローチャートである。 界面酸化層の形成方法の各工程を示すフローチャートである。 界面酸化膜を形成する熱処理を行う際のプロセス条件の範囲を説明するグラフである。 図５中のパッシブ酸化領域とアクティブ酸化領域における酸化の態様を模式的に示す図である。 従来の成膜方法を用いて界面層を形成した時の膜厚と膜厚の面内均一性との関係を示すグラフである。 評価実験を行った各試料に対する処理の内容と評価結果とを示す図である。 本発明の成膜方法が施された試料を一部に含む試料全体の界面酸化層の膜厚と膜厚の面内均一性との関係を示すグラフである。 従来のゲート電極構造の一例を示す部分拡大図である。 従来のゲート電極構造の形成方法の一例を示すフローチャートである。

以下に本発明に係る成膜方法、ゲート電極構造の形成方法及び処理装置の一実施例を添付図面に基づいて詳述する。図１は本発明の成膜方法の一部である熱処理工程を行う処理装置の一例を示す断面構成図である。この処理装置は、熱処理工程を行って界面酸化膜を形成するためのものであり、例えば特開２００５−３２８０２７号公報に開示されている処理装置と同様な構成になっている。

すなわち、図１に示すように、この処理装置１２は、例えばアルミニウムにより筒体状に成形された処理容器１４を有している。この処理容器１４の天井部は開口されており、この開口部には、Ｏリング等のシール部材１６を介して透明な透過窓１８が気密に設けられている。

また、この処理容器１４の側壁には、被処理体である半導体ウエハＷを搬出入する際に開閉されるゲートバルブ２０が設けられると共に、処理時に必要なガスを内部へ導入するガス導入手段２２が設けられている。このガス導入手段２２は、上記側壁を貫通するようにして設けたガスノズル２４を有しており、このガスノズル２４にはガス流路２６が接続されている。このガス流路２６は途中で２つに分岐されて分岐路２６Ａ、２６Ｂとなっている。そして、一方の分岐路２６Ａには、途中に開閉弁２８Ａ及びマスフローコントローラのような流量制御器３０Ａが介設されて酸化性ガスを流量制御しつつ供給できるようになっている。また他方の分岐路２６Ｂには、途中に開閉弁２８Ｂ及びマスフローコントローラのような流量制御器３０Ｂが介設されて希釈ガスを流量制御しつつ供給できるようになっている。ここでは上記酸化性ガスとしてはＯ_２ ガスが用いられ、希釈ガスとしてはＮ_２ ガスが用いられる。

また処理容器１４の他方の側壁には、排気口３２が形成されており、この排気口３２には排気系３４が接続されている。この排気系３４は排気路３６を有しており、この排気路３６には圧力調整弁３８及び真空ポンプ４０が順次介設されて、処理容器１４内の雰囲気を例えば真空排気可能としている。またこの処理容器１４の板状の底部１４Ａは、半導体ウエハＷを支持する支持手段４２として形成されている。この支持手段４２である板状の底部１４Ａは処理容器１４の下端部に形成した開口に例えばＯリング等のシール部材４４を介在させて気密に取り付け固定されている。

そして、この支持手段４２は、被処理体としての例えば半導体ウエハＷの周辺部を支持するために上方へ突状に起立させた支持部４６を有している。具体的には、この支持部４６は、リング状に成形されており、上記支持手段４２の周辺部に、例えばクォーツ等よりなる板状の断熱材４８を介して設けられている。この支持部４６は、例えばアルミニウムや好ましくは断熱材よりなるクォーツ等よりなり、その直径は、ウエハＷの直径と略同心になるように設定されている。そして、このリング状の支持部４６の上部の内周側には、段部状になされた載置面４６Ａが形成されており、この載置面４６Ａ上に、上記ウエハＷの周辺部の下面を接するように載置し、これを支持し得るようになっている。

この場合、載置面４６Ａを形成する段部がウエハＷの位置決め機能を有するように設定されている。そして、上記支持部４６よりも内側は素子収容空間として形成されており、この素子収容空間内に加熱冷却手段として熱電変換素子５０が設けられる。ここでは熱電変換素子５０としては複数のペルチェ素子５２が設けられている。具体的には、上記支持部４６よりも内側の底部上面には、その全面に亘って薄板状の例えばＡｌＮやＡｌ_２ Ｏ_３ 等のセラミックよりなる絶縁材５４が形成されており、この絶縁材５４上に上記ペルチェ素子５２が多数起立させて順序良く配列させて設けられている。

ここでは上記各ペルチェ素子５２は単体として形成されており、このペルチェ素子５２はＰ型の半導体とＮ型の半導体とよりなり、これらのＰ型の半導体とＮ型の半導体とを交互に配置しており、隣り合うＰ型及びＮ型のペルチェ素子５２を、交互に上部電極同士及び下部電極同士をそれぞれ上部配線５６及び下部配線５８で接続している。従って、各Ｐ型とＮ型のペルチェ素子５２は直列に接続されている。これにより、電気が例えばＰ型→Ｎ型→Ｐ型→Ｎ型→Ｐ型→Ｎ型…のように流れるようになっている。ここで各ペルチェ素子５２の単体の大きさは、例えば縦横高さがそれぞれ３ｍｍ×３ｍｍ×３ｍｍになされて立方体状に成形されており、ウエハＷの裏面全体に対して各ペルチェ素子５２の上端面が略均一に接することができるようになっている。

そして、上記ペルチェ素子５２は図示しないリード線を介して外部のペルチェ制御部へ接続されており、このペルチェ制御部により電流の方向や大きさを制御できるようになっている。ここで熱電変換とは、熱エネルギーを電気エネルギーに、また電気エネルギーを熱エネルギーに変換することを言う。また、上記ペルチェ素子５２としては、例えば４００℃以上の高温下での使用に耐え得るＢｉ_２ Ｔｅ_３ （ビスマス・テルル）素子、ＰｂＴｅ（鉛・テルル）素子、ＳｉＧｅ（シリコン・ゲルマニウム）素子等を用いることができる。ここで、上記ペルチェ素子５２は、直径が３００ｍｍのウエハ対応の場合には、例えば１００個程度使用され、直径が２００ｍｍのウエハ対応の場合には、例えば５０個程度使用される。

そして、上記底部１４Ａには、上記ウエハＷの下面と上記底部１４Ａの上面との間で区画形成される素子収容空間内を真空排気するための素子収容空間排気手段６０が設けられる。具体的には、上記底部１４Ａには上記素子収容空間に連通される排気口６２が設けられており、この排気口６２には、図示しない真空ポンプの介設された排気系６４が接続され、必要に応じて上記素子収容空間内を真空引きし、これにより、上記ウエハＷを下方向へたわませて真空チャックできるようになっている。

また上記底部１４Ａには、この周方向に沿って所定の間隔で配置された複数、図１中では２つのピン孔６６（実際には３つ設けられる）が形成されており、この各ピン孔６６にはリフトピン６８が挿通されている。上記各リフトピン６８の下端部は、例えばリング状になされた昇降板７０に連結、乃至支持されている。そして、この昇降板７０を図示しないアクチュエータにより昇降させることによって、上記リフトピン６８を上記ペルチェ素子５２の上端面よりその上方向に出没させてウエハＷを持ち上げ、或いは持ち下げるようになっている。

また上記各リフトピン６８の上記底部１４Ａに対する貫通部には、蛇腹状に伸縮可能になされた金属製のベローズ７２が設けられており、上記処理容器１４内の真空を維持させつつリフトピン６８の上下移動を許容するようになっている。またこの底部１４Ａには、冷却媒体を流すための冷却通路７４が形成されており、この冷却通路７４は、冷却水循環器７６に流路７８を介して接続され、必要に応じて冷却媒体を循環させつつ流すことにより上記底部１４Ａ側、すなわちペルチェ素子５２の下面側を冷却するようになっている。

一方、上記透過窓１８の上方には、上記ウエハＷを加熱するための加熱手段８０が設けられる。具体的には、この加熱手段８０は、複数の加熱ランプ８０Ａよりなり、これらの加熱ランプ８０Ａを、透過窓１８の上方に設けた容器状のランプハウス８２の天井部の下面にその全体に亘って取り付けている。またこのランプハウス８２の天井部の内面は反射鏡８４となっており、各加熱ランプ８２Ａからの熱線を下方向に反射させるようになっている。

そして、この処理装置１２の全体の動作は、例えばコンピュータ等よりなる装置制御部８６により制御されるようになっており、この動作を行うコンピュータのプログラムは、フレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ハードディスク、フラッシュメモリ或いはＤＶＤ等の記憶媒体８８に記憶されている。具体的には、この装置制御部８６からの指令により、各ガスの供給の開始、停止や流量制御、プロセス温度やプロセス圧力の制御、加熱手段８０Ａのオン・オフ、ペルチェ素子５２に対して流す電流の方向の切り替え、冷却水循環器７６の動作制御等が行われる。

次に、上述のように構成された処理装置１２の動作について説明する。まず、熱処理（アニール処理）を行うために開放されたゲートバルブ２０を介して未処理の半導体ウエハＷは処理容器１４内へ導入されて支持手段４２の支持部４６の載置面４６Ａ上にウエハＷの周辺部の下面を支持させ、処理容器１４内を密閉する。この半導体ウエハＷとしてはシリコン基板が用いられ、この表面のシリコン層には、後述するように前工程でケミカル洗浄処理が行われて保護膜としてケミカル酸化膜が形成されている。

このようにケミカル酸化膜の形成された半導体ウエハＷを処理容器１４内へ収容して容器内を密閉したならば、ガス導入手段２２のガスノズル２４より酸化性ガスであるＯ_２ ガスと希釈ガスであるＮ_２ ガスとをそれぞれ流量制御しつつ導入すると共に、処理容器１４内の処理空間Ｓを真空排気して所定のプロセス圧力に維持する。またこれと同時に、素子収容空間排気手段６０を駆動させて、ウエハＷの下面側の素子収容空間内を真空引きする。そして、加熱手段８０を動作させて各加熱ランプ８０Ａを点灯させると共に、熱電変換素子５０である各ペルチェ素子５２にも電流を流す。

これにより、各加熱ランプ８０Ａより発せられた熱線が透過窓１８を透過して半導体ウエハＷの表面に入射し、これを急速に加熱して昇温する。しかも、ペルチェ素子５２には、この上端面が発熱するように電流を流すようにしているので、ウエハＷはこの上方の加熱ランプ８０Ａから加熱されるのと同時に、下部のペルチェ素子５２からも加熱されるので、これを非常に急速に加熱することができる。この時の昇温速度は、例えば１〜４００℃／ｓｅｃ程度である。

また上記素子収容空間内が真空引きされる結果、ウエハＷの上面の処理空間Ｓの圧力よりもこの素子収容空間内の圧力が低くなるように真空引きされるので、その差圧により、ウエハＷには、下方向に向かう押圧力が付与されてウエハＷは僅かに下方向へ変形する。この結果、ウエハＷの下面は、各ペルチェ素子５２の上端面と面内方向において略均一に密着して直接的に接触することになり、従って、各ペルチェ素子５２との間の熱抵抗が非常に少なくなって、熱伝導効率が改善されて、ウエハＷを効率的に昇温させることができる。上記熱処理中は、冷却水循環器７６の動作は停止しており、底部１４Ａの冷却通路７４には冷却水を流さないようにしている。

そして、この熱処理中は、後述するように上記処理空間Ｓの雰囲気中の酸素分圧が０．２〜２Ｐａの範囲内となるように設定されており、これによりウエハＷのシリコン層の表面に界面酸化膜を形成するようになっている。この時のプロセス条件については、後で詳述する。

このようにして、熱処理が終了したならば、ウエハＷの温度を急速に冷却する高速降温を行うために、各加熱ランプ８０Ａを消灯すると共に、各ペルチェ素子５２に流す電流の方向を切り替えて、この上端面が冷えるような方向で電流を流す。これにより、処理容器１４内の対流と放射による冷却効果以外に各ペルチェ素子５２の上端面に冷熱が発生して冷却されるので、これと接しているウエハＷが冷却されてウエハＷを急速に冷却することができ、ウエハＷの高速降温を行うことができる。

この際、各ペルチェ素子５２の下面には温熱が発生して熱くなるので、底部１４Ａに形成した冷却通路７４に冷却用の熱媒体を流し、上記各ペルチェ素子５２の下面に発生した温熱を上記熱媒体により系外へ運び出して各ペルチェ素子５２の下面を冷却することになる。この時の冷却用の熱媒体としては冷却水等を用いることができる。このようにして、界面酸化膜を形成する熱処理工程が完了することになる。

＜ゲート電極構造及びその形成方法＞
次に、上述のように構成した処理装置１２を用いて形成されるゲート電極構造及びその形成方法について説明する。図２は本発明方法を用いて形成されるゲート電極構造の一例を示す概略部分拡大図、図３は本発明のゲート電極構造の形成方法の各工程を示すフローチャート、図４は界面酸化層の形成方法の各工程を示すフローチャートである。尚、図１０に示す構造と同一構成部分については同一参照符号を付して説明する。

図２に示すように、ここでは被処理体である半導体ウエハＷとして例えばシリコン基板が用いられ、このウエハＷの全体がシリコン層となっている。尚、被処理体として液晶表示装置等のＬＣＤ基板（ガラス基板）等を用いた場合には、この表面にシリコン層が形成されている。そして、このシリコン層の上部にトランジスタ９０が形成されることになり、このトランジスタ９０にゲート電極構造９２が含まれる。具体的には、このゲート電極構造９２は、シリコン層の上面に、ケミカル洗浄処理によって直接的に形成されたＳｉＯ_２ 膜よりなるケミカル酸化膜９４と、このケミカル酸化膜９４上に図１に示す処理装置を用いて形成されるＳｉＯ_２ 膜よりなる界面酸化膜９６とを有し、これらのケミカル酸化膜９４と界面酸化膜９６とで界面酸化層９８を構成している。そして、この界面酸化膜９６上には、高い比誘電率の材料よりなるゲート絶縁膜４が形成され、更にこのゲート絶縁膜４上に例えばアルミニウム等よりなるゲート電極６が形成されて、ゲート電極構造９２の全体が構成されている。

そして、このゲート電極６の両側のウエハ表面には、このゲート電極６をマスクとして不純物が導入されたソースＳとドレインＤとが形成されてトランジスタを構成している。この場合、ＳｉＯ_２ 膜よりなる界面酸化層９８の比誘電率は３．９程度、高い比誘電率の材料よりなるゲート絶縁膜４の比誘電率は、材料にもよるが例えば１３〜２０程度である。また上記界面酸化層９８の厚さは４〜１０ｎｍ程度である。

また図２においては、ケミカル酸化膜９４と界面酸化膜９６とを明確に分離して記載しているが、これは本発明方法を明確に説明するためであり、実際には、界面酸化膜９６を形成する際に、ケミカル酸化膜９４と渾然と一体化して界面酸化層９８が形成されることになる。

次に、上記ゲート電極構造の形成方法について、図３及び図４も参照して説明する。
まず、シリコン基板よりなる半導体ウエハＷのシリコン層の表面には、自然酸化膜が形成されているので、この表面に対して洗浄処理を施す洗浄工程を行い（Ｓ１１）、表面に形成されていた自然酸化膜を除去する。この洗浄工程では、例えば４％濃度の希フッ酸溶液を用いることができるが、特にこの希フッ酸溶液に限定されるものではなく、例えば他に無水ＨＦによるガス処理、ＨＦとＨ_２Ｏ_２とＨ_２０の混合液等を用いて洗浄処理を行ってもよい。この洗浄処理後のウエハ Ｗの表面は、ウエハＷが酸化温度に達するまでの過程において、非常に活性な状態となっている。

次に、洗浄処理が完了した半導体ウエハＷの表面に本発明の特徴とする界面酸化層９８を形成する界面酸化層形成工程を行う（Ｓ１２）。この場合、従来の成膜方法では、洗浄処理したウエハの表面に直接的に熱処理を施して界面層を形成していたが、本発明方法では、図４に示すように、先の洗浄処理より活性状態の表面となっているウエハＷに対して、まずケミカル酸化膜を形成するためのケミカル酸化膜形成工程を施してウエハＷの表面にケミカル酸化膜９４を形成して不活性化し（Ｓ１２−１）、次に、このケミカル酸化膜９４の形成されたウエハＷに対して本発明の熱処理を施すことにより界面酸化膜９６を形成する熱処理工程を行う（Ｓ１２−２）。これにより界面酸化層９８が形成されたことなる。この界面酸化膜９６を形成する熱処理工程は、非常に限定されたプロセス条件下で熱処理することが要求されるが、この点については後述する。

このように、界面酸化層９８を形成したならば、次に、上記界面酸化層９８上に比誘電率が高い材料によりゲート絶縁膜４を形成するゲート絶縁膜形成工程を行う（Ｓ１３）。このゲート絶縁膜４としては前述したように例えばＨｆＳｉＯＮを用いることができ、この薄膜はプラズマＣＶＤ成膜処理や熱ＣＶＤ成膜処理によって形成することができる。

このようにして、ゲート絶縁膜４を形成したならば、次にこのゲート絶縁膜４上にゲート電極６を形成するゲート電極形成工程を行い（Ｓ１４）、これによりゲート電極構造９２の形成が完了することになる。このゲート電極６としては前述したように例えばアルミニウムを用いることができ、この薄膜はプラズマＣＶＤ成膜処理や熱ＣＶＤ成膜処理によって形成することができる。尚、実際の処理では、薄膜の形成後に、パターンエッチング処理等が行われるが、ここではその記載は省略して主要な工程のみを記載している。

次に、上記ステップＳ１２において行われる界面酸化層の形成工程について図５及び図６も参照して説明する。図５は界面酸化膜を形成する熱処理を行う際のプロセス条件の範囲を説明するグラフ、図６は図５中のパッシブ酸化領域とアクティブ酸化領域における酸化の態様を模式的に示す図である。尚、図５の縦軸は対数目盛りである。

まず、前述したように界面酸化層形成工程Ｓ１２では、図４に示すようにケミカル酸化膜形成工程Ｓ１２−１と熱処理工程Ｓ１２−２が行われる。上記ケミカル酸化膜形成工程Ｓ１２−１では、直前の洗浄処理によって活性状態になっているシリコン層の表面を、ＮＨ_３ とＨ_２ Ｏ_２ との混合溶液によって表面処理する第１の表面処理ステップを行う。更に、この表面処理後に、ＨＣｌとＨ_２Ｏ_２との混合溶液によって表面処理する第２の表面処理ステップを行う。これにより、ＳｉＯ_２膜よりなるケミカル酸化膜９４がシリコン層の表面に形成され、活性化されていたシリコン層の表面が保護されて不活性化されることになる。尚、上記第１及び第２の表面処理ステップは、半導体産業で”ＳＣ１＋ＳＣ２”などと呼称される処理方法である。

次に、上記ケミカル酸化膜９４が形成されたウエハＷに対して熱処理を施して界面酸化膜９６を形成する（Ｓ１２−２）。この熱処理を行うために、図１を参照して先に説明した処理装置１２を用いる。この熱処理工程では、酸化性ガスとして例えばＯ_２ ガスを用い、希釈ガスとして例えばＮ_２ ガスを用いて両者の混合ガスの雰囲気中にてウエハＷに対して熱処理（アニール処理）を施す。この場合、処理装置１２の処理容器１４内の雰囲気中では酸素分圧が０．２〜２Ｐａの範囲内の低酸素分圧設定されており、従来の成膜方法と比較して酸素分圧が非常に低く設定されている。また、この時のプロセス温度は、９００〜１０００℃の範囲内に設定されている。

このように、直前にケミカル洗浄処理を行って熱処理時に酸素分圧を低く設定することにより、この時に形成される界面酸化膜９６或いは界面酸化層９８の厚さを非常に薄く形成することができ、しかも膜厚の面内均一性を高く維持することができる。この場合、望ましくは、図５に示すグラフにおいて斜線で示す領域１００内に上記酸素分圧とプロセス温度とを設定するのがよい。すなわち、図５の横軸にはプロセス温度のケルビン温度表記Ｔｓの逆数１／Ｔｓをとっており、縦軸には処理容器内の雰囲気中の酸素分圧Ｐ（Ｏ_２ ）をとっている。図中の斜めの一点鎖線は、パッシブ酸化領域とアクティブ酸化領域との境界線１０２を示すものであり、この境界線１０２よりも下方がアクティブ酸化領域を示し、この境界線１０２よりも上方がパッシブ酸化領域を示す。

ここでアクティブ酸化領域とは、図６（Ａ）に示すようシリコン層の表面が酸化されてＳｉＯが形成されてこれが昇華してしまう酸化領域であり、この酸化領域ではシリコン表面がエッチングされて表面粗れが生ずる。これに対して、パッシブ酸化領域とは、図６（Ｂ）に示すようにシリコン層が酸化されてＳｉＯ_２ 膜が形成される領域である。この図５に示すグラフは、例えば「ＳＯＬＩＤ−ＳＴＡＴＥ ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ」Ｆ．Ｗ．Ｓｍｉｔｈ ａｎｄ Ｇ．Ｇｈｉｄｉｎｉ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ，Ｓｏｃ，Ｊｕｎｅ，１３００（１９８２）において示されており、上記境界線１０２の一点鎖線の式は、以下のように表される。
ＬｏｇＰ［Ｏ_２ ］＝１４．０４−１．８８×１００００／Ｔｓ
ただし、Ｔｓ＝Ｔ（プロセス温度：℃）＋２７３

そして、上記斜線で示す領域１００は、プロセス温度が９００〜１０００℃の範囲内で、酸素分圧が０．２〜２Ｐａの範囲内で、且つプロセス温度が１０００℃で酸素分圧が２Ｐａの交点Ｘ１と、プロセス温度が９００℃で酸素分圧が０．２Ｐａの交点Ｘ２とを結ぶ線分１０４を含んでこの線分１０４よりも上方の領域となっている。ちなみに、上記線分１０４の式は以下のようになる。
ＬｏｇＰ［Ｏ_２ ］＝１５−１．８８×１００００／Ｔｓ

ここで上記境界線１０２よりも下方のアクティブ酸化領域で酸化処理を行うと、シリコン層の表面に、もやや霞等がかかったような欠陥が発生する。そのため、従来の酸化処理では境界線１０２よりも上方のパッシブ酸化領域でＳｉＯ_２ よりなる界面層を形成する酸化処理を行っていたが、この場合、酸素分圧が低過ぎると、活性化しているシリコン層の表面不純物分子が反応を起こして欠陥を生ぜしめたり、界面層の膜厚の面内均一性が非常に劣化していたので、酸素を過剰に供給して酸素分圧を高めて酸化処理を行っていた。例えば酸素流量が４００ｓｃｃｍに対して窒素流量を２０００ｓｃｃｍ程度流して酸素分圧を２２Ｐａ程度の高い値に設定して酸化処理を行っていた。しかし、この場合には、ＳｉＯ_２ よりなる界面層が厚くなり過ぎてしまい、今後に求められる設計ルールから逸脱してしまう。

そこで、上述したように、上記酸素分圧とプロセス温度とを図５に示す領域１００内に設定することにより、極めて酸素分圧が低い領域であっても、膜厚の面内均一性を高く維持しつつ極めて薄いＳｉＯ_２ よりなる界面酸化層９８を形成することができた。この理由は、この酸化処理を行う直前に、活性化状態にあるシリコン層にケミカル酸化処理を施してケミカル酸化膜９４を形成して表面を不活性化したからである。

このように、ケミカル洗浄処理したシリコン基板に対して、図５中の領域１００に示すようなプロセス条件に設定して低酸素分圧となるようにして熱酸化処理を行うようにしたので、欠陥が生ずることがなく、しかも膜厚の面内均一性も高い極めて薄いＳｉＯ_２ 膜である界面酸化層９８を得ることができる。この場合、膜厚の面内均一性は１σ（標準偏差分布）は１％以内に収まっており、良好な結果を得ることができた。

このように、直前にケミカル洗浄処理を行って熱処理時に酸素分圧を低く設定することにより、この時に形成される界面酸化膜９６或いは界面酸化層９８の厚さを非常に薄く形成することができ、しかも膜厚の面内均一性を高く維持することができる。

＜従来の成膜方法と本発明の成膜方法の評価＞
次に、従来の成膜方法を用いて界面層を形成した場合と本発明の成膜方法を用いて界面酸化層を形成した場合の評価実験を行ったので、その評価結果について説明する。図７は従来の成膜方法を用いて界面層を形成した時の膜厚と膜厚の面内均一性との関係を示すグラフであり、図７（Ａ）は膜厚を示し、図７（Ｂ）は膜厚の面内均一性を示す。この図７（Ｂ）の値を求めるに当たってウエハ上の４９ポイントを測定し、その１σを平均値として求めている。

ここでは従来の成膜方法として、直径が３００ｍｍのシリコン基板を希フッ酸溶液（０．２５％濃度）で洗浄処理（以下「ＤＨＦ処理」とも称す）した後、ケミカル洗浄処理することなく図１に示した処理装置内で熱処理を施してＳｉＯ_２膜よりなる界面層を形成した。また処理ガスとしてＯ_２ ガスとＮ_２ ガスの混合ガスを用いた。この時のプロセス条件は、プロセス温度を９００〜１０００℃の範囲で変化し、Ｏ_２ガスの流量を１００〜２０００ｓｃｃｍの範囲で変化させた。また総ガス流量（Ｎ_２ ＋Ｏ_２ ）を２０００ｓｃｃｍに維持し、且つプロセス圧力は１Ｔｏｒｒ（１３３．３Ｐａ）に維持した。熱処理の処理時間は、５種類について１５ｓｅｃ間行い、３種類について５０ｓｅｃ間行った。そして、得られたＳｉＯ_２ 膜よりなる界面層をエリプソメーターで測定した。

図７（Ａ）に示すように、処理時間が５０ｓｅｃの場合には、プロセス温度が９００〜１０００℃の範囲内、Ｏ_２ ガス流量が１０００〜２０００ｓｃｃｍの範囲内について３種類行っており、膜厚の上限値を１２Åとすると、全てにおいて膜厚は１４Å以上になっており、厚過ぎることが判る。また処理時間が１５ｓｅｃの場合には、プロセス温度が９００〜１０００℃の範囲内、Ｏ_２ ガス流量が１００〜２０００ｓｃｃｍの範囲内について５種類行っており、温度が９００℃でＯ_２ ガス流量が１００ｓｃｃｍの時と４００ｓｃｃｍの時が膜厚は上限値の１２Å以下で良好であるが、他の場合は全て１２Åよりも大きな値であり、厚過ぎることが判る。

そして、図７（Ｂ）に示す膜厚の面内均一性に関しては、図７（Ａ）において膜厚が上限値の１２Å以上であったポイントの全てが、膜厚の面内均一性の上限値である１％よりも低くて良好であるのに対して、図７（Ａ）において膜厚が上限値以下であったＯ_２ ガス流量が１００ｓｃｃｍの時と４００ｓｃｃｍの時は共に膜厚の面内均一性が上限値の１％よりも大きく、好ましくないことが判る。従って、従来の成膜方法では、膜厚及び膜厚の面内均一性を共に満足する領域が得られないことが判る。

次に、希フッ酸溶液による洗浄処理、すなわちＤＨＦ処理を行った後にケミカル洗浄処理を行い、その後に熱処理を行って界面酸化層を形成した場合の評価実験を行ったので、その評価結果について説明する。図８は評価実験を行った各試料に対する処理の内容と評価結果とを示す図、図９は本発明の成膜方法が施された試料を一部に含む試料全体の界面酸化層の膜厚と膜厚の面内均一性との関係を示すグラフであり、図９（Ａ）は膜厚を示し、図９（Ｂ）は膜厚の面内均一性を示す。この膜厚の測定方法及び測定装置は図７を参照して説明した場合と同じである。

図８に示すように、ここでは試料１〜試料６までの直径が３００ｍｍの６つのシリコン基板に対して処理を行っており、各試料に対して、図７で説明した処理と同じように希フッ酸によるＤＨＦ処理（洗浄処理）を行い、試料１を除いた試料２〜６に対して更に先に説明したようなケミカル洗浄処理を行い、その後、図１に示した処理装置を用いて試料１〜試料６の総ての試料に対して熱処理を施して界面酸化層を形成した。この時の熱処理の各プロセス条件は図８に示した通りであり、熱処理温度は９００〜１０００℃の範囲内に設定し、プロセス圧力は全て１．５Ｔｏｒｒ（２００Ｐａ）に設定している。また、Ｏ_２ ガス流量は２〜２７０ｓｃｃｍの範囲内で変化させ、Ｎ_２ ガス流量とＯ_２ ガス流量の総ガス流量を略２０００ｓｃｃｍに設定している。そして、熱処理時間は１０ｓｅｃ、或いは１５ｓｅｃとしている。尚、上記試料１にはケミカル洗浄処理を施しておらず、熱処理温度が９００℃でＯ_２ 分圧が０．２Ｔｏｒｒなので、この試料１は図７中の”◎”に略対応することになる。

そして、評価には膜厚の評価結果と、膜厚の面内均一性の評価結果とを示し、各試料が図５及び図９中において示されるポイントをＰ１〜Ｐ６として表している。尚、評価の”×”は”不良”を表し、”○”は”良好”を表している。またＯ_２ ガス分圧は［プロセス圧力×Ｏ_２ 流量／（Ｏ_２ 流量＋Ｎ_２ 流量）］で求められ、ケルビン温度表記Ｔｓは、［熱処理温度（℃）＋２７３］で求められる。上述したように、各試料１〜６の結果が、図９中においてポイントＰ１〜Ｐ６としてそれぞれ示されている。図９（Ａ）に示すように、膜厚に関しては、ポイントＰ１、Ｐ２は上限値である１２Åよりも僅かに大きくて好ましくないが（評価は”×”）、他のポイントＰ３〜Ｐ６は上限値よりも小さくて良好な結果（評価は”○”）となっていることが判る。

また図９（Ｂ）に示すように、膜厚の面内均一性（１σ）に関しては、ポイントＰ１、Ｐ６は上限値である１％よりもかなり大きくなって好ましくないが（評価は”×”）、他のポイントＰ２〜Ｐ５は上限値よりも小さくて良好な結果（評価は”○”）となっていることが判る。従って、膜厚と膜厚の面内均一性が共に良好なポイントはＰ３〜Ｐ５となる。ここで図５に示すＳｉ表面の状態相図を参照すると、この図５に上記各ポイントＰ１〜Ｐ６が示されており、前述したように、ポイントＰ３、Ｐ４、Ｐ５で囲まれた斜線の領域１００内のプロセス条件、すなわち酸素分圧及びプロセス温度、すなわち熱処理温度（ここではケルビン温度表記になっている）にそれぞれ設定することにより、特に良好な結果を得られることが判る。

尚、上記実施例では比誘電率の高い薄膜、いわゆるｈｉｇｈ−ｋ膜としてＨｆＳｉＯＮ膜を例にとって説明したが、これに限定されず、比誘電率が７以上の材料ならば全て用いることができ、例えばＨｆＳｉＯＮ膜の他にＨｆＯ_２、ＨｆＳ ｉＯ、ＺｒＯ_２、ＺｒＳｉＯ、ＺｒＳｉＯＮ、Ｈｆ_ｘ Ｚｒ_ｙ Ｏ（ｘ，ｙは正の整 数）、Ｌａ_２Ｏ_３、Ｙ_２Ｏ_３等を用いることができる。また上記実施例ではＮＨ_３とＨ_２Ｏ_２との混合溶液やＨＣｌとＨ_２Ｏ_２との混合溶液によるケミカル酸化処理を例にとって説明したが、これに限定されず、Ｈ_２ＳＯ_４とＨ_２Ｏ_２とＨ_２Ｏの混合液やＯ_３水溶液などを用いたケミカル酸化処理を行なうこともできる。 また酸化性ガスとしはＯ_２ ガスに限定されず、他にＨ_２ＯやＮ_２Ｏ等を用いることができる。また、ここでは希釈ガスとしてＮ_２ ガスを用いたが、これに限定されず、Ａｒ、Ｈｅ等の希ガスを用いてもよい。

また処理装置としては、ここで説明したものに限定されず、例えば加熱手段として加熱ランプに替えて抵抗加熱ヒータを用いたり、支持手段として円板状の載置台を用いたり、またガス導入手段としてシャワーヘッド構造等を用いるようにしてもよい。

また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。

４ ゲート絶縁膜
６ ゲート電極
１２ 処理装置
１４ 処理容器
２２ ガス導入手段
３４ 排気系
４２ 支持手段
５０ 熱電変換素子（加熱冷却手段）
８０ 加熱手段
８０Ａ 加熱ランプ
８６ 装置制御部
９２ ゲート電極構造
９４ ケミカル酸化膜
９６ 界面酸化膜
９８ 界面酸化層
Ｗ 半導体ウエハ（被処理体）

Claims (7)

1. 被処理体のシリコン層の表面に、比誘電率が７以上のゲート絶縁膜との間に介在される界面酸化層を形成する成膜方法において、
   前記シリコン層をケミカル洗浄処理することによってケミカル酸化膜を形成するケミカル酸化膜形成工程と、
   前記ケミカル酸化膜の形成された前記被処理体に対してプロセス温度が９００〜１０００℃の範囲内であると共に酸素分圧が０．２〜２Ｐａの範囲内である雰囲気中であって、前記酸素分圧と前記プロセス温度が、プロセス温度の逆数を横軸にとり、酸素分圧の対数を縦軸にとったグラフにおいてプロセス温度が１０００℃で酸素分圧が２Ｐａの交点と、プロセス温度が９００℃で酸素分圧が０．２Ｐａの交点とを結ぶ線分を含んで該線分よりも上方の領域に位置するようにそれぞれ設定されて熱処理を施すことにより界面酸化膜を形成する熱処理工程と、
   を有することを特徴とする成膜方法。
2. 前記ゲート絶縁膜の比誘電率は、１３〜２０の範囲内に設定されていることを特徴とする請求項１記載の成膜方法。
3. 前記ケミカル酸化膜形成工程は、
   前記シリコン層をＮＨ_３ とＨ_２ Ｏ_２ との混合溶液により表面処理する第１の表面処理ステップと、
   前記第１の表面処理ステップ後の前記シリコン層をＨＣｌとＨ_２ Ｏ_２ との混合溶液により表面処理する第２の表面処理ステップとを含むことを特徴とする請求項１又は２記載の成膜方法。
4. 前記熱処理工程では、酸化性ガスと希釈ガスとの混合ガスが用いられることを特徴とする請求項１乃至３のいずれか一項に記載の成膜方法。
5. 被処理体の表面のシリコン層の表面に、ゲート電極構造を形成する形成方法において、
   前記シリコン層の表面に形成されている自然酸化膜を除去する洗浄工程と、
   請求項１乃至４のいずれか一項に記載の成膜方法を実施して界面酸化層を形成する界面酸化層形成工程と、
   前記界面酸化層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
   前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
   を有することを特徴とするゲート電極構造の形成方法。
6. シリコン層を有する被処理体に対して熱処理を施す処理装置において、
   真空排気が可能になされた処理容器と、
   前記処理容器内へ必要なガスを導入するガス導入手段と、
   前記処理容器内で前記被処理体を支持する支持手段と、
   前記被処理体を加熱する加熱手段と、
   請求項１乃至４のいずれか一項に記載の成膜方法の熱処理工程を実施するように装置全体を制御する装置制御部と、
   を備えたことを特徴とする処理装置。
7. 真空排気が可能になされた処理容器と、
   前記処理容器内へ必要なガスを導入するガス導入手段と、
   前記処理容器内でシリコン層を有する被処理体を支持する支持手段と、
   前記被処理体を加熱する加熱手段と、
   装置全体を制御する装置制御部と、
   を備えた処理装置により前記被処理体に対して熱処理を施すに際して、
   請求項１乃至４のいずれか一項に記載の成膜方法の熱処理工程を実施するように前記処理装置を制御するコンピュータに読み取り可能なプログラムを記載することを特徴とする記憶媒体。

Images