JP5223201B2 - Field effect transistor - Google Patents
Field effect transistor Download PDFInfo
- Publication number
- JP5223201B2 JP5223201B2 JP2007018138A JP2007018138A JP5223201B2 JP 5223201 B2 JP5223201 B2 JP 5223201B2 JP 2007018138 A JP2007018138 A JP 2007018138A JP 2007018138 A JP2007018138 A JP 2007018138A JP 5223201 B2 JP5223201 B2 JP 5223201B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diamond
- plane
- semiconductor layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Carbon And Carbon Compounds (AREA)
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は電界効果トランジスタ(FET)、特に、主材料としてダイヤモンド半導体を有するFET構造に関する。 The present invention relates to a field effect transistor (FET), and more particularly to a FET structure having a diamond semiconductor as a main material.
ダイヤモンド半導体は破壊電界強度が窒化ガリウム(GaN)の3倍、または、砒化ガリウム(GaAs)の20倍、熱伝導率が炭化珪素(SiC)の4倍、または、GaAsの40倍と、高出力デバイス応用上きわめて優れた物性を有する。それにもかかわらず、ダイヤモンド結晶の硬度、緻密性のせいで不純物ドーピングによるn型伝導層の形成ができないため、ダイヤモンド半導体を用いた電子デバイスの実用化は困難であった。 Diamond semiconductors have a high output with a breakdown electric field strength 3 times that of gallium nitride (GaN), 20 times that of gallium arsenide (GaAs), 4 times that of silicon carbide (SiC), or 40 times that of GaAs. Excellent physical properties for device applications. Nevertheless, since the n-type conductive layer cannot be formed by impurity doping due to the hardness and denseness of the diamond crystal, it has been difficult to put an electronic device using a diamond semiconductor into practical use.
従来報告されている、ダイヤモンド半導体をチャネル材料として用いたFETは、殆どが正孔導電型であった。これは、化学気相堆積(Chemical Vapor Deposition)法を用いてダイヤモンド結晶を成長した時に、自発的に形成されるダイヤモンドの水素終端表面をキャリア供給源として用いたもので、低い正孔移動度に起因して高周波動作、高電流密度化が困難という問題があった。また、閾値電圧は水素終端面の界面状態に依存するため、閾値電圧の制御が困難という問題もあった。 Almost all FETs using a diamond semiconductor as a channel material that have been reported in the past have been hole-conducting. This is because the hydrogen-terminated surface of diamond that is spontaneously formed is used as a carrier supply source when a diamond crystal is grown using a chemical vapor deposition method, and the hole mobility is low. As a result, there are problems that high frequency operation and high current density are difficult. Further, since the threshold voltage depends on the interface state of the hydrogen termination surface, there is a problem that it is difficult to control the threshold voltage.
このような問題を解決するため、ダイヤモンドと異種半導体のヘテロ接合を利用したFETも報告されている。図15は、従来技術によるヘテロ接合を利用したFETの断面構造を示す図である。このようなFETは、嘉数、小林による特許文献1に報告されている。 In order to solve such a problem, an FET using a heterojunction of diamond and a different kind of semiconductor has been reported. FIG. 15 is a diagram showing a cross-sectional structure of an FET using a heterojunction according to the prior art. Such an FET is reported in Patent Document 1 by Kaji and Kobayashi.
図15において、200は基板、201はチャネルを形成するダイヤモンド層、202はn型不純物(Si)が添加された窒化アルミニウム(AlN)またはn型不純物が添加された窒化ホウ素(BN)からなる電子供給層である。電子供給層202中の不純物の活性化に伴い、ダイヤモンド層201内の電子供給層202との界面近傍には2次元電子ガス(e)が形成されている。電子供給層202上にソース電極205、ドレイン電極206が形成され、オーム性接触がとられている。電子供給層202上のソース電極205とドレイン電極206に挟まれた部位にはゲート電極207が形成され、ショットキー性接触がとられている。このようなFETは電子伝導型であり、電子の高移動度に起因して高周波動作、高電流密度化が可能である。また、閾値電圧は電子供給層202の不純物濃度及び厚さによって決定されるので、閾値電圧の制御も可能である。図16に、Si添加AlNを用いたFETのエネルギーバンド図を示す。
図15に示した従来技術によるFETでは、電子供給層としてn型不純物が添加されたAlNまたはBNを用いていた。しかしながら、AlN及びBNのバンドギャップが大きいことに起因して、AlN、BN中の不純物は深い準位をつくりやすく、添加不純物の活性化率が低いことが知られている。このため、FETとして実用的な2次元電子濃度を得るためには、極めて高い濃度で不純物をドーピングしなければならなかった。例えば、AlNに珪素(Si)をドーピングして1×1018cm−3のキャリア電子を供給しようとすれば、1020cm−3台の高濃度のSiをドーピングしなければならなかった。このような不純物原子の活性化率の低さは、実効的な不純物濃度の均一性、再現性に影響するため、素子特性のウェーハ面内バラツキ、ロット間バラツキの原因であった。 In the conventional FET shown in FIG. 15, AlN or BN to which an n-type impurity is added is used as the electron supply layer. However, it is known that due to the large band gap of AlN and BN, impurities in AlN and BN tend to form deep levels, and the activation rate of added impurities is low. For this reason, in order to obtain a practical two-dimensional electron concentration as an FET, impurities must be doped at an extremely high concentration. For example, if AlN is doped with silicon (Si) to supply carrier electrons of 1 × 10 18 cm −3 , high concentration of Si of 10 20 cm −3 must be doped. Such a low activation rate of impurity atoms affects the uniformity and reproducibility of the effective impurity concentration, which causes variations in device characteristics within the wafer surface and between lots.
本発明の目的は、ダイヤモンド半導体を主材料とするFETにおける上記問題点を解消し、高周波動作、高電流密度化が可能で、閾値電圧の制御が容易であると共に、素子特性のウェーハ面内バラツキ、ロット間バラツキといった問題が解消されたFETを提供することである。 The object of the present invention is to eliminate the above-mentioned problems in FETs mainly composed of diamond semiconductors, enable high-frequency operation, high current density, easy control of threshold voltage, and variations in device characteristics within the wafer surface. An object of the present invention is to provide an FET in which the problem of variation between lots is solved.
前記目的を達成するため、本発明は、基板、ダイヤモンド半導体層、化合物半導体層がこの順で形成された電界効果トランジスタにおいて、ダイヤモンド半導体層を(111)面ダイヤモンドにより構成すると共に、化合物半導体層を(0001)面の六方晶化合物半導体、あるいは、(111)面の立方晶化合物半導体により構成することを特徴とする電界効果トランジスタを提供する。 In order to achieve the above object, according to the present invention, in a field effect transistor in which a substrate, a diamond semiconductor layer, and a compound semiconductor layer are formed in this order, the diamond semiconductor layer is composed of (111) plane diamond, There is provided a field effect transistor comprising a (0001) plane hexagonal compound semiconductor or a (111) plane cubic compound semiconductor.
本発明によれば、電子供給層である化合物半導体層のダイヤモンド半導体層との界面には、少なくとも自発性分極効果、すなわち、自発性分極効果または自発性分極効果とピエゾ分極効果に起因した正の固定電荷を有すると共に、電子供給層とダイヤモンド半導体層の界面近傍には2次元電子ガスが生成される。2次元電子の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題が解消される。このため、FETの高周波性能、電力性能に寄与するところ大である。 According to the present invention, at least the spontaneous polarization effect, i.e., the spontaneous polarization effect or the positive polarization effect due to the spontaneous polarization effect and the piezopolarization effect, is present at the interface between the compound semiconductor layer as the electron supply layer and the diamond semiconductor layer. A two-dimensional electron gas is generated near the interface between the electron supply layer and the diamond semiconductor layer as well as having a fixed charge. Due to the high mobility of two-dimensional electrons, high frequency operation and high current density are possible. Since the threshold voltage is determined by the thickness of the electron supply layer, the threshold voltage can be easily controlled. Furthermore, since the polarization charge density is determined by the piezoelectric coefficient specific to the material, the reproducibility and uniformity are excellent, and problems such as in-plane variation in element characteristics and variation between lots are solved. This greatly contributes to the high-frequency performance and power performance of the FET.
本発明は、ダイヤモンド半導体層と化合物半導体層のヘテロ接合を形成するに際して、これらの面方位と化合物半導体の結晶形を規定した点に特徴がある。上記特許文献1には、面方位や化合物半導体の結晶形の規定が重要な要件であることは全く記載も示唆もされておらず、化合物半導体層としてAlN及びBNを選択した場合、本発明は選択的な発明である。AlN及びBNは、ダイヤモンド層よりも大きなバンドギャップを有する材料であるが、これら以外の化合物半導体、特にダイヤモンド層よりもバンドギャップが小さい材料においても、面方位と化合物半導体の結晶形を制御することで、ダイヤモンド層との良好なヘテロ接合が形成できる。ダイヤモンド層よりもバンドギャップが小さい化合物半導体層を積層すると、二次元電子ガスによるチャネルは化合物半導体層内のダイヤモンド層との界面近傍に形成されるが、キャリアの一部がダイヤモンド層を走行するため、ダイヤモンド層内にチャネルが形成される場合と同様に、2次元電子ガスの高移動度に起因して、高周波動作、高電流密度化が可能になる。特に本発明では、電子供給層である化合物半導体層のダイヤモンド層との界面に、自発性分極効果又は自発性分極効果とピエゾ分極効果に起因した正の固定電荷が形成されることで、分極電荷密度が材料固有の圧電係数により決定され、再現性に優れたFETが得られる。 The present invention is characterized in that, when forming a heterojunction between a diamond semiconductor layer and a compound semiconductor layer, the plane orientation and the crystal form of the compound semiconductor are defined. In the above-mentioned Patent Document 1, there is no description or suggestion that the definition of the plane orientation or the crystal form of the compound semiconductor is an important requirement. When AlN and BN are selected as the compound semiconductor layer, the present invention It is a selective invention. AlN and BN are materials having a larger band gap than the diamond layer. However, even in other compound semiconductors, particularly materials having a smaller band gap than the diamond layer, the plane orientation and the crystal shape of the compound semiconductor should be controlled. Thus, a good heterojunction with the diamond layer can be formed. When a compound semiconductor layer with a band gap smaller than that of the diamond layer is stacked, a channel formed by a two-dimensional electron gas is formed near the interface with the diamond layer in the compound semiconductor layer, but some of the carriers travel through the diamond layer. As in the case where a channel is formed in the diamond layer, high-frequency operation and high current density are possible due to the high mobility of the two-dimensional electron gas. In particular, in the present invention, the polarization charge is formed by forming a spontaneous polarization effect or a positive fixed charge resulting from the spontaneous polarization effect and the piezoelectric polarization effect at the interface between the compound semiconductor layer, which is an electron supply layer, and the diamond layer. The density is determined by the piezoelectric coefficient specific to the material, and an FET having excellent reproducibility can be obtained.
III−V族六方晶半導体は、(0001)結晶軸方向にはIII族原子面とV族原子面が交互に並んだ構造を有するため、(0001)面薄膜を形成すると、その上部界面と下部界面には分極電荷が発生する。同様に、III−V族立方晶半導体は、(111)結晶軸方向にはIII族原子面とV族原子面が交互に並んだ構造を有するため、(111)面薄膜を形成すると、その上部界面と下部界面には分極電荷が発生する。 The III-V hexagonal semiconductor has a structure in which group III atomic planes and group V atomic planes are alternately arranged in the (0001) crystal axis direction. Therefore, when a (0001) plane thin film is formed, its upper interface and lower Polarization charges are generated at the interface. Similarly, since the group III-V cubic semiconductor has a structure in which group III atomic planes and group V atomic planes are alternately arranged in the (111) crystal axis direction, when a (111) plane thin film is formed, Polarization charges are generated at the interface and the lower interface.
本発明においては、(0001)面六方晶半導体薄膜または(111)面立方晶薄膜において形成される分極電荷を利用してキャリアである2次元電子ガスを発生する訳であるが、(0001)面六方晶薄膜または(111)面立方晶薄膜を安定して形成するためには、成長基板として(111)面立方晶半導体を用いればよいことが知られている。すなわち、(111)面ダイヤモンド上に結晶成長を行うことによって、(0001)面六方晶薄膜または(111)面立方晶薄膜が自発的に配向して形成できる。これは、立方結晶の(111)方向と六方結晶の(0001)方向が結晶構造的に相似であることに起因している。すなわち、立方結晶の(111)方向と六方結晶の(0001)方向はいずれも、構成原子を中心として正四面体の頂点方向にのびたsp3混成軌道からなる共有結合の内1本と平行な結晶方位で、結合の向きが同じため、立方晶である(111)面ダイヤモンド上には、(0001)面六方晶薄膜または(111)面立方晶薄膜が安定して成長できるものである。 In the present invention, the two-dimensional electron gas which is a carrier is generated by utilizing the polarization charge formed in the (0001) plane hexagonal semiconductor thin film or the (111) plane cubic thin film. In order to stably form a hexagonal thin film or a (111) plane cubic thin film, it is known that a (111) plane cubic semiconductor may be used as a growth substrate. That is, by performing crystal growth on (111) plane diamond, a (0001) plane hexagonal thin film or a (111) plane cubic thin film can be spontaneously oriented and formed. This is because the (111) direction of the cubic crystal and the (0001) direction of the hexagonal crystal are similar in crystal structure. That is, both the (111) direction of the cubic crystal and the (0001) direction of the hexagonal crystal are parallel to one of the covalent bonds composed of sp3 hybrid orbits extending from the constituent atoms in the apex direction of the tetrahedron. Since the bonding directions are the same, a (0001) plane hexagonal thin film or a (111) plane cubic thin film can be stably grown on a cubic (111) plane diamond.
GaAs、AlAs、InAs、GaP、AlP、InPの安定な結晶構造は立方晶のみで、安定な六方晶構造は存在しない。このため、電子供給層としてこれらの化合物半導体を選択した場合には、(111)面ダイヤモンド上にこれらの化合物半導体を通常の方法により結晶成長すればよい。これより、自動的に(111)面の立方結晶が形成できる。ここで、通常の方法とは例えば、有機金属化学気相堆積(Metal−Organic Chemical Vapor Deposition: MOCVD)法、もしくは、分子線エピタキシャル成長(Molecular Beam Epitaxy: MBE)法である。 The stable crystal structure of GaAs, AlAs, InAs, GaP, AlP, and InP is only a cubic crystal, and there is no stable hexagonal crystal structure. Therefore, when these compound semiconductors are selected as the electron supply layer, these compound semiconductors may be crystal-grown on the (111) plane diamond by an ordinary method. Thereby, a (111) plane cubic crystal can be formed automatically. Here, the normal method is, for example, a metal-organic chemical vapor deposition (MOCVD) method or a molecular beam epitaxy (MBE) method.
一方、BN、GaN、AlN、InN、SiCには安定な結晶構造として六方晶構造だけでなく立方晶構造も存在する。このため、電子供給層としてこれらの化合物半導体を選択した場合には、結晶成長に当たって注意を要する。 On the other hand, BN, GaN, AlN, InN, and SiC have not only a hexagonal crystal structure but also a cubic crystal structure as a stable crystal structure. Therefore, when these compound semiconductors are selected as the electron supply layer, care must be taken in crystal growth.
例えば、六方晶GaNは立方晶GaNと比べてより安定のため、熱平衡状態で成長を行うMOCVD法などを用いる。例えば、III族原料としてトリメチルガリウム(TMG)、V族原料としてアンモニア(NH3)を用いる。成長基板として(111)面ダイヤモンドを用い、基板温度をNH3の分解する約900℃から約1100℃の間に設定することにより、より安定な六方晶GaN薄膜が形成できる。 For example, since hexagonal GaN is more stable than cubic GaN, an MOCVD method for growing in a thermal equilibrium state is used. For example, trimethyl gallium (TMG) is used as the group III material, and ammonia (NH 3 ) is used as the group V material. By using (111) plane diamond as a growth substrate and setting the substrate temperature between about 900 ° C. and about 1100 ° C. at which NH 3 decomposes, a more stable hexagonal GaN thin film can be formed.
一方、立方晶GaNは六方晶GaNと比べて不安定であるため、結晶成長はより低温の非平衡状態で行う必要がある。このため、立方晶GaNを形成するためには、非平衡状態での成長ができるMBE法などを用いる。例えば、III族原料として金属ガリウム(Ga)、V族原料として高周波印加によりプラズマ化した窒素(N2)を用いる。成長基板として(111)面ダイヤモンドを用い、基板温度を約400℃から約600℃の間に設定することにより、立方晶GaN薄膜が形成できる。 On the other hand, since cubic GaN is unstable compared with hexagonal GaN, crystal growth needs to be performed in a lower temperature non-equilibrium state. For this reason, in order to form cubic GaN, the MBE method that allows growth in a non-equilibrium state is used. For example, metal gallium (Ga) is used as the group III material, and nitrogen (N 2 ) that is plasmatized by applying high frequency is used as the group V material. By using (111) plane diamond as the growth substrate and setting the substrate temperature between about 400 ° C. and about 600 ° C., a cubic GaN thin film can be formed.
なお、(111)面ダイヤモンド結晶の形成には、例えば、プラズマ励起化学気相堆積(Plasma−Enhanced Chemical Vapor Deposition: PECVD)法を用いる。例えば、原料ガスとして高周波印加によりプラズマ化した炭化水素(CH4)を用いる。基板として例えば、(111)面ダイヤモンド基板を用い、基板温度を約1000℃から約1200℃の間に設定することにより、(111)面ダイヤモンド結晶が形成できる。基板としては、他にも、(111)面Si基板、(0001)面六方晶SiC基板、(111)面立方晶SiC基板、(0001)面六方晶GaN基板、(111)面立方晶GaN基板、(0001)面サファイア基板などを用いることが出来る。 For example, a plasma-enhanced chemical vapor deposition (PECVD) method is used to form the (111) plane diamond crystal. For example, hydrocarbon (CH 4 ) that has been plasmatized by applying a high frequency is used as the source gas. For example, a (111) plane diamond crystal can be formed by using a (111) plane diamond substrate and setting the substrate temperature between about 1000 ° C. and about 1200 ° C. Other substrates include (111) plane Si substrate, (0001) plane hexagonal SiC substrate, (111) plane cubic SiC substrate, (0001) plane hexagonal GaN substrate, and (111) plane cubic GaN substrate. A (0001) plane sapphire substrate or the like can be used.
以下、実施例を参照して本発明を具体的に説明する。 Hereinafter, the present invention will be specifically described with reference to examples.
(第一の実施例)
図1は、本発明によるFETの第一の実施例の断面構造を示す図である。
(First embodiment)
FIG. 1 is a diagram showing a cross-sectional structure of a first embodiment of an FET according to the present invention.
図1において、10は基板、11は(111)面ダイヤモンド層、12は(0001)面アンドープ六方晶窒化ホウ素(h−BN)からなるキャリア供給層、13は2次元電子ガス、15はソース電極、16はドレイン電極、17はゲート電極である。 In FIG. 1, 10 is a substrate, 11 is a (111) plane diamond layer, 12 is a carrier supply layer made of (0001) plane undoped hexagonal boron nitride (h-BN), 13 is a two-dimensional electron gas, and 15 is a source electrode. , 16 are drain electrodes, and 17 is a gate electrode.
このようなFETは以下のようにして作製される。基板10上に、例えば、PECVD法及びMOCVD法により、(111)面アンドープダイヤモンド層11、(0001)面アンドープh−BN層12を順次成長する。ここで、ダイヤモンド層11の層厚は10nmから10μmの間とする。本実施例では、例えば、2μmに設定した。h−BN層12の層厚は1nmから100nmの間とする。本実施例では、例えば、20nmに設定した。
Such an FET is manufactured as follows. On the
h−BN層12上には、例えば、チタン(Ti)/金(Au)などの金属を蒸着、アロイ処理することにより、ソース電極15、ドレイン電極16をそれぞれ形成し、オーム性接触をとる。次に、h−BN層表面のソース電極15とドレイン電極16に挟まれた部位には、例えば、アルミニウム(Al)などの金属を蒸着してゲート電極17を形成し、h−BN層とのショットキー接触をとる。このようにして、図1のような半導体装置が作製された。
On the h-
ここで、ダイヤモンドの格子定数はa=0.356nmであるが、(111)面炭素(C)原子の間隔はa/21/2=0.252nmとなる。一方、h−BNのa軸長は0.25nmである。両者の差は0.8%と小さいので、(111)面ダイヤモンド上に(0001)面h−BN層を結晶成長すると、転位発生の臨界膜厚以下であれば伸張歪みを生じた歪層となり、良好なヘテロ接合が形成できる。本実施例のh−BN層12の膜厚20nmは転位発生の臨界膜厚以下である。
Here, the lattice constant of diamond is a = 0.356 nm, but the interval between (111) plane carbon (C) atoms is a / 2 1/2 = 0.252 nm. On the other hand, the a-axis length of h-BN is 0.25 nm. Since the difference between the two is as small as 0.8%, when a (0001) plane h-BN layer is grown on a (111) plane diamond, if it is below the critical film thickness of dislocation generation, it becomes a strained layer in which tensile strain is generated. A good heterojunction can be formed. The film thickness 20 nm of the h-
III−V族六方晶半導体は、(0001)結晶軸方向にはIII族原子面とV族原子面が交互に並んだ構造を有するため、(0001)面薄膜を形成すると、その上部界面と下部界面には分極電荷が発生することが知られている。ここで、分極効果には、III族原子とV族原子の結合自体が正四面体の理想構造からずれることにより発生する自発性分極、及び、薄膜と基板間のa軸長の差に起因するピエゾ分極がある。h−BNの自発性分極密度は0.029C/m2と計算され、ダイヤモンド上のh−BNのピエゾ分極密度は0.013C/m2と計算される。それ故、ダイヤモンド層11とh−BN層12のヘテロ界面には自発性分極とピエゾ分極に基づいて0.042C/m2の正電荷が発生する。この電荷は面密度2.6×1013cm−2の2次元電子に対応する。
The III-V hexagonal semiconductor has a structure in which group III atomic planes and group V atomic planes are alternately arranged in the (0001) crystal axis direction. Therefore, when a (0001) plane thin film is formed, its upper interface and lower It is known that polarization charges are generated at the interface. Here, the polarization effect is caused by spontaneous polarization generated when the bond between the group III atom and the group V atom deviates from the ideal tetrahedral ideal structure, and the difference in the a-axis length between the thin film and the substrate. There is piezo polarization. spontaneous polarization density of h-BN was calculated to 0.029C / m 2, piezo polarization density of the h-BN on diamond is calculated to 0.013C / m 2. Therefore, a positive charge of 0.042 C / m 2 is generated at the heterointerface between the
図2は本実施例におけるゲート下のエネルギーバンド図である。 FIG. 2 is an energy band diagram under the gate in this embodiment.
既に述べたように、ダイヤモンド層11とh−BN層12のヘテロ界面には自発性分極とピエゾ分極に起因して面密度0.042C/m2の正の電荷が発生する。また、h−BNのバンドギャップは5.9eVであり、ダイヤモンドの5.5eVより大きい。このため、ダイヤモンド層11内のh−BN層12とのヘテロ界面近傍には、2次元電子ガス13が発生してn形チャネルを形成する。h−BN層12はダイヤモンドよりバンドギャップが大きいため、良好なゲート絶縁層として作用し、ゲート漏れ電流が小さくなる。
As described above, positive charges having a surface density of 0.042 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。h−BNの大きなバンドギャップに起因して、高濃度の2次元電子ガスを蓄積できると共に、ゲート漏れ電流が小さくなる。また、閾値電圧は電子供給層であるh−BN層12の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
In such an FET, due to the high mobility of the two-
(第二の実施例)
図3は、本発明によるFETの第二の実施例の断面構造を示す図である。
(Second embodiment)
FIG. 3 is a diagram showing a cross-sectional structure of a second embodiment of the FET according to the present invention.
本実施例の特徴は、第一の実施例における(0001)面アンドープh−BN層を、(0001)面n型h−BN層22で置き換えたことである。ここで、h−BN層に添加するn型不純物としては、例えば、珪素(Si)、ゲルマニウム(Ge)、錫(Sn)、鉛(Pb)などを用い、不純物濃度は1×1018cm−3から1×1022cm−3の間とする。
The feature of this embodiment is that the (0001) plane undoped h-BN layer in the first embodiment is replaced with a (0001) plane n-type h-
図4は本実施例におけるゲート下のエネルギーバンド図である。 FIG. 4 is an energy band diagram under the gate in this embodiment.
既に述べたように、ダイヤモンド層11とh−BN層22のヘテロ界面には自発性分極とピエゾ分極に起因して面密度0.042C/m2の正の固定電荷が発生する。また、h−BNのバンドギャップは5.9eVであり、ダイヤモンドの5.5eVより大きい。このため、ダイヤモンド層11内のh−BN層22とのヘテロ界面近傍には、2次元電子ガス13が発生してn形チャネルを形成する。自発性分極およびピエゾ分極による電子供給効果に不純物ドーピングによる電子供給効果が付加されるため、第一の実施例と比較して電流密度が増加する。h−BN層22内部の正の固定電荷に起因して伝導帯エネルギーは下に凸の形状を有する。このため、電子に対するエネルギー障壁が低くなり、ソース電極15、ドレイン電極16におけるコンタクト抵抗が低減される。
As described above, positive fixed charges having a surface density of 0.042 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるh−BN層22の厚さ、及び、不純物濃度で決まるので、閾値電圧の制御が容易になる。さらに、h−BN層22内部のn型不純物のイオン化に起因した固定電荷によりコンタクト抵抗が低減される。
In such an FET, due to the high mobility of the two-
(第三の実施例)
図5は、本発明によるFETの第三の実施例の断面構造を示す図である。
(Third embodiment)
FIG. 5 is a diagram showing a cross-sectional structure of a third embodiment of the FET according to the present invention.
本実施例の特徴は、第一の実施例における(0001)面アンドープh−BN層12を、(0001)面アンドープ六方晶窒化アルミニウム(h−AlN)層32で置き換えたことである。ここで、h−AlN層32の層厚は1nmから100nmの間とする。本実施例では、例えば、10nmに設定した。
The feature of this embodiment is that the (0001) plane undoped h-
(111)面ダイヤモンドのC原子間隔は、前述の通り、a/21/2=0.252nmであるのに対して、h−AlNのa軸長は0.31nmである。両者の差は大きく、本実施例のh−AlN層32の層厚10nmは転位発生の臨界膜厚以上である。このため、h−AlN層32は格子緩和している。
As described above, the C atom interval of the (111) plane diamond is a / 2 1/2 = 0.252 nm, whereas the a-axis length of h-AlN is 0.31 nm. The difference between the two is large, and the
h−AlNの自発性分極密度は0.081C/m2と計算される。一方、本実施例のh−AlN層32は格子緩和しているので、ピエゾ分極は発生しない。それ故、ダイヤモンド層11とh−BN層12のヘテロ界面には自発性分極に基づいて、0.081C/m2の正電荷が発生する。この電荷は面密度5.1×1013cm−2の2次元電子に対応する。
The spontaneous polarization density of h-AlN is calculated to be 0.081 C / m 2 . On the other hand, since the h-
本実施例のゲート下のエネルギーバンド図は第一の実施例(図2)と同様になる。 The energy band diagram under the gate of this embodiment is the same as that of the first embodiment (FIG. 2).
既に述べたように、ダイヤモンド層11とh−AlN層32のヘテロ界面には自発性分極に起因して、0.081C/m2の正電荷が発生する。また、h−AlNのバンドギャップは6.2eVであり、ダイヤモンドの5.5eVより大きい。このため、ダイヤモンド層11内のh−AlN層32とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。h−AlN層32はダイヤモンドよりバンドギャップが大きいため、良好なゲート絶縁層として作用し、ゲート漏れ電流が小さくなる。
As described above, a positive charge of 0.081 C / m 2 is generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して高周波動作、高電流密度化が可能になる。h−AlNのバンドギャップ大に起因してゲート漏れ電流が小さくなる。また、閾値電圧は電子供給層であるh−AlN層32の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
Such an FET enables high-frequency operation and high current density due to the high mobility of the two-
(第四の実施例)
図6は、本発明によるFETの第四の実施例の断面構造を示す図である。
(Fourth embodiment)
FIG. 6 is a diagram showing a cross-sectional structure of a fourth embodiment of the FET according to the present invention.
本実施例の特徴は、第一の実施例における(0001)面アンドープh−BN層12を、(0001)面アンドープ六方晶窒化ガリウム(h−GaN)層42で置き換えたことである。ここで、h−GaN層42の層厚は1nmから100nmの間とする。本実施例では、例えば、10nmに設定した。
The feature of this embodiment is that the (0001) plane undoped h-
(111)面ダイヤモンドのC原子間隔は、前述の通り、a/21/2=0.252nmであるのに対して、h−GaNのa軸長は0.32nmである。両者の差は大きく、本実施例のh−GaN層42の層厚10nmは転位発生の臨界膜厚以上である。このため、h−GaN層42は格子緩和している。
As described above, the C atom spacing of the (111) plane diamond is a / 2 1/2 = 0.252 nm, whereas the a-axis length of h-GaN is 0.32 nm. The difference between the two is large, and the
h−GaNの自発性分極密度は0.029C/m2と計算される。一方、本実施例のh−GaN層42は格子緩和しているので、ピエゾ分極は発生しない。それ故、ダイヤモンド層11とh−GaN層42のヘテロ界面には自発性分極に基づいて0.029C/m2の正電荷が発生する。この電荷は面密度1.8×1013cm−2の2次元電子に対応する。
The spontaneous polarization density of h-GaN is calculated as 0.029 C / m 2 . On the other hand, since the h-
図7は本実施例におけるゲート下のエネルギーバンド図である。 FIG. 7 is an energy band diagram under the gate in this embodiment.
既に述べたように、ダイヤモンド層11とh−GaN層42のヘテロ界面には自発性分極に起因して面密度0.029C/m2の正の電荷が発生する。また、h−GaNのバンドギャップは3.4eVであり、ダイヤモンドの5.5eVより小さい。このため、h−GaN層42内のダイヤモンド層11とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。
As described above, positive charges having a surface density of 0.029 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるh−GaN層42の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
In such an FET, due to the high mobility of the two-
(第五の実施例)
図8は、本発明によるFETの第五の実施例の断面構造を示す図である。
(Fifth embodiment)
FIG. 8 is a diagram showing a cross-sectional structure of a fifth embodiment of the FET according to the present invention.
本実施例の特徴は、第四の実施例における(0001)面アンドープh−GaN層42を、(0001)面n型h−GaN層52で置き換えたことである。ここで、GaNに添加するn型不純物としては例えばSi、Ge、Sn、Pbなどを用い、不純物濃度は1×1018cm−3から1×1022cm−3の間とする。
The feature of this embodiment is that the (0001) plane undoped h-
図9は本実施例におけるゲート下のエネルギーバンド図である。 FIG. 9 is an energy band diagram under the gate in this embodiment.
既に述べたように、ダイヤモンド層11とh−GaN層52のヘテロ界面には自発性分極に起因して面密度0.029C/m2の正の固定電荷が発生する。また、h−GaNのバンドギャップは3.4eVとダイヤモンドの5.5eVより小さい。このため、h−GaN層52内のダイヤモンド層11とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。自発性分極による電子供給効果に不純物ドーピングによる電子供給効果が付加されるため、第四の実施例と比較して電流密度が増加する。h−GaN層52における正のイオン化電荷に起因して伝導帯エネルギーは下に凸の形状を有する。このため、電子に対するエネルギー障壁が低くなり、ソース電極15、ドレイン電極16におけるコンタクト抵抗が低減される。
As described above, positive fixed charges having a surface density of 0.029 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるh−GaN層52の厚さ、及び、不純物濃度で決まるので、閾値電圧の制御が容易になる。さらに、h−GaN層52内のn型不純物のイオン化に起因した固定電荷のせいでコンタクト抵抗が低減される。
In such an FET, due to the high mobility of the two-
(第六の実施例)
図10は、本発明によるFETの第六の実施例の断面構造を示す図である。
(Sixth embodiment)
FIG. 10 is a diagram showing a cross-sectional structure of a sixth embodiment of the FET according to the present invention.
本実施例の特徴は、第一の実施例における(0001)面アンドープh−BN層12を、(0001)面アンドープ六方晶窒化インジウム(h−InN)層62で置き換えたことである。ここで、h−InN層62の層厚は1nmから100nmの間とする。本実施例では、例えば、5nmに設定した。
The feature of this embodiment is that the (0001) plane undoped h-
(111)面ダイヤモンドのC原子間隔は、前述の通り、a/21/2=0.252nmであるのに対して、h−InNのa軸長は0.35nmである。両者の差は大きく、本実施例のh−InN層62の層厚5nmは転位発生の臨界膜厚以上である。このため、h−InN層62は格子緩和している。
As described above, the C atom spacing of the (111) plane diamond is a / 2 1/2 = 0.252 nm, whereas the a-axis length of h-InN is 0.35 nm. The difference between the two is large, and the thickness 5 nm of the h-
h−InNの自発性分極密度は0.032C/m2と計算される。一方、本実施例のh−InN層62は格子緩和しているので、ピエゾ分極は発生しない。それ故、ダイヤモンド層11とh−InN層62のヘテロ界面には自発性分極に基づいて0.032C/m2の正電荷が発生する。この電荷は面密度2.0×1013cm−2の2次元電子に対応する。
spontaneous polarization density of h-InN is calculated to 0.032C / m 2. On the other hand, since the h-
本実施例のゲート下のエネルギーバンド図は第四の実施例(図7)と同様になる。 The energy band diagram under the gate of this embodiment is the same as that of the fourth embodiment (FIG. 7).
既に述べたように、ダイヤモンド層11とh−InN層62のヘテロ界面には自発性分極に起因して、0.032C/m2の正電荷が発生する。また、h−InNのバンドギャップは0.9eVであり、ダイヤモンドの5.5eVより小さい。このため、h−InN層62内のダイヤモンド層11とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。
As described above, a positive charge of 0.032 C / m 2 is generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるh−InN層62の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
Such an FET enables high-frequency operation and high current density due to the high mobility of the two-
(第七の実施例)
図11は、本発明によるFETの第七の実施例の断面構造を示す図である。
(Seventh embodiment)
FIG. 11 is a diagram showing a cross-sectional structure of a seventh embodiment of the FET according to the present invention.
本実施例の特徴は、第一の実施例における(0001)面アンドープh−BN層12を、(111)面アンドープ立方晶窒化ホウ素(c−BN)層72で置き換えたことである。ここで、c−BN層72の層厚は1nmから100nmの間とする。本実施例では、例えば、20nmに設定した。本実施例のc−BN層72の層厚20nmは転位発生の臨界膜厚以下である。
The feature of this embodiment is that the (0001) plane undoped h-
III−V族立方晶半導体は、(111)結晶軸方向にはIII族原子面とV族原子面が交互に並んだ構造を有するため、(111)面薄膜を形成すると、その上部界面と下部界面には分極電荷が発生することが知られている。ここで、分極効果には、III族原子とV族原子の結合自体が正四面体の理想構造からずれることにより発生する自発性分極、及び、薄膜と基板間のa軸長の差に起因するピエゾ分極とがあるが、c−BNの自発性分極密度は0.029C/m2と計算され、ダイヤモンド上のc−BNのピエゾ分極密度は0.013C/m2と計算される。それ故、ダイヤモンド層11とc−BN層72のヘテロ界面には自発性分極とピエゾ分極に基づいて0.042C/m2の正電荷が発生する。この電荷は面密度2.6×1013cm−2の2次元電子に対応する。
Since the group III-V cubic semiconductor has a structure in which group III atom planes and group V atom planes are alternately arranged in the (111) crystal axis direction, when the (111) plane thin film is formed, the upper interface and the lower layer are formed. It is known that polarization charges are generated at the interface. Here, the polarization effect is caused by spontaneous polarization generated when the bond between the group III atom and the group V atom deviates from the ideal tetrahedral ideal structure, and the difference in the a-axis length between the thin film and the substrate. Although there are a piezoelectric polarization, spontaneous polarization density of c-BN it was calculated to 0.029C / m 2, piezo polarization density of c-BN on diamond is calculated to 0.013C / m 2. Therefore, a positive charge of 0.042 C / m 2 is generated at the heterointerface between the
本実施例のゲート下のエネルギーバンド図は第四の実施例(第7図)と同様になる。 The energy band diagram under the gate of this embodiment is the same as that of the fourth embodiment (FIG. 7).
既に述べたように、ダイヤモンド層11とc−BN層72のヘテロ界面には自発性分極に起因して面密度0.042C/m2の正の電荷が発生する。また、c−BNのバンドギャップは約5eVであり、ダイヤモンドの5.5eVより小さい。このため、c−BN層72内のダイヤモンド層11とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。
As described above, positive charges having a surface density of 0.042 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるc−BN層72の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
In such an FET, due to the high mobility of the two-
(第八の実施例)
図12は、本発明によるFETの第八の実施例の断面構造を示す図である。
(Eighth embodiment)
FIG. 12 is a diagram showing a cross-sectional structure of an eighth embodiment of the FET according to the present invention.
本実施例の特徴は、第三の実施例における(0001)面アンドープh−AlN層32を、(111)面アンドープ立方晶窒化アルミニウム(c−AlN)層82で置き換えたことである。ここで、c−AlN層82の層厚は1nmから100nmの間とする。本実施例では、例えば、10nmに設定した。本実施例のc−AlN層82の層厚10nmは転位発生の臨界膜厚以上である。このため、c−AlN層82は格子緩和している。
The feature of this embodiment is that the (0001) plane undoped h-
c−AlNの自発性分極密度は0.081C/m2と計算される。一方、本実施例のc−AlN層82は格子緩和しているので、ピエゾ分極は発生しない。それ故、ダイヤモンド層11とc−AlN層82のヘテロ界面には自発性分極に基づいて0.081C/m2の正電荷が発生する。この電荷は面密度5.1×1013cm−2の2次元電子に対応する。
The spontaneous polarization density of c-AlN is calculated to be 0.081 C / m 2 . On the other hand, since the c-
本実施例のゲート下のエネルギーバンド図は第四の実施例(図7)と同様になる。 The energy band diagram under the gate of this embodiment is the same as that of the fourth embodiment (FIG. 7).
既に述べたように、ダイヤモンド層11とc−AlN層82のヘテロ界面には自発性分極に起因して面密度0.081C/m2の正の電荷が発生する。また、c−AlNのバンドギャップは5.1eVであり、ダイヤモンドの5.5eVより小さい。このため、c−AlN層82内のダイヤモンド層11とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。
As described above, positive charges having a surface density of 0.081 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるc−AlN層82の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
In such an FET, due to the high mobility of the two-
(第九の実施例)
図13は、本発明によるFETの第九の実施例の断面構造を示す図である。
(Ninth embodiment)
FIG. 13 is a diagram showing a cross-sectional structure of a ninth embodiment of the FET according to the present invention.
本実施例の特徴は、第四の実施例における(0001)面アンドープh−GaN42を、(111)面アンドープ立方晶窒化ガリウム(c−GaN)層92で置き換えたことである。ここで、c−GaN層92の層厚は1nmから100nmの間とする。本実施例では、例えば、10nmに設定した。本実施例のc−GaN層92の層厚10nmは転位発生の臨界膜厚以上である。このため、c−GaN層92は格子緩和している。
The feature of this embodiment is that the (0001) plane undoped h-
c−GaNの自発性分極密度は0.029C/m2と計算される。一方、本実施例のc−GaN層92は格子緩和しているので、ピエゾ分極は発生しない。それ故、ダイヤモンド層11とc−GaN層92のヘテロ界面には自発性分極に基づいて0.029C/m2の正電荷が発生する。この電荷は面密度1.8×1013cm−2の2次元電子に対応する。
The spontaneous polarization density of c-GaN is calculated as 0.029 C / m 2 . On the other hand, since the c-
本実施例のゲート下のエネルギーバンド図は第四の実施例(図7)と同様になる。 The energy band diagram under the gate of this embodiment is the same as that of the fourth embodiment (FIG. 7).
既に述べたように、ダイヤモンド層11とc−GaN層92のヘテロ界面には自発性分極に起因して面密度0.029C/m2の正の電荷が発生する。また、c−GaNのバンドギャップは3.3eVであり、ダイヤモンドの5.5eVより小さい。このため、c−GaN層92内のダイヤモンド層11とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。
As described above, positive charges having a surface density of 0.029 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるc−GaN層92の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
In such an FET, due to the high mobility of the two-
(第十の実施例)
図14は、本発明によるFETの第十の実施例の断面構造を示す図である。
(Tenth embodiment)
FIG. 14 is a diagram showing a cross-sectional structure of a tenth embodiment of the FET according to the present invention.
本実施例の特徴は、第六の実施例における(0001)面アンドープh−InN62を、(111)面アンドープ立方晶窒化インジウム(c−InN)層102で置き換えたことである。ここで、c−InN層102の層厚は1nmから100nmの間とする。本実施例では、例えば、5nmに設定した。本実施例のc−InN層102の層厚5nmは転位発生の臨界膜厚以上である。このため、c−InN層102は格子緩和している。
The feature of this embodiment is that the (0001) plane undoped h-
c−InNの自発性分極密度は0.032C/m2と計算される。一方、本実施例のc−InN層102は格子緩和しているので、ピエゾ分極は発生しない。それ故、ダイヤモンド層11とc−InN層102のヘテロ界面には自発性分極に基づいて0.032C/m2の正電荷が発生する。この電荷は面密度2.0×1013cm−2の2次元電子に対応する。
The spontaneous polarization density of c-InN is calculated to be 0.032 C / m 2 . On the other hand, since the c-
本実施例のゲート下のエネルギーバンド図は第四の実施例(図7)と同様になる。 The energy band diagram under the gate of this embodiment is the same as that of the fourth embodiment (FIG. 7).
既に述べたように、ダイヤモンド層11とc−InN層102のヘテロ界面には自発性分極に起因して面密度0.032C/m2の正の電荷が発生する。また、c−InNのバンドギャップは約0.9eVであり、ダイヤモンドの5.5eVより小さい。このため、c−InN層102内のダイヤモンド層11とのヘテロ界面近傍には2次元電子ガス13が発生してn形チャネルを形成する。
As described above, positive charges having a surface density of 0.032 C / m 2 are generated at the heterointerface between the
このようなFETでは、2次元電子ガス13の高移動度に起因して、高周波動作、高電流密度化が可能になる。閾値電圧は電子供給層であるc−InN層102の厚さで決まるので、閾値電圧の制御が容易になる。さらに、分極電荷密度は材料固有の圧電係数により決定されるので、再現性、均一性に優れ、素子特性の面内バラツキ、ロット間バラツキといった問題も解消される。
In such an FET, due to the high mobility of the two-
以上、本発明を上記実施例に即して説明したが、本発明は上記態様にのみ限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。 As mentioned above, although this invention was demonstrated according to the said Example, this invention is not limited only to the said aspect, Of course, various aspects according to the principle of this invention are included.
例えば、上記実施例においては電子(キャリア)供給層材料として六方晶化合物半導体(h−BN、h−AlN、h−GaN、h−InN)を用いた場合を示したが、他の六方晶化合物半導体、例えば、六方晶炭化珪素(h−SiC)を用いても良い。また、h−BN、h−AlN、h−GaN、h−InNの内、少なくとも2種類の異なる半導体材料からなる混晶半導体としても良い。 For example, in the above embodiment, the case where a hexagonal compound semiconductor (h-BN, h-AlN, h-GaN, h-InN) is used as the electron (carrier) supply layer material is shown. A semiconductor such as hexagonal silicon carbide (h-SiC) may be used. Alternatively, a mixed crystal semiconductor including at least two different semiconductor materials among h-BN, h-AlN, h-GaN, and h-InN may be used.
また、電子(キャリア)供給層材料として立方晶化合物半導体(c−BN、c−AlN、c−GaN、c−InN)を用いた場合を示したが、他の立方晶化合物半導体、例えば、立方晶炭化珪素(c−SiC)、砒化ガリウム(GaAs)、砒化アルミニウム(AlAs)、砒化インジウム(InAs)、燐化ガリウム(GaP)、燐化アルミニウム(AlP)、燐化インジウム(InP)を用いても良い。また、c−BN、c−AlN、c−GaN、c−InN、GaAs、AlAs、InAs、GaP、AlP、InPの内、少なくとも2種類の異なる半導体材料からなる混晶半導体としても良い。 In addition, although a case where a cubic compound semiconductor (c-BN, c-AlN, c-GaN, c-InN) is used as an electron (carrier) supply layer material, other cubic compound semiconductors, for example, cubic Using crystalline silicon carbide (c-SiC), gallium arsenide (GaAs), aluminum arsenide (AlAs), indium arsenide (InAs), gallium phosphide (GaP), aluminum phosphide (AlP), indium phosphide (InP) Also good. Alternatively, a mixed crystal semiconductor made of at least two different semiconductor materials among c-BN, c-AlN, c-GaN, c-InN, GaAs, AlAs, InAs, GaP, AlP, and InP may be used.
基板材料としては、ダイヤモンド基板、Si基板、SiC基板、GaN基板、サファイア基板などを用いることが出来る。 As a substrate material, a diamond substrate, a Si substrate, a SiC substrate, a GaN substrate, a sapphire substrate, or the like can be used.
10、200 … 基板
11 … (111)ダイヤモンド層
12 … (0001)面アンドープh−BN層
13、203 … 2次元電子ガス
15、205 … ソース電極
16、206 … ドレイン電極
17、207 … ゲート電極
22 … (0001)面n型h−BN層
32 … (0001)面アンドープh−AlN層
42 … (0001)面アンドープh−GaN層
52 … (0001)面n型h−GaN層
62 … (0001)面アンドープh−InN層
72 … (111)面アンドープc−BN層
82 … (111)面アンドープc−AlN層
92 … (111)面アンドープc−GaN層
102 … (111)面アンドープc−InN層
201 … ダイヤモンド層
202 … n型AlN層またはn型BN層
DESCRIPTION OF
Claims (6)
In the field effect transistor according to any one of claims 1 to 5, at the interface between the diamond semiconductor layer of said compound semiconductor layer, which has a positive fixed charge resulting from the least spontaneous polarization, said compound semiconductor layer And a field effect transistor characterized in that a two-dimensional electron gas is generated in the vicinity of the interface of the diamond semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018138A JP5223201B2 (en) | 2007-01-29 | 2007-01-29 | Field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018138A JP5223201B2 (en) | 2007-01-29 | 2007-01-29 | Field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186936A JP2008186936A (en) | 2008-08-14 |
JP5223201B2 true JP5223201B2 (en) | 2013-06-26 |
Family
ID=39729781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007018138A Expired - Fee Related JP5223201B2 (en) | 2007-01-29 | 2007-01-29 | Field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223201B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AP3874A (en) * | 2011-04-14 | 2016-10-31 | Sage Wise 66 Pty Ltd | An electrical conductor |
WO2013095625A1 (en) * | 2011-12-23 | 2013-06-27 | Hewlett-Packard Development Company, L.P. | Managing a facility |
CN107731915B (en) * | 2017-10-12 | 2024-01-30 | 中国电子科技集团公司第十三研究所 | Semiconductor device and method for forming diamond p-type conductive channel by utilizing abrupt heterojunction |
CN107731916B (en) * | 2017-10-12 | 2024-02-13 | 中国电子科技集团公司第十三研究所 | Semiconductor device and method for forming diamond n-type conductive channel using heterojunction |
JP7101980B2 (en) * | 2018-01-11 | 2022-07-19 | 国立研究開発法人物質・材料研究機構 | MIS type semiconductor device and its manufacturing method |
JP7479011B2 (en) | 2020-08-05 | 2024-05-08 | 国立大学法人東海国立大学機構 | Manufacturing method of hexagonal boron nitride thin film |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2252244T3 (en) * | 2000-06-15 | 2006-05-16 | Element Six (Pty) Ltd | THICK LAYER OF MONOCRISTALINE DIAMOND, PRODUCTION PROCEDURE AND GEMS PRODUCED FROM LAYER. |
US20100078652A1 (en) * | 2007-01-22 | 2010-04-01 | Geoffrey Alan Scarsbrook | Diamond electronic devices including a surface and methods for their manufacture |
-
2007
- 2007-01-29 JP JP2007018138A patent/JP5223201B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008186936A (en) | 2008-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
US8410525B2 (en) | Compound semiconductor substrate and device therewith | |
JP4744109B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4224737B2 (en) | Semiconductor element | |
US8193538B2 (en) | Electronic field effect devices | |
JP3751791B2 (en) | Heterojunction field effect transistor | |
JP4577460B2 (en) | Semiconductor device and manufacturing method thereof | |
US8716753B2 (en) | Nitride semiconductor material, semiconductor element, and manufacturing method thereof | |
JP5400266B2 (en) | Field effect transistor | |
CN110875387B (en) | Semiconductor device and method for forming semiconductor device | |
US20100244101A1 (en) | Semiconductor device and method for manufacturing the same | |
US20120299060A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
TW200414313A (en) | Semiconductor device and the manufacturing method thereof | |
WO2005074019A1 (en) | Semiconductor device | |
US20130307024A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5223201B2 (en) | Field effect transistor | |
US20060054929A1 (en) | Semiconductor device | |
JP2009111204A (en) | Field effect transistor and manufacturing method thereof | |
US8524550B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US9331169B2 (en) | Nitride semiconductor Schottky diode and method for manufacturing same | |
CN100470835C (en) | Electronic device containing group-III elements based nitride semiconductors | |
JP5221577B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6096523B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004311921A (en) | Hetero-junction field-effect transistor | |
JP6781293B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |