[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5215620B2 - 半導体デバイス、表示装置及び半導体デバイスの製造方法 - Google Patents

半導体デバイス、表示装置及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5215620B2
JP5215620B2 JP2007236353A JP2007236353A JP5215620B2 JP 5215620 B2 JP5215620 B2 JP 5215620B2 JP 2007236353 A JP2007236353 A JP 2007236353A JP 2007236353 A JP2007236353 A JP 2007236353A JP 5215620 B2 JP5215620 B2 JP 5215620B2
Authority
JP
Japan
Prior art keywords
film
aluminum alloy
alloy film
gas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007236353A
Other languages
English (en)
Other versions
JP2009070956A (ja
Inventor
和式 井上
展昭 石賀
顕祐 長山
直樹 津村
匠 中畑
和雅 河瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007236353A priority Critical patent/JP5215620B2/ja
Priority to TW097132904A priority patent/TWI385731B/zh
Priority to KR1020080086750A priority patent/KR101108941B1/ko
Priority to US12/206,187 priority patent/US7825515B2/en
Priority to CN2008101737895A priority patent/CN101388371B/zh
Publication of JP2009070956A publication Critical patent/JP2009070956A/ja
Application granted granted Critical
Publication of JP5215620B2 publication Critical patent/JP5215620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、液晶ディスプレイや有機ＥＬ（electroluminescence）ディスプレイ等の電気光学表示装置や半導体部品等の半導体デバイスの構造およびその製造方法に関し、特にアルミニウム合金膜（以下、「Ａｌ合金膜」と記す）と、Ｓｉ膜（シリコン膜）またはＳｉを主成分とする膜とを構成要素として含む半導体デバイスの構造および製造方法に関する。
半導体デバイスのひとつの例として、薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と記す）をスイッチング素子として用いたアクティブマトリックス型ＴＦＴのディスプレイ用電気光学表示装置は、ＣＲＴ（Cathod Ray Tube）に変わるフラットパネルディスプレイの一つとして、低消費電力や薄型であるという特徴を活かした製品への応用が盛んになされている。
従来より、半導体デバイスを構成する配線や電極材料としては、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）やこれらを主成分とする合金等の、いわゆる高融点金属材料が一般的に用いられてきた。これらの高融点メタルは、Ｓｉ半導体膜との接続界面における界面拡散反応が殆どなく、半導体デバイス用の電極材料として好適に用いられてきた。しかしながら、近年、ＴＶの大型化や携帯電話等の小型ディスプレイの高精細化が進む中で、配線材料の低抵抗化が要求されており、従来の高融点メタルの比抵抗値（一般に１２〜６０μΩ・ｃｍ）では好適とはいえなくなってきた。このため、ディスプレイ用の配線材料として、比抵抗が低く、配線パターン加工が容易であるアルミニウム（Ａｌ）またはＡｌを主成分とする合金であるＡｌ合金膜が注目されるようになった。
しかしながら、Ａｌ合金膜は、一般的にＳｉ半導体膜やＳｉを主成分とする膜との接続界面において、激しく相互拡散反応して電気的特性を劣化させることが知られている。このため、Ａｌ合金膜をＳｉ膜と接続させる場合には、上述の高融点メタルをバリア層として介する必要があった。また、ディスプレイ用光学表示装置の場合には、透過画素電極材料として一般的に用いられる酸化インジウム系、例えば、酸化インジウムと酸化すずを混合させたＩＴＯ（Indium Tin Oxide）と配線材料（例えば、Ａｌ合金膜）とを接合する必要がある。この場合にも、Ａｌ合金膜はＩＴＯとの界面で拡散反応を生じさせ電気的特性を劣化させるため、同様に高融点メタルをバリア層として介する必要があった。
以上のような高融点メタルをバリア層として用い、低抵抗のＡｌ合金膜とを組み合わせてＴＦＴのソース・ドレイン電極に適用した例が、例えば、特許文献１〜３に開示されている。これらの例では、下層にＣｒ、Ｍｏ、Ｔｉ、Ｚｒの高融点メタルを設けてＳｉに不純物を添加した低抵抗Ｓｉ膜（オーミックコンタクトＳｉ膜）およびＩＴＯ膜と直接接続させた後に、低抵抗のＡｌ系メタルを形成した積層膜の構成となっている。
一方で、Ａｌ合金膜とＩＴＯとの界面拡散反応を防止し、良好な界面の電気的特性（コンタクト特性）を得るための方法が、例えば特許文献４、５に開示されている。これらの方法を用いれば、少なくともＡｌ合金膜とＩＴＯとの直接接続のみが必要なデバイスにおいては、高融点メタルによるバリア層は必ずしも形成する必要はない。
特開平６−２３６８９３号公報 特開平７−３０１１８号公報 特開平８−６２６２８号公報 特開２００３−８９８６４号公報 特開２００４−２１４６０６号公報
従来のＡｌ合金膜の材料および製造工程の組合せでは、上述のように、Ａｌ合金膜とＳｉ半導体膜およびＳｉを主成分とするＳｉ膜との界面拡散反応が防止できないために、高融点メタルによるバリア層を形成しなければならなかった。このため、成膜工程やエッチング加工の工程が増え、生産能力の低下を招いていた。また、エッチング加工時のＡｌ合金膜と高融点メタルとのエッチング速度の違いや、横方向に進行するサイドエッチング量の違い等により、エッチング加工断面の形状に凹凸ができていた。このため、微細加工が困難であった。
さらに、エッチング加工断面の形状に凹凸ができることによって、上層に形成する膜のカバレッジ特性を劣化させていた。このように、従来のＡｌ合金膜や製造方法では、高品質で高い信頼性を有する半導体デバイスを製造することが困難である等の問題点があった。
なお、上述の特許文献４においては、ＩＴＯとのコンタクト特性の改善のみならず、Ｓｉとのコンタクト特性の改善効果も記載されている。しかしながら、本発明者の評価結果によると、Ｓｉ半導体を用いたＴＦＴのソース・ドレイン電極にＡｌ合金膜を直接形成した場合、成膜直後ではＳｉとの界面での相互拡散反応は認められないものの、熱処理（大気中、もしくは窒素ガス雰囲気中で約３０分間の保持）によって拡散反応が徐々に進行し、２５０℃を超える温度では、光学顕微鏡観察レベルでも拡散反応が認められた。また、２００℃を超える温度では、光学顕微鏡観察レベルでは顕著な拡散反応は認められなかったが、ＴＦＴの電気特性を測定したところ、ＴＦＴ特性、具体的には、一般的なＩｄ（ドレイン電流）−Ｖｇ（ゲート電圧）のオン／オフ特性に明確な劣化が認められた。一般的なディスプレイ用のアクティブマトリックスＴＦＴ基板の製造プロセスでは、通常少なくとも２００℃以上のプロセス温度が含まれる。従って、このような半導体デバイスへの適用は耐熱性の面から実質的に困難であるという問題点があった。
本発明は、高融点メタルをバリア層として形成することなく、Ｓｉ膜またはＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜、及びその製造方法を提供することを目的とする。
本発明に係る半導体デバイスの一態様は、シリコン（Ｓｉ）を主成分とする膜と、前記Ｓｉを主成分とする膜と直接接続し、接続界面近傍に、少なくともＡｌ、ニッケル（Ｎｉ）、及び窒素（Ｎ）を含むアルミニウム合金膜と、を有する。また、本発明に係る表示装置の一態様は、前記半導体デバイスを用いたものである。
また、本発明に係る半導体デバイスの製造方法の一態様は、Ｓｉを主成分とする膜を形成する工程と、前記Ｓｉを主成分とする膜と直接接続させ、前記Ｓｉを主成分とする膜と接続する接続界面近傍に、少なくともＡｌ、Ｎｉ、及びＮを含むアルミニウム合金膜を形成する工程と、を有する。さらに、本発明に係る半導体デバイスの製造方法の別の一態様は、積層する膜との境界面近傍に、少なくともＡｌ、Ｎｉ、及びＮを含むアルミニウム合金膜を形成する工程と、前記境界面の表面の少なくとも一部分に直接接続するようにＳｉを主成分とする膜を形成する工程と、を有する。
本発明によれば、高融点メタルをバリア層として形成することなく、Ｓｉ膜またはＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜、及びその製造方法を提供することが可能となる。
以下、本発明の実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
始めに、図１を用いて、本発明に係る半導体デバイスを用いる表示装置の一例について説明する。図１は、表示装置に用いられるＴＦＴアレイ基板の構成例を示す正面図である。本発明に係る表示装置は、液晶表示装置を例として説明するが、あくまでも例示的なものであり、有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）等を用いることも可能である。
図１に示す液晶表示装置は、基板４０を有している。基板４０は、例えば、ＴＦＴアレイ基板等のアレイ基板である。基板４０には、表示領域４１と表示領域４１を囲むように設けられた額縁領域４２とが設けられている。この表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は平行に設けられている。同様に、複数のソース配線４４は平行に設けられている。ゲート配線４３とソース配線４４とは、互いに交差するように形成されている。ゲート配線４３とソース配線４４とは直交している。隣接するゲート配線４３とソース配線４４とで囲まれた領域が画素４７となる。従って、基板４０では、画素４７がマトリクス状に配列される。
基板４０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、基板４０の端部で、走査信号駆動回路４５に接続される。ソース配線４４も同様に、表示領域４１から額縁領域４２まで延設され、基板４０の端部で、表示信号駆動回路４６と接続される。走査信号駆動回路４５の近傍には、外部配線４８が接続されている。また、表示信号駆動回路４６の近傍には、外部配線４９が接続されている。外部配線４８、４９は、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板である。
外部配線４８、４９を介して走査信号駆動回路４５、及び表示信号駆動回路４６に外部からの各種信号が供給される。走査信号駆動回路４５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次選択されていく。表示信号駆動回路４６は外部からの制御信号や、表示データに基づいて表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧を各画素４７に供給することができる。
画素４７内には、少なくとも１つのＴＦＴ５０が形成されている。ＴＦＴ５０はソース配線４４とゲート配線４３の交差点近傍に配置される。例えば、このＴＦＴ５０が画素電極に表示電圧を供給する。即ち、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオンする。これにより、ソース配線４４から、ＴＦＴ５０のドレイン電極に接続された画素電極に表示電圧が印加される。画素電極と対向電極との間には、表示電圧に応じた電界が生じる。なお、基板４０の表面には、配向膜（図示せず）が形成されている。
更に、基板４０には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、基板４０側に配置される場合もある。基板４０と対向基板との間には液晶層が狭持される。即ち、基板４０と対向基板との間には液晶が導入されている。更に、基板４０と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
画素電極と対向電極との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、偏光状態が変化する。
偏光状態によって、対向基板側の偏光板を通過する光量は変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。以上が表示装置の概略である。以下、表示装置に用いる、本発明に係る半導体デバイス及びその製造方法の各態様ついて説明する。
実施の形態１
本発明の実施の形態１として、表示素子に液晶を用いる液晶表示装置用アクティブマトリックス型ＴＦＴ基板を例にとって詳しく説明する。図２はその平面構造の一例を示す図であり、図３は、図２のＡ−Ａ断面等の構造を示す図である。図３に示す断面図では、ＴＦＴ基板の製造工程の説明を容易にするため、図２に示すＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｃ断面を示している。具体的には、図３において、ＴＦＴ及び画素部分を含むＡ−Ａ断面（右側）に加え、ゲート端子部４を含むＢ−Ｂ断面（左側）、及びソース端子部１３を含むＣ−Ｃ断面（中間）を示している。以降の説明で用いる断面図についても同様に複数の断面を示している。
図２、または図３において、透明絶縁性基板１は、ガラスやプラスチック等からなる基板である。該透明絶縁性基板１上には、メタル膜からなるゲート電極２、該ゲート電極２につながるゲート配線３、該ゲート配線３とつながり映像の走査信号を入力するためのゲート端子部４、および補助容量電極５が少なくとも形成されている。また、これらの上層にゲート絶縁膜６が形成されている。また、Ｓｉ半導体膜７は、ゲート絶縁膜６を介して下層のゲート電極２近傍に形成されたＴＦＴの構成要素となる。オーミック低抵抗Ｓｉ膜８はＳｉに不純物を添加した半導体膜である。ソース電極９およびドレイン電極１０はＡｌ合金膜からなり、それぞれオートミック低抵抗Ｓｉ膜８と直接接続されている。
ＴＦＴのチャネル部１１はソース電極９とドレイン電極１０が分離され、さらにオーミック低抵抗Ｓｉ膜８が除去された領域に構成されている。ソース配線１２はソース電極９につながる配線である。図３では、ソース電極９とソース配線１２の境界を明示していない。ソース端子部１３は該ソース配線１２とつながり外部から映像信号を入力する。層間絶縁膜１４はチャネル部１１を含む基板全体を覆うように形成される。
開口部が、該層間絶縁膜１４に複数（図３では３つ）形成されている。画素ドレインコンタクトホール１５は下層のドレイン電極１０にまで達する開口部である。ゲート端子部コンタクトホール１６はゲート端子部４にまで達する開口部である。ソース端子部コンタクトホール１７はソース端子部１３にまで達する開口部である。また、透過画素電極１８は、画素ドレインコンタクトホール１５を介してドレイン電極１０と接続された透明導電膜である。ゲート端子パッド１９はゲート端子部コンタクトホール１６を介してゲート端子部４と接続されたパッドである。ソース端子パッド２０はソース端子部コンタクトホール１７を介してソース端子部１３と接続されたパッドである。
以上のように構成されたアクティブマトリックス型ＴＦＴ基板と、カラー表示用のカラーフィルタや対向電極等を具備した対向基板（図示せず）とを、一定の間隙（セルギャップ）を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の光学表示用装置である半導体デバイスが製造される。
次に、本発明の実施の形態１にかかわるアクティブマトリックス型ＴＦＴ基板の製法の手順を図４（Ａ）〜（Ｃ）、図５（Ｄ）〜（Ｅ）に基づいて説明する。図４（Ａ）において、まずガラス基板などの透明絶縁性基板１を洗浄液または純水を用いて洗浄し、該透明絶縁性基板１上にメタル膜を成膜する。成膜したのちに、第１回目のフォトリソグラフィープロセスでメタル膜をパターニングしてゲート電極２、ゲート配線３、ゲート端子部４および補助容量電極５を形成する。メタル膜としては、電気的比抵抗の低い金属や合金を用いることが好ましい。
好適な実施例として、ここではまず、公知のアルゴン（Ａｒ）ガスまたはクリプトン（Ｋｒ）ガスを用いたスパッタリング法で２ｍｏｌ％（ａｔ％）のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣ（直流）マグネトロンスパッタリング方式で、Ａｌに２ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）の条件で成膜した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いてＡｌＮｉ膜をエッチングした。フォトレジストパターンを除去することによって、ゲート電極２、ゲート配線３、ゲート端子部４および補助容量電極５のパターンを形成した。このとき、形成されたＡｌＮｉ合金膜のＮｉ組成はターゲット組成とほぼ同じの２ｍｏｌ％Ｎｉであった。また比抵抗値は、成膜直後は約１２μΩ・ｃｍであったが、以下に示す約３００℃程度のプロセス温度を経たのちには、約５μΩ・ｃｍまで低減されていた。この値は一般的な従来の高融点メタルよりも低いものであり、ゲート配線の抵抗を下げることが可能である。
続いて、図４（Ｂ）において、まず窒化シリコン（ＳｉＮ）からなるゲート絶縁膜６とアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜７と不純物を添加したｎ型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）からなるオーミック低抵抗Ｓｉ膜８とを順次成膜する。成膜したのちに、第２回目のフォトリソグラフィープロセスで半導体能動膜７と、オーミック低抵抗Ｓｉ膜８とをＴＦＴの構成要素となる形状にパターニング形成する。
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、ゲート絶縁膜６としてＳｉＮ膜を４００ｎｍ、Ｓｉ半導体能動膜７としてａ−Ｓｉ膜を１５０ｎｍ、オーミック低抵抗Ｓｉ膜８としてリン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜を５０ｎｍの厚さで順次成膜した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のフッ素系ガスを用いたドライエッチング法を用いてａ−Ｓｉ膜とｎ＋ａ−Ｓｉ膜とをエッチングし、フォトレジストパターンを除去してＴＦＴの構成要素となる半導体パターン（半導体能動膜７、及びオーミック低抵抗Ｓｉ膜８）を形成した。
続いて図４（Ｃ）において、Ａｌ合金膜を成膜したのちに、第３回目のフォトリソグラフィープロセスでパターニングしてソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３およびＴＦＴのチャネル部１１を形成する。本工程に用いるＡｌ合金膜としては、電気的比抵抗が低いこと、ならびにオーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を示すこと、および透過画素電極に用いる導電膜（以下では符号１８で示す）との良好なコンタクト特性（特に電気的コンタクト抵抗が低いこと）等の利点を有する合金膜を用いることが好ましい。
好適な実施例として、ここでは、Ａｌに２ｍｏｌ％のＮｉを添加したＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法にてＡｌ合金膜を形成した。スパッタリング条件は、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）にＮ２ガスを流量３×１０−４ｍ３／ｈ（５ｓｃｃｍ）で添加させた混合ガスを用い、成膜パワー密度３Ｗ／ｃｍ２で約２００ｎｍ厚のＡｌＮｉＮ膜を形成した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いてＡｌＮｉＮ膜をエッチングし、ソース電極９、ドレイン電極１０、ソース配線１２およびソース端子部１３のパターンを形成した。次に、前記ソース電極９とドレイン電極１０の間のオーミック低抵抗Ｓｉ膜８を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングしたのちに、フォトレジストパターンを除去してＴＦＴのチャネル部１１を形成した。
このＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが５ｍｏｌ％含まれた合金膜となっていた。また比抵抗値は、成膜直後は約１５μΩ・ｃｍであったが、約３００℃の温度で熱処理を行ったのちには、約１０μΩ・ｃｍまで低減されていた。この値は一般的な従来の高融点メタルよりも低いものであり、ソース配線の抵抗を下げることが可能である。また上記実施例ではスパッタリングガスとしてＡｒガスとＮ２ガスとの混合ガスを用いたが、ＡｒガスのかわりにＫｒガスを用いてもよい。この場合には、Ａｒガスを用いた場合よりも膜の欠陥や応力を減らすことができるため、熱処理を加えなくても比抵抗を約１０μΩ・ｃｍにまで低減することが可能となる。またＡｌ膜にＮを添加する場合でも、スパッタリング時に添加するガスはＮ２ガスに限ることなく、例えばＮＨ３のように、Ｎを含むガスであれば、Ａｌ膜中にＮを添加させることが可能である。また予め、スパッタリングターゲットにＮを添加させたＡｌＮｉＮ合金を用いて形成してもよい。この場合は、スパッタリングガスとして、ＡｒガスあるいはＫｒガスに、Ｎ２またはＮを含むガスを添加した混合ガスを必ずしも用いる必要はなく、ＡｒガスあるいはＫｒガス単独で成膜することが可能である。
続いて図５（Ｄ）において、層間絶縁膜１４をパッシベーション膜として成膜したのちに、第４回目のフォトリソグラフィープロセスでパターニングして、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とを同時に形成する。
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、層間絶縁膜として窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜したのちに、フォトリソグラフィープロセスでフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法を用いてエッチングし、フォトレジストパターンを除去して画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６およびソース端子部コンタクトホール１７を形成した。
最後に図５（Ｅ）において、透明導電性膜を成膜したのちに、第５回目のフォトリソグラフィープロセスでパターニングして、画素ドレインコンタクトホール１５を介して下層のドレイン電極１０と電気的に接続するように透過画素電極１８と、ゲート端子部コンタクトホール１６およびソース端子部コンタクトホール１７を介してそれぞれ電気的に接続されるゲート端子パッド１９及びソース端子パッド２０のパターンを形成する。このようにして、本発明の実施の形態１に係る液晶表示装置用途として好適に用いられるアクティブマトリックスＴＦＴ基板が完成する。なお、完成したＴＦＴ基板は、約２００〜３００℃の温度で熱処理を加えてもよい。これによって、基板全体に蓄積された静電荷や応力等が除去あるいは緩和され、さらにメタル膜の電気的比抵抗を下げることができるため、ＴＦＴ特性を向上して安定化させることができるために好ましい。
好適な実施例として、ここでは、透明導電性膜として酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜する。成膜したのちに、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸＋硝酸を含む溶液を用いてエッチングし、フォトレジストパターンを除去して透過画素電極１８、およびゲート端子パッド１９およびソース端子パッド２０を形成した。その後、基板を大気中で、約３００℃で３０分間保持して熱処理を行った。
このようにして完成させたＴＦＴアレイ基板は、Ｓｉを主成分とする膜と、Ａｌ合金膜からなるソース電極９及びドレイン電極１０とを直接接続させて形成している。具体的には、Ｓｉを主成分とするオーミック低抵抗Ｓｉ膜８とソース電極９およびドレイン電極１０としてＡｌ合金膜とを、高融点メタルからなるバリア層を介さずに直接接続させて形成した。ここで、本明細書において、「Ｓｉを主成分とする膜」には、Ｓｉ膜またはＳｉを主成分、すなわちＳｉの含有割合が最も多い膜をいう。また、「界面近傍あるいは接続界面近傍」とは、膜の厚さなど個々の条件にもよるが、少なくとも膜厚の半分より境界面寄りの領域をいう。また、Ｓｉを主成分とする膜と、Ａｌ合金膜との接続は、Ｓｉを主成分とする膜の表面の少なくとも一部分と、Ａｌ合金膜の少なくとも一部分とが接続している状態であればよい。
本実施形態のＴＦＴアレイ基板は、高融点メタルのバリア層を備えていないにもかかわらず、従来の高融点メタルをバリア層として用いた場合と同様のＴＦＴ特性を示した。これは、Ａｌ合金膜にＮｉとＮを添加したことにより、接続界面に拡散反応が発生しなかったためである。また熱処理温度を３５０℃まで上げた場合でも接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することもなかった。従って、本実施の形態のＴＦＴアレイ基板は、充分な耐熱性を有していることが確認された。
さらに、ゲート配線３に加えてソース配線１２にも低抵抗のＡｌ合金膜を単独で形成することが可能となるので、大型ディスプレイや小型の高精細ディスプレイにおいても配線の高抵抗化に起因する信号遅延等による表示ムラや表示不良のない高表示品質のディスプレイを効率よく低コストで生産することが可能となる。
実施の形態２
本発明の実施の形態２として、表示素子に液晶を用いる液晶表示装置用のアクティブマトリックス型ＴＦＴ基板であって実施の形態１とは異なる例を説明する。図６はその平面構造を示す図であり、図７は、図６のＡ−Ａ断面等の構造を示す図である。本実施の形態２は、実施の形態１が、光を全て透過させて表示を行う全透過型ディスプレイ用であるのに対し、ドレイン電極の一部が光を反射させて表示を行う反射画素電極を兼ねた半透過型もしくは部分反射型ディスプレイ用に関するものである。したがって、ソース電極、ドレイン電極には、Ｓｉ膜との界面拡散反応防止に加えて、高い表面反射率特性を備えている必要がある。
図６、または図７において、図２、３と同じ符号をつけた構成要素は同様であるため説明を省略する。ソース電極９およびドレイン電極１０はそれぞれＡｌ合金膜からなり、オーミック低抵抗Ｓｉ膜８と直接接続されている。ＴＦＴのチャネル部１１はソース電極９とドレイン電極１０が分離され、さらにオーミック低抵抗Ｓｉ膜８が除去された領域に構成されている。ソース配線１２はソース電極９につながる配線であり、ソース端子部１３はソース配線１２とつながり外部から映像信号を入力する。図７では、ソース電極９とソース配線１２の境界を明示していない。また反射画素電極２１はドレイン電極１０から延在して形成される電極である。反射画素電極２１は、表面の反射率が高いほど明るく高品質の表示特性が得られる。従って、これらを形成するＡｌ合金膜は、下層のオーミック低抵抗Ｓｉ膜との良好なコンタクト特性を有するＡｌ合金膜（第一アルミニウム合金膜）と、その上層に形成した反射率の高いＡｌ合金膜（第二アルミニウム合金膜）との少なくとも二層膜で形成するようにした。具体的には、第一アルミニウム合金膜は、符号９ａ、１０ａ、１２ａ、１３ａ、２１ａで示される配線・電極であり、第二アルミニウム合金膜は、符号９ｂ、１０ｂ、１２ｂ、１３ｂ、２１ｂで示される配線・電極である。
開口部は、該層間絶縁膜１４に複数（図７では３つ）形成されている。画素ドレインコンタクトホール１５は下層のドレイン電極１０を兼ねる反射画素電極２１にまで達する開口部である。ゲート端子部コンタクトホール１６はゲート端子部４にまで達する開口部である。ソース端子部コンタクトホール１７はソース端子部１３にまで達する開口部である。また、透過画素電極１８は、画素ドレインコンタクトホール１５を介して反射画素電極２１と接続された透明導電膜からなる。ゲート端子パッド１９はゲート端子部コンタクトホール１６を介してゲート端子部４と接続されたパッドであり、ソース端子パッド２０はソース端子部コンタクトホール１７を介してソース端子部１３と接続されたパッドである。
以上のように構成されたアクティブマトリックス型ＴＦＴ基板と、カラー表示用のカラーフィルタや対向電極等を具備した対向基板（図示せず）とを、一定の間隙（セルギャップ）を介して貼り合せ、この中に液晶を注入・封止することによって、ディスプレイ用途の光学表示用装置である半導体デバイスが製造される。
次に、本発明の実施の形態２に係るアクティブマトリックス型ＴＦＴ基板の製法の手順を図８（Ａ）〜（Ｃ）、図９（Ｄ）〜（Ｅ）に基づいて説明する。図８（Ａ）において、まずガラス基板などの透明絶縁性基板１を洗浄液または純水を用いて洗浄し、該透明絶縁性基板１上にメタル膜を成膜したのちに、第１回目のフォトリソグラフィープロセスでメタル膜をパターニングしてゲート電極２、ゲート配線３、ゲート端子部４および補助容量電極５を形成する。メタル膜としては、電気的比抵抗の低い金属や合金を用いることが好ましい。
好適な実施例として、ここではまず、公知のＡｒガスまたはＫｒガスを用いたスパッタリング法で１ｍｏｌ％のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣマグネトロンスパッタリング方式で、Ａｌに１ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）の条件で成膜した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いてＡｌＮｉ膜をエッチングした。フォトレジストパターンを除去することによって、ゲート電極２、ゲート配線３、ゲート端子部４および補助容量電極５のパターンを形成した。このとき、形成されたＡｌＮｉ合金膜のＮｉ組成はターゲット組成とほぼ同じの１ｍｏｌ％Ｎｉであった。また比抵抗値は、成膜直後は約８μΩ・ｃｍであったが、約３００℃程度の熱処理を行うことにより、約４μΩ・ｃｍまで低減することが可能である。この値は一般的な従来の高融点メタルよりも低いものであり、ゲート配線の抵抗を下げる効果がある。
次に図８（Ｂ）において、まず窒化シリコン（ＳｉＮ）からなるゲート絶縁膜６とアモルファスシリコン（ａ−Ｓｉ）からなるＳｉ半導体能動膜７と不純物を添加したｎ型のアモルファスシリコン（ｎ＋ａ−Ｓｉ）からなるオーミック低抵抗Ｓｉ膜８とを順次成膜する。成膜したのちに、第２回目のフォトリソグラフィープロセスで前記半導体能動膜７と、前記オーミック低抵抗Ｓｉ膜８とをＴＦＴの構成要素となる形状にパターニング形成する。
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、ゲート絶縁膜６としてＳｉＮ膜を４００ｎｍ、半導体能動膜７としてａ−Ｓｉ膜を１５０ｎｍ、オーミック低抵抗Ｓｉ膜８としてリン（Ｐ）を不純物として添加したｎ＋ａ−Ｓｉ膜を５０ｎｍの厚さで順次成膜した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のフッ素系ガスを用いたドライエッチング法を用いてａ−Ｓｉ膜とｎ＋ａ−Ｓｉ膜とをエッチングし、フォトレジストパターンを除去してＴＦＴの構成要素となる半導体パターン（半導体能動膜７、及びオーミック低抵抗Ｓｉ膜８）を形成した。
次に図８（Ｃ）において、Ａｌ合金膜を成膜したのちに、第３回目のフォトリソグラフィープロセスでパターニングしてソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３およびＴＦＴのチャネル部１１を形成する。本工程に用いるＡｌ合金膜としては、電気的比抵抗が低いこと、ならびにオーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を示すこと、および透過画素電極に用いる導電膜（以下では符号１８で示す）との良好なコンタクト特性（特に電気的コンタクト抵抗が低いこと）とともに、高い光反射率等の利点を有する合金膜を用いることが好ましい。
好適な実施例として、ここでは、Ａｌに１ｍｏｌ％のＮｉを添加したＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法にてＡｌ合金膜を形成した。スパッタリング条件は、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）にＮ２ガスを流量１．２×１０−３ｍ３／ｈ（２０ｓｃｃｍ）で添加させた混合ガスを用い、成膜パワー密度３Ｗ／ｃｍ２で約５０ｎｍ厚のＡｌＮｉＮ膜を形成した。次に、Ｎ２ガスの添加を中止（流量０ｍ３／ｈ）させ、Ａｒガスのみを用い、成膜パワー密度３Ｗ／ｃｍ２でＮを添加しない約２００ｎｍ厚のＡｌＮｉ膜を形成した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いて上層ＡｌＮｉ／下層ＡｌＮｉＮの二層膜を一括エッチングし、ソース電極９ｂ／９ａ、ドレイン電極１０ｂ／１０ａ、ソース配線１２ｂ／１２ａ、ソース端子部１３ｂ／１３ａおよび反射画素電極２１ｂ／２１ａのパターンを形成した。次に、ソース電極９とドレイン電極１０の間のオーミック低抵抗Ｓｉ膜８を、フッ素系ガスを含む公知のドライエッチング法を用いてエッチングしたのちに、フォトレジストパターンを除去してＴＦＴのチャネル部１１を形成した。
この下層ＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが１ｍｏｌ％、Ｎが２０ｍｏｌ％含まれた合金膜となっていた。比抵抗値は、成膜直後は約５５μΩ・ｃｍで、約３００℃の温度で熱処理を行ったのちには、約５０μΩ・ｃｍであった。この値は一般的な従来の高融点メタルと比べて同等以上であり、低抵抗の効果はないが、上層のＡｌＮｉ膜はＮｉ組成１ｍｏｌ％で、比抵抗値が成膜直後で約８μΩ・ｃｍ、約３００℃程度の熱処理後で約４μΩ・ｃｍであり、二層膜とすることにより従来の高融点メタルを用いた場合に比べ、ソース配線の抵抗を下げることが可能である。また波長５５０ｎｍで測定した光の反射率値も、下層ＡｌＮｉＮ膜は７０％であったが、上層ＡｌＮｉ膜は９３％であり、純Ａｌと同等の高い値を有していた。このように、Ａｌ合金膜を少なくとも二層以上の積層膜で形成する場合には、Ｓｉ膜またはＳｉを主成分とする膜との界面拡散反応を防止する機能と、低い比抵抗値や高い反射率値の機能とを切り分けて、それぞれに特性を最適化したＡｌ合金膜を組み合わせて構成できるので、デバイスに求められる性能をより効果的に発揮させることが可能となるため好ましい。
なお、上記実施例ではスパッタリングガスとしてＡｒガスとＮ２ガスとの混合ガスを用いて下層のＡｌＮｉＮ膜を成膜したのちに、ガスをＡｒガスのみに切り替えて上層のＡｌＮｉ膜を成膜するようにしたが、例えば、ＡｒガスとＮ２ガスとの混合ガスを用いて下層のＡｌＮｉＮ膜の成膜を開始し、スパッタリングの時間の進行とともに、徐々にＮ２ガスの添加量を減らしていくようにしてもよい。この場合は、スパッタリング処理を中断することなく連続的にＡｌ合金膜を成膜することができるので、処理時間を短縮することが可能である。また、スパッタリングガスとしてＡｒガスとＮ２ガスとの混合ガスを用いたが、ＡｒガスのかわりにＫｒガスを用いてもよい。このようにして成膜したＡｌ合金膜においても、下層のオーミック低抵抗Ｓｉ膜との界面近傍にはＮｉとＮが存在して拡散反応を防止することができ、膜全体の比抵抗値を低減させることができるとともに、純Ａｌ膜と同等の高い反射率値を得ることが可能である。
次に図９（Ｄ）において、層間絶縁膜１４をパッシベーション膜として成膜したのちに、第４回目のフォトリソグラフィープロセスでパターニングして、少なくとも前記ドレイン電極１０ｂ（反射画素電極２１ｂ）の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３ｂの表面まで貫通するソース端子部コンタクトホール１７とを同時に形成する。
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、層間絶縁膜として窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜したのちに、フォトリソグラフィープロセスでフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法を用いてエッチングし、フォトレジストパターンを除去して画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６およびソース端子部コンタクトホール１７を形成した。
最後に図９（Ｅ）において、透明導電性膜を成膜したのちに、第５回目のフォトリソグラフィープロセスでパターニングして、画素ドレインコンタクトホール１５を介して下層のドレイン電極１０ｂ（反射画素電極２１ｂ）と電気的に接続するように透過画素電極１８と、ゲート端子部コンタクトホール１６およびソース端子部コンタクトホール１７を介してそれぞれ電気的に接続されるゲート端子パッド１９およびソース端子パッド２０のパターンを形成し、本発明の実施の形態２に係る液晶表示装置用途として好適に用いられるアクティブマトリックスＴＦＴ基板が完成する。なお、完成したＴＦＴ基板は、約２００〜３００℃の温度で熱処理を加えてもよい。これによって、基板全体に蓄積された静電荷や応力等が除去あるいは緩和され、さらにメタル膜の電気的比抵抗を下げることができるため、ＴＦＴ特性を向上して安定化させることができるために好ましい。
好適な実施例として、ここでは、透明導電性膜として酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜したのちに、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸＋硝酸を含む溶液を用いてエッチングし、フォトレジストパターンを除去して透過画素電極１８、およびゲート端子パッド１９およびソース端子パッド２０を形成した。その後、基板を大気中で、約３００℃で３０分間保持して熱処理を行った。
このようにして完成させたＴＦＴアレイ基板は、Ｓｉを主成分とするオーミック低抵抗Ｓｉ膜８と、接続されるソース電極９およびドレイン電極１０として、高融点メタルからなるバリア層を介さずに直接Ａｌ合金膜から形成されている。バリア層を介することなく、Ａｌ合金膜が直接オーミック低抵抗Ｓｉ膜８に接続しているにもかかわらず、Ａｌ合金膜の接続界面近傍にＮｉとＮを添加させたことにより、接続界面に拡散反応が発生することなく、従来の高融点メタルを用いた場合と同等のＴＦＴ特性を示した。
また熱処理温度を３５０℃まで上げた場合でも接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することはなく、充分な耐熱性を有していることを確認した。さらに、接続界面とは反対側の膜の表面にはＮを添加しないＡｌＮｉ膜としたので、反射画素電極部の反射率が高く、明るく高品位の半透過型ディスプレイを得ることができる。さらにゲート配線３に加えてソース配線１２にも低抵抗のＡｌ合金膜のみで形成することが可能となるので、配線の高抵抗化に起因する信号遅延等による表示ムラや表示不良のない良好な表示品質の大型ディスプレイや小型高精細ディスプレイを効率よく低コストで生産することが可能となる。
実施の形態３
本発明の実施の形態３として、表示素子に液晶を用いる液晶表示装置用のアクティブマトリックス型ＴＦＴ基板であって実施の形態１、２とは異なる例を説明する。図２はその平面構造を示す図であり、図１０は、図２のＡ−Ａ断面等の構造を示す図である。図１０において、図２、３と同じ符号をつけた構成要素は同様であるため説明を省略する。
次に、本発明の実施の形態３に係るアクティブマトリックス型ＴＦＴ基板の製造方法を図１１（Ａ）〜（Ｃ）、図１２（Ｄ）〜（Ｅ）を参照して説明する。図１１（Ａ）において、まずガラス基板などの透明絶縁性基板１を洗浄液または純水を用いて洗浄し、該透明絶縁性基板１上にメタル膜を成膜したのちに、第１回目のフォトリソグラフィープロセスで前記メタル膜をパターニングしてゲート電極２、ゲート配線３、ゲート端子部４および補助容量電極５を形成する。メタル膜としては、電気的比抵抗の低い金属や合金を用いることが好ましい。
好適な実施例として、ここではまず、公知のＡｒガスまたはＫｒガスを用いたスパッタリング法で２ｍｏｌ％のＮｉを含むＡｌＮｉ合金膜を約２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣマグネトロンスパッタリング方式で、Ａｌに２ｍｏｌ％のＮｉを含むＡｌＮｉ合金ターゲットを用い、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）の条件で成膜した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いてＡｌＮｉ膜をエッチングし、フォトレジストパターンを除去することによって、ゲート電極２、ゲート配線３、ゲート端子部４および補助容量電極５のパターンを形成した。このとき、形成されたＡｌＮｉ合金膜のＮｉ組成はターゲット組成とほぼ同じの２ｍｏｌ％Ｎｉであった。また比抵抗値は、成膜直後は約１２μΩ・ｃｍであったが、約３００℃程度の熱処理を行うことにより、約５μΩ・ｃｍまで低減することが可能である。この値は一般的な従来の高融点メタルよりも低いものであり、ゲート配線の抵抗を下げる効果がある。
次に図１１（Ｂ）において、まず窒化シリコン（ＳｉＮ）からなるゲート絶縁膜６を成膜したのちに、続けてＡｌ合金膜を成膜する。第２回目のフォトリソグラフィープロセスでＡｌ合金膜をパターニングしてソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３およびＴＦＴのチャネル部１１を形成する。本工程に用いるＡｌ合金膜としては、電気的比抵抗が低いこと、オーミック低抵抗Ｓｉ膜８との良好なコンタクト特性を示すこと、及び、透過画素電極に用いる導電膜（以下では符号１８で示す）との良好なコンタクト特性（特に電気的コンタクト抵抗が低いこと）等の利点を有する合金膜を用いることが好ましい。
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、ゲート絶縁膜６としてＳｉＮ膜を４００ｎｍの厚さで成膜した。次に、Ａｌに２ｍｏｌ％のＮｉを添加したＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法にてＡｌ合金膜を形成した。スパッタリング条件は、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）にＮ２ガスを流量３×１０−４ｍ３／ｈ（５ｓｃｃｍ）で添加させた混合ガスを用い、成膜パワー密度３Ｗ／ｃｍ２で約２００ｎｍ厚のＡｌＮｉＮ膜を形成した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いてＡｌＮｉＮ膜をエッチングし、フォトレジストパターンを除去して上記ソース電極９、ドレイン電極１０、ソース配線１２、ソース端子部１３およびＴＦＴのチャネル部１１のパターンを形成した。
このＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが２ｍｏｌ％、Ｎが５ｍｏｌ％含まれた合金膜となっていた。また比抵抗値は、成膜直後は約１２μΩ・ｃｍであったが、約３００℃の温度で熱処理を行ったのちには、約５μΩ・ｃｍまで低減されていた。この値は一般的な従来の高融点メタルよりも低いものであり、ソース配線１２の抵抗を下げることが可能である。また上記実施例ではスパッタリングガスとしてＡｒガスとＮ２ガスとの混合ガスを用いたが、ＡｒガスのかわりにＫｒガスを用いてもよい。この場合には、Ａｒガスを用いた場合よりも膜の欠陥や応力を減らすことができるため、熱処理を加えなくても比抵抗を約５μΩ・ｃｍにまで低減することが可能となる。またＡｌ膜にＮを添加する場合でも、スパッタリング時に添加するガスはＮ２ガスに限ることなく、例えばＮＨ３のように、Ｎを含むガスであれば、Ａｌ膜中にＮを添加させることが可能である。また予め、スパッタリングターゲットにＮを添加させたＡｌＮｉＮ合金を用いて形成してもよい。この場合は、スパッタリングガスとして、ＡｒガスあるいはＫｒガスに、Ｎ２またはＮを含むガスを添加した混合ガスを必ずしも用いる必要はなく、ＡｒガスあるいはＫｒガス単独でＡｌＮｉＮ膜を成膜することが可能である。
次に図１１（Ｃ）において、アモルファスシリコン（ａ−Ｓｉ）からなるＳｉ半導体能動膜７を成膜したのちに、第３回目のフォトリソグラフィープロセスでＳｉ半導体能動膜７をＴＦＴの構成要素となる形状にパターニング形成する。
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、Ｓｉ半導体能動膜７としてａ−Ｓｉ膜を２００ｎｍの厚さで成膜した。次に、フォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のフッ素系ガスを用いたドライエッチング法を用いてａ−Ｓｉ膜をエッチングし、フォトレジストパターンを除去してＴＦＴの構成要素となる半導体パターン（Ｓｉ半導体能動膜７）を形成した。
次に図１２（Ｄ）において、層間絶縁膜１４をパッシベーション膜として成膜したのちに、第４回目のフォトリソグラフィープロセスでパターニングして、少なくともドレイン電極１０の表面まで貫通する画素ドレインコンタクトホール１５と、ゲート端子部４の表面まで貫通するゲート端子部コンタクトホール１６と、ソース端子部１３の表面まで貫通するソース端子部コンタクトホール１７とを同時に形成する。
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用い、約３００℃の基板加熱条件下で、層間絶縁膜として窒化シリコンＳｉＮ膜を３００ｎｍの厚さで成膜したのちに、フォトリソグラフィープロセスでフォトレジストパターンを形成し、公知のフッ素系ガスを用いたドライエッチング法を用いてエッチングし、フォトレジストパターンを除去して画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６およびソース端子部コンタクトホール１７を形成した。
最後に図１２（Ｅ）において、透明導電性膜を成膜したのちに、第５回目のフォトリソグラフィープロセスでパターニングして、画素ドレインコンタクトホール１５を介して下層のドレイン電極１０と電気的に接続するように透過画素電極１８と、ゲート端子部コンタクトホール１６およびソース端子部コンタクトホール１７を介してそれぞれ電気的に接続されるゲート端子パッド１９およびソース端子パッド２０のパターンを形成し、本発明の実施の形態３に係る液晶表示装置用途として好適に用いられるアクティブマトリックスＴＦＴ基板が完成する。なお、完成したＴＦＴ基板は、約２００〜３００℃の温度で熱処理を加えてもよい。これによって、基板全体に蓄積された静電荷や応力等が除去あるいは緩和され、さらにメタル膜の電気的比抵抗を下げることができるため、ＴＦＴ特性を向上して安定化させることができるために好ましい。
好適な実施例として、ここでは、透明導電性膜として酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜する。成膜したのちに、フォトリソグラフィープロセスを用いてフォトレジストパターンを形成して公知の塩酸＋硝酸を含む溶液を用いてエッチングし、フォトレジストパターンを除去して透過画素電極１８、ゲート端子パッド１９、及びソース端子パッド２０を形成した。その後、基板を大気中で、約３００℃で３０分間保持して熱処理を行った。
このようにして完成させたＴＦＴアレイ基板は、Ｓｉ半導体能動膜７と接続されるソース電極９およびドレイン電極１０として、高融点メタルからなるバリア層を介さずに直接Ａｌ合金膜を形成した。Ａｌ合金膜の接続界面近傍にＮｉとＮを添加したことにより、接続界面に拡散反応が発生することもなく、従来の高融点メタルを用いた場合と同等のＴＦＴ特性を示した。また熱処理温度を３５０℃まで上げた場合でも接続界面での拡散反応は認められず、ＴＦＴ特性も劣化することはなく、充分な耐熱性を有していることを確認した。さらに、ゲート配線３に加えてソース配線１２にも低抵抗のＡｌ合金膜を単独で形成することが可能となるので、大型ディスプレイや小型の高精細ディスプレイにおいても配線の高抵抗化に起因する信号遅延等による表示ムラや表示不良のない高表示品質のディスプレイを効率よく低コストで生産することが可能となる。
実施の形態４
実施の形態３において、ソース電極９、ドレイン電極１０を、たとえば図１３に示すように、上層にＮを含むＡｌＮｉＮ膜、下層にＮを含まないＡｌＮｉ膜の二層構成にすることができる。この場合は、膜全体の配線抵抗を低減することが可能であり、好ましい。
好適な実施例として、ここではソース電極、ドレイン電極、ソース配線およびソース端子部として、Ａｌに１ｍｏｌ％のＮｉを添加したＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法を用いた。具体的には、ＡｌＮｉ合金ターゲットを用いたＤＣマグネトロンスパッタリング法にて、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）、成膜パワー密度３Ｗ／ｃｍ２でまずＮを添加しない約２００ｎｍ厚のＡｌＮｉ膜（第二アルミニウム合金膜）を形成した。次に、Ａｒガス流量２．４×１０−３ｍ３／ｈ（４０ｓｃｃｍ）にＮ２ガスを流量１．２×１０−３ｍ３／ｈ（２０ｓｃｃｍ）で添加させた混合ガスを用い、成膜パワー密度３Ｗ／ｃｍ２で約５０ｎｍ厚のＡｌＮｉＮ膜（第一アルミニウム合金膜）を形成した。次にフォトリソグラフィープロセスでフォトレジストパターンを形成したのちに、公知のリン酸＋硝酸＋酢酸系からなる薬液を用いて上層ＡｌＮｉＮ／下層ＡｌＮｉの二層膜を一括エッチングし、上記ソース電極９ａ／９ｂ、ドレイン電極１０ａ／１０ｂ、ソース配線１２ａ／１２ｂ、ソース端子部１３ａ／１３ｂおよびＴＦＴのチャネル部１１のパターンを形成した。
この上層ＡｌＮｉＮ膜の組成を調べたところ、Ｎｉが１ｍｏｌ％、Ｎが２０ｍｏｌ％含まれた合金膜となっていた。比抵抗値は、成膜直後は約５５μΩ・ｃｍで、約３００℃の温度で熱処理を行ったのちには、約５０μΩ・ｃｍであった。この値は一般的な従来の高融点メタルと比べて同等以上であり、低抵抗の効果はないが、下層のＡｌＮｉ膜はＮｉ組成１ｍｏｌ％で、比抵抗値が成膜直後で約８μΩ・ｃｍ、約３００℃程度の熱処理後で約４μΩ・ｃｍであり、二層膜とすることにより、上述の実施の形態３の場合よりもさらにソース配線の抵抗を下げることができた。このように、Ａｌ合金膜を少なくとも二層以上の積層膜で形成する場合には、ＳｉまたはＳｉを主成分とする膜との界面拡散反応を防止する機能と、低い比抵抗値の機能とを切り分けて、それぞれに特性を最適化したＡｌ合金膜を組み合わせて構成できるので、デバイスに求められる性能をより効果的に発揮させることが可能となるため好ましい。
本実施の形態４におけるその他の構造と製造工程およびその方法については、上述の実施の形態３と同様であるので、説明を省略する。
その他の実施の形態
上記各実施の形態においては、透過画素電極や端子パッドを形成する透明導電性膜としてＩＴＯ（酸化インジウム＋酸化スズ）膜を用いたが、これに限定されることはなく、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）またはこれらを混合させたものを用いてもよい。たとえば酸化インジウムに酸化亜鉛を混合させたＩＺＯ膜を用いた場合には、上記各実施例で用いた塩酸＋硝酸系のような強酸ではなく、蓚酸系のような弱酸をエッチング液として用いることができる。このため、上記各実施の形態のようにメタル膜に耐酸薬液性に乏しいＡｌ合金膜を用いる場合には、薬液のしみ込みによるＡｌ合金膜の電極や配線の断線腐食を防止することができるので好ましい。また酸化インジウム、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が化学量論組成よりも少なく、透過率や比抵抗などの特性が不良の場合は、スパッタリングガスとしてＡｒガスだけでなくＯ２ガスやＨ２Ｏガスを混合させたガスを用いて成膜するのが好ましい。特に、スパッタリングガスとしてＡｒガスにＨ２Ｏガスを混合させた場合は、ＩＴＯを用いた場合でも、通常の多結晶体ではなく非晶質（アモルファス）状態で成膜することができ、蓚酸系の弱酸薬液でエッチングすることが可能となる。このアモルファス状態のＩＴＯ膜は、エッチング加工後にたとえば２００℃以上の熱処理を行うことによって、多結晶化させることにより、薬液耐性の強い通常のＩＴＯ膜にすることが可能となるので信頼性の点で好適である。
また、上記各実施の形態おいては、Ｓｉ膜またはＳｉを主成分とするＳｉ膜と直接接続するＡｌ合金膜として、Ａｌ−１ｍｏｌ％Ｎｉ−２０ｍｏｌ％Ｎ膜と、Ａｌ−２ｍｏｌ％Ｎｉ−５ｍｏｌ％Ｎ膜を適用した例を示したが、これらに限られることはない。
図１４（ａ）、（ｂ）は、本発明者らが評価したＡｌ合金膜とＳｉ膜との界面拡散反応の結果を示すものである。ＣＶＤ法によってａ−Ｓｉ膜１５０ｎｍ、Ｐを添加したオーミック低抵抗Ｓｉ膜５０ｎｍを順次成膜したのちに、ＤＣマグネトロンスパッタリング法を用いてＡｌ合金膜２００ｎｍを成膜したサンプルを大気中で３００℃、３０分間保持した熱処理を加え、光学顕微鏡でサンプルを観察した。図１４（ａ）は、２ｍｏｌ％のＮｉを添加したＡｌ−２ｍｏｌ％Ｎｉ膜、図１４（ｂ）は、Ａｌ−２ｍｏｌ％Ｃｕ膜の結果である。Ａｌ−Ｃｕ膜は、Ａｌ膜のエレクトロマイグレーションやストレスマイグレーションを防止する従来公知のＡｌ合金膜の一例である。図１４（ｂ）に示すようにＡｌ−２ｍｏｌ％Ｃｕ膜の場合は、膜全体に迷路状のムラが認められた。この状態で膜の電気的比抵抗を測定したが、導電性は得られず絶縁体に近い状態になっていた。したがって、ＡｌとＳｉとの界面で激しく相互拡散反応が生じていることがわかる。一方、図１４（ａ）に示すようにＡｌ−２ｍｏｌ％Ｎｉ膜の場合には、スポット状に相互拡散反応は生じているが、膜全体の激しい相互拡散反応は抑制される効果があった。また電気的比抵抗値も拡散の生じないガラス基板上に成膜したものとほぼ同等の値を示した。このような抑制効果は、Ｎｉと同様の、周期律表で８Ａ族（８〜１０族）に属し、かつ３ｄ軌道の最外殻電子配置を有する鉄（Ｆｅ）およびコバルト（Ｃｏ）を添加した場合でも認められた。
図１５は、同様の評価をＡｌ−２ｍｏｌ％Ｎｉ−４ｍｏｌ％Ｎ膜で行った結果を示すものである。図１４（ａ）で認められたスポット状の相互拡散反応が消えていることがわかる。このサンプルは、大気中において４００℃で３０分間保持の熱処理を行った場合でも相互拡散反応は認められず、耐熱性に関しても問題ないことを確認した。一方、Ａｌ−２ｍｏｌ％Ｃｕ−４ｍｏｌ％Ｎ膜でも相互拡散反応は認められず、Ｎ添加による相互拡散防止効果が認められたが、３５０℃、３０分保持の熱処理で拡散反応が認められた。
図１６は、Ａｌ合金膜とＳｉ膜との界面近傍の元素分布を示す図であり、（ａ）は、Ａｌ−２ｍｏｌ％Ｎｉ−１０ｍｏｌ％Ｎ膜と、Ｓｉ膜との界面近傍の元素分布状態、（ｂ）は、Ａｌ−２ｍｏｌ％Ｎｉ膜とＳｉ膜との界面近傍の元素分布状態を示している。図１６では、元素分布状態をオージェ電子分光分析（ＡＥＳ）で調べた結果を示している。図１６（ｂ）をみると、Ａｌ膜に含まれるＮｉがＳｉ膜との界面近傍で多くなっている。すなわち、Ａｌ膜中のＮｉが界面近傍に移動して界面にＮｉ濃度の高いバリア層を形成することによってＡｌとＳｉの界面拡散を抑制しているものと考えられる。一方、図１６（ａ）をみると、Ｎを添加したＡｌ合金膜のＳｉ界面近傍には、Ｎを添加しない図１６（ｂ）の場合に比べ、Ｎｉ原子の存在がさらに多くなっており、ＡｌとＳｉの原子の相互拡散も抑えられている（界面におけるＡｌとＳｉの分布の傾きがより急峻になっている）ことがわかる。すなわち、Ｎｉ（またはＦｅ、Ｃｏのいずれか１種以上の）原子を添加したＡｌ合金膜に、さらにＮ原子を添加することにより、Ｓｉとの界面近傍にＮｉ原子を集中させる効果をさらに促進する。これが強いバリア層として働くことによって、Ａｌ合金膜とＳｉ膜との相互拡散を確実に防止しているものと考えられる。
このようなバリア層効果は、Ａｌ合金膜を成膜する装置や成膜のプロセス条件等に依存するため、成膜する膜厚や添加するＮｉやＮ組成は、デバイスに求められる特性規格値を満たす範囲で任意に決定すればよいが、このようなバリア層の効果を充分に発揮させるためには、膜厚は少なくとも５ｎｍ以上、Ｎｉ組成比は０．１ｍｏｌ％以上、Ｎ組成比は１ｍｏｌ％以上であることが好ましい。
図１７は、ＡｌにＮｉを添加したときの比抵抗値の変化を示したものである。ガラス基板上に約２００ｎｍの厚さでＡｌ合金膜を成膜し、大気中で３００℃、３０分保持の熱処理後に測定した。Ｎｉ組成比が１５ｍｏｌ％を超えると、比抵抗値は１２μΩｃｍを超えるようであり、従来高融点メタルに対する優位性はなくなってくる。従って、配線抵抗を重視する配線膜に適用する場合には、添加するＮｉ組成比は１５ｍｏｌ％を超えないようにすることが好ましい。また図１８は、ＡｌにＮを添加したときの比抵抗値の変化を示したものである。比抵抗値が１２μΩｃｍを超えないようにするためには、Ｎ組成比は７．５ｍｏｌ％を超えないようにするのが好ましい。
図１９、図２０は、ＡｌにそれぞれＮｉ、Ｎを添加したときの波長５５０ｎｍにおける反射率値の変化を示したものである。いずれもＮｉあるいはＮの添加に伴って反射率値は単調に低くなっていくことがわかる。したがって、反射特性を重視する反射板に適用する場合には、要求される規格値を満たすように組成比を調整すればよい。
ただし、Ｓｉ膜またはＳｉを主成分とする膜との界面拡散反応の抑制を重視することによって、Ａｌ合金膜の有する低比抵抗値や高反射率値がデバイスに要求される規格値を満たさないような場合には、上記のような組成範囲に限定されることなく、上述の実施の形態２、４で記載したように異なる組成のＡｌ合金膜を組み合わせた積層構造として適用することが可能である。
図２１（ａ）、（ｂ）は、図１４（ａ）に示したＡｌ−２ｍｏｌ％Ｎｉをベースにさらに第３の元素として、周期律表の４ｂ族（１４族）に属するケイ素（Ｓｉ）を１ｍｏｌ％添加したＡｌ−２ｍｏｌ％Ｎｉ−１ｍｏｌ％Ｓｉ膜とＳｉ膜との界面拡散を評価した結果を示すものであり、（ａ）は３００℃で熱処理した場合、（ｂ）は３５０℃で熱処理した場合である。Ａｌ−２ｍｏｌ％Ｎｉ膜の場合に比べ、スポット状の相互拡散反応が消失していることがわかる。しかしながら３５０℃で熱処理した場合には、わずかに相互拡散反応が認められており、耐熱性は不充分であった。このような抑制効果は、Ｓｉと同じ４ｂ族に属する半金属元素の炭素（Ｃ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）を添加した場合でも認められた。従って、Ａｌに、Ｎｉに加え、Ｃ、Ｓｉ、Ｇｅ、Ｓｎから選ばれる１種以上の元素を添加し、さらにＮを添加することによって、さらにＡｌ合金膜とＳｉ膜との相互拡散反応を防止できるので好ましい。
また、図２２（ａ）、（ｂ）は、Ａｌ−２ｍｏｌ％Ｎｉに、さらに第３元素として周期律表の周期５に属する重金属であるモリブデン（Ｍｏ）を１ｍｏｌ％添加したＡｌ−２ｍｏｌ％Ｎｉ−１ｍｏｌ％Ｍｏ膜とＳｉ膜との界面拡散を評価した結果を示すものであり、（ａ）は３００℃で熱処理した場合、（ｂ）は３５０℃で熱処理した場合である。さらに図２３（ａ）、（ｂ）は、第３元素として周期６に属する重金属であるタングステン（Ｗ）を１ｍｏｌ％添加したＡｌ−２ｍｏｌ％Ｎｉ−１ｍｏｌ％Ｗ膜とＳｉ膜との界面拡散を評価した結果を示すものであり、（ａ）は３００℃で熱処理した場合、（ｂ）は３５０℃で熱処理した場合である。この場合、いずれのＡｌ合金膜でもスポット状の相互拡散反応が発生しておらず、拡散防止に効果のあることが確認された。ただし、さらに３５０℃で熱処理した場合にはわずかに相互拡散反応が発生しており、耐熱性は不充分であった。このような拡散抑制効果は、同じ周期律表の周期５、６に属する重金属であるイットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロジウム（Ｄｙ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）でも認められる。したがって、Ａｌに、Ｎｉに加え、前記重金属から選ばれる１種以上の元素を添加し、さらにＮを添加することによって、さらにＡｌ合金膜とＳｉ膜との相互拡散反応を防止できることになるので好ましい。また、同じ周期律表の周期５、６に属する重金属に加え、図２１を用いて説明したＣ、Ｓｉ、Ｇｅ、またはＳｎのいずれか一つとの組み合わせた元素を添加する場合であってもよい。
以上説明したように、本発明に係る好適な実施形態によれば、Ｓｉを主成分とする膜と直接接続して、良好なコンタクト特性を実現するＡｌ合金膜とその製造方法を提供することができる。これにより、Ａｌ合金膜が、Ｓｉを主成分とする膜と直接接続された構造を少なくとも有する半導体デバイスにおいて、高融点メタルを介さずにＡｌ合金膜とＳｉを主成分とする膜との良好なコンタクト特性を得ることができる。より具体的には、ＩＴＯ膜およびＳｉを主成分とする膜との良好なコンタクト特性を実現するＡｌ合金膜を提供することを可能にする。従って、低コストで効率よく半導体デバイスを製造することが可能となる。
また、上記各実施の形態のＡｌ合金膜をディスプレイ用のアクティブマトリックス型ＴＦＴ基板のソース・ドレイン電極およびソース配線等の配線に適用することによって、配線抵抗を低減できるとともに良好な特性を有するＴＦＴ素子をＡｌ合金膜のみで形成することができる。従って、大型ディスプレイや小型の高精細ディスプレイにおいても信号遅延等による表示ムラや表示不良のない高表示品質のディスプレイを効率よく低コストで生産することが可能となる。このように、低抵抗配線が必要とされるディスプレイを高い生産能力で製造することができる。
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。
表示装置に用いられるＴＦＴアレイ基板の構成例を示す正面図である。 本発明の実施の形態１および３に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板を示す平面図である。 本発明の実施の形態１に係るディスプレイ用アクティブマトリックスＴＦＴ基板を示す断面図である。 本発明の実施の形態１に係るディスプレイ用アクティブマトリックスＴＦＴ基板の製造工程を示す断面工程図である。 本発明の実施の形態１に係るディスプレイ用アクティブマトリックスＴＦＴ基板の製造工程を示す断面工程図である。 本発明の実施の形態２に係るディスプレイ用アクティブマトリックス型ＴＦＴ基板を示す平面図である。 本発明の実施の形態２に係るディスプレイ用アクティブマトリックスＴＦＴ基板を示す断面図である。 本発明の実施の形態２に係るディスプレイ用アクティブマトリックスＴＦＴ基板の製造工程を示す断面工程図である。 本発明の実施の形態２に係るディスプレイ用アクティブマトリックスＴＦＴ基板の製造工程を示す断面工程図である。 本発明の実施の形態３に係るディスプレイ用アクティブマトリックスＴＦＴ基板を示す断面図である。 本発明の実施の形態３に係るディスプレイ用アクティブマトリックスＴＦＴ基板の製造工程を示す断面工程図である。 本発明の実施の形態３に係るディスプレイ用アクティブマトリックスＴＦＴ基板の製造工程を示す断面工程図である。 本発明の実施の形態４に係るディスプレイ用アクティブマトリックスＴＦＴ基板を示す断面図である。 （ａ）Ａｌ−Ｎｉ膜とＳｉ膜との界面拡散反応を調べた写真であり、（ａ）は２ｍｏｌ％のＮｉを添加したＡｌ−２ｍｏｌ％Ｎｉ膜、（ｂ）は、Ａｌ−２ｍｏｌ％Ｃｕ膜である。 Ａｌ−Ｎｉ−Ｎ膜とＳｉ膜との界面拡散反応を調べた図（写真）である。 Ａｌ合金膜とＳｉ膜との界面近傍の元素分布を示す図であり、（ａ）はＡｌ−２ｍｏｌ％Ｎｉ−１０ｍｏｌ％Ｎ膜とＳｉ膜との界面近傍の元素分布、（ｂ）はＡｌ−２ｍｏｌ％Ｎｉ膜とＳｉ膜との界面近傍の元素分布である。 Ａｌ−Ｎｉ膜のＮｉ組成比と膜の比抵抗値の関係を示す図である。 Ａｌ−Ｎ膜のＮ組成比と膜の比抵抗値の関係を示す図である。 Ａｌ−Ｎｉ膜のＮｉ組成比と膜の反射率値の関係を示す図である。 Ａｌ−Ｎ膜のＮ組成比と膜の反射率値の関係を示す図である。 Ａｌ−Ｎｉ−Ｓｉ膜とＳｉ膜との界面拡散反応を調べた写真であり、（ａ）は３００℃で熱処理した場合、（ｂ）は３５０℃で熱処理した場合である。 Ａｌ−Ｎｉ−Ｍｏ膜とＳｉ膜との界面拡散反応を調べた写真であり、（ａ）は３００℃で熱処理した場合、（ｂ）は３５０℃で熱処理した場合である。 Ａｌ−Ｎｉ−Ｗ膜とＳｉ膜との界面拡散反応を調べた写真であり、（ａ）は３００℃で熱処理した場合、（ｂ）は３５０℃で熱処理した場合である。
符号の説明
１ 透明絶縁性基板、２ ゲート電極、３、４３ ゲート配線、４ ゲート端子部、５ 補助容量電極、６ ゲート絶縁膜、７ Ｓｉ半導体（能動）膜、８ オーミック低抵抗Ｓｉ膜、９ ソース電極、１０ ドレイン電極、１１ ＴＦＴチャネル部、１２、４４ ソース配線、１３ ソース端子部、１４ 層間絶縁膜、１５ 画素ドレインコンタクトホール
１６ ゲート端子部コンタクトホール、１７ ソース端子部コンタクトホール、１８ 透過画素電極、１９ ゲート端子パッド、２０ ソース端子パッド、２１ 反射画素電極
４１ 表示領域、４２ 額縁領域、４５ 走査信号駆動回路、４６ 表示信号駆動回路
４７ 画素、４８、４９ 外部配線

Claims (14)

  1. Ｓｉを主成分とする膜と、
    前記Ｓｉを主成分とする膜と直接接続し、接続界面近傍に、少なくともＡｌ、Ｎｉ、及びＮを含むアルミニウム合金膜と、を有し、
    前記アルミニウム合金膜は、
    前記Ｓｉを主成分とする膜と直接接続され、Ｎを添加して形成された少なくともＮｉとＮとを含む導電性の第一アルミニウム合金膜と、
    前記第一アルミニウム合金膜と接続され、Ｎを添加しないで形成された少なくともＮｉを含む第二アルミニウム合金膜と、
    を少なくとも含む積層膜であり、
    前記第一アルミニウム合金膜は、前記Ｓｉを主成分とする膜と接することを特徴とする半導体デバイス。
  2. 前記アルミニウム合金膜は、前記Ｓｉを主成分とする膜上に形成され、
    前記第一アルミニウム合金膜は、前記アルミニウム合金膜における最下層に配置されることを特徴とする請求項１記載の半導体デバイス。
  3. 前記Ｓｉを主成分とする膜は、半導体膜であることを特徴とする請求項１又は２に記載の半導体デバイス。
  4. 前記Ｓｉを主成分とする膜は、Ｓｉに不純物を含むオーミック性の低抵抗膜であることを特徴とする請求項１又は２に記載の半導体デバイス。
  5. 前記アルミニウム合金膜は、前記接続界面近傍に少なくともＮｉとＮとを含み、前記接続境界から離れるに従って少なくともＮの濃度が少なくなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体デバイス。
  6. 前記アルミニウム合金膜は、前記接続界面近傍に、Ｃ、Ｓｉ、Ｇｅ、またはＳｎのうち少なくとも一つをさらに含むことを特徴とする請求項１乃至５のいずれか一項に記載の半導体デバイス。
  7. 前記アルミニウム合金膜は、前記接続界面近傍に、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｆ、Ｔａ、またはＷのうち少なくとも一つをさらに含むことを特徴とする請求項１乃至６のいずれか一項に記載の半導体デバイス。
  8. 請求項１乃至７のいずれか一項に記載の半導体デバイスを備える表示装置。
  9. Ｓｉを主成分とする膜を形成する工程と、
    前記Ｓｉを主成分とする膜と直接接続させ、前記Ｓｉを主成分とする膜と接続する接続界面近傍に、少なくともＡｌ、Ｎｉ、及びＮを含むアルミニウム合金膜を形成する工程と、を有し、
    前記アルミニウム合金膜は、
    前記Ｓｉを主成分とする膜と直接接続され、Ｎを添加して形成された少なくともＮｉとＮとを含む導電性の第一アルミニウム合金膜と、
    前記第一アルミニウム合金膜と接続され、Ｎを添加しないで形成された少なくともＮｉを含む第二アルミニウム合金膜と、
    を少なくとも含む積層膜であり、
    前記第一アルミニウム合金膜は、前記Ｓｉを主成分とする膜と接することを特徴とする半導体デバイスの製造方法。
  10. 前記アルミニウム合金膜を形成する工程は、少なくともＮｉを含むアルミニウム合金ターゲットを用いて、アルゴン（Ａｒ）ガス、またはクリプトン（Ｋｒ）ガスに、少なくとも窒素（Ｎ２）ガスまたは窒素（Ｎ）を含むガスを添加した混合ガスを用いたスパッタリング法を用いて、前記Ｓｉを主成分とする膜の表面の少なくとも一部分と直接接続させるアルミニウム合金膜を形成することを特徴とする請求項９記載の半導体デバイスの製造方法。
  11. 前記アルミニウム合金膜を形成する工程は、スパッタリングの時間の経過とともに、前記混合ガスに含まれる窒素ガスまたは窒素を含むガスの添加量を減らしていくことを特徴とする請求項１０記載の半導体デバイスの製造方法。
  12. 積層する膜との境界面近傍に、少なくともＡｌ、Ｎｉ、及びＮを含むアルミニウム合金膜を形成する工程と、
    前記境界面の表面の少なくとも一部分に直接接続するようにＳｉを主成分とする膜を形成する工程と、を有し、
    前記アルミニウム合金膜は、
    前記Ｓｉを主成分とする膜と直接接続され、Ｎを添加して形成された少なくともＮｉとＮとを含む導電性の第一アルミニウム合金膜と、
    前記第一アルミニウム合金膜と接続され、Ｎを添加しないで形成された少なくともＮｉを含む第二アルミニウム合金膜と、
    を少なくとも含む積層膜であり、
    前記第一アルミニウム合金膜は、前記Ｓｉを主成分とする膜と接することを特徴とする半導体デバイスの製造方法。
  13. 前記アルミニウム合金膜を形成する工程は、少なくともＮｉを含むアルミニウム合金ターゲットを用いて、アルゴンガス、またはクリプトンガスに、少なくとも窒素ガスまたは窒素を含むガスを添加した混合ガスを用いたスパッタリング法を用いて、アルミニウム合金膜を形成することを特徴とする請求項１２記載の半導体デバイスの製造方法。
  14. 前記アルミニウム合金膜を形成する工程は、スパッタリングの時間の経過とともに、前記混合ガスに含まれる窒素ガスまたは窒素を含むガスの添加量を増やしていくことを特徴とする請求項１３記載の半導体デバイスの製造方法。
JP2007236353A 2007-09-12 2007-09-12 半導体デバイス、表示装置及び半導体デバイスの製造方法 Active JP5215620B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007236353A JP5215620B2 (ja) 2007-09-12 2007-09-12 半導体デバイス、表示装置及び半導体デバイスの製造方法
TW097132904A TWI385731B (zh) 2007-09-12 2008-08-28 半導體裝置、顯示裝置以及半導體裝置之製造方法
KR1020080086750A KR101108941B1 (ko) 2007-09-12 2008-09-03 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법
US12/206,187 US7825515B2 (en) 2007-09-12 2008-09-08 Semiconductor device, display device, and method of manufacturing semiconductor device
CN2008101737895A CN101388371B (zh) 2007-09-12 2008-09-12 半导体器件、显示装置及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007236353A JP5215620B2 (ja) 2007-09-12 2007-09-12 半導体デバイス、表示装置及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2009070956A JP2009070956A (ja) 2009-04-02
JP5215620B2 true JP5215620B2 (ja) 2013-06-19

Family

ID=40430970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007236353A Active JP5215620B2 (ja) 2007-09-12 2007-09-12 半導体デバイス、表示装置及び半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US7825515B2 (ja)
JP (1) JP5215620B2 (ja)
KR (1) KR101108941B1 (ja)
CN (1) CN101388371B (ja)
TW (1) TWI385731B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
TWI445179B (zh) * 2009-07-27 2014-07-11 Kobe Steel Ltd A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
US8558382B2 (en) 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
KR101628254B1 (ko) 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5740645B2 (ja) 2010-04-13 2015-06-24 国立研究開発法人産業技術総合研究所 配向ペロブスカイト酸化物薄膜
JP5687133B2 (ja) * 2010-11-05 2015-03-18 三菱電機株式会社 半導体装置及び表示装置
JP2012129444A (ja) * 2010-12-17 2012-07-05 Mitsubishi Electric Corp アクティブマトリックス基板、及び液晶装置
US8729554B2 (en) * 2011-04-27 2014-05-20 Chimei Innolux Corporation Top-emission organic light-emitting diode structure
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
KR102477989B1 (ko) * 2018-01-10 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 본딩 저항 검사 방법
JP7231487B2 (ja) * 2019-05-30 2023-03-01 株式会社神戸製鋼所 反射アノード電極及びその製造方法、薄膜トランジスタ基板、有機ｅｌディスプレイ、並びにスパッタリングターゲット
CN115377116B (zh) * 2022-05-31 2024-10-22 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62240735A (ja) 1986-04-11 1987-10-21 Nippon Mining Co Ltd 半導体配線材料用ｎ含有アルミニウム合金
JPS62240738A (ja) 1986-04-11 1987-10-21 Nippon Mining Co Ltd 半導体配線材料用ｎ、ｃ含有アルミニウム合金
JPH06236893A (ja) 1992-12-15 1994-08-23 Matsushita Electric Ind Co Ltd Ｔｆｔ液晶表示装置の製造方法
JP3388820B2 (ja) 1993-07-09 2003-03-24 株式会社東芝 液晶表示装置用薄膜トランジスタ
JPH0862628A (ja) 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP4886285B2 (ja) * 2002-12-19 2012-02-29 株式会社神戸製鋼所 表示デバイス
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR20060040861A (ko) * 2004-11-05 2006-05-11 삼성전자주식회사 어레이 기판 및 이의 제조방법
JP2008010801A (ja) 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP2008108975A (ja) 2006-10-26 2008-05-08 Mitsui Mining & Smelting Co Ltd 素子の接合構造
JP2008270034A (ja) * 2007-04-23 2008-11-06 Hitachi Ltd 画像表示装置

Also Published As

Publication number Publication date
JP2009070956A (ja) 2009-04-02
KR20090027576A (ko) 2009-03-17
KR101108941B1 (ko) 2012-02-06
US20090065942A1 (en) 2009-03-12
TWI385731B (zh) 2013-02-11
CN101388371B (zh) 2011-11-16
TW200931530A (en) 2009-07-16
US7825515B2 (en) 2010-11-02
CN101388371A (zh) 2009-03-18

Similar Documents

Publication Publication Date Title
JP5215620B2 (ja) 半導体デバイス、表示装置及び半導体デバイスの製造方法
JP4705062B2 (ja) 配線構造およびその作製方法
KR101065130B1 (ko) 표시 장치
JP5000937B2 (ja) 半導体デバイスの製造方法
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP6124668B2 (ja) 薄膜トランジスタ基板およびその製造方法
US20090250244A1 (en) Transparent conductive film, display device, and manufacturing method thereof
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US6448578B1 (en) Thin-film transistor and liquid crystal display device
JP4728170B2 (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
JP4763568B2 (ja) トランジスタ基板
KR101200949B1 (ko) 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
JP5355117B2 (ja) 半導体装置及びその製造方法、並びに表示装置
JP5687133B2 (ja) 半導体装置及び表示装置
JP2006126255A (ja) 電気光学装置、液晶表示装置及びそれらの製造方法
JP2008217017A (ja) 反射型液晶表示装置および半透過型液晶表示装置
JP6180200B2 (ja) アクティブマトリクス基板およびその製造方法
WO2011148728A1 (ja) 表示装置およびその製造方法
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP2012222261A (ja) トランジスタ、その製造方法および表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130301

R151 Written notification of patent or utility model registration

Ref document number: 5215620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250