[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5206311B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5206311B2
JP5206311B2 JP2008274502A JP2008274502A JP5206311B2 JP 5206311 B2 JP5206311 B2 JP 5206311B2 JP 2008274502 A JP2008274502 A JP 2008274502A JP 2008274502 A JP2008274502 A JP 2008274502A JP 5206311 B2 JP5206311 B2 JP 5206311B2
Authority
JP
Japan
Prior art keywords
trench
film
forming
polymer film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008274502A
Other languages
Japanese (ja)
Other versions
JP2010103358A (en
Inventor
淳士 大原
竹内  幸裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008274502A priority Critical patent/JP5206311B2/en
Publication of JP2010103358A publication Critical patent/JP2010103358A/en
Application granted granted Critical
Publication of JP5206311B2 publication Critical patent/JP5206311B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、開口幅の異なる複数のトレンチを備えた半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device including a plurality of trenches having different opening widths.

従来より、半導体基板に対してトレンチを形成し、このトレンチを用いて半導体装置を製造することが知られている。例えば、本発明者らが先に出願した特許文献1には次のようなトレンチ形成方法を用いた半導体装置の製造方法が開示されている。   Conventionally, it is known that a trench is formed in a semiconductor substrate and a semiconductor device is manufactured using the trench. For example, Patent Document 1 previously filed by the present inventors discloses a semiconductor device manufacturing method using the following trench formation method.

まず、Siを主成分とする半導体基板に対して、SFプラズマによりエッチングをして所定の深さを有するトレンチを形成するトレンチエッチング工程と、形成されたトレンチの内壁にCプラズマによりポリマー膜を成膜するポリマー膜成膜工程とを行う。そして、トレンチエッチング工程とポリマー膜成膜工程とを複数回繰り返して行った後、形成されたトレンチに対してOプラズマを照射することにより、トレンチの内壁にポリマー膜よりエッチングに対する耐性が強い酸化膜を形成する工程を行う。その後、トレンチの底部に形成された酸化膜をエッチングしてトレンチの底部を露出させ、トレンチの底部に対して再びエッチングを行うトレンチ底部エッチング工程を行う。続いて、形成されたトレンチに対してポリマー膜成膜工程を行うと共にトレンチエッチング工程を行うことによりトレンチを深くする。その後、必要に応じて、トレンチエッチング工程およびポリマー膜成膜工程を繰り返し行う工程と、Oプラズマによりトレンチの内壁に酸化膜を形成する工程と、トレンチ底部エッチング工程とを順番に繰り返し行うことによりトレンチを所望の深さにする。その後、半導体基板に対して所望の半導体製造プロセスを行うことにより、半導体装置を製造する。 First, a semiconductor substrate mainly composed of Si is etched with SF 6 plasma to form a trench having a predetermined depth, and the inner wall of the formed trench is etched with C 4 F 8 plasma. A polymer film forming step for forming a polymer film is performed. Then, after the trench etching process and the polymer film forming process are repeated a plurality of times, the inner wall of the trench is oxidized with higher resistance to etching than the polymer film by irradiating the formed trench with O 2 plasma. A step of forming a film is performed. Thereafter, a trench bottom etching process is performed in which the oxide film formed on the bottom of the trench is etched to expose the bottom of the trench, and the bottom of the trench is etched again. Subsequently, a polymer film forming process is performed on the formed trench and a trench etching process is performed to deepen the trench. Thereafter, if necessary, a step of repeatedly performing the trench etching step and the polymer film forming step, a step of forming an oxide film on the inner wall of the trench with O 2 plasma, and a trench bottom etching step are sequentially repeated. The trench is made to the desired depth. Thereafter, the semiconductor device is manufactured by performing a desired semiconductor manufacturing process on the semiconductor substrate.

このようなトレンチの形成方法では、トレンチの側壁をポリマー膜と酸化膜とで覆うことにより横方向エッチングに対する耐性を強くすることができる。そして、トレンチの開口幅の大きさに合わせてポリマー膜の膜厚を調整することによりトレンチが幅広になることを抑制することができる。
特開2000−299310号公報
In such a trench formation method, the resistance to lateral etching can be increased by covering the sidewalls of the trench with a polymer film and an oxide film. And it can suppress that a trench becomes wide by adjusting the film thickness of a polymer film according to the magnitude | size of the opening width of a trench.
JP 2000-299310 A

しかしながら、上記特許文献1に記載の半導体装置の製造方法では、開口幅の異なるトレンチを同時に形成するときにはトレンチ毎に酸化膜の膜厚を設定することができないため、各トレンチにおいて半導体基板表面に対するトレンチの側壁角度にばらつきが生じてしまうという問題がある。   However, in the method of manufacturing a semiconductor device described in Patent Document 1, when the trenches having different opening widths are formed simultaneously, the thickness of the oxide film cannot be set for each trench. There is a problem in that the side wall angle varies.

図3は、本発明者らが、上記特許文献1のトレンチ形成方法を適用して半導体基板に開口幅の異なる複数のトレンチを同時に形成したときの実験結果を示す図である。図3に示されるように、半導体基板表面に対するトレンチの側壁角度は開口幅に依存しており、開口幅が大きくなるにつれてトレンチの側壁角度が90度から大きくなっていくことを確認することができる。   FIG. 3 is a diagram showing an experimental result when the present inventors simultaneously formed a plurality of trenches having different opening widths on a semiconductor substrate by applying the trench forming method of Patent Document 1 described above. As shown in FIG. 3, the sidewall angle of the trench with respect to the semiconductor substrate surface depends on the opening width, and it can be confirmed that the sidewall angle of the trench increases from 90 degrees as the opening width increases. .

これは、次のような理由によるものである。上記特許文献1のトレンチ形成方法では、トレンチの内壁にOプラズマにより酸化膜を形成している。Oプラズマにより形成される酸化膜はトレンチの内壁における表面層のみを酸化させて形成される酸化膜であるため、トレンチの開口幅の大小に関わらず酸化膜の膜厚が一定となる。また、Oプラズマにより形成される酸化膜は、トレンチが深い部分の壁面ほどOプラズマが到達しにくくなるため酸化膜の膜厚が薄くなる。 This is due to the following reason. In the trench forming method of Patent Document 1, an oxide film is formed on the inner wall of the trench by O 2 plasma. Since the oxide film formed by O 2 plasma is an oxide film formed by oxidizing only the surface layer on the inner wall of the trench, the thickness of the oxide film is constant regardless of the opening width of the trench. Further, the oxide film formed by O 2 plasma, the thickness of the oxide film for O 2 plasma as the walls of the trench is deep portion is less likely to reach thinner.

一方、SFプラズマによるエッチングでは、エッチングレートに影響するFラジカルがトレンチの開口幅に依存してトレンチ内に導入され、開口幅が小さいトレンチより開口幅が大きいトレンチではFラジカルが導入される量が増えるためエッチングレートが高くなる。すると、開口幅が大きいトレンチほど半導体基板の深さ(厚さ)方向だけでなく横方向に対するエッチングも強くなる。 On the other hand, in the etching with SF 6 plasma, F radicals that affect the etching rate are introduced into the trench depending on the opening width of the trench, and the amount of F radicals introduced into the trench having a larger opening width than a trench having a smaller opening width. Increases the etching rate. Then, the etching with respect to not only the depth (thickness) direction of the semiconductor substrate but also the lateral direction becomes stronger as the trench has a larger opening width.

このため、酸化膜が露出した状態で行われるトレンチ底部エッチング工程では、開口幅が大きいトレンチほど、横方向エッチングが強くなり、トレンチの側壁に形成された酸化膜の一部が除去されて酸化膜の厚さが薄くなる。そして、トレンチ底部エッチング工程の後に行われるポリマー膜成膜工程では、開口幅が大きいトレンチほど酸化膜の膜厚が薄くなった状態でトレンチの内壁にポリマー膜を成膜することになる。また、このポリマー膜成膜工程の後に行われるトレンチエッチング工程でも、開口幅が大きいトレンチほど、横方向エッチングが強くなるので、トレンチの側壁に成膜されたポリマー膜がエッチングを行う際に除去されやすくなる。すると、トレンチエッチング工程を行っている際にトレンチの側壁に形成されたポリマー膜が完全に除去された場合には、酸化膜の一部が再び除去されることになり、酸化膜の膜厚がさらに薄くなる。   For this reason, in the trench bottom etching process performed with the oxide film exposed, lateral etching becomes stronger as the opening width becomes larger, and a part of the oxide film formed on the sidewall of the trench is removed to remove the oxide film. The thickness of the becomes thinner. Then, in the polymer film forming process performed after the trench bottom etching process, the polymer film is formed on the inner wall of the trench in a state where the thickness of the oxide film becomes thinner as the trench having a larger opening width. Also, in the trench etching process performed after this polymer film forming process, the lateral etching becomes stronger as the trench has a larger opening width. Therefore, the polymer film formed on the sidewall of the trench is removed when the etching is performed. It becomes easy. Then, when the polymer film formed on the sidewall of the trench is completely removed during the trench etching process, a part of the oxide film is removed again, and the thickness of the oxide film is reduced. It becomes thinner.

したがって、トレンチの深さを所望の深さにするためにトレンチエッチング工程とポリマー膜成膜工程とを繰り返し行っている間に、開口幅の大きいトレンチほどトレンチの内壁に形成された酸化膜が完全に除去されやすくなる。また、その傾向はトレンチの底部に近い側壁ほど強くなるため、トレンチの底部に近いほど横方向エッチング量が増える。その結果、トレンチの底部に近いほどトレンチ幅が広がり、側壁角度が90度よりも大きくなる。つまり、トレンチ毎に半導体基板表面に対する側壁角度がばらつくことになる。   Therefore, while the trench etching process and the polymer film forming process are repeatedly performed in order to make the trench depth the desired depth, the oxide film formed on the inner wall of the trench is more completely formed in the trench having a larger opening width. It becomes easy to be removed. Moreover, since the tendency becomes stronger as the side wall is closer to the bottom of the trench, the amount of lateral etching increases as the side is closer to the bottom of the trench. As a result, the closer to the bottom of the trench, the wider the trench, and the side wall angle becomes larger than 90 degrees. That is, the sidewall angle with respect to the semiconductor substrate surface varies for each trench.

本発明は上記点に鑑みて、開口幅の異なる複数のトレンチを有する半導体装置の製造方法において、従来の半導体装置の製造方法より各トレンチで半導体基板表面に対する側壁角度のばらつきを抑制することを目的とする。   SUMMARY OF THE INVENTION In view of the above, the present invention provides a method for manufacturing a semiconductor device having a plurality of trenches having different opening widths, and suppresses variation in sidewall angle with respect to the surface of the semiconductor substrate in each trench as compared with a conventional method for manufacturing a semiconductor device. And

上記目的を達成するため、請求項に記載の発明では、マスク(2)を用いて半導体基板(1)を反応性イオンエッチングするトレンチエッチング工程と、半導体基板(1)のうち反応性イオンエッチングした部分の内壁にポリマー膜(4)を成膜する第1ポリマー膜成膜工程と、を複数回繰り返すことにより、マスク(2)の形状に対応した開口幅の異なる複数のトレンチ(3)を形成するトレンチ形成工程と、複数のトレンチ(3)の内壁にポリマー膜(4)より反応性イオンエッチングに対する耐性が強い保護膜(5)を形成する工程と、複数のトレンチ(3)の内壁に、保護膜(5)を形成した後に、保護膜(5)を介してポリマー膜(4)を成膜する第2ポリマー膜成膜工程と、を有するトレンチ保護膜形成工程と、トレンチ(3)の内壁を保護膜(5)およびポリマー膜(4)により覆った状態で、トレンチエッチング工程を行うことによりトレンチ(3)の底部を露出させるトレンチ底部エッチング工程と、を含み、トレンチ形成工程と、トレンチ保護膜形成工程と、トレンチ底部エッチング工程と、を順番に繰り返すことによりトレンチ(3)を深くすることを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, a trench etching step for reactive ion etching of the semiconductor substrate (1) using the mask (2), and reactive ion etching of the semiconductor substrate (1). A plurality of trenches (3) having different opening widths corresponding to the shape of the mask (2) by repeating the first polymer film forming step of forming the polymer film (4) on the inner wall of the portion which has been made a plurality of times. Forming a trench, forming a protective film (5) having a higher resistance to reactive ion etching than the polymer film (4) on the inner walls of the plurality of trenches (3), and forming inner walls of the plurality of trenches (3); A second protective film forming step of forming a polymer film (4) through the protective film (5) after forming the protective film (5), and a trench protective film forming step, A trench bottom etching step that exposes the bottom of the trench (3) by performing a trench etching step in a state where the inner wall is covered with the protective film (5) and the polymer film (4), and a trench forming step, The trench (3) is deepened by repeating the trench protective film forming step and the trench bottom etching step in order.

求項に記載の半導体装置の製造方法では、トレンチ(3)の内壁が保護膜(5)およびポリマー膜(4)により覆われた状態でトレンチ底部エッチング工程を行うことによりトレンチ(3)の底部を露出させている。 In the method of manufacturing a semiconductor device according to Motomeko 1, the trench (3) inner wall protective film (5) and trenches by performing trench bottom etching process covered state by a polymer film (4) (3) The bottom of is exposed.

このとき、開口幅が大きいトレンチ(3)ほど横方向エッチングが強くなるが、トレンチ(3)の内壁には保護膜(5)およびポリマー膜(4)が配置されているのでポリマー膜(4)から除去されることになる。つまり、保護膜(5)をポリマー膜(4)で保護しながらトレンチ(3)の底部を露出させているので、トレンチ(3)に保護膜として酸化膜のみを配置している状態でトレンチ底部エッチング工程を行ってトレンチ(3)の底部を露出させる従来の半導体装置の製造方法より保護膜(5)の一部が除去されることを抑制することができる At this time, the lateral etching becomes stronger as the trench (3) having a larger opening width. However, since the protective film (5) and the polymer film (4) are arranged on the inner wall of the trench (3), the polymer film (4) is provided. Will be removed. That is, the bottom of the trench (3) is exposed while protecting the protective film (5) with the polymer film (4), so that only the oxide film is disposed as the protective film in the trench (3). It is possible to suppress a part of the protective film (5) from being removed by the conventional method of manufacturing a semiconductor device in which the bottom of the trench (3) is exposed by performing an etching process .

したがって、トレンチ(3)の底部を露出させた後のトレンチ形成工程では、従来の半導体装置の製造方法より保護膜(5)の膜厚が厚い状態でトレンチ(3)の内壁に保護膜(5)を介してポリマー膜(4)を成膜することができる。   Therefore, in the trench forming step after exposing the bottom of the trench (3), the protective film (5) is formed on the inner wall of the trench (3) in a state where the protective film (5) is thicker than the conventional method of manufacturing a semiconductor device. ) To form the polymer film (4).

また、ポリマー膜(4)は堆積膜であり、開口幅の大きいトレンチ(3)ほど多くの堆積種がトレンチ(3)の内部に進入してより厚い膜を形成する。このため、開口幅の大きいトレンチ(3)ほど横方向へのエッチング作用が強くなっても、より厚い膜で保護されるため開口幅によるトレンチ(3)側壁角度のばらつきを抑制することができる。   In addition, the polymer film (4) is a deposited film, and as the trench (3) having a larger opening width, more deposited species enter the inside of the trench (3) to form a thicker film. For this reason, even if the trench (3) having a larger opening width has a stronger etching action in the lateral direction, it is protected by a thicker film, so that variations in the sidewall angle of the trench (3) due to the opening width can be suppressed.

例えば、請求項に記載の発明のように、第2ポリマー膜成膜工程にて成膜するポリマー膜(4)の膜厚を、第1ポリマー膜成膜工程にて成膜するポリマー膜(4)の膜厚より厚くすることもできる。 For example, as in the invention described in claim 2 , the thickness of the polymer film (4) formed in the second polymer film forming step is set to the polymer film (4) formed in the first polymer film forming step ( It can also be made thicker than the film thickness of 4).

また、請求項またはに記載の発明のように、保護膜(5)を形成する工程では、酸素ガスまたは酸素ガスおよび不活性ガスをチャンバ(21)内に導入することにより保護膜(5)として酸化膜を形成することができる。そして、請求項に記載の発明のように、不活性ガスとしてArガスを用いることもできる。 In the step of forming the protective film (5) as in the invention described in claim 3 or 4 , the protective film (5) is introduced by introducing oxygen gas or oxygen gas and inert gas into the chamber (21). ) Can form an oxide film. And like invention of Claim 5 , Ar gas can also be used as an inert gas.

さらに、請求項またはに記載の発明のように、保護膜(5)を形成する工程では、窒素ガスまたは窒素ガスおよび水素ガスをチャンバ(21)内に導入することにより保護膜(5)として窒化膜を形成することもできる。 Furthermore, as in the invention according to claim 6 or 7 , in the step of forming the protective film (5), the protective film (5) is introduced by introducing nitrogen gas or nitrogen gas and hydrogen gas into the chamber (21). A nitride film can also be formed.

また、請求項に記載の発明のように、トレンチエッチング工程では、SF6を含むガスをチャンバ(21)内に導入して行うことができる。そして、請求項に記載の発明のように、第1、第2ポリマー膜成膜工程では、C4F8を含むガスをチャンバ(21)内に導入して行うことができる。 Further, as in the invention described in claim 8 , in the trench etching process, a gas containing SF6 can be introduced into the chamber (21). As in the ninth aspect of the invention, in the first and second polymer film forming steps, a gas containing C4F8 can be introduced into the chamber (21).

さらに、請求項1に記載の発明のように、トレンチエッチング工程、第1ポリマー膜成膜工程、保護膜形成工程および第2ポリマー膜成膜工程をプラズマ処理することによって行い、各工程におけるプラズマ生成条件および処理時間をそれぞれの工程毎に設定することもできる。 Furthermore, as in the invention according to claim 1 0, performs the trench etch process, by first polymeric film forming step, a protective film forming step and the second polymer film forming process to a plasma treatment, a plasma in each process Generation conditions and processing time can also be set for each process.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態にかかる半導体装置の製造工程を示した断面図であり、図1に基づいて説明する。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a cross-sectional view showing the manufacturing process of the semiconductor device according to the present embodiment, and will be described based on FIG.

図1(a)に示されるように、まず、本発明の半導体基板に相当するSi基板1の表面に酸化膜を形成し、酸化膜のうちトレンチ形成予定領域と対応する部分を開口して酸化膜マスク2を形成する。その後、Si基板1をチャンバ内に入れる。図2はSi基板1を備えたチャンバの模式図である。   As shown in FIG. 1A, first, an oxide film is formed on the surface of the Si substrate 1 corresponding to the semiconductor substrate of the present invention, and a portion corresponding to the trench formation planned region is opened in the oxide film to oxidize. A film mask 2 is formed. Thereafter, the Si substrate 1 is placed in the chamber. FIG. 2 is a schematic view of a chamber provided with the Si substrate 1.

図2に示されるように、真空室を構成するチャンバ21には、ガス導入口22とガス排気口23とが備えられている。ガス導入口22には、複数種のガス導入が行えるように導入するガス種の数に応じたガスライン22a〜22dが接続され、各ガスライン22a〜22dにはそれぞれ切替バルブ24a〜24dが備えられている。そして、各種ガスは各切替バルブ24a〜24dによってチャンバ21内への流入が制御できるようになっている。また、ガス排気口23にも切替バルブ23aが備えられており、各ガスライン22a〜22dに備えられた切替バルブ24a〜24dおよびガス排気口23に備えられた切替バルブ23aによりチャンバ21内のガス圧を所望の値にすることができるようになっている。なお、本実施形態では、ガス導入口22には、エッチング性ガス、膜堆積性ガス、酸素ガスおよびArガスのそれぞれを導入するために4つのガスライン22a〜22dが備えられている。また、本実施形態では、Arガスが本発明の不活性ガスに相当している。   As shown in FIG. 2, the chamber 21 constituting the vacuum chamber is provided with a gas introduction port 22 and a gas exhaust port 23. Gas lines 22a to 22d corresponding to the number of gas types to be introduced are connected to the gas introduction port 22 so that a plurality of types of gas can be introduced. The gas lines 22a to 22d are provided with switching valves 24a to 24d, respectively. It has been. And various gas can control the inflow into the chamber 21 by each switching valve 24a-24d. The gas exhaust port 23 is also provided with a switching valve 23a, and the gas in the chamber 21 is provided by the switching valves 24a to 24d provided in the gas lines 22a to 22d and the switching valve 23a provided in the gas exhaust port 23. The pressure can be set to a desired value. In the present embodiment, the gas inlet 22 is provided with four gas lines 22a to 22d for introducing each of etching gas, film deposition gas, oxygen gas, and Ar gas. In this embodiment, Ar gas corresponds to the inert gas of the present invention.

チャンバ21の室内には、バイアス用高周波電源25aが印加される電極26a、プラズマ生成用高周波電源25bが印加される電極26bおよび電極26bに対向配置された接地電極27が備えられており、これらによりSi基板1に対して高周波電界がかけられるようになっている。なお、プラズマ生成用高周波電源25bの周波数としては、例えば、13.56MHzとすることができ、バイアス用高周波電源25aの周波数としては、例えば、13.56MHzまたは500kHz以下とすることができる。   The chamber 21 is provided with an electrode 26a to which a high frequency power supply 25a for bias is applied, an electrode 26b to which a high frequency power supply 25b for plasma generation is applied, and a ground electrode 27 disposed opposite to the electrode 26b. A high frequency electric field is applied to the Si substrate 1. The frequency of the plasma generating high frequency power supply 25b can be set to 13.56 MHz, for example, and the frequency of the bias high frequency power supply 25a can be set to 13.56 MHz or 500 kHz or less, for example.

そして、後述する各工程は、このような構成とされているチャンバ21内の電極26a上にSi基板1を配置して行われる。なお、各工程では、チャンバ21内を、ガス排気口23から真空ポンプを用いてベースとなるチャンバ真空度を十分高くした後、ガス導入口22から各種ガスを導入しながらガス排気口23の切替バルブ23aを調整して排気することによりチャンバ21内のガス圧を1〜5MPaにして行われる。そして、各工程では、プラズマ生成用高周波電源25bに高周波電界を印加して導入したガス種によるプラズマを発生させ、バイアス用高周波電源25aに高周波電界を印加することによりSi基板をプラズマ処理している。なお、本実施形態では、プラズマ生成用高周波電源25bには、100W〜10KW程度の電力を投入して導入したガス種をプラズマ化し、バイアス用高周波電源25aに0W〜500W程度の電力を投入してSi基板1をプラズマ処理している。   And each process mentioned later is performed by arrange | positioning Si substrate 1 on the electrode 26a in the chamber 21 comprised in such a structure. In each step, after the chamber vacuum level in the chamber 21 is sufficiently increased from the gas exhaust port 23 using a vacuum pump, the gas exhaust port 23 is switched while various gases are introduced from the gas inlet 22. By adjusting and exhausting the valve 23a, the gas pressure in the chamber 21 is set to 1 to 5 MPa. In each process, a plasma is generated by applying a high-frequency electric field to the plasma-generating high-frequency power supply 25b to generate a plasma by the introduced gas type, and the high-frequency electric field is applied to the biasing high-frequency power supply 25a to plasma process the Si substrate. . In the present embodiment, the plasma generation high-frequency power supply 25b is turned into a plasma by introducing about 100W to 10KW of power, and the bias high-frequency power supply 25a is supplied with about 0W to 500W of power. The Si substrate 1 is plasma processed.

図1(b)に示されるように、エッチングガス導入用のガスライン22aを開くと共にその他のガスライン22b〜22dを閉じることにより、チャンバ21内にエッチングガスを導入し、酸化膜マスク2をマスクとしてSi基板1を反応性イオンエッチングするトレンチエッチング工程を行なう。なお、本実施形態では、エッチングガスとしてSFガスを用いており、SFガスをチャンバ21内に100〜200sccm導入し、Si基板1をSFプラズマにより5〜20秒間処理している。 As shown in FIG. 1B, the etching gas is introduced into the chamber 21 by opening the gas line 22a for introducing the etching gas and closing the other gas lines 22b to 22d, and the oxide film mask 2 is masked. A trench etching process for reactive ion etching of the Si substrate 1 is performed. In the present embodiment, it uses a SF 6 gas as an etching gas, a SF 6 gas was introduced 100~200sccm into the chamber 21, and the Si substrate 1 was treated 5-20 seconds by the SF 6 plasma.

その後、図1(c)に示されるように、膜堆積性ガス導入用のガスライン22bを開くと共にその他のガスライン22a、22c、22dを閉じることにより、チャンバ21内に膜堆積性ガスを導入し、Si基板1のうち図1(b)の工程により反応性イオンエッチングした部分の内壁にポリマー膜4を成膜する第1ポリマー膜成膜工程を行う。なお、本実施形態では、膜堆積用ガスとしてCガスを用いており、Cガスをチャンバ21内に100〜200sccm導入し、Si基板1をCプラズマにより5〜20秒間処理することにより、例えば、10nmの膜厚を有するポリマー膜4を成膜している。また、本実施形態では、バイアス用高周波電源25aに0Wの電力を投入、つまり、バイアス用高周波電源25aをオフにした状態でポリマー膜4の成膜を行うことにより、ポリマー膜4を成膜する際に、酸化膜マスク2がエッチングされることを防止している。 Thereafter, as shown in FIG. 1C, the film deposition gas is introduced into the chamber 21 by opening the gas deposition gas introduction gas line 22b and closing the other gas lines 22a, 22c, and 22d. Then, a first polymer film forming step is performed in which the polymer film 4 is formed on the inner wall of the portion of the Si substrate 1 that has been subjected to reactive ion etching by the step of FIG. In the present embodiment, uses a C 4 F 8 gas as a gas for film deposition, the C 4 F 8 gas was introduced 100~200sccm into the chamber 21, the Si substrate 1 by C 4 F 8 plasma 5 By performing the treatment for 20 seconds, for example, the polymer film 4 having a film thickness of 10 nm is formed. In this embodiment, the polymer film 4 is formed by applying 0 W to the bias high-frequency power supply 25a, that is, by forming the polymer film 4 with the bias high-frequency power supply 25a turned off. At this time, the oxide film mask 2 is prevented from being etched.

続いて、図1(d)に示されるように、図1(b)に示したトレンチエッチング工程と図1(c)に示した第1ポリマー膜成膜工程とを交互に複数回繰り返すことにより、Si基板1に酸化膜マスク2の形状に対応した開口幅の異なる複数のトレンチ3を形成するトレンチ形成工程を行う。このとき、トレンチエッチング工程の時間と第1ポリマー膜成膜工程の時間を図1(b)および図1(c)の工程と同様の時間で行う。つまり、トレンチ形成工程では、トレンチエッチング工程と第1ポリマー膜成膜工程とを1周期とすると、これらの工程を複数周期行い、Si基板1をSFプラズマおよびCプラズマにより3〜20分間処理している。 Subsequently, as shown in FIG. 1D, the trench etching process shown in FIG. 1B and the first polymer film forming process shown in FIG. 1C are alternately repeated a plurality of times. Then, a trench forming step is performed in which a plurality of trenches 3 having different opening widths corresponding to the shape of the oxide film mask 2 are formed on the Si substrate 1. At this time, the time of the trench etching process and the time of the first polymer film forming process are performed in the same time as the process of FIGS. 1B and 1C. In other words, in the trench formation step, assuming that the trench etching step and the first polymer film forming step are one cycle, these steps are performed for a plurality of cycles, and the Si substrate 1 is subjected to 3 to 20 by SF 6 plasma and C 4 F 8 plasma. Processing for a minute.

次に、酸化膜形成工程と第2ポリマー膜成膜工程とを有するトレンチ保護膜形成工程を行い、トレンチ3の内壁に酸化膜5およびポリマー膜4を配置する。具体的には、まず、図1(e)に示されるように、酸素ガスおよびArガス導入用のガスライン22c、22dを開くと共にエッチング性ガスおよび膜堆積性ガス導入用のガスライン22a、22bを閉じることによりチャンバ21内に酸素ガスおよびArガスを導入し、トレンチ3の内壁に形成された反応生成物を除去すると共に、トレンチ3の内壁に酸化膜5を形成する工程を行う。   Next, a trench protective film forming process including an oxide film forming process and a second polymer film forming process is performed, and the oxide film 5 and the polymer film 4 are disposed on the inner wall of the trench 3. Specifically, first, as shown in FIG. 1E, gas lines 22c and 22d for introducing oxygen gas and Ar gas are opened, and gas lines 22a and 22b for introducing etching gas and film deposition gas are introduced. Is closed, oxygen gas and Ar gas are introduced into the chamber 21 to remove the reaction products formed on the inner wall of the trench 3 and to form the oxide film 5 on the inner wall of the trench 3.

この酸化膜形成工程は、チャンバ21内に酸素ガスを10〜1000sccm導入し、Si基板1をOプラズマおよびArプラズマにて0.5〜5分間処理することにより、トレンチ3の内壁に付着した反応生成物を酸素イオンもしくは酸素ラジカルおよびArイオンのスパッタ効果により除去して内壁表面のSi部分を露出させる。そして、プラズマ雰囲気中でSi基板1を処理することでトレンチ3の内壁部分に酸素イオン(あるいは酸素ラジカル)の働きによって酸化膜5を形成している。なお、反応生成物とは、エッチング中にトレンチ3の内壁表面とプラズマとの相互作用により内壁表面に付着した堆積物全てを指している。また、本実施形態では、酸化膜5が本発明の保護膜に相当している。 In this oxide film forming step, oxygen gas was introduced into the chamber 21 at 10 to 1000 sccm, and the Si substrate 1 was treated with O 2 plasma and Ar plasma for 0.5 to 5 minutes to adhere to the inner wall of the trench 3. The reaction product is removed by the sputtering effect of oxygen ions or oxygen radicals and Ar ions to expose the Si portion on the inner wall surface. Then, the oxide film 5 is formed on the inner wall portion of the trench 3 by the action of oxygen ions (or oxygen radicals) by processing the Si substrate 1 in a plasma atmosphere. The reaction product refers to all the deposits attached to the inner wall surface by the interaction between the inner wall surface of the trench 3 and the plasma during etching. In the present embodiment, the oxide film 5 corresponds to the protective film of the present invention.

その後、図1(f)に示されるように、膜堆積性ガス導入用のガスライン22bを開くと共にその他のガスライン22a、22c、22dを閉じることにより、チャンバ21内に膜堆積性ガスを導入し、トレンチ3の内壁に、酸化膜5を介してポリマー膜4を成膜する第2ポリマー膜成膜工程を行う。なお、本実施形態では、Cガスをチャンバ21内に100〜200sccm導入し、Si基板1をCプラズマにより10〜100秒間処理している。また、第2ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚は第1ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚より厚くすることが好ましい。このため、本実施形態では第2ポリマー膜成膜工程では、第1ポリマー膜成膜工程よりSi基板1をCプラズマにより処理する時間を長くしており、例えば、トレンチ3の内壁に酸化膜5を介して50nmのポリマー膜4を成膜している。 Thereafter, as shown in FIG. 1 (f), the film deposition gas is introduced into the chamber 21 by opening the gas deposition gas introduction gas line 22b and closing the other gas lines 22a, 22c and 22d. Then, a second polymer film forming step is performed in which the polymer film 4 is formed on the inner wall of the trench 3 via the oxide film 5. In the present embodiment, C 4 F 8 gas is introduced into the chamber 21 at 100 to 200 sccm, and the Si substrate 1 is treated with C 4 F 8 plasma for 10 to 100 seconds. Moreover, it is preferable that the film thickness of the polymer film 4 formed in the second polymer film forming process is larger than the film thickness of the polymer film 4 formed in the first polymer film forming process. For this reason, in the present embodiment, in the second polymer film forming step, the time for processing the Si substrate 1 with C 4 F 8 plasma is made longer than in the first polymer film forming step. A polymer film 4 having a thickness of 50 nm is formed through the oxide film 5.

続いて、図1(g)に示されるように、トレンチ3の内壁を酸化膜5およびポリマー膜4により覆った状態で、上記図1(d)のトレンチ形成工程を行い、トレンチの底部に配置された酸化膜5およびポリマー膜4を除去してトレンチ3の底部を露出させると共にトレンチ3を深くする。   Subsequently, as shown in FIG. 1 (g), the trench formation process of FIG. 1 (d) is performed with the inner wall of the trench 3 covered with the oxide film 5 and the polymer film 4, and the trench is disposed at the bottom of the trench. The formed oxide film 5 and polymer film 4 are removed to expose the bottom of the trench 3 and deepen the trench 3.

具体的には、トレンチ形成工程のうち上記図1(b)のトレンチエッチング工程を行うことによりトレンチ3の内壁を酸化膜5およびポリマー膜4により覆った状態で、トレンチ3の底部に配置された酸化膜5およびポリマー膜4を反応性イオンエッチングすることによりトレンチ3の底部に配置されたポリマー膜4および酸化膜5の一部を除去する。このとき、トレンチ3の側壁は酸化膜5およびポリマー膜4が配置されているか、もしくは、酸化膜5のみが配置されている状態になっている。   Specifically, the trench etching process of FIG. 1B is performed in the trench formation process, and the inner wall of the trench 3 is covered with the oxide film 5 and the polymer film 4 and is disposed at the bottom of the trench 3. The oxide film 5 and the polymer film 4 are subjected to reactive ion etching to remove part of the polymer film 4 and the oxide film 5 disposed at the bottom of the trench 3. At this time, the oxide film 5 and the polymer film 4 are arranged on the sidewall of the trench 3 or only the oxide film 5 is arranged.

そして、トレンチ形成工程のうち上記図1(c)の第1ポリマー膜成膜工程を行うことによりトレンチ3の内壁に酸化膜5を介してポリマー膜4を成膜するか、もしくは酸化膜5を介して配置されているポリマー膜4の膜厚を厚くする。   Then, the polymer film 4 is formed on the inner wall of the trench 3 via the oxide film 5 by performing the first polymer film forming process of FIG. The thickness of the polymer film 4 disposed therebetween is increased.

つまり、これらトレンチエッチング工程および第1ポリマー膜成膜工程を複数回繰り返すトレンチ形成工程を行うことにより、トレンチ3の底部に配置された酸化膜を少しずつ除去してトレンチ3の底部を露出させると共にトレンチ3を深くする。   That is, by performing a trench formation step that repeats the trench etching step and the first polymer film formation step a plurality of times, the oxide film disposed on the bottom of the trench 3 is removed little by little to expose the bottom of the trench 3. The trench 3 is deepened.

その後、上記図1(e)および(f)のトレンチ保護膜形成工程と、上記図1(d)のトレンチ形成工程とを繰り返して行うことにより、トレンチ3を所定の深さにする。続いて、Si基板1に対して所望の半導体製造プロセスを行うことによりトレンチ3を備えた半導体装置が製造される。   Thereafter, the trench protective film forming step shown in FIGS. 1E and 1F and the trench forming step shown in FIG. 1D are repeated to make the trench 3 have a predetermined depth. Subsequently, a semiconductor device including the trench 3 is manufactured by performing a desired semiconductor manufacturing process on the Si substrate 1.

このような半導体装置の製造方法では、トレンチ3の内壁が酸化膜5およびポリマー膜4により覆われた状態でトレンチ形成工程を行うことにより、トレンチ3の底部を露出させると共にトレンチを深くしている。トレンチ形成工程を行うことによりトレンチ3の底部を露出させる際には、開口幅が大きいトレンチ3ほど横方向エッチングが強くなるが、トレンチ3の内壁には酸化膜5およびポリマー膜4が配置されているのでポリマー膜4から除去されることになる。つまり、酸化膜5をポリマー膜4で保護しながらトレンチ形成工程を行うことによりトレンチ3の底部を露出させているので、トレンチ3に酸化膜5のみを配置している状態でトレンチ底部エッチング工程を行ってトレンチ3の底部を露出させている従来の半導体装置の製造方法より酸化膜5の一部が除去されることを抑制することができる。さらに、本実施形態では、トレンチエッチング工程および第1ポリマー膜成膜工程を複数回繰り返すトレンチ形成工程によりトレンチ3の底部を露出させており、トレンチ3の底部に配置された酸化膜5およびポリマー膜4を除去する間にもトレンチ3の側壁にポリマー膜4を成膜しているので、酸化膜5の一部が除去されることをさらに抑制することができる。   In such a semiconductor device manufacturing method, the trench formation step is performed in a state where the inner wall of the trench 3 is covered with the oxide film 5 and the polymer film 4, thereby exposing the bottom of the trench 3 and deepening the trench. . When the bottom of the trench 3 is exposed by performing the trench formation process, the lateral etching becomes stronger as the trench 3 has a larger opening width. However, the oxide film 5 and the polymer film 4 are disposed on the inner wall of the trench 3. Therefore, it is removed from the polymer film 4. That is, since the bottom of the trench 3 is exposed by performing the trench formation process while protecting the oxide film 5 with the polymer film 4, the trench bottom etching process is performed with only the oxide film 5 disposed in the trench 3. The removal of part of the oxide film 5 can be suppressed by the conventional method for manufacturing a semiconductor device in which the bottom of the trench 3 is exposed. Further, in the present embodiment, the bottom of the trench 3 is exposed by a trench formation step in which the trench etching step and the first polymer film formation step are repeated a plurality of times, and the oxide film 5 and the polymer film disposed at the bottom of the trench 3 are exposed. Since the polymer film 4 is formed on the side wall of the trench 3 while removing the film 4, it is possible to further suppress the removal of a part of the oxide film 5.

したがって、トレンチ3の底部を露出させた後のトレンチ形成工程では、従来の半導体装置の製造方法より酸化膜5の膜厚が厚い状態でトレンチ3の内壁に酸化膜5を介してポリマー膜4を成膜することができる。また、トレンチ3の底部を露出させた後のトレンチ形成工程では、開口幅が大きいトレンチ3ほどトレンチ3の側壁に成膜されたポリマー膜4が除去されやすくなり、ポリマー膜4が完全に除去された場合には酸化膜5の一部が除去されて膜厚が薄くなることになる。   Therefore, in the trench formation step after exposing the bottom of the trench 3, the polymer film 4 is formed on the inner wall of the trench 3 via the oxide film 5 in a state where the thickness of the oxide film 5 is thicker than that of the conventional method of manufacturing a semiconductor device. A film can be formed. Further, in the trench forming step after exposing the bottom of the trench 3, the polymer film 4 formed on the side wall of the trench 3 is more easily removed as the opening 3 has a larger opening width, and the polymer film 4 is completely removed. In this case, a part of the oxide film 5 is removed and the film thickness is reduced.

しかしながら、本実施形態の半導体装置の製造方法によれば、従来の半導体装置の製造方法と比較すると、酸化膜5の膜厚が厚い状態でポリマー膜4を成膜することができるため、酸化膜5の一部が除去されたとしてもトレンチエッチング工程後の酸化膜5の膜厚を従来より厚くすることができる。したがって、トレンチ3の深さを所望の深さにするためにトレンチ形成工程を行っている間に、従来の半導体装置の製造方法より、酸化膜5が完全に除去されることを抑制することができる。また、ポリマー膜4の膜厚は開口幅の大きいトレンチ3ほど厚くなるため、トレンチ3に堆積させるポリマー膜4の膜厚を適切に設定すれば、各トレンチ3でSi基板1表面に対する側壁角度がばらつくことを低減させることができる。   However, according to the manufacturing method of the semiconductor device of this embodiment, the polymer film 4 can be formed with the oxide film 5 being thicker than the conventional manufacturing method of the semiconductor device. Even if a part of the oxide film 5 is removed, the film thickness of the oxide film 5 after the trench etching process can be made thicker than before. Therefore, it is possible to prevent the oxide film 5 from being completely removed by the conventional method of manufacturing a semiconductor device while performing the trench formation step to make the depth of the trench 3 a desired depth. it can. Further, since the film thickness of the polymer film 4 becomes thicker as the trench 3 having a larger opening width, if the film thickness of the polymer film 4 deposited in the trench 3 is appropriately set, the sidewall angle with respect to the surface of the Si substrate 1 in each trench 3 is increased. Variations can be reduced.

さらに、本実施形態では、第2ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚を第1ポリマー膜成膜工程にて成膜するポリマー膜4の膜厚より厚くしている。このため、トレンチ形成工程を行ってトレンチ3の底部を露出させ、トレンチ3を深くした際に、第2ポリマー膜成膜工程にて成膜したポリマー膜4が完全に除去されることを抑制することができる。したがって、トレンチ3の底部を露出させた後のトレンチ形成工程では、第2ポリマー膜成膜工程の際に成膜したポリマー膜4が残存している場合には、図1(c)の工程にて行われる第1ポリマー膜成膜工程と同じ条件でポリマー膜4の成膜を行った場合にも、ポリマー膜4の膜厚を厚くすることができる。このため、トレンチ形成工程を行っている際に、ポリマー膜4が完全に除去されることを抑制することができ、また、酸化膜5の一部が除去されることを抑制することができる。   Furthermore, in this embodiment, the film thickness of the polymer film 4 formed in the second polymer film forming process is larger than the film thickness of the polymer film 4 formed in the first polymer film forming process. For this reason, when the trench formation process is performed to expose the bottom of the trench 3 and the trench 3 is deepened, the polymer film 4 formed in the second polymer film formation process is prevented from being completely removed. be able to. Therefore, in the trench formation process after exposing the bottom of the trench 3, if the polymer film 4 formed during the second polymer film formation process remains, the process shown in FIG. The film thickness of the polymer film 4 can also be increased when the polymer film 4 is formed under the same conditions as those of the first polymer film forming process. For this reason, when performing the trench formation process, it can suppress that the polymer film 4 is removed completely, and can suppress that a part of oxide film 5 is removed.

また、各トレンチ3でSi基板1表面に対する側壁角度がばらつくことを抑制するために、トレンチ3の内壁にポリマー膜4のみを成膜し、トレンチ3の側壁に配置されるポリマー膜4を厚くすることで横方向エッチングに対する耐性を強くする方法も考えられるが、この方法では、トレンチ3の底部に配置されるポリマー膜4の膜厚もトレンチ3の側壁に配置されるポリマー膜4の膜厚に依存して厚くなり、エッチング異常を起こす可能性がある。しかしながら、本実施形態の半導体装置の製造方法によれば、トレンチ3の底部に配置される酸化膜5とポリマー膜4の厚さは、トレンチ3の内壁にポリマー膜4のみを配置する方法と比較して薄いため、エッチング異常を起こす可能性を低減することができる。また、トレンチ3の内壁にポリマー膜4のみを成膜する方法では、チャンバ21内にポリマー膜4が付着する可能性が大幅に高くなり、付着したポリマー膜4を完全に除去しなければエッチング異常やチャンバ21の寿命を著しく縮めることになるが、本実施形態の半導体装置の製造方法によれば、チャンバ21内にポリマー膜4が付着する可能性を大幅に高くすることもない。   Further, in order to suppress the variation in the side wall angle with respect to the surface of the Si substrate 1 in each trench 3, only the polymer film 4 is formed on the inner wall of the trench 3, and the polymer film 4 disposed on the side wall of the trench 3 is thickened. In this method, the film thickness of the polymer film 4 disposed on the bottom of the trench 3 is also set to the film thickness of the polymer film 4 disposed on the side wall of the trench 3. Depending on the thickness, it may become thick and cause etching abnormalities. However, according to the manufacturing method of the semiconductor device of this embodiment, the thicknesses of the oxide film 5 and the polymer film 4 arranged at the bottom of the trench 3 are compared with the method of arranging only the polymer film 4 on the inner wall of the trench 3. Therefore, the possibility of causing an etching abnormality can be reduced. Further, in the method in which only the polymer film 4 is formed on the inner wall of the trench 3, the possibility that the polymer film 4 adheres to the chamber 21 is greatly increased. If the adhered polymer film 4 is not completely removed, the etching abnormality is caused. Although the life of the chamber 21 is remarkably shortened, according to the method for manufacturing a semiconductor device of the present embodiment, the possibility that the polymer film 4 adheres in the chamber 21 is not significantly increased.

(他の実施形態)
上記第1実施形態では、酸素ガスおよびArガスを導入してトレンチ3の内壁に保護膜として酸化膜5を形成する例を説明したが、酸素ガスおよびArガスの代わりに窒素ガスおよび水素ガスを導入してトレンチ3の内壁に保護膜として窒化膜を形成することもできる。このような半導体装置の製造方法によれば、Oプラズマによりトレンチ3の内壁に保護膜として酸化膜5を形成する場合と比較すると、Oプラズマはレジストを分解してしまうためSi基板に配置するマスクとしてCVD等により形成した酸化膜もしくはメタル材料を用いるしかないが、NプラズマおよびHプラズマによりトレンチ3の内壁に窒化膜を形成する場合にはレジスト材料を用いることができ、製造工程を簡略化することができる。なお、このような半導体装置の製造方法では、ガス導入口22に窒素ガスと水素ガスとを導入するガスラインを新たに追加する必要がある。
(Other embodiments)
In the first embodiment, oxygen gas and Ar gas are introduced to form the oxide film 5 as a protective film on the inner wall of the trench 3, but nitrogen gas and hydrogen gas are used instead of oxygen gas and Ar gas. It is also possible to form a nitride film as a protective film on the inner wall of the trench 3 by introduction. According to such a method of manufacturing a semiconductor device, since the O 2 plasma decomposes the resist as compared with the case where the oxide film 5 is formed as a protective film on the inner wall of the trench 3 by O 2 plasma, it is disposed on the Si substrate. An oxide film or a metal material formed by CVD or the like can only be used as a mask to be formed, but when a nitride film is formed on the inner wall of the trench 3 by N 2 plasma and H 2 plasma, a resist material can be used. Can be simplified. In such a semiconductor device manufacturing method, it is necessary to newly add a gas line for introducing nitrogen gas and hydrogen gas to the gas inlet 22.

また、酸素ガスおよびArガスを導入せずに酸素ガスのみを導入して酸化膜5を形成することもできるし、窒素ガスおよび水素ガスを導入せずに窒素ガスのみを導入して窒化膜を形成することもできる。   Further, the oxide film 5 can be formed by introducing only oxygen gas without introducing oxygen gas and Ar gas, or the nitrogen film can be formed by introducing only nitrogen gas without introducing nitrogen gas and hydrogen gas. It can also be formed.

さらに、上記第1実施形態では、トレンチ3の内壁が酸化膜5およびポリマー膜4にて覆われた状態でトレンチ形成工程を行うことによりトレンチ3の底部を露出させる半導体装置の製造方法を説明したが、トレンチ3の内壁が酸化膜5およびポリマー膜4にて覆われた状態でトレンチ底部エッチング工程を行うことによりトレンチ3の底部を露出させる半導体装置の製造方法とすることもできる。具体的には、トレンチ底部エッチング工程は、上記図1(f)の工程を行った後に、上記図1(b)の工程と同様に、チャンバ21内にSF6ガスを導入し、トレンチ3の内壁を酸化膜5およびポリマー膜4により覆った状態で、トレンチ3の底部に配置された酸化膜5およびポリマー膜4を反応性イオンエッチングしてトレンチ3の底部を露出させる工程である。   Furthermore, in the first embodiment, the method for manufacturing a semiconductor device in which the bottom of the trench 3 is exposed by performing the trench formation process in a state where the inner wall of the trench 3 is covered with the oxide film 5 and the polymer film 4 has been described. However, a method for manufacturing a semiconductor device in which the bottom of the trench 3 is exposed by performing a trench bottom etching process in a state where the inner wall of the trench 3 is covered with the oxide film 5 and the polymer film 4 may be used. Specifically, in the trench bottom etching process, after the process of FIG. 1F is performed, SF 6 gas is introduced into the chamber 21 in the same manner as the process of FIG. In the state where the oxide film 5 and the polymer film 4 are covered, the oxide film 5 and the polymer film 4 disposed at the bottom of the trench 3 are subjected to reactive ion etching to expose the bottom of the trench 3.

このようにトレンチ底部エッチング工程によりトレンチ3の底部を露出させる場合には、上記図1(d)のトレンチ形成工程、上記図1(e)および(f)のトレンチ保護膜形成工程、トレンチ底部エッチング工程を順番に繰り返すことによりトレンチ3を所定の深さにして半導体装置を構成してもよい。なお、このトレンチ底部エッチング工程におけるトレンチエッチング工程はトレンチ3の底部に配置された酸化膜5とポリマー膜4とを除去する必要があるため、加速電圧等の条件を変更してエッチング効率を高くしてもよい。   Thus, when the bottom of the trench 3 is exposed by the trench bottom etching process, the trench forming process in FIG. 1D, the trench protective film forming process in FIGS. 1E and 1F, and the trench bottom etching are performed. You may comprise a semiconductor device by making the trench 3 the predetermined depth by repeating a process in order. In this trench bottom etching process, the oxide film 5 and the polymer film 4 arranged at the bottom of the trench 3 need to be removed. Therefore, the etching efficiency is increased by changing conditions such as the acceleration voltage. May be.

このような半導体装置の製造方法としても、上記第1実施形態と同様に、トレンチ底部エッチング工程を行う前に、トレンチ3の壁面に酸化膜5を介してポリマー膜4を成膜しているため、従来の半導体装置の製造方法より酸化膜5が完全に除去されることを抑制することができ、各トレンチ3でSi基板1表面に対する側壁角度がばらつくことを抑制することができる。   In such a semiconductor device manufacturing method as well, the polymer film 4 is formed on the wall surface of the trench 3 via the oxide film 5 before the trench bottom etching step, as in the first embodiment. Thus, the oxide film 5 can be prevented from being completely removed by the conventional method of manufacturing a semiconductor device, and variation in the side wall angle with respect to the surface of the Si substrate 1 in each trench 3 can be suppressed.

また、図1(f)の工程の第2ポリマー膜成膜工程にて成膜するポリマー膜4の厚さを、図1(c)の工程の第1ポリマー膜成膜工程にて成膜するポリマー膜4の厚さより厚くなるように成膜しているが、第2ポリマー膜成膜工程にて成膜するポリマー膜4の厚さを第1ポリマー膜成膜工程にて成膜するポリマー膜4の厚さと同じにすることもできるし、薄くすることもできる。   Further, the thickness of the polymer film 4 to be formed in the second polymer film forming step in the step of FIG. 1 (f) is formed in the first polymer film forming step in the step of FIG. 1 (c). The film is formed so as to be thicker than the thickness of the polymer film 4, but the thickness of the polymer film 4 formed in the second polymer film forming process is set in the first polymer film forming process. It can be the same as the thickness of 4, or it can be made thin.

さらに、トレンチエッチング工程、第1ポリマー膜成膜工程、保護膜形成工程、第2ポリマー膜成膜工程およびトレンチ底部エッチング工程でのプラズマ発生条件、処理時間およびガス流量等の設定をそれぞれの設定毎に適宜変更することもできる。   Furthermore, the plasma generation conditions, processing time, gas flow rate, and the like in the trench etching process, the first polymer film forming process, the protective film forming process, the second polymer film forming process, and the trench bottom etching process are set for each setting. It can also be changed as appropriate.

本発明の第1実施形態にかかる半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device concerning 1st Embodiment of this invention. 図1に示すSi基板を備えたチャンバの模式図である。It is a schematic diagram of the chamber provided with the Si substrate shown in FIG. 従来のトレンチ形成方法を適用して半導体基板に開口幅の異なる複数のトレンチを同時に形成したときの実験結果を示す図である。It is a figure which shows the experimental result when applying the conventional trench formation method and forming simultaneously the several trench from which opening width differs in a semiconductor substrate.

符号の説明Explanation of symbols

1 Si基板
2 酸化膜マスク
3 トレンチ
4 ポリマー膜
5 酸化膜
21 チャンバ
22 ガス導入口
23 ガス排気口
25a バイアス用高周波電圧
25b プラズマ生成用高周波電圧
DESCRIPTION OF SYMBOLS 1 Si substrate 2 Oxide film mask 3 Trench 4 Polymer film 5 Oxide film 21 Chamber 22 Gas inlet 23 Gas exhaust 25a High frequency voltage for bias 25b High frequency voltage for plasma generation

Claims (10)

トレンチ形成予定領域が開口しているマスク(2)を施した半導体基板(1)をチャンバ(21)内に導入し、前記半導体基板(1)を反応性イオンエッチングによりエッチングして前記半導体基板(1)にトレンチ(3)を形成する半導体装置の製造方法において、
前記マスク(2)を用いて前記半導体基板(1)を前記反応性イオンエッチングするトレンチエッチング工程と、前記半導体基板(1)のうち前記反応性イオンエッチングした部分の内壁にポリマー膜(4)を成膜する第1ポリマー膜成膜工程と、を複数回繰り返すことにより、前記マスク(2)の形状に対応した開口幅の異なる複数のトレンチ(3)を形成するトレンチ形成工程と、
前記複数のトレンチ(3)の内壁に前記ポリマー膜(4)より前記反応性イオンエッチングに対する耐性が強い保護膜(5)を形成する工程と、前記複数のトレンチ(3)の内壁に、前記保護膜(5)を形成した後に、前記保護膜(5)を介して前記ポリマー膜(4)を成膜する第2ポリマー膜成膜工程と、を有するトレンチ保護膜形成工程と、
前記トレンチ(3)の内壁を前記保護膜(5)および前記ポリマー膜(4)により覆った状態で、前記トレンチエッチング工程を行うことにより前記トレンチ(3)の底部を露出させるトレンチ底部エッチング工程と、を含み、
前記トレンチ形成工程と、前記トレンチ保護膜形成工程と、前記トレンチ底部エッチング工程と、を順番に繰り返すことにより前記トレンチ(3)を深くすることを特徴とする半導体装置の製造方法。
A semiconductor substrate (1) provided with a mask (2) having an opening in a region where a trench is to be formed is introduced into a chamber (21), and the semiconductor substrate (1) is etched by reactive ion etching. In the manufacturing method of the semiconductor device in which the trench (3) is formed in 1),
A trench etching process for reactive ion etching of the semiconductor substrate (1) using the mask (2), and a polymer film (4) on the inner wall of the reactive ion etched portion of the semiconductor substrate (1). A first polymer film forming step of forming a film, and a trench forming step of forming a plurality of trenches (3) having different opening widths corresponding to the shape of the mask (2) by repeating a plurality of times.
Forming a protective film (5) having a higher resistance to the reactive ion etching than the polymer film (4) on the inner walls of the plurality of trenches (3), and forming the protective film on the inner walls of the plurality of trenches (3). After forming the film (5), a second polymer film forming step of forming the polymer film (4) through the protective film (5), a trench protective film forming step,
A trench bottom etching step for exposing the bottom of the trench (3) by performing the trench etching step in a state where the inner wall of the trench (3) is covered with the protective film (5) and the polymer film (4). Including,
A method of manufacturing a semiconductor device, comprising: deepening the trench (3) by sequentially repeating the trench forming step, the trench protective film forming step, and the trench bottom etching step.
前記第2ポリマー膜成膜工程にて成膜する前記ポリマー膜(4)の膜厚を、前記第1ポリマー膜成膜工程にて成膜する前記ポリマー膜(4)の膜厚より厚くすることを特徴とする請求項1に記載の半導体装置の製造方法。 The film thickness of the polymer film (4) formed in the second polymer film formation step is made larger than the film thickness of the polymer film (4) formed in the first polymer film formation step. The method of manufacturing a semiconductor device according to claim 1 . 前記保護膜(5)を形成する工程では、酸素ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として酸化膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。 Wherein in the step of forming a protective film (5), wherein the oxygen gas to claim 1 or 2, characterized by forming an oxide film as the protective layer (5) by introducing into said chamber (21) Semiconductor device manufacturing method. 前記保護膜(5)を形成する工程では、酸素ガスおよび不活性ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として酸化膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。 The step of forming the protective film (5) is characterized by forming an oxide film as the protective film (5) by introducing oxygen gas and inert gas into the chamber (21). Or the manufacturing method of the semiconductor device of 2 . 前記保護膜(5)を形成する工程では、前記不活性ガスとしてArガスを用いることを特徴とする請求項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 4 , wherein Ar gas is used as the inert gas in the step of forming the protective film. 前記保護膜(5)を形成する工程では、窒素ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として窒化膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。 3. The nitride film is formed as the protective film (5) by introducing nitrogen gas into the chamber (21) in the step of forming the protective film (5). Semiconductor device manufacturing method. 前記保護膜(5)を形成する工程では、窒素ガスおよび水素ガスを前記チャンバ(21)内に導入することにより前記保護膜(5)として窒化膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。 Wherein in the step of forming a protective film (5), according to claim 1 or and forming a nitride film as the protective layer (5) by introducing nitrogen gas and hydrogen gas into the chamber (21) 3. A method for manufacturing a semiconductor device according to 2 . 前記トレンチエッチング工程では、SF6を含むガスを前記チャンバ(21)内に導入して行うことを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の製造方法。 Wherein in the trench etching process, a method of manufacturing a semiconductor device according to any one of claims 1 to 7, characterized in that by introducing a gas into the chamber (21) containing SF6. 前記第1、第2ポリマー膜成膜工程では、C4F8を含むガスを前記チャンバ(21)内に導入して行うことを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の製造方法。 The first and the second polymeric film forming step, the semiconductor device according to any one of claims 1 to 8, characterized in that by introducing a gas containing C4F8 in the chamber (21) Production method. 前記トレンチエッチング工程、前記第1ポリマー膜成膜工程、前記保護膜形成工程および前記第2ポリマー膜成膜工程をプラズマ処理することによって行い、各工程におけるプラズマ生成条件および処理時間をそれぞれの工程毎に設定することを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の製造方法。 The trench etching process, the first polymer film forming process, the protective film forming process, and the second polymer film forming process are performed by plasma processing, and plasma generation conditions and processing time in each process are set for each process. the method of manufacturing a semiconductor device according to any one of claims 1 to 9, characterized in that set.
JP2008274502A 2008-10-24 2008-10-24 Manufacturing method of semiconductor device Expired - Fee Related JP5206311B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008274502A JP5206311B2 (en) 2008-10-24 2008-10-24 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274502A JP5206311B2 (en) 2008-10-24 2008-10-24 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2010103358A JP2010103358A (en) 2010-05-06
JP5206311B2 true JP5206311B2 (en) 2013-06-12

Family

ID=42293739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008274502A Expired - Fee Related JP5206311B2 (en) 2008-10-24 2008-10-24 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5206311B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830536B1 (en) * 2016-10-21 2018-02-20 한국생산기술연구원 Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5035300B2 (en) * 2009-06-15 2012-09-26 株式会社デンソー Manufacturing method of semiconductor device
WO2012008179A1 (en) 2010-07-12 2012-01-19 住友精密工業株式会社 Etching method
JP5981106B2 (en) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 Plasma etching method
JP6219179B2 (en) 2014-01-20 2017-10-25 東京エレクトロン株式会社 Plasma processing equipment
JP6476419B2 (en) * 2016-02-04 2019-03-06 パナソニックIpマネジメント株式会社 Device chip manufacturing method and device chip
CN107833889A (en) * 2017-11-24 2018-03-23 长江存储科技有限责任公司 The construction method of the step contact hole of 3D nand flash memories
JP7209567B2 (en) * 2018-07-30 2023-01-20 東京エレクトロン株式会社 Etching method and etching apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172081A (en) * 1995-08-28 1996-07-02 Hitachi Ltd Plasma surface treater
JP4221859B2 (en) * 1999-02-12 2009-02-12 株式会社デンソー Manufacturing method of semiconductor device
JP4578887B2 (en) * 2004-08-11 2010-11-10 住友精密工業株式会社 Etching method and etching apparatus
JP4459877B2 (en) * 2004-08-12 2010-04-28 住友精密工業株式会社 Etching method and etching apparatus
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830536B1 (en) * 2016-10-21 2018-02-20 한국생산기술연구원 Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell

Also Published As

Publication number Publication date
JP2010103358A (en) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5206311B2 (en) Manufacturing method of semiconductor device
KR102669793B1 (en) Continuous Process Incorporating Atomic Layer Etching
US5716494A (en) Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
JP4221859B2 (en) Manufacturing method of semiconductor device
KR101779112B1 (en) Method of forming semiconductor patterns
US6090718A (en) Dry etching method for semiconductor substrate
JP2021019199A (en) Method of forming topology-controlled amorphous carbon polymer film
KR20150048646A (en) Method for trimming carbon containing film at reduced trimming rate
US11462412B2 (en) Etching method
JP5035300B2 (en) Manufacturing method of semiconductor device
TWI785783B (en) Systems and methods for selective metal compound removal
JP5413331B2 (en) Manufacturing method of semiconductor device
JP7566099B2 (en) SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS
JP4769737B2 (en) Etching method and etching apparatus
KR100289740B1 (en) Method for removal of photoresist mask used for etching metal layers
CN116097407A (en) Isotropic silicon nitride removal
US10256112B1 (en) Selective tungsten removal
JP2008124391A (en) Method of manufacturing semiconductor device
TW201903885A (en) Selective formation of silicon-containing spacer
TW201903834A (en) Self-aligned contact and gate process flow
US20230178371A1 (en) Method and apparatus for hard mask deposition
US20230227965A1 (en) Method and apparatus for forming a patterned structure on a substrate
US20240120210A1 (en) Isotropic silicon nitride removal
US7205243B2 (en) Process for producing a mask on a substrate
TW202433587A (en) Selective etching methods and assemblies

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees