JP5202213B2 - 周波数シンセサイザ及び無線送信装置 - Google Patents

Description

本発明は、キャリア周波数帯域（無線帯域）の送信信号の生成するために用いられる周波数シンセサイザ、及びそれを用いた無線送信装置に関する。

従来、無線機には、変調信号をアップコンバートしてキャリア周波数帯域の送信信号（無線信号）を生成するために、周波数シンセサイザが設けられている。

この種の周波数シンセサイザの一例が、特許文献１で開示されている。なお、特許文献１では、周波数シンセサイザが送信装置と呼ばれているので、以下、特許文献１で開示されている装置を送信装置と呼ぶことにする。図１２に、特許文献１で開示されている送信装置の概略構成を示す。図１２に示すように、入力電圧に応じて出力周波数が変化する電圧制御発振器１（以下、ＶＣＯ１と呼ぶ）と、ＶＣＯ１の出力Ｆ＿ｏｕｔをダウンコンバートするミキサ２と、ミキサ出力と基準信号Ｆ＿ＩＦとの位相を比較し、位相差（位相誤差）を出力する位相比較器３と、位相比較器３の出力信号を平滑化するループフィルタ４と、ミキサ２のローカル信号を生成するローカル信号生成回路５とが設けられている。このようにミキサを用いて周波数をシフトする機能を備えたＰＬＬ（Phase-Locked Loop）回路はオフセットＰＬＬと呼ばれる。

ここで、Ｆ＿ＩＦは例えば直交変調器で生成されたＩＦ（Intermediate Frequency）帯の変調信号である。Ｆ＿ＩＦは、ＶＣＯ１を制御するＰＬＬによって、ＲＦ（Radio Frequency）帯にアップコンバートされ、ＶＣＯ１からアップコンバートされたＲＦ帯の送信信号Ｆ＿ｏｕｔが出力される。ＩＦ帯の変調信号Ｆ＿ＩＦのノイズ成分は、ＶＣＯ１を制御するＰＬＬの周波数特性により抑圧されるので、図１２に示した構成は、ＧＳＭ方式の携帯電話等で一般によく用いられる構成である。

一方、特許文献２には、ＰＬＬ回路を用いた、ＶＣＯ周波数帯域切替型の周波数シンセサイザが開示されている。図１３に、特許文献２で開示されている周波数シンセサイザの構成を示す。図１３に示すように、ＰＬＬ部１１と、シフト信号ＳＳに応答してＶＣＯ１３の発振周波数帯を選択・シフトする選択信号Ｓを出力する周波数帯選択回路１２と、最初に選択した発振周波数帯でＶＣＯ１３に接地ＧＮＤを供給して自走発振させこのＶＣＯ出力信号ＶＯを一定時間サンプリングして計数したサンプリング値ＣＯを生成するサンプリング回路１４と、サンプリング値ＣＯと期待値ＥＸとを比較し比較結果に対応して電圧制御切換信号ＳＶとシフト信号ＳＳとを出力する比較回路１５と、期待値ＥＸを保持する期待値レジスタ１６とが設けられている。

図１４に、図１３のＶＣＯ１３の制御電圧ＳＣ対発振周波数の特性を示す。ＶＣＯ１３をＬＳＩに内蔵する場合、素子値のばらつきにより発振周波数が大きくばらつく。そのため、図１４のように、ＶＣＯ１３は、発振周波数を複数の周波数帯域Ａ〜Ｇで切り替えることができるように、広い発振周波数範囲を有するように設計されている。そして、出力信号ＶＯの周波数切替時に、ＶＣＯ１３の出力周波数がカウンタ回路で計測され、周波数帯選択回路１２によって、図１４に示した複数の周波数帯域の中から最適な周波数帯域が選択される。
特開２００８−１０９６８０号公報 特開２００１−２５１１８６号公報 米国特許第６，２６９，１３５号 明細書

ところで、図１２の送信装置で用いられているＶＣＯ１も、ＬＳＩに集積化する場合の素子のばらつきに起因する発振周波数（送信信号周波数）のばらつきを抑制するために、図１３のＶＣＯ１３と同様に、図１４のような複数の周波数帯域を持つように設計すればよいと考えられる。

しかしながら、図１２の構成において、ＶＣＯ１に複数の発振周波数帯域を持たせ、この複数の発振周波数帯域の中から最適な発振周波数を選択する場合には、回路の消費電力が増加する問題がある。

以下、この問題について具体例を挙げて説明する。ここでは、図１２の送信装置が送信信号Ｆ＿ｏｕｔの周波数（目標周波数）を１．９１［ＧＨｚ］に変更することを指示する指示信号を基地局より受信した場合を考える。このときにローカル周波数Ｆ＿ｌｏｃａｌは１．９９［ＧＨｚ］に設定され、ＰＬＬの動作が安定した後にはミキサ２の出力周波数は８０［ＭＨｚ］（＝１．９９［ＧＨｚ］−１．９１［ＧＨｚ］）となる。しかしながら、ＶＣＯ１が１．５［ＧＨｚ］から２．１［ＧＨｚ］の発振周波数範囲を複数のバンドでカバーする場合は、ＶＣＯ１の周波数帯域を選択して設定する際に、ミキサ２の出力が−１１０［ＭＨｚ］から４９０［ＭＨｚ］の広い範囲で変化する。よって、その信号を受ける位相比較器３は最高動作周波数が４９０［ＭＨｚ］と高くなり、この結果、消費電力の増加を招く。

本発明は、かかる点を考慮してなされたものであり、ＶＣＯの出力帯域を選択設定可能な周波数シンセサイザにおいて、消費電力を低減することを目的とする。

本発明の周波数シンセサイザの一つの態様は、選択可能な複数の発振周波数帯域を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振する電圧制御発振器と、互いに並列に接続されたミキサと分周器とを有し、前記ミキサ又は前記分周器のいずれか一方を選択的に用いて、前記電圧制御発振器の出力信号の周波数をダウンコンバートする周波数変換回路と、前記周波数変換回路から出力された信号と、基準信号とを比較し、比較結果信号を出力する比較器と、前記比較結果信号を平滑化し、平滑化した信号を前記電圧制御発振器の前記制御電圧端子に出力するループフィルタと、を具備し、前記周波数変換回路は、前記電圧制御発振器の発振周波数帯域の選択が行われる際に、前記分周器を使用する構成を採る。

本発明の周波数シンセサイザの一つの態様は、前記周波数変換回路は、前記電圧制御発振器の発振周波数帯域の選択が行われる場合に、前記分周器を使用し、前記電圧制御発振器の発振周波数帯域が目標周波数をカバーする帯域となった場合に、前記ミキサを使用する構成を採る。

本発明によれば、ＶＣＯの出力帯域を選択設定可能な周波数シンセサイザにおいて、消費電力を低減できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

（実施の形態１）
図１に、本発明の実施の形態１に係る周波数シンセサイザの構成を示す。本実施の形態の周波数シンセサイザ１００は、ミキサを用いて周波数をシフトする機能を備えたオフセットＰＬＬ構成となっている。周波数シンセサイザ１００は、例えば端末の送信部に設けられている。以下の説明では、周波数シンセサイザ１００が端末の送信部に設けられている場合について説明するが、本発明の周波数シンセサイザは端末に限らず、種々の無線機に広く適用可能である。

周波数シンセサイザ１００は、制御電圧端子に印加される電圧に応じた周波数の信号を発振するＶＣＯ１０１と、ＶＣＯ１０１の出力信号Ｆ＿ｏｕｔの周波数をダウンコンバートする周波数変換回路１１０と、周波数変換回路１１０から出力された信号と基準信号Ｆ＿ＩＦとを比較し、比較結果信号を出力する位相比較器１０２と、比較結果信号を平滑化し、平滑化した信号をＶＣＯ１０１の制御電圧端子に出力するループフィルタ１０３と、周波数変換回路１１０で使用されるローカル信号Ｆ＿ｌｏｃａｌを生成するローカル信号生成回路１０４と、ＶＣＯ周波数帯域切替制御回路１０５とを有する。周波数シンセサイザ１００においては、ＶＣＯ１０１、周波数変換回路１１０、位相比較器１０２及びループフィルタ１０３によって、ＰＬＬが形成されている。

位相比較器１０２には、基準信号として、Ｆ＿ＩＦ信号が入力される。このＦ＿ＩＦ信号は、例えば直交変調器で生成されたＩＦ（Intermediate Frequency）帯の変調信号である。Ｆ＿ＩＦ信号は、ＶＣＯ１０１を制御するＰＬＬによって、ＲＦ（Radio Frequency）帯にアップコンバートされ、ＶＣＯ１０１からアップコンバートされたＲＦ帯の送信信号Ｆ＿ｏｕｔが出力される。ＩＦ帯の変調信号Ｆ＿ＩＦのノイズ成分は、ＶＣＯ１０１を制御するＰＬＬの周波数特性により抑圧される。

ＶＣＯ１０１は、周波数帯域選択端子に入力されるバンド選択信号Ｓ４に応じて、ｎ個の周波数帯域（以下これをバンドと呼ぶ）のいずれか一つを選択できる構成とされている。このような、複数のバンドの中から１つのバンドを選択可能なＶＣＯの構成は、例えば特許文献２にも記載されている公知のものなので、ここでの説明は省略する。

周波数変換回路１１０は、互いに並列に接続されたミキサ１１１と分周器１１２とを有し、ミキサ１１１又は分周器１１２のいずれか一方を選択的に用いて、ＶＣＯ１０１の出力信号をダウンコンバートするようになされている。具体的には、スイッチ１１３及びスイッチ１１４の接続によって、ミキサ１１１を用いるか又は分周器１１２を用いるかが選択される。つまり、ミキサ１１１が用いられる場合にはスイッチ１１３及びスイッチ１１４がミキサ１１１側に接続され、分周器１１２が用いられる場合にはスイッチ１１３及びスイッチ１１４が分周器１１２側に接続される。スイッチ１１３、１１４のスイッチング制御は、ＶＣＯ周波数帯域切替制御回路１０５からのスイッチング制御信号Ｓ３によって行われる。

ローカル信号生成回路１０４は、例えばＶＣＯ、分周器、位相比較器及びループフィルタを有するＰＬＬ回路を用いて形成されており、所望周波数のローカル信号を生成できるようになっている。ローカル信号生成回路１０４は、生成したローカル信号Ｆ＿ｌｏｃａｌをミキサ１１１に出力する。

ＶＣＯ周波数帯域切替制御回路１０５は、基地局から送信された周波数切替開始信号Ｓ１が入力されると、周波数シンセサイザ１００を周波数帯域選択モードに制御する。具体的には、ＶＣＯ周波数帯域切替制御回路１０５は、周波数切替開始信号Ｓ１が入力されると、スイッチング制御信号Ｓ３によって、ＶＣＯ１０１と位相比較器１０２との間に分周器を接続させる（図１の状態）。一方、ＶＣＯ周波数帯域切替制御回路１０５は、周波数帯域選択が終了したと判断すると（すなわちＶＣＯ１０１の出力信号Ｆ＿ｏｕｔの周波数帯域が目標帯域に収まったと判断すると）、スイッチング制御信号Ｓ３によって、ＶＣＯ１０１と位相比較器１０２との間に分周器１１２に代えてミキサ１１１を接続させる。

また、ＶＣＯ周波数帯域切替制御回路１０５は、基地局から送信された目標周波数情報Ｓ２を入力し、この目標周波数情報Ｓ２とＶＣＯ１０１の出力信号Ｆ＿ｏｕｔの周波数とを比較し、比較結果に応じたバンド選択信号Ｓ４をＶＣＯ１０１のバンド選択端子に出力する。これにより、ＶＣＯ１０１の出力信号Ｆ＿ｏｕｔのバンドが目標周波数をカバーするものに設定される。なお、設定されたバンド内において、出力信号Ｆ＿ｏｕｔの周波数をより目標周波数に細かく合わせる調整動作は、ミキサ１１１を用いたＰＬＬのロック動作により行われる。

なお、基地局は、端末との通信状況に応じて、各端末に送信周波数帯域を変更することを指示する制御信号（周波数切替開始信号Ｓ１、目標周波数情報Ｓ２）を送信する。この送信周波数帯域を変更することを示す制御信号は、例えば端末の所属するセルが移った場合、又は現在使用されている周波数帯域の受信電界強度が小さくなった場合等に送信される。この周波数帯域の変更は、例えばＧＳＭ方式の場合、数百［μｓｅｃ］間隔で行われることが多い。

次に、図２のタイミングチャートを用いて、本実施の形態の周波数シンセサイザ１００の動作を説明する。

周波数シンセサイザ１００は、時点ｔ１で、ＶＣＯ周波数帯域切替制御回路１０５に基地局からの周波数切替開始信号Ｓ１が入力されると、ＶＣＯの周波数帯域選択動作を始める。周波数シンセサイザ１００は、時点ｔ１で、ＶＣＯの周波数帯域選択動作を始めると、ＶＣＯ周波数帯域切替制御回路１０５がスイッチング制御信号Ｓ３をＨｉｇｈ状態とすることで、周波数変換回路１１０において分周器１１２が用いられるようにする。

周波数シンセサイザ１００は、このように分周器１１２を選択した状態において、ＶＣＯ周波数帯域切替制御回路１０５が、バンド選択信号Ｓ４によってＶＣＯ１０１のバンドを順次切替制御し、目標周波数をカバーするバンドを選択したときに、周波数帯域選択動作を終了する。

なお、本実施の形態では、周波数切替開始信号Ｓ１を用いて周波数切替開始タイミングを検出したが、目標周波数情報Ｓ２が切り替わるタイミングに基づいて周波数切替開始タイミングを検出することもできる。よって、周波数切替開始信号Ｓ１を用いなくても実施の形態と同様の処理を行うことができる。

図２では、バンド選択の一例として、２分検索アルゴリズムを用いてＶＣＯ１０１の周波数帯域を目標周波数に近づけていく例が示されている。２分検索アルゴリズムを用いて各時点ｔ１〜ｔ５でバンドが選択され、時点ｔ５で目標周波数をカバーするバンドが選択されている。

周波数シンセサイザ１００においては、目標周波数をカバーする周波数帯域がＶＣＯ周波数帯域切替制御回路１０５によって決定されると、ＶＣＯ周波数帯域切替制御回路１０５がスイッチング制御信号Ｓ３をＬｏｗ状態とすることで、周波数変換回路１１０においてミキサ１１１が用いられるようにする。

周波数シンセサイザ１００は、このようにミキサ１１１を選択した状態において（時点ｔ６以降）、通常のＰＬＬの周波数引き込み動作に入り、最終的には目標周波数にて安定する。

図３に、本実施の形態の周波数シンセサイザ１００における周波数の一例を示す。また、図３との対応部分に同一符号を付して示す図４に、本実施の形態に対する比較例として、分周器１１２を有しない場合の周波数の一例を示す。

先ず、本実施の形態の比較例である図４での周波数について説明する。図４の例では、目標周波数が１．９１［ＧＨｚ］、ローカル周波数が１．９９［ＧＨｚ］、ＶＣＯ１０１の発振周波数範囲が１．５［ＧＨｚ］から２．１［ＧＨｚ］である場合が示されている。ここで、ＰＬＬ安定時のミキサ１１１の出力周波数は８０［ＭＨｚ］（＝１．９９［ＧＨｚ］−１．９１［ＧＨｚ］）となる。一方、ＶＣＯ１０１の周波数帯域を選択する際には、ミキサ１１１の出力が−１１０［ＭＨｚ］から４９０［ＭＨｚ］の広い範囲で変化する。よって、その信号を受ける位相比較器１０２は最高動作周波数が４９０［ＭＨｚ］と高くなり、この結果、消費電力の増加を招く。

これに対して、本実施の形態の周波数シンセサイザ１００は、図３に示すように、分周器１１２の分周比が１６、目標周波数が１．９１［ＧＨｚ］、ローカル周波数が１．９９［ＧＨｚ］、ＶＣＯ１０１の発振周波数範囲が１．５［ＧＨｚ］から２．１［ＧＨｚ］といった図４と同じ条件下でも、周波数帯域選択時に、ミキサ１１１の代わりに分周器１１２（図３の例では分周比が１６）を使用することにより、位相比較器１０２の入力周波数が最高でも約１３０［ＭＨｚ］に抑えられている。これにより、位相比較器１０２の最高動作周波数を低くすることができるので、消費電力を低減できる。

なお、図４では、分周比Ｐが１６の場合を例に説明したが、分周比ｐは１６に限らない。

以上のように、本実施の形態によれば、周波数変換回路１１０に、互いに並列に接続されたミキサ１１１と分周器１１２とを設け、ＶＣＯ１０１の周波数帯域選択時に分周器１１２を用いたことにより、ＶＣＯ１０１の周波数帯域選択時の位相比較器１０２の最高動作周波数を低くすることができ、消費電力を低減できる。

（実施の形態２）
図１との対応部分に同一符号を付して示す図５に、本実施の形態の周波数シンセサイザの構成を示す。周波数シンセサイザ２００は、図１の周波数シンセサイザ１００と比較して、周波数変換回路１１０の出力周波数をデジタル変換する周波数−デジタル変換回路２０１と、周波数−デジタル変換回路２０１の動作クロックを生成するクロック生成回路２０２とを備えている点と、位相比較器１０２に代えて周波数比較器２０３を備えている点とが異なる。

周波数変換回路１１０から出力される信号の周波数情報は、周波数−デジタル変換回路２０１によってデジタル化され、周波数比較器２０３に入力される。周波数比較器２０３は、周波数−デジタル変換回路２０１から出力された信号の周波数情報と、基準信号Ｆ＿ＩＦの周波数とを比較し、その周波数差（周波数誤差と言ってもよい）を示す比較結果信号を、ループフィルタ１０３に出力する。ここで、本実施の形態の周波数シンセサイザ２００においては、周波数−デジタル変換回路２０１、周波数比較器２０３及びループフィルタ１０３は、デジタル回路によって構成されており、全体としてデジタル方式のＦｒｅｑｕｅｎｃｙ−Ｌｏｃｋｅｄ−Ｌｏｏｐ構成となっている。

周波数−デジタル変換回路２０１は、例えば特許文献３で開示されているように構成すればよい。図６に、特許文献３で開示されている周波数−デジタル変換回路の構成を示す。図６の周波数−デジタル変換回路は、連鎖的に接続された複数のフリップフロップＱ１〜Ｑ６と、ＮＡＮＤゲートＮ１〜Ｎ３とを有する。図６の構成において、クロック信号Ｆｘとして周波数変換回路１１０の出力信号を入力し、クロック信号Ｆｓとしてクロック生成回路２０２からのクロック信号を入力させることにより、ＮＡＮＤゲートＮ３からデジタル化された周波数情報を出力させることができる。

図７を用いて、図６の周波数−デジタル変換回路の動作を説明する。クロック信号Ｆｓの１周期の間にクロック信号Ｆｘの立ち上がりエッジがあればＮＡＮＤゲートＮ３から１が出力され、クロック信号Ｆｓの１周期の間にクロック信号Ｆｘの立ち上がりエッジが無ければＮＡＮＤゲートＮ３から０が出力される。つまり、クロック信号Ｆｓとクロック信号Ｆｘが同じ周波数の場合はＮＡＮＤゲートＮ３から常に１が出力され、クロック信号Ｆｘの周波数がゼロの場合はＮＡＮＤゲートＮ３から常に０が出力される。従って、ＮＡＮＤゲートＮ３から出力されるデジタル値は、１の数が多いほど、クロック信号（周波数変換回路１１０の出力信号）Ｆｘはクロック信号Ｆｓの周波数に近いことを意味する。このように、周波数−デジタル変換回路２０１は、周波数が０からＦｓまでをデジタル値で出力できる回路である。実用上、周波数−デジタル変換回路２０１は、デジタル化した周波数情報を、変換誤差を低減するためのデジタルフィルタを介して周波数比較器２０３に出力する。

本実施の形態の周波数シンセサイザ２００によれば、周波数−デジタル変換回路２０１及び周波数比較器２０３を備えたデジタル方式のＦｒｅｑｕｅｎｃｙ−Ｌｏｃｋｅｄ−Ｌｏｏｐ構成であっても、実施の形態１と同様に、周波数変換回路１１０に、互いに並列に接続されたミキサ１１１と分周器１１２とを設け、ＶＣＯ１０１の周波数帯域選択時に分周器１１２を用いたことにより、ＶＣＯ１０１の周波数帯域選択時の周波数変換回路１１０から周波数−デジタル変換回路２０１への入力周波数及びクロック生成回路２０２の出力周波数を低くすることができるので、消費電力を低減できる。

（実施の形態３）
図１との対応部分に同一符号を付して示す図８に、本実施の形態の周波数シンセサイザの構成を示す。周波数シンセサイザ３００は、図１の周波数シンセサイザ１００と比較して、周波数変換回路３１０の構成が異なる。

本実施の形態の周波数変換回路３１０は、ＶＣＯ１０１とミキサ１１１の間に分周比を１とＬ（Ｌは２以上の整数）とで切替可能な分周器３１１が設けられている。また、周波数変換回路３１０は、ミキサ１１１とローカル信号生成回路１０４の間に分周比を１とＭ（Ｍは２以上の整数）とで切替可能な分周器３１２が設けられている。

分周器３１１、３１２は、ＶＣＯ周波数帯域切替制御回路１０５からのスイッチング制御信号Ｓ３によって、ＶＣＯ１０１の周波数帯域選択時には分周比が１に制御され、ＶＣＯ１０１の周波数帯域選択時以外の場合（送信時）には分周比がそれぞれＬ及びＭに制御される。なお、動作タイミングは、図２と同様である。

図９に、本実施の形態の周波数シンセサイザ３００における周波数の一例を示す。図９の例では、目標周波数が１．９１［ＧＨｚ］、ローカル周波数が１．９９［ＧＨｚ］、ＶＣＯ１０１の発振周波数範囲が１．５［ＧＨｚ］から２．１［ＧＨｚ］である場合が示されている。周波数帯域選択時に、分周器３１１、３１２の分周比を８に制御することにより、位相比較器１０２の入力周波数が最高でも約６０［ＭＨｚ］に抑えられ、この結果消費電力を低減できる。

本実施の形態によれば、ＶＣＯ１０１とミキサ１１１の間に分周比を１とＬ（Ｌは２以上の整数）とで切替可能な分周器３１１を設けると共に、ミキサ１１１とローカル信号生成回路１０４の間に分周比を１とＭ（Ｍは２以上の整数）とで切替可能な分周器３１２を設け、ＶＣＯ１０１の周波数帯域選択時に分周器３１１、３１２の分周比を２以上の整数に切り替えることにより、消費電力を低減できる。

（実施の形態４）
図８及び図５との対応部分に同一符号を付して示す図１０に、本実施の形態の周波数シンセサイザの構成を示す。周波数シンセサイザ４００は、図８の周波数シンセサイザ３００と比較して、周波数変換回路３１０の出力周波数をデジタル変換する周波数−デジタル変換回路２０１と、周波数−デジタル変換回路２０１の動作クロックを生成するクロック生成回路２０２とを備えている点と、位相比較器１０２に代えて周波数比較器２０３を備えている点とが異なる。

周波数−デジタル変換回路２０１及び周波数比較器２０３の構成については、実施の形態２で説明したので、ここでの説明は省略する。

本実施の形態の周波数シンセサイザ４００によれば、周波数−デジタル変換回路２０１及び周波数比較器２０３を備えたデジタル方式のＦｒｅｑｕｅｎｃｙ−Ｌｏｃｋｅｄ−Ｌｏｏｐ構成であっても、実施の形態３と同様に、ＶＣＯ１０１とミキサ１１１の間に分周比を１とＬ（Ｌは２以上の整数）とで切替可能な分周器３１１を設けると共に、ミキサ１１１とローカル信号生成回路１０４の間に分周比を１とＭ（Ｍは２以上の整数）とで切替可能な分周器３１２を設け、ＶＣＯ１０１の周波数帯域選択時に分周器３１１、３１２の分周比を２以上の整数に切り替えることにより、ＶＣＯ１０１の周波数帯域選択時の周波数変換回路３１０から周波数−デジタル変換回路２０１への入力周波数及びクロック生成回路２０２の出力周波数を低くすることができるので、消費電力を低減できる。

（実施の形態５）
図１１に、実施の形態１〜４のいずれかの周波数シンセサイザを搭載した無線送信装置の構成を示す。無線送信装置５００は、実施の形態１〜４のいずれかの周波数シンセサイザ１００（２００、３００、４００）と、送信データから変調信号Ｆ＿ＩＦを形成する変調部５０１と、周波数シンセサイザ１００（２００、３００、４００）により得られたＲＦ帯の送信信号Ｆ＿ｏｕｔを増幅する増幅器５０２と、増幅された信号を送信するアンテナ５０３とを有する。

これにより、無線送信装置５００においては、本発明の周波数シンセサイザを搭載して構成することにより、消費電力を低減できる。この結果、無線送信装置５００を例えば携帯端末に搭載した場合には、長時間の使用が可能な小型の携帯端末を実現できるようになる。

本発明の周波数シンセサイザ及び無線送信装置は、ＶＣＯの出力帯域を選択設定可能な周波数シンセサイザにおいて消費電力を低減できる効果を有し、例えば端末装置に好適である。

本発明の実施の形態１に係る周波数シンセサイザの構成を示すブロック図 実施の形態の動作の説明に供する図 実施の形態１の周波数シンセサイザにおける周波数特性例を示す図 実施の形態１に対する比較例における周波数特性例を示す図 実施の形態２の周波数シンセサイザの構成を示すブロック図 周波数−デジタル変換回路の構成例を示す接続図 周波数−デジタル変換回路の動作の説明に供する図 実施の形態３の周波数シンセサイザの構成を示すブロック図 実施の形態３の周波数シンセサイザにおける周波数特性例を示す図 実施の形態４の周波数シンセサイザの構成を示すブロック図 実施の形態５の無線送信装置の構成を示すブロック図 特許文献１で開示されている送信装置の概略構成を示すブロック図 特許文献２で開示されている周波数シンセサイザの構成を示すブロック図 ＶＣＯの制御電圧対発振周波数の特性を示す図

符号の説明

１００、２００、３００、４００ 周波数シンセサイザ
１０１ 電圧制御発振器（ＶＣＯ）
１０２ 位相比較器
１０３ ループフィルタ
１０４ ローカル信号生成回路
１０５ ＶＣＯ周波数帯域切替制御回路
１１０、３１０ 周波数変換回路
１１１ ミキサ
１１２、３１１、３１２ 分周器
１１３、１１４ スイッチ
２０１ 周波数−デジタル変換回路
２０２ クロック生成回路
２０３ 周波数比較器
５００ 無線送信装置

Claims (5)

1. 選択可能な複数の発振周波数帯域を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振する電圧制御発振器と、
   互いに並列に接続されたミキサと分周器とを有し、前記ミキサ又は前記分周器のいずれか一方を選択的に用いて、前記電圧制御発振器の出力信号の周波数をダウンコンバートする周波数変換回路と、
   前記周波数変換回路から出力された信号と、基準信号とを比較し、比較結果信号を出力する比較器と、
   前記比較結果信号を平滑化し、平滑化した信号を前記電圧制御発振器の前記制御電圧端子に出力するループフィルタと、
   を具備し、
   前記周波数変換回路は、前記電圧制御発振器の発振周波数帯域の選択が行われる際に、前記分周器を使用する、
   周波数シンセサイザ。
2. 選択可能な複数の発振周波数帯域を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振する電圧制御発振器と、
   互いに並列に接続されたミキサと分周器とを有し、前記ミキサ又は前記分周器のいずれか一方を選択的に用いて、前記電圧制御発振器の出力信号の周波数をダウンコンバートする周波数変換回路と、
   前記周波数変換回路から出力された信号と、基準信号とを比較し、比較結果信号を出力する比較器と、
   前記比較結果信号を平滑化し、平滑化した信号を前記電圧制御発振器の前記制御電圧端子に出力するループフィルタと、
   前記周波数変換回路から出力された信号の周波数をデジタル変換する周波数−デジタル変換回路と、を具備し、
   前記比較器は、周波数比較器であり、前記周波数−デジタル変換回路から出力された信号の周波数情報と、前記基準信号の周波数とを比較し、その周波数差を示す前記比較結果信号を出力する、
   周波数シンセサイザ。
3. 選択可能な複数の発振周波数帯域を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振する電圧制御発振器と、
   互いに並列に接続されたミキサと分周器とを有し、前記ミキサ又は前記分周器のいずれか一方を選択的に用いて、前記電圧制御発振器の出力信号の周波数をダウンコンバートする周波数変換回路と、
   前記周波数変換回路から出力された信号と、基準信号とを比較し、比較結果信号を出力する比較器と、
   前記比較結果信号を平滑化し、平滑化した信号を前記電圧制御発振器の前記制御電圧端子に出力するループフィルタと、
   を具備し、
   前記周波数変換回路は、前記電圧制御発振器の発振周波数帯域の選択が行われる場合に、前記分周器を使用し、前記電圧制御発振器の発振周波数帯域が目標周波数をカバーする帯域となった場合に、前記ミキサを使用する、
   周波数シンセサイザ。
4. 前記比較器は、位相比較器であり、前記周波数変換回路から出力された信号の位相と、前記基準信号の位相とを比較し、その位相差を示す前記比較結果信号を出力する、
   請求項１から請求項３のいずれか１項に記載の周波数シンセサイザ。
5. 請求項１から請求項４のいずれか１項に記載の周波数シンセサイザを具備する無線送信装置。

Images