[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5298110B2 - 半導体装置の作製方法、及び半導体装置 - Google Patents

半導体装置の作製方法、及び半導体装置 Download PDF

Info

Publication number
JP5298110B2
JP5298110B2 JP2010281535A JP2010281535A JP5298110B2 JP 5298110 B2 JP5298110 B2 JP 5298110B2 JP 2010281535 A JP2010281535 A JP 2010281535A JP 2010281535 A JP2010281535 A JP 2010281535A JP 5298110 B2 JP5298110 B2 JP 5298110B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor
tft
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010281535A
Other languages
English (en)
Other versions
JP2011101029A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010281535A priority Critical patent/JP5298110B2/ja
Publication of JP2011101029A publication Critical patent/JP2011101029A/ja
Application granted granted Critical
Publication of JP5298110B2 publication Critical patent/JP5298110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、非晶質半導体薄膜を結晶化して形成された結晶質半導体膜を利用した半導体
装置の作製方法に関するものであり、特に半導体装置の信頼性を向上させる方法に関する
。本発明の半導体装置は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）やＭＯＳ
トランジスタ等の素子だけでなく、これら絶縁ゲート型トランジスタで構成された半導体
回路を有する表示装置やイメージセンサ等の電気光学装置をも含むものである。加えて、
本発明の半導体装置は、これらの表示装置および電気光学装置を搭載した電子機器をも含
むものである。
近年、ガラス基板等に上にＴＦＴを形成して半導体回路を構成する技術が急速に進んで
いる。そのような半導体回路としてはアクティブマトリクス型液晶表示装置のような電気
光学装置が代表的である。
アクティブマトリクス型液晶表示装置とは、同一基板上に画素マトリクス回路とドライ
バー回路とを設けたモノシリック型表示装置である。さらにメモリ回路やクロック発生回
路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
アクティブマトリクス型液晶表示装置のドライバー回路やロジック回路は高速動作を行
う必要があるので、活性層として非晶質シリコン膜（アモルファスシリコン膜）を用いる
ことは不適当である。そのため、現状では結晶質シリコン膜（ポリシリコン膜）を活性層
としたＴＦＴが主流になりつつある。
ＴＦＴは透明なガラス基板に形成することができるので、アクティブマトリクス型表示
装置への応用開発が積極的に進められてきた。ポリシリコン膜を利用したＴＦＴは高移動
度が得られるので、同一基板上に機能回路を集積させて高精細な画像表示を実現すること
が可能とされている。
アクティブマトリクス型表示装置は画面の解像度が高精細になるに従い、画素だけでも
１００万個のＴＦＴが必要になってくる。さらに機能回路を付加すると、それ以上の数の
ＴＦＴが必要となり、液晶表示装置を安定に動作させるためには、個々のＴＦＴの信頼性
を確保して安定に動作させる必要があった。
このようなアクティブマトリクス型表示装置において、特に、熱伝導性が悪く保温性が
よい基板（例えばガラス基板）上にＴＦＴを設けた場合、周辺駆動回路のＴＦＴには大き
な電圧及び電流が印加されるため、半導体層が発熱してＴＦＴの信頼性を著しく低下させ
ていた。
本発明は上記問題点を鑑みて成されたものであり、絶縁表面上に設けられたＴＦＴを駆
動させる際に発生する熱を迅速に拡散して、半導体装置全体を均熱化させる技術を提供す
ることを課題とする。
また、ＣＶＤ法やスパッタ法等により形成された薄膜を積層してＴＦＴを形成する場合
において、膜の内部応力の大きさがある程度異なる膜を積層すると、各々の膜が有する内
部応力の相互作用により膜剥がれが生じていた。本発明はこの内部応力の問題をも解決す
る技術を提供することを課題とする。
上述の課題を解決するために、本発明は、低温で成膜でき、生産性にも優れたスパッタ
法を用いて熱伝導性の優れた絶縁膜（ＳｉＮX ＢY ＯZ ：ただし、Ｘ、Ｙ、及びＺは、組
成比を表す値であって、Ｘ＞０、Ｙ＞０、Ｚ＞０である。）を半導体素子または半導体装
置の絶縁膜として用いることを特徴としている。本発明の絶縁膜（ＳｉＮX ＢY ＯZ ）は
、ボロン元素を０．１〜５０atoms ％または１〜５０atoms ％、望ましくは０．１〜１０
atoms ％含有しているため高い熱伝導性を有しており、半導体装置の熱による特性劣化を
防止する効果を有している。さらに、本発明の絶縁膜（ＳｉＮX ＢY ＯZ ）はナトリウム
等の可動イオンに対してブロッキング効果を有するので、基板等からこれらのイオンが半
導体装置中、特にチャネル形成領域に侵入することを防止する効果も有している。加えて
、本発明の絶縁膜（ＳｉＮX ＢY ＯZ ）に、酸素を１〜３０atoms ％含有しているため、
膜の内部応力を、代表的には−５×１０10ｄｙｎ／ｃｍ2 〜５×１０10ｄｙｎ／ｃｍ2 、
好ましくは−１０10ｄｙｎ／ｃｍ2 〜１０10ｄｙｎ／ｃｍ2 とすることができ、各々の膜
の間の応力が低減されて膜剥がれ等が生じにくくすることができる。
本明細書で開示する本発明の構成は、 絶縁表面上に形成されたゲート電極と、 前記
ゲート電極上にゲート絶縁膜と、 前記ゲート絶縁膜上に接して、ソース領域と、ドレイ
ン領域と、前記ソース領域とドレイン領域の間に形成されたチャネル形成領域と、を有す
る半導体装置において、 前記ゲート絶縁膜は、ボロン元素を含む窒化酸化シリコン膜を
一層有することを特徴とする半導体装置である。
また、他の本発明の構成は、 絶縁表面上に接して、ソース領域と、ドレイン領域と、
前記ソース領域とドレイン領域の間に形成されたチャネル形成領域と、 前記チャネル形
成領域上にゲート絶縁膜と、 前記ゲート絶縁膜上に接してゲート電極と、を有する半導
体装置において、 前記ゲート絶縁膜は、ボロン元素を含む窒化酸化シリコン膜を一層有
することを特徴とする半導体装置である。
また、他の本発明の構成は、 絶縁表面上に形成された絶縁膜と、前記絶縁膜上に形成
された半導体素子とを備えた半導体装置において、 前記絶縁膜はボロン元素を含む窒化
酸化シリコン膜であることを特徴とする半導体装置である。
また、他の本発明の構成は、 絶縁表面上に形成された半導体素子と、半導体素子を保
護する絶縁膜とを備えた半導体装置において、 前記絶縁膜はボロン元素を含む窒化酸化
シリコン膜であることを特徴とする半導体装置である。
また、本願発明を実施する上での作製方法に関する本発明の構成は、 酸化窒素ガスを
含む雰囲気中において、ボロン元素が添加された半導体ターゲットを用いたスパッタリン
グを行ない、窒化酸化シリコン膜を形成する工程を有することを特徴とする半導体装置の
作製方法である。
また、上記構成において、前記酸化窒素ガスとは、一酸化一窒素ガス、一酸化二窒素ガ
ス、二酸化窒素ガス及び三酸化窒素ガスのうちの一種または複数種、またはこれらのガス
を不活性ガスや酸素ガスで希釈したガスであることを特徴としている。
また、作製方法に関する他の本発明の構成は、 ボロン元素を含むガスと酸化窒素ガス
とからなる雰囲気中において、半導体ターゲットを用いたスパッタリングを行ない、ボロ
ン元素を含む窒化酸化シリコン膜を形成する工程を有することを特徴とする半導体装置の
作製方法である。
上記構成において、前記酸化窒素ガスとは、一酸化一窒素ガス、一酸化二窒素ガス、二
酸化窒素ガス及び三酸化窒素ガスのうちの一種または複数種、またはこれらのガスを不活
性ガスや酸素ガスで希釈したガスであることを特徴としている。
上記構成において、前記雰囲気中のボロン元素の含有比率を連続的または段階的に変化
させてスパッタリングを行うことを特徴としている。
また、作製方法に関する他の本発明の構成は、 絶縁表面上にゲート電極を形成する工
程と、 前記ゲート電極上にボロン元素を含む窒化酸化シリコン膜からなるゲート絶縁膜
を形成する工程と、 前記ゲート絶縁膜上に半導体薄膜を形成する工程とを有する半導体
装置の作製方法である。
また、作製方法に関する他の本発明の構成は、 絶縁表面上に半導体薄膜を形成する工
程と、 前記半導体薄膜上にボロン元素を含む窒化酸化シリコン膜からなるゲート絶縁膜
を形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程とを有する半導体
装置の作製方法である。
以上のように、本発明の窒化珪素を主成分とする膜（ＳｉＮX ＢY ＯZ ）は、ボロン元
素を０．１〜５０atoms ％または１〜５０atoms ％、望ましくは０．１〜１０atoms ％含
有しているため高い熱伝導性を有しており、半導体装置の熱による特性劣化を防止する効
果を有している。さらに、本発明の窒化珪素を主成分とする膜はナトリウム等の可動イオ
ンに対してブロッキング効果を有するので、基板等からこれらのイオンが半導体装置中、
特にチャネル形成領域に侵入することを防止する効果も有している。加えて、本発明の窒
化珪素を主成分とする膜（ＳｉＮX ＢY ＯZ ）は、酸素を１〜３０atoms ％含んでいるた
め、内部応力は、代表的には−５×１０10ｄｙｎ／ｃｍ2 〜５×１０10ｄｙｎ／ｃｍ2 、
好ましくは−１０10ｄｙｎ／ｃｍ2 〜１０10ｄｙｎ／ｃｍ2 となり、従来の窒化シリコン
膜（ＳｉＮ）と比較して高い密着性（結晶質半導体膜とＳｉＮX ＢY ＯZ 膜との密着性、
または非晶質半導体膜とＳｉＮX ＢY ＯZ 膜との密着性）を有し、膜剥がれが生じにくい
。
本発明を用いることで、ＴＦＴで作製されたＣＭＯＳ回路を含む半導体装置、また、具
体的には液晶表示装置の画素マトリクス回路や、その周辺に設けられる駆動回路の信頼性
を高めることができた。延いては、ＴＦＴを回路に含む半導体回路や上記液晶表示装置を
部品として組み込んだ電子機器の信頼性も向上した。
実施例１のＴＦＴの作製工程の説明図である。 実施例１のＴＦＴの作製工程の説明図である。 実施例１のＴＦＴの作製工程の説明図である。 実施例２のＴＦＴの作製工程の説明図である。 実施例２のＴＦＴの作製工程の説明図である。 実施例２のＴＦＴの作製工程の説明図である。 実施例３のＣＭＯＳ回路の上面図及び断面図の説明図である。 実施例３の画素マトリクス回路の上面図及び断面図の説明図である。 実施例４のＴＦＴの作製工程の説明図である。 実施例４のＴＦＴの作製工程の説明図及び上面図である。 実施例５の結晶化工程の説明図であり、基板断面図である。 実施例５の結晶化工程の説明図であり、基板断面図である。 実施例６のゲッタリング工程の説明図であり、基板断面図である。 実施例７のゲッタリング工程の説明図であり、基板断面図である。 実施例８のゲッタリング工程の説明図であり、基板断面図である。 実施例９の説明図であり、基板断面図である。 アクティブマトリクス基板の構成を示す図である。 電子機器の説明図である。 電子機器の説明図である。 電子機器の説明図である。 ＥＬ表示装置の説明図である。 アモルファスシリコンを用いたボトムゲート型ＴＦＴの構造を示す図である。
本実施の形態を図１を用いて説明する。ここでは、スパッタ法による絶縁膜（ＳｉＮX
ＢY ＯZ ）からなるゲート絶縁膜を備えたボトムゲート型ＴＦＴおよびその作製方法につ
いて説明する。
まず、基板１０１を用意する。基板１０１としては、ガラス基板、石英基板、結晶性ガ
ラスなどの絶縁性基板、セラミックス基板、半導体基板、プラスチック基板（ポリエチレ
ンテレフラレート基板）等を用いることができる。
次いで、基板１０１上にスパッタ法を用いて形成した導電材料からなる導電膜をパター
ニングしてゲート配線（ゲート電極を含む）１０２を形成する。ゲート配線１０２の材料
としては、導電性材料または半導体材料を主成分とする材料、例えばＴａ（タンタル）、
Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の金属材
料、これら金属材料とシリコンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性を有
するポリシリコン等の材料、低抵抗金属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等を主成
分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いること
ができる。
次いで、基板１０１及びゲート電極１０２上に窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ
）１０３ａをスパッタ法により形成する。
本発明の実施に用いられるスパッタ装置は基本的に、チャンバーと、チャンバー内を真
空にする排気系と、スパッタ用のガスをチャンバーに導入するガス導入系と、ターゲット
やＲＦ電極からなる電極系と、電極系に接続されたスパッタリング電源とから構成されて
いる。なお、スパッタ用のガスとしては、酸化窒素ガスを用いる。この酸化窒素ガスとは
、一酸化一窒素ガス、一酸化二窒素ガス、二酸化窒素ガス及び三酸化窒素ガスのうちの一
種または複数種、またはこれらのガスを不活性ガス（Ａｒ、Ｈｅ、Ｎｅ、Ｎ2 ）や酸素ガ
スやアンモニア（ＮＨ3 ）
で希釈したガスである。また、スパッタの条件（スパッタ用のガス、ガス流量、成膜圧力
、基板の温度、成膜電力等）は、ターゲットの大きさ、基板の寸法、窒化酸化シリコン膜
（ＳｉＮX ＢY ＯZ ）の膜厚、窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）の膜質等を考慮
して実施者が適宜決定すればよい。また、ＲＦ電力に代えてＤＣ電力を使用することも可
能である。
本発明は、この窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）１０３ａの形成方法を特徴の
一つとしており、その形成方法としては以下に示すように２つの方法がある。
本発明の第１の形成方法は、上記酸化窒素ガスを含む雰囲気中において、単結晶シリコ
ンにボロン元素を添加したターゲットを用いたスパッタリング方法である。なお、本発明
においては、ボロン元素が好ましくは１×１０17ｃｍ-3以上添加された単結晶または多結
晶の半導体ターゲットを用いる。また、このターゲットのボロン元素含有量を変えること
で、窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）中におけるボロン元素の組成比を変えるこ
とができる。また、同時に複数のターゲット、例えば、ボロン元素を添加したターゲット
と、他の一導電型を付与する不純物（例えばガリウム（Ｇａ））を添加したターゲットと
を用いることで、さらに複雑な組成比を有する絶縁膜を得ることができる。
また、本発明の第２の形成方法は、酸化窒素ガスとボロン元素を含有したガス（例えば
ジボラン：Ｂ2 Ｈ6 ）とを含んだ雰囲気中において、単結晶シリコンからなるターゲット
を用いたスパッタリング方法である。また、ボロン元素を含有したガス量を変えることで
、窒化酸化シリコンを主成分とする絶縁膜（ＳｉＮX ＢY ＯZ ）の組成比を変えることが
できる。また、雰囲気中のボロン元素含有比率を連続的または段階的に変化させて、ボロ
ン元素の濃度勾配を膜中に持たせる構成としてもよい。
上記第１の形成方法または第２の形成方法を用いることによって、膜中にボロン元素を
０．１〜５０atoms ％又は１〜５０atoms ％、望ましくは０．１〜１０atoms ％含有させ
て熱伝導性を高め、膜中に酸素を１〜３０atoms ％含有させて、密着性を高めた窒化酸化
シリコン膜（ＳｉＮX ＢY ＯZ ）１０３ａを形成することができる。この窒化酸化シリコ
ン膜（ＳｉＮX ＢY ＯZ ）１０３ａは、ボロン元素を含んでいるため、従来の窒化シリコ
ン膜（ＳｉＮ）と比較して、高い熱伝導性を有している。また、この窒化酸化シリコン膜
（ＳｉＮX ＢY ＯZ ）１０３ａは、酸素を１〜３０atoms ％含んでいるため、従来の窒化
シリコン膜（ＳｉＮ）と比較して高い密着性を有しており、膜剥がれが生じにくい。この
窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）１０３ａの内部応力は、代表的には−５×１０
10ｄｙｎ／ｃｍ2 〜５×１０10ｄｙｎ／ｃｍ2 、好ましくは−１０10ｄｙｎ／ｃｍ2 〜１
０10ｄｙｎ／ｃｍ2 （Ionic System社製のModel-30114 による応力測定での値）であるこ
とが好ましい。勿論、この窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）は、十分な絶縁性を
有していることは言うまでもない。特に、窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）をゲ
ート電極に接して形成すると、ＴＦＴを駆動させる際に発生する熱を迅速に拡散しやすい
ため、半導体装置全体を均熱化させることを効果的に行うことができる。
次いで、絶縁膜１０３ｂ、非晶質半導体膜１０４を順次大気開放しないで積層形成した
。（図１（Ｂ））こうすることにより、界面の汚染を防ぐことができる。ここでは、絶縁
膜１０３ａと絶縁膜１０３ｂとの二層の絶縁膜をゲート絶縁膜として採用しているが、単
層または三層以上の積層構造としてもよい。
非晶質半導体膜１０４としては、珪素を含む非晶質半導体膜、例えば非晶質シリコン膜
、微結晶を有する非晶質半導体膜、微結晶シリコン膜、非晶質ゲルマニウム膜、Ｓｉx Ｇ
ｅ1-x （０＜Ｘ＜１）で示される非晶質シリコンゲルマニウム膜またはこれらの積層膜を
１０〜８０ｎｍ、より好ましくは１５〜６０ｎｍの膜厚範囲で用いることができる。絶縁
膜１０３ｂ及び非晶質半導体膜１０４の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法
、減圧熱ＣＶＤ法、蒸着法、スパッタ法等の形成方法を用いることができる。
次いで、非晶質半導体膜１０４の結晶化処理を行い、結晶質半導体膜１０５を形成する
。（図１（Ｃ））結晶化処理としては、公知の如何なる手段、例えば熱結晶化処理、赤外
光または紫外光の照射による結晶化処理（以下レーザー結晶化と呼ぶ）、触媒元素を用い
た熱結晶化処理等、またはこれらの結晶化処理を組み合わせた処理を用いることができる
。
こうして得られた結晶質半導体膜１０５を活性層として利用して、ボトムゲート型ＴＦ
Ｔを作製する。なお、ここでは、結晶質半導体膜１０５を活性層として利用したが、結晶
化を行わずに非晶質半導体膜を活性層として利用して、ボトムゲート型ＴＦＴを作製して
もよい。また、以降の工程は、公知の作製方法に従い作製すればよいので詳細な説明は省
略する。
ここでは、膜中にボロン元素を０．１〜５０atoms ％又は１〜５０atoms ％、望ましく
は０．１〜１０atoms ％含有し、酸素を１〜３０atoms ％含有した絶縁膜（ＳｉＮX ＢY
ＯZ ）をボトムゲート型ＴＦＴのゲート絶縁膜の一層として用いた例を示したが、絶縁膜
であれば特に限定されず、例えば、下地膜、層間絶縁膜、マスク絶縁膜、チャネル保護膜
、保護膜等に用いることができる。加えて、トップゲート型ＴＦＴに利用される絶縁膜、
例えば、下地膜、ゲート絶縁膜、マスク絶縁膜、層間絶縁膜、保護膜等に用いることも可
能である。また、順スタガ型ＴＦＴに利用される絶縁膜にも適用することが可能である。
このように、本発明はＴＦＴ構造に関係なく適用することができる。
こうして、膜中にボロン元素を０．１〜５０atoms ％または１〜５０atoms ％、望まし
くは０．１〜１０atoms ％含有し、酸素を１〜３０atoms ％含有した窒化酸化シリコン膜
（ＳｉＮX ＢY ＯZ ）を絶縁膜として利用した半導体装置は、ＴＦＴを駆動させる際に発
生する熱を迅速に拡散して、半導体装置全体を均熱化させることができるため、従来と比
較して高い信頼性を備えることができる。
勿論、膜中に酸素を１〜３０atoms ％含有させて、密着性を高めた窒化酸化シリコン膜
（ＳｉＮ1-x Ｏx （０＜Ｘ＜１）：ただし、Ｘは、組成比を表す値である。）をＴＦＴに
利用される絶縁膜に用いることも可能である。
以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことは勿論
である。
以下、図１〜３を用いて、本発明の実施例を詳細に説明する。
まず、基板１０１としてガラス基板（コーニング１７３７；歪点６６７℃）を用意した
。次いで、基板１０１上に積層構造（簡略化のため図示しない）のゲート配線（ゲート電
極を含む）１０２を形成した。本実施例では、スパッタ法を用いて窒化タンタル膜（膜厚
５０ｎｍ）とタンタル膜（膜厚２５０ｎｍ）を積層形成し、公知のパターニング技術であ
るフォトリソグラフィー法を用いて積層構造を有するゲート配線（ゲート電極を含む）１
０２を形成した。
次いで、スパッタ法により膜厚範囲が１〜１０００nm、好ましくは１０〜１００nmであ
るボロン元素を含む窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）１０３ａを形成する。（図
１（Ａ））本実施例では、酸化窒素ガス（ここでは一酸化二窒素ガス）を含む雰囲気中に
おいて、ボロン元素が添加された単結晶シリコンのターゲットを用いたスパッタリングを
行い、膜厚５０nmの窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）を形成した。また、酸化窒
素ガスとジボラン（Ｂ2 Ｈ6 ）を用いた雰囲気中において、単結晶シリコンからなるター
ゲットを用いたスパッタリング方法を用いて窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）を
形成してもよい。
こうして得られた窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）は、ボロン元素を０．１〜５
０atoms ％含有しているため高い熱伝導性を有しており、半導体装置の熱による特性劣化
を防止する効果を有している。さらに、この窒化酸化シリコン膜はナトリウム等の可動イ
オンに対してブロッキング効果を有するので、基板等からこれらのイオンが半導体装置中
、特にチャネル形成領域に侵入することを防止する効果も有している。
次いで、絶縁膜１０３ｂ、非晶質半導体膜１０４を順次大気開放しないで積層形成した
。（図１（Ｂ））本実施例では酸化シリコン膜１０３ｂ（膜厚１２５ｎｍ）をプラズマＣ
ＶＤ法により積層形成し、積層構造のゲート絶縁膜とした。本実施例では二層の絶縁膜を
ゲート絶縁膜として採用しているが、単層または三層以上の積層構造としてもよい。また
、本実施例ではゲート絶縁膜上に非晶質半導体膜１０４として、膜厚５４ｎｍの非晶質シ
リコン膜（アモルファスシリコン膜）をプラズマＣＶＤ法により形成した。なお、いずれ
の層の界面にも大気からの汚染物質が付着しないようにするため順次大気開放せずに積層
形成した。その後、半導体膜の結晶化を妨げる非晶質シリコン膜中の水素濃度を低減する
ための加熱処理（５００℃、１時間）を行った。
こうして図１（Ｂ）の状態が得られたら、非晶質半導体膜１０４に対して赤外光または
紫外光の照射による結晶化（レーザー結晶化）を行い結晶質半導体膜（結晶を含む半導体
膜）１０５を形成した。（図１（Ｃ））結晶化技術として紫外光を用いる場合はエキシマ
レーザー光または紫外光ランプから発生する強光を用いればよく、赤外光を用いる場合は
赤外線レーザー光または赤外線ランプから発生する強光を用いればよい。本実施例ではＫ
ｒＦエキシマレーザー光を線状にビーム形成して照射した。なお、照射条件としては、パ
ルス周波数が３０Ｈｚ、オーバーラップ率は９６％、レーザーエネルギー密度は１００〜
５００mJ/cm2であり本実施例では３６０mJ/cm2とした。なお、レーザー結晶化の条件（レ
ーザー光の波長、オーバーラップ率、照射強度、パルス幅、繰り返し周波数、照射時間等
）は、非晶質半導体膜１０４の膜厚、基板温度等を考慮して実施者が適宜決定すればよい
。なお、レーザー結晶化の条件によっては、初期半導体膜が溶融状態を経過して結晶化す
る場合や、初期半導体膜が溶融せずに固相状態、もしくは固相と液相の中間状態で結晶化
する場合がある。この工程により非晶質半導体膜１０４は結晶化され、結晶質半導体膜１
０５に変化する。本実施例において結晶質半導体膜とは多結晶シリコン膜（ポリシリコン
膜）である。
次に、こうして形成された結晶質半導体１０５上にチャネル形成領域を保護する絶縁膜
（後にチャネル保護膜となる）１０６を形成した。本実施例では酸化シリコン膜（膜厚２
００ｎｍ）を形成した。次いで、裏面からの露光を用いたパターニング（レジスト膜の成
膜、露光、現像）によって、絶縁膜１０６に接してレジストマスク１０７を形成した。（
図１（Ｄ））裏面からの露光によるレジストマスクの形成はマスクを必要としないため、
製造マスク数を低減することができる。図示したようにレジストマスクの大きさは光の回
り込みによって、わずかにゲート配線の幅より小さくなった。
次いで、レジストマスク１０７をマスクに用いて絶縁膜１０６をエッチングして、チャ
ネル保護膜１０８を形成した後、レジストマスク１０７を除去した。（図１（Ｅ））この
工程により、チャネル保護膜１０８と接する領域以外の結晶質シリコン膜の表面を露呈さ
せた。このチャネル保護膜１０８は、後のドーピング工程でチャネル形成領域となる領域
にドーパントが添加されることを防ぐ役目を果たす。また、本実施例ではチャネル保護膜
１０８として酸化シリコン膜を用いたが、酸化シリコン膜に代えて本発明のボロン元素を
含む窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）を用いて半導体装置の熱による特性劣化を
防止する構成としてもよい。
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部または
ｐチャネル型ＴＦＴを覆うレジストマスク１０９を形成し、表面が露呈された結晶質半導
体膜にｎ型を付与する不純物元素を添加する工程を行ない、第１の不純物領域（ｎ+ 領域
）１１０ａを形成した。（図２（Ａ））本実施例では、ｎ型の導電性を付与する不純物と
してリン元素を用いた。ドーピングガスとして水素で１〜１０％（本実施例では５％）に
希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ量５×１０14atoms ／ｃｍ2 、加速電圧
は１０ｋＶとした。また、上記レジストマスク１０９のパターンを実施者が適宜設定する
ことによりｎ+ 型領域の幅が決定され、所望の幅を有するｎ- 型領域、及びチャネル形成
領域を得ることが比較的容易にできる。
次いで、レジストマスク１０９を除去した後、ＬＤＤ領域を形成するための絶縁膜１１
１を形成した。（図２（Ｂ））本実施例では、絶縁膜１１１として、酸化シリコン膜（膜
厚５０ｎｍ）をプラズマＣＶＤ法により形成した。また、本実施例では絶縁膜１１１とし
て酸化シリコン膜を用いたが、酸化シリコン膜に代えて本発明のボロン元素を含む窒化酸
化シリコン（ＳｉＮX ＢY ＯZ ）を用いて半導体装置の熱による特性劣化を防止する構成
としてもよい。
次いで、絶縁膜１１１が表面に設けられた結晶質半導体膜にｎ型を付与する不純物元素
を添加する工程を行ない、第２の不純物領域（ｎ- 領域）１１２を形成した。（図２（Ｃ
））ただし、絶縁膜１１１を介してその下の結晶質半導体膜に不純物を添加するために、
絶縁膜１１１の膜厚を考慮に入れ、適宜ドーピング条件を設定することが重要である。本
実施例ではドーピングガスとして水素で１〜１０％（本実施例では５％）に希釈したフォ
スフィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 、加速電圧は６０ｋＶとした。この
絶縁膜１１１を介して不純物元素を添加することにより所望の濃度（ＳＩＭＳ分析で１×
１０18〜１×１０19atoms ／ｃｍ3 ）の不純物領域を形成することができた。また、こう
して形成される第２の不純物領域１１２はＬＤＤ領域として機能する。なお、この時、さ
らに不純物が添加されて第１の不純物領域１１０ｂが形成され、チャネル保護膜の直下に
は真性な結晶質半導体領域が残った。ただし、図示しないが実際には多少チャネル保護膜
の内側に回り込んで不純物元素が添加される。
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク１１４を形成
し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物
領域（ｐ+ 領域）１１３を形成した。（図２（Ｄ））本実施例ではｐ型を付与する不純物
元素としてＢ（ボロン元素）を用いた。ドーピングガスには水素で１〜１０％に希釈され
たジボラン（Ｂ2 Ｈ6 ）を用い、ドーズ量４×１０15atoms ／ｃｍ2 、加速電圧は３０ｋ
Ｖとした。
次いで、レジストマスク１１４を除去してレーザーアニールまたは熱アニールによる不
純物の活性化処理を行なった後、水素雰囲気中で熱処理（３５０℃、１時間）を行い、全
体を水素化した。（図３（Ａ））その後、公知のパターニング技術により所望の形状を有
する活性層を形成し、活性層を覆うチャネル保護膜１０８、及び絶縁膜１１１を除去した
。（図３（Ｂ））
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域１１５、ドレイン領域１１６、低
濃度不純物領域１１７、１１８、チャネル形成領域１１９が形成され、ｐチャネル型ＴＦ
Ｔのソース領域１２１、ドレイン領域１２２、チャネル形成領域１２０が形成された。
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法によ
り膜厚１００ｎｍの酸化シリコン膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚
９４０ｎｍの酸化シリコン膜との積層構造の層間絶縁膜１２３を形成した。（図３（Ｃ）
）また、本実施例では層間絶縁膜１２３として酸化シリコン膜を用いたが、酸化シリコン
膜に代えて本発明のボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を用いて半
導体装置の熱による特性劣化を防止する構成としてもよい。
そして、コンタクトホールを形成してソース配線１２４、１２６、ドレイン配線１２５
、１２７を形成して、図３（Ｄ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い
、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
なお、本実施例においては、工程順序を変更し非晶質半導体膜のパターニング後に結晶
化処理を行ってもよい。また、本実施例の不純物の添加工程の順序に限定されず、実施者
は適宜、不純物の添加工程の順序を変更して不純物領域を形成すればよい。
実施例１では、レーザー光によって非晶質シリコン膜を結晶化させたが、本実施例では
、実施例１と異なる方法で非晶質半導体膜の結晶化を行う例を示す。以下、図４〜６を用
いて本実施例を説明する。
まず、実施例１と同様に基板１０１上に、ゲート電極１０２、ゲート絶縁膜１０３ａ、
１０３ｂを形成した。（図４（Ａ））ここまでの工程は実施例１と同一であるため、符号
は図１と同じものを用いた。なお、ゲート絶縁膜１０３ａは、ボロン元素を含む窒化酸化
シリコン膜（ＳｉＮX ＢY ＯZ ）である。
次いで、実施例１に従い非晶質シリコン膜１０４ａを形成した。次に、酸素雰囲気中に
おいてＵＶ光を照射することにより非晶質シリコン膜１０４ａの表面に図示しない極薄い
酸化膜を形成する。この酸化膜は後に塗布されるニッケルを含んだ溶液の濡れ性を向上さ
せる機能を有する。
次にニッケルを含有する溶液を非晶質シリコン膜１０４ａ表面に塗布する。ニッケル含
有量（重量換算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜３０ｐｐｍとすれば
よい。これは、非晶質シリコン膜１０４ａ中のニッケル濃度を１０15〜１０19atoms/cm3
のオーダとするためである。１０15atoms/cm3 以下であるとニッケルの触媒作用を得るこ
とができない。１０19atoms/cm3 程度の濃度であれば、ゲッタリングを実施しない場合で
も動作可能なＴＦＴを作製可能であり、ゲッタリング工程を効率良く行うためでもある。
なお、上記のニッケルの濃度はＳＩＭＳによる測定値の最大値で定義される。
本実施例では、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液を塗布した。そして
、スピンコーターにより基板１０１を回転して、余分なニッケル酢酸塩溶液を吹き飛ばし
て除去し、非晶質シリコン膜１０４ａの表面に極薄いニッケル含有層２０５を形成する。
（図４（Ｂ））
図４（Ｂ）に示す状態を得たら、窒素雰囲気中で温度５５０℃、４時間加熱して、非晶
質シリコン膜１０４ａを結晶化した。この結晶化工程により結晶質シリコン膜２０４ｂが
得られた。この結晶成長はニッケルを添加した非晶質シリコン膜１０４ａ表面から基板１
０１の方（縦方向）へ進行するため、本明細書では縦成長と呼ぶことにする（図４（Ｃ）
）。なお、本実施例では全面にニッケル含有層を形成する構成としたが、レジスト等を用
い選択的にニッケル含有層を形成して基板表面と平行な方向（横方向）へ結晶化を進行さ
せる構成としてもよい。
なお、この結晶化工程に従えば粒界を含む多結晶シリコン膜が形成されるが、異なる条
件で微結晶状態のシリコン膜を形成することができる。
また、上記加熱処理は電熱炉において５００〜７００℃、より好ましくは５５０〜６５
０℃の温度で行うことができる。この時、加熱温度の上限は耐熱性を考慮して、使用する
ガラス基板１０１のガラス歪点より低くすることが必要である。ガラス歪点を超えるとガ
ラス基板の反り、縮み等が顕在化してしまう。また、加熱時間は１〜１２時間程度とすれ
ばよい。この加熱処理はファーネスアニール（電熱炉内での加熱処理）によって行われる
。なお、ランプアニール等の加熱手段を用いることも可能である。
次に、得られた結晶質シリコン膜２０４ｂに対してレーザー光の照射を行い、結晶性の
改善された結晶質シリコン膜２０４ｃを得る。本実施例では、パルス発振型のＫｒＦエキ
シマレーザー（波長２４８ｎｍ）を用いた（図４（Ｄ））。なお、レ─ザー光の照射前に
、溶液の濡れ性を向上させるために形成された極薄い酸化膜を除去してもよい。
パルス発振型のレーザとして、短波長（紫外線領域）のＸｅＣｌエキシマレーザーや、
長波長のＹＡＧレーザー等を用いる。本実施例で用いたエキシマレーザーは紫外光を発振
するので、被照射領域において瞬間的に溶融固化が繰り返される。そのため、エキシマレ
ーザー光を照射することにより、一種の非平衡状態が形成され、ニッケルが非常に動きや
すい状態となる。
また、図４（Ｃ）に示す結晶化工程で得られる結晶質シリコン膜２０４ｂは非晶質成分
が不規則に残存する。しかし、図４（Ｄ）に示すレーザー光の照射によってそのような非
晶質成分を完全に結晶化することができるので、結晶質シリコン膜２０４ｃの結晶性は大
幅に改善されている。
なお、このレーザー照射工程を省略することは可能であるが、レーザー照射することに
よって、結晶性の改善の他に、後のゲッタリング工程の効率を向上させるという効果が得
られる。レーザー照射後では、結晶性シリコン膜２０４ｃ中の残留ニッケル濃度のＳＩＭ
Ｓの最高値は、１×１０19〜２×１０19atoms/cm3 程度である。
上記結晶化工程の後に、結晶質シリコン膜中に残存する触媒元素を除去または低減する
ゲッタリング技術（特開平10-270363 号公報）を用いてもよい。なお、同公報には、リン
元素を全面または選択的に添加した後に加熱処理（３００〜７００℃、１〜１２時間）を
行う技術が記載されている。また、高温の硫酸を用いた液相による方法やハロゲン元素を
含む気相による方法やボロン元素を添加して加熱する方法を用いる方法を用いてもよい。
次いで、実施例１の図１（Ｄ）に示した工程と同様に結晶質半導体２０４ｃ上に膜厚２
００ｎｍのチャネル形成領域を保護する絶縁膜（後にチャネル保護膜となる）２０６を形
成した。また、本実施例では絶縁膜２０６として酸化シリコン膜を用いたが、酸化シリコ
ン膜に代えて本発明のボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を用いて
半導体装置の熱による特性劣化を防止する構成としてもよい。次いで、裏面からの露光を
用いたパターニングによって、絶縁膜２０６に接してレジストマスク２０７を形成した。
（図４（Ｅ））
次いで、レジストマスク２０７をマスクに用いて絶縁膜２０６をエッチングして、チャ
ネル保護膜２０８を形成した後、レジストマスク２０７を除去した。（図４（Ｆ））
次いで、フォトマスクを用いたパターニングによってｎチャネル型ＴＦＴの一部または
ｐチャネル型ＴＦＴを覆うレジストマスク２０９を形成し、表面が露呈された結晶質半導
体膜にｎ型を付与する不純物元素（リン）を添加する工程を行ない、第１の不純物領域（
ｎ+ 領域）２１０ａを形成した。（図５（Ａ））本実施例では、ドーピングガスとして水
素で１〜１０％（本実施例では５％）に希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ
量５×１０14atoms ／ｃｍ2 、加速電圧は１０ｋＶとした。
次いで、レジストマスク２０９を除去した後、ＬＤＤ領域を形成するための制御絶縁膜
（本実施例では、膜厚５０ｎｍの酸化シリコン膜）２１１を形成した。
（図５（Ｂ））本実施例では制御絶縁膜２１１として酸化シリコン膜を用いたが、酸化シ
リコン膜に代えて本発明のボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を用
いて半導体装置の熱による特性劣化を防止する構成としてもよい。
次いで、制御絶縁膜２１１が表面に設けられた結晶質半導体膜にｎ型を付与する不純物
元素を添加する工程を行ない、第２の不純物領域（ｎ- 領域）２１２を形成した。（図５
（Ｃ））本実施例ではドーピングガスとして水素で１〜１０％（本実施例では５％）に希
釈したフォスフィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 、加速電圧は６０ｋＶと
した。この制御絶縁膜２１１を介して不純物元素を添加することにより所望の濃度（ＳＩ
ＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3 ）の不純物領域を形成することができ
た。また、こうして形成される第２の不純物領域２１２はＬＤＤ領域として機能する。な
お、この時、さらに不純物が添加されて第１の不純物領域２１０ｂが形成され、チャネル
保護膜の直下には真性な結晶質半導体領域が残った。
次いで、フォトマスクを用いてｎチャネル型ＴＦＴを覆うレジストマスク２１４を形成
し、結晶質半導体膜にｐ型を付与する不純物元素を添加する工程を行ない、第３の不純物
領域（ｐ+ 領域）２１３を形成した。（図５（Ｄ））本実施例ではドーピングガスには水
素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用い、ドーズ量４×１０15atoms ／
ｃｍ2 、加速電圧は３０ｋＶとした。
次いで、レジストマスク２１４を除去して、３００〜７００℃、１〜１２時間の加熱処
理を行ない、ニッケル濃度を低減する技術（特開平8-330602号公報）を本実施例に適用し
た。本実施例では６００℃、８時間の加熱処理を行ない、ＬＤＤ領域およびチャネル形成
領域の内部に残存するニッケルを高濃度不純物領域（ソース領域及びドレイン領域）の方
に移動させる。（図６（Ａ））こうしてニッケル濃度が低減されたチャネル形成領域（Ｓ
ＩＭＳ分析で１×１０18atoms ／ｃｍ3 以下、好ましくは１×１０16atoms ／ｃｍ3 以下
）が得られる。この加熱処理による触媒元素の低減と同時に、ドーピング時の結晶性の損
傷の回復、熱アニールによる不純物の活性化処理が行なわれる。加えてファーネスアニー
ル、レーザーアニールまたはランプアニールを行ってもよい。その後、水素雰囲気中で熱
処理（３５０℃、１時間）を行い、全体を水素化した。
その後、公知のパターニング技術により所望の形状を有する活性層を形成し、絶縁膜２
１１及びチャネル保護膜２０８を除去した。（図６（Ｂ））
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域２１５、ドレイン領域２１６、低
濃度不純物領域２１７、２１８、チャネル形成領域２１９が形成され、ｐチャネル型ＴＦ
Ｔのソース領域２２１、ドレイン領域２２２、チャネル形成領域２２０が形成された。
次いで、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを覆って、プラズマＣＶＤ法によ
り膜厚１００ｎｍの酸化シリコン膜と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚
９４０ｎｍの酸化シリコン膜との積層構造の層間絶縁膜２２３を形成した。（図６（Ｃ）
）本実施例では層間絶縁膜２２３として酸化シリコン膜を用いたが、酸化シリコン膜に代
えて本発明のボロン元素を含む窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）を用いて半導体
装置の熱による特性劣化を防止する構成としてもよい。
そして、コンタクトホールを形成してソース配線２２４、２２６、ドレイン配線２２５
、２２７を形成して、図６（Ｄ）に示す状態を得た。最後に水素雰囲気中で熱処理を行い
、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成した。
上記実施例１または実施例２の作製工程を用いたｎチャネル型ＴＦＴ及びｐチャネル型
ＴＦＴを備えた半導体装置について、図７（Ａ）〜（Ｃ）及び図８（Ａ）〜（Ｃ）を用い
てその構造の一例を説明する。
なお、本発明にかかる半導体装置は、同一基板上に周辺駆動回路部と画素マトリクス回
路部とを備えている。本実施例では図示を容易にするため、周辺駆動回路部の一部を構成
するＣＭＯＳ回路を図７に示し、画素マトリクス回路部の一部を構成する画素ＴＦＴ（Ｎ
チャネル型ＴＦＴ）とを図８に示した。なお、実施例１及び２の作製工程に加え、０．２
〜０．４μｍのパッシベーション膜（保護膜）３１９を形成した。パッシベーション膜３
１９としては窒素シリコン膜、例えばボロン元素を含む窒化酸化シリコン膜（ＳｉＮX Ｂ
Y ＯZ ）を用いて半導体装置の熱による特性劣化を防止する構成とすることが好ましい。
図７で示すＣＭＯＳ回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路
である。このようなインバータ回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回
路のような基本論理回路を構成したり、さらに複雑なロジック回路をも構成することがで
きる。
図７（Ａ）は図７（Ｂ）の上面図に相当する図であり、図７（Ａ）において、点線Ａ−
Ａ’で切断した部分が、図７（Ｂ）のＣＭＯＳ回路の断面構造に相当する。また、図７（
Ｃ）は、図７（Ａ）及び図７（Ｂ）に対応するインバータ回路の回路図である。
図７（Ｂ）において、いずれのＴＦＴ（薄膜トランジスタ）も基板３０１上に形成され
ている。ＣＭＯＳ回路のＰチャネル型ＴＦＴの場合には、ゲート電極３０２が形成され、
その上にボロン元素を含む窒化酸化シリコン膜（ＳｉＮX ＢY ＯZ ）からなる第１絶縁膜
３０３、酸化珪素からなる第２絶縁膜３０４が設けられている。第２絶縁膜上には、活性
層としてｐ+ 領域３１２（ドレイン領域）、３１５（ソース領域）とチャネル形成領域３
１４とが形成される。上記実施例１及び２では工程数を低減するため、Ｐチャネル型ＴＦ
Ｔに前記高濃度不純物領域と前記チャネル形成領域の間に低濃度不純物領域（ＬＤＤ領域
）を設けていないが、作製してもよい。活性層の上を覆う第１の層間絶縁膜３１７にコン
タクトホールが形成され、ｐ+ 領域３１２、３１５に配線３１８、３２０が接続され、さ
らにその上にパッシベーション膜３１９が形成される。簡略化のため図示しないがさらに
その上に第２の層間絶縁膜が形成され、配線３２０に引き出し配線が接続されて、その上
を覆って第３の層間絶縁膜が形成される。
一方、Ｎチャネル型のＴＦＴは、活性層としてｎ+ 領域（ソース領域）３０５、ｎ+ 領
域３１１（ドレイン領域）と、チャネル形成領域３０９と、前記ｎ+ 型領域とチャネル形
成領域の間にｎ- 型領域３０６、３１０が形成される。なお、ドレイン領域に接するｎ-
型領域３１０はｎ- 型領域３０６より幅を大きく形成して信頼性を向上させた。活性層の
上を覆う第１の層間絶縁膜３１７にコンタクトホールが形成され、ｎ+ 型領域３０５、３
１１には配線３１６、３１８が形成され、さらにその上にパッシベーション膜３１９が形
成される。簡略化のため図示しないがさらにその上に第２の層間絶縁膜が形成され、配線
３２０に引き出し配線が接続されて、その上を覆って第３の層間絶縁膜が形成される。な
お、活性層以外の部分は、上記Ｐチャネル型ＴＦＴと概略同一構造であり簡略化のため説
明を省略する。
また、図８（Ａ）は図８（Ｂ）の上面図に相当する図であり、図８（Ａ）において、点
線Ａ−Ａ’で切断した部分が、図８（Ｂ）の画素マトリクス回路の断面構造に相当する。
また、図８（Ｃ）は、図８（Ａ）及び図８（Ｂ）に対応する回路図である。
画素マトリクス回路に形成されたＮチャネル型ＴＦＴについては、基本的に、ＣＭＯＳ
回路のＮチャネル型ＴＦＴと同一構造である。基板上４０１にゲート電極４０３が形成さ
れ、その上にボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）からなる第１絶縁
膜４０２、酸化珪素からなる第２絶縁膜４０４が設けられている。第２絶縁膜上には、活
性層としてｎ+ 領域４０５、４０９、４１４と、チャネル形成領域４０７、４１１と、前
記ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域４０６、４１３が形成される。活性層
の上を覆う第１の層間絶縁膜４１９にコンタクトホールが形成され、ｎ+ 領域４０５に配
線４１６が接続され、ｎ+ 領域４１４に配線４１７が接続され、さらにその上にパッシベ
ーション膜４１８が形成される。そして、その上に第２の層間絶縁膜４２０が形成される
。さらに、その上に第３の層間絶縁膜４２２が形成され、ＩＴＯ、ＳｎＯ2 等の透明導電
膜からなる画素電極４２３が接続される。また、４２１は画素電極４２３と隣接する画素
電極である。
なお、画素マトリクス回路の容量部は、第１絶縁膜及び第２絶縁膜を誘電体として、容
量配線４１５と、ｎ+ 領域４１４とで形成されている。
本実施例では一例として透過型のＬＣＤを作製したが特に限定されない。例えば、画素
電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変更、また
は幾つかの工程の追加／削除を適宜行えば反射型のＬＣＤを作製することが可能である。
なお、本実施例では、画素マトリクス回路の画素ＴＦＴのゲート配線をダブルゲート構
造としているが、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチ
ゲート構造としても構わない。また、開口率を向上させるためにシングルゲート構造とし
てもよい。
本実施例を実施して作製されたＴＦＴは、よりばらつきの少ない電気特性を示す。また、
本実施例を実施例１、実施例２と組み合わせることは可能である。
本実施例を図９と図１０により説明する。実施例１及び２においては、ボトムゲート型
ＴＦＴのゲート絶縁膜の一層として、ボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY
ＯZ ）を用いた例を示したが、本実施例では、トップゲート型ＴＦＴの下地膜の一層とし
て、ボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を用いた例を示す。
ここでは、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一基板上に作製し、ＣＭＯＳ回
路の基本構成であるインバータ回路を形成する例について説明する。
基板５０１はガラス基板、プラスチック基板、セラミックス基板などを用いることがで
きる。また、酸化シリコン膜や窒化酸化シリコンなどの絶縁膜を表面に形成したシリコン
基板やステンレスに代表される金属基板を用いても良い。勿論、石英基板を用いることも
可能である。
そして、基板５０１のＴＦＴが形成される主表面には、ボロン元素を含む窒化酸化シリ
コン（ＳｉＮX ＢY ＯZ ）から成る下地膜５０２と、窒化酸化シリコン膜から成る下地膜
５０３が形成される。本実施例では、アルゴン（Ａｒ）とジボラン（Ｂ2 Ｈ6 ）を含む雰
囲気中において、単結晶シリコンからなるターゲットを用いたスパッタリングにより窒化
酸化シリコン（ＳｉＮX ＢY ＯZ ）５０２を形成した。また、窒素（Ｎ2 ）またはアンモ
ニア（ＮＨ3 ）を含む雰囲気中において、ボロン元素が添加された単結晶シリコンのター
ゲットを用いたスパッタリング方法を用いて、窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を
形成してもよい。
こうして得られた窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）５０２は、ボロン元素を１〜５
０atoms ％含有しているため高い熱伝導性を有しており、半導体装置の熱による特性劣化
を防止する効果を有している。下地膜５０３はプラズマＣＶＤ法やスパッタ法で形成すれ
ば良く、基板５０１からＴＦＴに有害な不純物が半導体層へ拡散することを防ぐために設
けるものである。従って、ボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）から
なる下地膜５０２を２０〜１００ｎｍ、代表的には５０ｎｍの厚さに形成し、さらに窒化
酸化シリコン膜からなる下地膜５０３を５０〜５００ｎｍ、代表的には１５０〜２００ｎ
ｍの厚さに積層形成すれば良かった。
勿論、下地膜をボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）からなる下地
膜５０２、または、窒化酸化シリコン膜からなる下地膜５０３のどちらか一方のみで形成
しても良いが、ＴＦＴの信頼性を考慮すると２層構造とすることが最も望ましかった。
下地膜５０３に接して形成される半導体層は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパ
ッタ法などの成膜法で形成される非晶質半導体を、レーザー結晶化法や熱処理による固相
成長法で結晶化された、結晶質半導体を用いることが望ましい。また、前記成膜法で形成
される微結晶半導体を適用することも可能である。ここで適用できる半導体材料は、シリ
コン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマニウム合金、炭化シリコンが
あり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。
半導体層は１０〜１００ｎｍ、代表的には５０ｎｍの厚さとして形成されるものである
。プラズマＣＶＤ法で作製される非晶質半導体膜には１０〜４０atom％の割合で膜中に水
素が含まれているが、結晶化の工程に先立って４００〜５００℃の熱処理の工程を行い水
素を膜中から脱離させて含有水素量を５atom％以下としておくことが望ましい。また、非
晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含
まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
また、下地膜と非晶質半導体膜とは同じ成膜法で形成可能であるので、下地膜５０３と
、半導体層を連続形成すると良い。それぞれの膜が形成された後、その表面が大気雰囲気
に触れないことにより、その表面の汚染を防ぐことができる。
その結果、ＴＦＴの特性バラツキを発生させる要因の一つをなくすことができた。
非晶質半導体膜を結晶化する工程は、公知のレーザー結晶化技術または熱結晶化の技術
を用いれば良い。また、触媒元素を用いた熱結晶化の技術により結晶質半導体膜を形成す
ると優れたＴＦＴ特性を得ることができる。
こうして形成された結晶質半導体膜を、第１のフォトマスクを使用して、公知のパター
ニング法によりレジストマスクを形成し、ドライエッチング法により島状の半導体層５０
４、５０５を形成した。
次に、島状の半導体層５０４、５０５の表面に、酸化シリコンまたは窒化シリコンを主
成分とするゲート絶縁膜５０６を形成する。また、ゲート絶縁膜５０６としてボロン元素
を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を用いて半導体装置の熱による特性劣化を
防止する構成としてもよい。ゲート絶縁膜５０６は、プラズマＣＶＤ法やスパッタ法で形
成し、その厚さを１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍとして形成すれば良い
。
そして、ゲート絶縁膜５０６の表面に第１の導電層５０７と、第３の導電層５０８とを
形成した。第１の導電層５０７は、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とす
る導電性材料を用いる。そして、第１の導電層５０７の厚さは５〜５０ｎｍ、好ましくは
１０〜２５ｎｍで形成すれば良い。
ゲート絶縁膜５０６と第１の導電層５０７の厚さは重要であった。これは、後に実施さ
れる第１の不純物添加の工程において、ｎ型を付与する不純物をゲート絶縁膜５０６と第
１の導電層５０７を通過させて、半導体層５０４、５０５に添加するためであった。実際
には、ゲート絶縁膜５０６と第１の導電層５０７の厚さを考慮して、第１の不純物添加の
工程の条件が決定された。ここで、ゲート絶縁膜５０６や第１の導電層５０７の厚さが予
め決められた値よりも１０％以上変動すると、添加される不純物濃度が減少してしまうた
めであった。
第３の導電層５０８はＡｌまたはＣｕを主成分とする導電性材料を用いる。例えば、Ａ
ｌを用いる場合には、Ｔｉ、Ｓｉ、Ｓｃから選ばれた元素が０．１〜５atom% 添加された
Ａｌ合金を用いても良い。第３の導電層は１００〜１０００ｎｍ、好ましくは２００〜４
００ｎｍで形成すれば良い。これは、ゲート配線またはゲートバスラインの配線抵抗を下
げるための配線材料として形成されるものである。（図９（Ａ））
本発明において、ゲート配線とは、ゲート絶縁膜５０６上に、ゲート電極と同じ材料か
ら形成され、ゲート電極に接続する配線であり、ゲート電極に接続する構成においてゲー
トバスラインもゲート配線の一部であると見なす。
次に第２のフォトマスクを使用してレジストマスクを形成し、第３の導電層の不要な部
分を除去して、ゲートバスラインの一部を形成した（図９（Ｂ）の５０９）。第３の導電
層がＡｌである場合、リン酸溶液によるウエットエッチング法により、下地にある第１の
導電層と選択性良く除去することができた。
そして、第３のフォトマスクにより、半導体層５０４と、半導体層５０５のチャネル形
成領域を覆うレジストマスク５１０、５１１を形成した。このとき、配線を形成する領域
にもレジストマスク５１２を形成しておいても良い。
そして、ｎ型を付与する第１の不純物元素を添加する工程を行った。結晶質半導体材料
に対してｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（
Ｓｂ）などが知られているが、ここでは、リンを用い、フォスフィン（ＰＨ3 ）を用いた
イオンドープ法で行った。この工程では、ゲート絶縁膜５０６と第１の導電膜５０７を通
してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した
。半導体層に添加されるリンの濃度は、１×１０16〜１×１０19atoms/cm3 の範囲にする
のが好ましく、ここでは１×１０18atoms/cm3 とした。そして、半導体層にリンが添加さ
れた領域５１３、５１４が形成された。ここで形成されたリンが添加された領域の一部は
、ＬＤＤ領域として機能する第２の不純物領域とされるものである。( 図９（Ｂ）)
その後、レジストマスク５１０、５１１、５１２を除去して、第２の導電層５１５を前
面に形成した。第２の導電層５１５は第１の導電層５０７と同じ材料で形成されても良く
、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする導電性材料を用いる。そして、
第２の導電層５１５の厚さは１００〜１０００ｎｍ、好ましくは２００〜５００ｎｍで形
成しておけば良い。（図９（Ｃ））
次に、第４のフォトマスクによりレジストマスク５１６、５１７、５１８、５１９を形
成した。第４のフォトマスクは、ｐチャネル型ＴＦＴのゲート電極と、ゲート配線、ゲー
トバスラインを形成するためのものであった。ｎチャネル型ＴＦＴのゲート電極は後の工
程で形成するため、第１の導電層５２２と第２の導電層５２３が半導体層５０５上で残る
ようにレジストマスク５１７を形成した。
第１の導電層と第２の導電層はドライエッチング法により不要な部分を除去した。そし
て、ゲート電極５２０、５２１と、ゲート配線５２４、５２５と、ゲートバスライン５２
６、５２７が形成された。
ゲートバスラインは、第３の導電層５０９が第１の導電層５２６と第２の導電層５２７
とで覆われたクラッド型の構造として形成された。第３の導電層はＡｌやＣｕを主成分と
した低抵抗材料であり、配線抵抗を下げることができた。
そして、レジストマスク５１６、５１７、５１８、５１９をそのまま残して、ｐチャネ
ル型ＴＦＴが形成される半導体層５０４の一部に、ｐ型を付与する第３の不純物元素を添
加するの工程を行った。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、ガリウム（
Ｇａ）等が知られているが、ここではボロン元素をその不純物元素として、ジボラン（Ｂ
2 Ｈ6 ）を用いてイオンドープ法で添加した。ここでも加速電圧を８０ｋｅＶとして、２
×１０20atoms/cm3 の濃度にボロン元素を添加した。そして、図９（Ｄ）に示すようにボ
ロン元素が高濃度に添加された第３の不純物領域５５２、５５３が形成された。
図９（Ｄ）設けられたレジストマスクを除去した後、新たに第５のフォトマスクにより
レジストマスク５２８、５２９、５３０を形成した。第５のフォトマスクはｎチャネル型
ＴＦＴのゲート電極を形成するためのものであり、ドライエッチング法によりゲート電極
５３１、５３２が形成された。このときゲート電極５３１、５３２は第２の不純物領域５
１３、５１４の一部と重なるように形成された。（図９（Ｅ））
そして、レジストマスク５２８、５２９、５３０を完全に除去した後、レジストマスク
５３３、５３４、５３５を形成した。レジストマスク５３４はｎチャネル型ＴＦＴのゲー
ト電極５３１、５３２と、第２の不純物領域の一部を覆う形で形成されるものであった。
レジストマスク５３４は、ＬＤＤ領域のオフセット量を決めるものであった。
そして、ｎ型を付与する第２の不純物元素を添加する工程を行った。そして、ソース領
域となる第１の不純物領域５３７とドレイン領域となる第１の不純物領域５３６が形成さ
れた。ここでは、フォスフィンを用いたイオンドープ法で行った。この工程でも、ゲート
絶縁膜５０６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶ
と高めに設定した。この領域のリンの濃度はｎ型を付与する第１の不純物元素を添加する
工程と比較して高濃度であり、１×１０19〜１×１０21atoms/cm3 とするのが好ましく、
ここでは１×１０20atoms/cm3 とした。（図１０（Ａ））
そして、ゲート絶縁膜５０６、ゲート電極５２０、５２１、５３１、５３２、ゲート配
線５２４、５２５、ゲートバスライン５２６、５２７の表面に第１の層間絶縁膜５３８、
５５０を形成した。第１の層間絶縁膜５５０は窒化酸化シリコンであり、５０ｎｍの厚さ
で形成された。また第１の層間絶縁膜５３８は酸化シリコン膜であり、９５０ｎｍの厚さ
に形成された。また、第１の層間絶縁膜５５０としてボロン元素を含む窒化酸化シリコン
（ＳｉＮX ＢY ＯZ ）を用いて半導体装置の熱による特性劣化を防止する構成としてもよ
い。
ここで形成された窒化酸化シリコンから成る第１の層間絶縁膜５５０は次の熱処理の工
程を行うために必要なものであった。これはゲート電極５２０、５２１、５３１、５３２
、ゲート配線５２４、５２５、ゲートバスライン５２６、５２７の表面が酸化することを
防ぐために効果的であった。
熱処理の工程は、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を
活性化するために行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、
前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピッ
トサーマルアニール法（ＲＴＡ法）で行えば良い。しかし、レーザーアニール法は低い基
板加熱温度で活性をすることができるが、ゲート電極の下にかくれる領域まで活性化させ
ることは困難であった。従って、ここでは熱アニール法で活性化の工程を行った。加熱処
理は、窒素雰囲気中において３００〜７００℃、好ましくは３５０〜５５０℃、ここでは
４５０℃、２時間の処理を行った。
第１の層間絶縁膜５３８、５５０はその後、第７のフォトマスクを用い、所定のレジス
トマスクを形成した後、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイ
ン領域に達するコンタクトホールが形成された。そして、ソース電極５３９、５４０とド
レイン電極５４１を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１
００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成
した３層構造の電極として用いた。
以上の工程で、ＣＭＯＳ回路のｎチャネル型ＴＦＴにはチャネル形成領域５４５、第１
の不純物領域５４８、５４９、第２の不純物領域５４６、５４７が形成された。ここで、
第２の不純物領域は、ゲート電極と重なる領域（ＧＯＬＤ領域）５３６ａ、５４７ａと、
ゲート電極と重ならない領域（ＬＤＤ領域）５４６ｂ、５４７ｂがそれぞれ形成された。
そして、第１の不純物領域５４８はソース領域として、第１の不純物領域５４９はドレイ
ン領域となった。
一方、ｐチャネル型ＴＦＴは、チャネル形成領域５４２、第３の不純物領域５４３、５
４４が形成された。そして、第３の不純物領域５４３はソース領域として、第３の不純物
領域５４４はドレイン領域となった。（図１０（Ｂ））
また、図１０（Ｃ）はインバータ回路の上面図を示し、ＴＦＴ部分のＡ−Ａ' 断面構
造、ゲート配線部分のＢ−Ｂ' 断面構造，ゲートバスライン部分のＣ−Ｃ' 断面構造
は、図１０（Ｂ）と対応している。本発明において、ゲート電極とゲート配線は、第１の
導電層と第２の導電層とから形成され、ゲートバスラインは、第１の導電層と第２の導電
層と第３の導電層とから形成されたクラッド構造を有している。
図９と図１０では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的組み合わせて
成るＣＭＯＳ回路を例にして示したが、ｎチャネル型ＴＦＴを用いたＮＭＯＳ回路や、液
晶表示装置の画素マトリクス回路に本願発明を適用することもできる。
本実施例では、実施例４において半導体層５０４、５０５として用いる結晶質半導体膜を
、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、特開平
７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることが
望ましい。
ここで、特開平７−１３０６５２号公報に開示されている技術を本願発明に適用する場
合の例を図１１に示す。まず基板６０１に下地膜６０２を設け、その上に非晶質シリコン
膜（アモルファスシリコンとも呼ぶ）６０３を形成した。本実施例では、下地膜６０２の
上層として酸化シリコン膜を用い、下層として、ボロン元素を含む窒化酸化シリコン（Ｓ
ｉＮX ＢY ＯZ ）を用いて半導体装置の熱による特性劣化を防止した。なお、膜剥がれが
生じないなら窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）に接して非晶質シリコン膜を形成し
てもよい。さらに、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布し
てニッケル含有層６０４を形成した。（図１１（Ａ））
次に、５００℃、１時間の脱水素工程の後、５００〜６５０℃で４〜２４時間（本実施
例では５５０℃、１４時間）の熱処理を行い、結晶質シリコン膜６０５を形成した。こう
して得られた結晶質シリコン膜（ポリシリコンとも呼ぶ）６０５は非常に優れた結晶性を
有した。（図１１（Ｂ））
また、特開平８−７８３２９号公報で開示された技術は、触媒元素を選択的に添加する
ことによって、非晶質半導体膜の選択的な結晶化を可能としたものである。同技術を本願
発明に適用した場合について、図１２で説明する。
まず、ガラス基板７０１に下地膜７０２を設け、その上に非晶質シリコン膜７０３、酸
化シリコン膜７０４を連続的に形成した。下地膜７０２の上層として酸化シリコン膜を用
い、下層として、ボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を用いて半導
体装置の熱による特性劣化を防止した。なお、膜剥がれが生じないなら窒化酸化シリコン
（ＳｉＮX ＢY ＯZ ）に接して非晶質シリコン膜を形成してもよい。
次に酸化シリコン膜７０４をパターニングして、選択的に開孔部７０５を形成し、その
後、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布した。これにより
、ニッケル含有層７０６が形成され、ニッケル含有層７０６は開孔部７０５の底部のみで
非晶質シリコン膜７０２と接触した。（図１２（Ａ））
次に、５００〜６５０℃で４〜２４時間（本実施例では５８０℃、１４時間）
の熱処理を行い、結晶質シリコン膜７０７を形成した。この結晶化の過程では、ニッケル
が接した非晶質シリコン膜の部分が最初に結晶化し、そこから横方向へと結晶化が進行す
る。こうして形成された結晶質シリコン膜７０７は棒状または針状の結晶が集合して成り
、その各々の結晶は巨視的にはある特定の方向性をもって成長しているため、結晶性が揃
っているという利点がある。
尚、上記２つの技術において使用可能な触媒元素は、ニッケル（Ｎｉ）の以外にも、ゲ
ルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）
、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元
素を用いても良い。
以上のような技術を用いて結晶質半導体膜（結晶質シリコン膜や結晶質シリコンゲルマ
ニウム膜などを含む）を形成し、パターニングを行えば、ＴＦＴの半導体層を形成するこ
とができる。本実施例の技術を用いて、結晶質半導体膜から作製されたＴＦＴは、優れた
特性が得られるが、そのため高い信頼性を要求されていた。しかしながら、本願発明の絶
縁膜およびＴＦＴ構造を採用することで、本実施例の技術を最大限に生かしたＴＦＴを作
製することが可能となった。
本実施例は、実施例４で用いられる半導体層５０４、５０５を形成する方法として、実
施例５のように非晶質半導体膜を初期膜として前記触媒元素を用いて結晶質半導体膜を形
成した後で、その触媒元素を結晶質半導体膜から除去する工程を行った例を示す。本実施
例ではその方法として、特開平１０−１３５４６８号公報または特開平１０−１３５４６
９号公報に記載された技術を用いた。
同公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリ
ンのゲッタリング作用を用いて除去する技術である。同技術を用いることで、結晶質半導
体膜中の触媒元素の濃度を１×１０17atoms/cm3 以下、好ましくは１×１０16atoms/cm3
にまで低減することができる。
本実施例の構成について図１３を用いて説明する。ここではコーニング社の１７３７基
板に代表される無アルカリガラス基板を用いた。図１３（Ａ）では、実施例２で示した結
晶化の技術を用いて、下地膜８０２、結晶質シリコン膜８０３が形成された状態を示して
いる。本実施例では、下地膜８０２の上層として窒化酸化シリコン膜を用い、下層として
、ボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）を用いて半導体装置の熱によ
る特性劣化を防止した。なお、膜剥がれが生じないなら窒化酸化シリコン（ＳｉＮX ＢY
ＯZ ）に接して非晶質シリコン膜を形成してもよい。そして、結晶質シリコン膜８０３の
表面にマスク用の酸化シリコン膜８０４が１５０ｎｍの厚さに形成され、パターニングに
より開孔部が設けられ、結晶質シリコン膜を露出させた領域を設けてある。そして、リン
を添加する工程を実施して、結晶質シリコン膜にリンが添加された領域８０５が設けられ
た。
この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間（本実施例では６００℃
、１２時間）の熱処理を行うと、結晶質シリコン膜にリンが添加された領域８０５がゲッ
タリングサイトとして働き、結晶質シリコン膜８０３に残存していた触媒元素はリンが添
加された領域８０５に移動させることができた。
そして、マスク用の酸化シリコン膜８０４と、リンが添加された領域８０５とをエッチ
ングして除去することにより、結晶化の工程で使用した触媒元素の濃度を１×１０17atom
s/cm3 以下にまで低減された結晶質シリコン膜を得ることができた。この結晶質シリコン
膜はそのまま実施例４で示した本願発明のＴＦＴの半導体層として使用することができた
。
本実施例では、実施例４で示した本願発明のＴＦＴを作製する工程において、半導体層
５０４、５０５とゲート絶縁膜５０６を形成する他の実施形態を示す。
ここでは、少なくとも７００〜１１００℃程度の耐熱性を有する基板が必要であり、石
英基板９００が用いられた。下地膜９０１の上層として酸化シリコン膜を用い、下層とし
て、ボロン元素を含む窒化酸化シリコン（ＳｉＮX ＢY ＯZ ）
を用いて半導体装置の熱による特性劣化を防止した。なお、膜剥がれが生じないなら窒化
酸化シリコン（ＳｉＮX ＢY ＯZ ）に接して非晶質シリコン膜を形成してもよい。そして
実施例５で示した技術を用い、結晶質半導体膜が形成され、これをＴＦＴの活性層にする
ために、島状にパターニングして半導体層９０２、９０３を形成した。そして、半導体層
９０２、９０３を覆って、ゲート絶縁膜９０４を、酸化珪素を主成分とする膜で形成した
。本実施例では、プラズマＣＶＤ法で窒化酸化シリコン膜を７０ｎｍの厚さで形成した。
（図１４（Ａ））
そして、ハロゲン（代表的には塩素）と酸素を含む雰囲気中で熱処理を行った。本実施
例では、９５０℃、３０分とした。尚、処理温度は７００〜１１００℃の範囲で選択すれ
ば良く、処理時間も１０分から８時間の間で選択すれば良かった。（図１４（Ｂ））
その結果、本実施例の条件では、半導体層９０２、９０３とゲート絶縁膜９０４との界
面で熱酸化膜が形成され、ゲート絶縁膜９０７が形成された。
以上の工程で作製されたゲート絶縁膜９０７は、絶縁耐圧が高く半導体層９０５、９０
６とゲート絶縁膜９０７の界面は非常に良好なものであった。以降の工程は実施例４に従
えばＴＦＴを作製できる。
勿論、本実施例に実施例５や実施例６を組み合わせることは実施者が適宜決定すれば良
い。
本実施例では、実施例４と異なる工程で結晶質シリコン膜を作製する例を示す。具体的
には実施例５で示したリンによるゲッタリング工程とは異なるゲッタリング工程について
説明する。なお、基本的な工程は図９または図１０に従うものであるので、相違点のみに
着目して説明する。
まず、実施例５の工程に従って図１５（Ａ）の状態を得た。ただし、ＴＦＴの活性層と
なる結晶質シリコン膜１００５の形成には実施例５に示した熱結晶化技術を用いている。
次いで、基板１００１ごと３００℃に加熱した液相中（本実施例では硫酸溶液中）に浸
し、結晶化に用いたニッケルを除去または低減する。本実施例では活性層をパターニング
する前にゲッタリングを行うが、活性層をパターニングした後に行っても良い。また、硫
酸と接触させる他の手段として、加熱した硫酸溶液を基板上に均一に滴下する方法を用い
てもよい。
本工程において、加熱した硫酸中でニッケルは溶解して溶け出し、表面近傍から容易に
除去される。すると内部のニッケルは濃度の低い表面近傍に拡散してきてさらに多くのニ
ッケルが溶けだす。この現象を繰り返して、結晶化に用いたニッケルを結晶質シリコン膜
から除去または低減する。このようにして、液相による触媒元素の低減処理を行うことで
、結晶質シリコン膜１１０６中の触媒元素の濃度を１×１０17atoms/cm3 以下、好ましく
は１×１０16atoms/cm3 にまで低減することができる。（図１５（Ｂ））
なお、硫酸溶液と結晶質半導体膜との接触性を高めるために、予め結晶質半導体膜の表
面の自然酸化膜等をフッ酸を含むエッチャント等により除去して清浄化することが望まし
い。こうすることでゲッタリング効率を高めることができる。
また、本実施例ではニッケルを例にとって説明しているが、前述した他の触媒元素でも
同様の現象によってゲッタリングされる。
以上の工程を経て得られた結晶質シリコン膜１００６を用いて、実施例５で説明したプ
ロセスを用いれば、図１０に示したＴＦＴが得られる。
なお、本実施例の構成は実施例４〜実施例７のいずれの構成とも自由に組み合わせるこ
とが可能である。
実施例１では、膜中にボロン元素を０．１〜５０atoms ％含有し、高い熱伝導性を有す
る絶縁膜（ＳｉＮX ＢY ＯZ ）をボトムゲート型ＴＦＴのゲート絶縁膜の一層として用い
た例を示したが、本実施例では、本発明のボロン元素を含む窒化酸化シリコン（ＳｉＮX
ＢY ＯZ ）を順スタガ型ＴＦＴに利用する絶縁膜に適用した例を図１６に示す。
図１６に典型的な順スタガ型ＴＦＴを示した。まず、下地膜１１００が設けられた基板
上にソース層及びドレイン層を形成する。次いで、ソース層及びドレイン層を覆う非晶質
シリコン膜を成膜し、レーザー光により結晶化させて半導体層１１０１を形成する。その
後、絶縁膜を形成し、ゲート電極及び配線電極を形成して、順スタガ型ＴＦＴを形成した
。本実施例において、下地膜１１００または絶縁膜１１０２にボロン元素を含む窒化酸化
シリコン（ＳｉＮX ＢY ＯZ ）を適用した。
このように、本発明はＴＦＴ構造に関係なく適用することができる。
本実施例では、本願発明によって作製された液晶表示装置の例を図１７に示す。画素ＴＦ
Ｔ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳
細な説明は省略する。
図１７は、本実施例のアクティブマトリクス型液晶パネルの概略図である。図１７に示
すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟ま
れている。アクティブマトリクス基板はガラス基板１２００上に形成された画素マトリク
ス回路１２０１、走査線駆動回路１２０２、信号線駆動回路１２０３を有する。
走査線駆動回路１２０２、信号線駆動回路１２０３はそれぞれ走査線１２３０、信号線
１２４０によって画素マトリクス回路１２０１に接続されている。これら駆動回路１２０
２、１２０３はＣＭＯＳ回路で主に構成されている。
画素マトリクス回路１２０１の行ごとに走査線１２３０が形成され、列ごとに信号線１
２４０が形成されている。走査線１２３０、信号線１２４０の交差部近傍には、画素ＴＦ
Ｔ１２１０が形成されている。画素ＴＦＴ１２１０のゲート電極は走査線１２３０に接続
され、ソースは信号線１２４０に接続されている。更に、ドレインには画素電極１２６０
、保持容量１２７０が接続されている。
対向基板１２８０はガラス基板全面にＩＴＯ膜等の透明導電膜が形成されている。透明
導電膜は画素マトリクス回路１２０１の画素電極１２６０に対する対向電極であり、画素
電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板１２８０に
は必要であれば配向膜や、ブラックマトリクスや、カラーフィルタが形成されている。
アクティブマトリクス基板側のガラス基板にはＦＰＣ１２３１を取り付ける面を利用し
てＩＣチップ１２３２、１２３３が取り付けられている。これらのＩＣチップ１２３２、
１２３３はビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路
、演算回路などの回路をシリコン基板上に形成して構成される。
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリク
ス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロ
クロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
また、本願発明を用いて作製できる液晶表示装置は透過型か反射型かは問わない。どち
らを選択するのも実施者の自由である。この様に本願発明はあらゆるアクティブマトリク
ス型の電気光学装置（半導体装置）に対して適用することが可能である。
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例９のどの
構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
本願発明は従来のＩＣ技術全般に適用することが可能である。
即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に
集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用し
ても良いし、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正回路、信号分割回路等）
に代表される信号処理回路や携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の
高周波回路に適用しても良い。
さらに、従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上に本願発明を用いて半導
体回路を作製したような三次元構造の半導体装置を実現することも可能である。このよう
に本願発明は現在ＬＳＩが用いられている全ての半導体装置に適用することが可能である
。即ち、ＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャ
ノン株式会社の登録商標）などのＳＯＩ構造（単結晶半導体薄膜を用いたＴＦＴ構造）に
本願発明を適用してもよい。
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路とし
て機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、
その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュ
ータなども挙げられる。本願発明はその様な半導体装置に対しても適用可能である。
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例９のどの
構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。
実施例１では、ＴＦＴの活性層として結晶質珪素膜を用いた例を示したが、本実施例では
、活性層として非晶質珪素膜を用いた例を示す。
本発明のボロンを含む絶縁膜は、活性層として結晶質珪素膜を用いたポリシリコンＴＦ
Ｔよりもむしろ、活性層として非晶質珪素膜を用いたアモルファスシリコンＴＦＴに適し
ている。
実施例１に従って、基板上にゲート電極を形成した。
次いで、ゲート電極を覆ってゲート絶縁膜と非晶質珪素膜を連続的に成膜する。アモル
ファスシリコンＴＦＴの場合は、上記実施例１と同様にゲート絶縁膜を多層にしてもよい
が、アモルファスシリコンからなる活性層にボロンが混入しても活性化せず導電型に影響
しないため、本実施例ではボロンを添加した窒化酸化珪素膜と非晶質珪素膜を同一チャン
バーで連続的に成膜した。酸素を含んでいるため、ボロンを添加した窒化酸化珪素膜の内
部応力は、代表的には−５×１０10ｄｙｎ／ｃｍ2 〜５×１０10ｄｙｎ／ｃｍ2 、好まし
くは−１０10ｄｙｎ／ｃｍ2 〜１０10ｄｙｎ／ｃｍ2 となり、非晶質珪素膜との密着性に
おいて好ましい応力範囲である。
次いで、実施例１と同様にして非晶質半導体膜上にチャネル形成領域を保護する絶縁膜
（後にチャネル保護膜となる）を形成した。なお、この絶縁膜も非晶質珪素膜と連続的に
成膜してもよい。
以降の工程は実施例１に従いボトムゲート型ＴＦＴを完成させた。
本実施例では、ボロンを含む窒化酸化珪素膜をボトムゲート型ＴＦＴのゲート絶縁膜の
一層として用いた例を示したが、絶縁膜であれば特に限定されず、例えば、下地膜、層間
絶縁膜、マスク絶縁膜、チャネル保護膜、保護膜等に用いることができる。
例えば、ゲート絶縁膜としてボロンを含む窒化酸化珪素膜を用い、チャネル保護膜とし
てボロンを含む窒化酸化珪素膜を用いてチャネル形成領域をボロンを含む窒化珪素膜で挟
む構成とすると、さらに効果的に放熱効果が得られる。また、ゲート絶縁膜としてボロン
を含む窒化珪素膜を用い、チャネル保護膜としてボロンを含む窒化酸化珪素膜を用いても
よい。また、ゲート絶縁膜として窒化珪素膜を用い、チャネル保護膜としてボロンを含む
窒化酸化珪素膜を用いてもよい。
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例３のどの
構成を採用しても良いし、各実施例１０、１１と自由に組み合わせて用いることが可能で
ある。
本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した
例について説明する。
図２１（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図２１（Ａ）
において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回
路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと
接続される。
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてシーリン
グ材（ハウジング材ともいう）１８を設ける。なお、シーリング材１８は素子部を囲める
ような凹部を持つ金属板やガラス板を用いても良いし、紫外線硬化樹脂を用いても良い。
シーリング材１８として素子部を囲めるような凹部を持つ金属板を用いた場合、接着剤１
９によって基板１０に固着させ、基板１０との間に密閉空間を形成する。このとき、ＥＬ
素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。
さらに、シーリング材１８と基板１０との間の空隙２０には不活性ガス（アルゴン、ヘ
リウム、窒素等）を充填しておいたり、酸化バリウム等の乾燥剤を設けておくことが望ま
しい。これによりＥＬ素子の水分等による劣化を抑制することが可能である。
また、図２１（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板１０、下地膜２
１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを
組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここ
ではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。
本願発明は、駆動回路用ＴＦＴ２２及び画素部用ＴＦＴ２３の絶縁層の形成に際して用
いることができる。また、絶縁層の形成以外のプロセスについては公知の技術を用いれば
良い。駆動用ＴＦＴ２２としては、図７に示したＮＴＦＴ及びＰＴＦＴを用いればよい。
また、画素部用ＴＦＴ２３には図８に示したＮＴＦＴまたはＰＴＦＴを用いればよい。
本願発明を用いて絶縁層を形成し、それをゲート絶縁膜とする駆動回路用ＴＦＴ２２、
画素部用ＴＦＴ２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）２６の上に画
素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成す
る。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）ま
たは酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７
を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層
、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造
とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料に
は低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着
法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジ
ェット法等の簡易な方法を用いることが可能である。
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマス
クを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色
発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）
とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた
方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面
に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９
と陰極３０を連続成膜するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで陰
極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウ
ム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ
化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公
知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域
において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供
給線であり、導電性ペースト材料３２を介してＦＰＣ１７に接続される。
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶
縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜
２６のエッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。
また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良
い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホール
の形状を良好なものとすることができる。
また、配線１６はシーリング材１８と基板１０との間を隙間（但し接着剤１９で塞がれ
ている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について
説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７
に電気的に接続される。
以上のような構成でなるＥＬ表示装置において、本願発明を用いることができる。本願
発明を用いることで、ＴＦＴの電気特性の向上ができる。そのため、表示された画質を良
好なものとすることができる。
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティ
ブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティ
ブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を
表示部に組み込んだ電子機器全てに本願発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型
またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９
及び図２０に示す。
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２
００３やその他の信号制御回路に適用することができる。
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を
表示部２１０２やその他の信号制御回路に適用することができる。
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む
。本発明は表示部２２０５やその他の信号制御回路に適用できる。
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アー
ム部２３０３等を含む。本発明は表示部２３０２やその他の信号制御回路に適用すること
ができる。
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部２４０２やその他の信号制御回路に適用することができる。
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２
やその他の信号制御回路に適用することができる。
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその
他の信号制御回路に適用することができる。
図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラ
ー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する
液晶表示装置２８０８やその他の信号制御回路に適用することができる。
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、
２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成され
る。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場
合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
図２０（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を
音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号制御回路に適
用することができる。
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示
部３００２、３００３やその他の信号回路に適用することができる。
図２０（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。
なお、本実施例に示した半導体装置を作製するにあたって、実施例１〜実施例９のどの
構成を採用しても良いし、各実施例を自由に組み合わせて用いることが可能である。また
、実施例１０、１１に示した電気光学装置や半導体回路をその様に組み合わせて用いても
良い。

Claims (4)

  1. 絶縁表面上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体膜を形成する半導体装置の作製方法であって、
    前記ゲート絶縁膜は、ボロンと、窒素と、酸素と、シリコンと、を含む絶縁膜を有し、
    当該絶縁膜は、ボロンを含むガスと酸化窒素ガスとを含む雰囲気中において、雰囲気中のボロンの含有比率を連続的に変化させながら、半導体ターゲットを用いたスパッタリング法により形成されることを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に半導体膜を形成し、
    前記半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成する半導体装置の作製方法であって、
    前記ゲート絶縁膜は、ボロンと、窒素と、酸素と、シリコンと、を含む絶縁膜を有し、
    当該絶縁膜は、ボロンを含むガスと酸化窒素ガスとを含む雰囲気中において、雰囲気中のボロンの含有比率を連続的に変化させながら、半導体ターゲットを用いたスパッタリング法により形成されることを特徴とする半導体装置の作製方法。
  3. 絶縁表面上にゲート電極を有し、
    前記ゲート電極上にゲート絶縁膜を有し、
    前記ゲート絶縁膜上に半導体膜を有し、
    前記ゲート絶縁膜は、ボロンと、窒素と、酸素と、シリコンと、を含む絶縁膜を有し、
    当該絶縁膜の膜厚方向において、ボロンの濃度は連続的に変化することを特徴とする半導体装置。
  4. 絶縁表面上に半導体膜を有し、
    前記半導体膜上にゲート絶縁膜を有し、
    前記ゲート絶縁膜上にゲート電極を有し、
    前記ゲート絶縁膜は、ボロンと、窒素と、酸素と、シリコンと、を含む絶縁膜を有し、
    当該絶縁膜の膜厚方向において、ボロンの濃度は連続的に変化することを特徴とする半導体装置。
JP2010281535A 1999-01-14 2010-12-17 半導体装置の作製方法、及び半導体装置 Expired - Fee Related JP5298110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010281535A JP5298110B2 (ja) 1999-01-14 2010-12-17 半導体装置の作製方法、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP849699 1999-01-14
JP1999008496 1999-01-14
JP2010281535A JP5298110B2 (ja) 1999-01-14 2010-12-17 半導体装置の作製方法、及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010215788A Division JP5298094B2 (ja) 1999-01-14 2010-09-27 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2011101029A JP2011101029A (ja) 2011-05-19
JP5298110B2 true JP5298110B2 (ja) 2013-09-25

Family

ID=34532039

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010215788A Expired - Fee Related JP5298094B2 (ja) 1999-01-14 2010-09-27 半導体装置及びその作製方法
JP2010236657A Expired - Fee Related JP5244885B2 (ja) 1999-01-14 2010-10-21 半導体装置の作製方法
JP2010281535A Expired - Fee Related JP5298110B2 (ja) 1999-01-14 2010-12-17 半導体装置の作製方法、及び半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010215788A Expired - Fee Related JP5298094B2 (ja) 1999-01-14 2010-09-27 半導体装置及びその作製方法
JP2010236657A Expired - Fee Related JP5244885B2 (ja) 1999-01-14 2010-10-21 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US6891236B1 (ja)
JP (3) JP5298094B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6858898B1 (en) 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10967536B2 (en) * 2011-02-17 2021-04-06 Sawstop Holding Llc Blade guard for a table saw
JP3976089B2 (ja) * 2002-08-09 2007-09-12 株式会社リコー 半導体集積回路装置及びその製造方法
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
WO2005041310A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same, and television receiver
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7642114B2 (en) 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
JP5172178B2 (ja) * 2007-03-15 2013-03-27 三菱電機株式会社 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
KR101626899B1 (ko) * 2009-04-21 2016-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2011043451A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device
KR101975741B1 (ko) * 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
KR101902922B1 (ko) * 2011-03-03 2018-10-02 삼성전자주식회사 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
KR20160017253A (ko) * 2014-08-01 2016-02-16 삼성전자주식회사 디스플레이 구동용 집적 회로 칩
US9768109B2 (en) * 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
US10490732B2 (en) * 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
TWI688001B (zh) 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
CN106847828B (zh) * 2017-02-09 2021-01-26 京东方科技集团股份有限公司 低温多晶硅阵列基板及其制造方法
US10503077B2 (en) * 2017-11-07 2019-12-10 International Business Machines Corporation Shadow mask area correction for tunnel junctions

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265991A (en) 1977-12-22 1981-05-05 Canon Kabushiki Kaisha Electrophotographic photosensitive member and process for production thereof
JPS62156822A (ja) 1985-12-27 1987-07-11 Nippon Telegr & Teleph Corp <Ntt> 絶縁薄膜とその形成方法及び形成装置
JPS63111173A (ja) 1986-10-30 1988-05-16 Anelva Corp スパツタリング装置
JPS63120429A (ja) 1986-11-10 1988-05-24 Toshiba Corp 半導体装置
US5373171A (en) 1987-03-12 1994-12-13 Sumitomo Electric Industries, Ltd. Thin film single crystal substrate
JPH01268060A (ja) * 1988-04-20 1989-10-25 Fujitsu Ltd 薄膜トランジスタ
US4990365A (en) 1988-08-17 1991-02-05 Siemens Aktiengesellschaft Method for producing silicon boronitride layers
JPH02179947A (ja) 1989-01-04 1990-07-12 Ricoh Co Ltd 光磁気記録媒体
JPH02234438A (ja) 1989-03-08 1990-09-17 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH0831454B2 (ja) 1989-04-21 1996-03-27 日本電気株式会社 半導体装置の製造方法
JPH0397846A (ja) 1989-09-07 1991-04-23 Kao Corp ケイ素化合物薄膜の形成方法
DE3931320C1 (ja) * 1989-09-20 1991-08-08 Feintool International Holding, Lyss, Ch
US5232862A (en) 1990-07-16 1993-08-03 General Motors Corporation Method of fabricating a transistor having a cubic boron nitride layer
JPH04367277A (ja) 1991-06-14 1992-12-18 Nec Corp 薄膜トランジスタおよびその製造方法
JP3131850B2 (ja) 1991-11-28 2001-02-05 カシオ計算機株式会社 薄膜トランジスタの製造方法
EP0566838A3 (en) 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor
JPH05235036A (ja) 1992-02-26 1993-09-10 Kyocera Corp 半導体装置およびその製造方法
US5324690A (en) 1993-02-01 1994-06-28 Motorola Inc. Semiconductor device having a ternary boron nitride film and a method for forming the same
JP2664866B2 (ja) 1993-04-09 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 窒化ホウ素をエッチングする方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JPH0817174B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 絶縁膜の改質方法
JP3627273B2 (ja) 1994-02-21 2005-03-09 旭硝子株式会社 透明導電膜付き樹脂基板およびその製造方法
JP3598583B2 (ja) * 1995-05-30 2004-12-08 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3420653B2 (ja) 1995-03-16 2003-06-30 株式会社東芝 薄膜トランジスタおよび液晶表示素子
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3642876B2 (ja) * 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
JP3402030B2 (ja) * 1995-11-10 2003-04-28 ソニー株式会社 薄膜半導体装置製造方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10261801A (ja) * 1997-03-19 1998-09-29 Toshiba Electron Eng Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10308361A (ja) * 1997-05-07 1998-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
JPH11184067A (ja) * 1997-12-19 1999-07-09 Hoya Corp 位相シフトマスク及び位相シフトマスクブランク
US6177323B1 (en) * 1998-03-02 2001-01-23 Texas Instruments - Acer Incorporated Method to form MOSFET with an elevated source/drain for PMOSFET
JP2000026139A (ja) * 1998-07-06 2000-01-25 Nippon Sheet Glass Co Ltd 絶縁膜の被覆方法およびそれを用いた画像表示用ガラス基板
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same

Also Published As

Publication number Publication date
JP5298094B2 (ja) 2013-09-25
US20050023579A1 (en) 2005-02-03
JP5244885B2 (ja) 2013-07-24
JP2011035416A (ja) 2011-02-17
US7491655B2 (en) 2009-02-17
JP2011049572A (ja) 2011-03-10
US6891236B1 (en) 2005-05-10
JP2011101029A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
JP5298110B2 (ja) 半導体装置の作製方法、及び半導体装置
US6359320B1 (en) Thin-film transistor with lightly-doped drain
US6677221B2 (en) Semiconductor device and the fabricating method therefor
US7141822B2 (en) Semiconductor device and method for manufacturing the same
US7538011B2 (en) Method of manufacturing a semiconductor device
US7015079B2 (en) Semiconductor film, semiconductor device, and method of manufacturing the same including adding metallic element to the amorphous semiconductor film and introducing oxygen after crystallization
US6998641B2 (en) Semiconductor device having an efficient gettering region
US6727124B2 (en) Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element
JP2001007335A (ja) 半導体装置の作製方法
JP4583540B2 (ja) 半導体装置およびその作製方法
JP4656685B2 (ja) 半導体装置
JP5046439B2 (ja) 半導体装置の作製方法
JP2000299470A (ja) 半導体装置およびその作製方法
JP4494451B2 (ja) 半導体装置の作製方法
JP4597295B2 (ja) 半導体装置およびその作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP4080168B2 (ja) 半導体装置の作製方法
JP4545260B2 (ja) 半導体装置の作製方法
JP4641586B2 (ja) 半導体装置の作製方法
JP4700159B2 (ja) 半導体装置の作製方法
JP4127467B2 (ja) 半導体装置の作製方法
JP4700510B2 (ja) 半導体装置の作製方法
JP2000150903A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP4712197B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Ref document number: 5298110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees