JP5296809B2

JP5296809B2 - 可変利得増幅器およびそれを備えた高周波信号受信装置

Info

Publication number: JP5296809B2
Application number: JP2010546452A
Authority: JP
Inventors: 良守金; 錠二林
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2009-01-13
Filing date: 2009-06-04
Publication date: 2013-09-25
Anticipated expiration: 2029-06-04
Also published as: WO2010082235A1; US20110221531A1; JPWO2010082235A1; US8081033B2

Description

本発明は、無線通信システムなどに用いられる、受信信号を所望の利得で増幅する可変利得増幅器に関する。

近年、携帯電話端末には電話機能以外にデジタルテレビ、ＦＭラジオ、ブルートゥース（登録商標）、無線ＬＡＮ、ＧＰＳといった複数の無線システムが混在している。そこで、無線通信機器とそれを構成するモジュールの小型化、低価格化に対する高い要求を満たすために、これまで集積化されていなかった高性能な回路システムも無線通信チップ中に集積化されている。アンテナで受信した高周波信号を増幅する可変利得増幅器はその一つである。

無線通信機器において、可変利得増幅器は、アンテナから入力された受信信号を可能な限り雑音を加えずに増幅し、後段の回路に伝えるために用いられる。可変利得増幅器は、信頼性の高い無線通信を実現するためにほとんどの無線通信機器に組み込まれている。

無線通信機器と基地局との距離が長ければアンテナで受信した高周波信号の強度は微弱になり、可変利得増幅器は利得を上げる。逆に、端末と基地局との距離が短ければ受信信号強度が強すぎるので、受信器の出力が飽和しないように可変利得増幅器の利得は０ｄＢ未満に設定される。受信信号を復調するためには、可変利得増幅器の低雑音性と線形性を可能な限り高めなければいけない。

急速に普及している移動体向け地上波デジタルテレビ（ISDB-T、いわゆるワンセグ）は、広帯域の無線通信帯域を使用するという特徴を有する。このようなワンセグ受信用のＩＣは、携帯電話端末に組み込まれている場合が多い。このため、アンテナとワンセグチューナとの間に高周波フィルタを設けても、帯域内外のさまざまな妨害波がアンテナと端末内輻射によってチューナに入力されてしまう。さらに、通信品質を高めるために、受信チャンネルや電波状況に応じて可変利得増幅器の利得を動的に切り替える必要性もある。また、ワンセグ受信用ＩＣの実装面積と製造コストを削減するために、近年、可変利得増幅器を含むフロントエンド（アナログ回路）からＯＦＤＭ復調部を含むバックエンド（デジタル回路）までが１チップ内に集積化されてきている。したがって、製造ばらつきの大きいＣＭＯＳ微細プロセスを用いて、低価格かつ低面積で従来よりもさらに性能の高い可変利得増幅器を実現する必要がある。

従来の可変利得増幅器は、主として電源および負荷抵抗に複数個並列接続されたカスコード段トランジスタを選択的にオン／オフ制御することで、増幅用トランジスタに流れる電流を一定に保ちつつ、その利得を増減させている（例えば、特許文献１参照）。

特開２００７―２５９２９７号公報

従来の可変利得増幅器は、利得の可変化のためにカレントステアリング方式を採用しているため、利得を切り替えると負荷抵抗を流れるＤＣ電流が増減し、その結果出力ＤＣ電圧が変動する。そのため、低電圧で動作させようとすると線形性が劣化する。また、利得を切り替えるためにカスコード増幅器を切り替えると増幅段のトランジスタが切り替わり、可変利得増幅器の入力インピーダンスが所望値よりずれてしまい、アンテナからの受信信号を無損失で受けられなくなる。

また、従来の可変利得増幅器において信号増幅に用いられているバイポーラトランジスタのｇｍは、同じバイアス電流条件下のＭＯＳトランジスタのｇｍの４倍程度である。したがって、バイポーラトランジスタに代えてＭＯＳトランジスタで同じ回路トポロジーを構成すると、ＭＯＳトランジスタに元の１６倍もの電流を流す必要があり、消費電力が増大する。また、従来の可変利得増幅器は、その構成上、カスコード増幅器の段数を増すにつれ、信号出力端における寄生容量が大きくなる。そのために、カスコード増幅器の段数増加に伴って周波数特性が著しく劣化してしまう。

上記問題に鑑み、本発明は、入力信号の強度に応じて利得を変化させても、低雑音性および線形性の劣化が少ない可変利得増幅器を実現することを課題とする。さらに、利得を変化させても入力インピーダンスを所望の値に維持し、また、低電圧で動作させても高い線形性を有する可変利得増幅器を実現することを課題とする。

本発明の第１の態様に係る可変利得増幅器は、２個のトランジスタで構成されたカスコード増幅器が１個でまたは複数個並列接続されて構成され、入力端どうしが容量を介して接続された複数のカスコード増幅部と、２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、前記複数のカスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、前記複数のカスコード増幅部のいずれか一つが動作するように、かつ、前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている。

また、本発明の第２の態様に係る可変利得増幅器は、２個のトランジスタで構成されたカスコード増幅器が複数個並列接続されて構成されたカスコード増幅部と、２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、前記カスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている。

これら態様によると、負荷回路に流れる電流が一定のまま利得が変化するため、出力信号のリンギングや低電圧動作時の線形性劣化が抑制される。また、信号出力端に接続されるトランジスタが従来よりも少ないため、信号出力端の寄生容量が減り、広帯域に亘って利得および雑音指数の劣化を抑制することができる。

好ましくは、第１の態様に係る可変利得増幅器は、当該可変利得増幅器の入力端と前記複数のカスコード増幅部のいずれか一つの入力端との間に接続されたＤＣカット容量と、当該可変利得増幅器の入力端とグランドとの間に接続されたオン／オフ切り替え可能な減衰回路と、前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備えているものとする。そして、前記制御回路は、前記複数のカスコード増幅部のうち前記ＤＣカット容量が接続された初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するものとする。

あるいは、第１の態様に係る可変利得増幅器は、前記複数のカスコード増幅部のうち外部のＤＣカット容量が接続される初段のカスコード増幅部の入力端とグランドとの間に設けられたオン／オフ切り替え可能な減衰回路と、前記初段のカスコード増幅部の入力端に接続されたオン／オフ切り替え可能なバイアス回路と、前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備えているものとする。そして、前記制御回路は、前記初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記バイアス回路および前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するとともに前記バイアス回路をオフ制御するものとする。

これらによると、可変利得増幅器の入力インピーダンスを所望の値にまで小さくすることができ、アンテナや信号伝送路などとの間でインピーダンスマッチングをし易くなる。また、カスコード増幅部を切り替えても入力インピーダンスを所望の値に維持することができる。

本発明によると、可変利得増幅器の利得を広範囲に亘って変化させることができ、また、利得を変化させても低雑音性および線形性を良好に保つことができる。さらに、利得を変化させても可変利得増幅器の入力インピーダンスを所望の値に維持することができ、また、低電圧で動作させても高い線形性を実現することができる。

図１は、第１の実施形態に係る可変利得増幅器の構成図である。図２は、第２の実施形態に係る可変利得増幅器の構成図である。図３は、フィードバック回路の構成図である。図４は、第３の実施形態に係る可変利得増幅器の構成図である。図５は、第４の実施形態に係る可変利得増幅器の構成図である。図６は、高周波信号受信装置の構成図である。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、第１の実施形態に係る可変利得増幅器の構成を示す。カスコード増幅部１０は、並列接続された３個のカスコード増幅器１１ｎ（ｎは１から３までの各整数）で構成される。各カスコード増幅器１１ｎは、ＮＭＯＳトランジスタＭ１ｎおよびＮＭＯＳカスコードトランジスタＭＣ１ｎで構成される。カスコード増幅部１０の入力端は、ＤＣカット容量Ｃ１を介して可変利得増幅器の信号入力端ＲＦＩＮに接続されている。また、トランジスタＭ１ｎのゲートにはバイアス抵抗Ｒｂを介してバイアス電圧Ｖｂが印加されている。ここで、トランジスタのサイズをチャネル幅／チャネル長で定義すると、トランジスタＭ１２およびトランジスタＭ１３のサイズ比ならびにカスコードトランジスタＭＣ１２およびカスコードトランジスタＭＣ１３のサイズ比はいずれも２：１にされている。

カスコード電流源部２０は、並列接続された２個のカスコード電流源２１ｍ（ｍは２から３までの各整数）で構成される。各カスコード電流源２１ｍは、ＮＭＯＳトランジスタＭ２ｍおよびＮＭＯＳカスコードトランジスタＭＣ２ｍで構成される。ＮＭＯＳトランジスタＭ２ｍのゲートにはバイアス電圧Ｖｂが印加されている。トランジスタＭ２２およびカスコードトランジスタＭＣ２２のサイズは、それぞれ、トランジスタＭ１２およびカスコードトランジスタＭＣ１２のサイズと等しくされている。また、トランジスタＭ２３およびカスコードトランジスタＭＣ２３のサイズは、それぞれ、トランジスタＭ１３およびカスコードトランジスタＭＣ１３のサイズと等しくされている。

カスコード増幅部１０の出力端およびカスコード電流源部２０の出力端は負荷回路３０に共通に接続されている。負荷回路３０は抵抗ＲＬで構成される。カスコード増幅部１０の出力端、カスコード電流源部２０の出力端、および負荷回路３０の接続点が可変利得増幅器の信号出力端ＲＦＯＵＴとなる。

制御回路４０は、カスコードトランジスタＭＣ１ｎおよびカスコードトランジスタＭＣ２ｍのゲート電圧を個別に制御してこれらカスコードトランジスタのオン／オフ制御をする。具体的には、制御回路４０は、カスコードトランジスタのゲートにグランド電位を印加することで当該カスコードトランジスタをオフ制御する。一方、制御回路４０は、カスコードトランジスタのゲートに所定の電圧を印加することで当該カスコードトランジスタをオン制御する。なお、オン制御に係るゲート電圧はどのカスコードトランジスタでも同じ値である。

次に本実施形態に係る可変利得増幅器の動作を説明する。信号入力端ＲＦＩＮに入力された高周波信号は、ＤＣカット容量Ｃ１によってそのＤＣ成分がカットされ、バイアス電圧ＶｂでバイアスされたトランジスタＭ１ｎのゲートに入力される。可変利得増幅器の利得を最大にする場合、制御回路４０は、カスコードトランジスタＭＣ１ｎをすべてオン制御するとともにカスコードトランジスタＭＣ２ｍをすべてオフ制御する。

利得を最大から一段階下げる場合、制御回路４０は、カスコードトランジスタＭＣ１３をオフ制御するとともにカスコードトランジスタＭＣ２３をオン制御する。これらカスコードトランジスタのサイズは同一であり、さらにトランジスタＭ１３およびトランジスタＭ２３も同一サイズであることから、利得を切り替えても負荷回路３０に流れるＤＣ電流は変化しない。したがって、利得切り替え時に信号出力端ＲＦＯＵＴの電圧が変動しないため、出力信号のリンギングや低電圧動作時の線形性の劣化が抑えられる。また、本実施形態に係る可変利得増幅器は従来のものと比較して信号出力端ＲＦＯＵＴに接続されたトランジスタの個数が少ないため、寄生容量を小さくすることができる。その結果、広帯域に亘って利得および雑音指数の劣化を少なくすることができる。

利得をもう一段下げる場合、制御回路４０は、カスコードトランジスタＭＣ１２をオフ制御するとともにカスコードトランジスタＭＣ２２をオン制御する。そして、利得を最小にする場合、制御回路４０は、カスコードトランジスタＭＣ１ｍをオフ制御するとともにカスコードトランジスタＭＣ２ｍをオン制御する。なお、カスコードトランジスタＭＣ１１は利得が切り替わっても常にオンさせておき、可変利得増幅器のパワーダウン時にのみオフさせるとよい。

以上、本実施形態によると、可変利得増幅器の利得切り替え時に信号出力端の電圧が変動しないため、出力信号のリンギングや低電圧動作時の線形性劣化を抑えることができる。なお、上記説明したトランジスタおよびカスコードトランジスタをすべてＰＭＯＳで構成してもよい。この場合、負荷回路３０はグランドに接続する。また、トランジスタＭ１ｎおよびトランジスタＭ２ｍはバイポーラトランジスタで構成してもよい。また、カスコード増幅器１１ｎおよびカスコード電流源２１ｍの並列接続数を増やすことで、より細かな利得切り替えやより広い可変利得範囲を実現することができる。

（第２の実施形態）
一般に、可変利得増幅器は、アンテナから入力される信号強度の強弱にかかわらず、可能な限り無損失で受信信号を取り込まなければいけない。したがって、可変利得増幅器の入力インピーダンスは、アンテナの特性インピーダンス（テレビの場合は通常５０Ωか７５Ωである）と同じ値になることが望ましい。

図２は、第２の実施形態に係る可変利得増幅器の構成を示す。本実施形態に係る可変利得増幅器は、利得切り替え時における入力インピーダンスの変動が小さくなるように構成されている。以下、第１の実施形態と異なる点についてのみ説明する。

本実施形態に係る可変利得増幅器は、３個のカスコード増幅部１０Ａ、１０Ｂおよび１０Ｃを備えている。カスコード増幅部１０Ｂおよび１０Ｃは、図１に示したカスコード増幅部１０と同じ構成である。カスコード増幅部１０Ａは、ＮＭＯＳトランジスタＭ１およびＮＭＯＳカスコードトランジスタＭＣ１で構成された１個のカスコード増幅器で構成されている。カスコードトランジスタＭＣ１は制御回路４０によってオン／オフ制御される。トランジスタＭ１のサイズは、図１に示したトランジスタＭ１ｎの合計サイズと等しい。また、カスコードトランジスタＭＣ１のサイズは、図１に示したカスコードトランジスタＭＣ１ｎの合計サイズと等しい。

カスコード増幅部１０Ａの入力端とカスコード増幅部１０Ｂの入力端とは信号減衰用の容量Ｃ２を介して接続されている。また、カスコード増幅部１０Ｂの入力端とカスコード増幅部１０Ｃの入力端とは信号減衰用の容量Ｃ３を介して接続されている。そして、容量Ｃ３とグランドとの間には信号減衰用の容量Ｃ４が接続されている。

３個のカスコード増幅部１０Ａ〜１０Ｃの出力端およびカスコード電流源部２０の出力端は負荷回路３０’に共通に接続されている。負荷回路３０’は、直列接続された抵抗ＲＬおよびインダクタＬで構成される。インダクタＬにより可変利得増幅器の利得が広帯域化する。

可変利得増幅器の信号入力端ＲＦＩＮには減衰回路５０が接続されている。減衰回路５０は、直列接続された抵抗Ｒ０および制御回路４０によって制御されるスイッチ５１で構成される。スイッチ５１は、例えばトランスファーゲートで実現することができる。

カスコード増幅部１０Ａ〜１０Ｃの入出力端間には、それぞれ、フィードバック回路６０Ａ、６０Ｂ、および６０Ｃが接続されている。フィードバック回路６０Ａは、直列接続された抵抗６１Ａ、ＤＣカット用の容量６２Ａ、および制御回路４０によって制御されるスイッチ６３で構成される。フィードバック回路６０Ｂおよび６０Ｃもまたフィードバック回路６０Ａと同様の構成をしている。スイッチ６３は、例えばトランスファーゲートで実現することができる。

制御回路４０は、可変利得増幅器の利得が所望の値になるように３個のカスコード増幅部１０Ａ〜１０Ｃのうち一つだけを選択して動作させる。また、負荷回路３０’に流れるＤＣ電流が一定となるように、カスコード増幅器におけるカスコードトランジスタおよびカスコード電流源におけるカスコードトランジスタのオン／オフ制御をする。

次に本実施形態に係る可変利得増幅器の動作を説明する。可変利得増幅器の利得を最大にする場合、制御回路４０は、カスコード増幅部１０Ａ（初段のカスコード増幅器）におけるカスコードトランジスタＭＣ１およびカスコード増幅部１０Ａに接続されたフィードバック回路６０Ａのみをオン制御し、その他のカスコードトランジスタ、フィードバック回路６０Ｂおよび６０Ｃ、および減衰回路５０をオフ制御する。カスコード電流源部２０のカスコードトランジスタがすべてオフすることで、電源から負荷回路３０’を介してカスコード増幅部１０Ａに全電流が流れる。

利得を最大に設定するのは受信信号が最小受信感度と同程度に微弱な時である。この場合、可変利得増幅器の雑音指数を可能な限り最小にすることが望ましい。したがって、カスコード増幅部１０Ａを２個のトランジスタ、すなわち、１個のカスコード増幅器で構成することで、トランジスタのレイアウト面積を小さく抑え、寄生容量や寄生抵抗を小さくすることができる。

ここで、抵抗ＲＬの抵抗値をＲＬ、抵抗６１Ａの抵抗値をＲｆ１、トランジスタＭ１の相互コンダクタンスをｇｍとすると、最大利得時の可変利得増幅器の入力インピーダンスＺｉｎは次式のように近似できる。なお、リアクタンス成分は無視している。

上式より、可変利得増幅器の入力インピーダンスは、トランジスタＭ１のサイズとバイアス電流、さらに負荷抵抗値、フィードバック抵抗値で決まると言える。抵抗フィードバックにより、可変利得増幅器の入力インピーダンスはＭＯＳトランジスタのゲートインピーダンスよりも小さくなる。その効果を利用して、全帯域において可変利得増幅器の入力インピーダンスがアンテナの特性インピーダンスと同程度となるように設計することが好ましい。

また、全帯域において利得が可能な限り一定で、雑音指数は最小となるように素子サイズや動作状態を設計することが好ましい。最大利得動作時の可変利得増幅器の利得Ｇは、上と同じ条件で次式のように近似できる。

上式より、可変利得増幅器の利得もまた、トランジスタＭ１のサイズとバイアス電流、さらに負荷抵抗値、フィードバック抵抗値で決まると言える。したがって、入力インピーダンスと利得の最適化を図ることが可能である。

利得を最大から１段階下げる場合、制御回路４０は、カスコード増幅部１０Ｂにおけるすべてのカスコードトランジスタおよびカスコード増幅部１０Ｂに接続されたフィードバック回路６０Ｂをオン制御し、その他のカスコードトランジスタ、フィードバック回路６０Ａおよび６０Ｃをオフ制御する。信号入力端ＲＦＩＮに入力された高周波信号は、ＤＣカット容量Ｃ１および容量Ｃ２によってＤＣカットおよび減衰した後、カスコード増幅部１０Ｂに入力される。

ここで問題となるのは、利得と雑音指数を所望の値に設定すると、入力インピーダンスがアンテナの特性インピーダンスよりも大きくなってしまうことである。その結果、入力信号がアンテナ側に反射され、損失してしまう。そこで、制御回路４０は、カスコード増幅部１０Ａ以外を動作させる場合には減衰回路５０をオン制御する。なお、可変利得増幅器の入力インピーダンスは、減衰回路５０における抵抗Ｒ０の抵抗値に支配される。したがって、カスコード増幅部１０Ａ以外を動作させる場合における可変利得増幅器の入力インピーダンスがアンテナの特性インピーダンスと同程度となるように、抵抗Ｒ０および抵抗６１Ａ〜６１Ｃの抵抗値を決定することが好ましい。

さらに利得を下げる場合、制御回路４０は、カスコード増幅部１０Ｂにおけるカスコードトランジスタおよびカスコード電流源部２０におけるカスコードトランジスタを適宜オン／オフ制御する。この詳細については第１の実施形態で説明したとおりである。

以上、本実施形態によると、可変利得増幅器が最大利得で動作する場合に雑音指数を低くすることができる。また、抵抗フィードバックにより利得帯域が広帯域化されるとともに、入力インピーダンスをアンテナの特性インピーダンスと同程度に小さくすることができる。また、入力信号強度に合わせて動作させるカスコード増幅部を切り替えても、可変利得増幅器の入力インピーダンスを所望の値に維持することができ、また、入力信号を十分に減衰させることができるため可変利得増幅器の線形性劣化を抑えることができる。

なお、上記のフィードバック回路６０Ａ〜６０Ｃに代えて、図３に示したような、カスコード増幅部の出力を受けるバッファ回路６４および制御回路４０に制御されるスイッチ６３を直列接続して構成したフィードバック回路６０’を用いてもよい。フィードバック回路６０’もまた可変利得増幅器の入力インピーダンスをアンテナの特性インピーダンスと同程度に小さくすることができる。

（第３の実施形態）
通常、ＣＭＯＳプロセスの容量とシリコン基板との間には大きな寄生容量が存在するため、基板の抵抗成分が高周波信号のＳ／Ｎ特性を劣化させる。すなわち、図２に示したＤＣカット容量Ｃ１を集積回路中に設けると、利得最大時の雑音指数が劣化してしまう。ＤＣカット容量Ｃ１は集積回路の外部に設けることが好ましい。

図４は、第３の実施形態に係る可変利得増幅器の構成を示す。本実施形態に係る可変利得増幅器は、図２に示した可変利得増幅器の各構成要素のうちＤＣカット容量Ｃ１以外を集積回路１００に設け、ＤＣカット容量Ｃ１を集積回路１００の外部に設けた構成をしている。ＤＣカット容量Ｃ１は、ボード上やモジュール中、またはパッケージ中にあってもかまわない。

単にＤＣカット容量Ｃ１を外部に設けた構成では、スイッチ５１がオンしたときに、カスコード増幅部１０Ａの入力端に接続されたバイアス抵抗Ｒｂおよび抵抗Ｒ０を介してリーク電流が流れてしまう。特に高温での動作時には、スイッチ５１を構成するトランジスタの閾値が低下し、オン抵抗も低下してしまうので、望ましくないリーク電流が増加してしまう。そこで、抵抗Ｒｂに直列にスイッチ７１を挿入する。すなわち、バイアス回路７０は、直列接続された抵抗Ｒｂと制御回路４０によって制御されるスイッチ７１で構成される。制御回路４０は、スイッチ５１をオン制御する場合、スイッチ７１をオフ制御する。これにより、リーク電流が抑制される。

以上、本実施形態によると、Ｑ値の高いＤＣカット容量Ｃ１を用いて入力信号のＳ／Ｎ特性の劣化を抑制することができる。

（第４の実施形態）
ＭＯＳトランジスタのｇｍは、同じバイアス電流条件下でのバイポーラトランジスタのｇｍと比較すると小さい。そのため、上記の各実施形態に係る可変利得増幅器だけで、消費電流を極力抑えつつ、所望の可変利得範囲（一般的に４０ｄＢ程度である）を線形性や雑音指数の劣化なしに実現することは困難である。

図５は、第４の実施形態に係る可変利得増幅器の構成を示す。本実施形態に係る可変利得増幅器は、フィードバック回路を有する図４に示したような可変利得増幅器と、フィードバック回路のない図１に示したような可変利得増幅器とをカスケード接続した構成をしている。好ましくは、前段の可変利得増幅器の利得切り替え幅は大きくし、後段の可変利得増幅器の利得切り替え幅は小さくする。これにより、利得を広範囲に切り替えても雑音特性、線形性、入力インピーダンスの劣化を抑制することができる。

（高周波信号受信装置の実施形態）
図６は、高周波信号受信装置の一実施形態を示す。高周波信号受信装置は、例えば、ワンセグチューナ、ＵＷＢ（Ultra Wide Band）通信装置などである。アンテナ１０１で受信した高周波信号は、マッチング回路１０２を介して可変利得低雑音増幅器１０３に入力される。可変利得低雑音増幅器１０３で増幅された信号は、高周波電力検波回路１０４およびミキサ１０５に供給される。ミキサ１０５は、可変利得低雑音増幅器１０３の出力とローカル信号発生器１０６から出力されるローカル信号とを混合して、入力信号を中間周波数（ＩＦ）にダウンコンバージョンする。ミキサ１０５の出力は、ＩＦバンドパスフィルタ１０７を介して可変利得ＩＦ増幅器１０８に供給される。可変利得ＩＦ増幅器１０８で増幅された信号は、Ａ／Ｄ変換器１０９およびＩＦ電力検波回路１１０に供給される。Ａ／Ｄ変換器１０９は、入力された信号をデジタル信号に変換する。デジタル信号プロセッサ１１１は、Ａ／Ｄ変換器１０９のデジタル出力を復調する。

制御回路１１２は、高周波電力検波回路１０４およびＩＦ電力検波回路１１０のそれぞれの検波結果に基づいて、可変利得低雑音増幅器１０３および可変利得ＩＦ増幅器１０８のそれぞれの利得を切り替える。例えば、最小受信感度レベルであった受信信号の電力レベルが高くなった場合、制御回路１１２は、Ａ／Ｄ変換器１０９の入力信号が歪まないように、可変利得ＩＦ増幅器１１０の利得を下げてから可変利得低雑音増幅器１０３の利得を下げるように最適制御を行う。逆に、例えば、許容最大入力レベルであった受信信号の電力レベルが低くなった場合、制御回路１１２は、可変利得低雑音増幅器１０３の利得を、Ａ／Ｄ変換器１０９の入力信号が歪まないレベルにまで上げてから可変利得ＩＦ増幅器１１０の利得を上げるように最適制御を行う。

上記の高周波信号受信装置において、可変利得低雑音増幅器１０３および制御回路１１２からなる部分に上記の各実施形態に係る可変利得増幅器を適用することができる。これにより、低電圧で動作する高性能の高周波信号受信装置を実現することができる。

本発明に係る可変利得増幅器は、可変利得範囲が広く、また、利得を変化させても低雑音性および線形性を良好に保つことができるため、地上波デジタルテレビチューナやケーブルテレビチューナ等の通信装置に有用である。

１０カスコード増幅部
１０Ａカスコード増幅部
１０Ｂカスコード増幅部
１０Ｃカスコード増幅部
１１ｎカスコード増幅器
２０カスコード電流源部
２１ｍカスコード電流源
３０負荷回路
３０’ 負荷回路
４０制御回路
５０減衰回路
６０Ａフィードバック回路
６０Ｂフィードバック回路
６０Ｃフィードバック回路
６０’ フィードバック回路
７０バイアス回路
Ｃ１ＤＣカット容量

Claims

２個のトランジスタで構成されたカスコード増幅器が１個でまたは複数個並列接続されて構成され、入力端どうしが容量を介して接続された複数のカスコード増幅部と、
２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、
前記複数のカスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、
前記複数のカスコード増幅部のいずれか一つが動作するように、かつ、前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている
ことを特徴とする可変利得増幅器。
請求項１の可変利得増幅器において、
当該可変利得増幅器の入力端と前記複数のカスコード増幅部のいずれか一つの入力端との間に接続されたＤＣカット容量と、
当該可変利得増幅器の入力端とグランドとの間に接続されたオン／オフ切り替え可能な減衰回路と、
前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備え、
前記制御回路は、前記複数のカスコード増幅部のうち前記ＤＣカット容量が接続された初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するものである
ことを特徴とする可変利得増幅器。
請求項１の可変利得増幅器において、
前記複数のカスコード増幅部のうち外部のＤＣカット容量が接続される初段のカスコード増幅部の入力端とグランドとの間に設けられたオン／オフ切り替え可能な減衰回路と、
前記初段のカスコード増幅部の入力端に接続されたオン／オフ切り替え可能なバイアス回路と、
前記複数のカスコード増幅部のそれぞれの入出力端間に接続されたオン／オフ切り替え可能な複数のフィードバック回路とを備え、
前記制御回路は、前記初段のカスコード増幅部を動作させる場合、前記減衰回路をオフ制御するとともに前記バイアス回路および前記初段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御し、それ以外の後段のカスコード増幅部を動作させる場合、前記減衰回路および前記後段のカスコード増幅部の入出力端間に接続されたフィードバック回路をオン制御するとともに前記バイアス回路をオフ制御するものである
ことを特徴とする可変利得増幅器。
請求項２および３のいずれか一つの可変利得増幅器において、
前記複数のフィードバック回路は、それぞれ、抵抗、容量、および前記制御回路に制御されるスイッチが直列接続されたものである
ことを特徴とする可変利得増幅器。
請求項２および３のいずれか一つの可変利得増幅器において、
前記複数のフィードバック回路は、それぞれ、前記カスコード増幅部の出力を受けるバッファ回路および前記制御回路に制御されるスイッチが直列接続されたものである
ことを特徴とする可変利得増幅器。
請求項１から３のいずれか一つの可変利得増幅器において、
前記負荷回路は、１個の抵抗からなる、または直列接続された抵抗およびインダクタからなる
ことを特徴とする可変利得増幅器。
請求項２および３のいずれか一つの可変利得増幅器において、
前記減衰回路は、抵抗および前記制御回路に制御されるスイッチが直列接続されたものである
ことを特徴とする可変利得増幅器。
請求項３の可変利得増幅器において、
前記バイアス回路は、抵抗および前記制御回路に制御されるスイッチが直列接続されたものである
ことを特徴とする可変利得増幅器。
２個のトランジスタで構成されたカスコード増幅器が複数個並列接続されて構成されたカスコード増幅部と、
２個のトランジスタで構成されたカスコード電流源が複数個並列接続されて構成されたカスコード電流源部と、
前記カスコード増幅部の出力端および前記カスコード電流源部の出力端が共通に接続された負荷回路と、
前記負荷回路に流れる電流が一定となるように、前記カスコード増幅器におけるカスコードトランジスタおよび前記カスコード電流源におけるカスコードトランジスタのオン／オフ制御をする制御回路とを備えている
ことを特徴とする可変利得増幅器。
請求項１および９のいずれか一つの可変利得増幅器を備えている
ことを特徴とする高周波信号受信装置。