JP5295439B2 - 酸化物半導体薄膜層を有する積層構造の製造方法 - Google Patents
酸化物半導体薄膜層を有する積層構造の製造方法 Download PDFInfo
- Publication number
- JP5295439B2 JP5295439B2 JP2013011206A JP2013011206A JP5295439B2 JP 5295439 B2 JP5295439 B2 JP 5295439B2 JP 2013011206 A JP2013011206 A JP 2013011206A JP 2013011206 A JP2013011206 A JP 2013011206A JP 5295439 B2 JP5295439 B2 JP 5295439B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide
- film
- laminated structure
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置(LCD)のみならず、エレクトロルミネッセンス表示装置(EL)や、フィールドエミッションディスプレイ(FED)等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が多用されている。
例えば、特許文献1や、特許文献2等には、酸化亜鉛を高温で結晶化し薄膜トランジスタを構成する方法が記載されている。また、薄膜トランジスタを得る工程で、非晶質酸化物膜をパターニングした後に結晶化を行い、高移動度を実現した例が報告されている(特許文献3)。
1.酸化物層と絶縁層からなる積層構造であって、
前記酸化物層のキャリア濃度が1018/cm3以下、平均結晶粒径が1μm以上であり、
前記酸化物層の結晶が、前記絶縁層の表面に柱状に配置していることを特徴とする積層構造。
2.前記酸化物層を構成する材料が、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム、及びSnをドープした酸化インジウムからなる群から選ばれることを特徴とする1に記載の積層構造。
3.前記Gaをドープした酸化インジウムの原子比Ga/(Ga+In)が0.01〜0.09であることを特徴とする2に記載の積層構造。
4.前記Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることを特徴とする2に記載の積層構造。
5.酸化物層と絶縁層からなる積層構造の製造方法であって、
(1)絶縁層を設ける工程と
(2)前記絶縁層上に、20×20μm2におけるRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲となる様に酸化物薄膜を成膜する工程と
(3)得られた薄膜を150〜500℃で加熱処理する工程と
を有することを特徴とする積層構造の製造方法。
6.前記酸化物層の成膜を、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一以上の分子とを含有する混合気体の雰囲気下において行うことを特徴とする5に記載の積層構造の製造方法。
7.前記酸化物層の成膜を、希ガス原子と、少なくとも水分子とを含有する混合気体の雰囲気下において行うことを特徴とする6に記載の積層構造の製造方法。
8.前記雰囲気中に含まれる水分子の割合が分圧比で0.1%〜25%であることを特徴とする7に記載の積層構造の製造方法。
9.前記酸化物層が、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム及びSnをドープした酸化インジウムからなる群から選ばれる材料からなることを特徴とする5〜8のいずれかに記載の積層構造の製造方法。
10.前記Gaをドープした酸化インジウムの原子比Ga/(Ga+In)が0.01〜0.09であることを特徴とする9に記載の積層構造の製造方法。
11.前記Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることを特徴とする9に記載の積層構造の製造方法。
12.前記工程(2)の酸化物層の成膜を、
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行うことを特徴とする5〜11のいずれかに記載の積層構造の製造方法。
13.前記交流電源の交流パワー密度を3W/cm2以上、20W/cm2以下とすることを特徴とする12に記載の積層構造の製造方法。
14.前記交流電源の周波数が10kHz〜1MHzであることを特徴とする12又は13に記載の積層構造の製造方法。
15.5〜14のいずれかの製造方法により製造された積層構造。
16.1〜4及び15のいずれかに記載の積層構造中の酸化物層をチャネル層とし、絶縁層をゲート絶縁膜とし、
該酸化物層上に少なくともSiNxを含有する保護膜を備えることを特徴とする薄膜トランジスタ。
17.16に記載の薄膜トランジスタを備えることを特徴とする表示装置。
ここで、薄膜が非晶質であるとは、X線結晶構造解析により、ハローパターンが観測され、結晶構造が特定できないことを意味する。
また、本発明の積層構造における結晶質酸化物半導体薄膜は、いわゆるグレイン−サブグレイン構造を有しており、1μm以上の平均結晶粒径を備える結晶粒はグレイン、絶縁層の表面に柱状に配置している結晶はサブグレインを意味する。
Snをドープした酸化インジウムの原子比Sn/(Sn+In)が0.001〜0.05であることが好ましく、0.002〜0.02であることがより好ましい。同様にSnをドープした酸化インジウム薄膜における錫金属とインジウム金属の原子比Sn/(Sn+In)が0.05を超えると、Inに固溶したSnがドナーの役割を果たし、キャリア濃度の上昇により半導体化しないおそれがある。
酸化物層のキャリア濃度は、ホール効果測定方法により測定することができる。詳細は実施例に記載の通りである。
ただし、酸化物層の平均結晶粒径は、走査イオン顕微鏡(SIM:Scanning Ion Microscopy)や走査型電子顕微鏡(SEM:Scanning Electron Microscope)により、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値として求めてもよく、上記EBSPによって得られる平均結晶粒径と同様の結果が得られる。
物質は、電子が照射されると、元素特有のX線(特性X線)を放出する。このX線のエネルギーを解析することにより、元素を同定することができる(エネルギー分散X線分光分析:EDX分析)。電子線を細く絞って走査することにより、元素毎の分布を見ることもできる(面分析)。また、電子線を一点に数十秒照射し、放出されたX線の強度を解析することにより、元素量の比(組成)が分かる(定量分析)。
上記結晶粒界は、例えば35μm四方の枠内で観測される。
方位差2°以上15°未満の結晶粒界が60%未満であると、酸素欠陥が多く、薄膜中のキャリア濃度が1018cm−3より大きくなるおそれがある。方位差2°以上15°未満の結晶粒界が90%超であると、TFT特性(移動度、閾値電圧、S値等)がばらつくおそれがある。
また、結晶方位データから、結晶粒の方位分布=集合組織や結晶相分布を解析できる。ここで擬菊池パターンとは、試料に電子を照射した時、反射電子が試料中の原子面によって回折されることによるバンド状のパターンである。バンドの対称性が結晶系に対応し、バンドの間隔が原子面間隔に対応している。
(1)強度分布の情報:Image Quality(IQ)マップ、Confidence Index(CI)マップ等
(2)方位データの情報:Inverse pole figure (IPF)マップ(方位マップ)、極点図、逆極点図等
(3)方位差データの情報:結晶粒界、残留歪みマップ等
(4)相情報:結晶系の違いによる相マップ等
KFM法は導電性プローブを振動させながら探針と試料間に交流電圧を印加し、静電気力によるカンチレバーの振動を検出することにより、表面電位を測定するものである。粒界近傍における局所的な表面電位の測定を行うことで、個々の粒界におけるポテンシャル障壁の高さを決定することができる。
酸化物層の作製方法の詳細は、後述する本発明の積層構造の製造方法で説明する。
具体的に、ICP−AESを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ(約6000〜8000℃)に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は10−7〜10−8秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長(スペクトル線)を示すため、スペクトル線の有無により元素の存在を確認できる(定性分析)。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。
しかしながら、DCスパッタリング時の水導入成膜等の検討についてはなされておらず、薄膜堆積時に微結晶が生成するおそれがあった。微結晶が生成した薄膜をアニールすると結晶の方位ずれ等が発生し、酸素欠損が多い薄膜となり、TFTがノーマリーオンの特性を示す等のおそれがあった。
(1)絶縁層を設ける工程と
(2)前記絶縁層上に、20×20μm2におけるRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲となる様に前記酸化物薄膜を成膜する工程と
(3)得られた薄膜を150〜500℃で加熱処理する工程と
を有することを特徴とする。
本発明の方法において用いることができる絶縁層の構成は、本発明の積層構造の説明において説明した通りである。また、絶縁層の作製方法は特に限定されず、公知の方法を用いればよい。絶縁層は、単独の層であってもよいし、例えば、熱酸化膜付きの導電性シリコン基板等の、熱酸化膜がゲート絶縁膜(積層構造における絶縁層)として機能し、導電性シリコン部がゲート電極として機能するものであってもよい。
本発明の方法における酸化物層(酸化物薄膜)は、薄膜堆積直後にアモルファス構造を有しているが、その酸化物薄膜の表面粗さの二乗平均の平方根(Rrms(root−mean−square−roughness))が酸化物薄膜の20×20μm2の領域において、Rrms=1.0〜5.3Åの範囲であることが必要であり、好ましくはRrms=1.0〜4.1Åの範囲であり、特に好ましくはRrms=1.0〜3.1Åの範囲である。Rrmsが5.3Åを超えた場合、絶縁層基板表面からサンプル表面に対して柱状に結晶が配置せずに良好なTFT特性が得られないおそれがある。ここで、酸化物薄膜(酸化物層)の結晶が柱状に配置するとは、前述した通り透過電子顕微鏡(TEM:Transmission Electron Microscope)で基板からサンプル表面にかけて観察した結果に基づいて判定される。
上記材料からなる酸化物層を得るには、上記組成を有する酸化物焼結体からなるターゲットを用いてスパッタリングすることが好ましい。
Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることが好ましく、0.01〜0.04であることがより好ましく、0.01〜0.03であることが特に好ましい。同様にAlをドープした酸化インジウム薄膜におけるアルミニウム金属とインジウム金属の原子比Al/(Al+In)が0.05を超えるとドーパントであるAlが凝集し、Rrmsが増加するおそれがある。
Snをドープした酸化インジウムの原子比Sn/(Sn+In)が0.001〜0.05であることが好ましく、0.002〜0.02であることがより好ましい。同様にSnをドープした酸化インジウム薄膜における錫金属とインジウム金属の原子比Sn/(Sn+In)が0.05を超えると、Inに固溶したSnがドナーの役割を果たし、キャリア濃度の上昇により半導体化しないおそれがある。
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも1つを、分岐して接続された2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも1つを分岐して2枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
また、1辺が1mを超える大面積基板にスパッタ成膜する場合には、たとえば特開2005−290550号公報記載のような大面積生産用のACスパッタ装置を使用することが好ましい。
工程(3)は、工程(1)及び(2)で得られた非晶質酸化物薄膜を加熱処理(アニール)して、結晶質に変化させる工程である。
上記工程(1)及び(2)で得られたRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲の非晶質酸化物薄膜を150〜500℃で加熱することにより、薄膜を結晶化させて酸化物層(結晶質酸化物薄膜)を得る。加熱温度は、150〜400℃であることが好ましく、200〜350℃であることがより好ましい。加熱温度が150℃未満であると、結晶化が不十分であるおそれがあり、500℃を超えると、素子の破壊を招くおそれがある。
加熱(結晶化)時間は、通常15分〜3.5時間であり、好ましくは15分〜2.5時間である。
また、酸素欠損が少ないため、キャリア濃度を1018/cm3以下に制御することができる。
尚、原子が規則的に並んだ結晶にX線が入射すると、特定の方向で強いX線が観察され、回折現象を生じる。これは、それぞれの位置で散乱されるX線の光路差が、X線の波長の整数倍になっていると、波の位相が一致するため、波の振幅が大きくなることで説明される。
物質はそれぞれに特有な規則性を持つ結晶をつくることから、X線回折では化合物の種類を調べることができる。また、結晶の大きさ(結晶の秩序性)、材料中に存在する結晶の方位の分布状態(結晶配向)、結晶に掛かる残留応力の評価を行うこともできる。
本発明の方法における酸化物層(酸化物薄膜)は、密度が高い方が望ましく、特に好ましくは6.2g/cm3以上7.1g/cm3以下である。
前述した本発明の酸化物薄膜及び上記本発明の製造方法によって製造された積層構造は薄膜トランジスタに使用できる。特に、積層構造中の酸化物層をチャネル層として使用できる。
本発明の薄膜トランジスタにおけるゲート絶縁膜は、本発明の積層構造中の絶縁層からなり、その構成については上述した通りである。
上記本発明の積層構造中の酸化物層からなるチャネル層を用いることで、バッファー層が不要となり、チャネル層に直接保護膜を設けることができる。このため、製造工程を簡略化させることができる。
酸化物半導体層の結晶性の低下やTFTの信頼性低下を防ぐために、酸化物半導体層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理、又は亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、酸化物半導体膜の結晶性の低下やTFTの信頼性低下を防ぐことができる。
ゲート絶縁膜の膜厚は、通常5〜400nmであり、好ましくは50〜300nmである。
特にボトムゲート構成が、アモルファスシリコンやZnOの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成トップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
[1]ホール効果測定用素子、XRD評価用素子、AFM評価用素子、SIM評価用素子、断面TEM評価用素子の作製
マグネトロンスパッタリング装置に、表1に示す組成の4インチターゲットを装着し、基板(積層構造における絶縁層)としてスライドガラス(コーニング社製♯1737)をそれぞれ装着した。DCマグネトロンスパッタリング法により、下記の条件でスライドガラス上に膜厚50nmの非晶質膜を成膜した。成膜時には、表1に示す分圧比でArガス、O2ガス、及びH2Oガスを導入した。非晶質膜を形成した基板を大気中で300℃で1時間加熱し、非晶質膜をそれぞれ結晶化して酸化物半導体膜(積層構造における酸化物層)を形成した。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
ホール効果測定用素子をResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表1に示す。
基板温度:25℃
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、O2ガス、H2Oガス(分圧は表1を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:DC100W
S(基板)−T(ターゲット)距離:70mm
上記[1]と同一のスパッタ条件で、基板に膜厚100nmの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜(積層構造における絶縁層)として機能し、導電性シリコン部がゲート電極として機能する。
作製した薄膜トランジスタについて、電界効果移動度(μ)、S値及び閾値電圧(Vth)を評価した。これらの特性値は、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表1に示す。
ガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。参考例1〜3の薄膜堆積直後のX線チャートをそれぞれ図1に示す。
薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、大気下で300℃×1h加熱処理(アニール)後に回折ピークが観測され、結晶化していることが分かった。参考例1〜3の加熱処理(アニール)後のX線チャートをそれぞれ図2に示す。
チャートを分析した結果、参考例1〜3の結晶化後の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDS(Joint Committee of Powder Diffraction Standards)カードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
参考例4〜13の薄膜についても参考例1〜3と同様に薄膜堆積直後は非晶質であり、大気下で300℃×1hアニール後に酸化インジウムのビックスバイト構造のみが観測された。
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
ガラス基板上に作製した参考例1の薄膜について、酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、2.3Åと非常に平坦であった。参考例2〜13のRrmsの結果についても表1に示す。
ガラス基板上に作製した参考例1の薄膜について、SIM測定を実施した。装置は、日立製集束イオンビーム加工観察装置 FB−2100を利用し、加速電圧は40kVである。
参考例1の300℃×1h加熱結晶化後の結果を図3に示す(図3の観察倍率は、×10000であり、35μm四方のSIM像の一部拡大図である。)。
結晶粒が観測され、平均結晶粒径は2.1μmであった。
酸化物半導体薄膜の平均結晶粒径は、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値で求めた。参考例2〜13の平均結晶粒径については、表1に示す。
ガラス基板上に作製した参考例1の薄膜について、断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡 HF−2100を利用し、加速電圧は200kVである。
参考例1の300℃×1h加熱結晶化後の薄膜断面のTEM像を図4に示す(図4の観察倍率は、×100000であり、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図である。)。
図4に示すように基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
参考例2〜13についても基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
酸化物半導体膜の成膜に用いるターゲット、並びにそのスパッタ条件及び加熱処理(アニーリング)条件を、表2に記載の組成を有するターゲット及び条件に変更した他は参考例1と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、評価した。結果を表2に示す。
参考例と同様の条件でガラス基板上に成膜した薄膜について、薄膜堆積直後及び加熱処理後にX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。比較例1の薄膜のX線チャートをそれぞれ図5に示す。
薄膜堆積直後に回折ピークが観測され結晶化していることが分かった。また、大気下で300℃×1hアニール後に回折ピークの半値幅が広がった。
チャートを分析した結果、比較例1の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDS(Joint Committee of Powder Diffraction Standards)カードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
比較例2,3,5,7についても薄膜堆積直後に結晶化していることが分かり、酸化インジウムのビックスバイト構造のみが観測された。
比較例4、6については、薄膜堆積直後は非晶質であり、大気下で300℃×1h加熱処理(アニール)後に結晶化し、酸化インジウムのビックスバイト構造のみが観測された。
ガラス基板上に作製した比較例1の酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、8.6Åと参考例1〜13に比べて粗いことが分かった。比較例2〜7のRrmsの結果についても表2に示す。
ガラス基板上に作製した比較例1の薄膜について、参考例1〜13と同様の測定条件でSIM測定を実施した。装置は、日立製集束イオンビーム加工観察装置FB−2100を利用し、加速電圧は40kVである。
比較例1の300℃×1h加熱処理後の結果を図6に示す(図6の観察倍率は、×10000であり、35μm四方のSIM像の一部拡大図である)。
結晶粒が観測され、平均結晶粒径は0.57μmであった。
酸化物半導体薄膜の平均結晶粒径は、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値で求めた。比較例2〜7の平均結晶粒径については、表2に示す。平均結晶粒径は、1μm未満であった。
ガラス基板上に作製した比較例1の薄膜について、参考例1〜13と同様の測定条件で断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。
比較例1の300℃×1h加熱処理後の薄膜断面のTEM像を図7に示す(図7の観察倍率は、×100000、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図)。
図7に示すように膜中に微結晶が観測された。比較例2〜7についても比較例1と同様に膜中に微結晶が観測された。
ホール効果測定用素子をResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表2に示す。比較例1〜7のキャリア濃度は1018cm−3超であり、酸素欠陥が多い薄膜であることが分かった。
また、作製した薄膜トランジスタについて、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表2に示す。表2に示すように比較例1〜7の素子については、キャリア濃度は1018cm−3を超えるためノーマリーオンの特性が得られた。
特開2005−290550号公報に開示された成膜装置を用い、表3に示す条件でACスパッタリングを行い、下記条件で非晶質膜を成膜し、加熱処理を行った他は参考例1と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、評価した。結果を表3に示す。
Zn/(Zn+In)=0.04であり、幅200mm、長さ1700mm、厚さ10mmの6枚のターゲット31a〜31fを用い、各ターゲット31a〜31fを基板の幅方向に平行に、距離が2mmになるように配置した。磁界形成手段40a〜40fの幅はターゲット31a〜31fと同じ200mmであった。ガス供給系からスパッタガスであるArと、H2Oをそれぞれ99:1の流量比で系内に導入した。このときの成膜雰囲気は0.5Paとなった。交流電源のパワーは3W/cm2(=10.2kW/3400cm2)とし、周波数は10kHzとした。
以上の条件で10秒成膜し、得られたインジウム亜鉛酸化物(IZO)の膜厚を測定すると15nmであった。成膜速度は90nm/分と高速であり、量産に適している。また、このようにして得られたIZO付きガラス基板を電気炉に入れ、空気中400℃、15分の条件で熱処理後、1cm2のサイズに切出し、4探針法によるホール測定を行った。その結果、キャリア濃度が1.5×1016cm−3となり、十分半導体化していることが確認できた。
ターゲット組成とスパッタ条件を添付表のように変更した他は実施例14と同様にして半導体薄膜を得た。また、実施例14と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、実施例14と同様にして評価した。ホール測定の結果、いずれも半導体化していることを確認した。結果を表3に示す。
出力パワー(交流パワー密度)を22W/cm2に増加させ、高速成膜を行った。これにより成膜速度は75nm/分となったが、この薄膜ではサンプル表面に対して柱状の結晶が配置せずにキャリア濃度が7.5×1018cm−3と半導体化しなかった。
[1]EBSP測定用素子、ホール効果測定用素子、XRD評価用素子、AFM評価用素子、断面TEM評価用素子の作製
マグネトロンスパッタリング装置に、表4に示す組成の4インチターゲットを装着し、基板として膜厚100nmの熱酸化膜付きの導電性シリコン基板、導電性シリコン基板、スライドガラス(コーニング社製♯1737)をそれぞれ装着した。導電性シリコン基板上に絶縁層としてCVDでSiOxを100nm形成した。その後、表4に示すように絶縁層に対し、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施した。
非晶質膜を処理した基板を表4に示す酸素分圧、昇温速度、加熱処理温度、加熱処理時間で非晶質膜をそれぞれ結晶化して酸化物半導体膜を形成した。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
ホール効果測定用素子は、ガラス基板上に成膜した基板を用いてResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。
基板温度:表4を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、O2ガス、H2Oガス(分圧は表4を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:DC100W
S(基板)−T(ターゲット)距離:70mm
基板として、膜厚100nmの熱酸化膜(SiOx)付きの導電性シリコン基板、又はCVDで成膜した膜厚100nmのSiOx付き導電性シリコン基板を使用した。SiOx膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。その後、表4に示すようにSiOx膜に対し、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施した。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
基板温度:表4を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、O2ガス、H2Oガス(分圧は表4を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:100W
S(基板)−T(ターゲット)距離:70mm
酸化物半導体層の処理後にプラズマCVD法(PECVD)にてSiNxを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。
作製した薄膜トランジスタについて、電界効果移動度(μ)、S値及び閾値電圧(Vth)を評価した。半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表4に示す。
膜厚100nmの熱酸化膜(SiOx)付きの導電性シリコン基板、又はCVDで成膜した膜厚100nmのSiOx付き導電性シリコン基板に成膜した薄膜についてEBSP装置(EDAX(TSL)社製 Hikari High Speed EBSD Detector、OIM解析ソフト ver.5.2)により結晶粒界を調べた。加速電圧8kVの電子ビームを用いた。
結晶粒内の微細構造を解析するために、EBSPの方位角マッピングを行い、方位差2°以上5°未満、5°以上15°未満、15°以上180°未満の3つに分離した。方位差データを図10に示す。
方位差15°以上の成分で囲まれる領域を結晶粒として平均結晶粒径を解析した結果、平均結晶粒径は10.6μmであった。参考例20〜27に対しても平均結晶粒径は1.0μm以上であった。
参考例20〜27に対しても全結晶粒界中に占める方位差が2°以上15°未満の粒界が占める割合を算出したところ60%以上90%以下であった。
参考例19の逆極点図上に測定点をドットで示したマップを図12に示す。方位マップで示されているのと同様に(111)、(001)、(101)面の配向が観測されていることが分かる。
参考例19〜27のガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。
薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、表4の条件でアニール後に回折ピークが観測され、結晶化していることが分かった。
チャートを分析した結果、参考例19〜27の結晶化後の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDSカードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
ガラス基板上に作製した参考例19の薄膜について、酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、1.8Åと非常に平坦であった。参考例20〜27のRrmsの結果についても表4に示す。
ガラス基板上に作製した参考例19〜27の薄膜について、断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。
参考例1〜13及び実施例14〜18と同様に基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
[1]薄膜トランジスタ及び薄膜評価用素子の作製
酸化物半導体膜の成膜に用いるターゲット、並びにそのスパッタ条件及びアニーリング条件を、表5に記載の組成を有するターゲット及び条件に変更し、酸化物半導体膜に対してオゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施さなかった以外は参考例19〜27と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、評価した。結果を表5に示す。
膜厚100nmの熱酸化膜付きの導電性シリコン基板、又はCVDで成膜した膜厚100nmのSiOx付き導電性シリコン基板に成膜した薄膜についてEBSP装置(EDAX(TSL)社製 Hikari High Speed EBSD Detector、OIM解析ソフト ver.5.2)により結晶粒界を調べた。加速電圧8kVの電子ビームを用いた。
結晶粒の構造を解析するために、EBSPの方位角マッピングを行い、方位差2°以上5°未満、5°以上15°未満、15°以上180°未満の3つに分離した。方位差データを図14に示す。方位差15°以上の成分で囲まれる領域を結晶粒として平均結晶粒径を解析した結果、平均結晶粒径は0.137μmであった。比較例10〜13に対しても平均結晶粒径は1.0μm未満であった。
参考例19〜27と異なり結晶粒内には、2°以上5°未満、5°以上15°未満の粒界はほとんど観測されなかった。それぞれの粒界が全粒界に占める割合を算出したところ、方位差が2°以上5°未満は9.6%、5°以上15°未満は5.4%、15°以上180°未満は85%であった。以上の結果から、全結晶粒界中に2°以上15°未満の粒界が占める割合は、15.0%であった。比較例10〜13に対しても全結晶粒界中に占める方位差が2°以上15°未満の粒界が占める割合を算出したところ60%未満であった。
方位差が2°以上5°未満、5°以上15°未満の結晶粒界が観測されないため微細な構造は観測されなかった。15°以上180°未満の結晶粒界に対応する形で、(111)面に優先配向した結晶粒が観測された。図16には、比較例9の逆極点図上に測定点をドットで示したマップを示す。方位マップで示されているのと同様に(111)優先配向であることが分かる。
参考例19〜27と同様の条件でガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。比較例9〜13の薄膜は、薄膜堆積直後に回折ピークが観測され結晶化していることが分かった。また、表5の条件で薄膜堆積直後の膜をアニールした。
チャートを分析した結果、比較例9〜13の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDSカードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
ガラス基板上に作製した比較例9の酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、8.6Åと参考例19〜27に比べて粗いことが分かった。比較例10〜13のRrmsの結果についても表5に示す。
ガラス基板上に作製した比較例9〜13の薄膜について、参考例19〜27と同様の測定条件で断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。結果を表5に示す。
ホール効果測定用素子をResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表5に示す。比較例9〜13のキャリア濃度は1018cm−3超であり、酸素欠陥が多い薄膜であることが分かった。
また、作製した薄膜トランジスタについて、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表5に示す。表5に示すように比較例9〜13の素子については、キャリア濃度が1018cm−3を超えるためノーマリーオンの特性が得られた。
[1]KFM測定用素子、ホール効果測定用素子、XRD評価用素子、AFM評価用素子、断面TEM評価用素子の作製
マグネトロンスパッタリング装置に、表6に示す組成の4インチターゲットを装着し、基板として膜厚100nmの熱酸化膜付きの導電性シリコン基板及びスライドガラス(コーニング社製♯1737)をそれぞれ装着した。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
ホール効果測定用素子は、ガラス基板上に成膜した基板を用いてResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表6に示す。
基板温度:表6を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、O2ガス、H2Oガス(分圧は表6を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:DC100W
S(基板)−T(ターゲット)距離:70mm
基板として、膜厚100nmの熱酸化膜(SiOx)付きの導電性シリコン基板を使用した。SiOx膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
基板温度:表6を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、O2ガス、H2Oガス(分圧は表6を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:100W
S(基板)−T(ターゲット)距離:70mm
作製した薄膜トランジスタについて、電界効果移動度(μ)、S値及び閾値電圧(Vth)を評価した。半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。図18に参考例28の伝達特性の結果(ドレイン電圧は0.1、1.0、10V)を示す。ドレイン電圧10Vの素子について電界効果移動度、S値及び閾値電圧を評価した。その他の参考例29〜33についてもドレイン電圧(Vd)は10Vとして電界効果移動度、S値及び閾値電圧を評価した。結果を表6に示す。
ガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。参考例28の薄膜堆積直後、及び加熱処理(アニール)後のX線チャートをそれぞれ図19に示す。
薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、加熱処理(アニール)後に回折ピークが観測され、結晶化していることが分かった。参考例28の加熱処理(アニール)後のX線チャートをそれぞれ図19に示す。
参考例29〜33の参考例の薄膜についても参考例28と同様に薄膜堆積直後は非晶質であり、アニール後に酸化インジウムのビックスバイト構造のみが観測された。
装置:(株)リガク製SmartLab
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
ガラス基板上に作製した参考例28の薄膜について、酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、1.8Åと非常に平坦であった。参考例29〜33のRrmsも同様に測定した。結果を表6に示す。
ガラス基板上に作製した参考例28の薄膜について、SIM測定を実施した。装置は、日立製集束イオンビーム加工観察装置FB−2100を利用し、加速電圧は40kVである。
参考例28の加熱結晶化後の薄膜を分析した結果、平均結晶粒径は9.3μmであった。
酸化物半導体薄膜の平均結晶粒径は、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値で求めた。参考例29〜33の平均結晶粒径も同様に測定した。結果を表6に示す。
熱酸化膜シリコン基板上に作製した参考例28の薄膜について、断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。
参考例28のスパッタ成膜直後と加熱結晶化後の薄膜断面のTEM像を図20に示す(図20の観察倍率は、×50000であり、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図である。)。
図20に示すようにスパッタ成膜直後の膜ではXRD同様に非晶質であった。
加熱結晶化後には、基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
参考例29〜33についても、加熱結晶化後の薄膜では基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
熱酸化膜シリコン基板上に作製した参考例28の薄膜について、KFM測定を実施した。装置は、E−sweep 環境制御ユニット/NanoNavi プローブステーションを用いた。測定領域は25μm四方であり、室温で測定を行った。
参考例28の加熱結晶化した薄膜の表面電位プロファイルの結果を図21に示す。図21に示すように、参考例28の薄膜において、表面電位の最大値と最小値の電位差は19.54mVであり、30mV以下であった。参考例29〜33の薄膜についても同様にKFM測定を実施した。いずれも25μm四方における表面電位の最大値と最小値の電位差は30mV以下であった。結果を表6に示す。
本発明の薄膜トランジスタは、表示装置、特に大面積のディスプレイ用として好適に用いることができる。
40a〜40f:磁界形成手段
17a〜17c:交流電源
Claims (8)
- 薄膜トランジスタのチャネル層となる酸化物層と絶縁層からなる積層構造の製造方法であって、
(1)絶縁層を設ける工程と
(2)前記絶縁層上に、20×20μm2におけるRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲となる様に、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム及びSnをドープした酸化インジウムからなる群から選ばれる材料からなる酸化物薄膜を成膜する工程と
(3)得られた薄膜を150〜500℃で加熱処理して前記酸化物層とする工程と
を有し、
前記工程(2)の酸化物薄膜の成膜を、
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行うことを特徴とする積層構造の製造方法。 - 前記酸化物薄膜の成膜を、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一以上の分子とを含有する混合気体の雰囲気下において行うことを特徴とする請求項1に記載の積層構造の製造方法。
- 前記酸化物薄膜の成膜を、希ガス原子と、少なくとも水とを含有する混合気体の雰囲気下において行うことを特徴とする請求項2に記載の積層構造の製造方法。
- 前記雰囲気中に含まれる水分子の割合が分圧比で0.1%〜25%であることを特徴とする請求項3に記載の積層構造の製造方法。
- 前記Gaをドープした酸化インジウムの原子比Ga/(Ga+In)が0.01〜0.09であることを特徴とする請求項4に記載の積層構造の製造方法。
- 前記Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることを特徴とする請求項4に記載の積層構造の製造方法。
- 前記交流電源の交流パワー密度を3W/cm2以上、20W/cm2以下とすることを特徴とする請求項1〜6のいずれかに記載の積層構造の製造方法。
- 前記交流電源の周波数が10kHz〜1MHzであることを特徴とする請求項1〜7のいずれかに記載の積層構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013011206A JP5295439B2 (ja) | 2010-12-28 | 2013-01-24 | 酸化物半導体薄膜層を有する積層構造の製造方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010293799 | 2010-12-28 | ||
JP2010293799 | 2010-12-28 | ||
JP2011083768 | 2011-04-05 | ||
JP2011083768 | 2011-04-05 | ||
JP2011105718 | 2011-05-10 | ||
JP2011105718 | 2011-05-10 | ||
JP2013011206A JP5295439B2 (ja) | 2010-12-28 | 2013-01-24 | 酸化物半導体薄膜層を有する積層構造の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011251792A Division JP5189674B2 (ja) | 2010-12-28 | 2011-11-17 | 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013145885A JP2013145885A (ja) | 2013-07-25 |
JP5295439B2 true JP5295439B2 (ja) | 2013-09-18 |
Family
ID=47689145
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012227211A Active JP5186611B2 (ja) | 2010-12-28 | 2012-10-12 | 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置 |
JP2013011206A Expired - Fee Related JP5295439B2 (ja) | 2010-12-28 | 2013-01-24 | 酸化物半導体薄膜層を有する積層構造の製造方法 |
JP2013011205A Active JP5301043B2 (ja) | 2010-12-28 | 2013-01-24 | 薄膜トランジスタ、その製造方法、及び表示装置 |
JP2013025941A Expired - Fee Related JP5373212B2 (ja) | 2010-12-28 | 2013-02-13 | 積層構造、その製造方法、薄膜トランジスタ、及び表示装置 |
JP2013170987A Pending JP2014017496A (ja) | 2010-12-28 | 2013-08-21 | 薄膜トランジスタ、その製造方法、及び表示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012227211A Active JP5186611B2 (ja) | 2010-12-28 | 2012-10-12 | 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013011205A Active JP5301043B2 (ja) | 2010-12-28 | 2013-01-24 | 薄膜トランジスタ、その製造方法、及び表示装置 |
JP2013025941A Expired - Fee Related JP5373212B2 (ja) | 2010-12-28 | 2013-02-13 | 積層構造、その製造方法、薄膜トランジスタ、及び表示装置 |
JP2013170987A Pending JP2014017496A (ja) | 2010-12-28 | 2013-08-21 | 薄膜トランジスタ、その製造方法、及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (5) | JP5186611B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014136916A1 (ja) * | 2013-03-08 | 2014-09-12 | 住友金属鉱山株式会社 | 酸窒化物半導体薄膜 |
TWI503992B (zh) * | 2013-07-16 | 2015-10-11 | Sumitomo Metal Mining Co | 氧化物半導體薄膜以及薄膜電晶體 |
US9496330B2 (en) * | 2013-08-02 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
JP6383616B2 (ja) * | 2013-09-25 | 2018-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6178733B2 (ja) * | 2014-01-29 | 2017-08-09 | 出光興産株式会社 | 積層構造、その製造方法及び薄膜トランジスタ |
CN106415801B (zh) * | 2014-06-03 | 2019-12-13 | 夏普株式会社 | 半导体装置及其制造方法 |
JP6853421B2 (ja) | 2019-03-28 | 2021-03-31 | 出光興産株式会社 | 結晶酸化物薄膜、積層体及び薄膜トランジスタ |
EP4418330A1 (en) | 2021-10-14 | 2024-08-21 | Idemitsu Kosan Co.,Ltd. | Crystalline oxide thin film, laminate, and thin-film transistor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022189A (ja) * | 1998-01-23 | 2000-01-21 | Canon Inc | 酸化亜鉛層付基板、酸化亜鉛層の形成方法、光起電力素子及びその製造方法 |
JP2004137547A (ja) * | 2002-10-17 | 2004-05-13 | Tohoku Ricoh Co Ltd | 被膜部材および成膜方法 |
JP4759598B2 (ja) * | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
US20110006297A1 (en) * | 2007-12-12 | 2011-01-13 | Idemitsu Kosan Co., Ltd. | Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor |
JP2009170494A (ja) * | 2008-01-11 | 2009-07-30 | Renesas Technology Corp | 半導体装置 |
JP2009206508A (ja) * | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
JP2010093051A (ja) * | 2008-10-08 | 2010-04-22 | Fujitsu Microelectronics Ltd | 電界効果型半導体装置 |
JP5123141B2 (ja) * | 2008-11-19 | 2013-01-16 | 株式会社東芝 | 表示装置 |
-
2012
- 2012-10-12 JP JP2012227211A patent/JP5186611B2/ja active Active
-
2013
- 2013-01-24 JP JP2013011206A patent/JP5295439B2/ja not_active Expired - Fee Related
- 2013-01-24 JP JP2013011205A patent/JP5301043B2/ja active Active
- 2013-02-13 JP JP2013025941A patent/JP5373212B2/ja not_active Expired - Fee Related
- 2013-08-21 JP JP2013170987A patent/JP2014017496A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2013016866A (ja) | 2013-01-24 |
JP2013128128A (ja) | 2013-06-27 |
JP2013145885A (ja) | 2013-07-25 |
JP5186611B2 (ja) | 2013-04-17 |
JP2013102227A (ja) | 2013-05-23 |
JP5301043B2 (ja) | 2013-09-25 |
JP2014017496A (ja) | 2014-01-30 |
JP5373212B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5189674B2 (ja) | 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置 | |
JP5295439B2 (ja) | 酸化物半導体薄膜層を有する積層構造の製造方法 | |
CN103765596B (zh) | 薄膜晶体管 | |
KR101948998B1 (ko) | 산화물 반도체막 및 반도체 디바이스 | |
JP6178733B2 (ja) | 積層構造、その製造方法及び薄膜トランジスタ | |
JP5965107B2 (ja) | 薄膜トランジスタ | |
JP6593257B2 (ja) | 半導体デバイスおよびその製造方法 | |
WO2018109970A1 (ja) | 半導体デバイスおよびその製造方法 | |
WO2023234163A1 (ja) | 積層構造及び薄膜トランジスタ | |
TW202329392A (zh) | 結晶氧化物薄膜、積層體及薄膜電晶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130611 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5295439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |