[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5295439B2 - 酸化物半導体薄膜層を有する積層構造の製造方法 - Google Patents

酸化物半導体薄膜層を有する積層構造の製造方法 Download PDF

Info

Publication number
JP5295439B2
JP5295439B2 JP2013011206A JP2013011206A JP5295439B2 JP 5295439 B2 JP5295439 B2 JP 5295439B2 JP 2013011206 A JP2013011206 A JP 2013011206A JP 2013011206 A JP2013011206 A JP 2013011206A JP 5295439 B2 JP5295439 B2 JP 5295439B2
Authority
JP
Japan
Prior art keywords
thin film
oxide
film
laminated structure
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013011206A
Other languages
English (en)
Other versions
JP2013145885A (ja
Inventor
一晃 江端
重和 笘井
勇輝 霍間
滋夫 松崎
公規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2013011206A priority Critical patent/JP5295439B2/ja
Publication of JP2013145885A publication Critical patent/JP2013145885A/ja
Application granted granted Critical
Publication of JP5295439B2 publication Critical patent/JP5295439B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、酸化物半導体薄膜層を有する積層構造及びそれをチャネル層に用いた薄膜トランジスタに関する。
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置(LCD)のみならず、エレクトロルミネッセンス表示装置(EL)や、フィールドエミッションディスプレイ(FED)等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が多用されている。
近年にあっては、シリコン系半導体薄膜よりも安定性が優れるものとして、金属酸化物からなる透明半導体薄膜、特に、酸化亜鉛結晶からなる透明半導体薄膜が注目されている。
例えば、特許文献1や、特許文献2等には、酸化亜鉛を高温で結晶化し薄膜トランジスタを構成する方法が記載されている。また、薄膜トランジスタを得る工程で、非晶質酸化物膜をパターニングした後に結晶化を行い、高移動度を実現した例が報告されている(特許文献3)。
また、特許文献4では、Inを用いたTFTにおいて、熱処理を加える工程前の酸化インジウムが非晶質であり、熱処理を加える工程後に結晶であることが望ましいと報告されている。しかしながら、特許文献4で報告されているIn結晶をチャネル層に用いた薄膜トランジスタはノーマリーオンであり、結晶化する工程によりキャリア濃度の上昇や移動度の低下を招くおそれがあった。
特開2003−86808号公報 特開2004−273614号公報 国際公開第2008/096768号パンフレット 特開2008−130814号公報
本発明の目的は、酸化物薄膜の結晶配置の方向と粒径が制御された、良質な酸化物薄膜を提供することである。また、本発明の目的は、上記酸化物薄膜をTFTのチャネル層に用いることにより、TFT特性を大幅に改善することである。
本発明者らは、均質な非晶質の酸化物薄膜を作製し、その後に非晶質薄膜を加熱処理(アニーリング)することによって作製される結晶薄膜が、結晶配置の方向、結晶粒径が均質な結晶質半導体薄膜となることを見出した。このような結晶質酸化物半導体薄膜を、薄膜トランジスタのチャネル層に用いると、高い電界効果移動度、S値等のTFT特性が大幅に改善されることを見出し、本発明を完成させた。
本発明によれば、以下の積層構造、その製造方法、薄膜トランジスタ及び表示装置が提供される。
1.酸化物層と絶縁層からなる積層構造であって、
前記酸化物層のキャリア濃度が1018/cm以下、平均結晶粒径が1μm以上であり、
前記酸化物層の結晶が、前記絶縁層の表面に柱状に配置していることを特徴とする積層構造。
2.前記酸化物層を構成する材料が、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム、及びSnをドープした酸化インジウムからなる群から選ばれることを特徴とする1に記載の積層構造。
3.前記Gaをドープした酸化インジウムの原子比Ga/(Ga+In)が0.01〜0.09であることを特徴とする2に記載の積層構造。
4.前記Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることを特徴とする2に記載の積層構造。
5.酸化物層と絶縁層からなる積層構造の製造方法であって、
(1)絶縁層を設ける工程と
(2)前記絶縁層上に、20×20μmにおけるRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲となる様に酸化物薄膜を成膜する工程と
(3)得られた薄膜を150〜500℃で加熱処理する工程と
を有することを特徴とする積層構造の製造方法。
6.前記酸化物層の成膜を、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一以上の分子とを含有する混合気体の雰囲気下において行うことを特徴とする5に記載の積層構造の製造方法。
7.前記酸化物層の成膜を、希ガス原子と、少なくとも水分子とを含有する混合気体の雰囲気下において行うことを特徴とする6に記載の積層構造の製造方法。
8.前記雰囲気中に含まれる水分子の割合が分圧比で0.1%〜25%であることを特徴とする7に記載の積層構造の製造方法。
9.前記酸化物層が、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム及びSnをドープした酸化インジウムからなる群から選ばれる材料からなることを特徴とする5〜8のいずれかに記載の積層構造の製造方法。
10.前記Gaをドープした酸化インジウムの原子比Ga/(Ga+In)が0.01〜0.09であることを特徴とする9に記載の積層構造の製造方法。
11.前記Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることを特徴とする9に記載の積層構造の製造方法。
12.前記工程(2)の酸化物層の成膜を、
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行うことを特徴とする5〜11のいずれかに記載の積層構造の製造方法。
13.前記交流電源の交流パワー密度を3W/cm以上、20W/cm以下とすることを特徴とする12に記載の積層構造の製造方法。
14.前記交流電源の周波数が10kHz〜1MHzであることを特徴とする12又は13に記載の積層構造の製造方法。
15.5〜14のいずれかの製造方法により製造された積層構造。
16.1〜4及び15のいずれかに記載の積層構造中の酸化物層をチャネル層とし、絶縁層をゲート絶縁膜とし、
該酸化物層上に少なくともSiNxを含有する保護膜を備えることを特徴とする薄膜トランジスタ。
17.16に記載の薄膜トランジスタを備えることを特徴とする表示装置。
本発明によれば、結晶配置の方向と粒径を制御した酸化物薄膜をチャネル層として用いることで、電界効果移動度を向上させ、且つ、S値が良好なTFTを再現性良く形成することができる。
参考例1〜3においてガラス基板上に成膜した薄膜堆積直後の各薄膜のX線チャートである。 参考例1〜3においてガラス基板上に成膜した薄膜の加熱処理(アニール)後の各薄膜のX線チャートである。 ガラス基板上に成膜した参考例1の薄膜の300℃×1h加熱結晶化後の薄膜のSIM(走査イオン顕微鏡)像である(観察倍率10000倍、35μm四方のSIM像の一部拡大図)。 ガラス基板上に成膜した参考例1の薄膜の300℃×1h加熱結晶化後の薄膜断面のTEM(透過電子顕微鏡)像である(観察倍率100000倍、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図)。 比較例1においてガラス基板上に成膜した薄膜堆積直後及び加熱処理後の各薄膜のX線チャートである。 ガラス基板上に成膜した比較例1の薄膜の300℃×1h加熱結晶化後の薄膜のSIM(走査イオン顕微鏡)像である(観察倍率10000倍、35μm四方のSIM像の一部拡大図)。 ガラス基板上に成膜した比較例1の薄膜の300℃×1h加熱結晶化後の薄膜断面のTEM(透過電子顕微鏡)像である(観察倍率100000倍、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図)。 実施例14〜18及び比較例8で用いたAC(交流)スパッタリング装置のスパッタ源の要部を示す概略図である。 参考例19の薄膜のEBSP(Electron BackScattering Pattern)のイメージクォリティ像である。 参考例19の薄膜のEBSPによる方位差データである。 参考例19の薄膜のEBSPによる方位マップである。 参考例19の逆極点図上に測定点をドットで示したマップである。 比較例9の薄膜のEBSPのイメージクォリティ像である。 比較例9の薄膜のEBSPによる方位差データである。 比較例9の薄膜のEBSPによる方位マップである。 比較例9の逆極点図上に測定点をドットで示したマップである。 参考例28〜33で作製した薄膜トランジスタの形状を示す図である。 参考例28で作製した薄膜トランジスタの伝達特性を示すグラフである。 参考例28において、薄膜堆積直後及び加熱処理(アニール)後のX線チャートである。 参考例28において、薄膜堆積直後及び加熱処理後の薄膜断面のTEM像である。 参考例28において、加熱結晶化した薄膜の表面電位プロファイルを示す図である。
以下、本発明の酸化物層と絶縁層からなる積層構造、その製造方法、それをチャネル層に用いた薄膜トランジスタ及び表示装置の実施形態について詳細に説明するが、本発明は下記実施形態や実施例に限定されるものではない。
本発明の積層構造は、酸化物層と絶縁層からなる積層構造であって、前記酸化物層のキャリア濃度が1018/cm以下、平均結晶粒径が1μm以上であり、前記酸化物層の結晶が、絶縁層の表面に柱状に配置していることを特徴とする。
本発明の積層構造における酸化物層は、成膜時の条件により、薄膜堆積直後のアモルファス構造を制御しながら絶縁層上に成膜された非晶質酸化物薄膜(以下、「非晶質薄膜」ということがある)を、その後に加熱結晶化させた結晶質酸化物半導体薄膜(以下、「結晶質半導体薄膜」又は「結晶質酸化物薄膜」ということがある)である。
ここで、薄膜が非晶質であるとは、X線結晶構造解析により、ハローパターンが観測され、結晶構造が特定できないことを意味する。
また、本発明の積層構造における結晶質酸化物半導体薄膜は、いわゆるグレイン−サブグレイン構造を有しており、1μm以上の平均結晶粒径を備える結晶粒はグレイン、絶縁層の表面に柱状に配置している結晶はサブグレインを意味する。
酸化物層を構成する材料は、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム及びSnをドープした酸化インジウムから選ばれることが好ましい。尚、酸化物層は、主として上記元素によって構成されていれば、他に不可避不純物を含んでいてもよい。
酸化インジウムにGaやAlをドープすることにより、格子定数が減少するためInの5s軌道の重なりが大きくなり薄膜の移動度上昇が期待できる。
ガリウム金属とインジウム金属の原子比Ga/(Ga+In)が0.09を超えるとGaドープ酸化インジウム薄膜の結晶化温度が上昇するため、さらにスパッタリング時に水を導入するとアニール後の結晶化が不十分になるおそれがある。また、原子比Ga/(Ga+In)が0.01より小さくなるとGaドープによる格子定数の減少が抑制され、Gaドープの効果を十分に発揮できないおそれがある。
以上から水導入成膜する際、Gaをドープした酸化インジウム薄膜におけるガリウム金属とインジウム金属の原子比は、好ましくは、原子比Ga/(Ga+In)が0.01〜0.09、より好ましくはGa/(Ga+In)が0.02〜0.085、さらに好ましくは、Ga/(Ga+In)が0.05〜0.08である。
アルミニウム金属とインジウム金属の原子比Al/(Al+In)が0.05を超えるとAlがInサイトに固溶せずAlが結晶粒界等に析出するおそれがある。また、原子比Al/(Al+In)が0.01より小さくなるとAlドープによる格子定数の減少が抑制され、Alドープの効果を十分に発揮できないおそれがある。
以上の観点から、本発明の酸化物層中のアルミニウム金属及びインジウム金属の原子比Al/(Al+In)は、好ましくは0.01〜0.05であり、より好ましくは0.01〜0.04であり、さらに好ましくは0.01〜0.03である。
Znをドープした酸化インジウムの原子比Zn/(Zn+In)が0.01〜0.09であることが好ましく、0.01〜0.07であることがより好ましい。Znをドープした酸化インジウム薄膜におけるガリウム金属と亜鉛金属の原子比Zn/(Zn+In)が0.09を超えると、ZnがInサイトに固溶せず、Znが結晶粒界等に析出するおそれがある。
Snをドープした酸化インジウムの原子比Sn/(Sn+In)が0.001〜0.05であることが好ましく、0.002〜0.02であることがより好ましい。同様にSnをドープした酸化インジウム薄膜における錫金属とインジウム金属の原子比Sn/(Sn+In)が0.05を超えると、Inに固溶したSnがドナーの役割を果たし、キャリア濃度の上昇により半導体化しないおそれがある。
本発明の積層構造における絶縁層を形成する材料には特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、SiO,SiN,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,HfO,CaHfO,PbTi,BaTa,SrTiO,Sm,AlN等の化合物を用いることができる。これらのなかでも、好ましくはSiO,SiN,Al,Y,HfO,CaHfOであり、より好ましくはSiO,SiN,Y,HfO,CaHfOである。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、SiOでもSiOでもよい。
絶縁層は、異なる材料からなる2層以上の絶縁膜を積層した構造でもよい。また、絶縁層を構成する絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。
酸化物層のキャリア濃度は、1018/cm以下であることが必要であり、好ましくは1013〜1018/cmであり、さらに好ましくは1014〜1018/cmであり、特に好ましくは1015〜1018/cmである。酸化物層のキャリア濃度が1018cm−3より大きくなると、薄膜トランジスタ等の素子を構成した際に、漏れ電流が発生してしまう。また、ノーマリーオンになってしまったり、on−off比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。さらに、キャリア濃度が1013cm−3未満となるとキャリア数が少ないため、TFTとして駆動しないおそれがある。
酸化物層のキャリア濃度は、ホール効果測定方法により測定することができる。詳細は実施例に記載の通りである。
酸化物層(を構成する酸化物半導体薄膜)の酸化物結晶粒子の平均結晶粒径は、1μm以上であることが必要であり、1〜27μmであることが好ましく、1.3〜27μmであることがより好ましく、2.1〜27μmであることが特に好ましい。酸化物層の平均結晶粒径が1μm未満であると、薄膜堆積時に膜中に微結晶が生成しているおそれがある。また、平均結晶粒径が27μmを超えると結晶粒界にキャリアが散乱される効果により、TFT特性にばらつきが生じるおそれがある。
本発明において、酸化物層(を構成する酸化物半導体薄膜)の平均結晶粒径は、後述する電子後方散乱パターン(Electron BackScattering Pattern:EBSP)により測定する。EBSPの方位角マッピングを行い、方位差15°以上の成分で囲まれる領域を結晶粒として平均結晶粒径を解析する。具体的な測定方法は本実施例に記載の通りである。
ただし、酸化物層の平均結晶粒径は、走査イオン顕微鏡(SIM:Scanning Ion Microscopy)や走査型電子顕微鏡(SEM:Scanning Electron Microscope)により、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値として求めてもよく、上記EBSPによって得られる平均結晶粒径と同様の結果が得られる。
SIMは、集束イオンビームで試料を走査したときに放出される二次電子を信号として、可視化する手法である。組成コントラスト、結晶方位コントラストがSEM像に比べて強く現れる。また、イオンと試料の相互作用は、電子に比べて大きいため、表面の情報が強く現れる。
酸化物層(を構成する酸化物半導体薄膜)の結晶が、前記絶縁層の表面に柱状に配置していることが必要である。酸化物半導体薄膜の結晶が柱状に配置するとは、透過電子顕微鏡(TEM:Transmission Electron Microscope)で基板からサンプル表面にかけて観察した結晶が略楕円としてアスペクト比が1.2以上であり、アスペクト比の長辺が基板に対して、40°以上160°以下であり、その構造が断面TEMで観察した画像(1μm四方の視野のうち、酸化物半導体の部分)に対して12%以上含むことを指す。アスペクト比の長辺が基板に対して、さらに好ましくは、60°以上140°以下、特に好ましくは、70°以上120°以下である。
TEMでは、薄く加工した試料に電子線を照射し、透過あるいは回折した電子線を結像することで、試料の微細構造を観察することができる。高倍率観察では、結晶中の原子の並び(格子縞)を見ることができる(格子像)。また、多結晶の観察や結晶の欠陥等の観察も可能である。さらに、電子線回折図形から、物質の同定や結晶状態の解析を行うことができる。
物質は、電子が照射されると、元素特有のX線(特性X線)を放出する。このX線のエネルギーを解析することにより、元素を同定することができる(エネルギー分散X線分光分析:EDX分析)。電子線を細く絞って走査することにより、元素毎の分布を見ることもできる(面分析)。また、電子線を一点に数十秒照射し、放出されたX線の強度を解析することにより、元素量の比(組成)が分かる(定量分析)。
酸化物薄膜の結晶粒界中に方位差2°以上15°未満の結晶粒界が60%以上90%以下含まれることが好ましい。さらに好ましくは、方位差2°以上15°未満の結晶粒界が70%以上90%以下、特に好ましくは方位差2°以上15°未満の結晶粒界が75%以上90%以下含まれることが好ましい。
上記結晶粒界は、例えば35μm四方の枠内で観測される。
方位差2°以上15°未満の結晶粒界が60%未満であると、酸素欠陥が多く、薄膜中のキャリア濃度が1018cm−3より大きくなるおそれがある。方位差2°以上15°未満の結晶粒界が90%超であると、TFT特性(移動度、閾値電圧、S値等)がばらつくおそれがある。
酸化物薄膜の結晶粒界は、EBSPにより調べることができる。EBSPは走査型電子顕微鏡(Scanning Electron Microscope:SEM)に組み合わせ、電子線を操作しながら、擬菊池パターンを解析することで、ミクロな結晶方位や結晶系を測定する。平均情報が得られるX線回折と異なり、結晶粒毎の情報が得られる。
また、結晶方位データから、結晶粒の方位分布=集合組織や結晶相分布を解析できる。ここで擬菊池パターンとは、試料に電子を照射した時、反射電子が試料中の原子面によって回折されることによるバンド状のパターンである。バンドの対称性が結晶系に対応し、バンドの間隔が原子面間隔に対応している。
EBSP測定で得られる情報は、主に以下の4種類である。
(1)強度分布の情報:Image Quality(IQ)マップ、Confidence Index(CI)マップ等
(2)方位データの情報:Inverse pole figure (IPF)マップ(方位マップ)、極点図、逆極点図等
(3)方位差データの情報:結晶粒界、残留歪みマップ等
(4)相情報:結晶系の違いによる相マップ等
また、酸化物薄膜の結晶粒界のポテンシャル障壁は、ケルビンプローブ原子間力顕微鏡(Kelvin Probe Force Microscopy:KFM)を用いて測定することができる。
KFM法は導電性プローブを振動させながら探針と試料間に交流電圧を印加し、静電気力によるカンチレバーの振動を検出することにより、表面電位を測定するものである。粒界近傍における局所的な表面電位の測定を行うことで、個々の粒界におけるポテンシャル障壁の高さを決定することができる。
酸化物薄膜の25μm四方の測定領域において、表面電位の最大値と最小値の電位差(結晶粒界のポテンシャル障壁)は、好ましくは60mV以下、さらに好ましくは50mV以下、特に好ましくは30mV以下である。電位差が60mVを超えると基板面内のTFT特性のばらつきが大きくなるおそれがある。
酸化物層(酸化物半導体薄膜)は、上記酸化物層を構成する酸化物からなるスパッタリングターゲットを用いたスパッタリング法により形成することができる。
酸化物層の作製方法の詳細は、後述する本発明の積層構造の製造方法で説明する。
本発明における酸化物薄膜(酸化物層)に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置(ICP−AES)により含有元素を定量分析して求めることができる。
具体的に、ICP−AESを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ(約6000〜8000℃)に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は10−7〜10−8秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長(スペクトル線)を示すため、スペクトル線の有無により元素の存在を確認できる(定性分析)。
また、それぞれのスペクトル線の大きさ(発光強度)は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる(定量分析)。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。
上述したように、特許文献4には、堆積直後に非晶質薄膜を作製し、アニール後に結晶化させたIn薄膜のTFTが報告がされている。
しかしながら、DCスパッタリング時の水導入成膜等の検討についてはなされておらず、薄膜堆積時に微結晶が生成するおそれがあった。微結晶が生成した薄膜をアニールすると結晶の方位ずれ等が発生し、酸素欠損が多い薄膜となり、TFTがノーマリーオンの特性を示す等のおそれがあった。
尚、酸化物層を構成する酸化物薄膜堆積時に微結晶が生成した膜では、加熱結晶化工程において基板側からの結晶成長が微結晶により妨げられるため、基板表面からサンプル表面に対して柱状に結晶が配置せずに平均結晶粒径が1μm未満となる。
そこで、本発明の積層構造の製造方法(以下、本発明の方法という)は、酸化物層と絶縁層からなる積層構造の製造方法であって、
(1)絶縁層を設ける工程と
(2)前記絶縁層上に、20×20μmにおけるRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲となる様に前記酸化物薄膜を成膜する工程と
(3)得られた薄膜を150〜500℃で加熱処理する工程と
を有することを特徴とする。
上記工程を有する本発明の方法を用いて積層構造を製造することにより、酸化物層の好ましいキャリア濃度、好ましい平均結晶粒径及び結晶が柱状に配置した酸化物層を有する積層構造が得られる。
(1)絶縁層を設ける工程
本発明の方法において用いることができる絶縁層の構成は、本発明の積層構造の説明において説明した通りである。また、絶縁層の作製方法は特に限定されず、公知の方法を用いればよい。絶縁層は、単独の層であってもよいし、例えば、熱酸化膜付きの導電性シリコン基板等の、熱酸化膜がゲート絶縁膜(積層構造における絶縁層)として機能し、導電性シリコン部がゲート電極として機能するものであってもよい。
(2)絶縁層上に、20×20μmにおけるRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲となる様に酸化物層を成膜する工程
本発明の方法における酸化物層(酸化物薄膜)は、薄膜堆積直後にアモルファス構造を有しているが、その酸化物薄膜の表面粗さの二乗平均の平方根(Rrms(root−mean−square−roughness))が酸化物薄膜の20×20μmの領域において、Rrms=1.0〜5.3Åの範囲であることが必要であり、好ましくはRrms=1.0〜4.1Åの範囲であり、特に好ましくはRrms=1.0〜3.1Åの範囲である。Rrmsが5.3Åを超えた場合、絶縁層基板表面からサンプル表面に対して柱状に結晶が配置せずに良好なTFT特性が得られないおそれがある。ここで、酸化物薄膜(酸化物層)の結晶が柱状に配置するとは、前述した通り透過電子顕微鏡(TEM:Transmission Electron Microscope)で基板からサンプル表面にかけて観察した結果に基づいて判定される。
酸化物薄膜のRrmsは、原子間力顕微鏡(AFM:Atomic Force Microscope)により調べることができる。AFMは、探針と試料に作用する原子間力を検出するタイプの顕微鏡である。AFM探針は、片持ちバネ(カンチレバー)の先端に取り付けられている。この探針と試料表面を微小な力で接触させ、カンチレバーのたわみ量が一定になるように探針・試料間距離(Z)をフィードバック制御しながら水平(X、Y)に走査することで、表面形状を画像化する。
薄膜堆積直後の酸化物薄膜のRrmsを1.0〜5.3Åに制御するためには、例えば、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一以上の分子とを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、水分子を含有する混合気体の雰囲気下においてスパッタリングを行うことが特に好ましい。水分子、酸素分子、亜酸化窒素分子等の分子が存在することにより、酸化物の結晶が乱れ、非晶質性が向上し、Rrmsを低下させることが期待できる。
本発明における酸化物薄膜(酸化物層)堆積時のスパッタガス(雰囲気)に含まれる水分圧は、0.1〜25%であることが好ましい。水分圧が0.1%未満であると薄膜堆積直後に膜中に微結晶が生成し、Rrmsが5.3Åより大きくなるおそれがある。微結晶が生成した薄膜をアニールすると2次結晶化が起こり、結晶方位のずれが生じるため欠陥が多くなり、キャリア濃度の上昇や移動度の低下を招くおそれがある。また、水分圧が25%を超えると、膜密度の低下が顕著となるため、Inの5s軌道の重なりが小さくなり移動度の低下を招くおそれがある。スパッタリング時の雰囲気中の水分圧は0.7〜13%がより好ましく、1〜6%が特に好ましい。
スパッタリング時の雰囲気中の酸素分圧は0%以上、30%未満とすることが好ましい。雰囲気ガス中の酸素分圧が30%以上であると、移動度が低下したり、キャリア濃度が不安定となったりするおそれがある。これは成膜時に雰囲気ガス中の酸素が多すぎると、結晶格子間に取り込まれる酸素が多くなり散乱の原因となったり、容易に膜中から離脱し不安定化したりするためと推定される。より好ましい酸素分圧は、0〜12%であり、さらに好ましい酸素分圧は、0〜8%である。
本発明の方法によって得られる酸化物層は、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム及びSnをドープした酸化インジウムからなる群から選ばれる材料からなることが好ましい。
上記材料からなる酸化物層を得るには、上記組成を有する酸化物焼結体からなるターゲットを用いてスパッタリングすることが好ましい。
また、Gaをドープした酸化インジウムの原子比Ga/(Ga+In)が0.01〜0.09であることが好ましく、0.02〜0.085であることがより好ましく、0.05〜0.08であることが特に好ましい。Gaをドープした酸化インジウム薄膜におけるガリウム金属とインジウム金属の原子比Ga/(Ga+In)が0.09を超えるとドーパントであるGaが凝集し、Rrmsが増加するおそれがある。
Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることが好ましく、0.01〜0.04であることがより好ましく、0.01〜0.03であることが特に好ましい。同様にAlをドープした酸化インジウム薄膜におけるアルミニウム金属とインジウム金属の原子比Al/(Al+In)が0.05を超えるとドーパントであるAlが凝集し、Rrmsが増加するおそれがある。
また、Znをドープした酸化インジウムの原子比Zn/(Zn+In)が0.01〜0.09であることが好ましく、0.01〜0.07であることがより好ましい。Znをドープした酸化インジウム薄膜におけるガリウム金属と亜鉛金属の原子比Zn/(Zn+In)が0.09を超えると、ZnがInサイトに固溶せず、Znが結晶粒界等に析出するおそれがある。
Snをドープした酸化インジウムの原子比Sn/(Sn+In)が0.001〜0.05であることが好ましく、0.002〜0.02であることがより好ましい。同様にSnをドープした酸化インジウム薄膜における錫金属とインジウム金属の原子比Sn/(Sn+In)が0.05を超えると、Inに固溶したSnがドナーの役割を果たし、キャリア濃度の上昇により半導体化しないおそれがある。
スパッタリングターゲットの電気抵抗値を下げるために、上記酸化物半導体ターゲットに対して、Sn、Ti、Si、Ce、Zr等の正4価を取り得る元素を3重量%以下の割合で含有してもよい。特にSnは焼結密度を向上させ、ターゲットの電気抵抗を下げる効果が大きい。正4価を取りうる元素の含有量は2重量%以下であることがより好ましく、1質量%以下であることが特に好ましい。正4価元素の含有量が3重量%を超えると、酸化物半導体薄膜のキャリア濃度を低濃度に制御できないおそれがある。
本発明の方法における酸化物層の成膜は、例えば、DC(直流)スパッタリング、AC(交流)スパッタリング、RFスパッタリング、パルスDCスパッタリング法等により好適に成膜できる。DCスパッタリングで成膜した場合、電源装置が簡素化されることが期待され、ACスパッタリングで成膜した場合、工業的に大面積均一性に優れ、ターゲットの利用効率が向上することが期待される。RFスパッタリングで成膜した場合、ターゲットの抵抗が高くても放電可能なため、スパッタリングターゲットの焼結条件が緩和されることが期待される。
スパッタリングにより成膜する際の基板温度は、25〜120℃であることが好ましく、さらに好ましくは25〜100℃、特に好ましくは25〜90℃である。成膜時の基板温度が120℃よりも高いと薄膜堆積直後の膜中に微結晶が生成し、加熱結晶化後の薄膜のキャリア濃度が1018/cmを超えるおそれがある。また、成膜時の基板温度が25℃よりも低いと薄膜の膜密度が低下し、TFTの移動度が低下するおそれがある。
ターゲット及び基板間の距離は、基板の成膜面に対して垂直方向に好ましくは1〜15cmであり、さらに好ましくは2〜8cmである。この距離が1cm未満の場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなり、良好な膜特性を得ることができないおそれがあるうえ、膜厚及び電気特性の面内分布が生じてしまうおそれがある。一方、ターゲットと基板との間隔が15cmを超える場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎて、緻密な膜を得ることができず、良好な半導体特性を得ることができないおそれがある。
酸化物薄膜の成膜は、磁場強度が300〜1500ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が300ガウス未満の場合、プラズマ密度が低くなるため高抵抗のスパッタリングターゲットの場合スパッタリングできなくなるおそれがある。一方、1500ガウス超の場合、膜厚及び膜中の電気特性の制御性が悪くなるおそれがある。
気体雰囲気の圧力(スパッタ圧力)は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは0.1〜3.0Paである。さらに好ましくはスパッタ圧力は0.1〜1.5Pa、特に好ましくは0.1〜1.0Paである。スパッタ圧力が3.0Paを超える場合、スパッタ粒子の平均自由工程が短くなり、薄膜の密度が低下するおそれがある。また、スパッタ圧力が0.1Pa未満である場合、成膜時に膜中に微結晶が生成するおそれがある。尚、スパッタ圧力とは、アルゴン、水、酸素等を導入した後のスパッタ開始時の系内の全圧をいう。
また、工程(2)の酸化物層の成膜を、次のような交流スパッタリングで行ってもよい。
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも1つを、分岐して接続された2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも1つを分岐して2枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
尚、交流スパッタリングによって酸化物層を成膜する場合も、薄膜堆積直後の酸化物薄膜のRrmsを1.0〜5.3Åに制御するためには、例えば、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一以上の分子とを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、水分子を含有する混合気体の雰囲気下においてスパッタリングを行うことが特に好ましい。
前述したように、ACスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、1辺が1mを超える大面積基板にスパッタ成膜する場合には、たとえば特開2005−290550号公報記載のような大面積生産用のACスパッタ装置を使用することが好ましい。
特開2005−290550号公報記載のACスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図8にACスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット31a〜31fをそれぞれ有し、各ターゲット31a〜31fのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット31a〜31fは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分(側面)が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット31a〜31fの側面は平行になる。
真空槽の外部には、交流電源17a〜17cが配置されており、各交流電源17a〜17cの二つの端子のうち、一方の端子は隣接する二つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源17a〜17cの2つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット31a〜31fは電極に密着して取り付けられているので、隣接する2つのターゲット31a〜31fには互いに異なる極性の交流電圧が交流電源17a〜17cから印加される。従って、互いに隣接するターゲット31a〜31fのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
電極のターゲット31a〜31fとは反対側の面には磁界形成手段40a〜40fが配置されている。各磁界形成手段40a〜40fは、外周がターゲット31a〜31fの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
各リング状磁石は、対応する1個のターゲット31a〜31fの真裏位置で、ターゲット31a〜31fの長手方向に対して平行に配置されている。上述したように、ターゲット31a〜31fは所定間隔を空けて平行配置されているので、リング状磁石もターゲット31a〜31fと同じ間隔を空けて配置されている。
ACスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、3W/cm以上、20W/cm以下が好ましい。パワー密度が3W/cm未満の場合、成膜速度が遅く、生産上経済的でない。20W/cmを超えると、ターゲットが破損するおそれがある。より好ましいパワー密度は4W/cm〜15W/cmである。
ACスパッタ時の水の分圧は、5×10−3〜5×10−1Paが好ましい。5×10−3Pa未満の場合、薄膜堆積直後に膜中に微結晶が生成し、Rrmsが5.3Åより大きくなるおそれがある。5×10−1Paを超えると、膜密度の低下が顕著となるため、Inの5s軌道の重なりが小さくなり移動度の低下を招くおそれがある。スパッタ時の水の分圧は、放電のパワー密度にもよるが、5W/cmであれば、1×10−2Pa〜1×10−1Paの範囲が好ましい。
ACスパッタの周波数は10kHz〜1MHzの範囲が好ましい。10kHzを下回ると、騒音の問題が発生する。1MHzを超えるとプラズマが広がりすぎるため、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることがある。より好ましいACスパッタの周波数は20kHz〜500kHzである。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
(3)得られた薄膜を150〜500℃で加熱処理する工程
工程(3)は、工程(1)及び(2)で得られた非晶質酸化物薄膜を加熱処理(アニール)して、結晶質に変化させる工程である。
上記工程(1)及び(2)で得られたRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲の非晶質酸化物薄膜を150〜500℃で加熱することにより、薄膜を結晶化させて酸化物層(結晶質酸化物薄膜)を得る。加熱温度は、150〜400℃であることが好ましく、200〜350℃であることがより好ましい。加熱温度が150℃未満であると、結晶化が不十分であるおそれがあり、500℃を超えると、素子の破壊を招くおそれがある。
加熱(結晶化)時間は、通常15分〜3.5時間であり、好ましくは15分〜2.5時間である。
工程(1)及び(2)で得られた非晶質酸化物薄膜は、上記加熱処理(アニール)を施すことによりドーパントが酸化インジウム結晶中に固溶し、ビックスバイトの単一相を示すようになる。
酸化物層を結晶化させるタイミングは、保護膜形成前が好ましい。結晶化前の非晶質薄膜をプラズマ中にさらすとプラズマダメージによりその後の結晶化過程に悪影響を及ぼし、膜中に格子欠陥等が生じるおそれがある。
非晶質酸化物薄膜の加熱処理(アニール)時の雰囲気は、特に限定されるわけではないが、大気雰囲気、酸素流通雰囲気がキャリア制御性の観点から好ましい。加熱処理工程は、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
酸化物薄膜堆積直後のアモルファス構造のRrmsを1.0〜5.3Åの範囲に制御してから加熱結晶化した酸化物薄膜(酸化物層)では、基板表面からサンプル表面にかけて柱状に結晶が配置する。
柱状に結晶が配置した酸化物薄膜は、結晶の方位ずれが小さく膜中のトラップ密度が小さいため、電界効果移動度が向上し、且つ、S値が良好なTFTを再現性良く形成することができる。
また、酸素欠損が少ないため、キャリア濃度を1018/cm以下に制御することができる。
また、薄膜堆積時に水を導入し、微結晶の生成を抑制した膜では、加熱処理工程において基板側から柱状に結晶が成長する。基板表面に柱状の結晶が配置した膜では、加熱結晶化工程において膜中の微結晶により結晶成長が阻害されないため、水導入していない薄膜と比較して結晶粒径が大きくなり、平均結晶粒径は、1μm以上となる。
加熱結晶化後の酸化物半導体薄膜(酸化物層)中の平均結晶粒径は、1〜27μmであることが好ましい。さらに好ましくは、薄膜の平均結晶粒径が1.3〜27μm、特に好ましくは2.1〜27μmである。平均結晶粒径が1μm未満である場合、薄膜堆積時に膜中に微結晶が生成しているおそれがある。また、平均結晶粒径が27μmを超えると結晶粒界にキャリアが散乱される効果により、TFT特性にばらつきが生じるおそれがある。
本発明では堆積直後にRrmsが1.0〜5.3Åの範囲となる非晶質膜を得た後、加熱処理(アニール)によって結晶化させる。結晶化後の酸化物薄膜(酸化物層)は、実質的にInのビックスバイト構造からなる薄膜となる。尚、「実質的Inのビックスバイト構造からなる」とは、本発明における酸化物層(結晶質酸化物薄膜)において、本発明の効果がビックスバイト構造に起因すること、又は得られた結晶質酸化物薄膜における結晶構造の70%以上(好ましくは80%以上、さらに好ましくは85%以上)がビックスバイト構造であることを意味する。
尚、本発明の方法によって得られる積層構造中の酸化物層(酸化物薄膜)は、インジウム及び酸素からなる薄膜、インジウム、酸素及びガリウムからなる薄膜、インジウム、酸素及びアルミニウムからなる薄膜、インジウム、酸素及び亜鉛からなる薄膜又はインジウム、酸素及び錫からなる薄膜であるが、主として上記元素によって構成されていれば、他に不可避不純物を含んでいてもよい。ただし、結晶構造は実質的に酸化インジウムのビックスバイト構造のみからなるものが望ましい。
酸化物薄膜(酸化物層)堆積時にRrmsが1.0〜5.3Åの範囲とした後、加熱処理(アニール)によって結晶化させたことにより得られる酸化インジウムのビックスバイト構造の薄膜では、基板界面から薄膜表面にかけて柱状の結晶が配置しているため、良好なTFT特性が得られる。
本発明における酸化物薄膜(酸化物層)がビックスバイト構造を示す酸化インジウムからなることは、X線回折測定(XRD測定)により確認することができる。
尚、原子が規則的に並んだ結晶にX線が入射すると、特定の方向で強いX線が観察され、回折現象を生じる。これは、それぞれの位置で散乱されるX線の光路差が、X線の波長の整数倍になっていると、波の位相が一致するため、波の振幅が大きくなることで説明される。
物質はそれぞれに特有な規則性を持つ結晶をつくることから、X線回折では化合物の種類を調べることができる。また、結晶の大きさ(結晶の秩序性)、材料中に存在する結晶の方位の分布状態(結晶配向)、結晶に掛かる残留応力の評価を行うこともできる。
本発明の方法で得られる酸化物層(酸化物薄膜)の密度は好ましくは6.2g/cm以上であり、より好ましくは6.4g/cm以上である。密度が6.2g/cmよりも低いと、キャリアの伝導を担うInの5S軌道の重なりが小さくなるため移動度が低下するおそれがある。
本発明の方法における酸化物層(酸化物薄膜)は、密度が高い方が望ましく、特に好ましくは6.2g/cm以上7.1g/cm以下である。
上記本発明のいずれかの製造方法によって製造された積層構造は、前述した本発明の積層構造と同様の構造と特性を有する。
前述した本発明の酸化物薄膜及び上記本発明の製造方法によって製造された積層構造は薄膜トランジスタに使用できる。特に、積層構造中の酸化物層をチャネル層として使用できる。
本発明の薄膜トランジスタは、上記本発明の積層構造中の酸化物層をチャネル層とし、絶縁層をゲート絶縁膜とし、前記酸化物層上に、例えばSiN等を含有する保護膜を備えることを特徴とする。
本発明の薄膜トランジスタにおけるチャネル層は、本発明の積層構造中の酸化物層からなり、その構成等については上述した通りである。
本発明の薄膜トランジスタにおけるゲート絶縁膜は、本発明の積層構造中の絶縁層からなり、その構成については上述した通りである。
本発明の積層構造中の酸化物層は、結晶の配置方向と粒径を制御した結晶質酸化物薄膜であり、これをチャネル層に適用した場合、CVD等の製造プロセスを通しても酸素欠損が生じ難く、TFT特性の劣化が起こらないという利点を有する。
本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常10〜300nm、好ましくは20〜250nm、より好ましくは30〜200nm、さらに好ましくは35〜120nm、特に好ましくは40〜80nmである。チャネル層の膜厚が10nm未満の場合、大面積に成膜した際の膜厚の不均一性により、作製したTFTの特性が面内で不均一になるおそれがある。一方、膜厚が300nm超の場合、成膜時間が長くなり工業的に採用できないおそれがある。
本発明の薄膜トランジスタにおけるチャネル層は、通常、N型領域で用いられるが、P型Si系半導体、P型酸化物半導体、P型有機半導体等の種々のP型半導体と組合せてPN接合型トランジスタ等の各種の半導体デバイスに利用することができる。
本発明の薄膜トランジスタにおける保護膜は、特にSiNを含有することが好ましい。SiNはSiOと比較して緻密な膜を形成できるため、TFTの劣化抑制効果が高いという利点を有する。
保護膜は、上記チャネル層に積層して形成することができる。
上記本発明の積層構造中の酸化物層からなるチャネル層を用いることで、バッファー層が不要となり、チャネル層に直接保護膜を設けることができる。このため、製造工程を簡略化させることができる。
保護膜は、SiNの他に例えばSiO,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,HfO,CaHfO,PbTi,BaTa,Sm,SrTiO又はAlN等の酸化物等を含むことができるが、実質的にSiNのみからなることが好ましい。ここで、「実質的にSiNのみからなる」とは、本発明の薄膜トランジスタにおける保護層を構成する薄膜の70wt%以上(好ましくは80wt%以上、さらに好ましくは85wt%以上)がSiNであることを意味する。
一方、保護膜を形成する前段階の処理として、酸化物半導体膜に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理、又は亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、酸化物半導体膜を形成した後、保護膜を形成する前であれば、どのタイミングで行うようにしてもよい。但し、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、酸化物半導体膜における酸素欠陥の発生を抑制することができる。
また、TFT駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりTFTの信頼性が低下する恐れがある。酸化物半導体膜に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理、又は亜酸化窒素プラズマ処理を施すことにより、結晶構造中においてIn−OHの結合が安定化され酸化物半導体膜中の水素の拡散を抑制することができる。
ゲート絶縁膜は、例えばプラズマCVD(Chemical Vapor Deposition;化学気相成長)法により形成する。プラズマCVD法によりゲート絶縁膜を形成し、その上に酸化物半導体層を成膜した場合、ゲート絶縁膜中の水素が酸化物半導体層に拡散し、酸化物半導体層の結晶性の低下やTFTの信頼性低下を招くおそれがある。
酸化物半導体層の結晶性の低下やTFTの信頼性低下を防ぐために、酸化物半導体層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理、又は亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、酸化物半導体膜の結晶性の低下やTFTの信頼性低下を防ぐことができる。
ゲート絶縁膜の膜厚は、通常5〜400nmであり、好ましくは50〜300nmである。
本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ITO,IZO,ZnO,SnO等の透明電極や、Al,Ag,Cu,Cr,Ni,Mo,Au,Ti,Ta等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ドレイン電極、ソース電極及びゲート電極の各電極は、異なる2層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、AlやCu等の良導体をTiやMo等の密着性に優れた金属でサンドイッチして使用してもよい。
本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく利用することができる。
特にボトムゲート構成が、アモルファスシリコンやZnOの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
本発明の薄膜トランジスタは、表示装置に好適に用いることができる。
大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成トップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
参考例1〜13
[1]ホール効果測定用素子、XRD評価用素子、AFM評価用素子、SIM評価用素子、断面TEM評価用素子の作製
マグネトロンスパッタリング装置に、表1に示す組成の4インチターゲットを装着し、基板(積層構造における絶縁層)としてスライドガラス(コーニング社製♯1737)をそれぞれ装着した。DCマグネトロンスパッタリング法により、下記の条件でスライドガラス上に膜厚50nmの非晶質膜を成膜した。成膜時には、表1に示す分圧比でArガス、Oガス、及びHOガスを導入した。非晶質膜を形成した基板を大気中で300℃で1時間加熱し、非晶質膜をそれぞれ結晶化して酸化物半導体膜(積層構造における酸化物層)を形成した。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
ホール効果測定用素子をResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表1に示す。
スパッタ条件は以下の通りである。
基板温度:25℃
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス、HOガス(分圧は表1を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:DC100W
S(基板)−T(ターゲット)距離:70mm
[2]薄膜トランジスタの作製
上記[1]と同一のスパッタ条件で、基板に膜厚100nmの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜(積層構造における絶縁層)として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表1に示す条件でスパッタ成膜し、膜厚50nmの非晶質薄膜を作製した。レジストとしてOFPR♯800(東京応化工業株式会社製)を使用し、塗布、プレベーク(80℃、5分)、露光した。現像後、ポストベーク(120℃、5分)し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて300℃で1時間加熱処理(アニール処理)を行い、薄膜を結晶化させた。
その後、Mo(200nm)をスパッタ成膜により成膜した。チャンネルエッチによりソース/ドレイン電極を所望の形状にパターニングした。その後、プラズマCVD法(PECVD)にてSiNを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。
[3]薄膜トランジスタの電界効果移動度(μ)、S値及び閾値電圧(Vth)の測定
作製した薄膜トランジスタについて、電界効果移動度(μ)、S値及び閾値電圧(Vth)を評価した。これらの特性値は、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表1に示す。
[4]XRD(X線回折測定)による結晶性評価
ガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。参考例1〜3の薄膜堆積直後のX線チャートをそれぞれ図1に示す。
薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、大気下で300℃×1h加熱処理(アニール)後に回折ピークが観測され、結晶化していることが分かった。参考例1〜3の加熱処理(アニール)後のX線チャートをそれぞれ図2に示す。
チャートを分析した結果、参考例1〜3の結晶化後の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDS(Joint Committee of Powder Diffraction Standards)カードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
参考例4〜13の薄膜についても参考例1〜3と同様に薄膜堆積直後は非晶質であり、大気下で300℃×1hアニール後に酸化インジウムのビックスバイト構造のみが観測された。
上記XRDの測定条件は以下の通りである。
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
[5]AFM(原子間力顕微鏡)による酸化物薄膜の表面粗さの二乗平均の平方根(Rrms(root−mean−square−roughness))の評価
ガラス基板上に作製した参考例1の薄膜について、酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、2.3Åと非常に平坦であった。参考例2〜13のRrmsの結果についても表1に示す。
[6]SIM(走査イオン顕微鏡;Scanning Ion Microscopy)による結晶粒径評価
ガラス基板上に作製した参考例1の薄膜について、SIM測定を実施した。装置は、日立製集束イオンビーム加工観察装置 FB−2100を利用し、加速電圧は40kVである。
参考例1の300℃×1h加熱結晶化後の結果を図3に示す(図3の観察倍率は、×10000であり、35μm四方のSIM像の一部拡大図である。)。
結晶粒が観測され、平均結晶粒径は2.1μmであった。
酸化物半導体薄膜の平均結晶粒径は、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値で求めた。参考例2〜13の平均結晶粒径については、表1に示す。
[7]断面TEM(透過電子顕微鏡;Transmission Electron Microscope)による結晶形態評価
ガラス基板上に作製した参考例1の薄膜について、断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡 HF−2100を利用し、加速電圧は200kVである。
参考例1の300℃×1h加熱結晶化後の薄膜断面のTEM像を図4に示す(図4の観察倍率は、×100000であり、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図である。)。
図4に示すように基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
参考例2〜13についても基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
比較例1〜7
酸化物半導体膜の成膜に用いるターゲット、並びにそのスパッタ条件及び加熱処理(アニーリング)条件を、表2に記載の組成を有するターゲット及び条件に変更した他は参考例1と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、評価した。結果を表2に示す。
[1]XRDによる結晶性評価
参考例と同様の条件でガラス基板上に成膜した薄膜について、薄膜堆積直後及び加熱処理後にX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。比較例1の薄膜のX線チャートをそれぞれ図5に示す。
薄膜堆積直後に回折ピークが観測され結晶化していることが分かった。また、大気下で300℃×1hアニール後に回折ピークの半値幅が広がった。
チャートを分析した結果、比較例1の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDS(Joint Committee of Powder Diffraction Standards)カードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
比較例2,3,5,7についても薄膜堆積直後に結晶化していることが分かり、酸化インジウムのビックスバイト構造のみが観測された。
比較例4、6については、薄膜堆積直後は非晶質であり、大気下で300℃×1h加熱処理(アニール)後に結晶化し、酸化インジウムのビックスバイト構造のみが観測された。
[2]AFMによる酸化物薄膜のRrmsの評価
ガラス基板上に作製した比較例1の酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、8.6Åと参考例1〜13に比べて粗いことが分かった。比較例2〜7のRrmsの結果についても表2に示す。
[3]SIMによる結晶粒径評価
ガラス基板上に作製した比較例1の薄膜について、参考例1〜13と同様の測定条件でSIM測定を実施した。装置は、日立製集束イオンビーム加工観察装置FB−2100を利用し、加速電圧は40kVである。
比較例1の300℃×1h加熱処理後の結果を図6に示す(図6の観察倍率は、×10000であり、35μm四方のSIM像の一部拡大図である)。
結晶粒が観測され、平均結晶粒径は0.57μmであった。
酸化物半導体薄膜の平均結晶粒径は、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値で求めた。比較例2〜7の平均結晶粒径については、表2に示す。平均結晶粒径は、1μm未満であった。
[4]断面TEMによる結晶形態評価
ガラス基板上に作製した比較例1の薄膜について、参考例1〜13と同様の測定条件で断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。
比較例1の300℃×1h加熱処理後の薄膜断面のTEM像を図7に示す(図7の観察倍率は、×100000、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図)。
図7に示すように膜中に微結晶が観測された。比較例2〜7についても比較例1と同様に膜中に微結晶が観測された。
[5]素子の評価
ホール効果測定用素子をResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表2に示す。比較例1〜7のキャリア濃度は1018cm−3超であり、酸素欠陥が多い薄膜であることが分かった。
また、作製した薄膜トランジスタについて、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表2に示す。表2に示すように比較例1〜7の素子については、キャリア濃度は1018cm−3を超えるためノーマリーオンの特性が得られた。
実施例14
特開2005−290550号公報に開示された成膜装置を用い、表3に示す条件でACスパッタリングを行い、下記条件で非晶質膜を成膜し、加熱処理を行った他は参考例1と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、評価した。結果を表3に示す。
ACスパッタリングは、図8に示す装置を用いて行った。
Zn/(Zn+In)=0.04であり、幅200mm、長さ1700mm、厚さ10mmの6枚のターゲット31a〜31fを用い、各ターゲット31a〜31fを基板の幅方向に平行に、距離が2mmになるように配置した。磁界形成手段40a〜40fの幅はターゲット31a〜31fと同じ200mmであった。ガス供給系からスパッタガスであるArと、HOをそれぞれ99:1の流量比で系内に導入した。このときの成膜雰囲気は0.5Paとなった。交流電源のパワーは3W/cm(=10.2kW/3400cm)とし、周波数は10kHzとした。
以上の条件で10秒成膜し、得られたインジウム亜鉛酸化物(IZO)の膜厚を測定すると15nmであった。成膜速度は90nm/分と高速であり、量産に適している。また、このようにして得られたIZO付きガラス基板を電気炉に入れ、空気中400℃、15分の条件で熱処理後、1cmのサイズに切出し、4探針法によるホール測定を行った。その結果、キャリア濃度が1.5×1016cm−3となり、十分半導体化していることが確認できた。
実施例15〜実施例18
ターゲット組成とスパッタ条件を添付表のように変更した他は実施例14と同様にして半導体薄膜を得た。また、実施例14と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、実施例14と同様にして評価した。ホール測定の結果、いずれも半導体化していることを確認した。結果を表3に示す。
比較例8
出力パワー(交流パワー密度)を22W/cmに増加させ、高速成膜を行った。これにより成膜速度は75nm/分となったが、この薄膜ではサンプル表面に対して柱状の結晶が配置せずにキャリア濃度が7.5×1018cm−3と半導体化しなかった。
参考例19〜27
[1]EBSP測定用素子、ホール効果測定用素子、XRD評価用素子、AFM評価用素子、断面TEM評価用素子の作製
マグネトロンスパッタリング装置に、表4に示す組成の4インチターゲットを装着し、基板として膜厚100nmの熱酸化膜付きの導電性シリコン基板、導電性シリコン基板、スライドガラス(コーニング社製♯1737)をそれぞれ装着した。導電性シリコン基板上に絶縁層としてCVDでSiOxを100nm形成した。その後、表4に示すように絶縁層に対し、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施した。
DCマグネトロンスパッタリング法により、下記の条件で膜厚100nmの熱酸化膜付きの導電性シリコン基板、CVDで成膜した膜厚100nmのSiOx付き導電性シリコン基板、スライドガラス上に膜厚50nmの非晶質膜を成膜した。成膜時には、表4に示す分圧比でArガス、Oガス、及びHOガスを導入した。
非晶質膜を処理した基板を表4に示す酸素分圧、昇温速度、加熱処理温度、加熱処理時間で非晶質膜をそれぞれ結晶化して酸化物半導体膜を形成した。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
ホール効果測定用素子は、ガラス基板上に成膜した基板を用いてResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。
スパッタ条件は以下の通りである。
基板温度:表4を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス、HOガス(分圧は表4を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:DC100W
S(基板)−T(ターゲット)距離:70mm
[2]薄膜トランジスタの作製
基板として、膜厚100nmの熱酸化膜(SiOx)付きの導電性シリコン基板、又はCVDで成膜した膜厚100nmのSiOx付き導電性シリコン基板を使用した。SiOx膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。その後、表4に示すようにSiOx膜に対し、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施した。
処理を施したゲート絶縁膜上に表4に示す条件で再度スパッタ成膜し、膜厚は50nmの非晶質薄膜を作製した。レジストとしてOFPR♯800(東京応化工業株式会社製)を使用し、塗布、プレベーク(80℃、5分)、露光した。現像後、ポストベーク(120℃、5分)し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後、表4に示す酸素分圧、昇温速度、加熱処理温度、加熱処理時間でアニール処理を行い、結晶化させた。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
スパッタ条件は以下の通りである。
基板温度:表4を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス、HOガス(分圧は表4を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:100W
S(基板)−T(ターゲット)距離:70mm
その後Mo(200nm)をスパッタ成膜により成膜した。チャンネルエッチによりソース/ドレイン電極を所望の形状にパターニングした。さらに表4に示すように保護膜を形成する前段階の処理として、酸化物半導体膜に対し、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施した。
酸化物半導体層の処理後にプラズマCVD法(PECVD)にてSiNxを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。
[3]薄膜トランジスタの電界効果移動度(μ)、S値及び閾値電圧(Vth)の測定
作製した薄膜トランジスタについて、電界効果移動度(μ)、S値及び閾値電圧(Vth)を評価した。半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表4に示す。
[4]EBSPによる結晶粒界の評価
膜厚100nmの熱酸化膜(SiOx)付きの導電性シリコン基板、又はCVDで成膜した膜厚100nmのSiOx付き導電性シリコン基板に成膜した薄膜についてEBSP装置(EDAX(TSL)社製 Hikari High Speed EBSD Detector、OIM解析ソフト ver.5.2)により結晶粒界を調べた。加速電圧8kVの電子ビームを用いた。
参考例19の薄膜のEBSPのイメージクォリティ像(IQ像)を図9に示す。図9から結晶粒内に微細な構造が観測されていることが分かる。測定領域は、40μm×40μmであり、ステップサイズは0.2μmである。
結晶粒内の微細構造を解析するために、EBSPの方位角マッピングを行い、方位差2°以上5°未満、5°以上15°未満、15°以上180°未満の3つに分離した。方位差データを図10に示す。
方位差15°以上の成分で囲まれる領域を結晶粒として平均結晶粒径を解析した結果、平均結晶粒径は10.6μmであった。参考例20〜27に対しても平均結晶粒径は1.0μm以上であった。
結晶粒界内には、2°以上5°未満、5°以上15°未満の粒界が主に観測されていることが分かる。それぞれの粒界が全粒界に占める割合を算出したところ、方位差が2°以上5°未満は43.5%、5°以上15°未満は36.0%、15°以上180°未満は20.5%であった。以上の結果から、全結晶粒界中に2°以上15°未満の粒界が占める割合は、79.5%であった。
参考例20〜27に対しても全結晶粒界中に占める方位差が2°以上15°未満の粒界が占める割合を算出したところ60%以上90%以下であった。
参考例19の薄膜のEBSPの方位マップを図11に示す。測定領域は、40μm×40μmであり、ステップサイズは0.2μmである。方位差が2°以上5°未満、5°以上15°未満、15°以上180°未満の結晶粒界に対応する形で、(111)、(001)、(101)面の緻密な結晶粒の構造と結晶方位が観測された。
参考例19の逆極点図上に測定点をドットで示したマップを図12に示す。方位マップで示されているのと同様に(111)、(001)、(101)面の配向が観測されていることが分かる。
[5]XRDによる結晶性評価
参考例19〜27のガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。
薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、表4の条件でアニール後に回折ピークが観測され、結晶化していることが分かった。
チャートを分析した結果、参考例19〜27の結晶化後の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDSカードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
上記XRDの測定条件は以下の通りである。
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
[6]AFMによる酸化物薄膜のRrmsの評価
ガラス基板上に作製した参考例19の薄膜について、酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、1.8Åと非常に平坦であった。参考例20〜27のRrmsの結果についても表4に示す。
[7]断面TEMによる結晶形態評価
ガラス基板上に作製した参考例19〜27の薄膜について、断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。
参考例1〜13及び実施例14〜18と同様に基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。

比較例9〜13
[1]薄膜トランジスタ及び薄膜評価用素子の作製
酸化物半導体膜の成膜に用いるターゲット、並びにそのスパッタ条件及びアニーリング条件を、表5に記載の組成を有するターゲット及び条件に変更し、酸化物半導体膜に対してオゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施さなかった以外は参考例19〜27と同様にして薄膜トランジスタ及び薄膜評価用素子を作製し、評価した。結果を表5に示す。
[2]EBSPによる結晶粒界の評価
膜厚100nmの熱酸化膜付きの導電性シリコン基板、又はCVDで成膜した膜厚100nmのSiOx付き導電性シリコン基板に成膜した薄膜についてEBSP装置(EDAX(TSL)社製 Hikari High Speed EBSD Detector、OIM解析ソフト ver.5.2)により結晶粒界を調べた。加速電圧8kVの電子ビームを用いた。
比較例9の薄膜のEBSPのイメージクォリティ像(IQ像)を図13に示す。図13から参考例19〜27とは異なり、結晶粒内に微細な構造は観測されなかった。結晶粒径が小さいため、測定領域は、0.5μm×0.5μmであり、ステップサイズは0.005μmで測定を行った。
結晶粒の構造を解析するために、EBSPの方位角マッピングを行い、方位差2°以上5°未満、5°以上15°未満、15°以上180°未満の3つに分離した。方位差データを図14に示す。方位差15°以上の成分で囲まれる領域を結晶粒として平均結晶粒径を解析した結果、平均結晶粒径は0.137μmであった。比較例10〜13に対しても平均結晶粒径は1.0μm未満であった。
参考例19〜27と異なり結晶粒内には、2°以上5°未満、5°以上15°未満の粒界はほとんど観測されなかった。それぞれの粒界が全粒界に占める割合を算出したところ、方位差が2°以上5°未満は9.6%、5°以上15°未満は5.4%、15°以上180°未満は85%であった。以上の結果から、全結晶粒界中に2°以上15°未満の粒界が占める割合は、15.0%であった。比較例10〜13に対しても全結晶粒界中に占める方位差が2°以上15°未満の粒界が占める割合を算出したところ60%未満であった。
比較例9の薄膜のEBSPの方位マップを図15に示す。結晶粒径が小さいため、測定領域は、0.5μm×0.5μmであり、ステップサイズは0.005μmで測定を行った。
方位差が2°以上5°未満、5°以上15°未満の結晶粒界が観測されないため微細な構造は観測されなかった。15°以上180°未満の結晶粒界に対応する形で、(111)面に優先配向した結晶粒が観測された。図16には、比較例9の逆極点図上に測定点をドットで示したマップを示す。方位マップで示されているのと同様に(111)優先配向であることが分かる。
[3]XRDによる結晶性評価
参考例19〜27と同様の条件でガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。比較例9〜13の薄膜は、薄膜堆積直後に回折ピークが観測され結晶化していることが分かった。また、表5の条件で薄膜堆積直後の膜をアニールした。
チャートを分析した結果、比較例9〜13の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDSカードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
[4]AFMによる酸化物薄膜のRrmsの評価
ガラス基板上に作製した比較例9の酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、8.6Åと参考例19〜27に比べて粗いことが分かった。比較例10〜13のRrmsの結果についても表5に示す。
[5]断面TEMによる結晶形態評価
ガラス基板上に作製した比較例9〜13の薄膜について、参考例19〜27と同様の測定条件で断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。結果を表5に示す。
[6]素子の評価
ホール効果測定用素子をResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表5に示す。比較例9〜13のキャリア濃度は1018cm−3超であり、酸素欠陥が多い薄膜であることが分かった。
また、作製した薄膜トランジスタについて、半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。尚、ドレイン電圧(Vd)は10Vとした。結果を表5に示す。表5に示すように比較例9〜13の素子については、キャリア濃度が1018cm−3を超えるためノーマリーオンの特性が得られた。
参考例28〜33
[1]KFM測定用素子、ホール効果測定用素子、XRD評価用素子、AFM評価用素子、断面TEM評価用素子の作製
マグネトロンスパッタリング装置に、表6に示す組成の4インチターゲットを装着し、基板として膜厚100nmの熱酸化膜付きの導電性シリコン基板及びスライドガラス(コーニング社製♯1737)をそれぞれ装着した。
DCマグネトロンスパッタリング法により、下記の条件で膜厚100nmの熱酸化膜付きの導電性シリコン基板及びスライドガラス上に膜厚50nmの非晶質膜を成膜した。成膜時には、表6に示す分圧比でArガス、Oガス、及びHOガスを導入した。
非晶質膜を処理した基板を表6に示す酸素分圧、加熱処理温度、加熱処理時間で非晶質膜をそれぞれ結晶化して酸化物半導体膜を形成した。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
ホール効果測定用素子は、ガラス基板上に成膜した基板を用いてResiTest8300型(東陽テクニカ社製)にセットし、室温でホール効果を評価した。結果を表6に示す。
スパッタ条件は以下の通りである。
基板温度:表6を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス、HOガス(分圧は表6を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:DC100W
S(基板)−T(ターゲット)距離:70mm
[2]薄膜トランジスタの作製
基板として、膜厚100nmの熱酸化膜(SiOx)付きの導電性シリコン基板を使用した。SiOx膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表6に示す条件で再度スパッタ成膜し、膜厚50nmの非晶質薄膜を作製した。レジストとしてOFPR♯800(東京応化工業株式会社製)を使用し、塗布、プレベーク(80℃、5分)、露光した。現像後、ポストベーク(120℃、5分)し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後、表6に示す酸素分圧、加熱処理温度、加熱処理時間でアニール処理を行い、結晶化させた。
また、ICP−AES分析により、結晶化酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
スパッタ条件は以下の通りである。
基板温度:表6を参照
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス、HOガス(分圧は表6を参照)
スパッタ圧力(全圧):0.4Pa
投入電力:100W
S(基板)−T(ターゲット)距離:70mm
その後、Au(膜厚100nm)とTi(膜厚5nm)をスパッタ成膜により形成した。リフトオフによりソース/ドレイン電極を所望の形状にパターニングした。素子の形状を図17に示す。
[3]薄膜トランジスタの電界効果移動度(μ)、S値及び閾値電圧(Vth)の測定
作製した薄膜トランジスタについて、電界効果移動度(μ)、S値及び閾値電圧(Vth)を評価した。半導体パラメーターアナライザー(ケースレーインスツルメンツ株式会社製4200SCS)を用い、室温、遮光環境下(シールドボックス内)で測定した。図18に参考例28の伝達特性の結果(ドレイン電圧は0.1、1.0、10V)を示す。ドレイン電圧10Vの素子について電界効果移動度、S値及び閾値電圧を評価した。その他の参考例29〜33についてもドレイン電圧(Vd)は10Vとして電界効果移動度、S値及び閾値電圧を評価した。結果を表6に示す。
[4]XRD(X線回折測定)による結晶性評価
ガラス基板上に成膜した薄膜についてX線回折測定装置(リガク製Ultima−III)により結晶構造を調べた。参考例28の薄膜堆積直後、及び加熱処理(アニール)後のX線チャートをそれぞれ図19に示す。
薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、加熱処理(アニール)後に回折ピークが観測され、結晶化していることが分かった。参考例28の加熱処理(アニール)後のX線チャートをそれぞれ図19に示す。
チャートを分析した結果、参考例28の結晶化後の薄膜では、酸化インジウムのビックスバイト構造のみが観測された。当該結晶構造は、JCPDS(Joint Committee of Powder Diffraction Standards)カードで確認することができる。酸化インジウムのビックスバイト構造は、JCPDSカードNo.06−0416である。
参考例29〜33の参考例の薄膜についても参考例28と同様に薄膜堆積直後は非晶質であり、アニール後に酸化インジウムのビックスバイト構造のみが観測された。
上記XRDの測定条件は以下の通りである。
装置:(株)リガク製SmartLab
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
[5]AFM(原子間力顕微鏡)による酸化物薄膜の表面粗さの二乗平均の平方根(Rrms(root−mean−square−roughness))の評価
ガラス基板上に作製した参考例28の薄膜について、酸化物薄膜の薄膜堆積直後の表面をAFM装置(JSPM−4500、日本電子製)で20μm×20μm角のRrmsを測定したところ、1.8Åと非常に平坦であった。参考例29〜33のRrmsも同様に測定した。結果を表6に示す。
[6]SIM(走査イオン顕微鏡;Scanning Ion Microscopy)による結晶粒径評価
ガラス基板上に作製した参考例28の薄膜について、SIM測定を実施した。装置は、日立製集束イオンビーム加工観察装置FB−2100を利用し、加速電圧は40kVである。
参考例28の加熱結晶化後の薄膜を分析した結果、平均結晶粒径は9.3μmであった。
酸化物半導体薄膜の平均結晶粒径は、35μm四方の枠内で観察される結晶粒それぞれの最大径を調べ、これらの粒径の平均値で求めた。参考例29〜33の平均結晶粒径も同様に測定した。結果を表6に示す。
[7]断面TEM(透過電子顕微鏡;Transmission Electron Microscope)による結晶形態評価
熱酸化膜シリコン基板上に作製した参考例28の薄膜について、断面TEM測定を実施した。装置は、日立製電界放出型透過電子顕微鏡HF−2100を利用し、加速電圧は200kVである。
参考例28のスパッタ成膜直後と加熱結晶化後の薄膜断面のTEM像を図20に示す(図20の観察倍率は、×50000であり、1μm四方で観察した視野のうち酸化物薄膜部分の一部拡大図である。)。
図20に示すようにスパッタ成膜直後の膜ではXRD同様に非晶質であった。
加熱結晶化後には、基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
参考例29〜33についても、加熱結晶化後の薄膜では基板表面からサンプル表面にかけて柱状の結晶が配置している様子が観測された。
[8]ケルビンプローブ原子間力顕微鏡(Kelvin Probe Force Microscopy:KFM)によるポテンシャル障壁の評価
熱酸化膜シリコン基板上に作製した参考例28の薄膜について、KFM測定を実施した。装置は、E−sweep 環境制御ユニット/NanoNavi プローブステーションを用いた。測定領域は25μm四方であり、室温で測定を行った。
参考例28の加熱結晶化した薄膜の表面電位プロファイルの結果を図21に示す。図21に示すように、参考例28の薄膜において、表面電位の最大値と最小値の電位差は19.54mVであり、30mV以下であった。参考例29〜33の薄膜についても同様にKFM測定を実施した。いずれも25μm四方における表面電位の最大値と最小値の電位差は30mV以下であった。結果を表6に示す。
本発明の積層構造における酸化物層と絶縁層を薄膜トランジスタのチャネル層及びゲート絶縁膜として利用することで、チャネル層にバッファー層を設けることなく直接保護膜を形成することができるため、薄膜トランジスタの製造に有用である。
本発明の薄膜トランジスタは、表示装置、特に大面積のディスプレイ用として好適に用いることができる。
31a〜31f:ターゲット
40a〜40f:磁界形成手段
17a〜17c:交流電源

Claims (8)

  1. 薄膜トランジスタのチャネル層となる酸化物層と絶縁層からなる積層構造の製造方法であって、
    (1)絶縁層を設ける工程と
    (2)前記絶縁層上に、20×20μmにおけるRrms(root−mean−square−roughness)=1.0〜5.3Åの範囲となる様に、酸化インジウム、Gaをドープした酸化インジウム、Alをドープした酸化インジウム、Znをドープした酸化インジウム及びSnをドープした酸化インジウムからなる群から選ばれる材料からなる酸化物薄膜を成膜する工程と
    (3)得られた薄膜を150〜500℃で加熱処理して前記酸化物層とする工程と
    を有し、
    前記工程(2)の酸化物薄膜の成膜を、
    真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行うことを特徴とする積層構造の製造方法。
  2. 前記酸化物薄膜の成膜を、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一以上の分子とを含有する混合気体の雰囲気下において行うことを特徴とする請求項1に記載の積層構造の製造方法。
  3. 前記酸化物薄膜の成膜を、希ガス原子と、少なくとも水とを含有する混合気体の雰囲気下において行うことを特徴とする請求項2に記載の積層構造の製造方法。
  4. 前記雰囲気中に含まれる水分子の割合が分圧比で0.1%〜25%であることを特徴とする請求項3に記載の積層構造の製造方法。
  5. 前記Gaをドープした酸化インジウムの原子比Ga/(Ga+In)が0.01〜0.09であることを特徴とする請求項に記載の積層構造の製造方法。
  6. 前記Alをドープした酸化インジウムの原子比Al/(Al+In)が0.01〜0.05であることを特徴とする請求項に記載の積層構造の製造方法。
  7. 前記交流電源の交流パワー密度を3W/cm以上、20W/cm以下とすることを特徴とする請求項1〜のいずれかに記載の積層構造の製造方法。
  8. 前記交流電源の周波数が10kHz〜1MHzであることを特徴とする請求項1〜のいずれかに記載の積層構造の製造方法。
JP2013011206A 2010-12-28 2013-01-24 酸化物半導体薄膜層を有する積層構造の製造方法 Expired - Fee Related JP5295439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013011206A JP5295439B2 (ja) 2010-12-28 2013-01-24 酸化物半導体薄膜層を有する積層構造の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2010293799 2010-12-28
JP2010293799 2010-12-28
JP2011083768 2011-04-05
JP2011083768 2011-04-05
JP2011105718 2011-05-10
JP2011105718 2011-05-10
JP2013011206A JP5295439B2 (ja) 2010-12-28 2013-01-24 酸化物半導体薄膜層を有する積層構造の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011251792A Division JP5189674B2 (ja) 2010-12-28 2011-11-17 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置

Publications (2)

Publication Number Publication Date
JP2013145885A JP2013145885A (ja) 2013-07-25
JP5295439B2 true JP5295439B2 (ja) 2013-09-18

Family

ID=47689145

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2012227211A Active JP5186611B2 (ja) 2010-12-28 2012-10-12 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP2013011206A Expired - Fee Related JP5295439B2 (ja) 2010-12-28 2013-01-24 酸化物半導体薄膜層を有する積層構造の製造方法
JP2013011205A Active JP5301043B2 (ja) 2010-12-28 2013-01-24 薄膜トランジスタ、その製造方法、及び表示装置
JP2013025941A Expired - Fee Related JP5373212B2 (ja) 2010-12-28 2013-02-13 積層構造、その製造方法、薄膜トランジスタ、及び表示装置
JP2013170987A Pending JP2014017496A (ja) 2010-12-28 2013-08-21 薄膜トランジスタ、その製造方法、及び表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012227211A Active JP5186611B2 (ja) 2010-12-28 2012-10-12 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2013011205A Active JP5301043B2 (ja) 2010-12-28 2013-01-24 薄膜トランジスタ、その製造方法、及び表示装置
JP2013025941A Expired - Fee Related JP5373212B2 (ja) 2010-12-28 2013-02-13 積層構造、その製造方法、薄膜トランジスタ、及び表示装置
JP2013170987A Pending JP2014017496A (ja) 2010-12-28 2013-08-21 薄膜トランジスタ、その製造方法、及び表示装置

Country Status (1)

Country Link
JP (5) JP5186611B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136916A1 (ja) * 2013-03-08 2014-09-12 住友金属鉱山株式会社 酸窒化物半導体薄膜
TWI503992B (zh) * 2013-07-16 2015-10-11 Sumitomo Metal Mining Co 氧化物半導體薄膜以及薄膜電晶體
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ
CN106415801B (zh) * 2014-06-03 2019-12-13 夏普株式会社 半导体装置及其制造方法
JP6853421B2 (ja) 2019-03-28 2021-03-31 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ
EP4418330A1 (en) 2021-10-14 2024-08-21 Idemitsu Kosan Co.,Ltd. Crystalline oxide thin film, laminate, and thin-film transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022189A (ja) * 1998-01-23 2000-01-21 Canon Inc 酸化亜鉛層付基板、酸化亜鉛層の形成方法、光起電力素子及びその製造方法
JP2004137547A (ja) * 2002-10-17 2004-05-13 Tohoku Ricoh Co Ltd 被膜部材および成膜方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
JP2009170494A (ja) * 2008-01-11 2009-07-30 Renesas Technology Corp 半導体装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP2010093051A (ja) * 2008-10-08 2010-04-22 Fujitsu Microelectronics Ltd 電界効果型半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置

Also Published As

Publication number Publication date
JP2013016866A (ja) 2013-01-24
JP2013128128A (ja) 2013-06-27
JP2013145885A (ja) 2013-07-25
JP5186611B2 (ja) 2013-04-17
JP2013102227A (ja) 2013-05-23
JP5301043B2 (ja) 2013-09-25
JP2014017496A (ja) 2014-01-30
JP5373212B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5189674B2 (ja) 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5295439B2 (ja) 酸化物半導体薄膜層を有する積層構造の製造方法
CN103765596B (zh) 薄膜晶体管
KR101948998B1 (ko) 산화물 반도체막 및 반도체 디바이스
JP6178733B2 (ja) 積層構造、その製造方法及び薄膜トランジスタ
JP5965107B2 (ja) 薄膜トランジスタ
JP6593257B2 (ja) 半導体デバイスおよびその製造方法
WO2018109970A1 (ja) 半導体デバイスおよびその製造方法
WO2023234163A1 (ja) 積層構造及び薄膜トランジスタ
TW202329392A (zh) 結晶氧化物薄膜、積層體及薄膜電晶體

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5295439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees