JP5292779B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5292779B2 JP5292779B2 JP2007304092A JP2007304092A JP5292779B2 JP 5292779 B2 JP5292779 B2 JP 5292779B2 JP 2007304092 A JP2007304092 A JP 2007304092A JP 2007304092 A JP2007304092 A JP 2007304092A JP 5292779 B2 JP5292779 B2 JP 5292779B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wiring
- semiconductor device
- external connection
- screwing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 229920005989 resin Polymers 0.000 claims description 63
- 239000011347 resin Substances 0.000 claims description 63
- 238000007789 sealing Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 18
- 239000011888 foil Substances 0.000 description 13
- 238000005476 soldering Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000003466 welding Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
本発明は半導体装置に関し、特に複数の半導体素子を樹脂ケースにより包容した半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a plurality of semiconductor elements are enclosed by a resin case.
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載した半導体装置(汎用モジュール)が使用されている。そして、このような半導体装置は、複数のパワー半導体素子を樹脂ケース内に封止(パッケージ)させた構造をしている(例えば、特許文献1,2参照)。
Inverter devices, uninterruptible power supply devices, machine tools, industrial robots, and the like, semiconductor devices (general-purpose modules) equipped with power semiconductor elements are used independently of the main body devices. Such a semiconductor device has a structure in which a plurality of power semiconductor elements are sealed (packaged) in a resin case (see, for example,
このような半導体装置の内部配線は、配線用端子(リードフレーム)で行うのが一般的である(例えば、特許文献3参照)。
例えば、図11に、パワー半導体素子を樹脂ケース内に封止させた半導体装置の要部模式図を示す。この図では、配線用端子で内部配線を行った半導体装置の一例が示されている。
Such internal wiring of a semiconductor device is generally performed by wiring terminals (lead frames) (see, for example, Patent Document 3).
For example, FIG. 11 shows a schematic diagram of a main part of a semiconductor device in which a power semiconductor element is sealed in a resin case. This figure shows an example of a semiconductor device in which internal wiring is performed with wiring terminals.
図示するように、半導体装置は、樹脂ケース400内に、IGBT(Insulated Gate Bipolar Transistor)素子100を配置している。ここで、IGBT素子100は、縦型のパワー半導体素子であり、その上面にエミッタ電極、下面にコレクタ電極を配設している。そして、IGBT素子100のエミッタ電極と配線基板200とは、配線用端子600を通じて導通している。また、IGBT素子100のコレクタ電極は、配線基板200の回路に直接的に導通している。
As shown in the figure, an IGBT (Insulated Gate Bipolar Transistor)
そして、配線用端子600の上記エミッタ電極、配線基板200との接合は、例えば、半田付け、超音波接合、レーザー溶接にて行うのが一般的である。
しかし、上述した半田付けの場合には、半田付け中に接合部分に与えられる熱が配線用端子600内を伝導し、樹脂ケース400自体を変形させてしまうことがある。
また、超音波接合においては、接合部分を樹脂ケース400内で中空状態で行う場合があり、その接合が確実でない場合が生じる。
However, in the case of the above-described soldering, heat given to the joint portion during the soldering may be conducted in the
Further, in ultrasonic bonding, the bonded portion may be hollow in the
また、レーザー溶接の場合は、接合部分から飛散する溶融物(例えば、金属片)が半導体素子の電極に付着したりすると、半導体素子の特性劣化を引き起こす場合がある。このため、レーザー溶接の場合は、配線用端子材に制約を課すこともある。 In the case of laser welding, if a melt (for example, a metal piece) scattered from the joint portion adheres to the electrode of the semiconductor element, the characteristics of the semiconductor element may be deteriorated. For this reason, in the case of laser welding, restrictions may be imposed on the wiring terminal material.
また、配線用端子600を一旦、被接合部分に接合させてしまうと、その後において、配線用端子600の配置変更が自由にできないという問題があった。
本発明はこのような点に鑑みてなされたものであり、歩留まりが高く、複数の半導体素子を樹脂ケースにより包容した半導体装置の配線用端子の配置構造を、簡便に変更し得る半導体装置を提供することを目的とする。
Further, once the
The present invention has been made in view of the above points, and provides a semiconductor device that has a high yield and can easily change the arrangement structure of wiring terminals of a semiconductor device in which a plurality of semiconductor elements are enclosed in a resin case. The purpose is to do.
上記課題を解決するために、本発明の一態様では、樹脂ケースに固定支持された複数の外部接続用端子と、前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、前記半導体素子に配設された電極に導通する端子台と、前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、前記樹脂ケース内に充填された、少なくとも前記半導体素子を封止し、前記配線用端子が表出している樹脂と、を備え、前記外部接続用端子と前記配線用端子、または、前記端子台と前記配線用端子との少なくとも何れかががねじ止めにより接合されていることを特徴とする半導体装置が提供される。 In order to solve the above problems, in one aspect of the present invention, a plurality of external connection terminals fixedly supported in a resin case, at least one semiconductor element enclosed in the resin case, and the semiconductor element Sealing at least the semiconductor element filled in the resin case, a terminal block electrically connected to the arranged electrode, a wiring terminal for electrical connection between the terminal block and the external connection terminal; A resin exposed by the wiring terminal, and at least one of the external connection terminal and the wiring terminal, or the terminal block and the wiring terminal is joined by screwing. A semiconductor device is provided.
また、本発明の別の一態様では、樹脂ケースに固定支持された複数の外部接続用端子と、前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、前記半導体素子に配設された電極に導通する端子台と、前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、前記樹脂ケース内に充填された、少なくとも前記半導体素子を封止し、前記配線用端子が表出している樹脂と、を備え、前記外部接続用端子と前記配線用端子、または、前記端子台と前記配線用端子とがねじ止めにより接合されている、複数の半導体モジュール間の前記配線用端子を連結したことを特徴とする半導体装置が提供される。
In another aspect of the present invention, a plurality of external connection terminals fixedly supported by a resin case, at least one semiconductor element enclosed in the resin case, and disposed in the semiconductor element A terminal block electrically connected to an electrode; a wiring terminal for electrical connection between the terminal block and the external connection terminal; and at least the semiconductor element filled in the resin case, wherein the semiconductor element is sealed. A resin that a terminal is exposed to, and the external connection terminal and the wiring terminal, or the terminal block and the wiring terminal are joined by screwing. A semiconductor device is provided in which wiring terminals are connected.
本発明によれば、歩留まりが高く、複数の半導体素子を樹脂ケースにより包容した半導体装置の配線用端子の配置構造を、簡便に変更し得る半導体装置が実現する。 According to the present invention, it is possible to realize a semiconductor device that has a high yield and can easily change the arrangement structure of wiring terminals of a semiconductor device in which a plurality of semiconductor elements are enclosed in a resin case.
以下、本実施の形態に係る半導体装置を、図面を参照して詳細に説明する。
<第1の実施の形態>
図1は第1の実施の形態に係る半導体装置の要部模式図である。ここで、図(a)には、半導体装置の平面模式図が例示され、図(b)には図(a)の破線X−Xの位置における断面を矢印の方向に矢視する図が表示されている。尚、図1では、インバータ回路一相分の半導体モジュール(パワーモジュール)の一例が例示されている。
Hereinafter, a semiconductor device according to the present embodiment will be described in detail with reference to the drawings.
<First Embodiment>
FIG. 1 is a schematic diagram of a main part of the semiconductor device according to the first embodiment. Here, FIG. (A) illustrates a schematic plan view of the semiconductor device, and FIG. (B) displays a view of the cross section at the position of the broken line XX in FIG. (A) in the direction of the arrow. Has been. In FIG. 1, an example of a semiconductor module (power module) for one phase of the inverter circuit is illustrated.
図示する半導体装置1は、板厚が数ミリの金属ベース板10を基体とし、当該金属ベース板10上に、錫(Sn)−銀(Ag)系の鉛フリー半田層(図示しない)を介して絶縁基板20が接合・搭載されている。そして、絶縁基板20上層には、パワー半導体素子であるIGBT素子30a,30b、並びにFWD素子31a,31bを、夫々複数個、実装している。更に、半導体装置1は、上記半導体素子等を樹脂ケース40によりパッケージングし、所謂、汎用IGBTモジュールとして機能する。
The illustrated
絶縁基板20は、絶縁板20aと、絶縁板20aの下面にDCB(Direct Copper Bonding)法で形成された金属箔20bと、絶縁板20aの上面に同じくDCB法で形成された金属箔20cを備えている。
The
更に、夫々の絶縁基板20の金属箔20c上には、半田層(図示しない)を介して、少なくとも一つのIGBT素子30a,30bがその裏面側(例えば、コレクタ電極側)を接合させた状態にて、金属箔20c上に搭載されている。
Further, on the
また、IGBT素子30a,30bのコレクタ電極とは反対側の主面、即ち、IGBT素子30a,30bの上面側には、エミッタ電極が配設されている。更に、IGBT素子30a,30bの上面の一部には、制御電極30gが配設されている。そして、制御電極30gは、金属ワイヤ21を通じて、樹脂ケース40にインサート成形(封止)されたピン端子(制御用端子)22の一端に導通している。また、ピン端子22のもう一方の端は、半導体装置1の上方へ延出され、樹脂ケース40の上面より高い位置にまで設定されている。
An emitter electrode is disposed on the main surface opposite to the collector electrodes of
また、FWD素子31a,31bにおいては、半田層(図示しない)を介して、カソード側を金属箔20cに接合させた状態にて、金属箔20c上に搭載されている。そして、FWD素子31a,31bの当該カソード側とは反対側の主面、即ち、上面には、アノード側を配置している。
The FWD
また、IGBT素子30a,30bのエミッタ電極(IGBT素子30a,30bの上面側)とFWD素子31a,31bのアノード側(FWD素子31a,31bの上面側)には、屈曲構造を備えた端子台23a,23bが半田付けによって架設されている。例えば、端子台23a,23bの断面は、矩形であり、凸形状としている。これにより、IGBT素子30a,30bのエミッタ電極とFWD素子31a,31bのアノード側との導通が端子台23a,23bを通じて確保されている。
A
また、IGBT素子30a,30bのコレクタ電極とFWD素子31a,31bのカソード側は、IGBT素子30a,30b並びにFWD素子31a,31bの下地である金属箔20cを通じて互いに導通している。
Further, the collector electrodes of the
ここで、絶縁板20aは、例えば、アルミナ(Al2O3)焼結体のセラミックで構成され、金属箔20b,20cは、銅(Cu)を主成分とする金属で構成されている。また、端子台23a,23bは、例えば、銅(Cu)またはアルミニウム(Al)またはこれらの合金を主成分とした材質により構成されている。
Here, the
また、金属箔20cに搭載する半導体素子においては、上述したIGBT素子30a,30bに限らず、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いてもよい。
The semiconductor element mounted on the
また、半導体装置1にあっては、金属ベース板10の上端縁に、例えば、PPS(ポリ・フェニレン・サルファイド)製の樹脂ケース40が固設されている。そして、樹脂ケース40の一部には、例えば、IGBT素子30a,30bの主電極に導通する外部接続用端子50a,51a,52a,53aがインサート成形されている。
In the
ここで、外部接続用端子50aは、例えば、インバータ回路の正極入力端子(P端子)となり、外部接続用端子51aは、例えば、インバータ回路の負極入力端子(N端子)となる。これらの外部接続用端子50a,51aは、半導体装置1の外部に設置された直流電源の正極、負極に夫々電気的に接続される。また、外部接続用端子52aは、例えば、インバータ回路の交流出力端子(U,V,W相)となる。尚、外部接続用端子53aは、予備端子である。
Here, the
そして、外部接続用端子50aには、L字形状の配線用端子(リードフレーム)50bの一端が金属製のねじ60によるねじ止めにより接合されている。更に、当該配線用端子50bは、別の端を2股に分岐する構成とし、当該2つの端は、ねじ60によるねじ止めにより、断面が「コ」の字型をした屈曲構造の端子台24bの上面に接合されている。
One end of an L-shaped wiring terminal (lead frame) 50b is joined to the
尚、端子台24bの下面は、金属箔20cの主面に半田付けまたはレーザー溶接によって接合されている。
即ち、半導体装置1においては、樹脂ケース40に固設された外部接続用端子50aに配線用端子50bの一端が電気的に接続され、当該配線用端子50bのもう一方の端は、端子台24bを通じて、IGBT素子30bのコレクタ電極並びにFWD素子31bのカソード側に電気的に接続されている。
The lower surface of the
That is, in the
また、外部接続用端子51aには、L字形状の配線用端子51bの一端がねじ60によるねじ止めにより接合されている。そして、配線用端子51bのもう一方の端は、ねじ60によるねじ止めにより、端子台23aの上面に接合されている。
One end of an L-shaped
即ち、半導体装置1においては、樹脂ケース40に固設された外部接続用端子51aに配線用端子51bの一端が電気的に接続され、当該配線用端子51bのもう一方の端は、端子台23aを通じて、IGBT素子30aのエミッタ電極並びにFWD素子31aのアノード側に電気的に接続されている。
That is, in the
また、外部接続用端子52aには、配線用端子52bの一端がねじ60によるねじ止めにより接合されている。また、配線用端子52bは、配線用端子52bの中部において、ねじ60によるねじ止めにより、端子台23bの上面に接合している。そして、外部接続用端子52aは配線用端子50bの下方へ潜るように配置され、2股に分岐された別の端をねじ60によるねじ止めにより、断面が「コ」の字型をした屈曲構造の端子台24aの上面に接合している。
One end of the
尚、端子台24aの下面は、金属箔20cの主面に半田付けまたはレーザー溶接によって接合されている。
即ち、半導体装置1においては、樹脂ケース40に固設された外部接続用端子52aに配線用端子52bの一端が電気的に接続され、当該配線用端子52bの中部が端子台23bを通じて、IGBT素子30bのエミッタ電極並びにFWD素子31bのアノード側に電気的に接続されている。更に、当該配線用端子52bのもう一方の端は、端子台24aを通じて、IGBT素子30aのコレクタ電極並びにFWD素子31aのカソード側に電気的に接続されている。
The lower surface of the
That is, in the
そして、樹脂ケース40及び金属ベース板10で取り囲まれた空間には、半導体素子、金属ワイヤ21等の保護を目的として、配線用端子50b,51b,52bの真下にまで、封止用樹脂41が充填されている。即ち、半導体装置1においては、配線用端子50b,51b,52bを封止用樹脂41から表出させた構造をなしている。
In the space surrounded by the
ここで、封止用樹脂41の材質は、例えば、ゲルまたはエポキシ樹脂を主成分とする樹脂により構成されている。
特に、封止用樹脂41として、エポキシ樹脂を用いた場合は、端子台23a,23b,24a,24bの外周が当該エポキシ樹脂により封止される。
Here, the material of the sealing
In particular, when an epoxy resin is used as the sealing
これにより、ねじ止めのトルクにより端子台23a,23b,24a,24bにかかる負荷が抑制され、ねじ60の脱着を繰り返し行っても、端子台23a,23b,24a,24bが金属箔20cから剥離することはない。
Thereby, the load applied to the
尚、図(a)では、半導体装置1の内部の構造を表示するために、封止用樹脂41が表示されていない。
また、外部接続用端子50a,51a,52a,53a、配線用端子50b,51b,52b、並びに端子台24a,24bは、例えば、銅(Cu)またはアルミニウム(Al)またはこれらの合金を主成分とした材質により構成されている。
In FIG. 1A, the sealing
The
このように、半導体装置1では、樹脂ケース40に固定支持された複数の外部接続用端子50a,51a,52a,53aと、樹脂ケース40内に包容された、少なくとも一つの半導体素子(例えば、IGBT素子30a,30b、またはFWD素子31a,31b)と、半導体素子に配設された電極(例えば、前記エミッタ電極、前記コレクタ電極、前記アノード、前記カソード)に導通する端子台23a,23b,24a,24bと、端子台23a,23b,24a,24bと外部接続用端子50a,51a,52a,53aとの電気的接続をする配線用端子50b,51b,52bと、を備えている。そして、半導体装置1では、外部接続用端子50a,51a,52aと配線用端子50b,51b,52b、または、端子台23a,23b,24a,24bと外部接続用端子50a,51a,52aとが、ねじ60によるねじ止めにより接合されている。
As described above, in the
次に、このような配線用端子構造を有する半導体装置1にもたらされる有利な効果について説明する。尚、以下に示す全ての図では、図1と同一の部材には同一の符号を付し、一度説明した部材の説明の詳細については省略する。
Next, advantageous effects brought about by the
先ず、半導体装置1においては、樹脂ケース40内での配線用端子50b,51b,52bの引き回しを、半田付け、超音波接合或いはレーザー溶接ではなく、ねじ60によるねじ止めにより行っている。
First, in the
これにより、半田付けの場合に起きた樹脂ケース40自体の変形、レーザー溶接で生じた溶解物(金属片)の発生が抑制される。
また、ねじ60によるねじ止め部分が樹脂ケース40内で中空状態であっても、当該ねじ止めにより、確実かつ簡便に各部材同士を接合することができる。
Thereby, generation | occurrence | production of the deformation | transformation of the
Moreover, even if the screwing part by the
例えば、図2及び図3は配線用端子の脱着の方法を説明するための要部模式図である。ここで、図2には、半導体装置1から配線用端子50b,51b,52bを取り除いた状態が例示され、図3には、取り除いた配線用端子50b,51b,52bの状態が例示されている。尚、図3には、ねじ60が配線用端子50b,51b,52bに取り付けられた状態が示されている。
For example, FIG.2 and FIG.3 is a principal part schematic diagram for demonstrating the removal method of the terminal for wiring. 2 illustrates the state where the
図2に示すように、外部接続用端子50a,51a,52a,53a並びに端子台23a,23b,24a,24bには、ねじ山を備えた孔部60aが設けられている。そして、夫々の孔部60aに、図3に示す配線用端子50b,51b,52bに取り付けられた、ねじ60を合わせ込み、夫々のねじ60を孔部60aにねじ止めすることで、配線用端子50b,51b,52bを外部接続用端子50a,51a,52a並びに端子台23a,23b,24a,24bに確実かつ簡便に接合することができる。
As shown in FIG. 2, the
これにより、樹脂ケース40内の配線用端子の配置、引き回しが簡便になる。また、樹脂ケース40の変形、レーザー溶接で生じる溶解物が発生せず、半導体装置の生産性が向上する。
Thereby, arrangement | positioning and routing of the wiring terminal in the
また、外部接続用端子50a,51a,52aがインサート成形により、樹脂ケース40内に固定されたとしても、半導体装置1では、外部接続用端子50a,51a,52aから引き回す配線用端子50b,51b,52bの配置を自由に変更することができる。
Further, even if the
例えば、図1では、上述したように、外部接続用端子50aが正極入力端子であり、外部接続用端子51aが負極入力端子である。
しかし、配線用端子50b,51b,52bの配置を変更することにより、外部接続用端子50aを負極入力端子、外部接続用端子51aを正極入力端子とすることができる。即ち、配線用端子50b,51b,52bの配置を変更することにより、外部接続用端子50a,51aの極を入れ替えることができる。
For example, in FIG. 1, as described above, the
However, by changing the arrangement of the
例えば、図4は配線用端子の配置の変形例を説明するための要部模式図である。
図4に示す配置では、外部接続用端子50aには、配線用端子51bの一端がねじ60によるねじ止めにより接合され、配線用端子51bのもう一方の端は、ねじ60によるねじ止めにより、端子台23aの上面に接合されている。
For example, FIG. 4 is a schematic diagram of a main part for explaining a modification of the arrangement of wiring terminals.
In the arrangement shown in FIG. 4, one end of a
即ち、この配置においては、樹脂ケース40に固設された外部接続用端子50aに配線用端子51bの一端が電気的に接続され、当該配線用端子51bのもう一方の端は、端子台23aを通じて、IGBT素子30aのエミッタ電極並びにFWD素子31aのアノード側に電気的に接続されている。
That is, in this arrangement, one end of the
また、外部接続用端子51aには、配線用端子50bの一端がねじ60によるねじ止めにより接合され、2股に分かれた配線用端子50bの別の端は、ねじ60によるねじ止めにより、端子台24bの上面に接合されている。
Further, one end of the
即ち、半導体装置1においては、樹脂ケース40に固設された外部接続用端子51aに配線用端子50bの一端が電気的に接続され、当該配線用端子50bのもう一方の端は、端子台24bを通じて、IGBT素子30bのコレクタ電極並びにFWD素子31bのカソード側に電気的に接続されている。
That is, in the
従って、外部接続用端子50aを負極入力端子とし、外部接続用端子51aを正極入力端子とすることにより、図1に例示する半導体装置1と同様の回路構造を得ることができる。
Therefore, by using the
更に、図1に例示する半導体装置1においては、配線用端子50bの配置を、別の形態に変更することにより、配線用端子50bの一端を、ねじ止めにて外部接続用端子52aに接合することができる。そして、配線用端子52bについても、別の形態に変更することにより、配線用端子52bの一端をねじ止めにて外部接続用端子50aに接合することができる。
Further, in the
これにより、外部接続用端子52aを正極入力端子とすることもでき、外部接続用端子50aを交流出力端子とすることもできる。
また、同じ要領にて、配線用端子51bの一端をねじ止めにて外部接続用端子52aに接合し、配線用端子52bの一端をねじ止めにて外部接続用端子51aに接合することができる。
Thus, the
Further, in the same manner, one end of the
これにより、外部接続用端子52aを負極入力端子とすることもでき、外部接続用端子51aを交流出力端子とすることもできる。
また、予備端子である外部接続用端子53aを、正極入力端子、負極入力端子、交流出力端子の何れかにすることも可能である。
Accordingly, the
Further, the
このように、図1に例示する半導体装置1は、外部接続用端子50a,51a,52a,53a、または半導体素子の主電極に導通させる配線用端子50b,51b,52bの配置をねじ止めにより簡便に変更することができる。また、当該配線用端子50b,51b,52bの配置が変更可能になることにより、外部接続用端子50a,51a,52a,53aに接続する外部配線の引き回しの自由度が大きく向上する。
As described above, in the
即ち、図2に例示した半導体装置の形態までは、半導体モジュールの構成を共通化することができ、使用者側の要望に応じて、配線用端子50b,51b,52bの配置を自由に選択することができる。また、外部接続用端子50a,51a,52a,53aに接続する外部配線の配置においても、使用者側の要望に応じて自由に選択することもできる。
In other words, the configuration of the semiconductor module can be shared up to the form of the semiconductor device illustrated in FIG. 2, and the arrangement of the
また、半導体装置が所定の形態に共通化されていることから、半導体モジュールに費やされる設計時間を短縮させ、更に、開発費用を低減させることができる。
また、配線用端子50b,51b,52bの長さ、幅、厚みを調整することにより、配線抵抗、リアクタンス、放熱量等を回路の性能に応じて自由に調整することができる。
Further, since the semiconductor device is shared in a predetermined form, it is possible to shorten the design time spent on the semiconductor module and further reduce the development cost.
Further, by adjusting the length, width, and thickness of the
尚、半導体装置1にあっては、半導体装置の更なる小型化、軽量化を図るために、金属ベース板10を取り除き、絶縁基板20を半導体装置1の基体とした、所謂金属ベースレス構造であってもよい。
The
<第2の実施の形態>
次に、半導体装置1の形態を変形させた半導体装置2について説明する。
図5は第2の実施の形態に係る半導体装置の要部断面模式図である。
<Second Embodiment>
Next, a
FIG. 5 is a schematic cross-sectional view of an essential part of a semiconductor device according to the second embodiment.
図示するように、半導体装置2では、半導体素子、金属ワイヤ21等の保護を目的として、封止用樹脂41を樹脂ケース40内に充填すると共に、当該封止用樹脂41によりねじ60を被覆・封止する形態をなしている。
As shown in the figure, in the
このような構造であれば、配線用端子50b,51b,52b同士の絶縁性が確保される。また、ねじ60が封止用樹脂41により被覆・封止されていることから、ねじ止めした後のねじ60に緩みが生じることがない。
With such a structure, the insulation between the
<第3の実施の形態>
次に、半導体装置1の形態を変形させた別の半導体装置3について説明する。
図6は第3の実施の形態に係る半導体装置の要部模式図である。ここで、図(a)には、半導体装置の平面模式図が例示され、図(b)には図(a)の破線X−Xの位置における断面を矢印の方向に矢視する図が表示されている。
<Third Embodiment>
Next, another
FIG. 6 is a schematic diagram of a main part of a semiconductor device according to the third embodiment. Here, FIG. (A) illustrates a schematic plan view of the semiconductor device, and FIG. (B) displays a view of the cross section at the position of the broken line XX in FIG. (A) in the direction of the arrow. Has been.
図示するように、半導体装置3では、樹脂、セラミック材等を基材とする、少なくとも1枚のプリント基板(配線基板)70が樹脂ケース40の内側面から延在された支持台40a上に載置されている。また、プリント基板70は、絶縁体であるスペーサ61を介して、ねじ60によるねじ止めにより、外部接続用端子50a,51a,52a,53aに固定されている。そして、ピン端子22がプリント基板70内を貫通し、ピン端子22がプリント基板70の主面に配設された複数の回路パターン(図示しない)に、半田付けにより電気的に接続されている。
As shown in the figure, in the
このようなプリント基板70には、上記回路パターンに導通するIC回路部、コンデンサ部、抵抗部等が配置されている(図示しない)。このようなIC回路部、コンデンサ部、抵抗部をプリント基板70の主面に配置することにより、半導体装置3は、温度センサー回路や過電圧・過電流保護回路等を組み込む形態をなしている。即ち、半導体装置3は、IPM(Intelligent Power Module)として機能する。
Such a printed
このように半導体装置3では、外部接続用端子50a,51a,52a,53aに、ねじ止めにより、プリント基板70を固定している。このような構造であれば、回路パターンを備えたプリント基板70を簡便に半導体装置3に脱着することが可能になる。
Thus, in the
また、ねじ60は金属製であることから、当該ねじ60を通じて、配線用端子50b,51b,52bに導通する配線パターンをプリント基板70の主面に引き回してもよい。このような配線パターンをプリント基板70に配置することにより、正極入力端子、負極入力端子或いは交流出力端子の電位のモニタリング等がプリント基板70に配設された回路によって実施し得る。
Further, since the
<第4の実施の形態>
次に、半導体装置1の形態を変形させた、更に別の半導体装置4について説明する。
図7は第4の実施の形態に係る半導体装置の要部模式図である。ここで、図(a)には、半導体装置の平面模式図が例示され、図(b)には図(a)の破線X−Xの位置における断面を矢印の方向に矢視する図が表示されている。
<Fourth embodiment>
Next, still another
FIG. 7 is a schematic diagram of a main part of a semiconductor device according to the fourth embodiment. Here, FIG. (A) illustrates a schematic plan view of the semiconductor device, and FIG. (B) displays a view of the cross section at the position of the broken line XX in FIG. (A) in the direction of the arrow. Has been.
図示するように、半導体装置4では、少なくとも1枚の金属板71が樹脂ケース40の内側面から延在された支持台40a上に載置されている。また、プリント基板70は、絶縁体であるスペーサ61を通じて、ねじ60によるねじ止めにより、外部接続用端子51a,53aに固定されている。また、金属板71は、ねじ60を通じて、負極入力端子である外部接続用端子51aに導通している。
As shown in the figure, in the
このような構造であれば、金属板71は、半導体素子等から発せられる電磁波のシールド板として機能し、例えば、半導体装置4外に取り付ける制御回路等を安定して作動させることができる。
With such a structure, the
尚、電磁波のシールド板においては、金属板71を取り付ける代わりに、外部接続用端子51aに導通する金属層(シールド層)を、上述したプリント基板70の主面に選択的に配置してもよい。
In the electromagnetic wave shield plate, instead of attaching the
<第5の実施の形態>
次に、半導体装置1の形態を変形させた、更に別の半導体装置5について説明する。
図8は第5の実施の形態に係る半導体装置の要部模式図である。ここで、図(a)には、半導体装置の平面模式図が例示され、図(b)には図(a)の破線X−Xの位置における断面を矢印の方向に矢視する図が表示されている。
<Fifth embodiment>
Next, still another
FIG. 8 is a schematic diagram of a main part of a semiconductor device according to the fifth embodiment. Here, FIG. (A) illustrates a schematic plan view of the semiconductor device, and FIG. (B) displays a view of the cross section at the position of the broken line XX in FIG. (A) in the direction of the arrow. Has been.
図示するように、半導体装置5では、例えば、樹脂またはセラミック材を主成分とする絶縁板72の主面に配線用端子50b,51b,52bを接着部材(図示しない)を介して固着させている。
As shown in the figure, in the
このような構造であれば、絶縁板72に固着された配線用端子50b,51b,52bのユニットを一括して、外部接続用端子50a,51a,52a並びに端子台23a,23b,24a,24bに、ねじ止めすることができる。即ち、配線用端子50b,51b,52bの脱着がより簡便になる。
With such a structure, the
<第6の実施の形態>
次に、半導体装置1の形態を変形させた、更に別の半導体装置6について説明する。
図9は第6の実施の形態に係る半導体装置の要部平面模式図である。
<Sixth Embodiment>
Next, still another
FIG. 9 is a schematic plan view of an essential part of a semiconductor device according to the sixth embodiment.
半導体装置6では、例えば、半導体装置1と同じ構成の半導体装置1a,1b,1cが複数個、並べられ、夫々の配線用端子50b,51bが連結された構造をなしている。
例えば、夫々の配線用端子50bは、Pバスバー50bbにて連結され、夫々の配線用端子50bの一端がねじ止めにより外部接続用端子50aに接合されている。更に、夫々の配線用端子50bのもう一方の端は、ねじ止めにより、端子台24bの上面に接合されている。
In the
For example, each
また、夫々の配線用端子51bは、Nバスバー51bbにて連結され、夫々の配線用端子51bの一端がねじ止めにより外部接続用端子51a接合されている。更に、夫々の配線用端子51bのもう一方の端は、ねじ止めにより、端子台23aの上面に接合されている。
Each
そして、半導体装置6の外部に設置された直流電源の正極を半導体装置1a,1b,1cに配設された何れかの外部接続用端子50aに接続する。また、直流電源の負極を半導体装置1a,1b,1cに配設された何れかの外部接続用端子51aに接続する。
Then, the positive electrode of the DC power supply installed outside the
このような構成により、半導体装置6は、交流出力端子(外部接続用端子52a)を3個備えた3相インバータ回路として機能する。
尚、図9では、Pバスバー50bbと配線用端子50b、Nバスバー51bbと配線用端子51bとが一体となった構成を例示しているが、当該Pバスバー50bb、Nバスバー51bbは必要に応じて所定の長さに分断し、継ぎ手部分をねじ60によるねじ止めにより接続してもよい。また、半導体装置1を配置する数については、3個に限ることはない。使用者側の要望に応じて、半導体装置1を2個配置してもよく、4個以上配置してもよい。
With such a configuration, the
9 illustrates a configuration in which the P bus bar 50bb and the
また、半導体装置6においては、配線用端子50b,51b,52b、Pバスバー50bb、並びにNバスバー51bbの配置を変更することにより、外部接続用端子51a,52a,53aの何れかを正極入力端子とすることもできる。また、外部接続用端子50a,52a,53aの何れかを負極入力端子とすることもできる。更に、外部接続用端子50a,51a,53aの何れかを交流出力端子とすることもできる。
In the
<第7の実施の形態>
次に、半導体装置1の形態を変形させた、更に別の半導体装置7について説明する。
図10は第7の実施の形態に係る半導体装置の模式図である。
<Seventh embodiment>
Next, still another semiconductor device 7 in which the form of the
FIG. 10 is a schematic diagram of a semiconductor device according to the seventh embodiment.
半導体装置7では、例えば、図1に示す端子台23a,23bの代わりに、ヒートスプレッダ25を用いた構造をなしている。このようなヒートスプレッダ25は、例えば、IGBT素子30aのエミッタ電極(上面側)に接合された放熱部材、伝導体として機能する。
For example, the semiconductor device 7 has a structure using a
図示するように、ヒートスプレッダ25には、予めねじ穴25aを形成させておく。また、ねじ穴25aの内部には、ねじ60と螺合するねじ山が形成されている。そして、配線用端子51bのねじ穴51bhの位置を合わせ、当該ねじ60によるねじ止めにより、配線用端子51bとヒートスプレッダ25との電気的・熱的な接続を行う。
As shown in the figure, a
このような構造によっても、配線用端子51bとIGBT素子30aとの電気的・熱的な接続を簡便に行うことができる。
尚、このようなヒートスプレッダ25を備えた素子は、IGBT素子30aに限るものではない。上述したIGBT素子30b、FWD素子31a,31bにおいても、ヒートスプレッダ25を備え、対応する配線用端子を接合させてもよい。
Even with such a structure, the electrical and thermal connection between the
The element provided with such a
また更に、複数の半導体素子に跨って、1つのヒートスプレッダを接合し、当該複数の半導体素子の直上部分を避けた位置にねじ穴を形成し、当該部分に配線用端子を接合させてもよい。 Furthermore, one heat spreader may be joined across a plurality of semiconductor elements, a screw hole may be formed at a position avoiding a portion directly above the plurality of semiconductor elements, and a wiring terminal may be joined to the part.
尚、上述した第1乃至第7の実施の形態は、独立した形態ではなく、少なくとも2つ以上の実施の形態を複合させてもよい。 Note that the first to seventh embodiments described above are not independent, and at least two or more embodiments may be combined.
1,1a,1b,1c,2,3,4,5,6 半導体装置
10 金属ベース板
20 絶縁基板
20b,20c 金属箔
20a,72 絶縁板
21 金属ワイヤ
22 ピン端子
23a,23b,24a,24b 端子台
25 ヒートスプレッダ
25a,51bh ねじ穴
30a,30b IGBT素子
31a,31b FWD素子
30g 制御電極
40a 支持台
40 樹脂ケース
41 封止用樹脂
50a,51a,52a,53a 外部接続用端子
50bb,51bb バスバー
50b,51b,52b 配線用端子
60 ねじ
60a 孔部
61 スペーサ
70 プリント基板
71 金属板
1, 1a, 1b, 1c, 2, 3, 4, 5, 6
Claims (10)
前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、
前記半導体素子に配設された電極に導通する端子台と、
前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、
前記樹脂ケース内に充填された、少なくとも前記半導体素子を封止し、前記配線用端子が表出している樹脂と、
を備え、
前記外部接続用端子と前記配線用端子、または、前記端子台と前記配線用端子との少なくとも何れかがねじ止めにより接合されていることを特徴とする半導体装置。 A plurality of external connection terminals fixedly supported by the resin case;
At least one semiconductor element enclosed in the resin case;
A terminal block electrically connected to an electrode disposed in the semiconductor element;
A wiring terminal for electrical connection between the terminal block and the external connection terminal;
Resin filled in the resin case, sealing at least the semiconductor element, and exposing the wiring terminals;
With
At least one of the external connection terminal and the wiring terminal or the terminal block and the wiring terminal is joined by screwing.
前記樹脂ケース内に包容された、少なくとも一つの半導体素子と、 At least one semiconductor element enclosed in the resin case;
前記半導体素子に配設された電極に導通する端子台と、 A terminal block electrically connected to an electrode disposed in the semiconductor element;
前記端子台と前記外部接続用端子との電気的接続をする配線用端子と、 A wiring terminal for electrical connection between the terminal block and the external connection terminal;
前記樹脂ケース内に充填された、少なくとも前記半導体素子を封止し、前記配線用端子が表出している樹脂と、 Resin filled in the resin case, sealing at least the semiconductor element, and exposing the wiring terminals;
を備え、 With
前記外部接続用端子と前記配線用端子、または、前記端子台と前記配線用端子とがねじ止めにより接合されている、複数の半導体モジュール間の前記配線用端子を連結したことを特徴とする半導体装置。 A semiconductor characterized in that the external connection terminal and the wiring terminal, or the terminal block and the wiring terminal are joined by screwing, and the wiring terminal is connected between a plurality of semiconductor modules. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304092A JP5292779B2 (en) | 2007-11-26 | 2007-11-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304092A JP5292779B2 (en) | 2007-11-26 | 2007-11-26 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009130163A JP2009130163A (en) | 2009-06-11 |
JP5292779B2 true JP5292779B2 (en) | 2013-09-18 |
Family
ID=40820778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007304092A Active JP5292779B2 (en) | 2007-11-26 | 2007-11-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5292779B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5178756B2 (en) * | 2010-03-09 | 2013-04-10 | 三菱電機株式会社 | Pin terminal joining method and apparatus, and power board with pin terminals |
WO2012039114A1 (en) * | 2010-09-24 | 2012-03-29 | オンセミコンダクター・トレーディング・リミテッド | Circuit device |
CN103262238B (en) * | 2010-09-24 | 2016-06-22 | 半导体元件工业有限责任公司 | Circuit arrangement |
CN104620377B (en) | 2012-10-29 | 2017-09-01 | 富士电机株式会社 | Semiconductor device |
JP5533983B2 (en) * | 2012-11-12 | 2014-06-25 | 富士電機株式会社 | Semiconductor device |
JP6112073B2 (en) * | 2014-06-20 | 2017-04-12 | 株式会社豊田自動織機 | Semiconductor device |
JP6061967B2 (en) * | 2015-03-05 | 2017-01-18 | 三菱電機株式会社 | Power semiconductor device |
CN108447845B (en) * | 2018-05-21 | 2024-06-21 | 臻驱科技(上海)有限公司 | Power semiconductor module substrate and power semiconductor module |
KR102645198B1 (en) * | 2018-10-24 | 2024-03-06 | 현대자동차주식회사 | Power module of double-faced cooling |
JP6727732B2 (en) * | 2018-11-26 | 2020-07-22 | 三菱電機株式会社 | Power converter |
JP7433562B1 (en) | 2023-06-14 | 2024-02-19 | 三菱電機株式会社 | semiconductor equipment |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2956363B2 (en) * | 1992-07-24 | 1999-10-04 | 富士電機株式会社 | Power semiconductor device |
JP3552549B2 (en) * | 1998-09-08 | 2004-08-11 | 株式会社豊田自動織機 | Electrode terminal connection structure of semiconductor module |
JP2002026246A (en) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | Semiconductor device |
JP4637784B2 (en) * | 2006-04-14 | 2011-02-23 | 三菱電機株式会社 | Power semiconductor device |
JP4820233B2 (en) * | 2006-08-09 | 2011-11-24 | 本田技研工業株式会社 | Semiconductor device |
-
2007
- 2007-11-26 JP JP2007304092A patent/JP5292779B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009130163A (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5292779B2 (en) | Semiconductor device | |
JP5176507B2 (en) | Semiconductor device | |
JP5098951B2 (en) | Semiconductor device | |
US8441117B2 (en) | Semiconductor device | |
US7884455B2 (en) | Semiconductor device | |
EP2833405A1 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
JP3960230B2 (en) | Semiconductor module, method for manufacturing the same, and switching power supply device | |
JP6218898B2 (en) | Power semiconductor device | |
JP2007234690A (en) | Power semiconductor module | |
US11600558B2 (en) | Plurality of transistor packages with exposed source and drain contacts mounted on a carrier | |
JP2012004543A (en) | Semiconductor unit, and semiconductor device using the same | |
JP2009010252A (en) | Semiconductor device | |
JP5930980B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5256994B2 (en) | Semiconductor device | |
EP3584834A1 (en) | Semiconductor device | |
US20240006280A1 (en) | Intelligent power module and manufacturing method thereof | |
WO2019189450A1 (en) | Power conversion device | |
JP5533983B2 (en) | Semiconductor device | |
JP5987635B2 (en) | Power semiconductor module | |
US20220384321A1 (en) | Semiconductor module and method for fabricating the same | |
JP2007173703A (en) | Semiconductor device | |
JP2006303375A (en) | Power converting device and method for manufacturing the same | |
CN219269154U (en) | Package body | |
JP2024020692A (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN203013709U (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20101015 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5292779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |