JP5278147B2 - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

Description

本発明は、半導体パッケージ及び半導体パッケージの製造方法に関する。特に、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を用いて製造される物理量検出部を保護するキャップを有する半導体パッケージ及び半導体パッケージの製造方法に好適に適用可能な技術に関する。

従来、半導体パッケージは、次の工程を経て製造される。一枚のシリコンウェハ上に、マトリクス状に配列される半導体チップを形成する。そして、ダイシングにより個々の半導体チップに切り離す。その後、プリント基板や他の部品に接続するために、また、半導体チップの保護のために、半導体チップをパッケージングによって封止し、半導体パッケージを得る。

また、近年では、デバイスのさらなる小型化、低コスト化のために、半導体チップがシリコンウェハに配置されている状態、すなわちダイシングをする前に、パッケージ化を行い、その後ダイシングを行う技術が知られている。

この技術においては、半導体チップがシリコンウェハに配置されている状態でパッケージ化を行う際に、半導体チップに接続されているボンディングパッドなどの電極パッドを露出させ、パッケージの外部から接続可能とする必要がある。このため、半導体チップと電極パッドとが形成されたシリコンウェハに別のシリコンウェハを接合した後に、エッチングやサンドブラストなどにより電極パッドの上部を開口し、あるいは、別のシリコンを接合する前にあらかじめ開口を設けた後に、その開口が電極パッドの上部に位置するように接合する（例えば特許文献１参照。）。

特開２００１−３０５１５２号公報

しかしながら、エッチングやサンドブラストなどにより電極パッドの上部を開口する場合には、電極パッドやその周囲の配線が損傷を受け、その後のボンディング不良などを招く可能性が生じる。また、別のシリコンを接合する前にあらかじめ開口を設けると、別のシリコンウェハの強度が不足してしまい、別のシリコンウェハが破損しやすくなるため、接合する際のシリコンウェハのハンドリングが困難となる。

本発明の一実施形態においては、半導体チップが形成された第１の基板と前記半導体チップの保護キャップを形成するための第２の基板とを接合する、半導体パッケージの製造方法であり、前記第１の基板に前記半導体チップと電気的に接続される電極パッドを形成し、前記第２の基板と前記第１の基板とを接合した際に前記電極パッドの上方に空間と、前記保護キャップに前記半導体チップ及び前記電極パッドとの間に位置する側面と、を形成する第１の凹部を前記第２の基板に形成し、前記第１の基板と前記第２の基板とを接合し、前記第１の基板が接合された前記第２の基板の面の裏面に、前記第１の凹部に到達する第２の凹部を形成し、前記第２の凹部の形成により、前記保護キャップの上面と前記側面との間に前記半導体チップ側に後退する部分が形成されることを特徴とする、半導体パッケージの製造方法が提供される。

本発明の一実施形態においては、半導体チップと前記半導体チップと電気的に接続される電極パッドとが形成された基板と、前記半導体チップの保護キャップとを有し、前記保護キャップの上面と、前記半導体チップと前記前記電極パッドとの間に位置する前記保護キャップの側面と、の間に前記半導体チップの側に後退している部分を有することを特徴とする半導体パッケージが提供される。

本発明によれば、半導体チップが形成された第１の基板と、前記半導体チップを覆う保護キャップを形成するための第２の基板と、を接合する際、第２の基板に開口を設けないので、第２の基板の強度を上げることができる。また、第２の基板にエッチングやサンドブラスト処理を行う必要がないので、電極パッドの損傷を避けることができる。

本発明の一実施形態に係る半導体パッケージである。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 本発明の一実施形態に係る半導体パッケージの断面写真である。 本発明の一実施形態に係る半導体パッケージの製造方法について説明する図である。 従来技術における半導体パッケージの断面写真である。

以下、図面を参照して、本発明を実施するための形態について説明する。なお、本発明は種々の態様で実施することが可能である。したがって、以下に説明される実施形態に限定して解釈されるものではない。また、図面は、模式的なものであり、層や膜の厚さ、領域の大きさなどは実際とは異なる場合がある。

図１は、本発明の一実施形態に係る半導体パッケージの平面図と断面図の一例を示す。すなわち、図１（Ａ）は半導体パッケージ１００を上面からみた場合の平面図を示しており、図１（Ｂ）は半導体パッケージ１００のＡ−Ａ断面線における断面図を示す。半導体パッケージ１００を上方より見ると、半導体パッケージ１００は、略正方形又は略矩形をしている。その略正方形又は略矩形の一つの辺に沿う部分に、基板１０１上に配置された配線１０２が配置されているのが見える。また、その辺に沿って、電極パッド１０３が複数並び、電極パッド１０３には配線１０２が接続されている。なお、配線が１０２が見える部分が沿う辺及び電極パッド１０３が沿って並ぶ辺は一つとは限らず、複数の場合がある。以下では、電極パッド１０３が沿って並ぶ辺は一つである場合を主に想定して説明する。容易に以下の説明を他の場合に準用することができる。

電極パッド１０３が並んでいる領域を除く他の領域は、上面１０４を有する保護キャップで覆われている。図１（Ａ）においては、配線１０２は、基板１０１の保護キャップで覆われる部分に配置されている半導体チップ１０６に接続がされている。これにより、電極パッド１０３は、半導体チップ１０６に電気的に接続される。なお、配線１０２の中には、半導体チップ１０６に接続されないダミーの配線があってもよい。また、保護キャップの上面１０４の大きさによっては、配線１０２の全体が保護キャップにより覆われ、上方から見えなくなっている場合もある。

また、保護キャップは、上面１０４以外に、側面を有する。半導体チップは、上面１０４以外にも側面により覆われる。保護キャップの側面のうち、図１（Ｂ）において側面１０７は、半導体チップ１０６と電極パッド１０３との間に位置する側面である。そして、上面１０４と側面１０７とのに間には、半導体チップ１０６の側に後退（セットバック）している部分１０５が存在する。ここに、「後退」しているとは、保護キャップの上面１０４を電極パッドに向けて延長した面の基板１０１側の領域であり、かつ側面１０７を基板１０１とは反対の向きに延長した面の半導体チップ１０６側との領域に、部分１０５が含まれていることをいう。例えば、図１（Ｂ）に明瞭に示されているように、凹形状の部分１０５が形成されていてもよい。なお、部分１０５の断面線は、図１（Ｂ）では滑らかな曲線であるが、傾きの大きさは減少、増加を繰り返す滑らかな曲線となっている。別の例としては、基板１０１の上面を基準に、保護キャップの上面１０４の側より傾きが減少する滑らかな曲線であってもよい。例えば、放物線のような曲線を挙げることができる。あるいは、角の面取りのように斜めの直線となっていたり、断面線の途中が略直角に折れ曲り、部分１０５が階段の形状になっていてもよい。このような部分１０５が存在することにより、電極パッド１０３にワイヤボンディングを行う場合、ボンディング装置のキャピラリが保護キャップの上面１０４と側面１０７とが接合する角に衝突することにより、破片が生じて、ダストとなって配線１０２などをショートなどさせることなどを防止することができる。

後退している部分１０５が形成される理由の一つは、本発明の一実施形態において、保護キャップとなるトッププレートの加工面とその裏面とに少なくとも２回の凹部や溝の形成がされるためである。すなわち、トッププレートの加工面に対する加工が、保護キャップと基板１０１とが一体化される前に行われ、一体化の後に、トッププレートの加工面の裏面から加工がされるためである。

なお、基板１０１上には配線１０２が配置されるなどの理由で、凹凸が存在する場合もある。また、保護キャップが充分な絶縁性を有していない場合もある。また、保護キャップの基板１０１への密着性が高いのが好ましい。そこで、保護キャップと基板１０１との間に接合層１０８が配置されていてもよい。このようにすると、接合層１０８の配置により、半導体チップ１０６が加速度センサなどである場合など、半導体チップ１０６の形状が上下方向などに変形する場合には、その変形を許容できることになる。なお、接合層１０８の厚みのみでは、その変形を充分に許容できない場合には、図１（Ｂ）に示すように、保護キャップに、さらにコの型などの断面となる凹部を設けて、半導体チップ１０６の上方にさらに大きな空間を確保してもよい。

なお、接合層１０８の材質としては、接着性を有する高分子樹脂、低融点ガラス組成物を用いることができる。また、接合層１０８を用いない場合には、直接接合法により、保護キャップと基板とを接合してもよい。

次に、図２から図４を参照して、本発明の一実施形態に係る半導体パッケージの製造方法について説明を行う。

まず、基板の表面に半導体チップを形成する。基板としては、例えばシリコンなどを用いた半導体ウェハや、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。半導体チップは、例えば公知のプロセス技術を用いて半導体素子などの形成により形成される。半導体チップの形成とともに半導体チップの素子と配線によって接続される複数の電極パッドを基板に形成する。電極パッドが形成された基板の面をパッド形成面と呼ぶことにする。なお、複数の電極パッドがパッド形成面において１又は複数の直線に沿って並ぶように形成するのが好ましい。後に説明する保護キャップとなるトッププレートの加工が容易となるからである。

また、半導体チップの面積が基板の面積よりも小さい場合においては、複数の半導体チップを基板のパッド形成面に形成可能である。また、半導体チップを上面から見た場合、通常は略正方形又は略矩形をしているので、このように複数の半導体チップを基板に形成する場合には、マトリクス状に並べるとよい。このように、半導体チップが一方向及びその一方向と直交する方向に隣り合って並べるとダイシングが容易となる。また、電極パッドを、その略正方形又は略矩形の一つの辺に平行に一直線に並ぶようにすると、保護キャップとなるトッププレートの加工が容易となる。なお、電極パッドは、一つの半導体チップにおいて、複数の列に並んでいてもよい。この場合、電極パッドは、例えば千鳥状に並んでいてもよい。

図２（Ａ）は、基板２０１を複数の略正方形の領域２０２に分割し、その領域２０２のそれぞれに、半導体チップ２０４を形成し、また、電極パッド２０３が一つの直線に平行に並ぶように形成した状態の平面図を示す。複数の領２０２域は、上下及び左右方向に隣り合ってマトリクス状に並べられ、複数の直線上に平行に電極パッド２０３が並んでいる。

半導体チップの形成と同時に又はそれと前後して、トッププレートの加工を行う。トッププレートの平面形状は、半導体チップが形成される基板と同じ平面形状であることが好ましい。後にトッププレートと基板とを接合する際の位置合わせを容易にするためである。トッププレートの材料は、必要に応じて種々ものから選択される。また、トッププレートの少なくとも片面は平面であるものが選択されるのが好ましい。例えば、シリコンウェハを選択できる。あるいはガラスや樹脂を用いた基板を選択してもよい。

トッププレートの加工は、トッププレートの一方の面に所定の第１の凹部を形成することである。第１の凹部が形成されるトッププレートの面を加工面と呼ぶことにする。第１の凹部の配置により、次のことが可能となる。すなわち、基板のパッド形成面と、加工後のトッププレートの加工面と、を接合した場合、第１の凹部が、バッド形成面の電極パッドの上方に配置され、それぞれの電極パッドの一部または全部がトッププレートに接しないことが実現可能となる。言い換えると、それぞれの電極パッドの一部または全部の上に、空間が形成される。電極パッドが図２（Ａ）のように直線状に並ぶのであれば、第１の凹部は直線状の形状や複数の第１の凹部が直線状に並んで形成されるのが好ましい。例えば、電極パッドが並ぶ直線に沿った溝として第１の凹部を形成するのが好ましい。

なお、第１の凹部をトッププレートの加工面に形成する前に、図１（Ｂ）の接合層１０８を形成してもよい。このために、トッププレートの加工面に高分子樹脂などをスピンコートなどにより塗布し、固化させる。なお、接合層１０８の形成により、トッププレートの質量が増加し、トッププレートの加工面を半導体基板に接合する場合、トッププレートの自重によりトッププレートが破損しやすくなる場合もある。そこで、樹脂の塗布と固化の後から接合前までに、トッププレートの加工面と反対面を研削し、トッププレートの質量を小さくしてもよい。研削はトッププレートの加工面と反対面を平面にするのみならず、中央部分が盛り上がるようにしてもよい。特に、トッププレートの加工面に溝が形成される場合には、その溝と垂直の方向に一又は複数の嶺や畝を形成してもよい。これにより、トッププレートの強度が高まり破損を防止できる。

図２（Ｂ）は、保護キャップとなるトッププレート２０５の加工面に溝２０６を形成した後の状態の平面図であり、図２（Ｃ）は、トッププレート２０５のＢ−Ｂ断面線における断面図である。図２（Ａ）では、電極パッドは縦方向の直線に平行な複数の列となって並んでいる。そこで、その複数の列の間隔でトッププレート２０５に複数の溝２０６を形成する。複数の溝２０６は、エッチングで化学的に形成することができる。あるいは、ダイシングソーのブレードを用いて機械的な作用をトッププレートに加えることで形成することができる。ダイシングソーのブレードの幅が、形成されるべき溝２０６の幅よりも小さい場合には、ブレードの位置を溝２０６の方向と垂直な方向に移動しながら、数回切削を行って一つの溝２０６を形成する。

また、図４（Ａ）は、保護キャップとなるトッププレート４０５に溝２０６と第２の凹部４０６とを形成した後の状態の平面図であり、図４（Ｂ）は、トッププレート４０５のＤ−Ｄ断面線における断面図である。第２の凹部４０６は、図１（Ｂ）において、半導体チップ１０６の上部に設けられる空間を確保することになる。

なお、図４（Ｂ）のように第２の凹部を形成する方法の一つとして、トッププレートの加工面に溝を形成する前に、トッププレートの加工面に感光性樹脂をスピンコートなどにより塗布して、その感光樹脂に第２の凹部４０６のパターンの露光をした後、現像を行って第２の凹部４０６を形成し、その後に溝２０６を形成してもよい。まだ、第２の凹部の深さを大きくするために、現像の後にエッチングを行ってもよい。

なお、感光性樹脂による凸部を設けて第２の凹部４０６を形成する代わりに、トッププレートの加工面を直接エッチングして第２の凹部４０６を形成してもよい。この場合、接合層を形成するために、トッププレートの加工面の凸部に接合層の材料を塗布することになる。その場合、溝２０６と凹部４０６に樹脂が入り込まないようにするのが好ましい。例えば、印刷の手法により接合層の材料をトッププレートの加工面の凸部に配置する。

なお、トッププレート２０５又は４０５の平面形状と基板２０１との平面形状が同じである場合、図２（Ｂ）及び図４（Ａ）に示すように、トッププレートの加工面に対する加工は、トッププレートの周辺部まで行わないのが好ましい。例えば、トッププレートの外周から５〜１０ｍｍの部分には溝や第１の凹部を形成しない。これは、溝や第１の凹部のトッププレートの加工面全体に形成すると、トッププレートの強度の低下する。このため、接合時のトッププレートのハンドリングによりトッププレートの破損の可能性が高くなるからである。また、基板のチップ形成面と、加工後のトッププレートと、を接合し全ての電極パッドを密閉された空間に配置されるようにすることもできる。このように電極パッドが密閉された空間に配置すると、接合後に、溝や凹部が形成されたトッププレートの加工面の裏面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などにより研削、研磨して薄化した場合に、電極パッドや配線の化学的な損傷及び電極パッドや配線へのダストの付着を防止できる。

なお、トッププレート２０５又は４０５と基板２０１との接合により、電極パッドが密閉された空間に配置するための条件は、トッププレート２０５又は４０５の平面形状と基板２０１との平面形状が同じではない一般的な場合に備えて次のように言うことができる。すなわち、溝２０６の両端は、トッププレート２０５又は４０５と基板２０１とを接合したとき、基板２０１の外周から離れた位置に存在することである。

図３（Ａ）は、トッププレートの加工面を基板のチップ形成面に接合した状態の断面図を示す。第１の凹部２０６が電極パッドの上に配置されるように、トッププレートの加工面が半導体基板のチップ加工面に接合される。接合後は、トッププレートと基板とに圧力や温度を加え、トッププレートと基板とが容易に離れないように一体化させる。なお、図３（Ａ）には示されていないが、トッププレートとして、図４（Ａ）のように第２の凹部を形成したものを用いる場合には、半導体チップ２０４の上に第２の凹部が配置されることになる。

トッププレートの加工面と半導体基板のチップ形成面とを接合し一体化させた後、トッププレートの加工面の裏面をＣＭＰなどにより研削、研磨し、トッププレートを薄化してもよい。これにより、半導体パッケージの厚みを減少させることができる。また、トッププレートの加工面の裏面を研削した後に鏡面加工を施してもよい。これにより、トッププレートと半導体基板とを接合した後の厚さが均一となり、例えば、赤外線などによる半導体チップの検査が容易となる。

トッププレートの加工面と半導体基板のチップ加工面とを接着させた後に、さらに必要に応じてトッププレートを薄化した後、第１の凹部２０６を含む位置にトッププレートを貫通させる第３の凹部２０７を形成する。第３の凹部２０７の形成においては、電極パッド、配線に損傷が加わらないように注意するべきである。そこで、例えばダイシングソーを用いて、トッププレートの加工面の背面から第１の凹部２０６上に、溝を第３の凹部２０７として機械的な処理を用いて形成する。この場合、第３の凹部２０７の形成の際に、ダイシングソーのブレードと電極パッドとが非接触である状態を維持すると、電極パッドの表面状態を維持できる。すなわち、電極パッドが化学的損傷や機械的な損傷を受けることを避けることができる。

ダイシングソーにより、溝を第３の凹部２０７として形成する際には、第１の凹部２０６の底部の全てが開口させるのがよい。さもなければ、第１の凹部２０６の一部を覆う庇部分が形成され、その後の電極パッドのボンディング時にキャピラリが衝突する可能性があるからである。そこで、第１の凹部２０６の幅よりも大きな幅で第３の凹部２０７を形成するのがよい。あるいは、第１の凹部２０６に配置される電極パッドに接続される半導体チップ側へ第３の凹部２０７が寄って形成されるようにする。これにより、図１に示す部分１０５が後退して形成されることになる。なお、第３の凹部２０７の幅を大きくした場合、第２の凹部の深さによっては、第２の凹部を貫通させることになり、半導体チップが保護されないことになる。そこで、一般的には、第３の凹部が形成される範囲に、第２の凹部が含まれないようにするのが好ましい。

図３（Ｃ）は、第１の凹部２０６、第３の凹部２０７が溝として形成されている場合の、トッププレートの加工面の裏面から見た場合の平面図である。したがって、図３（Ｃ）のＣ−Ｃ断面線における断面図が図３（Ｂ）となる。図３（Ｃ）に示すように、第１の凹部２０６、第３の凹部２０７が溝として形成されると、電極パッドが露出することになる。

この後、ダイシングを行うことにより、図１に示す半導体パッケージが得られる。

本発明の実施例として、加速度センサを有する半導体パッケージの形成について説明を行う。なお、以下では、主に、一つの基板に一つの半導体パッケージが作成される場合について、断面図を参照しながら説明を行う。実際には、一つの基板に複数の半導体パッケージが形成されることになるが、以下の説明を容易に準用することができる。

（ＳＯＩ基板の準備）
図５（Ａ）にその一部が示されるように、支持層４、ＢＯＸ層３、活性層２からなるＳＯＩ基板１を用意する。支持層４及び活性層２はシリコンを材料とし、ＢＯＸ層３は、酸化シリコンを材料とする。ＢＯＸ層３は、支持層４及び活性層２を接合している。また、ＢＯＸ層３は、支持層４、活性層２をエッチングするときのエッチングストッパ層としても機能する。ＳＯＩ基板は、ＳＩＭＯＸ（ＳＥＰＡＲＡＴＩＯＮ ＢＹ ＩＭＰＬＡＮＴＥＤ ＯＸＹＧＥＮ）法、あるいは、貼り合わせ法などにより作成される。ＳＯＩ基板１において、支持層４、ＢＯＸ層３、活性層２の厚みは、順に、例えば６００μｍ、２μｍ、５μｍである。

（ピエゾ抵抗素子の形成）
ＳＯＩ基板１の活性層側に不純物拡散用のマスクを形成する。このマスクは、例えば、シリコン窒化膜やシリコン酸化膜として形成できる。また、マスクの形成は、例えば、活性層２の熱酸化あるいはプラズマＣＶＤ法により製膜を行った後に、シリコン窒化膜を製膜し、シリコン窒化膜上にレジストパターンを形成し、シリコン窒化膜、シリコン酸化膜にピエゾ抵抗素子に対応する開口をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によるドライエッチングや熱リン酸などを用いるウェットエッチングにより形成する。次に、イオン注入法や熱拡散法を用いて、開口部分に所定濃度の不純物を拡散し、図５（Ｂ）に示すようにピエゾ抵抗素子５を形成する。

（絶縁層及びコンタクトホールの形成）
次に、図５（Ｃ）に示すように、ピエゾ抵抗素子５を含む活性層２の表面に絶縁層６を形成する。この絶縁層６は、例えば、熱酸化法を用いて、酸化シリコンによって形成する。あるいは、プラズマＣＶＤ法により、酸化シリコン膜を活性層２の上に絶縁層６を形成することもできる。その後、図５（Ｄ）に示すように、絶縁層６にレジストをマスクとしたＲＩＥにより、コンタクトホール７を形成する。コンタクトホール７は、ピエゾ抵抗素子５の両端に接続する。

（配線及び電極パッドの形成）
図５（Ｅ）に示すように、ピエゾ抵抗素子５の両端それぞれを接続する配線８と電極パッド９を絶縁層６の上に形成する。スパッタ法や蒸着法などにより絶縁層６の上にＡｌなどの金属材料による金属層を形成し、この金属層をレジストをマスクとしたウェットエッチングにより配線８を形成する。その後、例えば３８０℃〜４２０℃の熱処理を施し、配線８とピエゾ抵抗素子５とをオーミック接触させる。なお、金属層を形成する金属材料として、Ｎｄを含むＡｌの合金を用いることにより、後の加熱工程において、配線８及び電極パッド９からの突起物の発生を抑えることができる。

（梁部の形成）
後に形成される錘部に加速度による力が加わったことをピエゾ抵抗素子５の抵抗値の変化として検出可能とするために、梁部（図示せず）を形成する。梁部は、ピエゾ抵抗素子を含むように、絶縁層６の上方から見た場合に、例えば略十文字の形状とする。このため、絶縁層６の上に塗布されたマスクを用いて、ＲＩＥ等によってピエゾ抵抗素子が配置されていない部分の活性層２をＢＯＸ層３までエッチングする。

（底部のギャップ形成）
支持層４の上面にレジストを塗布しパターンを形成し、ＲＩＥなどによって支持層４を垂直方向にエッチングする。これにより、図６（Ａ）に示すように、支持層４に５〜１０μｍのギャップ１０を形成する。これにより、次に形成される錘部１１が下方に移動できる余地が形成される。

（錘部の形成）
次に、別のレジストを支持層４側に塗布し、ＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などにより、支持層４をＢＯＸ層２まで加工し、錘部１１を形成する。これにより、図６（Ｂ）に示す錘部１１とその周囲にフレーム部が配置された構造が得られる。錘部１１は、ＢＯＸ層３に接続する柱の形状となる。例えば、円柱、立方体、直方体となる。また、フレーム部の外周の長さは、数ｍｍの大きさとすることができる。

（ＢＯＸ層のエッチング）
梁部、ギャップ１０、錘部１１が形成されると、ＢＯＸ層３のうち錘部１１が接続している周囲のＢＯＸ層を、錘部１１の側からエッチングする。このエッチングは、活性層２及び支持層４を侵食しないエッチング方法により行う。例えば、ＢＨＦを用いるウェットエッチングが用いられる。これにより、錘部１１とフレーム部とが接続していないＢＯＸ層３の部分が除去される。

以上により、図６（Ｃ）に示す点線部が梁部を形成される。これにより、錘部１１に力が加わると、梁部の形状が変化し、ピエゾ抵抗素子５の抵抗値が変化する加速度センサの本体１３がＳＯＩ基板に形成される。

次に、加速度センサを錘部１１の側から保護などするために接合するバックプレートの加工、接合などについて説明する。

（バックプレートの接合層の形成）
図７（Ａ）に示すようにバックプレートとしてシリコン基板１４を用意する。シリコン基板１４の上に感光性樹脂を塗布し、露光、現像する。この露光と現像は、図７（Ｂ）に示すように、シリコン基板１４の上に、感光性樹脂が突出した部分１５を形成し、部分１５を除く部分をギャップ１０の下に配置するためである。また、シリコン基板１４に感光性樹脂の塗布を行うのに前後して、シリコン基板のバックグラインドによって薄化の処理を行い、シリコン基板１４の厚みを１００μｍ程度にしてもよい。

（バックプレートと支持層との接合）
シリコン基板１４の部分１５と、加速度センサの本体１３の支持層４と、を接合する。このとき、熱と圧力を加えて一体化する。また、感光性樹脂により接合、一体化する代わりに、スパッタや蒸着などによって、シリコン基板１４の上面に金属膜を形成して、支持層４と拡散接合するようにしてもよい。このようにシリコン基板１４と加速度センサの本体１３とを一体化することにより、図７（Ｃ）に示す構造が得られる。

（保護キャップとなるトッププレートの加工）
保護キャップとなるトッププレートとして、図８（Ａ）に一部が示されるシリコン基板１４を用意する。シリコン基板１４の厚さは例えば、２００μｍである。感光性樹脂をシリコン基板１４の片面にスピンコートなどにより塗布し、露光、現像する。これにより、図８（Ｂ）に示されるように、感光性樹脂により形成される接合層１５がシリコン基板１４に形成される。シリコン基板１４と接合層１５の組み合わせがトッププレート１７となる。したがって、図８（Ｂ）において２つの接合層１５の間が、上述の第２の凹部に対応する。

第２の凹部を形成した後、図８（Ｃ）に示されるように、溝１８を形成する。溝１８が上述の第１の凹部に対応する。本実施例では、溝１８をダイシングソーにより形成し、この場合、溝１８の深さは例えば、１２０μｍとなる。図８（Ｃ）に示されるように溝１８の深さを接合層１５の厚さよりも大きくすることにより、上述の第３の凹部をトッププレート１４の裏面から形成して溝１８を貫通させる場合に、第２の凹部の貫通を防止できる。なお、溝１８の形成は、トッププレート１７の加工面の全面に形成せずに、トッププレート１７の外周から５〜１０ｍｍの部分には形成しない。このようにすることにより、トッププレートの強度の低下を防止し、また、基板のチップ形成面と、加工後のトッププレートと、を接合し全ての電極パッドを密閉された空間に配置されるようにすることもでき、電極パッドの損傷を防止できる。また、溝１８の形成に用いるダイシングソーのブレードの側面は、ブレードの回転軸に対して垂直になっているか、ブレードの端に行くほど両側面の距離が大きくなることが好ましい。これにより、図８（Ｃ）に示されるように溝１８の側壁１８１が垂直となったり、あるいは傾斜を有することにより第３の凹部を形成した場合の半導体チップ側への後退を大きくしたりすることができ、電極パッドへのボンディング時のキャピラリの溝１８の側面１８１への衝突を防止できる。

（保護キャップとなるトッププレートの接合と電極パッドの露出）
次に、図９（Ａ）に示されるように溝１８を形成したトッププレート１７の加工面を、加速度センサが形成されたＳＯＩ基板の活性層側の面に接合する。そして、熱と圧力を加えて一体化する。

一体化の後、トッププレート１７の加工面の裏面から、第３の凹部に対応する溝を形成し、第２の凹部を貫通させる。第３の凹部に対応する溝もダイシングソーにより形成する。これにより、貫通孔１９が形成され、電極パッドが露出する。図９（Ｂ）は、ダイシングソーにより、第３の凹部に対応する溝の上部の側面を形成している様子を示す。図９（Ｂ）に示すように、ダイシングソーのブレード２０がトッププレートを切削する側面部分２０１は、溝１８の側壁１８１よりも半導体チップ（加速度センサ）側に近い位置にある。なお、図９（Ｂ）では、ブレード２０の側面部分２０１は、ブレード２０の回転軸に対して垂直ではなく、ブレード２０の端に行くほど両側面の距離が小さくなっている。このため、図９（Ｃ）に示すように、第３の凹部に対応する溝１９の上部の側壁の部分１９１の形状はブレード２０の側面部分２０１の側面形状となり、半導体チップの側に後退した形状となる。
（断面写真）

図１０は、半導体パッケージの断面の写真であり、貫通孔１９の左の側壁の上部が凹部を有する状態を示す。図１０（Ａ）は、半導体パッケージの断面全体を示し、図１０（Ｂ）は、上記凹部の近傍の拡大写真である。図１０（Ａ）、図１０（Ｂ）に示されるように、凹部２０が存在する。第３の凹部をダイシングソーにより形成した場合には、凹部２１は、ダイシングソーのブレードの側面の形状となる。

（トッププレートの接合後のバックグラインド）
なお、トッププレートの加工面を加速度センサが形成されたＳＯＩ基板の活性層側の面に接合し、一体化した後に、トッププレートの加工面の裏面に対して、薄化の処理を施す。すなわち、図１１（Ａ）に示すようにバックグラインドを行い、部分２１を研削してもよい。その後、図１１（Ｂ）に示すように、第３の凹部に対応する溝をダイシングソーにより形成する。トッププレートの接合後に薄化の処理を施すことにより、接合前に、トッププレートの厚さを確保することができる。これによりトッププレートの強度が上がるので、トッププレートをＳＯＩ基板へ移動し接合する作業が容易となる。また、半導体パッケージの厚みを減少させ、半導体パッケージの小型化が実現できる。なお、薄化の処理において、研削後、研削面のポリッシングを行い、鏡面に仕上げてもよい。これにより、赤外線などを用いて半導体パッケージの状態を外部から観察して検査を行うことが容易となる。

（比較写真）
図１２は、図１０との比較を行うための断面写真を示す。図１２においては、トッププレートを接合する前に、ダイシングソーにより、貫通孔１９に相当する開口部を形成した場合の写真を示す。図１２（Ａ）、（Ｂ）に示されるように、開口部の向かって左の側壁は平面となり、トッププレートの上面と９０度となる角２２を形成している。このため、電極パッドにボンディングを行うときに、キャピラリが角２２にあたると、トッププレートの破片が生じる。このため、本発明と比較すると、配線や電極パッド間でショートが発生する可能性が高くなる。

以上のように、本発明によれば、半導体チップが形成された第１の基板と、前記半導体チップを覆う保護キャップを形成するための第２の基板と、を接合する際、第２の基板に開口を設けないので、第２の基板の強度を上げることができ、また、第２の基板にエッチングやサンドブラスト処理を行う必要がないので、電極パッドの損傷を避けることができるので、本発明は産業上有用である。

１００ 半導体パッケージ、１０１ 基板、１０２ 配線、１０３ 電極パッド、１０４ 保護キャップの上面、１０５ 保護キャップの後退部、１０６ 半導体チップ、１０７ 保護キャップの側面、１０８ 半導体チップ

Claims (7)

1. 半導体チップが形成された第１の基板と前記半導体チップの保護キャップを形成するための第２の基板とを接合する、半導体パッケージの製造方法であって、
   前記第１の基板に前記半導体チップと電気的に接続される電極パッドを形成し、
   前記第２の基板と前記第１の基板とを接合した際に前記電極パッドの上方に空間と、前記保護キャップに前記半導体チップ及び前記電極パッドとの間に位置する側面と、を形成する第１の凹部を前記第２の基板に形成し、
   前記第１の基板と前記第２の基板とを接合し、
   前記第１の凹部に到達し、前記保護キャップの上面との間に前記半導体チップ側に後退する部分が存在する第２の凹部を、前記第１の基板が接合された前記第２の基板の裏面より、ダイシングソーを用いそのブレードが前記電極パッドと非接触の状態で形成し前記電極パッドの表面状態を維持して、形成することを特徴とする、半導体パッケージの製造方法。
2. 前記電極パッドは複数個あり、その複数個を直線に平行に配置して形成し、
   前記第１の凹部を、前記直線の方向に延びる溝として形成し、
   前記溝の両端は前記接合の後において前記第１の基板の外周から離れた位置に存在することを特徴とする請求項１に記載の半導体パッケージの製造方法。
3. 前記接合の後、前記第２の凹部の形成前に、前記第２の基板の裏面を薄化することを特徴とする請求項２に記載の半導体パッケージの製造方法。
4. 前記後退する部分は、前記ブレードの側面の形状となることを特徴とする請求項１に記載の半導体パッケージの製造方法。
5. 半導体チップと前記半導体チップと電気的に接続される電極パッドとが形成された基板と、
   前記半導体チップの保護キャップとを有し、
   前記保護キャップの側面のうち、前記半導体チップと前記前記電極パッドとの間に位置する前記保護キャップの側面は、前記保護キャップの上面との間に前記半導体チップ側に後退する部分を有し、
   前記後退する部分の断面形状は、前記基板を基準に、前記保護キャップの上面の側より傾きが減少する滑らかな曲線であることを特徴とする半導体パッケージ。
6. 半導体チップと前記半導体チップと電気的に接続される電極パッドとが形成された基板と、
   前記半導体チップの保護キャップとを有し、
   前記保護キャップの側面のうち、前記半導体チップと前記前記電極パッドとの間に位置する前記保護キャップの側面は、前記保護キャップの上面との間に前記半導体チップ側に後退する部分を有し、
   前記後退する部分の断面形状または形状は、前記半導体パッケージの前記保護キャップの側面を保護キャップの上面より形成するのに用いられたダイシングソーのブレードの側面形状であることを特徴とする半導体パッケージ。
7. 前記後退する部分の形状は、階段状であることを特徴とする請求項５または６に記載の半導体パッケージ。