JP5272067B2 - スイッチング電源装置 - Google Patents

Description

本発明は、出力電圧を目標電圧に保つスイッチング電源装置に関する。

バッテリ等の直流電圧を目標とする電圧に昇圧する昇圧チョッパ回路が知られている。特許文献１には、昇圧回路を有するパワーステアリング装置において、昇圧用コイルを地絡または開放する第１のスイッチング素子と、昇圧用コイルの他端側に接続されてオンオフする第２のスイッチング素子とを設け、回生時に、第２のスイッチング素子をオンオフさせる制御を行うことで回路の保護を図ることが記載されている。

特許文献２には、ＤＣ／ＤＣコンバータの出力電圧と目標電圧の差に応じてＰＩ制御することが記載されている。
特許文献３には、直流電圧制御装置が、定常状態か、負荷変動等による電圧変動のある過渡状態であるか否かを判定し、過渡状態と判定したときには、リミッタに過渡状態のリミット定数をセットすることで直流電圧変動を抑制することが記載されている。

図５は、昇圧チョッパ回路２１の回路図である。昇圧チョッパ回路２１は、図４に示すように、入力側のキャパシタＣｉｎと、インダクタＬ１と、ＭＯＳトランジスタＱ１、Ｑ２と、出力側のキャパシタＣｏｕｔからなる。

入力端子間にキャパシタＣｉｎが接続され、入力端子にインダクタＬ１の一端が接続され、他端はＭＯＳトランジスタＱ１、Ｑ２の接続点に接続されている。ＭＯＳトランジスタＱ１、Ｑ２は直列に接続され、ＭＯＳトランジスタＱ１のドレインはキャパシタＣｏｕｔの一端に接続され、ＭＯＳトランジスタＱ２のソースとキャパシタＣｏｕｔの他端は接地されている。

昇圧チョッパ回路２１の動作を簡単に説明する。最初に、ＭＯＳトランジスタＱ１をオフ、ＭＯＳトランジスタＱ２をオン状態にすると、キャパシタＣｉｎの両端に接続される直流電源からインダクタＬ１とＭＯＳトランジスタＱ２を通るループで電流が流れる。次に、ＭＯＳトランジスタＱ２をオフ、ＭＯＳトランジスタＱ１をオン状態にすると、インダクタＬ１に蓄積されたエネルギーが、ＭＯＳトランジスタＱ１とキャパシタＣｏｕｔとを通るループで放出され、キャパシタＣｏｕｔが充電される。ＭＯＳトランジスタＱ１、Ｑ２のオン時間、オフ時間を制御することでキャパシタＣｏｕｔの両端の電圧Ｖｏｕｔが目標電圧となるように制御することができる。

一般に上記の昇圧チョッパ２１の出力電圧の制御はＰＩ制御などが行われるが、昇圧チョッパ２１の負荷が急激に変動すると、出力電圧Ｖｏｕｔが目標電圧を大幅に超え、あるいは目標電圧を大幅に下回るという問題点があった。

特許第３８０５６５７号公報 特開２００６−４２５３３６号公報 特開平１１−１５０９５５号公報

本発明の課題は、スイッチング電源装置の出力電圧の変動に対する応答性を高めることである。

本発明は、目標電圧と出力電圧の差電圧に応じて出力電圧を制御するスイッチング電源装置において、所定のサンプリング間隔でサンプリングして得られる前記出力電圧と目標電圧の差電圧を算出し、前記差電圧の絶対値が基準電圧以上か否かを判定する判定手段と、前記判定手段により前記差電圧の絶対値が前記基準電圧未満と判定されたときには、通常のサンプリング数で前記出力電圧の平均値を算出し、算出した前記平均値に基づいて前記出力電圧の制御量を算出し、前記判定手段により前記差電圧の絶対値が前記基準電圧以上と判定されたときには、通常のサンプリング数より少ないサンプリング数で前記出力電圧の平均値を算出し、算出した前記平均値に基づいて前記出力電圧の制御量を算出する制御量算出手段と、前記制御量算出手段で算出された制御量に基づいてスイッチング素子をオン、オフ制御する制御信号を出力する制御信号出力手段とを備える。

この発明によれば、出力電圧と目標電圧の差電圧の絶対値が基準値より大きいときには、通常のサンプリング数より少ないサンプリング数で出力電圧の平均値を算出することで、出力電圧が大きくなり過ぎないように制御の応答性を高めることができる。

本発明の他の態様は、目標電圧と出力電圧の差電圧に応じて出力電圧を制御するスイッチング電源装置において、所定のサンプリング間隔でサンプリングして得られる前記出力電圧と目標電圧の差電圧を算出し、前記差電圧の絶対値が基準電圧以上か否かを判定する判定手段と、前記判定手段により前記差電圧の絶対値が前記基準電圧未満と判定されたときには、前記目標電圧と通常のサンプリング数で算出した前記出力電圧の平均値の差電圧に比例項の第１の比例係数を乗算した値と、前記差電圧の累積値に積分項の第１の積分係数を乗算した値に基づいて前記出力電圧の制御量を算出し、前記判定手段により前記差電圧が前記基準値以上と判定されたときには、前記目標電圧と通常のサンプリング数より少ないサンプリング数で算出した前記出力電圧の平均値の差電圧に前記第１の比例係数より大きい第２の比例係数を乗算した値、または前記差電圧の累積値に前記第１の積分係数より大きい第２の積分係数を乗算した値に基づいて前記出力電圧の制御量を算出する制御量算出手段と、前記制御量算出手段で算出された制御量に基づいてスイッチング素子をオン、オフ制御する制御信号を出力する制御信号出力手段とを備える。

この発明によれば、出力電圧と目標電圧の差電圧の絶対値が基準値より大きいときには、通常のサンプリング数より少ないサンプリング数で出力電圧の平均値を算出し、さらに通常より大きい比例係数または積分係数を用いることで、出力電圧が大きくなり過ぎないように制御の応答性を高めることができる。

本発明の他の態様は、目標電圧と出力電圧の差電圧に応じて出力電圧を制御するスイッチング電源装置において、所定のサンプリング間隔で前記出力電圧をサンプリングし、前記出力電圧が所定範囲内にあるか否かを判定する判定手段と、前記判定手段により前記出力電圧が前記所定範囲内にあると判定されたときには、前記目標電圧と前記出力電圧の差電圧を算出し、算出した前記差電圧に比例項の第１の比例係数を乗算した値に基づいて前記出力電圧の制御量を算出し、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記目標電圧と前記出力電圧の差電圧に前記第１の比例係数より大きい第２の比例係数を乗算した値に基づいて前記出力電圧の制御量を算出する制御量算出手段と、前記制御量算出手段で算出された制御量に基づいてスイッチング素子をオン、オフ制御する制御信号を出力する制御信号出力手段とを備える。

この発明によれば、出力電圧の変動が大きいときに、通常より大きい第２の比例係数を用いて制御量を算出することで、出力電圧を目標電圧に短時間で収束させることができる。

本発明の他のスイッチング電源装置は、目標電圧と出力電圧の差電圧に応じて出力電圧を制御するスイッチング電源装置において、所定のサンプリング間隔で前記出力電圧をサンプリングし、前記出力電圧が所定範囲内にあるか否かを判定する判定手段と、前記判定手段により前記出力電圧が前記所定範囲内にあると判定されたときには、前記目標電圧と前記出力電圧の差電圧に比例項の第１の比例係数を乗算した値と、前記差電圧の累積値に積分項の第１の積分係数を乗算した値に基づいて前記出力電圧の制御量を算出し、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記第１の比例係数より大きい第２の比例係数、または前記第１の積分係数より大きい第２の積分係数を用いて前記出力電圧の制御量を算出する制御量算出手段と、前記制御量算出手段で算出された制御量に基づいてスイッチング素子をオン、オフ制御する制御信号を出力する制御信号出力手段とを備える。

この発明によれば、出力電圧の変動が大きいときには、通常より大きい第２の比例係数または第２の積分係数を用いて制御量を算出することができる。これにより、出力電圧の変動が大きいときに、出力電圧を目標電圧に短時間で収束させることができる。

上記の発明のスイッチング電源装置において、前記制御量算出手段は、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記第１の比例係数より大きい前記第２の比例係数と、前記第１の積分係数より大きい前記第２の積分係数を用いて前記出力電圧の制御量を算出する。

このように構成することで、出力電圧が所定範囲内にないときには、第２の比例係数と第２の積分係数を用いて制御量を算出することで、出力電圧を目標電圧に短時間で収束させることができる。

上記の発明のスイッチング電源装置において、前記制御量算出手段は、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記差電圧に前記第１の比例係数より大きい第２の比例係数を乗算した値と前記差電圧の累積値に前記第１の積分係数より大きい第２の積分係数を乗算した値の一方と、前記比例項と前記積分項の他方であって、前記差電圧の累積値に前記第１の積分係数を乗算した値と前記差電圧に前記第１の比例係数を乗算した値の一方に基づいて前記出力電圧の制御量を算出する。

このように構成することで、出力電圧が所定範囲内にないと判定されたときに、比例係数または積分係数を通常より大きい第２の比例係数または第２の積分係数に変更して制御量を算出することで、出力電圧を目標電圧に短時間で収束させることができる。

上記の発明のスイッチング電源装置において、前記制御量算出手段は、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、最新のサンプリングタイミングの前記出力電圧を含む所定数の出力電圧の平均値を算出し、前記目標電圧と前記平均値の差電圧を算出し、前記平均値の差電圧及び前記差電圧の累積値と、前記第２の比例係数または前記第２の積分係数に基づいて前記出力電圧の制御量を算出する。

このように構成することで、出力電圧の平均値を用いて制御量を算出する場合に、最新のサンプリングタイミングにおける出力電圧が大幅に変化したときには、比例係数または積分係数を切り換えることで、出力電圧を目標電圧に短時間で収束させることができる。

本発明の他のスイッチング電源装置は、目標電圧と出力電圧の差電圧に応じて出力電圧を制御するスイッチング電源装置において、所定のサンプリング間隔で前記出力電圧をサンプリングし、前記出力電圧が所定範囲内にあるか否かを判定する判定手段と、前記判定手段により前記出力電圧が前記所定範囲内にあると判定されたときには、最新のサンプリングタイミングの前記出力電圧を含むｍ（≧２）個の前記出力電圧の平均値を算出し、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記ｍ個のデータ数より少ないｎ個の前記出力電圧の平均値を算出し、前記目標電圧と前記平均値の差電圧に比例項の比例係数を乗算した値と前記差電圧の累積値に積分項の積分係数を乗算した値に基づいて前記出力電圧の制御量を算出する制御量算出手段と、前記制御量算出手段で算出された制御量に基づいてスイッチング素子をオン、オフ制御する制御信号を出力する制御信号出力手段とを備える。

この発明によれば、出力電圧の変動が大きいときには、出力電圧の平均値を算出するデータ数を少なくすることで出力電圧の変化を短時間で制御量の変化に反映させることができる。これにより出力電圧の変動が小さいときには、出力電圧の瞬時的な変化で制御量があまり変化しないようにし、出力電圧が大幅に変動した場合には制御量を大きく変化させて出力電圧を目標電圧に短時間で収束させることができる。

上記の発明のスイッチング電源装置において、前記判定手段は、前記出力電圧が前記目標電圧より大きい第１の基準電圧を上限とする前記所定範囲内にあるか否かを判定する。
このように構成することで、出力電圧が第１の基準電圧以上のとき、あるいは第１の基準電圧を超えたときには、制御量を大きく変化させて出力電圧を目標電圧に短時間で収束させることができる。

上記の発明のスイッチング電源装置において、前記判定手段は、前記出力電圧が前記目標電圧より小さい第２の基準電圧を下限とする前記所定範囲内にあるか否かを判定する。
このように構成することで、出力電圧が第２の基準電圧以下のとき、あるいは第２の基準電圧未満のときには、制御量を大きく変化させて出力電圧を目標電圧に短時間で収束させることができる。

上記の発明のスイッチング電源装置において、前記判定手段は、前記出力電圧が前記目標電圧より大きい第１の基準電圧と、前記目標電圧より小さい第２の基準電圧とにより定まる前記所定範囲内にあるか否かを判定する。

このように構成することで、出力電圧が、第１の基準電圧以上または超えているとき、あるいは出力電圧が第２の基準電圧以下または未満のときには、制御量を大きく変化させて出力電圧を目標電圧に短時間で収束させることができる。

本発明によれば、出力電圧の変動が大きいときにも、出力電圧を目標電圧に短時間で収束させることができるので、スイッチング電源装置の制御の応答性を高めることができる。

実施の形態のスイッチング電源装置の回路図である。 スイッチング電源装置の制御動作を示すフローチャートである。 出力電圧の変動と制御信号を示す図である。 第３の実施の形態の制御動作を示すフローチャートである。 昇圧チョッパ回路の回路図である。

以下、本発明の好適な実施の形態について図面を参照して説明する。図１は、実施の形態のスイッチング電源装置１１の回路図である。このスイッチング電源装置１１は、例えば、自動車のパワーステアリング用モータ等を駆動するインバータ等に電圧を供給するものである。

スイッチング電源装置１１は、入力側のキャパシタＣｉｎと、インダクタＬ１と、２個のＭＯＳトランジスタＱ１、Ｑ２と、出力側のキャパシタＣｏｕｔと、ＭＯＳトランジスタＱ１、Ｑ２をオン、オフ制御する制御信号を出力する制御部１２とを有する。

キャパシタＣｉｎとインダクタＬ１と２個のＭＯＳトランジスタＱ１、Ｑ２とキャパシタＣｏｕｔとからなる昇圧チョッパ回路は、図４の昇圧チョッパ回路２１と同じである。
制御部１２は、キャパシタＣｏｕｔの出力電圧Ｖｏｕｔを所定のサンプリング間隔でサンプリングし、サンプリングにより得られた複数の出力電圧Ｖｏｕｔの平均値と目標電圧Ｖｒｅｆとの差電圧ΔＶを算出する。そして、差電圧ΔＶに比例項の比例係数Ｋｐを乗算した値と、差電圧ΔＶの累積値に積分項の積分係数Ｋｉを乗算した値を加算した値を出力電圧Ｖｏｕｔを制御するための制御量Δｄとして算出する。出力電圧の平均値をＶｏｕｔａｖ、差電圧ΔＶ＝Ｖｒｅｆ−Ｖｏｕｔａｖとすると、制御量Δｄは以下の式で表せる。

Δｄ＝Ｋｐ×ΔＶ＋Ｋｉ×ΣΔＶ
上記の制御量Δｄに基づいてＭＯＳトランジスタＱ１、Ｑ２のオン時間、オフ時間を可変制御するパルス幅制御信号をＭＯＳトランジスタＱ１、Ｑ２のゲートに出力する。

次に、上記のスイッチング電源装置１１の制御動作を、図２のフローチャートを参照して説明する。以下の処理は、スイッチング電源装置１１の制御部（ＣＰＵ）１２により実行される。

制御部１２は、最新のサンプリングタイミングの出力電圧Ｖｏｕｔをメモリ、例えばレジスタＶｏｕｔ_１に格納する（図２、Ｓ１１）。このとき、レジスタＶｏｕｔ_２には１つ前のサンプリングタイミングにおける出力電圧Ｖｏｕｔが格納され、レジスタＶｏｕｔ_３には２つ前のサンプリングタイミングにおける出力電圧Ｖｏｕｔが格納されている。以下同様に、ｊ番目のレジスタＶｏｕｔ_ｊには、ｊ−１前のサンプリングタイミングにおける出力電圧Ｖｏｕｔが格納されている。これらのレジスタＶｏｕｔ_１、Ｖｏｕｔ_２・・・Ｖｏｕｔ_ｊに格納されている電圧を、それぞれ出力電圧Ｖｏｕｔ_１、Ｖｏｕｔ_２・・・Ｖｏｕｔ_ｊと呼ぶ。

次に、出力電圧Ｖｏｕｔ_１が所定範囲内にあるか否かを判定するために、出力電圧Ｖｏｕｔ_１が目標電圧Ｖｒｅｆより大きい基準電圧Ｖｔｈ以上か否かを判別する（Ｓ１２）。なお、基準電圧Ｖｔｈと比較する出力電圧は、最新の出力電圧Ｖｏｕｔ_１に限らず、最新のサンプリングタイミングより所定時間前までの１または複数の出力電圧と基準電圧Ｖｔｈを比較しても良い。

ステップＳ１２において、出力電圧Ｖｏｕｔ_１が基準電圧Ｖｔｈ未満と判別された場合には（Ｓ１２、ＮＯ）、ステップＳ１３に進み、各サンプリングタイミングにおける出力電圧Ｖｏｕｔ_１〜Ｖｏｕｔ_ｍの平均値Ｖｏｕｔａｖを算出する。この場合、出力電圧のデータ数（サンプリング数）をｍ（ｍ≧２）として平均値を算出している。ステップＳ１３の処理では、出力電圧Ｖｏｕｔ_１が基準値Ｖｔｈ未満のときには、制御量Δｄを算出するための比例項の比例係数ＫｐとしてＫｐ−１（第１の比例係数）を採用し、積分項の積分係数ＫｉとしてＫｉ−１（第１の積分係数）を採用する。

ステップＳ１２において、出力電圧Ｖｏｕｔ_１が基準電圧Ｖｔｈ以上であると判別された場合には（Ｓ１２、ＹＥＳ）、ステップＳ１４に進み、出力電圧Ｖｏｕｔ_１〜Ｖｏｕｔ_ｎの平均値Ｖｏｕｔａｖを算出する。

上記のステップＳ１４では、出力電圧Ｖｏｕｔ_１が基準電圧Ｖｔｈ以上のときには、制御量Δｄを算出するための比例項の比例係数Ｋｐとして、係数Ｋｐ−１より大きい値であるＫｐ−２（＞Ｋｐ−１）（第２の比例係数）を採用し、積分項の積分係数ＫｉとしてＫｉ−１より大きい値であるＫｉ−２（＞Ｋｉ−１）（第２の積分係数）を採用する。なお、比例係数Ｋｐ−２と積分係数Ｋｉ−２の両方の値を、比例係数Ｋｐ−１と積分係数Ｋｉ−１の値より大きくするのではなく、片方の係数のみを比例係数Ｋｐ−１または積分係数Ｋｉ−１より大きな値に設定しても良い。

上記のステップＳ１４の処理において、平均値Ｖｏｕｔａｖを算出するためのデータ数を、ステップＳ１３のデータ数「ｍ」と異なる「ｎ」で表しているのは、出力電圧Ｖｏｕｔ_１が基準電圧Ｖｔｈ以上の場合、比例項の係数Ｋｐまたは積分項の係数Ｋｉの値を変更する方法の他に、平均値Ｖｏｕｔａｖを算出するためのデータ数ｎをデータ数ｍより小さい値に設定することで、上述した比例係数Ｋｐ、積分係数Ｋｉの値を大きくする方法と同様の効果を得ることができるからである。具体的には、出力電圧Ｖｏｕｔ_１が基準電圧Ｖｔｈ以上のときには、データ数ｎをｍ（ｍ≧２）より小さい値に設定することで、出力電圧Ｖｏｕｔ_１の変化を平均値Ｖｏｕｔａｖの値に短時間で反映させることができる。この場合、比例項の係数Ｋｐ−２と積分項の係数Ｋｉ−２は、Ｋｐ−１とＫｉ−１と同じ値としても良い。

なお、ステップＳ１４において、比例係数Ｋｐ−２をＫｐ−１より大きな値に設定する場合、あるいは積分係数Ｋｉ−２を積分係数Ｋｉ−１より大きな値に設定する場合には、データ数はｍ＝ｎとしても良い。

次に、ステップＳ１３またはＳ１４で算出した出力電圧の平均値Ｖｏｕｔａｖと、比例項の比例係数Ｋｐ、積分項の積分係数Ｋｉに基づいて制御量Δｄを算出する。制御量Δｄは、以下の式で表せる。

Δｄ＝Ｋｐ・（Ｖｒｅｆ−Ｖｏｕｔａｖ）＋Ｋｉ・Σ（Ｖｒｅｆ−Ｖｏｕｔａｖ）
Ｋｐ、Ｋｉの値は、ステップＳ１３で設定されるＫｐ＝Ｋｐ−１、Ｋｉ＝Ｋｉ−１、あるいはステップＳ１４で設定されるＫｐ＝Ｋｐ−２、Ｋｉ＝Ｋｉ−２を使用する。

次に、制御量Δｄが算出されたなら、その制御量Δｄに基づいてパルス幅制御信号を出力する（Ｓ１６）。
ここで、スイッチング電源装置１１の出力電圧Ｖｏｕｔが基準電圧Ｖｔｈ以上となったときの制御動作を図３の波形図を参照して説明する。

図３（Ａ）に示すように、スイッチング電源装置１１の出力に接続される負荷が大きく変動すると、出力電圧Ｖｏｕｔが基準電圧Ｖｔｈ以上となる。出力電圧Ｖｏｕｔが基準電圧Ｖｔｈ以上になると、上述したように比例項の比例係数Ｋｐが通常のＫｐ−１より大ききいＫｐ−２に変更され、あるいは積分項の積分係数Ｋｉが通常のＫｉ−１より大きいＫｉ−２に変更される。そして、それらの比例係数Ｋｐ−２または積分係数Ｋｉ−２を用いて制御量Δｄが算出され、ＭＯＳトランジスタＱ１、Ｑ２のオン時間が制御される。その結果、出力電圧Ｖｏｕｔを大幅に減少させ、目標電圧Ｖｔｈ付近に短時間で収束させることができる。

図３（Ｂ）は、電力の回生量が急激に増加し、出力電圧Ｖｏｕｔが基準電圧Ｖｔｈ以上となったときの出力電圧波形と、昇圧チョッパ回路の上側のＭＯＳトランジスタ（これを上アームと呼ぶ）Ｑ１のゲートに印加されるパルス幅制御信号（ｄｕｔｙ）と、実施の形態のパルス幅制御を行ったときの出力電圧波形と上アームのパルス幅制御信号を示す図である。

図３（Ｂ）に示すように、回生時に出力電圧Ｖｏｕｔが基準電圧Ｖｔｈ以上となると、比例係数Ｋｐまたは積分係数Ｋｉが通常より大きな値に変更され、出力電圧Ｖｏｕｔの値を小さくする方向の制御が行われる。この場合、出力電圧Ｖｏｕｔを下げる方向の制御であるので、上側のＭＯＳトランジスタＱ１のオン時間を長くする制御信号がゲートに印加される。つまり、図３（Ｂ）の下段に示すようにパルスのオン幅が次第に広くなるパルス幅制御信号がＭＯＳトランジスタＱ１のゲートに供給される。これにより、上側のＭＯＳトランジスタＱ１のオン時間が長くなるので、インダクタＬ１に流れ込む回生電流が増加し、出力電圧Ｖｏｕｔが減少する。

上述した第１の実施の形態によれば、負荷の変動、回生量の変動等により出力電圧が大幅に変動した場合に、通常より大きい比例係数Ｋｐまたは積分係数Ｋｉに切り換えて制御量を算出することでスイッチング電源装置１１の制御の応答性を高めることができる。これは、出力電圧が基準電圧Ｖｔｈ以上となったとき、比例項の比例係数Ｋｐと積分項の積分係数Ｋｉの一方または双方を通常より大きな値に変更することで実現できる。

また、サンプリングタイミングの異なる複数の出力電圧の平均値を算出し、その平均値と目標電圧の差電圧から制御量Δｄを算出する場合には、平均値が急に増減しないために制御量の変化もなだらかになる。そのような制御を行う場合でも、出力電圧の変動が大きいときには、平均値を算出するためのデータ数を少なくすることで、平均値の変化量を大きくできる。これにより出力電圧が大きく上昇した場合の制御量の変化量を大きくし、出力電圧を目標電圧に短時間で収束させることができる。

次に、本発明の第２の実施の形態について説明する。この第２の実施の形態は、図２のステップＳ１２の処理で、出力電圧Ｖｏｕｔ_１が、所定範囲内にあるか否かを判定するために、目標電圧Ｖｒｅｆより大きい第１の基準電圧Ｖｔｈ１と目標電圧より小さい第２の基準電圧Ｖｔｈ２とにより定まる所定範囲内にあるか否かを判定している。具体的には、出力電圧Ｖｏｕｔ_１が、第１の基準電圧Ｖｔｈ１以上か否か、第２の基準電圧Ｖｔｈ２未満か否かを判定している。そして、出力電圧が第１の基準電圧Ｖｔｈ１以上のとき、あるいは出力電圧が第２の基準電圧Ｖｔｈ２未満のときには、ステップＳ１４の処理で、制御量Δｄを算出するための比例項の比例係数Ｋｐとして、係数Ｋｐ−１より大きい値であるＫｐ−２（＞Ｋｐ−１）（第２の比例係数）を採用し、積分項の積分係数ＫｉとしてＫｉ−１より大きい値であるＫｉ−２（＞Ｋｉ−１）（第２の積分係数）を採用する。なお、比例係数Ｋｐ−２と積分係数Ｋｉ−２の両方の値を、比例係数Ｋｐ−１と積分係数Ｋｉ−１の値より大きくするのではなく、片方の係数のみを比例係数Ｋｐ−１または積分係数Ｋｉ−１より大きな値に設定しても良い。また、比例係数Ｋｐ、積分係数Ｋｉの値を変更するのではなく、出力電圧の平均値Ｖｏｕｔａｖを算出するためのサンプリングデータ数を通常時より少なくしても良い。

上述した第２の実施の形態によれば、出力電圧が変動して第１の基準電圧Ｖｔｈ１以上となったとき（または第１の基準電圧Ｖｔｈ１を超えたとき）、あるいは第２の基準電圧Ｖｔｈ２未満（または第２の基準電圧以下）となったとき、通常より大きい比例係数Ｋｐまたは積分係数Ｋｉに切り換えて制御量を算出することでスイッチング電源装置１１の制御の応答性を高めることができる。これにより出力電圧が高くなり過ぎたとき、あるいは出力電圧が大幅に落ち込んだときに、短時間で目標電圧に近づけることができる。

上記第１の実施の形態では、出力電圧Ｖｏｕｔ_１が所定範囲内にあるか否かの判定として基準電圧Ｖｔｈ以上か否かを判別したが、基準電圧Ｖｔｈを超えるか否かを判別するようにしても良い。この場合でも第１の実施の形態と同様の効果が得られる。また、出力電圧Ｖｏｕｔ_１が基準電圧Ｖｔｈ以下か否か、あるいは基準電圧Ｖｔｈ未満か否かを判別しても良い。この場合、出力電圧Ｖｏｕｔ_１が大きく下降したときに、出力電圧を目標電圧Ｖｒｅｆに短時間で収束させることができる。

上記第２の実施の形態では、出力電圧Ｖｏｕｔ_１が目標電圧Ｖｒｅｆより大きい第１の基準電圧Ｖｔｈ１以上か否か、目標電圧Ｖｒｅｆより小さい第２の基準電圧Ｖｔｈ２未満か否かを判定したが、第１の基準電圧Ｖｔｈ１を超えるか否か、あるいは第２の基準電圧Ｖｔｈ２以下か否かを判定するようにしても良い。何れの場合も第２の実施の形態と同様の効果が得られる。

上述した第１及び第２の実施の形態は、比例係数Ｋｐと積分係数Ｋｉを用いて制御量を算出する場合について説明したが、比例係数Ｋｐのみを用いて制御量を算出しても良い。
次に、図４は、本発明の第３の実施の形態のスイッチング電源装置１１の動作を示すフローチャートである。この第３の実施の形態は、目標電圧Ｖｒｅｆと出力電圧Ｖｏｕｔの差電圧ΔＶの絶対値が基準値Ｖｔｈ３以上のとき、出力電圧のサンプル数を少なくして制御の応答性を高めるものである。以下の処理は、スイッチング電源装置１１の制御部１２により実行される。

制御部１２は、最新のサンプリングタイミングの出力電圧Ｖｏｕｔをメモリ、例えばレジスタＶｏｕｔ_１に格納する（図４、Ｓ２１）。このとき、レジスタＶｏｕｔ_２には１つ前のサンプリングタイミングにおける出力電圧Ｖｏｕｔが格納され、レジスタＶｏｕｔ_３には２つ前のサンプリングタイミングにおける出力電圧Ｖｏｕｔが格納されている。以下同様に、ｊ番目のレジスタＶｏｕｔ_ｊには、ｊ−１前のサンプリングタイミングにおける出力電圧Ｖｏｕｔが格納されている。これらのレジスタＶｏｕｔ_１、Ｖｏｕｔ_２・・・Ｖｏｕｔ_ｊに格納されている電圧を、それぞれ出力電圧Ｖｏｕｔ_１、Ｖｏｕｔ_２・・・Ｖｏｕｔ_ｊと呼ぶ。

次に、出力電圧Ｖｏｕｔ_１と目標電圧Ｖｒｅｆの差電圧ΔＶの絶対値が基準電圧Ｖｔｈ３以上か否かを判別する（Ｓ２２）。なお、差電圧ΔＶを算出するための出力電圧は、最新の出力電圧Ｖｏｕｔ_１に限らず、最新のサンプリングタイミングより所定時間前までの１または複数の出力電圧の平均値との差電圧を算出しても良い。

差電圧ΔＶの絶対値が基準電圧Ｖｔｈ３未満と判別された場合には（Ｓ２２、ＮＯ）、ステップＳ２３に進み、通常のサンプル数ｍで出力電圧Ｖｏｕｔ_１〜Ｖｏｕｔ_ｍの平均値Ｖｏｕｔａｖを算出する。

ステップＳ２２において、差電圧ΔＶの絶対値が基準電圧Ｖｔｈ３以上であると判別された場合には（Ｓ２２、ＹＥＳ）、ステップＳ２４に進み、通常のサンプル数ｍより小さいサンプル数ｎ（ｎ＜ｍ）で出力電圧Ｖｏｕｔ_１〜Ｖｏｕｔ_ｎの平均値Ｖｏｕｔａｖを算出する。

上記のステップＳ２４の処理において、平均値Ｖｏｕｔａｖを算出するためのデータ数を、通常のサンプル数ｍより小さい値に設定することで、出力電圧Ｖｏｕｔ_１の変化を平均値Ｖｏｕｔａｖの値に短時間で反映させることができる。

次に、ステップＳ２３またＳ２４で算出した出力電圧の平均値Ｖｏｕｔａｖと、比例項の比例係数Ｋｐ、積分項の積分係数Ｋｉに基づいて制御量Δｄを算出する。なお、差電圧ΔＶの絶対値が基準電圧Ｖｔｈ３以上のとき、通常の比例係数Ｋｐまたは積分係数Ｋｉより大きな比例係数または積分係数を用いて制御量Δｄを算出しても良い。

次に、制御量Δｄが算出されたなら、その制御量Δｄに基づいてパルス幅制御信号を出力する（Ｓ２６）。
上述した第３の実施の形態によれば、出力電圧と目標電圧Ｖｒｅｆの差電圧ΔＶを算出し、差電圧ΔＶの絶対値が基準値Ｖｔｈ３以上のときには、出力電圧の平均値を算出するためのサンプル数を少なくして制御量Δｄを算出することで、出力電圧の制御の応答性を高めることができる。これにより、例えば、出力電圧Ｖｏｕｔが目標電圧Ｖｒｅｆを大幅に超えているときには、制御の応答性を高めて出力電圧Ｖｏｕｔが上限値を超えないように制御することができる。

本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）上述した実施の形態は、複数の出力電圧の平均値を求め、目標電圧とその平均値の差電圧を算出しているが、最新のサンプリングタイミングにおける出力電圧と目標電圧の差電圧に比例係数Ｋｐを乗算した値と、目標電圧と各サンプリングタイミングにおける出力電圧の差電圧の累積値に積分係数Ｋｉを乗算した値から制御量を算出しても良い。
（２）本発明は、昇圧チョッパ回路に限らず、出力電圧を目標電圧になるように制御する電源装置であればどのようなものにも適用できる。
（３）パルス幅制御ＰＷＭに限らず、周波数制御、パルス幅が一定でデューティ比を変化させる制御等の他の制御方法にも適用できる。

１１ スイッチング電源装置
１２ 制御部
Ｑ１、Ｑ２ ＭＯＳトランジスタ
Ｌ１ インダクタ
Ｃｉｎ キャパシタ
Ｃｏｕｔ キャパシタ

Claims (7)

1. 目標電圧と出力電圧の差電圧に応じて出力電圧を制御するスイッチング電源装置において、
   所定のサンプリング間隔で前記出力電圧をサンプリングし、前記出力電圧が所定範囲内にあるか否かを判定する判定手段と、
   前記判定手段により前記出力電圧が前記所定範囲内にあると判定されたときには、前記目標電圧と前記出力電圧の差電圧に比例項の第１の比例係数を乗算した値と、前記差電圧の累積値に積分項の第１の積分係数を乗算した値に基づいて前記出力電圧の制御量を算出し、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記第１の比例係数より大きい第２の比例係数、または前記第１の積分係数より大きい第２の積分係数を用いて前記出力電圧の制御量を算出する制御量算出手段と、
   前記制御量算出手段で算出された制御量に基づいてスイッチング素子をオン、オフ制御する制御信号を出力する制御信号出力手段とを備え、
   前記制御量算出手段は、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、最新のサンプリングタイミングの前記出力電圧を含む所定数の出力電圧の平均値を算出し、前記目標電圧と前記平均値の差電圧を算出し、前記平均値の差電圧及び前記差電圧の累積値と、前記第２の比例係数または前記第２の積分係数に基づいて前記出力電圧の制御量を算出する
   ことを特徴とするスイッチング電源装置。
2. 前記制御量算出手段は、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記第１の比例係数より大きい前記第２の比例係数と、前記第１の積分係数より大きい前記第２の積分係数を用いて前記出力電圧の制御量を算出する請求項１記載のスイッチング電源装置。
3. 前記制御量算出手段は、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記差電圧に前記第１の比例係数より大きい第２の比例係数を乗算した値と前記差電圧の累積値に前記第１の積分係数より大きい第２の積分係数を乗算した値の一方と、前記比例項と前記積分項の他方であって、前記差電圧の累積値に前記第１の積分係数を乗算した値と前記差電圧に前記第１の比例係数を乗算した値の一方に基づいて前記出力電圧の制御量を算出する請求項１記載のスイッチング電源装置。
4. 目標電圧と出力電圧の差電圧に応じて出力電圧を制御するスイッチング電源装置において、
   所定のサンプリング間隔で前記出力電圧をサンプリングし、前記出力電圧が所定範囲内にあるか否かを判定する判定手段と、
   前記判定手段により前記出力電圧が前記所定範囲内にあると判定されたときには、最新のサンプリングタイミングの前記出力電圧を含むｍ（≧２）個の前記出力電圧の平均値を算出し、前記判定手段により前記出力電圧が前記所定範囲内にないと判定されたときには、前記ｍ個のデータ数より少ないｎ個の前記出力電圧の平均値を算出し、前記目標電圧と前記平均値の差電圧に比例項の比例係数を乗算した値と前記差電圧の累積値に積分項の積分係数を乗算した値に基づいて前記出力電圧の制御量を算出する制御量算出手段と、
   前記制御量算出手段で算出された制御量に基づいてスイッチング素子をオン、オフ制御する制御信号を出力する制御信号出力手段とを備えるスイッチング電源装置。
5. 前記判定手段は、前記出力電圧が前記目標電圧より大きい第１の基準電圧を上限とする前記所定範囲内にあるか否かを判定する請求項１乃至４の何れか１項に記載のスイッチング電源装置。
6. 前記判定手段は、前記出力電圧が前記目標電圧より小さい第２の基準電圧を下限とする前記所定範囲内にあるか否かを判定する請求項１乃至４の何れか１項に記載のスイッチング電源装置。
7. 前記判定手段は、前記出力電圧が前記目標電圧より大きい第１の基準電圧と、前記目標電圧より小さい第２の基準電圧とにより定まる前記所定範囲内にあるか否かを判定する請求項１乃至４の何れか１項に記載のスイッチング電源装置。

Images