[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5270614B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5270614B2
JP5270614B2 JP2010118266A JP2010118266A JP5270614B2 JP 5270614 B2 JP5270614 B2 JP 5270614B2 JP 2010118266 A JP2010118266 A JP 2010118266A JP 2010118266 A JP2010118266 A JP 2010118266A JP 5270614 B2 JP5270614 B2 JP 5270614B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
internal
semiconductor element
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010118266A
Other languages
English (en)
Other versions
JP2011249395A (ja
Inventor
琢也 大賀
政紀 加藤
剛 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010118266A priority Critical patent/JP5270614B2/ja
Publication of JP2011249395A publication Critical patent/JP2011249395A/ja
Application granted granted Critical
Publication of JP5270614B2 publication Critical patent/JP5270614B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ＭＯＳ−ＦＥＴを用いたパワー用インバータ回路を構成するための樹脂封止型の半導体装置に関する。
車両用回転電機への制御装置一体化や、車載機器の小型化が進められるに伴い、それらに用いられる半導体装置も小型化、軽量化が求められている。
従来の半導体装置として、第１のリード下面および第２のリード下面が樹脂封止下面と同一面で、かつ、パワー素子の電極へ平板状の内部リードをはんだ付けする構造が開示されている（例えば、特許文献１参照）。
特許第４４１６１４０号
従来の半導体装置は、第２のリード上に半導体素子を載置するものであり、半導体素子の上面と第１のリードの上面に、水平に伸びるように内部リードを配置させるため、第１のリードと内部リードとの接合部を、半導体素子の上面の高さに揃える必要があり、第１のリードを屈曲させて高さを稼ぎ、半導体素子と同じ高さの水平面を構成していた。
ここで、第１のリードと第２のリードは、一つの平板をプレス機で打ち抜き加工して切り目を設けた二つの端子部によって構成されており、第１のリードと第２のリードの先端部（端部）上にそれぞれ内部リードの一端、他端がそれぞれ配置されてブリッジする状態で両者を接続するが、樹脂封止までの段階では、第１のリードと第２のリードの他端部（内部リードが接続されない側の端部）は元の一つの平板（リードフレーム）に接続固定されている。
リードフレームに他端が接続された第１のリードの端部（第二のリードに近い部分）を屈曲させた場合、第１、第２のリード間の距離が、第１のリードを水平面から突出させる量だけ水平面上で余計に離間してしまう状態となっていた。
そのため、第１のリードを屈曲させた構造では、半導体装置の面積を小さくすることが難しく、また、第１のリードと内部リードの間に接合部材としてはんだ層を設けても、その厚さを十分に確保することができず、接合強度の低下が懸念された。
また、従来技術にあるように、第１のリードと内部リードを凹凸により位置合わせする構造とした場合に内部リード他端の配置に制約が生じるために、内部リードと半導体素子との配置にばらつきが生じ、また、半導体素子と第２のリードまたは内部リードとの接合をはんだ付けによって行うために、第２のリードに対して半導体素子および内部リードの配置にばらつきが生じることになり、半導体素子内の電流分布がばらつくことが懸念された。
本発明は、上記のような問題を解決するためになされたものであり、半導体装置を構成するリードの屈曲を無くし、半導体装置の小型化を可能とし、リードと内部リードの接合強度を向上させることを目的とする。
また、各リードと内部リードとの接合位置のばらつきを抑制し、半導体素子内の電流分
布の偏りを抑制することが可能な半導体装置を得ることを目的とする。
この発明に係わる半導体装置は、平板状の第一のリード、上記第一のリードと離間して同一平面上に配置された平板状の第二のリード、上記第二のリードの端部形状は変化させず平面部の一部を突出させてなる突起部、上記第一のリード上に載置された半導体素子、一端が上記半導体素子上に第一の接合部材を介して接合され、他端が上記第二のリードに設けられた上記突起部上に第二の接合部材を介して接合された平板状の内部リード、上記内部リードおよび上記半導体素子を含む上記第一、第二のリード上面を覆って封止するとともに、上記第一、第二のリードの外部との接続のための端子部分を露出させる封止樹脂を備え、上記第二のリードの平面よりも突出した上記突起部の表面部を覆うように上記第二の接合部材が配置され、上記突起部の上記表面部は、上記突起部の上面となる平坦な円形状の上面部と、上記突起部の立ち上がり部となる上記第二のリードの上記平面から上記上面部の外周へつながる略円筒形状の外側面部よりなり、上記内部リードの他端は上記突起部に支えられ、上記第二の接合部材の厚みは上記突起部の高さ分だけ確保されたことを特徴とするものである。
この発明の半導体装置によれば、突起部が、第二のリードの端部形状を維持したまま平面部の一部を突出させた形状であるため、突起部形成前後で第一のリードと第二のリード間の平面上での距離が変化することがなく、また、第二のリードの平面よりも突出した突起部の表面部を覆うように第二の接合部材を配置することで、突起部の高さに相当した厚みの第二の接合部材を配置でき、第二のリードと内部リードとを接合するための第二の接合部材の量を十分に確保することが可能となる。
本発明の実施の形態１の半導体装置の断面図である。 本発明の実施の形態１の内部リードの平面図および側面図である。 本発明の実施の形態１の半導体装置の要部平面図である。 本発明の実施の形態１のリードフレーム加工工程を示す工程図である。 本発明の実施の形態１のはんだ供給工程を示す工程図である。 本発明の実施の形態１の内部リード配置後はんだ溶融前後の半導体装置の要部平面図である。 本発明の実施の形態２の半導体装置の断面図である。 本発明の実施の形態２の内部リードの平面図および側面図（断面図）である。 本発明の実施の形態３の半導体装置を示す平面図である。 本発明の実施の形態３の半導体装置の電気回路を示す図である。 本発明の実施の形態３の半導体装置を用いた回転電機を示す図である。
実施の形態１．
次に、この発明の実施の形態１について、図１〜６を用いて説明する。
図１は、本発明の実施の形態１の半導体装置１の断面図である。
図１に示すように、プレス機による打ち抜き加工で成型された第一のリード１１、第二のリード１２、ゲート用リード１３は、それぞれ同一平面上に配置された状態である。第一のリード１１上にはＭＯＳＦＥＴ素子（半導体素子）２１が配置される。このＭＯＳＦＥＴ素子２１は、上面に上面電極２２が、下面に下面電極２３が設けられ、さらに上面電極２２と離間した領域（上面）にゲート電極２４が形成されている。ＭＯＳＦＥＴ素子２１と第一のリード１１は、はんだ５１を介して接合されている。
ＭＯＳＦＥＴ素子２１の上面は、上面電極２２を円形に露出させる開口部とゲート電極２４を露出させる開口部が設けられた保護膜２５によって覆われた状態であり、上面電極２２を露出させた開口部にははんだ（第一の接合部材）５２が配置される。このはんだ５
２によって、ＭＯＳＦＥＴ素子２１とＭＯＳＦＥＴ素子２１上に配置される内部リード３１の端部との接合がなされる。
また、第一のリード１１と離間して配置される第二のリード１２は、上面側に凸状に突出する突起部６１がダボ出し加工によって形成されている。ダボ出し加工であれば、屈曲加工と違って、第二のリード１２の平面部の一部を変形させて凸部を形成する加工であるため、第二のリード１２の端部形状（平面図における輪郭形状。）は加工の前後で変化しない。ダボ出し加工によって形成される突起部６１は、最も高い部分となる平坦な上面の平面形状が円形であり、第二のリード１２の上面から突起部６１の上面に至る立ち上がり部は略円筒状に形成され、立ち上がり角度はほぼ直角である。なお、加工特性上、突起部６１を構成する膜の厚さは、第二のリード１２の膜厚よりも小さくなる。
さらに、突起部６１の表面部である上面および外側面は、はんだ（第二の接合部材）５３によって覆われた状態である。このはんだ５３を介して、突起部６１上に配置される内部リード３１の他端と第二のリード１２との接合がなされる。なお、第二のリード１２の平面よりも突出した突起部６１の表面を覆うようにはんだ５３が配置された状態となるため、はんだ５３の高さ方向における厚さを、突起部６１の高さ分だけ（高さに応じて）確保することができ、はんだ接合信頼性を向上させることが可能である。
また、封止樹脂４１によって、第一のリード１１、第二のリード１２およびゲート用リード１３の上面を、ＭＯＳＦＥＴ素子２１および内部リード３１を含めて封止している。このとき、各リードの、外部との接続端子となる部分は露出された状態となる。
ゲート電極２４とゲート用リード１３とは、アルミワイヤ７１によって互いに接続されている。
次に、図２（ａ）に内部リード３１の平面図（上側の図）および側面図（下側の図）を示す。内部リード３１の平面形状は、所定幅で一方向に伸びる略短冊状であり、所定幅の中心を通る線（中心線）を基準とした左右対称形状である。また、内部リード３１が平板状で、上下方向への配置が限定されるため、半導体装置の薄型化に寄与している。さらに、内部リード３１は、ＭＯＳＦＥＴ素子２１が重ね合わされる側の端部が、半円形（端部形状が１／２円弧）の円弧部３１ａとなっている。
また、円弧を形成する角度をより増大させた場合は、図２（ｂ）に示すような、中心角が半円よりも大きな円弧部３２ａ（例えば、３／４円弧。）が、両端部に設けられた内部リード３２となる。
上述した通り、ＭＯＳＦＥＴ素子２１上の保護膜２５の開口部からは上面電極２２が円形状に露出しているが、保護膜２５の開口部に供給された円形のはんだ５２に、同心となるように内部リード３１の端部（円弧部３１ａ、３２ａ）を配置した場合に、位置ズレが生じていない正確な配置である場合、ほどんどの部分が重なり合う状態となる。なお、実際には、はんだ５２の耐久性確保のためにフィレットを形成するため、内部リード３１の円弧部３１ａよりも、保護膜２５に開口される開口部の径の方が少し大きくなる。
図３は本発明の実施の形態１の上面図を示している。上述したように、ＭＯＳＦＥＴ素子２１上には、円形形状の開口部２５ａと、ゲート接続部となる開口部２５ｂが開口された保護膜２５が備えられており、はんだ５２の形状は開口部２５ａの輪郭に沿って円形に成型されている。内部リード３１は、ＭＯＳＦＥＴ素子２１に対して、内部リード３１の円弧とはんだ５２の円形形状が同心円状に位置している。
次に、上記のような半導体装置の製造工程について説明する。
まず、リードフレーム材料として銅板を投入する（材料投入）。銅板は、量産時におい
ては帯状となっている。
次に、図４（ａ）に平面工程図を示すように、プレス機で銅板１０を抜き加工し、各リード（第一のリード１１、第二のリード１２、ゲート用リード１３）の端部が外枠となる銅板１０に繋がって一続きとなった状態を得る。
その後、図４（ｂ）に示すように、プレス機で第二のリード１２の先端部に、ダボ出し加工を行い、突起部６１を形成する。各リードは、後述する樹脂封止工程の後に、外枠となる銅板１０から切り離されるが、それまでは繋がった状態で製造が進められるものである。このようにリードフレームが形成される（リードフレーム加工）。
この時、ダボ出し加工前後の図４（ａ）、（ｂ）での、第一のリード１１と第二のリード１２間の距離ｄには変化が生じない。第二のリード１２の突起部６１に代えて、従来のような折り曲げ加工による屈曲（段差）部を構成する場合、第二のリード１２と第一のリード１１との距離は、およそｄ＋ｈ（ｈは段差の高さ。）に近い数値となる。この場合、内部リード３１で接続すべき二つのリード間の距離が大きくなり、半導体装置の高集積化が困難となる。本願発明のようなダボ出し加工であれば、第二のリード１２の投影形状の変形はなく、高集積化を阻害しない。
次に、はんだ印刷機（スクリーン印刷機）でリードフレーム１０上にＭＯＳＦＥＴ素子２１の接合用のクリームはんだ（はんだ５１）を印刷する（はんだ印刷）。ディスペンサによる供給でもクリームはんだを塗布できるが、印刷の方が精度良くパターニングすることができる。
その後、第一のリード１１上のクリームはんだ（はんだ５１）の上に、マウンタでＭＯＳＦＥＴ素子２１を載せる（半導体素子搭載）。このＭＯＳＦＥＴ素子２１の上面には、円形の開口部２５ａをもつ保護膜２５が被膜されている。
次に、リードフレーム１０をリフロー装置に通すことで、リードフレーム１０を加熱し、はんだを溶融させ、リードフレーム１０とＭＯＳＦＥＴ素子２１をはんだ付けする（はんだ溶融）。その後、クリームはんだは、冷却されて固体のはんだ５１となる。
なお、ダイボンダ１台で上記工程を処理する場合もあり、その場合は、クリームはんだに代えて糸はんだが供給される。
次に、図５（ａ）に平面工程図を、図５（ｂ）および（ｃ）に側断面図を示すように、ディスペンサ５０で、ＭＯＳＦＥＴ素子２１上の保護膜２５の開口部２５ａと、第二のリード１２の突起部６１上部にクリームはんだ５２ａ、５３ａを順次を供給する。
次に、クリームはんだ５２ａ、５３ａの上に、マウンタで内部リード３１を搭載する（内部リード搭載）。その後、リフロー装置に通し、リードフレーム１０を加熱し、はんだを溶融させ、ＭＯＳＦＥＴ素子２１と内部リード３１、第二のリード１２と内部リード３１をはんだ付けする（はんだ溶融）。このはんだ溶融時に、内部リード３１は、セルフアライメント効果によって位置ずれを補正される。
図６（ａ）は、内部リード３１が製造過程にある半導体装置のクリームはんだ５２ａ、５３ａ上に載置された状態を示す上面図である。この状態で、内部リード３１の中心線は、保護膜２５の円形の開口部２５ａの中心からずれており、また突起部６１の中心からもずれた状態となっている。このように、内部リード３１がＭＯＳＦＥＴ素子２１の本来配置されるべき位置からはずれていても、また、開口部２５ａの全面にはんだ５２が広がっていなくても、その後のはんだ溶融工程ではんだが溶融した時に保護膜２５の開口部２５ａの形状に合わせてはんだ５２が濡れ、開口部２５ａに位置が規制されたはんだ５２の表面張力により、セルフアライメント効果によって内部リード３１が図６（ｂ）のように所定の位置へ引き寄せられ、内部リード３１の位置補正がなされる。
なお、内部リード３１の他端は、内部リード３１が平板であるため、はんだ５３に密着する面も平坦面であり、リフロー時に、突起部６１上のクリームはんだ５３ａが溶融し、突起部６１の表面部に濡れ広がる状態となり、上述したようなはんだ５２の表面張力に引っ張られて水平移動することを妨げず、内部リード３１の両端での位置ズレ（つまり内部リード３１全体の位置ズレ）の補正がなされる。
ここで、内部リード３１は、中心線を基準とした左右対称形状であり、重心が対称軸上にあるため、溶融はんだ５２、５３上に載置された状態でも、バランスを崩しにくい構造となっていることは言うまでもない。
従来では、半導体素子の配置ばらつきに関係なく内部リードを所定の位置に配置していたため、位置ズレした半導体素子の中心は内部リードの中心線上に配置されず、半導体装置の性能ばらつきの原因となっていた。しかし、本発明の半導体装置によれば、半導体素子の載置時に位置ズレが生じたとしても、配置ばらつきを補正するように、開口部２５ａに位置が規制されたはんだ５２の表面張力によって、内部リード３１を自動的に、内部リード３１の中心線が、半導体素子の中心側へ近づくように位置合わせできる。そのため、完成した半導体装置の性能ばらつきを抑制することができる。
なお、クリームはんだ５２ａ、５３ａ供給後のリフロー前の段階では、図５（ｃ）に示したように、突起部６１上部にクリームはんだ５３ａのかたまりが乗った状態で配置されているが、リフロー後は、図１の完成図にあるはんだ５３と同じ形状となる。つまり、クリームはんだ５３ａが溶融して突起部６１の側面部全面に周り込み、突起部６１の全高さにわたって、その表面部をはんだ５３が覆う状態となる。このように、内部リード３１の一端は第二のリード１２とはんだ５３で接合されるが、はんだ溶融工程ではんだが溶融しても内部リード３１の一端は突起部６１に支えられるので、はんだ５３の厚みを突起部６１の高さ分だけ確保することができる。
従って、はんだ５３の厚みを確保することで、温度サイクルで生じる熱ストレスに対して応力を緩和しやすくなり、はんだ接合部の信頼性を高めることが可能となる。
次に、リフロー工程でクリームはんだから流れ出たフラックスを洗い流す（洗浄）。
その後、ＭＯＳＦＥＴ素子２１のゲート電極２４とリードフレーム１０のゲート用リード１３とを、素子配置面側にてアルミワイヤ７１で接続する（ワイヤボンド）。アルミワイヤ７１とゲート端子およびゲート用リード１３との接合は、ワイヤボンダで超音波接合することで行う。
次に、成型機と成型金型を用いて、封止樹脂１４を注入し、樹脂封止（樹脂成型）を行う（樹脂封止）。
その後、プレス機でリードフレーム１０の余分な部分を切断除去する（タイバーカット）。このような処理によって、図１に示す半導体装置１を得ることができる。
また、はんだ５２によるリフロー時のセルフアライメント効果は、リード端部形状と保護膜２５の開口部２５ａ形状（はんだ５２ａの平面形状）が一致する場合に最も大きく作用するものである。また、溶融はんだの平面形状に合致する、保護膜２５の開口部２５ａは、円形とすることでリフロー時のはんだ形状が安定する。
実施の形態２．
次に、この発明の実施の形態２について図７および図８を用いて説明する。
先述の実施の形態１では、内部リード３１は、上面および裏面が平らな平板状であったが、この実施の形態２では、ＭＯＳＦＥＴ素子２１の上面に配置されるはんだ層を所定の
厚さに確保するために、図７に示すように、内部リード３３の、ＭＯＳＦＥＴ素子２１に対向する面部から下向きに突出する突出部６４を設けたことを特徴としている。
実施の形態２による内部リード３３の平面図および断面図を図８（ａ）に示す。図８（ａ）のように、突き当たり面となる円形の平坦面を持つ突出部６４を設けることで、突出部６４の高さ分だけＭＯＳＦＥＴ素子２１の上面電極２２と内部リード３３の下側平面との間隔をとり、その隙間にはんだ５２を充填させることで十分な量のはんだ５２を確保でき、はんだ接合部の信頼性を向上させることが可能となる。図８（ｂ）に示すように、内部リード３４の一方の円弧部３２ａ側に、突出部６５を２ヶ所（複数ヶ所）に設けることも可能である。
実施の形態３．
次に、この発明の実施の形態３について図９〜１１を用いて説明する。
図９は、この発明の実施の形態３による半導体装置の平面構造を示す図である。
第一のリード１４上に第一のＭＯＳＦＥＴ素子（半導体素子）２６を配置し、第一のＭＯＳＦＥＴ素子２６の下面電極をはんだを介して第一のリード１４と接合している。
第一のＭＯＳＦＥＴ素子２６の上面電極には、はんだを介して内部リード３５の一端が接合されており、他端は、はんだを介して第二のリード１５と接合されている。ここで第二のリード１５の接合部にはダボ出し加工により第二のリード１５を変形させた突起部６２を設けてあり、この突起部６２によって内部リード３５の一端と第二のリード１５を接合するはんだの厚みを確保している。
さらに、第二のリード１５上に第二のＭＯＳＦＥＴ素子（別の半導体素子）２７を配置し、第二のＭＯＳＦＥＴ素子２７の下面電極をはんだを介して第二のリード１５と接合させている。
第二のＭＯＳＦＥＴ素子２７の上面電極には、はんだを介して内部リード３６の一端が接合されており、もう一方の端部は、はんだを介して第三のリード１６と接合されている。ここで第三のリード１６の接合部には、ダボ出し加工により第三のリード１６を変形させた突起部６３を設けてあり、この突起部６３によって内部リード３６の一端と第三のリード１６を接合するはんだの厚みを確保している。
第一のＭＯＳＦＥＴ素子２６、第二のＭＯＳＦＥＴ素子２７のゲート電極は、それぞれゲート用リード１７、１８に、アルミワイヤ７２、７３で電気的に接続されている。
これら第一のリード１４、第二のＭＯＳＦＥＴ素子２７、第一の内部リード３５、第二の内部リード３６、アルミワイヤ７２、７３、ゲート用リード１７、１８を封止樹脂で一体に成型、固定している。ただし、外部との接続端子部となる部分の第一のリード１４の一部、第二のリード１５の一部、第三のリード１６の一部、ゲート用リード１７、１８の一部は、封止樹脂の外側に露出した状態となる。
図９に示した実施の形態３における第一、第二の内部リード３５、３６の形状は、例えば、実施の形態１および２で示した内部リード３１の形状と同様である。
図９に示されたリードに付された記号であるが、ＬＧは、Ｌｏｗ側（下アーム）ＭＯＳＦＥＴのゲート電極に繋がる端子、ＨＳは、Ｈｉｇｈ側（上アーム）ＭＯＳＦＥＴのソース電極に繋がる端子、ＨＧは、Ｈｉｇｈ側（上アーム）ＭＯＳＦＥＴのゲート電極に繋がっている端子、ＧＮＤは、グランド（接地）または電源の負極につなげる端子、ＡＣは、交流出力端子、回転電機のコイルにつなげる端子、Ｐは、プラス電位を持たせるための電源の正極につなげる端子を意味している。
図１０に、図９に示した半導体装置の電気回路図を示す。図１０に示すように、半導体装置１は、第一のＭＯＳＦＥＴ２６からなる上アーム１１１と、第二のＭＯＳＦＥＴ２７
からなる下アーム１１２が接続されている。
また、図１１に本発明の半導体装置を用いた回転電機１００の構成を示す。図１１に示すように、回転電機１００は、制御手段１０１と電流切替手段１０２と固定コイル１０３、１０４と、可動コイル１０５を含む構成である。
固定コイル１０３および固定コイル１０４の各層にはＭＯＳＦＥＴからなる上アーム部１１１と下アーム部１１２を介して蓄電手段１２０と接続されており、これらのＭＯＳＦＥＴをＯＮ／ＯＦＦし、固定コイルの各相に流れる電流を切り替える。この回転電機１００は制御手段１０１からの信号により、可動コイル１０５を回転駆動することも、可動コイル１０５の回転から発電することも可能である。
図９および図１０に示した半導体装置は、回転電機１００における上アーム部１１１と下アーム部１１２を一体成型した、つまり、一つの封止樹脂にて封止された半導体装置である。これにより、上アームと下アームの接続は外部配線を必要とせず、図１２に示される電流切替手段１０２は簡略化された配線となっている。複数の半導体素子を用いる電機機器において、半導体装置の外部の配線を省略した構造を実現できることは、電機機器を小型化する上で有効である。
また、第一の内部リード３５と第二の内部リード３６を同一形状とすることで、半導体装置を製造するにあたり、複数種類の内部リードを製造する必要がなく、部分共用化による工程の簡略化とコスト低減が可能となる。
１ 半導体装置 １０ リードフレーム
１１、１４ 第一のリード １２、１５ 第二のリード
１３、１７、１８ ゲート用リード １６ 第三のリード
２１ ＭＯＳＦＥＴ素子（半導体素子） ２２ 上面電極
２３ 下面電極 ２４ ゲート電極
２５ 保護膜 ２５ａ、２５ｂ 開口部
２６ 第一のＭＯＳＦＥＴ（半導体素子）
２７ 第二のＭＯＳＦＥＴ（別の半導体素子）
３１、３２、３３、３４ 内部リード ３１ａ、３２ａ 円弧部
３５ 第一の内部リード（内部リード）
３６ 第二の内部リード（別の内部リード） ４１ 封止樹脂
５０ ディスペンサ ５１ はんだ
５２ はんだ（第一の接合部材） ５２ａ、５３ａ クリームはんだ
５３ はんだ（第二の接合部材） ６１、６２ 突起部
６３ 突起部（別の突起部） ６４、６５ 突出部（半導体素子側）
７１、７２、７３ アルミワイヤ １００ 回転電機
１０１ 制御手段 １０２ 電流切替手段
１０３、１０４ 固定コイル １０５ 可動コイル
１１１ 上アーム １１２ 下アーム
１２０ 蓄電手段。

Claims (8)

  1. 平板状の第一のリード、上記第一のリードと離間して同一平面上に配置された平板状の第二のリード、上記第二のリードの端部形状は変化させず平面部の一部を突出させてなる突起部、上記第一のリード上に載置された半導体素子、一端が上記半導体素子上に第一の接合部材を介して接合され、他端が上記第二のリードに設けられた上記突起部上に第二の接合部材を介して接合された平板状の内部リード、上記内部リードおよび上記半導体素子を含む上記第一、第二のリード上面を覆って封止するとともに、上記第一、第二のリードの外部との接続のための端子部分を露出させる封止樹脂を備え、上記第二のリードの平面よりも突出した上記突起部の表面部を覆うように上記第二の接合部材が配置され、上記突起部の上記表面部は、上記突起部の上面となる平坦な円形状の上面部と、上記突起部の立ち上がり部となる上記第二のリードの上記平面から上記上面部の外周へつながる略円筒形状の外側面部よりなり、上記内部リードの他端は上記突起部に支えられ、上記第二の接合部材の厚みは上記突起部の高さ分だけ確保されたことを特徴とする半導体装置。
  2. 上記突起部は、ダボ出し加工によって形成されたことを特徴とする請求項１記載の半導体装置。
  3. 上記内部リードの平面形状は、所定幅で一方向に伸びる略短冊状であり、上記所定幅の中心を通る線を基準とした左右対称形状であることを特徴とする請求項１記載の半導体装置。
  4. 上記内部リードの少なくとも一方の端部の平面形状が、円弧形状に形成されたことを特徴とする請求項３記載の半導体装置。
  5. 上記半導体素子上に配置される上記第一の接合部材は、平面形状が円形となるように形成されたことを特徴とする請求項４記載の半導体装置。
  6. 上記内部リードの上記半導体素子に接続される端面部に、上記半導体素子側に突出した内部リード突出部を設けたことを特徴とする請求項３記載の半導体装置。
  7. 上記第一、第二のリードと離間して同一平面上に配置された平板状の第三のリード、上記第三のリードの端部形状は変化させず平面部の一部を突出させてなる別の突起部、上記第二のリード上に載置された別の半導体素子、一端が上記別の半導体素子上に第三の接合部材を介して接合され、他端が上記第三のリード上に設けられた上記別の突起部上に第四の接合部材を介して接合された平板状の別の内部リードを備え、上記封止樹脂によって上記別の内部リードおよび上記別の半導体素子を含む上記第三のリード上面を覆って封止するとともに、上記第三のリードの外部との接続のための端子部分を露出させ、上記第三のリードの平面よりも突出した上記別の突起部の表面部を覆うように、上記第四の接合部材が配置されたことを特徴とする請求項１記載の半導体装置。
  8. 上記内部リードと、上記別の内部リードは、同一形状であることを特徴とする請求項７記載の半導体装置。
JP2010118266A 2010-05-24 2010-05-24 半導体装置 Expired - Fee Related JP5270614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010118266A JP5270614B2 (ja) 2010-05-24 2010-05-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010118266A JP5270614B2 (ja) 2010-05-24 2010-05-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2011249395A JP2011249395A (ja) 2011-12-08
JP5270614B2 true JP5270614B2 (ja) 2013-08-21

Family

ID=45414338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010118266A Expired - Fee Related JP5270614B2 (ja) 2010-05-24 2010-05-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5270614B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2930747A1 (en) * 2014-04-07 2015-10-14 Nxp B.V. Lead for connection to a semiconductor device
JP5714157B1 (ja) * 2014-04-22 2015-05-07 三菱電機株式会社 パワー半導体装置
EP3226292B1 (en) * 2014-11-27 2019-05-29 Shindengen Electric Manufacturing Co., Ltd. Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
CN107851639B (zh) * 2015-10-28 2020-08-25 三菱电机株式会社 电力用半导体装置
WO2018150556A1 (ja) * 2017-02-20 2018-08-23 新電元工業株式会社 電子装置及び接続子
CN111630644B (zh) * 2018-03-02 2023-07-14 新电元工业株式会社 半导体装置及其制造方法
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
WO2020208739A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置
JP2021141235A (ja) * 2020-03-06 2021-09-16 株式会社東芝 半導体装置
DE112022002169T5 (de) * 2021-05-14 2024-02-29 Rohm Co., Ltd. Halbleiterbauelement
JP7292352B2 (ja) * 2021-11-02 2023-06-16 三菱電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224555U (ja) * 1988-08-04 1990-02-19
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JPH065756A (ja) * 1992-06-23 1994-01-14 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置および製造方法
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JPH09219480A (ja) * 1995-12-08 1997-08-19 Fuji Electric Co Ltd 樹脂モールド型半導体装置
JP4416140B2 (ja) * 2000-04-14 2010-02-17 日本インター株式会社 樹脂封止型半導体装置
JP4454357B2 (ja) * 2004-03-26 2010-04-21 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
JP5018013B2 (ja) * 2006-10-25 2012-09-05 富士電機株式会社 樹脂封止半導体装置

Also Published As

Publication number Publication date
JP2011249395A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5270614B2 (ja) 半導体装置
US8203848B2 (en) Circuit device and method of manufacturing the same
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP5176507B2 (ja) 半導体装置
JP5279632B2 (ja) 半導体モジュール
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2008270302A (ja) 半導体装置
JP4804497B2 (ja) 半導体装置
JPWO2020129195A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP2009267054A (ja) 半導体装置およびその製造方法
JP2009049173A (ja) 半導体装置及びその製造方法
JP4918391B2 (ja) 半導体装置
JP2019161086A (ja) 半導体装置およびその製造方法
JP5147295B2 (ja) 半導体装置
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
JP5533983B2 (ja) 半導体装置
JP4946959B2 (ja) 半導体装置の製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP2011151109A (ja) 半導体装置およびその製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2008300672A (ja) 半導体装置
JP2021027146A (ja) 半導体装置
JP2007157763A (ja) 回路モジュール
JP5048627B2 (ja) リードフレーム及び半導体装置
JP5622934B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130509

R151 Written notification of patent or utility model registration

Ref document number: 5270614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees