JP5269625B2 - インタフェース制御装置 - Google Patents

Description

本発明は、ホスト機器に接続された記憶メディアと、ホスト機器とは異なる外部機器との間のデータ通信のためのインタフェース制御に関する。

従来、いわゆるメモリカードのような着脱可能な記憶メディアは、デジタルカメラ、携帯電話機、ＰＣ（Personal Computer）等の情報処理装置をホスト機器として接続される。記憶メディアとホスト機器との間にはＵＳＢ（Universal Serial Bus）等のインタフェースが設けられ、当該インタフェースを介してデータが送受信される。

特許文献１には、メモリカードに書き込まれているデータをホスト機器の外部に送信するための技術が開示されている。具体的には、メモリカード内部には無線通信を行うための通信制御部が設けられている。そして、外部の読み取り装置が上記通信制御部を制御することにより、ホスト機器を介した操作を必要とせずにメモリカードに書き込まれているデータを受信できる。また、特許文献１には、上記メモリカードがホスト機器からのアクセスと、読み取り装置からのアクセスとを独立して実現する旨記載されている。

特許文献２には、ホスト機器の外部に設けられた無線装置が、当該ホスト機器に接続されるメモリカードを直接的にハードウェア制御する通信システムが開示されている。メモリカードとホスト機器との間には、無線インタフェースを備える中継装置が設けられている。無線装置は、メモリカードに対するハードウェア制御と１対１に対応する制御内容を格納する要求情報を中継装置に対して送信し、中継装置は受信した要求情報によって識別されるハードウェア制御をメモリカードに対して行う。
特開２００６−２１６０１１号公報 特開２００８−１４７８７１号公報

特許文献１記載のメモリカードは、専用の読み取り装置からのアクセスを主に想定して構成されている。即ち、特許文献１には、上記メモリカードを夫々接続するホスト機器が複数設けられる環境において、任意のホスト機器がメモリカードを介して他のホスト機器に接続されているメモリカードに自由にアクセスするといった汎用的な通信を実現するための構成が記載されていない。また、特許文献１には、上記メモリカードに対するホスト機器からのアクセスと、読み取り装置からのアクセスとが独立して行われる旨記載されているが、これを実現するための具体的処理が開示されていない。

特許文献２記載の通信システムを実現するためには、無線装置が中継装置を介してメモリカードに対するハードウェア制御を行うための専用の制御プロトコルが必要となる。

従って、本発明はホスト機器とは異なる外部機器から、ホスト機器に接続されている記憶メディアへの円滑なアクセスを実現するインタフェース制御装置を提供することを目的とする。

本発明の一態様に係るインタフェース制御装置は、第１の情報処理装置と通信を行うための第１のインタフェースと、前記第１の情報処理装置とは異なる第２の情報処理装置と通信を行うための第２のインタフェースと、記憶メディアの制御部と通信を行うための第３のインタフェースと、前記第２のインタフェースを介した通信が確立すると、前記第２のインタフェースを介した通信が確立したことを前記第１の情報処理装置に通知するための通知信号を前記第１のインタフェースを介して送信することを含むインタフェース制御を行うインタフェース制御部とを具備する。

本発明の他の態様に係るインタフェース制御装置は、第１の情報処理装置と通信を行うための第１のインタフェースと、前記第１の情報処理装置とは異なる第２の情報処理装置と通信を行うための第２のインタフェースと、記憶メディアの制御部と通信を行うための第３のインタフェースと、前記記憶メディアの制御部にアドレスが既に割り当てられ、かつ、前記第２のインタフェースを介した通信が確立している期間において、前記第１のインタフェースを介して受信した信号を前記第２のインタフェースを介して送信し、前記第２のインタフェースを介して受信した信号を前記第１のインタフェースを介して送信することを含むインタフェース制御を行うインタフェース制御部とを具備する。

本発明の他の態様に係るインタフェース制御装置は、第１の情報処理装置と通信を行うための第１のインタフェースと、前記第１の情報処理装置とは異なる第２の情報処理装置と通信を行うための第２のインタフェースと、記憶メディアの制御部と通信を行うための第３のインタフェースと、前記第２のインタフェースを介した通信が確立している期間において、前記第１のインタフェースを介した通信を拒絶することを含むインタフェース制御を行うインタフェース制御部とを具備する。

本発明の他の態様に係るインタフェース制御装置は、第１の情報処理装置と通信を行うための第１のインタフェースと、記憶メディアの制御部と通信を行うための第２のインタフェースと、前記記憶メディアの制御部に第１のアドレスが既に割り当てられ、かつ、前記第１のインタフェースを介した通信が確立した後に、第２のアドレスを含むコマンドを前記第１のインタフェースを介して受信すると前記第２のアドレスを前記第１のアドレスに変換して前記第２のインタフェースを介して送信することと、前記コマンドに対するレスポンスを前記第２のインタフェースを介して受信すると前記第１のインタフェースを介して送信することとを含むインタフェース制御を行うインタフェース制御部とを具備する。

本発明によれば、ホスト機器とは異なる外部機器から、ホスト機器に接続されている記憶メディアへの円滑なアクセスを実現するインタフェース制御装置を提供できる。

以下、図面を参照して、本発明の実施形態について説明する。
（第１の実施形態）
図１に示すように、本発明の第１の実施形態に係るインタフェース制御装置１００は、メモリ制御インタフェース１０１、ホストインタフェース１０２、無線インタフェース１０３及びインタフェース制御部１１０を有する。インタフェース制御装置１００は、例えば、図１に示すようにメモリカード２００の内部に設けられるコントローラ等の専用回路として構成されてもよいし、メモリカード２００とホスト機器３００とを接合するアダプタとして構成されてもよいし、アダプタ内部に設けられる専用回路として構成されてもよい。

メモリカード２００は、例えば、ＳＤカード、mini ＳＤカード、micro ＳＤカード等のいわゆるＳＤ規格に関連するメモリカードであってもよいし、ＭＭＣ（Multi-Media Card）を含むその他のメモリカードであってもよい。メモリカード２００は、データを記憶するためのフラッシュメモリ２０１と、当該フラッシュメモリ２０１に対してハードウェア制御を行ってデータの読み書き(Read/Write)を行うメモリ制御部２０２とを有する。

ホスト機器３００は、例えばデジタルカメラ、携帯電話機、ＰＣ等の情報処理装置であって、メモリカード２００を差し込むためのカードスロットを備える。

メモリ制御インタフェース１０１は、インタフェース制御部１１０と、メモリ制御部２０２との間でデータの送受信を行うためのインタフェースである。ホストインタフェース１０２は、インタフェース制御部１１０と、ホスト機器３００との間でデータの送受信を行うためのインタフェースであって複数の信号線を有する。通常のメモリカードは、メモリ制御部の内部にホスト機器との間でデータの送受信を行うためのホストインタフェースを包含しているが、インタフェース制御装置１００はメモリ制御部２０２とホスト機器３００との間に配置されるため、ホストインタフェース１０２が別途必要となる。ホスト機器３００からの信号は、後述するインタフェース制御部１１０によって解析され、必要に応じてメモリ制御インタフェース１０１を介してメモリ制御部２０２に送信される。メモリ制御部２０２の構成を特に変更しない場合であれば、ホスト機器３００がホストインタフェース１０２を介して送信する信号と、メモリ制御インタフェース１０１を介してメモリ制御部２０２に送信される信号とは基本的に同一である。また、このとき、メモリ制御部２０２がメモリ制御インタフェース１０１に送信する信号と、ホストインタフェース１０２がホスト機器３００に送信する信号も基本的に同一である。

無線インタフェース１０３は、インタフェース制御部１１０とホスト機器３００とは異なる外部機器に接続される無線インタフェースとの間でデータの送受信を行うためのインタフェースである。無線インタフェース１０３は、例えばBluetooth（登録商標）、WiFi（登録商標）等によって、外部機器に接続される無線インタフェースとの間で無線通信を行い、無線ＬＡＮ（Local Area Network）または無線ＰＡＮ（Personal Area Network）を構築する。尚、無線インタフェース１０３を有線インタフェースに置き換えたとしても、本実施形態に係るインタフェース制御装置と同様の効果が得られる。例えば、無線インタフェース１０３を、外部機器に接続される他の有線インタフェースとの間でＵＳＢによって有線通信を行う有線インタフェースに置き換えてもよい。

インタフェース制御部１１０は、メモリ制御インタフェース１０１、ホストインタフェース１０２及び無線インタフェース１０３を統括制御する。例えば、インタフェース制御部１１０は、メモリ制御インタフェース１０１、ホストインタフェース１０２及び無線インタフェース１０３のいずれかから入力される信号を、メモリ制御インタフェース１０１、ホストインタフェース１０２及び無線インタフェース１０３のいずれに送信すべきかを決定する。上記信号は、例えばメモリ制御部２０２が行うハードウェア制御を指示するためのコマンドと、当該コマンドに対応するレスポンスとを含む。また、インタフェース制御部１１０は、入力信号を送信する前に、当該入力信号に格納されるパラメータ（例えば、相対カードアドレス（Relative Card Address；RCA））を別の値に置き換えてもよい。また、インタフェース制御部１１０は、コマンドに対してレスポンスを自発的に生成し、返信してもよい。

例えば、インタフェース制御部１１０は、ホストインタフェース１０２を介して受信したコマンドに対するレスポンスをメモリ制御インタフェース１０１を介して受信した場合には、当該レスポンスをホストインタフェース１０２に送信する。また、インタフェース制御部１１０は、無線インタフェース１０３を介して受信したコマンドに対するレスポンスをメモリ制御インタフェース１０１を介して受信した場合には、当該レスポンスを無線インタフェース１０３に送信する。また、インタフェース制御信号１１０は、無線インタフェース１０３を介してレスポンスを受信した場合には、当該レスポンスをホストインタフェース１０２に送信する。

インタフェース制御装置１００の電源電圧は、ホストインタフェース１０２を構成する信号線の１つを介してホスト機器３００から供給される。電源電圧は、インタフェース制御部１１０及びメモリ制御インタフェース１０１を介してメモリ制御部２０２にも供給される。また、ホストインタフェース１０２は活線挿抜（ホットスワップ）可能である。即ち、ホスト機器３００の起動後にメモリカード２００が差し込まれたとしても、ホスト機器３００は再起動することなく当該メモリカード２００を認識できる。

また、上記電源電圧は、インタフェース制御部１１０を介して無線インタフェース１０３にも供給される。無線インタフェース１０３は、電源電圧の供給をトリガとして無線通信可能な外部装置を探すためのサーチ処理を実行してもよい。尚、インタフェース制御部１１０は、無駄な電力消費を避けるために、無線インタフェース１０３の動作を適宜制限してもよい。例えば、ホスト機器３００との間のデータ送受信の対象からメモリカード２００を除外することを示す非選択信号がホストインタフェース１０２を介してインタフェース制御部１１０に入力されれば、インタフェース制御部１１０は無線インタフェース１０３の動作を制限してもよい。具体的には、インタフェース制御部１１０は無線インタフェース１０３を介した通信を切断したり、無線インタフェース１０３の動作モードを低消費電力モードに移行させたりしてもよい。

図２に示すように、インタフェース制御部１１０は、入出力部１１１、信号解析部１１２、アドレス保持部１１３、アドレス変換部１１４、信号生成部１１５、インタフェース決定部１１６及び管理部１１７を有する。

入出力部１１１には、メモリ制御インタフェース１０１、ホストインタフェース１０２及び無線インタフェース１０３のいずれかから信号が入力される。入出力部１１１は、メモリ制御インタフェース１０１、ホストインタフェース１０２及び無線インタフェース１０３のいずれかからの信号を信号解析部１１２に送信する。また、入出力部１１１は、メモリ制御インタフェース１０１、ホストインタフェース１０２及び無線インタフェース１０３のうちインタフェース決定部１１６によって決定される１つのインタフェースを介して信号を出力する。

信号解析部１１２は、入出力部１１１からの信号を解析する。具体的には、信号解析部１１２は、上記信号がメモリ制御インタフェース１０１、ホストインタフェース１０２及び無線インタフェース１０３のいずれから入力されたものであるかを解析する。

信号解析部１１２は、上記信号にRCA等のアドレス情報を示すパラメータが含まれていれば、当該アドレス情報を取得する。信号解析部１１２は、上記アドレス情報が保持すべきアドレス情報であれば、当該アドレス情報をアドレス保持部１１３に送信する。保持すべきアドレス情報は、例えばメモリ制御インタフェース１０１を介して取得した、メモリカード２００のアドレスを示すRCAである。アドレス保持部１１３は、信号解析部１１２からのアドレス情報を保持する。

信号解析部１１２は、信号から取得したアドレス情報がアドレス保持部１１３によって保持されているアドレス情報に置き換えられるべきアドレス情報であれば、信号をアドレス変換部１１４に送信する。アドレス変換部１１４は、信号解析部１１２から送信された信号に含まれるアドレス情報を、上記アドレス保持部１１３によって保持されているアドレス情報に変換し、変換後の信号を入出力部１１１に入力する。

また、信号解析部１１２は、信号に対する応答を信号生成部１１５が自発的に生成可能であれば、当該信号を信号生成部１１５に送信する。信号生成部１１５は、信号解析部１１２からの信号に対する応答に相当する信号を生成し、入出力部１１１に入力する。また、信号生成部１１５は、上記レスポンス以外の各種信号を生成してもよい。

管理部１１７は、入出力部１１１、信号解析部１１２、アドレス保持部１１３、アドレス変換部１１４、信号生成部１１５及びインタフェース決定部１１６を管理する。

以下、図３を用いて本実施形態に係るインタフェース制御装置１００を含むシステムを説明する。上記システムは、ホスト機器３００−１及び当該ホスト機器３００−１に接続されるメモリカード２００−１と、ホスト機器３００−２及び当該ホスト機器３００−２に接続されるメモリカード２００−２とを含む。メモリカード２００−１はインタフェース制御装置１００−１を含み、メモリカード２００−２はインタフェース制御装置１００−２を含む。尚、図３においてインタフェース制御装置１００−１及びインタフェース制御装置１００−２はインタフェース制御装置１００と同様の構成を有するものとする。

図３のシステムにおいて、ホスト機器３００−１は、インタフェース制御装置１００−１を介してメモリカード２００−１内部のメモリ制御部２０２−１との間でデータを送受信したり、インタフェース制御装置１００−１及びインタフェース制御装置１００−２を介してメモリカード２００−２内部のメモリ制御部２０２−２との間でデータを送受信したりする。また、ホスト機器３００−２は、インタフェース制御装置１００−２を介してメモリ制御部２０２−２との間でデータを送受信したり、インタフェース制御装置１００−２及びインタフェース制御装置１００−１を介してメモリ制御部２０２−１との間でデータを送受信したりする。

図３のシステムにおいて、メモリカード２００−１及びメモリカード２００−２は、いずれもＳＤカードであるとする。通常、ＳＤカードは、ホスト機器からコマンドと呼ばれる信号を受信する。ＳＤカード内部のメモリ制御部は、上記コマンドに応じて、ＳＤカードの初期化処理や、Read/Write等の各種処理を実行する。そして、ＳＤカードは上記コマンドに対する応答としてレスポンスと呼ばれる信号を生成してホスト機器に返信する。例えば、上記初期化処理において、ＳＤカードはRCAの割り当てを行い、ホスト機器は当該ＳＤカードを選択してメモリ情報を取得する。具体的には、ホスト機器がRCAの送信をＳＤカードに要求するためのコマンド３を、当該ＳＤカードに接続されるバスを用いて送信する。ここで、ＳＤカードのバスはスター型である。上記コマンド３を受信したＳＤカードは、レスポンス６フレームを用いてRCAをホスト機器に送信する。上記コマンド３に係る処理が実行されると、ＳＤカードの動作モードはデータ転送モード（Data Transfer Mode）に移行する。Data Transfer Modeにおいて、ＳＤカードはホスト機器からのコマンドを複数のバスに送信する。上記RCAは、ホスト機器がデータの読み書きを行うＳＤカードを選択するためのコマンド７、ホスト機器がＳＤカードを選択していないときにCard Specific Data（CSD）レジスタ及びCard IDentification（CID）レジスタの内容を夫々読み出すためのコマンド９及びコマンド１０、ホスト機器がＳＤカードの選択の有無に関わらずステータスレジスタの内容を読み出すためのコマンド１３等の各コマンドにおいて、引数（argument）として指定される。上記各コマンドは、例えば図８に示す４８ビットで構成される。即ち、ホスト機器は、RCAフィールドに所望のＳＤカードのRCAを格納して上記各コマンドを生成する。尚、図８に示すフォーマットにおいて、コマンドの種別は、コマンドインデックス（Command Index）フィールドに格納されるコマンドインデックスによって識別される。

ところで、従来のホスト機器及びメモリカードを用いて図３のようなシステムを構成した場合、一方のホスト機器が知ることのできるRCAは当該ホスト機器に接続されているメモリカードのRCAであって、他方のホスト機器に接続されているメモリカードのRCAでない。従って、一方のホスト機器は、他方のホスト機器に接続されているメモリカードのRCAを格納させたコマンドを生成できないため、CSDレジスタ情報及びCIDレジスタ情報を取得できない。

図３のシステムにおいて、ホスト機器３００−２からメモリ制御部２０２−１へのアクセスを実現するために、例えば図４に示すシーケンスに従ってデータ通信が行われる。
まず、ホスト機器３００−１はメモリカード２００−１の初期化処理を行う。メモリカード２００−１は初期化処理によってRCA#1を割り当てられ、データ転送モードに移行する。一方、ホスト機器３００−２はメモリカード２００−２の初期化処理を行う。メモリカード２００−２は初期化処理によってRCA#2を割り当てられ、データ転送モードに移行する。尚、インタフェース制御装置１００−１内部のインタフェース制御部１１０−１は、RCA#1に関するコマンド／レスポンスの解析時にRCA#1をアドレス保持部１１３−１に保持しておく。また、インタフェース制御装置１００−２内部のインタフェース制御部１１０−２は、RCA#2に関するコマンド／レスポンスの解析時にRCA#2をアドレス保持部１１３−２に保持しておく。

上記初期化処理が完了すると、インタフェース制御装置１００−１内部の無線インタフェース１０３−１と、インタフェース制御装置１００−２内部の無線インタフェース１０３−２との間で無線通信が確立する。無線通信が確立すると、インタフェース制御部１１０−１内部の信号生成部１１５−１は無線通信の確立を示す通知信号を生成し、ホストインタフェース１０２−１を介してホスト機器３００−１に当該通知信号を送信する。上記通知信号は、例えば、メモリカード２００−１がホスト機器３００−１に接続されたときに、メモリ制御部２０２−１がホスト機器３００−１に送信する通知信号と同じである。また、インタフェース制御部１１０−２内部の信号生成部１１５−２も上記通知信号を生成し、ホストインタフェース１０２−２を介してホスト機器３００−２に当該通知信号を送信する。

ホスト機器３００−２は、上記通知信号の受信によって無線通信の確立を認識すると、メモリカード２００−１のメモリ情報を取得するためのコマンド（例えば、コマンド９またはコマンド１０）を生成し、ホスト制御部１０２−２を介してインタフェース制御部１１０−２に入力する。尚、上記コマンドには、実際には、メモリカード２００−２のRCA（RCA#2）が格納される。ここで、上記コマンドの生成の要否はアプリケーションレベルで定められてもよい。例えば、ホスト機器３００−２がコンテンツ再生のためのアプリケーションを起動していて、メモリカード２００−１に上記コンテンツ再生に必要な鍵情報が記憶されている場合には、ホスト機器３００−２が上記コマンドを生成する。一方、ホスト機器３００−１は、コンテンツ再生の要求がなければ、無線通信の確立を認識してもコマンドを生成しなくてよい。

インタフェース制御部１１０−２内部のインタフェース決定部１１６−２は、ホスト制御部１０２−２からのコマンドを無線インタフェース１０３−２に出力することを決定する。無線インタフェース１０３−２は、インタフェース制御部１１０−２からのコマンドを無線インタフェース１０３−１に送信する。

無線インタフェース１０３−１は、無線インタフェース１０３−２からのコマンドをインタフェース制御部１１０−１に入力する。インタフェース制御部１１０−１内部の信号解析部１１２−１は、無線インタフェース１０３−１からのコマンドを、インタフェース制御部１１０−１内部のアドレス変換部１１４−１に送信する。アドレス変換部１１４−１は、コマンドに格納されているRCA（RCA#2）を、アドレス保持部１１３−１に保持されているRCA（RCA#1）に変換する。RCA変換後のコマンドは、メモリ制御インタフェース１０１−１に入力される。メモリ制御インタフェース１０１−１は、インタフェース制御部１１０−１からのコマンドをメモリ制御部２０２−１に送信する。メモリ制御部２０２−１は、メモリ制御インタフェース１０１−１からのコマンドに格納されるRCAが初期化処理において割り当てられたRCAに一致するため、当該コマンドに応じたハードウェア制御を行う。上記コマンドに対するレスポンスは、メモリ制御インタフェース１０１−１、インタフェース制御部１１０−１、無線インタフェース１０３−１、無線インタフェース１０３−２、インタフェース制御部１１０−２及びホストインタフェース１０２−２を介してホスト機器３００−２に送信される。例えば、ホスト機器３００−２が送信したコマンドがCSDレジスタ情報を読み出すためのコマンド９であれば、レスポンスにはメモリカード２００−１のCSDレジスタ情報が格納される。

以上説明したように、図３のシステムが行う通信では、ホスト機器３００−２がホスト機器３００−１に接続されるメモリカード２００−１にアクセスする場合、ホスト機器３００−２はホスト機器３００−２に接続されるメモリカード２００−２のRCAを格納させたコマンドを生成する。そして、上記コマンドに格納されるRCAは、メモリカード２００−１内部のインタフェース制御装置１００−１によってメモリカード２００−１のRCAに付け替えられる。従って、ホスト機器３００−２は、メモリカード２００−２と同一のRCAを用いてメモリカード２００−１へアクセスすることができる。即ち、ホスト機器３００−２は、メモリカード２００−１及びメモリカード２００−２に対して同じアクセス方式を適用できる。一方、メモリ制御部２０２−１は、ホスト機器３００−１から入力されるコマンドと同じRCAが格納されたコマンドをホスト機器３００−２から受信できる。即ち、メモリ制御部２０２−１はホスト機器３００−２からのアクセスに対し、ホスト機器３００−１からのアクセスに対するレスポンスと同じレスポンスを返せばよい。

ところで、一般に、共有のハードウェア資源に対して複数のアクセスが競合する場合に、排他制御が必要となる。例えば、図３のシステムにおいて、メモリ制御部２０２−１に対してホスト機器３００−１及びホスト機器３００−２のアクセスが競合する。具体的には、ホスト機器３００−２からReadコマンドを受信したメモリ制御部２０２−１がレスポンスを返す前に、ホスト機器３００−１から上記Readコマンドの対象データに対するWriteコマンドがメモリ制御部２０２−１に対して送信される等の事態が起こるおそれがある。故に、インタフェース制御装置１００も何らかの排他制御を行うことが望ましい。以下、図５を用いて図３のシステムにおける排他制御の一例を説明する。

インタフェース制御装置１００−１は、無線インタフェース１０３−１と無線インタフェース１０３−２との間の無線通信が確立していない期間において、ホスト機器３００−１とメモリ制御部２０２−１との間でコマンド／レスポンスを中継する。一方、上記無線通信が確立している期間において、インタフェース制御装置１００−１はホスト機器３００−１でなくホスト機器３００−２とメモリ制御部２０２−１との間でコマンド／レスポンスを中継する。即ち、上記無線通信が確立している期間において、インタフェース制御装置１００−１はホスト機器３００−１からメモリ制御部２０２−１へのアクセスを拒絶する。例えば、上記無線通信が確立している期間において、インタフェース制御部１１０−１はホスト機器３００−１からホストインタフェース１０２−１を介してコマンドを受信するとメモリ制御部２０２−１のＢＵＳＹ（使用中）示すレスポンスを返す。

図５の排他制御は、ホストインタフェース１０２−１を介した通信よりも無線インタフェース１０３−１を介した通信を優先することが予め決まっている場合に特に有効である。例えば、ホスト機器３００−２がコンテンツを再生するための機器であって、メモリカード２００−１に上記コンテンツの再生に必要な鍵情報が記憶されているような場合に、図５の排他制御は有効である。一方、ホストインタフェース１０２−１を介した通信と、無線インタフェース１０３−１を介した通信との間の優先度が予め決まっていない場合には、図６に示す排他制御がより望ましい。以下、図６の排他制御を説明する。

インタフェース制御装置１００−１は、無線インタフェース１０３−１と無線インタフェース１０３−２との間の無線通信が確立していない期間において、ホスト機器３００−１とメモリ制御部２０２−１との間でコマンド／レスポンスを中継する。また、上記無線通信が確立している期間であっても上記無線通信を介してコマンドを実際に受信するまで、インタフェース制御装置１００−１は、ホスト機器３００−１とメモリ制御部２０２−１との間でコマンド／レスポンスを中継し続ける。一方、上記無線通信が確立している期間であって当該無線通信を介してコマンドを受信した後には、インタフェース制御装置１００−１は、ホスト機器３００−１でなくホスト機器３００−２とメモリ制御部２０２−１との間でコマンド／レスポンスを中継し、ホスト機器３００−１からのアクセスを拒絶する。例えば、上記無線通信が確立している期間であって当該無線通信を介してコマンドを受信した後には、インタフェース制御部１１０−１は、ホスト機器３００−１からホストインタフェース１０２−１を介してコマンドを受信するとメモリ制御部２０２−１のＢＵＳＹを示すレスポンスを返す。

図６の排他制御は、例えば、ホスト機器３００−１及び／またはホスト機器３００−２において実装されるアプリケーションレベルで、ホストインタフェース１０２−１を介した通信と無線インタフェース１０３−１を介した通信とのいずれを優先させるかが決定されるような場合に有効である。一方、ホストインタフェース１０２−１を介した通信と無線インタフェース１０３−１を介した通信とのいずれを優先させるかを定めない場合には、図７に示す排他制御がより望ましい。以下、図７の排他制御を説明する。

インタフェース制御装置１００−１は、無線インタフェース１０３−１と無線インタフェース１０３−２との間の無線通信が確立していない期間において、ホスト機器３００−１とメモリ制御部２０２−１との間でコマンド／レスポンスを中継する。また、上記無線通信が確立している期間であってもホストインタフェース１０２−１を介してＳＤカードを選択するための選択コマンド（コマンド７）を受信すれば、インタフェース制御装置１００−１は、ホスト機器３００−１とメモリ制御部２０２−１との間でコマンド／レスポンスを中継し、ホスト機器３００−２からメモリ制御部２０２−１へのアクセスを拒絶する。例えば、上記無線通信が確立している期間であってホストインタフェース１０２−１を介して上記選択コマンドを受信した後には、インタフェース制御部１１０−１は、ホスト機器３００−２から無線インタフェース１０３−１を介してコマンドを受信するとメモリ制御部２０２−１のＢＵＳＹを示すレスポンスを返す。一方、上記無線通信が確立している期間であって当該無線通信を介して上記選択コマンドを受信した後には、インタフェース制御装置１００−１は、ホスト機器３００−１でなくホスト機器３００−２とメモリ制御部２０２−１との間でコマンド／レスポンスを中継し、ホスト機器３００−１からメモリ制御部２０２−１へのアクセスを拒絶する。例えば、上記無線通信が確立している期間であって当該無線通信を介して上記選択コマンドを受信した後には、インタフェース制御部１１０−１は、ホスト機器３００−１からホストインタフェース１０２−１を介してコマンドを受信するとメモリ制御部２０２−１のＢＵＳＹを示すレスポンスを返す。

図７の排他制御によれば、ホスト機器３００−１及びホスト機器３００−２の双方がメモリカード２００−１へアクセスできる。尚、メモリカード２００−１が、当該メモリカード２００−１を選択するまでの初期化処理用のコマンド／レスポンスにおいて整合性を取れない仕様であれば、インタフェース制御部１１０−１は無線インタフェース１０３−１及びホストインタフェース１０２−１のいずれか一方からコマンドを受信してメモリ制御インタフェース１０１−１に送信した場合に、当該コマンドに対するレスポンスを返信するまで他方からのアクセスを拒絶すればよい。例えば、インタフェース制御部１１０−１は無線インタフェース１０３−１を介してコマンドを受信してメモリ制御インタフェース１０１−１に送信した場合には、当該コマンドに対するレスポンスを無線インタフェース１０３−１を介して返信するまでホストインタフェース１０２−１から受信するコマンドに対してメモリ制御部２０２−１のＢＵＳＹを示すレスポンスを返す。

前述した図４のシーケンスでは、ホスト機器３００−２からメモリカード２００−１へのアクセスを可能とするために、インタフェース制御装置１００−１がコマンドに格納されるRCA値の変換を行っている。しかしながら、インタフェース制御装置１００−２がRCA値の変換を行ってもよい。具体的には、図１１に示すように、無線通信が確立した場合に、インタフェース制御装置１００−１及びインタフェース制御装置１００−２が、初期化処理によってメモリカード２００−１に割り当てられたRCA値（RCA#1）及びメモリカード２００−２に割り当てられたRCA値（RCA#2）を互いに通知し合い、通知されたRCA値を夫々アドレス保持部１１３−１及びアドレス保持部１１３−２に保持しておく。そして、インタフェース制御部１１０−２は、コマンドを無線インタフェース１０３−２を介して送信するべきであると判定すれば、当該コマンドに格納されるRCA値（RCA#2）をアドレス保持部１１３−２に保持されているRCA値（RCA#1）に変換してから、無線インタフェース１０３−２を介して送信すればよい。一方、上記コマンドを無線インタフェース１０３−１を介して受信したインタフェース制御部１１０−１は、当該コマンドに格納されるRCA値を変換することなく、メモリ制御インタフェース１０２−１を介して送信すればよい。

また、図１１のシーケンスにおいてRCA値が通信相手に通知されているが、図１２に示すように、CSDレジスタ情報、CIDレジスタ情報等のメモリ情報が更に通知されるようにしてもよい。メモリ情報を通信相手に通知しておくことにより、通信相手のメモリ情報を要求するコマンドをホスト機器３００からホストインタフェース１０２を介して受信した場合に、インタフェース制御部１１０は当該コマンドに対するレスポンスを自発的に生成し、ホスト機器３００にホストインタフェース１０２を介して返信できる。図１２のようなシーケンスによれば、一部のコマンド／レスポンスを無線伝送する必要がなくなるので、処理遅延を低減できる。

以上説明したように、本実施形態に係るインタフェース制御装置は、コマンドに含まれるアドレス情報をアクセス対象となるメモリカードのアドレス情報に変換したうえで、メモリ制御インタフェースを介してメモリカードのメモリ制御部に送信している。従って、本実施形態に係るインタフェース制御装置によれば、メモリ制御部、ホスト機器及び外部機器に対する構成の変更を最小限に抑えつつ、外部機器からホスト機器に接続された記憶メディアへの円滑なアクセスを実現できる。

尚、本実施形態に係るインタフェース制御装置は、ＳＤカードのような自立的にRCA値を設定可能なメモリカードだけでなく、ＭＭＣのようなホスト機器によってRCA値を設定されるメモリカードにも適用可能である。

（第２の実施形態）
図９に示すように、本発明の第２の実施形態に係るインタフェース制御装置４１０は、ホスト機器４００内部に設けられる。ホスト機器４００は、上記インタフェース制御装置４１０の他にバス４２０、メモリインタフェース４３０及びホスト処理部４５０を有する。また、ホスト機器４００は、メモリカード５００を差し込むスロットを更に有する。ここで、メモリカード５００は、例えば前述したメモリカード２００からインタフェース制御装置１００を除去した構成である。また、無線インタフェース６００は、例えばネットワークインタフェースカード（ＮＩＣ）のような着脱可能なインタフェースであってもよいし、ホスト機器４００に内蔵されるインタフェースであってもよい。

バス４２０は、インタフェース制御装置４１０、メモリインタフェース４３０、ホスト処理部４５０及び無線インタフェース６００との間で送受されるデータの経路として用いられる。メモリインタフェース４３０、ホスト処理部４５０及び無線インタフェース６００のいずれかからバス４２０に入力されたデータは、インタフェース制御装置４１０に一旦入力される。インタフェース制御部４１０は、入力されたデータをメモリインタフェース４３０、ホスト処理部４５０及び無線インタフェース６００のいずれかに向けて再度バス４２０へ入力する。メモリインタフェース４３０は、ホスト機器４００がメモリカード５００との間でデータを送受信するためのインタフェースである。ホスト処理部４５０は、ホスト機器４００の主要な処理を行う。ホスト処理部４５０は、例えばＣＰＵ及びメモリで構成される。

インタフェース制御装置４１０は、例えば、ホスト機器４００に内蔵される専用回路、または、ホスト処理部４５０によって実行されるプログラムとして構成される。インタフェース制御装置４１０は、入出力部１１１と同様の入出力部４１１と、信号解析部１１２と同様の信号解析部４１２と、アドレス保持部１１３と同様のアドレス保持部４１３と、アドレス変換部１１４と同様のアドレス変換部４１４と、信号生成部１１５と同様の信号生成部４１５と、インタフェース決定部１１６と同様のインタフェース決定部４１６と、管理部１１７と同様の管理部４１７とを有する。

本実施形態に係るインタフェース制御装置４１０を含むシステムの一例を図１０に示す。上記システムは、ホスト機器４００−１及び当該ホスト機器４００−１に接続されるメモリカード５００−１及び無線インタフェース６００−１と、ホスト機器３００−２及び当該ホスト機器３００−２に接続されるメモリカード２００−２とを含む。ホスト機器４００−１は、インタフェース制御装置４１０−１を含み、メモリカード２００−２はインタフェース制御装置１００−２を含む。尚、図１０においてインタフェース制御装置１００−２はインタフェース制御装置１００と同様の構成を有し、インタフェース制御装置４１０−１はインタフェース制御装置４１０と同様の構成を有するものとする。

図１０のシステムにおいて、ホスト機器４００−１は、インタフェース制御装置４１０−１を介してメモリカード５００−１内部のメモリ制御部との間でデータを送受信したり、インタフェース制御装置４１０−１及びインタフェース制御装置１００−２を介してメモリカード２００−２内部のメモリ制御部２０２−２との間でデータを送受信したりする。また、ホスト機器３００−２は、インタフェース制御装置１００−２を介してメモリ制御部２０２−２との間でデータを送受信したり、インタフェース制御装置１００−２及びインタフェース制御装置４１０−１を介してメモリカード５００−１内部のメモリ制御部との間でデータを送受信したりする。

図１０のシステムにおいて、前述した第１の実施形態と同様のデータ通信が実現可能である。また、図１０において、ホスト機器３００−２及びメモリカード２００−２を、ホスト機器４００−１、メモリカード５００−１及び無線インタフェース６００−１と同様の構成を有するホスト機器４００−２、メモリカード５００−２及び無線インタフェース６００−２に夫々置き換えてもよい。

以上説明したように、本実施形態に係るインタフェース制御装置は、ホスト機器に内蔵される。従って、本実施形態に係るインタフェース制御装置によれば、外部機器は、ホスト機器に接続された汎用の記憶メディアに対して円滑にアクセスできる。

（第３の実施形態）
前述した第１の実施形態に係るインタフェース制御装置１００は、コマンドに含まれるRCA値を適宜変換している。一方、本発明の第３の実施形態に係るインタフェース制御装置１００は、後述するように、１つのメモリカードに対して複数のRCA値が割り当て可能な場合に当該複数のRCA値を適宜使い分ける。以下、本実施形態に係るインタフェース制御装置１００は、第１のRCA値及び第２のRCA値を割り当て可能であるものとして説明する。

まず、インタフェース制御装置１００に接続されたメモリカード２００が、ホスト機器３００に差し込まれると、当該ホスト機器３００が行う初期化処理によって、メモリカード２００には第１のRCA値が割り当てられる。インタフェース制御部１１０は、上記第１のRCA値を格納したレスポンスを受信すると、当該第１のRCA値をアドレス保持部１１３に保持し、当該レスポンスをホストインタフェース１０２を介してホスト機器３００に送信する。以降、インタフェース制御部１１０は、第１のRCA値を格納するレスポンスを受信すると、ホストインタフェース１０２を介してホスト機器３００に送信する。

そして、インタフェース制御部１１０は、無線インタフェース１０３を介して外部機器との間で無線通信が確立すると、通信相手がメモリ制御部２０２に相当するメモリ制御部を有しているか否かを確認する。通信相手がメモリ制御部２０２に相当するメモリ制御部を有している場合には、当該ホスト機器３００にメモリ制御部の検出を認識させるために、新規デバイスの検出通知をホストインタフェース１０２を介して送信する。上記検出通知を受けたホスト機器３００は、メモリカード２００に対して初期化処理を行う（即ち初期化コマンドを送信する）。ホスト機器３００によるメモリカード２００の初期化処理は既に行われているので、インタフェース制御部１１０は、上記初期化コマンドは外部機器のメモリ制御部の初期化処理に係るものであることを判定できる。そのため、初期化コマンドを無線インタフェース１０３を介して外部機器に送信する。外部機器が有するメモリ制御部には無線送信された初期化コマンドよって、第２のRCA値が割り当てられる。インタフェース制御部１１０は、無線インタフェース１０３を介して、上記第２のRCA値を格納したレスポンスを受信すると、当該第２のRCA値をアドレス保持部１１３に保持し、当該レスポンスをホストインタフェース１０２を介してホスト機器３００に送信する。以降、インタフェース制御部１１０は、第２のRCA値を格納するコマンドを受信すると、無線インタフェース１０３を介して外部機器に送信する。

上述の方法は、ホスト機器３００が通信相手のメモリにアクセスする場合の例であるが、別の例として、通信相手のホスト機器（外部機器）がホスト機器３００のメモリ制御部２０２にアクセスすることもある。以下では、その場合の例について説明する。

通信相手である外部機器から無線インタフェース１０３を介して初期化コマンドを受信した場合は、ホスト機器３００によるメモリカード２００の初期化処理は既に行われているので、インタフェース制御部１１０は、上記初期化コマンドが外部機器による初期化処理に係るものであることを判定できる。上記外部機器による初期化処理によって、メモリカード２００には第３のRCA値が割り当てられる。インタフェース制御部１１０は、上記第３のRCA値を格納したレスポンスを受信すると、当該第３のRCA値をアドレス保持部１１３に保持し、当該レスポンスを無線インタフェース１０３を介して外部機器に送信する。以降、インタフェース制御部１１０は、第３のRCA値を格納するコマンドを受信すると、メモリ制御インタフェース１０１に送信し、メモリ制御インタフェース１０１から、そのコマンドに対するレスポンスを受信すると、無線インタフェース１０３を介して外部機器に送信する。

以上説明したように、本実施形態に係るインタフェース制御装置１００によれば、ホスト機器３００は第１のRCA値を用いてメモリカード２００にアクセスすることが可能となる一方、外部機器のメモリにも第２のRCA値を用いてアクセスすることが可能となる。同様に、外部機器は第３のRCA値を用いてメモリカード２００にアクセスすることが可能となる。また、インタフェース制御部１１０はホスト機器３００から受信したカード選択信号等のコマンドに格納されたRCA値が第１のRCA値または第２のRCA値のいずれであるかを確認することにより、当該コマンドを無線インタフェースを介して送信すべきか、メモリ制御インタフェースを介して送信すべきかを判定できる。

また、本実施形態に係るインタフェース制御装置１００に関して、前述した第１の実施形態に係るインタフェース制御装置１００と同様の排他制御を適用可能である。また、通信相手がメモリ制御部を有しているか否かを確認するときに、メモリカード２００のメモリ情報を通信相手に対して送信しておいてもよい。通信相手が上記メモリ情報を保持することにより、RCA割り当て、CID情報取得等に関するコマンド及びレスポンスのやり取りに要する時間を削減できる（処理遅延を低減できる）。

また、メモリカード２００がＳＤカードのような自立的にRCA値を設定可能なメモリカードでなく、ＭＭＣのようなホスト機器によってRCA値を設定されるメモリカードの場合には、本実施形態に係るインタフェース制御装置１００は、前述した第１の実施形態に係るインタフェース制御装置１００が行うRCA値の変換処理を更に利用する。RCA値の変換処理は、コマンドが無線伝送される前に行われてもよいし、コマンドが無線伝送された後に行われてもよい。

コマンドが無線伝送される前にRCA値の変換を行う場合、ホスト機器３００に接続されたインタフェース制御部１１０は無線インタフェースを介してメモリカード２００のRCA値を予め上記外部機器側のインタフェース制御部に通知しておく。外部機器側のインタフェース制御部は、ホストインタフェースを介して受信したコマンドが無線インタフェースを介して送信すべきであると判定すれば、当該コマンドに格納されるRCA値をメモリカード２００から通知されたRCA値に変換すればよい。

また、コマンドが無線伝送された後にRCA値の変換を行う場合、外部機器からアドレス割り当てのためのコマンド３を無線インタフェース１０３を介して受信し、当該コマンド３に対するレスポンス６をメモリ制御インタフェース１０１を介して受信したときに、アドレス保持部１１３において当該レスポンス６に格納されるRCA値を保持しておく。以降、インタフェース制御部１１０は無線インタフェース１０３を介して受信したコマンドに格納されるRCA値を、アドレス保持部１１３において保持しているRCA値に変換すればよい。

尚、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

第１の実施形態に係るインタフェース制御装置とその周辺を示すブロック図。 図１のインタフェース制御部の内部を示すブロック図 図１のインタフェース制御装置を含むシステムを示すブロック図。 図３のシステムにおけるデータ通信の一例を示すシーケンス図。 図３のシステムにおける排他制御の一例を示すシーケンス図。 図３のシステムにおける排他制御の別の例を示すシーケンス図。 図３のシステムにおける排他制御の別の例を示すシーケンス図。 図３のシステムにおいて用いられるコマンドのフォーマットの一例を示す図。 第２の実施形態に係るインタフェース制御装置とその周辺を示すブロック図。 図９のインタフェース制御装置を含むシステムを示すブロック図。 図３のシステムにおけるデータ通信の別の例を示すシーケンス図。 図３のシステムにおけるデータ通信の別の例を示すシーケンス図。

１００・・・インタフェース制御装置
１０１・・・メモリ制御インタフェース
１０２・・・ホストインタフェース
１０３・・・無線インタフェース
１１０・・・インタフェース制御部
１１１・・・入出力部
１１２・・・信号解析部
１１３・・・アドレス保持部
１１４・・・アドレス変換部
１１５・・・信号生成部
１１６・・・インタフェース決定部
１１７・・・管理部
２００・・・メモリカード
２０１・・・フラッシュメモリ
２０２・・・メモリ制御部
３００，４００・・・ホスト機器
４１０・・・インタフェース制御装置
４１１・・・入出力部
４１２・・・信号解析部
４１３・・・アドレス保持部
４１４・・・アドレス変換部
４１５・・・信号生成部
４１６・・・インタフェース決定部
４１７・・・管理部
４２０・・・バス
４３０・・・メモリインタフェース
４５０・・・ホスト処理部
５００・・・メモリカード
６００・・・無線インタフェース

Claims (6)

1. 第１の情報処理装置と通信を行うための第１のインタフェースと、
   前記第１の情報処理装置とは異なる第２の情報処理装置と通信を行うための第２のインタフェースと、
   記憶メディアの制御部と通信を行うための第３のインタフェースと、
   前記第２のインタフェースを介した通信が確立すると、前記第２のインタフェースを介した通信が確立したことを前記第１の情報処理装置に通知するための通知信号を前記第１のインタフェースを介して送信することを含むインタフェース制御を行うインタフェース制御部と
   を具備し、
   前記インタフェース制御部は、前記記憶メディアの制御部に第１のアドレスが割り当てられた後に、第２のアドレスを含むコマンドを前記第２のインタフェースを介して受信すると前記第２のアドレスを前記第１のアドレスに変換して前記第３のインタフェースを介して送信し、前記コマンドに対するレスポンスを前記第３のインタフェースを介して受信すると前記第２のインタフェースを介して送信する
   ことを特徴とするインタフェース制御装置。
2. 第１の情報処理装置と通信を行うための第１のインタフェースと、
   前記第１の情報処理装置とは異なる第２の情報処理装置と通信を行うための第２のインタフェースと、
   記憶メディアの制御部と通信を行うための第３のインタフェースと、
   前記第２のインタフェースを介した通信が確立すると、前記第２のインタフェースを介した通信が確立したことを前記第１の情報処理装置に通知するための通知信号を前記第１のインタフェースを介して送信することを含むインタフェース制御を行うインタフェース制御部と
   を具備し、
   前記インタフェース制御部は、前記記憶メディアの制御部に第１のアドレスが割り当てられた後に前記第２のインタフェースを介した通信が確立すると第２のアドレスを前記第２のインタフェースを介して受信して保持し、前記第１のアドレスを含むコマンドを前記第１のインタフェースを介して受信すると前記第１のアドレスを前記第２のアドレスに変換して前記第２のインタフェースを介して送信し、前記コマンドに対するレスポンスを前記第２のインタフェースを介して受信すると前記第１のインタフェースを介して送信する
   ことを特徴とするインタフェース制御装置。
3. 第１の情報処理装置と通信を行うための第１のインタフェースと、
   前記第１の情報処理装置とは異なる第２の情報処理装置と通信を行うための第２のインタフェースと、
   記憶メディアの制御部と通信を行うための第３のインタフェースと、
   前記第２のインタフェースを介した通信が確立すると、前記第２のインタフェースを介した通信が確立したことを前記第１の情報処理装置に通知するための通知信号を前記第１のインタフェースを介して送信することを含むインタフェース制御を行うインタフェース制御部と
   を具備し、
   前記インタフェース制御部は、前記記憶メディアの制御部に第１のアドレスが割り当てられた後にアドレス割り当てのための割り当てコマンドを前記第１のインタフェースを介して受信すると前記第２のインタフェースを介して送信し、前記割り当てコマンドに対するレスポンスを前記第２のインタフェースを介して受信すると当該割り当てコマンドに対するレスポンスに含まれる第２のアドレスを保持すると共に前記第１のインタフェースを介して当該第２のアドレスを前記第１の情報処理装置に通知する
   ことを特徴とするインタフェース制御装置。
4. 前記インタフェース制御部は、前記第１のインタフェースを介して受信したコマンドに前記第１のアドレスが含まれていれば前記第３のインタフェースを介して送信し、前記第１のインタフェースを介して受信したコマンドに前記第２のアドレスが含まれていれば前記第２のインタフェースを介して送信することを特徴とする請求項３記載のインタフェース制御装置。
5. 第１の情報処理装置と通信を行うための第１のインタフェースと、
   前記第１の情報処理装置とは異なる第２の情報処理装置と通信を行うための第２のインタフェースと、
   記憶メディアの制御部と通信を行うための第３のインタフェースと、
   前記第２のインタフェースを介した通信が確立すると、前記第２のインタフェースを介した通信が確立したことを前記第１の情報処理装置に通知するための通知信号を前記第１のインタフェースを介して送信することを含むインタフェース制御を行うインタフェース制御部と
   を具備し、
   前記インタフェース制御部は、前記記憶メディアの制御部に第１のアドレスが割り当てられた後に前記第２のインタフェースを介してアドレス割り当てのための割り当てコマンドを受信すると前記第３のインタフェースを介して送信し、前記割り当てコマンドに対するレスポンスを前記第３のインタフェースを介して受信すると前記第２のインタフェースを介して送信すると共に、当該割り当てコマンドに対するレスポンスに含まれる第２のアドレスを保持する
   ことを特徴とするインタフェース制御装置。
6. 前記インタフェース制御部は、前記第３のインタフェースから前記第１のアドレスを格納したコマンドに対するレスポンスを受信すると前記第１のインタフェースを介して送信し、前記第３のインタフェースから前記第２のアドレスを格納したコマンドに対するレスポンスを受信すると前記第２のインタフェースを介して送信することを特徴とする請求項５記載のインタフェース制御装置。

Images