JP5263121B2 - 半導体装置の製造方法および電子部品の製造方法 - Google Patents
半導体装置の製造方法および電子部品の製造方法 Download PDFInfo
- Publication number
- JP5263121B2 JP5263121B2 JP2009249687A JP2009249687A JP5263121B2 JP 5263121 B2 JP5263121 B2 JP 5263121B2 JP 2009249687 A JP2009249687 A JP 2009249687A JP 2009249687 A JP2009249687 A JP 2009249687A JP 5263121 B2 JP5263121 B2 JP 5263121B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor chip
- resin composition
- acid
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
とから、ACFを用いた半導体チップ510、インターポーザ520の接合では、バンプ511、半田電極521間で安定的な導通が得られないという問題がある。
(1)インターポーザと半導体チップとを積層して電気的に接続する半導体装置の製造方法であって、前記インターポーザおよび前記半導体チップをそれぞれ用意する第1の工程と、前記インターポーザと、前記半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させるとともに、前記インターポーザの第1の端子と、前記半導体チップの第2の端子とが対応するように位置決めして、前記インターポーザと第1の半導体チップとが積層されたインターポーザ/半導体チップ積層体を得る第2の工程と、前記インターポーザ/半導体チップ積層体を加熱することにより、前記金属箔を溶融し、前記インターポーザの第1の端子と前記半導体チップの第2の端子との間に金属箔の溶融物を凝集させた後、固化し、さらに、前記樹脂組成物を硬化または凝固させて、前記インターポーザと前記半導体チップとが固着することにより、前記金属箔が溶融した凝集物の固化物で、前記インターポーザの第1の端子と前記半導体チップの第2の端子とが電気的に接続されたインターポーザ/半導体チップ接合体を得る第3の工程とを有することを特徴とする半導体装置の製造方法、
(2)前記第3の工程において、前記インターポーザ/半導体チップ積層体が加熱される際に、前記金属箔の溶融に遅れて、前記樹脂組成物の硬化または凝固が完了する(1)に記載の半導体装置の製造方法、
(3)前記樹脂組成物が熱硬化性樹脂を含む、(1)または(2)に記載の半導体装置の製造方法、
(4)前記樹脂組成物がフラックス機能を有する化合物を含む、(1)ないし(3)のいずれかに記載の半導体装置の製造方法、
(5)前記導電接続材料が、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含む、(1)ないし(4)のいずれかに記載の半導体装置の製造方法、
(6)前記導電接続材料が、樹脂組成物層/金属箔層からなる積層構造を含む、(1)ないし(4)のいずれかに記載の半導体装置の製造方法、
(7)(1)ないし(6)のいずれかに記載の製造方法で製造されたことを特徴とする半導体装置、
(8)(1)ないし(6)のいずれかに記載の半導体装置の製造方法により製造された前記インターポーザ/半導体チップ接合体のインターポーザの裏面に半田バンプを形成する工程を有する半導体装置の製造方法、
(9)(8)に記載の半導体装置の製造方法により製造された前記インターポーザ/半導体チップ接合体を切断して、個片化する工程を有する半導体装置の製造方法、
(10)(9)に記載の製造方法で製造されたことを特徴とする半導体装置、
(11)(10)に記載の半導体装置を基板に搭載する工程を有することを特徴とする電子部品の製造方法、
(12)(11)に記載の製造方法で製造されたことを特徴とする電子部品。
いる。ビア40は、特に制限はなく、貫通ビア、ブラインドビア、フィルドビア等が挙げられる。
まず、半導体装置の製造方法を用いてインターポーザ/半導体チップ接合体250、半導体装置270を得る方法について図2を用いて説明する。
本発明に係る導電接続材料は、樹脂成分およびフラックス機能を有する化合物を含有する樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される。その形態は、樹脂組成物層と金属箔層とからなる多層構造を有する積層体であり、樹脂組成物層および金属箔層は各々一層であっても複数層であってもよい。導電接続材料の積層構造は特に制限なく、樹脂組成物層と金属箔層との二層構造(樹脂組成物層/金属箔層)でもよいし、樹脂組成物層あるいは金属箔層の何れかまたは両方を複数含む三層構造またはそれ以上の多層構造でもよい。なお、樹脂組成物層又は金属箔層を複数用いる場合、各層の組成は同一でもよく、異なっていてもよい。
本発明に係る樹脂組成物層は、樹脂成分およびフラックス機能を有する化合物を含有する樹脂組成物で構成される。樹脂組成物は、常温で液状、固形状のいずれの形態も使用することができる。本発明において、「常温で液状」とは常温(25℃)で一定の形態を持たない状態を意味し、ペースト状もこれに含まれる。
熱可塑性樹脂組成物は、所定の温度に加熱することにより、成形が可能な程度に柔軟性を有するものであれば、特に制限されない。
本発明に係る樹脂組成物として好ましく用いられる硬化性樹脂組成物は、硬化性樹脂成分およびフラックス機能を有する化合物を含有し、加熱することにより溶融し硬化するものであれば特に制限されない。
第1の端子および第2の端子間が半田又は錫を介して電気的に接続された後は、必要に応じて硬化性樹脂成分を硬化させることにより導通を確保することができる。また、隣接する端子間の絶縁性を確保するとともに対向する第1の端子および第2の端子間の機械的接着強度を高めることができる。
本発明に係る硬化性樹脂成分は、通常、半導体装置製造用の接着剤成分として使用できるものであれば特に限定されない。このような硬化性樹脂成分としては、特に制限されないが、前記金属箔の融点以上の温度において硬化するものであることが好ましく、例えば、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂などが挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂からなる群より選ばれる少なくとも1種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるという観点からエポキシ樹脂が好ましい。また、これらの硬化性樹脂成分は1種単独で用いても、2種以上を併用してもよい。
い。また、固形状の硬化性樹脂組成物を使用する場合には、液状および固形状のいずれの硬化性樹脂成分も用いることができ、フィルム形成性樹脂成分を併用することが好ましい。
例えば、硬化性樹脂組成物が液状の場合、硬化性樹脂成分の含有量は、硬化性樹脂組成物の全重量に対して、10重量%以上が好ましく、15重量%以上がより好ましく、20重量%以上がさらに好ましく、25重量%以上がさらにより好ましく、30重量%以上がなお好ましく、35重量%以上が特に好ましい。また、100重量%未満が好ましく、95重量%以下がより好ましく、90重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
硬化性樹脂組成物が固形状の場合は、硬化性樹脂成分の含有量は、硬化性樹脂組成物の全重量に対して、5重量%以上が好ましく、10重量%以上がより好ましく、15重量%以上がさらに好ましく、20重量%以上が特に好ましい。また、90重量%以下が好ましく、85重量%以下がより好ましく、80重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい
。
硬化性樹脂成分の含有量が前記範囲内にあると端子間の電気的接続強度及び機械的接着強度を十分に確保することができる。
本発明において、固形状の硬化性樹脂組成物を使用する場合には、前記硬化性樹脂成分とフィルム形成性樹脂成分とを併用することが好ましい。このようなフィルム形成性樹脂成分としては、有機溶媒に可溶であり、単独で製膜性を有するものであれば特に制限はない。熱可塑性樹脂または熱硬化性樹脂のいずれのものも使用することができ、また、これらを併用することもできる。具体的なフィルム形成性樹脂成分としては、例えば、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、ポリプロピレン樹脂、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロンなどが挙げられる。中でも、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリアミド樹脂およびポリイミド樹脂が好ましい。また、これらのフィルム形成性樹脂成分は1種単独で用いても、2種以上を併用してもよい。
記官能基を有する単量体の配合量は特に限定されないが、(メタ)アクリル系樹脂合成時の全単量体100mol%に対して0.1〜50mol%であることが好ましく、0.5〜45mol%であることがより好ましく、1〜40mol%であることが特に好ましい。前記官能基を有する単量体の配合量が前記下限値未満になると密着性が十分に向上しない傾向にあり、他方、前記上限を超えると粘着力が強すぎて作業性が十分に向上しない傾向にある。
飽和吸水率(%)={(飽和した時点の質量)−(絶乾時点の質量)}/
(絶乾時点の質量)×100
ナイロン、6,10−ナイロン、6,12−ナイロン等脂肪族ジアミンと脂肪族ジカルボン酸とを縮重合させたもの、芳香族ジアミンと脂肪族ジカルボン酸とを縮重合させたもの、芳香族ジアミンと芳香族ジカルボン酸とを縮重合させたもの、アミノ酸を縮重合させたもの等が挙げられる。
本発明に用いられるポリアミド樹脂は、溶剤に可溶なものでも、不溶なものでもよいが、他の成分と混合する際のワニス化が容易であり、取扱性に優れている点で溶剤可溶性のものがより好ましい。
例えば、固形状の硬化性樹脂組成物の場合には、フィルム形成性樹脂成分の含有量は、硬化性樹脂組成物の全重量に対して、5重量%以上であることが好ましく、10重量%以上であることがより好ましく、15重量%以上であることが特に好ましい。また、50重量%以下であることが好ましく、45重量%以下であることがより好ましく、40重量%以下であることが特に好ましい。フィルム形成性樹脂成分の含有量が前記範囲内にあると溶融前の硬化性樹脂組成物の流動性を抑制することができ、導電接続材料を容易に取り扱うことが可能となる。
本発明に係るフラックス機能を有する化合物は、金属箔の表面酸化膜を還元する作用を有するものである。このようなフラックス機能を有する化合物としては、フェノール性水酸基および/またはカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5−キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−tert−ブチルフェノール、カテコール、p−tert−アミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂などのフェノール製水酸基を含有する樹脂が挙げられる。
、マロン酸、琥珀酸、グルタル酸、アジピン酸、セバシン酸、ドデカンジオン酸、ピメリン酸などが挙げられる。中でも、下記式(1):
HOOC−(CH2)n−COOH (1)
(式(1)中、nは1〜20の整数である。)
で表される脂肪族カルボン酸が好ましく、アジピン酸、セバシン酸、ドデカンジオン酸がより好ましい。
前記脂肪族ジカルボン酸としては、特に制限はないが、脂肪族炭化水素基にカルボキシル基が2個結合した化合物が挙げられる。前記脂肪族炭化水素基は、飽和または不飽和の非環式であってもよいし、飽和または不飽和の環式であってもよい。また、脂肪族炭化水素基が非環式の場合には直鎖状でも分岐状でもよい。
してもよい。また、いずれの化合物も吸湿しやすく、ボイド発生の原因となるため、本発明においては、使用前に予め乾燥させることが好ましい。
例えば、樹脂組成物が液状の場合、フラックス機能を有する化合物の含有量は、硬化性樹脂組成物の全重量に対して、1重量%以上が好ましく、2重量部%以上がより好ましく、3重量%以上が特に好ましい。また、50重量%以下が好ましく、40重量%以下がより好ましく、30重量%以下がさらに好ましく、25重量%以下が特に好ましい。
固形状の樹脂組成物の場合には、フラックス機能を有する化合物の含有量は、硬化性樹脂組成物の全重量に対して、1重量%以上が好ましく、2重量%以上がより好ましく、3重量%以上が特に好ましい。また、50重量%以下が好ましく、40重量%以下がより好ましく、30重量%以下がさらに好ましく、25重量%以下が特に好ましい。
フラックス機能を有する化合物の含有量が上記範囲内であると、金属箔及び端子の表面酸化膜を電気的に接合できる程度に除去することができる。さらに、樹脂組成物が硬化性樹脂の場合、硬化時に、樹脂に効率よく付加して樹脂の弾性率又はTgを高めることができる。また、未反応のフラックス機能を有する化合物に起因するイオンマイグレーションの発生を抑制することができる。
例えば、イミダゾール化合物を使用する場合には、イミダゾール化合物の含有量は、硬化性樹脂組成物の全重量に対して、0.001重量%以上が好ましく、0.003重量%以上がより好ましく、0.005重量%以上が特に好ましい。また、1.0重量%以下が好ましく、0.7重量%以下がより好ましく、0.5重量%以下が特に好ましい。イミダゾール化合物の含有量が前記下限未満になると硬化促進剤としての作用が十分に発揮されず、硬化性樹脂組成物を十分に硬化できない場合がある。他方、イミダゾール化合物の含有量が前記上限を超えると、硬化性樹脂組成物の硬化が完了する前に半田又は錫が端子表面に十分に移動せず、絶縁性領域に半田又は錫が残り絶縁性が十分に確保できない場合がある。また、導電接続材料の保存性が低下する場合がある。
本発明に係る硬化性樹脂組成物には、硬化剤(フラックスとして作用するものを除く)、シランカップリング剤、可塑剤、安定剤、粘着付与剤、滑剤、酸化防止剤、無機フィラー、充てん材、帯電防止剤や顔料等の添加剤がさらに含まれていてもよい。
オンマイグレーションが発生しやすい傾向にある。
本発明においては、樹脂組成物として熱可塑性樹脂組成物を用いることもできる。
本発明に用いられる熱可塑性樹脂組成物は、熱可塑性樹脂成分およびフラックス機能を有する化合物を含有し、所定温度により軟化するものであれば特に制限されない。
前記熱可塑性樹脂成分としては、特に制限されないが、例えば、酢酸ビニル系、ポリビニルアルコール樹脂、ポリビニルブチラール樹脂、塩化ビニル樹脂、(メタ)アクリル樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、アクリル樹脂、スチレン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、セルロース樹脂、イソブチレン樹脂、ビニルエーテル樹脂、液晶ポリマー樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、ポリエーテルサルフォン樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリウレタン樹脂、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、ア
クリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル等が挙げられる。該熱可塑性樹脂成分は、単一の重合体でもよく、上記熱可塑樹脂成分の少なくとも2種以上の共重合体でもよい。
また、前記熱可塑性樹脂成分の分解温度は、特に制限されないが、導電接続材料を構成する金属箔の融点よりも10℃以上高いことが好ましく、20℃以上高いことが特に好ましく、さらに、30℃以上高いことがより好ましい。
例えば、熱可塑性樹脂組成物が液状の場合、熱可塑性樹脂成分の含有量は、熱可塑性樹脂組成物の全重量に対して、10重量%以上が好ましく、15重量%以上がより好ましく、20重量%以上がさらに好ましく、25重量%以上がさらにより好ましく、30重量%以上がなお好ましく、35重量%以上が特に好ましい。また、100重量%以下が好ましく、95重量%以下がより好ましく、90重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
熱可塑性樹脂組成物が固形状の場合は、熱可塑性樹脂成分の含有量は、熱可塑性樹脂組成物の全重量に対して、5重量%以上が好ましく、10重量%以上がより好ましく、15重量%以上がさらに好ましく、20重量%以上が特に好ましい。また、90重量%以下が好ましく、85重量%以下がより好ましく、80重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
熱可塑性樹脂成分の含有量が上記の範囲内であると端子間の電気的接続強度及び機械的接着強度を十分に確保することができる。
フラックス機能を有する化合物は、前記「(a)硬化性樹脂組成物」において説明したものと同じものを用いることができる。好ましい化合物および配合量についても同様である。
また、上記の熱可塑性樹脂成分に対し、本発明の効果を損ねない範囲でシランカップリング剤、可塑剤、安定剤、粘着付与剤、滑剤、酸化防止剤、無機フィラー、充てん材、帯電防止剤や顔料などを配合してもよい。
液状の樹脂組成物層と固形状の樹脂組成物層とを組み合わせて用いてもよい。
本発明において金属箔層は、半田箔又は錫箔から選ばれる金属箔で構成される層である。金属箔層は平面視で樹脂組成物層の少なくとも一部に形成されていればよく、樹脂組成物層の全面に形成されていてもよい。
本発明において導電接続材料の形態は、樹脂組成物の形態などに応じて適宜選択することができる。例えば、樹脂組成物が液状の場合は、金属箔の両面に樹脂組成物を塗布したもの、ポリエステルシート等の剥離基材上に樹脂組成物を塗布し、所定温度で半硬化(Bステージ化)等の目的で乾燥、製膜させた後に金属箔を張り合わせてフィルム状にしたもの等を導電接続材料として供することができる。樹脂組成物が固形状の場合は、有機溶剤に溶解した樹脂組成物のワニスをポリエステルシート等の剥離基材上に塗布し、所定の温度で乾燥させた後に金属箔を張り合わせ、または、蒸着などの手法を使いフィルム状に形成したものを導電接続材料として供することができる。
または固化後の機械的接着強度および対向する端子間の電気的接続を十分に確保することができる。
本発明に用いる樹脂組成物が25℃で液状の場合は、例えば、金属箔を液状の樹脂組成物に浸漬させ、金属箔の両面に液状の樹脂組成物を付着させて、本発明の導電接続材料を製造することができる。樹脂組成物の厚み制御が必要な場合は、液状の樹脂組成物に浸漬させた金属箔を一定の間隙を有するバーコーターを通過させる方法や液状の樹脂組成物をスプレーコーター等により吹き付ける方法により作製することができる。
なお、導電接続材料の製造方法は上記方法に制限されない。導電接続材料の製造方法は、目的や用途に応じて当業者が適宜選択することができる。
に導電接続材料60を設けてもよい。
具体的には、前記加熱温度は、金属箔の構成材料および導電接続材料60の構成材料等によっても異なるが、100〜260℃程度であるのが好ましく、130〜250℃程度であるのがより好ましい。
前記間隙が一定となるような制御を実施する方法は、特に制限されるわけではなく、フリップチップボンダー等を用いることにより実施することができる。
[3] 次に、図1に示すように、上面に配線パターン80が設けられた基板(マザーボード)70を用意し、この基板70上に配線パターン80を介して半導体装置270を搭載する。
以上のような工程を経ることにより、電子部品10を製造することができる。
20 半導体チップ
30 インターポーザ
40 ビア
50 半田バンプ
60、60’ 導電接続材料
61 樹脂組成物
62 金属箔
70 基板(マザーボード)
80 配線回路
210 インターポーザ
220 半導体チップ
230 ビア
211 接続面
213 裏面
221 機能面
223 裏面
225 導電部
226 絶縁部
240 インターポーザ/半導体チップ積層体
250 インターポーザ/半導体チップ接合体
260 半田バンプ
270 半導体装置
510 半導体チップ
520 インターポーザ
511 バンプ
521 半田電極
530 半導体チップ/インターポーザ接合体
540 半田バンプ
100 半導体装置
Claims (9)
- インターポーザと半導体チップとを積層して電気的に接続する半導体装置の製造方法であって、
前記インターポーザおよび前記半導体チップをそれぞれ用意する第1の工程と、
前記インターポーザと、前記半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させるとともに、前記インターポーザの第1の端子と、前記半導体チップの第2の端子とが対応するように位置決めして、前記インターポーザと第1の半導体チップとが積層されたインターポーザ/半導体チップ積層体を得る第2の工程と、
前記インターポーザ/半導体チップ積層体を加熱することにより、前記金属箔を溶融し、前記インターポーザの第1の端子と前記半導体チップの第2の端子との間に金属箔の溶融物を凝集させた後、固化し、さらに、前記樹脂組成物を硬化または凝固させて、前記インターポーザと前記半導体チップとが固着することにより、前記金属箔が溶融した凝集物の固化物で、前記インターポーザの第1の端子と前記半導体チップの第2の端子とが電気的に接続されたインターポーザ/半導体チップ接合体を得る第3の工程とを有することを特徴とする半導体装置の製造方法。 - 前記第3の工程において、前記インターポーザ/半導体チップ積層体が加熱される際に、前記金属箔の溶融に遅れて、前記樹脂組成物の硬化または凝固が完了する請求項1に記載の半導体装置の製造方法。
- 前記樹脂組成物が熱硬化性樹脂を含む、請求項1または2に記載の半導体装置の製造方法。
- 前記樹脂組成物がフラックス機能を有する化合物を含む、請求項1ないし3のいずれかに記載の半導体装置の製造方法。
- 前記導電接続材料が、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含む、請求項1ないし4のいずれかに記載の半導体装置の製造方法。
- 前記導電接続材料が、樹脂組成物層/金属箔層からなる積層構造を含む、請求項1ないし4のいずれかに記載の半導体装置の製造方法。
- 請求項1ないし6のいずれかに記載の半導体装置の製造方法により製造された前記イン
ターポーザ/半導体チップ接合体のインターポーザの裏面に半田バンプを形成する工程を有する半導体装置の製造方法。 - 請求項7に記載の半導体装置の製造方法により製造された前記インターポーザ/半導体チップ接合体を切断して、個片化する工程を有する半導体装置の製造方法。
- 請求項8に記載の製造方法で製造された半導体装置を基板に搭載する工程を有することを特徴とする電子部品の製造方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009249687A JP5263121B2 (ja) | 2009-10-30 | 2009-10-30 | 半導体装置の製造方法および電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009249687A JP5263121B2 (ja) | 2009-10-30 | 2009-10-30 | 半導体装置の製造方法および電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011096864A JP2011096864A (ja) | 2011-05-12 |
JP5263121B2 true JP5263121B2 (ja) | 2013-08-14 |
Family
ID=44113474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009249687A Expired - Fee Related JP5263121B2 (ja) | 2009-10-30 | 2009-10-30 | 半導体装置の製造方法および電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5263121B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113497174B (zh) * | 2020-03-20 | 2023-05-23 | 东莞市中麒光电技术有限公司 | 小间距led显示屏模组及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4084834B2 (ja) * | 2005-03-29 | 2008-04-30 | 松下電器産業株式会社 | フリップチップ実装方法およびバンプ形成方法 |
JP5173214B2 (ja) * | 2006-03-17 | 2013-04-03 | パナソニック株式会社 | 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法 |
JP5277564B2 (ja) * | 2007-05-29 | 2013-08-28 | 住友ベークライト株式会社 | 半導体ウエハーの接合方法および半導体装置の製造方法 |
JP2011049429A (ja) * | 2009-08-28 | 2011-03-10 | Sumitomo Bakelite Co Ltd | 端子間の接続方法、金属箔の凝集方法及びそれを用いた半導体装置の製造方法 |
-
2009
- 2009-10-30 JP JP2009249687A patent/JP5263121B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011096864A (ja) | 2011-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010027017A1 (ja) | 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法 | |
JP4752985B2 (ja) | 導電接続材料及びそれを用いた端子間の接続方法 | |
JP2011171258A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5482143B2 (ja) | 導電接続材料、端子間の接続方法及び接続端子の製造方法 | |
JP5263121B2 (ja) | 半導体装置の製造方法および電子部品の製造方法 | |
JP2014075317A (ja) | 導電接続シート、半導体装置および電子機器 | |
JP5461239B2 (ja) | 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品 | |
JP5471551B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5397233B2 (ja) | 端子間の接続方法及び導電接続材料付き電子部材 | |
JP5564964B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5381774B2 (ja) | 半田層の形成方法、端子間の接続方法、半導体装置および電子機器 | |
JP5353628B2 (ja) | 半導体装置の製造方法 | |
JP2013251562A (ja) | ダイシングシート機能付き導電接続材料、端子間の接続方法及び電気、電子部品 | |
JP2011165954A (ja) | 導電接続材料、端子間の接続方法、接続端子の製造方法、電子部材及び電気、電子部品 | |
JP2011187487A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器 | |
JP5381814B2 (ja) | 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法 | |
JP2011187489A (ja) | 電子部品の製造方法、電子部品、および電子装置の製造方法および電子装置 | |
JP5471163B2 (ja) | 半導体装置の製造方法 | |
JP5381783B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5381784B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5471601B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2011165953A (ja) | 電子部品の製造方法、電子部品、および電子装置の製造方法および電子装置 | |
JP5544915B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5533041B2 (ja) | 導電接続材料の製造方法、半導体装置および電子機器 | |
JP2011181703A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |