JP5261324B2 - 半導体装置とその製造方法 - Google Patents

Description

本発明は、半導体装置とその製造方法に関する。特に、シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が形成されている半導体装置とその製造方法に関する。

半導体装置の製造過程において、シリコン基板内に結晶欠陥を形成することによって、シリコン基板内におけるキャリアのライフタイムを制御する技術が知られている。この技術では、シリコン基板内に形成された結晶欠陥によって、キャリアの再結合が促進されてキャリアのライフタイムが短縮される。なお、結晶欠陥とは、シリコン基板の結晶構造に乱れを生じさせるものを意味し、格子欠陥、即ち、シリコン原子の一部が欠落した空孔や格子位置から外れたシリコン原子である格子間シリコンだけでなく、不純物原子や不純物原子と格子欠陥との複合体や集合体をも含む意味である。

特許文献１に、キャリアのライフタイム制御機能を実現できるダイオードの製造方法が開示されている。この製造方法では、シリコン基板の表面に臨む範囲にアノード領域を形成する。次に、シリコン基板の裏面に臨む範囲にカソード領域を形成する。アノード領域とカソード領域の間にはドリフト領域が形成される。次に、シリコン基板の表面からヘリウムイオンを照射し、ドリフト領域の中間深さより浅い位置に結晶欠陥を形成する。次に、シリコン基板の裏面からヘリウムイオンを照射し、ドリフト領域の中間深さより深い位置に結晶欠陥を形成する。この製造方法によると、シリコン基板の中間深さより浅い位置と深い位置の両者に結晶欠陥が形成されるため、良好なスイッチング機能を確保することができる。

特開平８−１０２５４５号公報

しかしながら、特許文献１の技術では、ドリフト領域内に形成されている結晶欠陥の量が多くなると、半導体装置に逆方向電圧を印加したときに、結晶欠陥に起因するリーク電流が増加する。一方で、リーク電流を低減するためにドリフト領域内に形成されている結晶欠陥の量を低減させると、ドリフト領域内でキャリアの再結合が促進されなくなる。このため、キャリアのライフタイム制御機能を実現することができない。

上記の課題に鑑み、本発明は、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置を提供することを目的とする。また、そのような半導体装置を製造する方法を提供することをも目的とする。

本発明の発明者らは、上記の課題を解決するため、ダイオードのドリフト領域内に形成されている結晶欠陥とその結晶欠陥に起因するリーク電流の関係を検討した。その結果、下記のことが判明した。
図１２に、ドリフト領域内に形成されている結晶欠陥のバンドギャップの中心からのエネルギー差とリーク電流の関係を表すグラフを示す。ここでいうバンドギャップの中心からのエネルギー差とは、結晶欠陥が形成されているトラップ準位のエネルギーと、バンドギャップの中心位置のエネルギーとの間のエネルギー差をいう。図１２において、横軸は、ドリフト領域内に形成されている結晶欠陥のバンドギャップの中心からのエネルギー差Ｅｇａｐ（ｅＶ）を示す。縦軸は、ドリフト領域内に形成されている結晶欠陥によって生じるリーク電流を規格化した電流値Ｉｌｅａｋ（Ａ）を示す。バンドギャップの中心からのエネルギー差Ｅｇａｐは、結晶欠陥のトラップ準位の深さが浅くなるにつれて増加する。図１２に示すように、バンドギャップの中心からのエネルギー差Ｅｇａｐが減少するにつれて、即ち、結晶欠陥のトラップ準位の深さが深くなるにつれて、リーク電流の電流値Ｉｌｅａｋは増加する。特に、バンドギャップの中心からのエネルギー差Ｅｇａｐが０．２ｅＶを境界としてリーク電流Ｉｌｅａｋが急激に増加する。以下の説明では、バンドギャップの中心からのエネルギー差が０．２ｅＶ未満のトラップ準位を、深いトラップ準位という。また、バンドギャップの中心からのエネルギー差が０．２ｅＶ以上のトラップ準位を、浅いトラップ準位という。図１２のグラフから、リーク電流の電流値Ｉｌｅａｋは深いトラップ準位の結晶欠陥に対する依存性が強いことが分かる。

図１３に、各トラップ準位の結晶欠陥の密度とその結晶欠陥に起因するリーク電流の関係を表すグラフを示す。図１３において、横軸は、各トラップ準位の結晶欠陥の密度Ｎｔ（ｃｍ^−３）を示しており、図の左側から右側に向かって結晶欠陥の密度Ｎｔが増加している。縦軸は、リーク電流を規格化した電流値Ｉｌｅａｋ（Ａ）を示す。図１３に示すように、深いトラップ準位では、結晶欠陥の密度Ｎｔが増加するにつれてリーク電流の電流値Ｉｌｅａｋが増加する。これに対し、浅いトラップ準位の結晶欠陥では、結晶欠陥の密度が増加してもリーク電流の電流値Ｉｌｅａｋの増加率は低い。従って、リーク電流の電流値Ｉｌｅａｋは、浅いトラップ準位の結晶欠陥の密度に比して深いトラップ準位の結晶欠陥の密度に対する依存性が強いことが分かる。

図１４に、各トラップ準位の結晶欠陥の密度と順方向電圧の関係を表すグラフを示す。半導体装置では、キャリアのライフタイムが短縮するにつれて順方向電圧が増加する。このため、順方向電圧を測定することによってキャリアのライフタイム制御機能を確認することができる。図１４において、横軸は、各トラップ準位の結晶欠陥の密度Ｎｔ（ｃｍ^−３）であり、図の左側から右側に向かって結晶欠陥の密度Ｎｔが増加することを示す。縦軸は順方向電圧を規格化した電圧Ｖｆ（Ｖ）を示す。図１４に示すように、結晶欠陥の密度Ｎｔが増加するにつれて順方向電圧Ｖｆが増加する。ここで図１４のグラフでは、深いトラップ準位の結晶欠陥と浅いトラップ準位の結晶欠陥の両者において、結晶欠陥の密度Ｎｔが増加するにつれて順方向電圧Ｖｆが増加している。従って、順方向電圧Ｖｆは、結晶欠陥の密度Ｎｔに対する依存性が強く、結晶欠陥が形成されているトラップ準位に対する依存性が弱いことがわかる。

図１２〜図１４のグラフより、結晶欠陥の量を変えることなく浅いトラップ準位の結晶欠陥を多くする一方で深いトラップ準位の結晶欠陥を少なくすることによって、順方向電圧Ｖｆを変化させることなくリーク電流の電流値Ｉｌｅａｋを低減できることが分かる。換言すれば、キャリアのライフタイム制御機能を低下させることなくリーク電流の電流値Ｉｌｅａｋを低減できることが分かる。なお、このような傾向はダイオードに限定されるものではなく、ライフタイム制御機能を有する全ての半導体装置に対して見られる傾向である。

本発明は、上記の知見から得られた。すなわち、本発明は、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置とその製造方法を実現した。

本発明は、シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が形成されている半導体装置に関する。本発明の半導体装置は、第１領域と、第２領域と、第３領域を備えている。第１領域は、第１導電型であり、シリコン基板の表面に臨む範囲に形成されている。第２領域は、第２導電型であり、シリコン基板の裏面に臨む範囲に形成されている。第３領域は、シリコン基板内の第１領域と第２領域の間に形成されている。第３領域には、その中間深さより浅い位置と深い位置の両者に結晶欠陥が形成されている。なお、本明細書でいう第３領域の中間深さとは、第１領域の下端に対応する深さと第２領域の上端に対応する深さの中間の深さをいう。第３領域の中間深さより浅い位置に形成されている結晶欠陥には、バンドギャップの中心からのエネルギー差が０．２ｅＶ未満の領域内に形成されている結晶欠陥を水素で終端処理することにより生じるトラップ準位の結晶欠陥が含まれている。第３領域の中間深さより深い位置に形成されている結晶欠陥には、電子線照射によって形成されている結晶欠陥が含まれている。

深いトラップ準位の結晶欠陥は、終端処理することにより浅いトラップ準位の結晶欠陥にシフトする。即ち、深いトラップ準位の結晶欠陥が終端処理されると、深いトラップ準位の結晶欠陥が減少し、浅いトラップ準位の結晶欠陥が形成される。本発明の半導体装置では、第３領域の中間深さより浅い位置に、深いトラップ準位の結晶欠陥を終端処理することにより生じる浅いトラップ準位の結晶欠陥が含まれている。リーク電流に対する依存性が強い深いトラップ準位の結晶欠陥が終端処理により減少しているため、リーク電流が低減される。一方で、終端処理の前後で結晶欠陥の量は変化せず、第３領域内にはリーク電流に対する依存性が弱い浅いトラップ準位の結晶欠陥が増加している。また、第３領域の中間深さより浅い位置と深い位置の両者に結晶欠陥が形成されている。このため、キャリアのライフタイム制御機能を実現することができる。なお、終端処理により生じる浅いトラップ準位の結晶欠陥は検出することができる。また、終端処理により生じる浅いトラップ準位の結晶欠陥は、他の浅いトラップ準位の結晶欠陥と区別することができる。

本発明の半導体装置では、第３領域の中間深さより浅い位置に形成されている結晶欠陥の量は、第３領域の中間深さより深い位置に形成されている結晶欠陥の量よりも多いことが好ましい。また、第３領域に形成されている結晶欠陥の深さ方向の密度分布が、第３領域の中間深さより浅い位置にピークを有していることが好ましい。第１導電型の第１領域と第２導電型の第２領域の境界近傍における第３領域の中間深さより浅い位置に結晶欠陥が多く形成されているため、良好なキャリアのライフタイム制御機能を実現することができる。

本発明の半導体装置では、第３領域の中間深さより深い位置に形成されている結晶欠陥が電子線照射によって形成されている。この場合、第３領域の結晶欠陥の深さ方向の密度分布は、第３領域の中間深さより深い位置から第２領域の上端に対応する深さにおいて略一定となる。この結果、良好な破壊耐量特性を確保することができる。

本発明の半導体装置の製造方法は、シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が配置されている半導体装置を製造する方法に関する。本方法は、第１結晶欠陥形成工程と、第２結晶欠陥形成工程と、終端処理工程を備えている。第１結晶欠陥形成工程では、シリコン基板に対して第１の粒子線照射を行うことによってシリコン基板内に第１の結晶欠陥を形成する。第２結晶欠陥形成工程では、シリコン基板に対して第２の粒子線照射を行うことによって、シリコン基板内に第２の結晶欠陥を形成する。終端処理工程では、第１結晶欠陥形成工程と第２結晶欠陥形成工程によって形成された第１及び第２の結晶欠陥に含まれるバンドギャップの中心からのエネルギー差が０．２ｅＶ未満の領域内に形成されている結晶欠陥を水素で終端処理する。

本方法では、第１結晶欠陥形成工程と第２結晶欠陥形成工程という２つの結晶欠陥形成工程を実施することで、シリコン基板内の深さ方向の広い範囲に多数の結晶欠陥を形成することができる。終端処理工程では、深いトラップ準位の結晶欠陥を終端処理することによって深いトラップ準位の結晶欠陥を浅いトラップ準位の結晶欠陥にシフトさせることができる。これによって、本方法で製造された半導体装置は、リーク電流に対する依存性が強い深い準位の結晶欠陥を減少させることができ、リーク電流を低減させることができる。一方で、終端処理工程後もリーク電流に対する依存性が弱い浅いトラップ準位の結晶欠陥がシリコン基板内に多数残存しているために、キャリアのライフタイム制御機能を実現することができる。

本発明によると、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置とその製造方法を提供することができる。

（ａ）は、第１実施例である半導体装置１００の断面図を示す。（ｂ）は、半導体装置１００の結晶欠陥の分布を表すグラフを示す。 半導体装置１００を製造する方法の工程（１）を示す。 半導体装置１００を製造する方法の工程（２）を示す。 半導体装置１００を製造する方法の工程（３）を示す。 （ａ）は、終端処理前における結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式的に示している。（ｂ）は、終端処理後における結晶欠陥１４ａ近傍のシリコン原子の結合状態を表す模式的に示している。 （ａ）は、終端処理前におけるシリコン基板内のバンドギャップ間を模式的に示している。（ｂ）は、終端処理後におけるシリコン基板内のバンドギャップ間の模式的に示している。 （ａ）は、第２実施例である半導体装置２００の断面図を示す。（ｂ）は、半導体装置２００の結晶欠陥の分布を表すグラフを示す。 半導体装置２００を製造する方法の工程（１）を示す。 半導体装置２００を製造する方法の工程（２）を示す。 半導体装置２００を製造する方法の工程（３）を示す。 （ａ）は、第３実施例である半導体装置３００の断面図を示す。（ｂ）は、半導体装置３００の結晶欠陥の分布を表すグラフを示す。 トラップ準位のバンドギャップの中心位置からのエネルギー差とリーク電流の関係を表すグラフを示す。 トラップ準位の密度とリーク電流の関係を表すグラフを示す。 トラップ準位の密度と順方向電圧の関係を表すグラフを示す。 従来の半導体装置におけるトラップ準位とトラップ準位における結晶欠陥の密度の関係を表すＤＬＴＳ法測定結果を示す。 本発明の半導体装置におけるトラップ準位とトラップ準位における結晶欠陥の密度の関係を表すＤＬＴＳ法測定結果を示す。

以下、本発明の実施の形態について詳細に説明する。
（形態１）第３領域内に形成されている結晶欠陥では、深いトラップ準位の結晶欠陥の量が、浅いトラップ準位の結晶欠陥の量よりも少ない。
（形態２）第１及び第２結晶欠陥工程では、シリコン基板に対して水素イオン又は電子線を照射する。終端処理工程では、照射した水素イオンを熱処理する。
（形態３）第１結晶欠陥形成工程では、シリコン基板の表面から水素イオンを照射する。第２結晶欠陥形成工程では、シリコン基板の表面又は裏面から電子線を照射する。
（形態４）第１結晶欠陥形成工程では、シリコン基板の表面から水素イオンを照射する。第２結晶欠陥形成工程では、シリコン基板の裏面から水素イオンを照射する。
（形態５）第１及び第２結晶欠陥形成工程において水素イオン又は電子線を加速照射するときに、結晶欠陥を形成する位置に応じて加速エネルギーを調整する。
（形態６）第１及び第２結晶欠陥形成工程において水素イオンを加速照射するときに、結晶欠陥を形成する位置に応じてアブソーバーの厚みを調整する。

（第１実施例）
図１（ａ）に、第１実施例の半導体装置１００の断面図を示す。
図１（ａ）に示すように、半導体装置１００はＰＩＮダイオードである。半導体装置１００は、シリコン基板８の表面に形成されているアノード電極１０と、シリコン基板８の裏面に形成されているカソード電極１２を備えている。シリコン基板８内には、アノード領域６と、カソード領域２と、ドリフト領域４が形成されている。アノード領域６は、ｐ^＋型であり、シリコン基板８の表面８ａに臨む範囲の一部に形成されている。カソード領域２は、ｎ^＋型であり、シリコン基板８の裏面に臨む範囲に形成されている。ドリフト領域４は、ｉ型であり、シリコン基板８内のアノード領域６とカソード領域２の間に形成されている。ドリフト領域４内には、ドリフト領域４の中間深さＤ２より浅い位置と深い位置の両者に、図示しない結晶欠陥が形成されている。なお、ドリフト領域６の中間深さＤ２は、アノード領域６の下端に対応する深さＤ１とカソード領域２の上端に対応する深さＤ３の中間の深さをいう。結晶欠陥は、バンドギャップ内の各トラップ準位に形成されている。ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥の量は、ドリフト領域４の中間深さＤ２より深い位置に形成されている結晶欠陥の量よりも多い。ドリフト領域４内に形成されている結晶欠陥には、深いトラップ準位に形成されている結晶欠陥を水素終端処理することによる生じるトラップ準位の結晶欠陥が含まれている。

次に、図１（ａ）の半導体装置１００のドリフト領域４内に形成されている結晶欠陥の深さ方向の密度分布を表すグラフを、図１（ｂ）を参照して説明する。図１（ｂ）のグラフは、シリコン基板８の深さ方向に沿った結晶欠陥の密度分布を示している。グラフの横軸は、結晶欠陥の密度を示している。グラフの縦軸は、シリコン基板８の深さを示しており、図１（ａ）の半導体装置１００の断面図と対応している。参照符号１６は、後述する製造過程において、シリコン基板８の表面からヘリウムイオンを照射したときに形成される結晶欠陥の分布を示している。参照符号１４は、後述する製造過程において、シリコン基板８の裏面から電子線を照射したときに形成される結晶欠陥の分布を示している。ドリフト領域４内に形成されている結晶欠陥は、ドリフト領域４の中間深さＤ２より浅い位置に１つのピークＰ１を有している。一方で、ドリフト領域４内に形成されている結晶欠陥は、ドリフト領域４の中間深さＤ２より深い位置からカソード領域２の上端に対応する深さＤ３において略一定となっている。

ドリフト領域４内に形成されている結晶欠陥の量及び結晶欠陥の種類は、例えばＤＬＴＳ（Deep Level Transient Spectroscopy）法によって、シリコン基板８の深さ方向に沿って分析することができる。なお、深いトラップ準位の結晶欠陥が終端処理されると、浅いトラップ準位の結晶欠陥が形成される。終端処理により生じる浅いトラップ準位の結晶欠陥は、特定のトラップ準位を有する結晶欠陥を含んでおり、その特定のトラップ準位を有する結晶欠陥は、終端処理前には形成されていない。このため、ＤＬＴＳ法を利用することによって、終端処理により生じる浅いトラップ準位の結晶欠陥が検出されると、半導体装置に終端処理が行われたのか否かを判断することができる。図１５、１６に、ＤＬＴＳ法による測定結果を示す。図１５は、ライフタイム制御機能を有する半導体装置の水素終端処理前における、トラップ準位Ｅｔと各トラップ準位における結晶欠陥の密度Ｎｔの関係の一例を示す。図１６は、ライフタイム制御機能を有する半導体装置の水素終端処理後における、トラップ準位Ｅｔと各トラップ準位における結晶欠陥の密度Ｎｔの関係の一例を示す。図１５、１６において、横軸はバンドギャップ間に形成されているトラップ準位Ｅｔを示しており、図の左側から右側に向かうにつれてバンドギャップの中心に近くなっている。縦軸は各トラップ準位における結晶欠陥の密度Ｎｔを示しており、図の下側から上側に向かうにつれて結晶欠陥の密度Ｎｔが増加している。図示Ｎｔ＿ｄは、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の密度を示している。図示Ｎｔ＿ｓは、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥の密度を示している。図１６のＮｔＨは、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥のうち水素終端処理により生じる特定のトラップ準位ＥｔＨの結晶欠陥の密度を示している。結晶欠陥の密度Ｎｔは結晶欠陥の量に比例する。なお、図１５、１６に示すように、ＤＬＴＳ法では測定結果が連続する値となるが、図に示すピークの位置にのみトラップ準位Ｅｔおよび結晶欠陥が存在しており、他の部分にはトラップ準位Ｅｔ及び結晶欠陥は存在しない。

図１５に示すように、従来の半導体装置では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の密度Ｎｔ＿ｄが、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥の密度Ｎｔ＿ｓよりも充分に大きいことが分かる。これに対し、図１６に示すように、本実施例の半導体装置１００では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の密度Ｎｔ＿ｄが、浅いトラップ準位Ｅｔ＿ｓの結晶欠陥のうち水素終端処理により生じるトラップ準位ＥｔＨの結晶欠陥の密度ＮｔＨよりも小さいことが分かる。図１５において、図１６のトラップ準位ＥｔＨの位置に対応する位置にはトラップ準位が形成されていない。図１５における深いトラップ準位Ｅｔ＿ｄの結晶欠陥が終端されることにより、浅いトラップ準位Ｅｔ＿ｓにトラップ準位ＥｔＨの結晶欠陥が生じる。

ここで、図１に示す半導体装置１００では以下の式（１）〜式（３）が成立する。
式（１） ΣＮｔ１＞ΣＮｔ２
式（２） ΣＮｔ１＿ｓ＞ΣＮｔ１＿ｄ
式（３） ΣＮｔ２＿ｓ＞ΣＮｔ２＿ｄ
上記のΣＮｔ１は、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥の量を示している。ΣＮｔ２は、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥の量を示している。ΣＮｔ１＿ｓは、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥のうち浅いトラップ準位の結晶欠陥の量を示している。ΣＮｔ１＿ｄは、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥のうち深いトラップ準位の結晶欠陥の量を示している。ΣＮｔ２＿ｓは、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥のうち浅いトラップ準位の結晶欠陥の量を示している。ΣＮｔ２＿ｄは、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥のうち深いトラップ準位の結晶欠陥の量を示している。

式（１）は、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥の量が、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥の量よりも多いことを示している。式（２）は、ドリフト領域６の中間深さＤ２より浅い位置に形成されている結晶欠陥のうち、深いトラップ準位の結晶欠陥の量が、浅いトラップ準位の結晶欠陥の量よりも少ないことを示している。式（３）は、ドリフト領域６の中間深さＤ２より深い位置に形成されている結晶欠陥のうち、深いトラップ準位の結晶欠陥の量が、浅いトラップ準位の結晶欠陥の量よりも少ないことを示している。

本実施例の半導体装置１００では、ドリフト領域４内の、深いトラップ準位Ｅｔ＿ｄの結晶欠陥が水素終端処理することにより浅いトラップ準位の結晶欠陥にシフトされている。リーク電流に対する依存性が強い深いトラップ準位の結晶欠陥が水素終端処理によって減少しているため、リーク電流が低減される。一方で、ドリフト領域４内のリーク電流に対する依存性が弱い浅いトラップ準位Ｅｔ＿ｓの結晶欠陥は終端処理により増加しており、ドリフト領域４の中間深さＤ２より深い位置にも結晶欠陥が形成されているために、キャリアのライフタイム制御機能を実現することができる。

さらに、半導体装置１００では、ドリフト領域４内に形成されている結晶欠陥は、ドリフト領域４の中間深さＤ２より深い位置からカソード領域２の上端に対応する深さＤ３において略一定となっている。このため、良好な破壊耐量特性を確保することができる。このような結晶欠陥の略一定の密度分布は、後述するように、例えばシリコン基板８に対して電子線を照射することによって実現することができる。

また、シリコン基板８内に結晶欠陥が配置されている半導体装置では、一般的に高温環境になるにつれてリーク電流が増加する傾向が見られるが、半導体装置１００では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥の量が少ないために、高温環境であってもリーク電流が低減される。

次に、図２〜図４を参照にして、半導体装置１００を製造する方法を説明する。まず、ｎ⁻型のシリコン基板８を準備する。次に、図２に示すように、シリコン基板８の裏面８ｂからリンなどのｎ型不純物を注入して熱拡散させることによって、シリコン基板８の裏面８ｂに臨む範囲にｎ^＋型のカソード領域２を形成する。次に、シリコン基板８の表面８ａからボロンなどのｐ型不純物を注入して熱拡散させることによって、シリコン基板８の表面に臨む範囲の一部にｐ^＋型のアノード領域６を形成する。シリコン基板８内のカソード領域２とアノード領域６が形成されていない領域は、ｉ型のドリフト領域４となる。

次に、図３に示すように、シリコン基板８の表面８ａに、アノード領域６と接するアノード電極１０を形成する。次に、シリコン基板８の表面８ａから水素イオン１２を加速照射する。これによって、ドリフト領域４内に水素イオン１２の照射に起因する結晶欠陥２０ａが形成される。結晶欠陥２０ａは、ドリフト領域４の中間深さＤ２より浅い位置にピークＰ１を有する分布で形成される。次に、シリコン基板８の表面８ａ又は裏面８ｂから電子線２４を照射する。これによって、ドリフト領域４内の深さ方向に略一定の密度分布で電子線２４の照射に起因する結晶欠陥２２が形成される。電子線２４の照射に起因する結晶欠陥２２はドリフト領域４内に略一定の密度分布で形成されるため、電子線２４の照射は、シリコン基板８の表面８ａから行ってもよいし、シリコン基板８の裏面８ｂから行ってもよい。

次に、図４に示すように、シリコン基板８内に照射した水素イオン１２を熱処理する。熱処理の条件として、例えば、水素雰囲気又は窒素雰囲気で処理温度を３５０℃〜４５０℃とすることができる。他の熱処理条件として、窒素雰囲気で波長０．２μｍ〜１．５μｍの赤外線ランプで加熱してもよい。熱処理されることによって水素イオン１２がシリコン基板８内に拡散する。拡散した水素イオン１２が結晶欠陥２０ａに移動すると、結晶欠陥２０ａが終端処理される。なお、電子線２４の照射に起因する結晶欠陥２２は、浅いトラップ準位の結晶欠陥が多く含まれているため終端処理され難い。このため以下では、結晶欠陥２０ａ、２２のうち、水素イオン１２の照射に起因する結晶欠陥２０ａのみが水素イオン１２で終端処理されるものとして説明する。参照符号２０ｂは、結晶欠陥２０ａが水素イオン１２で終端処理されることにより生じる結晶欠陥を示す。次に、シリコン基板８の裏面８ｂに、カソード領域２に接するカソード電極１６を形成する。以上の工程によって、図１に示す半導体装置１００が完成する。

図５の（ａ）に、終端処理前における、結晶欠陥２０ａ近傍の珪素原子２６の結合状態を模式的に示す。破線２５は珪素原子２６の未結合手を示している。図５の（ｂ）に、終端処理後における、結晶欠陥２０ａ近傍の珪素原子２６の結合状態を模式的に示す。図５の（ｂ）に示すように、水素イオン１２が結晶欠陥２０ａに移動することによって、未結合手２５に水素イオン１２が結合して結晶欠陥２０ａが終端処理される。参照符号２８は、珪素原子２６と結合した水素イオンを示している。これによって、結晶欠陥２０ａは水素終端処理により生じる結晶欠陥２０ｂに変化する。

図６の（ａ）に、終端処理前における、バンドギャップ間を模式的に示す。図６の（ａ）において、Ｅｃは伝導帯を示している。Ｅｖは荷電子帯を示している。Ｅｉはバンドギャップの中心を示す。参照符号Ｅｔは各々のトラップ準位を示している。図６の（ｂ）に、終端処理後における、バンドギャップ間を模式的に示す。図６（ａ）、（ｂ）において、各トラップ準位Ｅｔ内の破線は、各トラップ準位に形成されている結晶欠陥を示している。図６（ａ）に示すように、終端処理前では、浅いトラップ準位Ｅｔ＿ｓと深いトラップ準位Ｅｔ＿ｄの両者に結晶欠陥が含まれている。図６の（ｂ）に示すように、終端処理後では、深いトラップ準位Ｅｔ＿ｄの結晶欠陥２０ａが水素で終端処理されることによって、浅いトラップ準位Ｅｔ＿ｓに水素終端処理により生じるトラップ準位ＥｔＨの結晶欠陥が形成され、深いトラップ準位Ｅｔ＿ｄの結晶欠陥が消滅する。

第１実施例の製造方法では、シリコン基板８に対して表面８ａから水素イオン１２を照射し、次いで、シリコン基板８の表面８ａ又は裏面８ｂから電子線を照射する。これによって、ドリフト領域４の中間深さＤ２より浅い位置に１つのピークを有する分布で結晶欠陥を形成することができる。また、ドリフト領域４の中間深さＤ２より深い位置に、略一定の密度分布で、結晶欠陥を形成することができる。

（第２実施例）
図７に、第２実施例の半導体装置２００の断面図と、半導体装置２００内に形成されている結晶欠陥の分布を表すグラフを示す。
半導体装置２００はＰＩＮダイオードである。なお、半導体装置２００と半導体装置１００は同一構造であり、ドリフト領域３４内に形成されている結晶欠陥の分布のみが異なる。このため、図７において、図１の参照符号に数字２０を加えた部材は、図１で説明した部材と同一である。図７（ｂ）において、参照符号４４は、シリコン基板３８の表面から水素イオン１２を照射したときに形成された結晶欠陥の分布を示している。参照符号４６は、シリコン基板３８の裏面から水素イオン１２を照射したときに形成された結晶欠陥の分布を示している。ドリフト領域３４内に形成されている結晶欠陥の分布は、ドリフト領域３４の中間深さＤ２より浅い位置に１つのピークＰ１を有し、ドリフト領域３４の中間深さＤ２より深い位置に１つのピークＰ２を有している。ピークＰ１の位置に形成されている結晶欠陥の密度はピークＰ２の位置に形成されている結晶欠陥の密度より大きい。

本実施例の半導体装置２００では、ドリフト領域３４内に形成されている結晶欠陥がドリフト領域３４の中間深さＤ２より深い位置にピークを有しているため、ドリフト領域３４の中間深さＤ２より深い位置においてもキャリアの再結合が促進される。これによって、ドリフト領域３４の広い範囲でキャリアのライフタイム制御機能を実現することができる。

次に、図８〜図１０を参照にして、半導体装置２００を製造する方法を説明する。まず、図８に示すように、シリコン基板３８内にカソード領域３２とアノード領域３６を形成する。この工程は、第１実施例の半導体装置１００の製造方法と同様であるため、詳細を省略する。

次に、図９に示すように、シリコン基板３８の表面３８ａに、アノード領域３６と接するアノード電極４０を形成する。次に、シリコン基板３８の表面３８ａから水素イオン１２を加速照射する。これによって、ドリフト領域４内に、その密度分布がドリフト領域３４の中間深さＤ２より浅い位置にピークＰ１を有する結晶欠陥２０ａが形成される。次に、シリコン基板３８の裏面３８ａから水素イオン１２を加速照射する。これによって、ドリフト領域４内に、その密度分布がドリフト領域３４の中間深さＤ２より深い位置にピークＰ２を有する結晶欠陥２０ａが形成される。なお、シリコン基板３８の表面３８ａから水素イオン１２を照射する工程とシリコン基板３８の裏面３８ａから水素イオン１２を照射する工程では、ドリフト領域３４の中間深さＤ２より浅い位置に形成される結晶欠陥の量が、ドリフト領域３４の中間深さＤ２より深い位置に形成される結晶欠陥の量よりも多くなるように、水素イオン１２の照射深さ及び照射エネルギーを調整する。

次に、図１０に示すように、シリコン基板３８内に照射された水素イオン１２を熱処理する。熱処理の条件は、第１実施例の製造方法で用いた熱処理条件と同様にすることができる。これによって、結晶欠陥２０ａが終端処理される。次に、シリコン基板３８の裏面３８ｂに、カソード領域３２に接するカソード電極４６を形成する。以上の工程によって、図７に示す半導体装置２００が完成する。

第２実施例の製造方法では、シリコン基板３８の表面３８ａから水素イオン１２を照射し、次いで、シリコン基板３８の裏面３８ｂから水素イオン１２を照射する。これによって、その密度分布がドリフト領域４の中間深さＤ２より浅い位置に１つのピークを有する結晶欠陥２０ａを形成することができる。また、その密度分布がドリフト領域４の中間深さＤ２より深い位置に１つのピークを有する結晶欠陥２０ａを形成することができる。

（第３実施例）
図１１に、第３実施例の半導体装置３００の断面図と、半導体装置３００内に形成されている結晶欠陥の分布を表すグラフを示す。
半導体装置３００はＰＩＮダイオードである。なお、半導体装置３００と半導体装置１００は同一構造であり、ドリフト領域５４内に形成されている結晶欠陥の分布のみが異なる。このため、図１１において、図１の参照符号に数字５０を加えた部材は、図１で説明した部材と同一である。図１１（ｂ）において、参照符号６４は、シリコン基板５８の表面から水素イオンを照射したときに形成された結晶欠陥の分布を示している。参照符号６６、６８、７０は、シリコン基板５８の裏面から水素イオン１２を複数回照射したときに形成された結晶欠陥の分布を示している。ドリフト領域５４内に形成される結晶欠陥の密度分布は、ドリフト領域５４の中間深さＤ２より浅い位置に１つのピークＰ１を有し、ドリフト領域５４の中間深さＤ２より深い位置にそれぞれピークＰ２、Ｐ３、Ｐ４を有している。各ピークＰ１〜Ｐ４の位置にそれぞれ形成されている結晶欠陥の密度は、ピークＰ１からピークＰ２、ピークＰ３、ピークＰ４の順に小さくなっている。

本実施例の半導体装置３００では、シリコン基板５８の裏面から複数回に亘って水素イオン１２が照射されている。これによって、その密度分布がドリフト領域５４の中間深さＤ２より深い位置に複数のピークＰ２、Ｐ３、Ｐ４を有する結晶欠陥を形成することができる。この場合であっても、ドリフト領域５４の広い範囲に結晶欠陥を形成できるため、良好なキャリアのライフタイム制御機能を実現することができる。また、結晶欠陥を形成後に終端処理をすることで、ライフタイム制御機能を実現しながらリーク電流を低減することができる。

第１〜第３の実施例では、ドリフト領域内に形成されている結晶欠陥において、リーク電流に対する依存性が強い深いトラップ準位の結晶欠陥の量が、リーク電流に対する依存性が弱い浅いトラップ準位の結晶欠陥の量よりも少ない。このため、リーク電流が効果的に低減される。

第１〜第３実施例の製造方法では、水素イオン又は電子線を照射し、照射した水素イオンを熱処理する。結晶欠陥を形成するために、照射した水素イオンを熱処理することによって終端処理に用いるため、終端処理をする前にシリコン基板内に水素イオンを別途導入しなくてもよい。

第１〜第３実施例の製造方法では、水素イオン又は電子線を加速照射するときに、ドリフト領域内の結晶欠陥を形成する位置に応じて照射時の加速エネルギーを調整する。また、ドリフト領域内の結晶欠陥を形成する位置に応じてアブソーバーの厚みを調整する。水素イオンを加速照射するときに加速エネルギー及びアブソーバーの厚みを調整することによって、ドリフト領域内に形成される結晶欠陥の量および結晶欠陥の密度分布を調整することができる。

第１〜第３実施例の製造方法では、結晶欠陥を終端処理するために水素を用いたが、例えば、水素の替わりに、重水素イオン、三重水素イオン、酸素イオン、炭素イオン、珪素イオン等を用いて終端処理を行ってもよい。この場合、シリコン基板に対してヘリウムイオンを照射することによってドリフト領域内に結晶欠陥を形成してもよい。さらに、終端処理をする前に上記のイオンをシリコン基板に導入し、導入した上記のイオンを用いて深いトラップ準位の結晶欠陥を終端処理してもよい。この場合であっても、終端処理することによって深いトラップ準位の結晶欠陥を浅いトラップ準位の結晶欠陥にシフトさせることができる。これによって、キャリアのライフタイム制御機能を実現しながらリーク電流を低減することができる半導体装置を製造することができる。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、実施例ではダイオードとその製造方法を記載したが、ＭＯＳやＩＧＢＴなど他の半導体装置とその製造方法であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２，３２，５２：カソード領域
４，３４，５４：ドリフト領域
６，３６，５６：アノード領域
８，３８，５８：シリコン基板
８ａ、３８ａ、５８ａ：シリコン基板の表面
８ｂ、３８ｂ、５８ｂ：シリコン基板の裏面
１０，４０，５０：アノード電極
１２，４２，５２：カソード電極
１４：電子線照射によって形成された結晶欠陥の分布
１６、４４、４６、６４、６６、６８、７０：水素イオンの照射によって形成された結晶欠陥の分布
１８：水素イオン
２０ａ：水素イオンの照射によって形成された結晶欠陥
２０ｂ：水素終端処理により生じる結晶欠陥
２２：電子線の照射によって形成された結晶欠陥
２４：電子線
２５：未結合手
２６：珪素原子
２８：珪素原子と結合した水素イオン
１００，２００，３００：半導体装置

Claims (3)

1. シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が形成されている半導体装置であり、
   前記シリコン基板の表面に臨む範囲に形成されている第１導電型の第１領域と、
   前記シリコン基板の裏面に臨む範囲に形成されている第２導電型の第２領域と、
   前記シリコン基板内の前記第１領域と前記第２領域の間に形成されている第３領域、
   を備えており、
   前記第３領域には、その中間深さより浅い位置と深い位置の両者に結晶欠陥が形成されており、
   前記第３領域の中間深さより浅い位置に形成されている結晶欠陥には、バンドギャップの中心からのエネルギー差が０．２ｅＶ未満の領域内に形成されている結晶欠陥量を水素で終端処理することにより生じるトラップ準位の結晶欠陥が含まれており、
   前記第３領域の中間深さより深い位置に形成されている結晶欠陥には、電子線照射によって形成されている結晶欠陥が含まれていることを特徴とする半導体装置。
2. 前記第３領域の中間深さより浅い位置に形成されている結晶欠陥の量が、前記第３領域の中間深さより深い位置に形成されている結晶欠陥の量よりも多く、前記第３領域に形成されている結晶欠陥の深さ方向の密度分布は、第３領域の中間深さより浅い位置にピークを有していることを特徴とする請求項１の半導体装置。
3. シリコン基板内にキャリアのライフタイムを制御するための結晶欠陥が形成されている半導体装置を製造する方法であり、
   前記シリコン基板に対して第１の粒子線照射を行うことによって前記シリコン基板内に第１の結晶欠陥を形成する第１結晶欠陥形成工程と、
   前記シリコン基板に対して第２の粒子線照射を行うことによって、前記シリコン基板内に第２の結晶欠陥を形成する第２結晶欠陥形成工程と、
   前記第１結晶欠陥形成工程と第２結晶欠陥形成工程によって形成された前記第１及び第２の結晶欠陥に含まれるバンドギャップの中心からのエネルギー差が０．２ｅＶ未満の領域内に形成されている結晶欠陥を水素で終端処理する終端処理工程、
   を備えていることを特徴とする半導体装置の製造方法。
   

Images