[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5246691B2 - 電子部品パッケージ - Google Patents

電子部品パッケージ Download PDF

Info

Publication number
JP5246691B2
JP5246691B2 JP2008221178A JP2008221178A JP5246691B2 JP 5246691 B2 JP5246691 B2 JP 5246691B2 JP 2008221178 A JP2008221178 A JP 2008221178A JP 2008221178 A JP2008221178 A JP 2008221178A JP 5246691 B2 JP5246691 B2 JP 5246691B2
Authority
JP
Japan
Prior art keywords
electronic component
casing
electronic components
wiring
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008221178A
Other languages
English (en)
Other versions
JP2010056377A (ja
Inventor
竜太 光末
尚範 濱尾
利光 師岡
孝史 皿田
大 富松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008221178A priority Critical patent/JP5246691B2/ja
Publication of JP2010056377A publication Critical patent/JP2010056377A/ja
Application granted granted Critical
Publication of JP5246691B2 publication Critical patent/JP5246691B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子部品パッケージに関するものである。
近年、電子部品の一つとして、半導体プロセス技術を用いて一つの基板に機械的構造と電子回路とを集積させた微小デバイスであるMEMS(Micro Electro Mechanical System)デバイスが注目されている。このMEMSデバイスは、半導体技術を利用して製造されることから、加工精度の高さ、量産の容易さ、電子回路と機械的構造とを一体形成することで精密な動作制御が可能などといった利点があり、IT関連のみならず、通信や化学、医療やバイオなどといった様々な分野に応用され始めている。
このMEMSデバイスなどの電子部品は、一般的に、内部にキャビティが形成されたパッケージに収容されているが、一つの電子部品だけでは所望の機能を発揮できない場合には、複数の電子部品を相互に電気的に接続しながら一つのパッケージ内に実装することにより所望の機能を実現するシステムインパッケージという方法が提案されている(例えば、特許文献1,2参照)。具体的には、水晶発振子と回路部品とがパッケージに収容された温度補償型水晶発振器などが知られている(例えば、特許文献3参照)。
特許文献1の積層型半導体装置は、複数の半導体チップ(電子部品)に、該半導体チップの回路面(表面)と裏面との間を貫通する貫通電極を形成して、複数の半導体チップを相互に電気的に接続したものである。また、特許文献2の積層型半導体装置は、複数の半導体チップ(電子部品)を接着フィルムで接着して積層し、各半導体チップの電極と実装基板上の電極とをボンディングワイヤによって接続し、複数の半導体チップを相互に電気的に接続したものである。このように半導体チップを厚さ方向に積層配置することにより、パッケージが小型化されている。
特開2002−170919号公報 特開2003−224242号公報 特開2003−347846号公報
ところで、特許文献1の積層型半導体装置は、貫通電極により複数の半導体チップを相互に電気的に接続しているため、半導体チップに貫通電極用の貫通孔を形成する際に、加工不良などにより貫通電極の導通不良が生じるなど貫通電極の特性が不安定になることがあり、電気特性の悪化を招く虞がある。また、半導体チップに貫通電極を形成するため、製造工程が複雑化し、生産性が悪く、歩留まりが低下するという問題がある。
また、特許文献2の積層型半導体装置は、ボンディングワイヤにより複数の半導体チップを相互に電気的に接続しているため、各半導体チップ間や半導体チップと実装基板との間に多数のボンディングワイヤを形成する必要があり、ワイヤ同士の浮遊容量が大きくなるなど電気特性の悪化を招く虞がある。また、ボンディングワイヤを多数形成するため、製造工程が複雑化し、生産性が悪く、歩留まりが低下するという問題がある。
そこで、本発明は、上述の事情に鑑みてなされたものであり、複数の電子部品を実装した電子部品パッケージにおいて、歩留まりを向上することができる電子部品パッケージを提供するものである。
上記の課題を解決するために、本発明は以下の手段を提供する。
本発明に係る電子部品パッケージは、複数の電子部品と、該複数の電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有する電子部品パッケージにおいて、前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、前記機能面と垂直な面内に前記複数の電子部品間を電気的に接続する配線が形成されており、前記ケーシングに、前記実装面に対して前記電子部品を位置決め可能な係合部が形成され、前記配線が、前記ケーシングにおける前記実装面の外側面上に形成され、前記実装面と前記外側面との間に貫通電極が形成されていることを特徴としている。
このように構成することで、一般的に電子部品の中で面積が大きい機能面が、複数の部材からなるケーシングの部材同士の接合面と平行でなくなるため、電子部品の実装面積を小さくすることができ、例えば、ケーシングをウエハで形成する際に、ウエハに対して電子部品の配置個数を多くすることができる。つまり、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面とケーシングの内面(実装面)とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、ケーシングの内面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。また、電子部品の機能面と垂直な面内に配線を形成することにより、厚さ方向に積層配置された複数の電子部品間が電気的に接続されるため、パッケージの小型化を実現しつつ、従来の方法よりも容易に複数の電子部品間を電気的に接続することができ、歩留まりを向上することができる。
また、ケーシングに係合部を形成することにより、電子部品を実装する際に、容易に電子部品を位置決めすることができる。つまり、電子部品を短時間で高効率に実装することができる。
さらに、ケーシングにおける実装面が形成された反対側の外側面に配線を形成し、配線と電子部品の電極とを貫通電極で導通すると、複数の電子部品間を電気的に接続することができる。つまり、ケーシングの露出した外側面に配線を形成すればよいため、容易に配線を形成することができ、従来の方法よりも容易に電気的に接続することができる。したがって、歩留まりを向上することができる。また、実装面にも配線を形成することにより、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線を形成可能な領域が増えるため、配線の設計自由度を向上することができる。
また、前記係合部にテーパが形成され、前記電子部品を前記実装面に対して水平方向および垂直方向に位置決め可能に構成されていることを特徴としている。
このように構成することで、電子部品を実装箇所の近傍まで搬送すると、電子部品がテーパに案内されて、所望の位置に電子部品を実装することができる。また、電子部品を実装する際に、顕微鏡で逐次確認しながら電子部品の位置決めをする必要がないため、短時間で高効率に電子部品を実装することができる。
また、前記配線が、前記ケーシングにおける前記実装面上に形成されていることを特徴としている。
このように構成することで、複数の電子部品をケーシング内の所望の位置に配置するだけで、複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に電気的に接続することができ、歩留まりを向上することができる。
また、前記ケーシングにおいて、前記電子部品を挟んで対向する一対の面が、前記実装面となっていることを特徴としている。
このように構成することで、複数の電子部品をケーシング(構成部材)内の所望の位置に実装した後に、その実装面に対向する面を備えた別のケーシング(構成部材)を接合することにより、電子部品を挟んで対向する一対の実装面において複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に電気的に接続することができ、歩留まりを向上することができる。また、実装面にも配線を形成することにより、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線を形成可能な領域が増えるため、配線の設計自由度を向上することができる。
また、前記ケーシングが、前記複数の電子部品を収容可能な凹部が形成された第一ケーシングと、前記凹部の開口部を覆う第二ケーシングとで構成され、前記電子部品の機能面が前記凹部の側面に対向するように配置されていることを特徴としている。
このように構成することで、電子部品の機能面が、第一ケーシングと第二ケーシングとの接合面と平行でなくなるため、例えば、第一、第二ケーシングをウエハで形成する際に、ウエハに対して電子部品の配置個数を多くすることができる。つまり、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面と第一ケーシングの凹部の底面とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、第一ケーシングの凹部の底面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。また、第一ケーシングと第二ケーシングとの接合面と平行な面内に配線を形成することにより、複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に複数の電子部品間を電気的に接続することができ、歩留まりを向上することができる。
さらに、前記複数の電子部品は、出力信号が温度依存性を有するデバイスと、温度センサとを含んでいることを特徴としている。
このように構成することで、同一パッケージ内にデバイスと温度センサとを収容することができるため、温度補正の精度を向上することができる。
本発明に係る電子部品パッケージによれば、一般的に電子部品の中で面積が大きい機能面が、複数の部材からなるケーシングの部材同士の接合面と平行でなくなるため、電子部品の実装面積を小さくすることができ、例えば、ケーシングをウエハで形成する際に、ウエハに対して電子部品の配置個数を多くすることができる。つまり、ウエハからの電子部品パッケージの取出個数を多くすることができる。また、電子部品の表面および裏面の両面が機能面である場合、電子部品の側面とケーシングの内面(実装面)とが接するように構成されるため、電子部品の表裏面の電極を側面付近に形成しつつ、ケーシングの内面との間に導電性ペーストなどの導電材料を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。また、ケーシングの接合面と平行な面内に配線を形成することにより、複数の電子部品間が電気的に接続されるため、従来の方法よりも容易に複数の電子部品間を電気的に接続することができ、歩留まりを向上することができる。
(第一参考例
次に、本発明に係る電子部品パッケージの第一参考例を図1〜図9に基づいて説明する。
図1〜図3に示すように、電子部品パッケージ10は、平板状の複数の電子部品11と(本参考例では3枚)、電子部品11を覆うケーシング13と、電子部品11とケーシング13との接合箇所に配された導電材料15と、複数の電子部品間を電気的に接続する配線17と、を備えている。なお、図示の都合上、導電材料15と電気的に接続される貫通電極および該貫通電極と電気的に接続される外部電極は省略している。
電子部品11は、例えばICや水晶振動子などで構成されており、その表面11aおよび裏面11bに機能面を有している。また、表面11aおよび裏面11bにおける側面11c近傍には電極12が形成されている。さらに、電子部品11の側面11cは、第一ケーシング21の凹部20の底面(実装面)20aに設けられた導電性ペーストからなる導電材料15に接合され、電極12と導電材料15とが電気的に接続されている。
ケーシング13は、例えばガラスで形成された外形略直方体で、内部に空洞が形成された部材である。本参考例では、電子部品11を収容可能な凹部20が形成された第一ケーシング21と、第一ケーシング21の凹部20の開口を閉塞する第二ケーシング22と、で構成されている。
第一ケーシング21の凹部20の側面31と電子部品11の表面11aとが対向し、凹部20の側面32と電子部品11の裏面11bとが対向するように配置されている。
第二ケーシング22は平板状の部材であり、第一ケーシング21の端面21bにおいて、陽極接合や接着剤接合、または金や錫を用いたはんだ接合などにより第一ケーシング21と第二ケーシング22とが接合されている。
ここで、第一ケーシング21の凹部20の側面33,34には、電子部品11を所望の実装位置にガイドするための、一対の係合凹部36,36が電子部品11と同数形成されている。係合凹部36は、平面視において側面33,34から外周面に向かって徐々に幅が小さくなるテーパ形状に形成されており、正面視において端面21bから凹部20の底面20aに向かって徐々に幅が小さくなるテーパ形状に形成されている。つまり、実装面(底面20a)に対して電子部品11を水平方向および垂直方法に位置決めできるようになっている。
具体的には、平面視において一対の係合凹部36,36のそれぞれに側面33,34から外周面に向かって徐々に幅が小さくなる第一テーパ37が形成されており、正面視において一対の係合凹部36,36のそれぞれに端面21bから凹部20の底面20aに向かって徐々に幅が小さくなる第二テーパ38が形成されている。
また、凹部20の底面20aには複数の電子部品11間を電気的に接続するための配線17が形成されている。配線17は、電子部品11の機能面11a,11bを横断するように形成されている。つまり、電子部品11に貫通電極を形成しなくても、電子部品11相互の導通をとることができる。
次に、電子部品パッケージ10の製造方法について図4〜図9を用いて説明する。
図4に示すように、平面視における大きさが略同一の2枚の第一、第二ウエハ51,52を準備する。なお、第一ウエハ51の厚さは、電子部品11の機能面を有した表面11a(裏面11b)の幅よりも厚くなっている。つまり、第一ウエハ51が第一ケーシング21の構成部材であり、第二ウエハ52が第二ケーシング22の構成部材である。
図5に示すように、第一ウエハ51に凹部20を複数形成するとともに、凹部20の側面33,34に一対の係合凹部36,36を複数形成する。また、このとき係合凹部36には、第一テーパ37および第二テーパ38を形成する。なお、第一ウエハ51に凹部20および係合凹部36を形成するには、例えばプレス加工により形成すればよい。
図6に示すように、第一ウエハ51の凹部20の底面20aに、複数の電子部品11を電気的に接続するための配線17を形成する。配線17は、例えばインクジェットプリンタなどを用いて形成することができる。さらに、第一ウエハ51の凹部20の底面20aにおける、電子部品11の電極12が形成された位置に銀ペーストなどからなる導電材料15を形成する。
図7に示すように、電子部品11を凹部20内に挿入する。このとき、電子部品11の機能面を有した表面11aおよび裏面11bが凹部20の側面31,32にそれぞれ対向するように挿入する。このとき、電子部品11が一対の係合凹部36,36の間に位置するようにしながら挿入する。係合凹部36の第一テーパ37および第二テーパ38に電子部品11が当接することにより、電子部品11が係合凹部36のテーパ37,38に沿って滑り落ちるようにして所望の位置に実装される。さらに、電子部品11の側面11cが導電材料15に当接し、さらにペースト状の導電材料15が電子部品11の表面11aおよび裏面11bに回り込むまで押し込む。このようにすることで、電子部品11の両面に形成された電極12と導電材料15が電気的に接続される。なお、電子部品11の側面11cと配線17とが当接する虞がある場合には、例えばその当接箇所において配線17の表面に絶縁膜を形成すればよい。
図8に示すように、第一ウエハ51と第二ウエハ52とを接合する。
図9に示すように、第一ウエハ51および第二ウエハ52を個片ごとに分離して、電子部品パッケージ10の製造が完了する。
参考例によれば、略平板状の電子部品11において面積が大きい機能面(表面11aおよび裏面11b)が、第一ケーシング21および第二ケーシング22からなるケーシング13の部材同士の接合面(第一ケーシング21の端面21b)と平行でなく、略直交する方向に配置されているため、ケーシング13を構成するウエハ(第一ウエハ51)に対して電子部品11の配置個数を多くすることができる。したがって、ウエハからの電子部品パッケージ10の取出個数を多くすることができる。つまり、第一ウエハ51および第二ウエハ52に対して高密度に電子部品11を配置することができ、第一ウエハ51および第二ウエハ52を有効に利用することができる。
また、電子部品11の表面11aおよび裏面11bの両面が機能面であり、電子部品11の側面11cと第一ケーシング21の凹部20の底面20aとが接するように構成したため、電子部品11の側面11cと第一ケーシング21の凹部20の底面20aとの間に導電性ペーストからなる導電材料15を介して配置することにより容易に、かつ、確実に電気的に導通をとることができる。
また、電子部品11の機能面(表面11aおよび裏面11b)と、ケーシング13における電子部品11の実装面(第一ケーシング21の凹部20の底面20a)とが、略直交するように配置したため、電子部品11をケーシング13に実装する際に、実装面積を小さくすることができる。したがって、ケーシング13を構成するウエハに対して電子部品11を数多く配置することができ、ウエハからの取出個数を多くすることができる。
また、第一ケーシング21の凹部20内に複数の電子部品11を収容できるようにするとともに、凹部20の底面20aに複数の電子部品11間を電気的に接続する配線17を形成したため、電子部品11を凹部20の所望の位置に実装するだけで、複数の電子部品11間を電気的に接続することができる。したがって、複数の電子部品11を実装した電子部品パッケージ10の製造について、歩留まりを向上することができる。
また、第一ケーシング21の凹部20の側面33,34に、電子部品11を係合可能な一対の係合凹部36,36を形成したため、電子部品11を正確な位置に、かつ、短時間で高効率に実装することができる。
さらに、係合凹部36に第一テーパ37および第二テーパ38を形成したため、電子部品11を実装箇所の近傍まで搬送すると、あとは第一テーパ37および第二テーパ38に案内されて、電子部品11を正確な位置に導くことができ、所望の位置に実装することができる。なお、電子部品11の側面に第一テーパ37および第二テーパ38と当接可能なテーパ部を形成してもよい。
また、上述した製造方法によれば、第一ウエハ51に電子部品11を収容するための凹部20を形成し、第二ウエハ52は電子部品11を収容するための加工を施すことなく第一ウエハ51と接合するだけでケーシング13を形成することができる。したがって、ケーシング13を容易に製造することができる。また、このようにウエハレベルで電子部品パッケージ10を製造するため、製造工程を簡略化することができる。
さらに、本参考例の電子部品パッケージ10は、水晶振動子が収容される略円筒状のカンパッケージと異なり、突出した電極(外部電極)が形成されないため、実装しやすい。また、電子部品パッケージ10は、略平板板状の電子部品11を略直方体形状の凹部20内に収容しているため、表面実装部品として親和性を高くすることができる。さらに、ケーシング13の第二ケーシング52を金属リッドで構成した場合に、第二ケーシング52と電子部品11の機能面とが直交する方向に配置構成されており、第二ケーシング52と平行となる面が小さいため、寄生容量が小さくなる。
なお、本参考例のように電子部品11を複数収容した電子部品パッケージ10は、温度による特性の変化を補正する必要があるデバイス(例えば、水晶振動子、加速度センサ、角速度センサ、ICなど)と、温度センサとを同時に実装するようなものに利用でき、温度補正の精度を向上することができる。また、MEMSデバイスとドライバICとを同一パッケージ内に実装することにより、MEMSとIC間の電気特性を向上させ、消費電力の削減を実現することができる。
(第二参考例
次に、本発明に係る電子部品パッケージの第二参考例を図10に基づいて説明する。なお、本参考例は、第一参考例と配線の形成箇所が異なるのみであり、その他の構成は略同一であるため、同一箇所には同一符号を付して詳細な説明は省略する。
図10に示すように、電子部品パッケージ110は、複数の電子部品11と、電子部品11を覆うケーシング13と、電子部品11とケーシング13との接合箇所に配された導電材料15と、を備えている。
ここで、複数の電子部品11を電気的に接続する配線17が、凹部20の底面20a(実装面)に形成されるとともに、第二ケーシング22における電子部品11を介して底面20aに対向する表面22aにも形成されている。また、電子部品11の側面11cと相対する側面11d付近には電極12が適宜形成されており、第二ケーシング22の表面22aに塗布された導電材料15と電気的に接続されている。
参考例においては、複数の電子部品11を第一ケーシング21内の所望の位置に実装した後に、第二ケーシング22を接合することにより、複数の電子部品11間が電子部品11の側面11cおよび側面11dにおいて電気的に接続されるため、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線17を形成可能な領域が増えるため、配線17の設計自由度を向上することができる。
また、凹部20の底面20aおよび第二ケーシング22の表面22aにインクジェットプリンタなどにより配線17を形成した後、導電材料15を適宜塗布して電子部品11を実装するだけで電子部品パッケージ110が形成されるため、従来の方法よりも容易に電子部品パッケージ110を製造することができ、歩留まりを向上することができる。
(第実施形態)
次に、本発明に係る電子部品パッケージの第実施形態を図11に基づいて説明する。なお、本実施形態は、第一参考例と配線の形成箇所が異なるのみであり、その他の構成は略同一であるため、同一箇所には同一符号を付して詳細な説明は省略する。
図11に示すように、電子部品パッケージ210は、複数の電子部品11と、電子部品11を覆うケーシング13と、電子部品11とケーシング13との接合箇所に配された導電材料15と、を備えている。
ここで、複数の電子部品11を電気的に接続する配線17が、凹部20の底面20a(実装面)でなく、第一ケーシング21における底面20aの外側面21aに形成されている。また、第一ケーシング21における導電材料15が形成された位置には貫通電極18が形成され、導電材料15と配線17とが電気的に接続されている。
本実施形態においては、第一ケーシング21における実装面(凹部20の底面20a)が形成された反対側の外側面21aに配線17を形成し、配線17と電子部品11の電極12とを貫通電極18で導通すると、複数の電子部品11間を電気的に接続することができる。つまり、第一ケーシング21の露出した外側面21aに配線17を形成すればよいため、容易に配線17を形成することができ、従来の方法よりも容易に複数の電子部品11間を電気的に接続することができる。したがって、歩留まりを向上することができる。
また、実装面(凹部20の底面20a)にも配線17を形成することにより、配線量を増やすことができるため、一本あたりの配線容量を低減することができる。さらに、配線17を形成可能な領域が増えるため、配線17の設計自由度を向上することができる。
尚、本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な形状や構成等は一例にすぎず、適宜変更が可能である。
例えば、本実施形態では、ケーシングにガラス基板を用いた場合の説明をしたが、シリコンやセラミック、金属基板を用いることも可能である。
また、本実施形態では、ウエハに凹部および係合部を形成する際に、プレス加工により形成する場合の説明をしたが、エッチング(ドライエッチング)により凹部および係合部を形成してもよい。
また、本実施形態では、複数の電子部品が平行に積層配列された場合の説明をしたが、電子部品の配列はこれに限らず、自由に配置することができる。
さらに、本実施形態では、ケーシングにテーパを設けて電子部品を所定の位置に容易に案内できるようにした場合について説明したが、テーパなどのガイドは必ずしも設ける必要はない。ガイドを設けないことにより、ケーシングの製造(加工)を容易にすることができる。
そして、本実施形態では、ケーシング13を第一ケーシング21と第二ケーシング22とで構成した場合の説明をしたが、図12に示すように、第一ケーシング21を二分割して、ケーシング21A,21B,22で構成してもよい。このように構成することで、上述した実施形態で凹部の底面に配線17を形成したが、配線17を形成する際に奥行が深い凹部の底面でなく、平坦面(ケーシング21Aの表面)に配線17を形成することができるため、配線17をより簡単に形成することができる。
本発明の第一実施形態における電子部品パッケージの分解斜視図である。 本発明の第一参考例における電子部品パッケージの上面図(第一ケーシングの上面図)である。 図2のA−A線に沿う断面図である。 本発明の第一参考例における電子部品パッケージの製造方法を示す説明図(1)である。 本発明の第一参考例における電子部品パッケージの製造方法を示す説明図(2)である。 本発明の第一参考例における電子部品パッケージの製造方法を示す説明図(3)である。 本発明の第一参考例における電子部品パッケージの製造方法を示す説明図(4)である。 本発明の第一参考例における電子部品パッケージの製造方法を示す説明図(5)である。 本発明の第一参考例における電子部品パッケージの製造方法を示す説明図(6)である。 本発明の第二参考例における電子部品パッケージの側面断面図である。 本発明の第実施形態における電子部品パッケージの側面断面図である。 本発明の実施形態における電子部品パッケージの別の態様を示す側面断面図である。
符号の説明
10…電子部品パッケージ 11…電子部品 11a…表面(機能面) 11b…裏面(機能面) 13…ケーシング 17…配線 18…貫通電極 20…凹部 20a…底面(実装面) 21…第一ケーシング(構成部材) 21a…外側面 21b…端面(接合面) 22…第二ケーシング(構成部材) 22a…表面(実装面に対向する面) 31…側面 32…側面 36…係合凹部(係合部) 37…第一テーパ(テーパ) 38…第二テーパ(テーパ)

Claims (6)

  1. 複数の電子部品と、
    該複数の電子部品を覆うように複数の構成部材を接合して形成されたケーシングと、を有する電子部品パッケージにおいて、
    前記電子部品の機能面と、前記ケーシングの構成部材間の接合面とが、交差するように配置されるとともに、
    前記電子部品の機能面と、前記ケーシングにおける前記電子部品の実装面とが、交差するように配置され、
    前記機能面と垂直な面内に前記複数の電子部品間を電気的に接続する配線が形成されており、
    前記ケーシングに、前記実装面に対して前記電子部品を位置決め可能な係合部が形成され、
    前記配線が、前記ケーシングにおける前記実装面の外側面上に形成され、
    前記実装面と前記外側面との間に貫通電極が形成されていることを特徴とする電子部品パッケージ。
  2. 前記係合部にテーパが形成され、前記電子部品を前記実装面に対して水平方向および垂直方向に位置決め可能に構成されていることを特徴とする請求項1に記載の電子部品パッケージ。
  3. 前記配線が、前記ケーシングにおける前記実装面上に形成されていることを特徴とする請求項1または2に記載の電子部品パッケージ。
  4. 前記ケーシングにおいて、前記電子部品を挟んで対向する一対の面が、前記実装面となっていることを特徴とする請求項1〜のいずれかに記載の電子部品パッケージ。
  5. 前記ケーシングが、前記複数の電子部品を収容可能な凹部が形成された第一ケーシングと、前記凹部の開口部を覆う第二ケーシングとで構成され、
    前記電子部品の機能面が前記凹部の側面に対向するように配置されていることを特徴とする請求項1〜のいずれかに記載の電子部品パッケージ。
  6. 前記複数の電子部品は、出力信号が温度依存性を有するデバイスと、温度センサとを含んでいることを特徴とする請求項1〜のいずれかに記載の電子部品パッケージ。
JP2008221178A 2008-08-29 2008-08-29 電子部品パッケージ Active JP5246691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221178A JP5246691B2 (ja) 2008-08-29 2008-08-29 電子部品パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221178A JP5246691B2 (ja) 2008-08-29 2008-08-29 電子部品パッケージ

Publications (2)

Publication Number Publication Date
JP2010056377A JP2010056377A (ja) 2010-03-11
JP5246691B2 true JP5246691B2 (ja) 2013-07-24

Family

ID=42071965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221178A Active JP5246691B2 (ja) 2008-08-29 2008-08-29 電子部品パッケージ

Country Status (1)

Country Link
JP (1) JP5246691B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827992U (ja) * 1981-08-18 1983-02-23 アイホン株式会社 印刷配線板の支持構造
JPS62293749A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の3次元的実装構造およびその製造方法
JPH0611390U (ja) * 1992-07-15 1994-02-10 株式会社東芝 電子機器
JP2500756B2 (ja) * 1993-06-17 1996-05-29 日本電気株式会社 半導体装置モジュ―ル
US5903437A (en) * 1997-01-17 1999-05-11 International Business Machines Corporation High density edge mounting of chips
US6958533B2 (en) * 2002-01-22 2005-10-25 Honeywell International Inc. High density 3-D integrated circuit package
JP2005340527A (ja) * 2004-05-27 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置、マルチチップモジュール、リードフレーム、並びに半導体装置及びマルチチップモジュールの製造方法。
JP2008166605A (ja) * 2006-12-28 2008-07-17 Hitachi Ltd マルチチップモジュール

Also Published As

Publication number Publication date
JP2010056377A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
TW200533059A (en) Piezo-electric oscillator and method of manufacturing the same
US8248813B2 (en) Electronic device, electronic module, and methods for manufacturing the same
US7829993B2 (en) Semiconductor apparatus
JP5213614B2 (ja) 圧電デバイスおよびその製造方法
JP2009232150A (ja) 圧電デバイスおよび圧電デバイスの製造方法
JP2009109472A (ja) 電子デバイス及び電子モジュール並びにこれらの製造方法
JP5376490B2 (ja) 電子部品パッケージの製造方法
CN102148611A (zh) 压电振动器及使用该压电振动器的振荡器
JP5246691B2 (ja) 電子部品パッケージ
JP5101093B2 (ja) 圧電発振器及びその製造方法
JP2016039190A (ja) 半導体装置
JP2008219348A (ja) 圧電デバイスの製造方法および圧電デバイス
JP5376492B2 (ja) 電子部品パッケージおよび電子部品パッケージの製造方法
JP4585908B2 (ja) 圧電デバイスの製造方法
JP6538401B2 (ja) 圧電デバイス及びその製造方法
JP5376491B2 (ja) 電子部品パッケージの製造方法
JP5804762B2 (ja) 圧電デバイス
JP2008167123A (ja) 圧電発振器の製造方法
JP5546132B2 (ja) 電子部品パッケージおよび電子部品パッケージの製造方法
JP2006311310A (ja) 圧電振動子
JP5632031B2 (ja) 電子部品パッケージの製造方法
JP5631548B2 (ja) 電子部品パッケージ
JP2006197477A (ja) 圧電デバイス用パッケージ、及びこれを利用した圧電デバイス
JP2010169614A (ja) 電子デバイスおよび電子モジュール、並びにそれらの製造方法
JP2007208537A (ja) 圧電振動片の接合構造、及び圧電デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130403

R150 Certificate of patent or registration of utility model

Ref document number: 5246691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250