JP5132101B2 - Stack package structure, unit package used for manufacturing the same, and manufacturing method - Google Patents
Stack package structure, unit package used for manufacturing the same, and manufacturing method Download PDFInfo
- Publication number
- JP5132101B2 JP5132101B2 JP2006204949A JP2006204949A JP5132101B2 JP 5132101 B2 JP5132101 B2 JP 5132101B2 JP 2006204949 A JP2006204949 A JP 2006204949A JP 2006204949 A JP2006204949 A JP 2006204949A JP 5132101 B2 JP5132101 B2 JP 5132101B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- wiring
- sealing material
- electrode
- single package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、半導体パッケージに関する。より詳しく言えば、本発明は、基板上に複数のパッケージの積層体(スタック)を実装したスタックパッケージ構造体と、その製造に好適な単体パッケージに関する。 The present invention relates to a semiconductor package. More specifically, the present invention relates to a stack package structure in which a stack (stack) of a plurality of packages is mounted on a substrate, and a single package suitable for manufacturing the stack package structure.
複数の単体パッケージの積層体であり、PoP(Package on Package)あるいはPiP(Package in Package)型パッケージとして知られるスタック型のパッケージを実装基板上に実装したスタックパッケージ構造体は、基板上の実装スペースの節減を可能とし、またシステム設計の多様性に寄与するとして、近年注目を集めている。 A stack package structure in which a stack type package, which is a stacked body of a plurality of single packages and is known as a PoP (Package on Package) or PiP (Package in Package) type package, is mounted on a mounting board. In recent years, it has attracted attention for its ability to save energy and contribute to the diversity of system design.
図16に、従来のスタック型パッケージとそれを実装したスタックパッケージ構造体を例示する。この図のスタックパッケージ構造体101は、3つの単体パッケージ103a、103b、103cを積層したスタック型パッケージ103と、これを搭載する実装基板105で構成されている。各単体パッケージ103a、103b、103cは、配線基板107a、107b、107cに搭載した半導体素子111a、111b、111cを有し、各素子は絶縁樹脂113a、113b、113cでそれぞれ封止されている。半導体素子111a、111b、111cは、ワイヤ115で配線基板107a、107b、107cにそれぞれ接続されている。下方の2つのパッケージ103a、103bは、配線基板107a、107bの両面にはんだ実装用端子(図示せず)を設け、上下の基板にはんだボール109a、109b、109cで接続している。
FIG. 16 illustrates a conventional stack package and a stack package structure on which the package is mounted. The
特許文献1には、複数のパッケージ(半導体装置)を積層する技術が記載されている。特許文献1の図11に相当する図17を参照すると、3つのパッケージ121a、121b、121cが導電性ペースト123を介して積層されている。一番上のパッケージ(上部パッケージ)を除く2つの下部パッケージ121a、121bには、モールド樹脂125a、125bを貫通する中継接続用電極127a、127bが設けられ、3つのパッケージ121a、121b、121cは、中継接続用電極127a、127bと、下部パッケージ121b及び上部パッケージ121cの配線基板129b及び129cを介して接続されている。この図に示された積層構造のパッケージの実装基板への搭載は、一番下の下部パッケージ121aの配線基板129aの下面に設けた外部接続用電極131を使用して行われる。
特許文献2には、はんだボールから形成されるバンプに代わり、半導体素子を封止する樹脂で外部接続端子となるバンプを形成した半導体装置が記載されている。特許文献2の図5に相当する図18を参照すると、この半導体装置は、半導体素子141を封止する絶縁樹脂143の一部により形成された樹脂バンプ145と、その外面の金属膜147によって構成される外部接続端子149を有する。半導体装置を積層することは、この特許文献には記載されていない。
Patent Document 2 describes a semiconductor device in which bumps serving as external connection terminals are formed with a resin that seals a semiconductor element instead of bumps formed from solder balls. Referring to FIG. 18 corresponding to FIG. 5 of Patent Document 2, this semiconductor device includes a
特許文献3には、フリップチップ実装した半導体素子を樹脂層に埋設した半導体装置であって、樹脂層の一方の面から突出した突起状電極と、樹脂層を貫通し、一端が突起状電極に接続するとともに、他端が樹脂層の他方の面に位置するパッドに接続する電極を備えたパッケージが開示されている(特許文献3の図11、12)。
上下の単体パッケージの接続にはんだボールを用いる従来技術では、スタック型パッケージの全体としての厚さは単体パッケージの配線基板と、上下の単体パッケージを接続するはんだボール接続部の厚さにより決定するため、薄型化が困難であった。はんだボールは、配線基板上の半導体素子の厚さとそれを覆う封止絶縁樹脂の厚さの合計より大きなものを用いる必要があり、薄型化の障害となっている。 In the conventional technology that uses solder balls to connect the upper and lower single packages, the total thickness of the stack type package is determined by the thickness of the wiring board of the single package and the thickness of the solder ball connection part that connects the upper and lower single packages. It was difficult to reduce the thickness. It is necessary to use a solder ball that is larger than the sum of the thickness of the semiconductor element on the wiring board and the thickness of the sealing insulating resin covering it, which is an obstacle to thinning.
特許文献1に記載された複数パッケージの積層技術では、接続する上下のパッケージ間に、はんだボールに代わり配線基板が挿入されており、これがスタック型パッケージ全体としての厚さの低減を阻んでいる。従って、この技術による場合も、スタック型パッケージの窮極的な薄型化は実現できない。
In the multi-package stacking technique described in
特許文献3に記載されたパッケージでは、半導体素子を埋設した樹脂層を完全に貫通した電極が、樹脂層の一方の面の突起電極と、他方の面のパッドに接続しており、貫通電極は突起電極と別の工程で形成される。そのため、パッケージの構造や製造工程が複雑であり、生産性の低下やコストの増大を招いている。
In the package described in
本発明は、従来技術のこれらの欠点を解消して、スタック型パッケージの薄型化を実現できる単体パッケージと、そのような単体パッケージを用いて得られるスタック型パッケージを実装基板に搭載したスタックパッケージ構造体の提供を目的とするものである。 The present invention eliminates these drawbacks of the prior art and can realize a thin package of a stack type package, and a stack package structure in which a stack type package obtained by using such a single package is mounted on a mounting substrate. The purpose is to provide the body.
本発明の単体パッケージは、封止材で封止した少なくとも1つの半導体素子を含む単体パッケージであって、封止材の一方の面に突出した突起状電極と、少なくとも一部の突起状電極に接続する配線と、封止材の他方の面から封止材を貫通して突起状電極に通じる貫通孔内に位置し、突起状電極に接続するとともに上部が貫通孔内に露出した部分貫通電極とを有することを特徴とする。 The single package of the present invention is a single package including at least one semiconductor element sealed with a sealing material, and includes a protruding electrode protruding on one surface of the sealing material and at least a part of the protruding electrodes. A wiring to be connected and a partial through electrode that is located in a through hole that penetrates the sealing material from the other surface of the sealing material to the protruding electrode, is connected to the protruding electrode, and an upper portion is exposed in the through hole It is characterized by having.
本発明の単体パッケージは更に、貫通孔内の部分貫通電極の上に、別の単体パッケージの接続に用いられる導電性材料を有することができる。 The single package of the present invention can further have a conductive material used for connecting another single package on the partial through electrode in the through hole.
本発明のスタックパッケージ構造体は、2以上の単体パッケージを重ねて接合したスタック型パッケージと、これを実装した実装基板とを有するスタックパッケージ構造体であって、スタック型パッケージを構成する単体パッケージの少なくとも1つが本発明の単体パッケージであることを特徴とする。 The stack package structure of the present invention is a stack package structure having a stack type package in which two or more single packages are stacked and joined, and a mounting substrate on which the stack package is mounted. At least one is a single package according to the present invention.
本発明の単体パッケージは、ベース板の片面に凹部を形成する工程、凹部内から外部に達する配線を形成する工程、ベース板の配線を形成した面に半導体素子を搭載して配線に接続する工程、半導体素子を封止材で封止する工程、封止材に凹部内の配線に達する貫通孔を形成する工程、凹部を埋める突起状電極と貫通孔内の部分貫通電極を形成する工程、ベース板を除去する工程、を経て製造することができる。 The single package of the present invention includes a step of forming a recess on one side of a base plate, a step of forming wiring extending from the inside of the recess to the outside, and a step of mounting a semiconductor element on the surface of the base plate where the wiring is formed and connecting to the wiring A step of sealing the semiconductor element with a sealing material, a step of forming a through hole reaching the wiring in the recess in the sealing material, a step of forming a protruding electrode filling the recess and a partial through electrode in the through hole, a base It can be manufactured through a step of removing the plate.
本発明のスタックパッケージ構造体は、2以上の単体パッケージを重ねて接合することによりスタック型パッケージを製作する工程であって、その際、少なくとも一番上のものを除く単体パッケージのうちの少なくとも1つとして本発明の単体パッケージを使用する工程、得られたスタック型パッケージを実装基板に実装する工程、を経て製造することができる。 The stack package structure of the present invention is a step of manufacturing a stack type package by stacking and joining two or more single packages, and at this time, at least one of the single packages excluding at least the uppermost one. In other words, it can be manufactured through the process of using the single package of the present invention and the process of mounting the obtained stack type package on the mounting substrate.
本発明による単体パッケージには、片面に突起状電極、他面の突起状電極に対応する位置に凹部を設けており、単体パッケージの積層を一方の突起状電極を他方の凹部内に挿入する形で行うことができるため、スタックパッケージ構造体に用いられるスタック型パッケージを薄型化できる。例えば、図16を参照して説明した従来のスタック型パッケージでは、単体パッケージの厚さは300μmより薄くできないのに対し、本発明によれば、単体パッケージの厚さは100〜150μm程度に薄くすることができる。 In the single package according to the present invention, a protruding electrode is provided on one side, and a concave portion is provided at a position corresponding to the protruding electrode on the other side, and a stack of the single package is inserted into one concave electrode. Therefore, the stack type package used for the stack package structure can be thinned. For example, in the conventional stack package described with reference to FIG. 16, the thickness of the single package cannot be made thinner than 300 μm, whereas according to the present invention, the thickness of the single package is reduced to about 100 to 150 μm. be able to.
図1に、本発明の単体パッケージを示す。この単体パッケージは、半導体素子1と、それを封止する封止材3を含む。単体パッケージの片面には、突起状電極5が設けられ、突起状電極5のうちの少なく一部のものには、配線6が接続している。封止材3には、突起状電極5を設けた面と反対の面から突起状電極に通じる貫通孔7が形成されており、その中に、突起状電極5に接続し、そして上部が貫通孔7内に露出した部分貫通電極9が位置している。半導体素子1は、例えば図示したようにワイヤ11により、配線6に接続される。半導体素子1の下の部材13は、後に説明する単体パッケージの製造の過程で用いられたダイアタッチフィルムが残ったものであり、半導体素子1を保護するのに有益であるとは言え、本発明の単体パッケージにとって必ずしも不可欠のものではない。
FIG. 1 shows a single package of the present invention. This single package includes a
本発明における半導体素子1も封止材3も、特別なものである必要はなく、スタック型パッケージで通常用いられるものでよい。一例として、封止材3としては、例えばエポキシ、ポリイミドなどの、一般的な絶縁樹脂材料を用いることができる。
Neither the
突起状電極5と配線6は、任意の導体を使用して形成することができる。例えば、半導体装置における導体材料として一般的な、銅、ニッケル、アルミニウム、銀、あるいはそれらの一つを含む合金材料を使用することができる。更に、このほかの材料として、金、パラジウムなどを使用することもできる。本発明の単体パッケージは、後に説明するようにベース板上で作製して、作製後にベース板をエッチングにより除去して製造することができる。この製造方法による場合、パッケージの外面に露出する配線、及び場合によりやはりパッケージの外面に露出する一部の突起状電極の材料は、ベース板のエッチング剤に対して高い選択比を持つことが好ましい。
The
本発明において、封止材3に設ける貫通孔は7、封止材表面に開口する部分の径が、部分貫通電極9の上部部分の径や、突起状電極形成部分の径より大きい形状であると好適である。貫通孔7をこのような形状にすると、単体パッケージを積層する際に、上方に積層されるパッケージの突起状電極を、下方のパッケージの貫通孔内に好適に挿入でき、単体パッケージどうしの積層が容易となる。
In the present invention, the through-hole provided in the sealing
もう一つの態様として、本発明の単体パッケージは、図1の貫通孔7内に露出した部分貫通電極9の上に、導電性材料、例えばはんだ又は導電性ペーストを有することができる。この態様の単体パッケージを図2に示し、この図において図1に示した部材と同じ部材は図1と同じ符号で示されている。図2において、部分貫通電極9の上に位置し、符号17で示されているのが導電性材料17である。導電性材料17は、単体パッケージを積層してスタック型パッケージを作製する際に、上に重ねられる別の単体パッケージとの接続に用いられる。導電性材料17による単体パッケージどうしの接続は、導電性材料がはんだの場合はリフローにより、導電性ペーストの場合はベークにより行われる。接続用の導電性材料17の量は、単体パッケージどうしを接続後に、リフローあるいはベークされた導電性材料の上面が封止材3の上面と同じか、それより低い位置にあるような量であるのが好ましい。
As another embodiment, the single package of the present invention can have a conductive material such as solder or conductive paste on the partial through
一例として図3〜4を参照して、本発明の単体パッケージの製造を説明する。
図3(a)に示したように、ベース板21を準備する。ベース板21としては、例えば、銅、あるいはFe−Ni合金(例として42アロイ)などの金属板や金属箔を用いることができる。ベース板21の上に形成したレジストパターン(図示せず)を使ってベース板21の一部をエッチングし、図3(b)に示したように凹部23(深さ15μm)を形成する。別のレジストパターン(図示せず)を使って、図3(c)に示したように凹部21の内部からその外部に達するパターンの配線25を形成する。配線25は、例えば、電解めっき法によりAu層(厚さ0.1μm)とCu層(厚さ5μm)を順次形成して得ることができる。更に、Au層とCu層の間に、Ni層(厚さ2μm)を挿入してもよい。レジストパターンの剥離後、半導体素子27をダイボンドフィルム29を利用してベース板21に接着し(図3(d))、続いて半導体素子27と配線25をワイヤ31で接続する(図3(e))。
As an example, with reference to FIGS. 3 to 4, the manufacture of a single package of the present invention will be described.
As shown in FIG. 3A, the
次に、図4(a)に示したように封止材33(厚さ100μm)により半導体素子27を封止し、そして例えばレーザ加工により、図4(b)に示したようにベース板21の凹部内の配線25に達する貫通孔35を、封止材33にあける。次いで、電解めっき法により、ベース板21の凹部内の配線25の上にCuを析出させて、図4(c)に示したように凹部を埋める突起状電極37及び貫通孔内の部分貫通電極39を連続して形成する。次いで、図4(d)に示したように、ベース板21をエッチングにより除去して単体パッケージ41を得る。実際は、1枚のベース板21上に複数の単体パッケージを作製し、ベース板の除去工程後に封止材33を切断して、個々の単体パッケージ41を得る。
Next, as shown in FIG. 4A, the
本発明のスタックパッケージ構造体は、本発明の単体パッケージを下部パッケージとして使用して製造することができる。一例として図5〜6を参照して、本発明のスタックパッケージ構造体の製造を説明する。 The stack package structure of the present invention can be manufactured using the single package of the present invention as a lower package. As an example, with reference to FIGS. 5 to 6, the manufacture of the stack package structure of the present invention will be described.
図5(a)に示したように、先に説明したとおりに製作した本発明による下部パッケージ41と、スタックパッケージ構造体の一番上に配置する上部パッケージ43を用意し、下部パッケージ41の部分貫通電極39の上に導電性ペースト45を配置する。上部パッケージ43は、例えば、図4(a)に示したようにベース板21上の半導体素子27を封止材33で封止してから、封止材33に貫通孔を形成せずにベース板を除去することにより、配線25と封止材33とで突起状電極を形成し、得ることができる。あるいは、上部パッケージにも、下部パッケージと同じ構造のパッケージを用いてもよい。次いで、図5(b)に示したように下部パッケージ41の上にダイボンド材47を配置する。導電性ペースト45による接合が強固な場合や、パッケージ相互の位置合わせが容易な場合、ダイボンド材47は不要である。
As shown in FIG. 5A, a lower package 41 according to the present invention manufactured as described above and an
続いて、3つのパッケージ41、41、43を重ねてダイボンド材47により互いに接着(仮止め)してから、導電性ペースト45をベークして、図6(a)に示したように3つのパッケージ41、41、43がベークした導電性ペーストで連結された下部パッケージの電極(部分貫通電極39、突起状電極37)を介して接合されたスタック型パッケージ46を製作する。図6(b)に示したように、このスタック型パッケージ46を実装基板47に実装して、スタックパッケージ構造体49が得られる。実装には、例えば、実装基板47に設けたバンプ48等を利用することができる。
Subsequently, the three
図7(a)、7(b)に、スタック型パッケージの下部パッケージとして用いられる本発明の単体パッケージにおける部材の平面的な配置を模式的に示す。図7(a)はパッケージの上面を示しており、封止材33の貫通孔内に部分貫通電極39の上面が見えている。図7(b)はパッケージの下面であり、突起状電極からの配線25が半導体素子27に向かって形成されている。
7A and 7B schematically show a planar arrangement of members in a single package of the present invention used as a lower package of a stack type package. FIG. 7A shows the upper surface of the package, and the upper surface of the partial through
図8(a)、8(b)は、図7(a)、7(b)の下部パッケージと組み合わせて使用される上部パッケージにおける部材の平面的な配置を模式的に示す。図8(a)はパッケージの上面を示しており、封止材33が全面を覆っている。図8(b)はパッケージの下面であり、配線25が半導体素子27に向かって形成されている。
FIGS. 8A and 8B schematically show a planar arrangement of members in the upper package used in combination with the lower package of FIGS. 7A and 7B. FIG. 8A shows the upper surface of the package, and the sealing
図7(a)、7(b)、8(a)、8(b)で説明した下部パッケージと上部パッケージでは、全ての電極が半導体素子に接続されている(並列接続)。これとは別に、パッケージごとに半導体素子に接続する電極を異にする場合の各パッケージにおける部材の平面的配置を、図9(a)、9(b)、10(a)、10(b)の模式図に示す。図7(a)〜8(b)と図9(a)〜10(b)で、同じ部材は同じ符号で表されている。 In the lower package and the upper package described with reference to FIGS. 7A, 7B, 8A, and 8B, all electrodes are connected to the semiconductor element (parallel connection). Apart from this, the planar arrangement of the members in each package when the electrodes connected to the semiconductor elements are different for each package is shown in FIGS. 9 (a), 9 (b), 10 (a), 10 (b). It is shown in the schematic diagram. 7 (a) to 8 (b) and FIGS. 9 (a) to 10 (b), the same members are denoted by the same reference numerals.
本発明の単体パッケージの、上で説明した以外の種々の態様の例を図11(a)、11(b)、11(c)に示す。図11(a)のパッケージは、パッケージ上面に配線(上面配線)51を設けたものである。図11(b)のパッケージは、パッケージ下面にパッケージを横切る配線(下面配線)61を設けたものである。図11(c)のパッケージは、電極と半導体素子との接続をワイヤボンディングでなくフリップチップ接続で行ったものであり、半導体素子27は電極71と金属バンプ73により配線25に接合される。半導体素子27の下にはアンダーフィル材75が充填される。
Examples of various aspects of the single package of the present invention other than those described above are shown in FIGS. 11 (a), 11 (b), and 11 (c). The package of FIG. 11A is provided with wiring (upper surface wiring) 51 on the upper surface of the package. In the package of FIG. 11B, wiring (lower surface wiring) 61 that crosses the package is provided on the lower surface of the package. In the package of FIG. 11C, the connection between the electrode and the semiconductor element is performed by flip chip connection instead of wire bonding, and the
図11(a)に示した上面配線を有するパッケージの製造を、図12(a)〜12(c)を参照して説明する。図12(a)に示したのは、封止材33に、ベース板21の凹部内の配線25に達する貫通孔35をあけた中間製品であり、図3(a)〜図4(b)を参照して先に説明した工程により製作したものである。この中間製品の封止材33の表面に無電解めっき法によりシード層(図示せず)を形成し、その上に形成したレジストマスク(図示せず)を用いる電解めっきを施すプロセスにより、図12(b)に示したように貫通孔内の突起状電極37、部分貫通電極39とともに上面配線51を形成する。レジストマスクと不要なシード層を除去後、ベース板をエッチングにより除去して、図12(c)に示したように上面配線51を有する単体パッケージ53が得られる。
The manufacture of the package having the upper surface wiring shown in FIG. 11A will be described with reference to FIGS. 12A to 12C. FIG. 12A shows an intermediate product in which a through
図13に、上面配線を有する単体パッケージ53を用いて製作されるスタックパッケージ構造体59を示す。図示した構造体では、3つの単体パッケージ53を積層したスタック型パッケージを実装基板47に実装している。一番上のパッケージ上には、半導体素子55と、これとは別の電子部品57が搭載されており、左側の電極39からの上面配線51aが半導体素子55に接続し、右側の電極39からの上面配線51bが電子部品57に接続している。中間及び一番下のパッケージの上面配線51cと51dは、それぞれのパッケージの左側の電極39の一つと右側の電極39の一つを接続している。その必要がなければ、中間及び一番下のパッケージとしては上面配線のないものを使用することができる。
FIG. 13 shows a
図11(b)に示したパッケージを横切る下面配線を有するパッケージの製造を、図14(a)〜14(b)を参照して説明する。図14(a)に示したのは、ベース板21の一方の凹部の内部からベース板1を横切って他方の凹部の内部に達する配線61を形成した中間製品であり、図3(a)〜3(c)を参照して先に説明した工程により製作したものである。この中間製品を、図3(e)〜図4(c)で説明した工程に従って処理し、そしてベース板21をエッチングで除去して、図14(b)に示したように下面配線61を有する単体パッケージが得られる。
The manufacture of the package having the lower surface wiring crossing the package shown in FIG. 11B will be described with reference to FIGS. 14A to 14B. FIG. 14A shows an intermediate product in which a
図11(c)に示した、配線と半導体素子をフリップチップ接続したパッケージの製造を、図15(a)〜15(e)を参照して説明する。図15(a)に示したのは、ベース板21の凹部からその外部に達するパターンの配線25を形成した中間製品であり、図3(a)〜3(c)を参照して先に説明した工程により製作したものである。図15(b)に示したように、この中間製品にフリップチップ接続により半導体素子27を搭載し、素子27とベース板21の間にアンダーフィル材75を充填する。次に、図15(c)に示したように、封止材33により半導体素子27を封止し、そしてベース板21の凹部内の配線25に達する貫通孔35を封止材33にあける。電解めっき法により、ベース板21の凹部内の配線25の上にCuを析出させて、図15(d)に示したように凹部を埋める突起状電極37及び貫通孔内の部分貫通電極37を連続して形成する。その後、図15(e)に示したように、ベース板をエッチングにより除去して、電極と半導体素子をフリップチップ接続した単体パッケージを得る。
Manufacturing of the package in which the wiring and the semiconductor element are flip-chip connected as shown in FIG. 11C will be described with reference to FIGS. 15A to 15E. FIG. 15A shows an intermediate product in which a
1 半導体素子
3 封止材
5 突起状電極
6 配線
7 貫通孔
9 部分貫通電極
11 ワイヤ
17 導電性材料
21 ベース板
23 凹部
25 配線
27 半導体素子
31 ワイヤ
33 封止材
35 貫通孔
37 突起状電極
39 部分貫通電極
41 単体パッケージ
DESCRIPTION OF
Claims (14)
ベース板の片面に凹部を形成する工程、
凹部内から外部に達する配線を形成する工程、
ベース板の配線を形成した面に半導体素子を搭載して配線に接続する工程、
半導体素子を封止材で封止する工程、
封止材に凹部内の配線に達する貫通孔を形成する工程、
凹部を埋める突起状電極と貫通孔内の部分貫通電極を形成する工程、
ベース板を除去する工程、
を経て単体パッケージを製造する、単体パッケージの製造方法。 A single package including at least one semiconductor element sealed with a sealing material, a protruding electrode projecting on one surface of the sealing material, wiring connected to at least a part of the protruding electrode, and the sealing The through hole that penetrates the sealing material from the other surface of the stopper material to the protruding electrode is partially filled, connected to the protruding electrode, and has a partial through electrode with the upper part exposed in the through hole. The wiring is a method for manufacturing a single package in which the surface is exposed on the one surface of the sealing material and embedded in the sealing material ,
Forming a recess on one side of the base plate,
Forming a wiring reaching from the inside of the recess to the outside;
Mounting a semiconductor element on the surface of the base plate on which the wiring is formed and connecting to the wiring;
Sealing the semiconductor element with a sealing material;
Forming a through hole reaching the wiring in the recess in the sealing material;
Forming a projecting electrode that fills the recess and a partial through electrode in the through hole;
Removing the base plate,
A single package manufacturing method for manufacturing a single package through a process.
2以上の単体パッケージを重ねて接合することによりスタック型パッケージを製作する工程であって、その際、単体パッケージのうちの少なくとも1つとして請求項1記載の単体パッケージを使用する工程、
得られたスタック型パッケージを実装基板に実装する工程、
を経てスタックパッケージ構造体を製造する、スタックパッケージ構造体の製造方法。 A manufacturing method of a stack package structure according to claim 6 ,
A step of producing a stack type package by stacking and joining two or more single packages, wherein at least one of the single packages uses the single package according to claim 1;
Mounting the obtained stack type package on a mounting substrate;
A method for manufacturing a stack package structure, wherein the stack package structure is manufactured through the process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204949A JP5132101B2 (en) | 2006-07-27 | 2006-07-27 | Stack package structure, unit package used for manufacturing the same, and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204949A JP5132101B2 (en) | 2006-07-27 | 2006-07-27 | Stack package structure, unit package used for manufacturing the same, and manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034534A JP2008034534A (en) | 2008-02-14 |
JP5132101B2 true JP5132101B2 (en) | 2013-01-30 |
Family
ID=39123664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204949A Expired - Fee Related JP5132101B2 (en) | 2006-07-27 | 2006-07-27 | Stack package structure, unit package used for manufacturing the same, and manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5132101B2 (en) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US9159708B2 (en) * | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
KR101128063B1 (en) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | Package-on-package assembly with wire bonds to encapsulation surface |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005632A (en) * | 2003-06-16 | 2005-01-06 | Sony Corp | Chip-like electronic component, its manufacturing method, and its packaging structure |
JP4204989B2 (en) * | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
-
2006
- 2006-07-27 JP JP2006204949A patent/JP5132101B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008034534A (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5132101B2 (en) | Stack package structure, unit package used for manufacturing the same, and manufacturing method | |
JP4431123B2 (en) | Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof | |
JP5101169B2 (en) | Wiring board and manufacturing method thereof | |
JP5601751B2 (en) | Semiconductor device | |
JP6244147B2 (en) | Manufacturing method of semiconductor device | |
US20080128865A1 (en) | Carrier structure embedded with semiconductor chip and method for fabricating thereof | |
JP2005209689A (en) | Semiconductor device and its manufacturing method | |
JP2000138313A (en) | Semiconductor device and its manufacture | |
JP2013162128A (en) | Package-on-package-type semiconductor package and method of fabricating the same | |
JP4489821B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5406572B2 (en) | Electronic component built-in wiring board and manufacturing method thereof | |
CN108461406B (en) | Substrate structure, semiconductor packaging structure and manufacturing method thereof | |
US9972560B2 (en) | Lead frame and semiconductor device | |
JP2009194079A (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
JP6643213B2 (en) | Lead frame, manufacturing method thereof and electronic component device | |
JP3972182B2 (en) | Manufacturing method of semiconductor device | |
KR100618542B1 (en) | Method for manufacturing stack package | |
JP2002368155A (en) | Wiring board, manufacturing method therefor, and semiconductor device | |
JP4417974B2 (en) | Manufacturing method of stacked semiconductor device | |
JP4010311B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2002190544A (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
JP4549692B2 (en) | Wiring board manufacturing method | |
JP4549693B2 (en) | Wiring board manufacturing method | |
JP2021027122A (en) | Semiconductor device | |
JP4398225B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |