JP5119255B2 - Test apparatus, test method, and manufacturing method - Google Patents
Test apparatus, test method, and manufacturing method Download PDFInfo
- Publication number
- JP5119255B2 JP5119255B2 JP2009529014A JP2009529014A JP5119255B2 JP 5119255 B2 JP5119255 B2 JP 5119255B2 JP 2009529014 A JP2009529014 A JP 2009529014A JP 2009529014 A JP2009529014 A JP 2009529014A JP 5119255 B2 JP5119255 B2 JP 5119255B2
- Authority
- JP
- Japan
- Prior art keywords
- strobe
- expected value
- unit
- value information
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 150
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000010998 test method Methods 0.000 title claims description 11
- 240000007320 Pinus strobus Species 0.000 claims description 146
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000002950 deficient Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 description 36
- 238000007493 shaping process Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000004891 communication Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 102100029951 Estrogen receptor beta Human genes 0.000 description 4
- 101100501777 Homo sapiens ESR2 gene Proteins 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、試験装置、および、試験方法に関する。特に本発明は、半導体回路等の被試験デバイスを試験する試験装置および試験方法、ならびに、当該試験方法を用いた電子デバイスの製造方法に関する。本出願は、下記の国際出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
出願番号ＰＣＴ／ＪＰ２００７／０６６１０４ 出願日２００７年８月２０日The present invention relates to a test apparatus and a test method. In particular, the present invention relates to a test apparatus and a test method for testing a device under test such as a semiconductor circuit, and a method for manufacturing an electronic device using the test method. This application is related to the following international applications: For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
Application number PCT / JP2007 / 0666104 Filing date August 20, 2007
半導体回路等の被試験デバイスを試験する試験装置として、被試験デバイスが出力する被測定信号のタイミング情報が、期待されるタイミング条件に一致するか否かにより、被試験デバイスの良否およびランクを判定する装置が知られている。例えば、被測定信号の各ビットの論理値を、被測定信号のビットレートに同期したストローブ信号（以下、エッジストローブと称する）に応じて検出して、検出した論理パターンを期待値パターンと比較する試験装置が知られている（例えば特許文献１参照）。 As a test device for testing devices under test such as semiconductor circuits, the pass / fail and rank of the device under test is determined by whether the timing information of the signal under test output from the device under test matches the expected timing conditions. Devices that do this are known. For example, a logical value of each bit of the signal under measurement is detected according to a strobe signal (hereinafter referred to as an edge strobe) synchronized with the bit rate of the signal under measurement, and the detected logical pattern is compared with an expected value pattern. A test apparatus is known (see, for example, Patent Document 1).
また、被測定信号の各サイクルにおいて複数の連続したストローブ信号（以下、マルチストローブと称する）を生成して、被測定信号のエッジ位置を検出する試験装置が知られている（例えば特許文献２参照）。この場合、例えばエッジ位置が所定の範囲内であるか否かにより、被試験デバイスの良否を判定できる。
被試験デバイスに対して多様な試験を行うべく、試験装置は上述した二つの機能を有することが好ましい。しかし、エッジストローブを用いて試験を行う場合と、マルチストローブを用いて試験を行う場合とでは、用いるべき期待値、制御情報等が異なる。一般に、試験に用いる期待値等は、予めメモリに格納される。このため、試験装置に上述した二つの機能を設けた場合、それぞれの機能毎にメモリおよびその制御系を設けることとなり、装置コストおよび消費電力が増大してしまう。 In order to perform various tests on the device under test, the test apparatus preferably has the two functions described above. However, the expected value, control information, and the like to be used differ between when the test is performed using the edge strobe and when the test is performed using the multi-strobe. In general, an expected value used for a test is stored in advance in a memory. For this reason, when the above-described two functions are provided in the test apparatus, a memory and its control system are provided for each function, and the apparatus cost and power consumption increase.
このため本発明は、上述した課題を解決することのできる試験装置、試験方法、および、製造方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Therefore, an object of the present invention is to provide a test apparatus, a test method, and a manufacturing method that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
上記課題を解決するために本発明の第１の形態においては、被試験デバイスを試験する試験装置であって、試験装置は、順次指定された基準タイミングにおける被試験デバイスの出力信号の値の良否を期待値情報に基づいて判定するエッジストローブモード、および、それぞれの基準タイミングを基準として発生された、基準タイミング毎の複数のストローブにおける出力信号の値の良否を期待値情報に基づいて判定するマルチストローブモードの２つの動作モードを有し、エッジストローブモードおよびマルチストローブモードのいずれが選択されているかに基づいて、与えられる期待値パターンをエッジストローブモード用の期待値情報またはマルチストローブモード用の期待値情報のいずれかに変換させる変換制御部を備える試験装置を提供する。 In order to solve the above-described problem, in a first embodiment of the present invention, a test apparatus for testing a device under test, wherein the test apparatus determines whether the value of the output signal of the device under test at a sequentially designated reference timing is good or bad. Edge strobe mode that determines the output signal value based on the expected value information, and a multi-point that determines whether the value of the output signal in the plurality of strobes for each reference timing is based on the expected value information. Based on whether the edge strobe mode or the multi-strobe mode is selected, the given expected value pattern is changed to the expected value information for the edge strobe mode or the expected value for the multi-strobe mode. Test apparatus including a conversion control unit for converting to any of value information To provide.
本発明の第２の形態においては、被試験デバイスを試験する試験方法であって、順次指定された基準タイミングにおける被試験デバイスの出力信号の値の良否を期待値情報に基づいて判定するエッジストローブモード、および、それぞれの基準タイミングを基準として発生された、基準タイミング毎の複数のストローブにおける出力信号の値の良否を期待値情報に基づいて判定するマルチストローブモードの２つの動作モードを有し、エッジストローブモードおよびマルチストローブモードのいずれが選択されているかに基づいて、与えられる期待値パターンをエッジストローブモード用の期待値情報またはマルチストローブモード用の期待値情報のいずれかに変換させる試験方法を提供する。 According to a second aspect of the present invention, there is provided a test method for testing a device under test, wherein an edge strobe is used for determining whether a value of an output signal of a device under test at a sequentially designated reference timing is good or not based on expected value information. The mode and two operation modes of the multi-strobe mode for determining the quality of the output signal value in the plurality of strobes for each reference timing based on the expected value information, which is generated based on each reference timing, Based on whether the edge strobe mode or multi-strobe mode is selected, a test method for converting a given expected value pattern into either expected value information for edge strobe mode or expected value information for multi-strobe mode provide.
本発明の第３の形態においては、電子デバイスを製造する製造方法であって、電子デバイスを形成する段階と、第２の形態の試験方法により、電子デバイスを試験する段階と、電子デバイスの試験結果に基づいて、良品の電子デバイスを選別、及び／又は電気的特性別にランク分けすることにより、電子デバイスを製造する段階とを備える製造方法を提供する。 According to a third aspect of the present invention, there is provided a manufacturing method for manufacturing an electronic device, the step of forming the electronic device, the step of testing the electronic device by the test method of the second aspect, and the test of the electronic device. A method of manufacturing an electronic device is provided by sorting non-defective electronic devices and / or ranking them according to electrical characteristics based on the results.
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。 The above summary of the invention does not enumerate all necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
１０・・・試験装置、１００・・・サイト制御部、１０２・・・モード選択部、１０４・・・変換制御部、１１０・・・パターン発生部、１２０・・・波形成形部、１２２・・・ＴＧ回路、１２４、１２６・・・タイミング調整用遅延回路、１４０・・・エッジストローブ部、１４２・・・タイミング比較部、１４４・・・論理比較部、１４６・・・結果遅延部、１６０・・・マルチストローブ部、１６２・・・サンプリング部、１６４・・・出力信号側遅延回路、１６６・・・ストローブ側遅延回路、１６８・・・取得部、１７０・・・エンコーダ、１７２・・・インバータ、１７４・・・論理積回路、１７６・・・選択部、１７８・・・判定部、１８０・・・結果選択部、１９０・・・ＷＦメモリ、１９２・・・試験信号供給部、１９４・・・レベル比較部、１９６・・・キャプチャメモリ、２００・・・被試験デバイス、１９００・・・コンピュータ、２０００・・・ＣＰＵ、２０１０・・・ＲＯＭ、２０２０・・・ＲＡＭ、２０３０・・・通信インターフェース、２０４０・・・ハードディスクドライブ、２０５０・・・ＦＤドライブ、２０６０・・・ＣＤ−ＲＯＭドライブ、２０７０・・・Ｉ／Ｏチップ、２０７５・・・グラフィック・コントローラ、２０８０・・・表示装置、２０８２・・・ホスト・コントローラ、２０８４・・・Ｉ／Ｏコントローラ、２０９０・・・フレキシブルディスク、２０９５・・・ＣＤ−ＲＯＭ
DESCRIPTION OF
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図１は、本発明の一つの実施形態に係る試験装置１０の構成の一例を示す図である。試験装置１０は、半導体回路等の被試験デバイス２００を試験する装置であって、エッジストローブモードおよびマルチストローブモードの２つの動作モードを有する。まず、エッジストローブモードおよびマルチストローブモードの概要を説明して、試験装置１０の構成および動作については後述する。
FIG. 1 is a diagram illustrating an example of a configuration of a
図２は、エッジストローブモードおよびマルチストローブモードの一例を説明する図である。両モードにおいて試験装置１０は、被試験デバイス２００の出力信号Ｖｏｕｔの信号レベルを、閾値ＶＯＨおよび閾値ＶＯＬと比較したレベル比較結果信号ＳＨ、ＳＬを各々生成する。例えばレベル比較結果信号ＳＨは、出力信号Ｖｏｕｔの信号レベルが閾値ＶＯＨより高いか否かを２値の論理値で示す信号である。
FIG. 2 is a diagram for explaining an example of the edge strobe mode and the multi-strobe mode. In both modes, the
エッジストローブモードでは、試験装置１０は、試験周期毎に単一のストローブパルスを発生して、出力信号Ｖｏｕｔの論理値を検出する。本例の試験装置１０は、基準タイミングに応じたエッジストローブＥＳＴＲＢで、レベル比較結果信号ＳＨ、ＳＬを各々サンプリングする。一例としてエッジストローブＥＳＴＲＢは、出力信号Ｖｏｕｔの各サイクルの略中央に配置されてよい。次に試験装置１０は、サンプリングした出力信号Ｖｏｕｔの論理値が、期待値と一致するか否かを判定する。これにより試験装置１０は、出力信号Ｖｏｕｔの各周期における単一のタイミングで、出力信号Ｖｏｕｔの論理値が期待値と一致するか否かを判定する。
In the edge strobe mode, the
マルチストローブモードでは、試験装置１０は、試験周期毎に、連続する複数のストローブパルスを発生することで、出力信号Ｖｏｕｔの論理値の遷移タイミングを特定する。本例の試験装置１０は、基準タイミングに応じたマルチストローブＭＳＴＲＢで、レベル比較結果信号ＳＨ、ＳＬを試験周期毎に複数ポイントで各々サンプリングする。マルチストローブＭＳＴＲＢは、出力信号Ｖｏｕｔの各サイクル区間において、出力信号のエッジ近傍に配置されてよい。なお、基準タイミングは、試験周期毎に一つ指定されるタイミングであってよい。
In the multi-strobe mode, the
試験装置１０は、マルチストローブＭＳＴＲＢに含まれる複数のストローブのそれぞれで、レベル比較結果信号ＳＨ、ＳＬを各々サンプリングする。サンプリングした複数個の論理値から、出力信号のエッジ位置を特定する。試験装置１０は、レベル比較結果信号ＳＨおよびＳＬの双方を、マルチストローブＭＳＴＲＢでサンプリングしたサンプリング信号ＭＦＨおよびＭＦＬを生成する。試験装置１０は、サンプリング信号ＭＦＨおよびＭＦＬのいずれか一方から、出力信号のエッジ位置を算出して、所定の範囲内であるか否かを判定する。これにより、試験装置１０は、出力信号のエッジ位置を特定して、エッジ位置に基づいて良否を判定する。
The
次に、図１に示した試験装置１０の構成および動作を説明する。試験装置１０は、サイト制御部１００、パターン発生部１１０、ＷＦメモリ１９０、波形成形部１２０、試験信号供給部１９２、レベル比較部１９４、エッジストローブ部１４０、マルチストローブ部１６０、結果選択部１８０、および、キャプチャメモリ１９６を備える。
Next, the configuration and operation of the
サイト制御部１００は、試験装置１０を制御する。サイト制御部１００は、例えばワークステーション等であり、使用者等から与えられる試験プログラムに応じて、試験装置１０を制御してよい。例えばサイト制御部１００は、試験プログラムに応じてパターン発生部１１０を動作させてよい。サイト制御部１００は、後述するモード選択部１０２および変換制御部１０４を有する。
The
パターン発生部１１０は、サイト制御部１００から与えられるデータ等に基づいて、試験パターンおよび期待値パターンを生成する。試験パターンは、例えば被試験デバイス２００に入力する試験信号が有するべき論理パターン、被試験デバイス２００に入力する制御信号が有するべき論理パターン、および、試験信号等のタイミング情報等を指定するパターンであってよい。また、期待値パターンは、被試験デバイス２００の出力信号に対する期待値を示すパターンであってよい。
The
ＷＦメモリ１９０は、与えられる試験パターンに対応する論理パターンを出力する。例えばＷＦメモリ１９０は、各アドレスに論理パターンを予め格納して、試験パターンで順次指定されるアドレスの論理パターンを、試験信号の論理パターンとして順次出力してよい。
The
また、ＷＦメモリ１９０は、与えられる期待値パターンを期待値情報に変換する変換部として機能する。ここで期待値情報とは、例えば出力信号の論理値と比較されるべき期待値を含む情報であってよい。また期待値情報は、エッジストローブ部１４０およびマルチストローブ部１６０における信号処理に用いられる情報を含んでよい。例えばＷＦメモリ１９０は、各期待値情報を、各期待値パターンに対応付けて予め格納して、パターン発生部１１０から入力される期待値パターンに対応する期待値情報を出力してよい。
The
波形成形部１２０は、ＷＦメモリ１９０が出力する論理パターンに基づいて、試験信号の波形を成形する。また、波形成形部１２０は、試験パターンに含まれるタイミング情報に基づいて、試験信号のエッジ位置等を定めてよい。また、波形成形部１２０は、ＷＦメモリ１９０が出力する期待値情報を、エッジストローブ部１４０およびマルチストローブ部１６０の少なくとも一方に供給する。波形成形部１２０は、被試験デバイス２００の出力信号のサイクルごとに、期待値情報を供給してよい。
The
試験信号供給部１９２は、波形成形部１２０が出力する試験信号を受け取り、所定の振幅のアナログ電圧に変換して被試験デバイス２００に供給する。試験信号供給部１９２は、試験信号の論理値に応じた電圧を出力するドライバを有してよい。
The test
被試験デバイス２００は、与えられる試験信号に応じて動作して、出力信号を出力する。被試験デバイス２００が半導体メモリの場合には、試験信号で指定されるアドレスに対して書き込み／読み出しの試験を行う。また、被試験デバイス２００が一般的な集積回路の場合には、当該集積回路に対応した試験を行う。
The device under
レベル比較部１９４は、被試験デバイス２００の出力信号の信号レベルと、予め定められた閾値とを比較した比較結果を出力する。例えばレベル比較部１９４は、出力信号の信号レベルが、予め定められた閾値ＶＯＨより大きい場合にＨ論理を示し、閾値ＶＯＨより小さい場合にＬ論理を示すレベル比較結果信号ＳＨを出力してよい。またレベル比較部１９４は、出力信号の信号レベルが、予め定められた閾値ＶＯＬより小さい場合にＨ論理を示し、閾値ＶＯＬより大きい場合にＬ論理を示すレベル比較結果信号ＳＬを出力してよい。ここで、閾値ＶＯＨは、閾値ＶＯＬより大きいとする。これにより、被試験デバイス２００の出力信号のアナログ波形を、２値の論理波形に変換する。
The
エッジストローブ部１４０は、被試験デバイス２００の出力信号に対して、指定された基準タイミングで論理値を取得する。エッジストローブ部１４０は、図２において説明したエッジストローブモードのサンプリング動作を行う。本例のエッジストローブ部１４０は、レベル比較部１９４が出力するレベル比較結果信号ＳＨ、ＳＬを、当該基準タイミングでサンプリングすることにより、当該基準タイミングにおける出力信号の論理値をサンプリングする。エッジストローブ部１４０は、閾値ＶＯＨを用いたレベル比較結果信号ＳＨ、および、閾値ＶＯＬを用いたレベル比較結果信号ＳＬを基準タイミングでサンプリングしたサンプリング信号ＦＨおよびサンプリング信号ＦＬを生成してよい。
The
試験装置１０は、基準タイミング（またはエッジストローブＥＳＴＲＢ）を生成するタイミング発生部（図示なし）を更に備えてよい。また他の例では、エッジストローブ部１４０は、基準タイミングにおける出力信号の論理値に代えて、ＡＤコンバータ等により出力信号の信号レベルを取得してもよい。
The
エッジストローブ部１４０は、取得結果のサンプリング信号と、波形成形部１２０から与えられる期待値情報とに基づいて良否判定する。例えばエッジストローブ部１４０は、サンプリング信号の値が、期待値情報に示される期待値と一致するか否かに基づいて、取得結果の良否を判定してよい。エッジストローブ時における期待値情報は、例えば１ビットデータである。
The
一例として、出力信号の論理値がＨ論理である場合を良品とすると、パターン発生部１１０は、Ｈ論理を示す期待値パターンを出力する。変換部として機能するＷＦメモリ１９０は、当該期待値パターンから、サンプリング信号ＦＨに対する期待値およびサンプリング信号ＦＬに対する期待値を示す期待値情報を生成する。そして、エッジストローブ部１４０は、サンプリング信号ＦＨおよびサンプリング信号ＦＬの双方が期待値と一致した場合に、出力信号の値の取得結果を良と判定する。
As an example, if the logic value of the output signal is H logic, the
マルチストローブ部１６０は、出力信号に対して、基準タイミングを基準として発生した複数のストローブ（以下、マルチストローブと称する）のタイミングで複数点をサンプリングする。例えばマルチストローブ部１６０は、基準タイミングに対する位相差が徐々に変化する複数のストローブのタイミングで、レベル比較部１９４が出力するレベル比較結果信号ＳＨ、ＳＬをサンプリングしてよい。マルチストローブ部１６０は、レベル比較結果信号ＳＨおよびレベル比較結果信号ＳＬをマルチストローブのタイミングでサンプリングしたサンプリング信号ＭＦＨおよびサンプリング信号ＭＦＬを生成してよい。
The
マルチストローブ部１６０は、出力信号の値の取得結果の良否を、波形成形部１２０から与えられる期待値情報に基づいて判定する。マルチストローブ部１６０は、図２において説明したマルチストローブモードのサンプリング動作を行う。一例として、マルチストローブ部１６０は、サンプリング信号ＭＦＨおよびサンプリング信号ＭＦＬのうち、期待値情報により指定されるサンプリング信号を選択する。例えばサンプリング信号ＭＦＨを選択する場合、パターン発生部１１０は、Ｈ論理を示す期待値パターンを出力する。変換部として機能するＷＦメモリ１９０は、当該期待値パターンから、サンプリング信号ＭＦＨを指定する期待値情報を生成する。マルチストローブ時における期待値情報は、マルチストローブ部１６０が１６点をサンプリング取得する構成の場合、例えば４ビットのコードデータである。この４ビットのコードデータは、ＷＦメモリ１９０または波形成形部１２０に、コード値を保持して使用してよい。
The
また、マルチストローブ部１６０は、選択したサンプリング信号から、出力信号のエッジ位置等を算出してよい。そして、マルチストローブ部１６０は、算出したエッジ位置等が、所定の範囲内であるか否かにより、出力信号の値の取得結果の良否を判定する。例えば以上のような処理により、マルチストローブ部１６０は、取得結果の良否を判定できる。
Further, the
このように、パターン発生部１１０が同一の期待値パターンを出力した場合でも、エッジストローブモードで動作するエッジストローブ部１４０で用いるべき期待値情報と、マルチストローブモードで動作するマルチストローブ部１６０で用いるべき期待値情報とは異なる場合がある。このため、変換部として機能するＷＦメモリ１９０は、エッジストローブモードで動作するか、または、マルチストローブモードで動作するかに応じて、期待値情報を切り替えて出力する。
As described above, even when the
本例では、モード選択部１０２が、エッジストローブモードおよびマルチストローブモードの一方を選択する。モード選択部１０２は、使用者等から与えられる試験プログラムに応じて、いずれかのモードを選択してよい。モード選択部１０２は、選択結果を変換制御部１０４および結果選択部１８０に通知する。
In this example, the
変換制御部１０４は、エッジストローブモードおよびマルチストローブモードのいずれが選択されているかに基づいて、変換部として機能するＷＦメモリ１９０に期待値パターンを、エッジストローブ部１４０用の期待値情報、または、マルチストローブ部１６０用の期待値情報のいずれかに変換させる。例えば変換制御部１０４は、モード選択部１０２がエッジストローブモードを選択する場合に、各期待値パターンに対応するエッジストローブ部１４０用の各期待値情報をＷＦメモリ１９０に予め書き込み、マルチストローブモードを選択する場合に、各期待値パターンに対応するマルチストローブ部１６０用の各期待値情報をＷＦメモリ１９０に予め書き込んでよい。
Based on whether the edge strobe mode or the multi-strobe mode is selected, the
これにより、ＷＦメモリ１９０が出力する期待値情報を、モードに応じて切り替えることができる。また、使用しないモードの期待値情報を記憶しないので、ＷＦメモリ１９０の容量を低減することができる。
Thereby, the expected value information output from the
また、変換制御部１０４は、エッジストローブ部１４０用の期待値情報と、マルチストローブ部１６０用の期待値情報として、同一のビット長の期待値情報を、ＷＦメモリ１９０に書き込んでよい。そして、波形成形部１２０は、ＷＦメモリ１９０が出力する期待値情報を、エッジストローブ部１４０およびマルチストローブ部１６０に並列に供給してよい。この場合、選択されたモードに対応しないていないストローブ部も、当該期待値情報に応じた判定結果を出力してよい。ただし、当該期待値情報は、当該ストローブ部に対応していないので、当該ストローブ部は、判定結果を出力せず、または判定結果の各ビットを所定の論理値でマスクしてもよい。
Further, the
結果選択部１８０は、モード選択部１０２によりエッジストローブモードが選択されている場合に、エッジストローブ部１４０が出力する判定結果を選択し、マルチストローブモードが選択されている場合に、マルチストローブ部１６０が出力する判定結果を選択する。このような構成により、選択されていないモードの判定結果を容易に得ることができる。
The
キャプチャメモリ１９６は、結果選択部１８０が選択した判定結果を格納する。また、キャプチャメモリ１９６は、被試験デバイス２００が半導体メモリの場合には、半導体メモリのアドレス空間と同一のメモリ容量を備えて、読み出しする半導体メモリのアドレスに対応するアドレス空間に累積加算するように構成してもよい。以上説明した試験装置１０によれば、小規模な回路構成により、エッジストローブモードおよびマルチストローブモードを有する試験装置を実現することができる。このため、装置コストを低減でき、また、消費電力を低減することができる。
The
図３は、ＷＦメモリ１９０、波形成形部１２０、エッジストローブ部１４０、および、マルチストローブ部１６０間で、期待値情報を伝送する構成の一例を示す図である。本例の試験装置１０は、ＴＧ回路１２２−１、ＴＧ回路１２２−２、タイミング調整用遅延回路１２４−１、１２４−２、１２６−１、１２６−２を更に備える。
FIG. 3 is a diagram illustrating an example of a configuration for transmitting expected value information among the
ＷＦメモリ１９０は、パターン発生部１１０から受け取る期待値パターンに対応する期待値情報を出力する。本例の期待値情報は、ＥＸＰＨ、ＥＸＰＨＺ、ＥＸＰＬ、ＥＸＰＬＺの４ビットを有する。
The
ＴＧ回路１２２−１は、期待値情報のうちの２ビット（ＥＸＰＨ、ＥＸＰＨＺ）を受け取る。また、ＴＧ回路１２２−２は、期待値情報の他の２ビット（ＥＸＰＬ、ＥＸＰＬＺ）を受け取る。それぞれのＴＧ回路１２２は、受け取った２ビットの情報に応じた新たな２ビットの情報を加えた期待値情報を出力する。例えばＴＧ回路１２２−１は、ＥＸＰＨ、ＥＸＰＨＺ、ＯＥＰＮＨ、および、ＳＴＲＢＨの４ビットを出力する。またＴＧ回路１２２−２は、ＥＸＰＬ、ＥＸＰＬＺ、ＯＰＥＮＬ、および、ＳＴＲＢＬの４ビットを出力する。また、ＴＧ回路１２２は、与えられるマスク信号ＭＴＶに応じて、ＯＰＥＮＨ／ＬおよびＳＴＲＢＨ／Ｌのビットを生成してもよい。 The TG circuit 122-1 receives 2 bits (EXPH, EXPHZ) of the expected value information. Further, the TG circuit 122-2 receives the other two bits (EXPL, EXPLZ) of the expected value information. Each TG circuit 122 outputs expected value information obtained by adding new 2-bit information corresponding to the received 2-bit information. For example, the TG circuit 122-1 outputs 4 bits of EXPH, EXPHZ, OEPNH, and STRBH. The TG circuit 122-2 outputs 4 bits of EXPL, EXPLZ, OPENL, and STRBL. Further, the TG circuit 122 may generate the bits of OPENH / L and STRBH / L according to the applied mask signal MTV.
波形成形部１２０は、ＴＧ回路１２２−１および１２２−２が出力する期待値情報の各ビットに応じた波形を出力する。例えば波形成形部１２０は、期待値情報の各ビットに対応して、並列に設けられた複数の出力ポートを有してよい。波形成形部１２０は、期待値情報の各ビットの論理値が１である場合に、当該ビットに対応する出力ポートから一つのパルスを出力してよい。
The
上述したように、エッジストローブ部１４０およびマルチストローブ部１６０は、波形成形部１２０が出力する期待値情報をそれぞれ並列に受け取ってよい。また、エッジストローブ部１４０およびマルチストローブ部１６０は、被試験デバイスの出力信号を並列に受け取り、良否の判定結果を並列に出力してよい。
As described above, the
なお、波形成形部１２０が出力するＳＴＲＢＨおよびＳＴＲＢＬは、エッジストローブ部１４０およびマルチストローブ部１６０における基準タイミングを規定する。例えばＳＴＲＢＨは、レベル比較結果信号ＳＨをサンプリングする基準タイミングを規定してよく、ＳＴＲＢＬは、レベル比較結果信号ＳＬをサンプリングする基準タイミングを規定してよい。本例の波形成形部１２０は、基準タイミングを発生して各ストローブ部に供給するタイミング発生部としての機能を有する。
Note that STRBH and STRBL output by the
タイミング調整用遅延回路１２４−１、１２４−２、１２６−１、１２６−２は、エッジストローブ部１４０およびマルチストローブ部１６０に入力されるＳＴＲＢＨおよびＳＴＲＢＬを、それぞれ独立に遅延させることにより、各ストローブ部における各レベル比較結果信号ＳＨ、ＳＬに対する基準タイミングを調整する。
The timing adjustment delay circuits 124-1, 124-2, 126-1 and 126-2 each delay the STRBH and STRBL input to the
これらタイミング調整用遅延回路１２４およびタイミング調整用遅延回路１２６を遅延させる遅延情報は、波形成形部１２０の内部にタイミング情報として予め備えてよい。波形成形部１２０の内部に備えるタイミング情報は、例えばメモリにより複数組備えていて、パターン発生部１１０から受けるタイミングセット信号ＴＳ（図示なし）により切り替えることで、タイミング調整用遅延回路１２４およびタイミング調整用遅延回路１２６の遅延量をリアルタイムに設定してよい。
The delay information for delaying the timing adjustment delay circuit 124 and the timing adjustment delay circuit 126 may be provided in advance in the
これにより、図２に示すエッジストローブＥＳＴＲＢおよびマルチストローブＭＳＴＲＢのストローブタイミングは、タイミングセット信号ＴＳによって、リアルタイムに設定することができる。また、エッジストローブモードおよびマルチストローブモードの両方のストローブ動作を選択的に切り替えて試験実施できるので、半導体メモリから多様な集積回路までを容易に試験できる。 Thereby, the strobe timing of the edge strobe ESTRB and the multi-strobe MSTRB shown in FIG. 2 can be set in real time by the timing set signal TS. In addition, since the strobe operation in both the edge strobe mode and the multi-strobe mode can be selectively switched, the test can be easily performed from a semiconductor memory to various integrated circuits.
図４は、エッジストローブ部１４０の構成の一例を示す図である。エッジストローブ部１４０は、タイミング比較部１４２−１、タイミング比較部１４２−２、論理比較部１４４、結果遅延部１４６−１、および、結果遅延部１４６−２を有する。
FIG. 4 is a diagram illustrating an example of the configuration of the
タイミング比較部１４２−１は、レベル比較結果信号ＳＨの論理値ＦＨを、ＳＴＲＢＨのパルスに応じて取得する。また、タイミング比較部１４２−２は、レベル比較結果信号ＳＬの論理値ＦＬを、ＳＴＲＢＬのパルスに応じて取得する。タイミング比較部１４２−１およびタイミング比較部１４２−２は、入力されるＯＰＥＮＨまたはＯＰＥＮＬがＬ論理を示すことを条件として、レベル比較結果信号ＳＨ、ＳＬの論理値を取り込んでよい。また、タイミング比較部１４２−１およびタイミング比較部１４２−２は、レベル比較結果信号ＳＨ、ＳＬを信号入力端子に受け取り、ＳＴＲＢＨ／Ｌをクロック入力端子に受け取るフリップフロップであってよい。 The timing comparison unit 142-1 acquires the logical value FH of the level comparison result signal SH in accordance with the STRBH pulse. In addition, the timing comparison unit 142-2 acquires the logical value FL of the level comparison result signal SL in accordance with the STRBL pulse. The timing comparison unit 142-1 and the timing comparison unit 142-2 may take in the logical values of the level comparison result signals SH and SL on condition that the input OPENH or OPENL indicates L logic. Further, the timing comparison unit 142-1 and the timing comparison unit 142-2 may be flip-flops that receive the level comparison result signals SH and SL at signal input terminals and receive STRBH / L at a clock input terminal.
論理比較部１４４は、タイミング比較部１４２−１およびタイミング比較部１４２−２が取得した論理値ＦＨ、ＦＬが、期待値情報ＥＸＰＨ、ＥＸＰＨＺ、ＥＸＰＬ、ＥＸＰＬＺで規定される論理値に一致するか否かを判定して、論理比較結果信号ＨＲおよびＬＲを出力する。
The
結果遅延部１４６は、エッジストローブ部１４０から出力される判定結果（論理比較結果信号ＨＲ／ＬＲ）を遅延させて、結果選択部１８０に入力する。結果遅延部１４６は、生成すべき遅延量に応じた数のフリップフロップが縦続接続された回路であってよい。結果遅延部１４６の各フリップフロップには、試験装置１０の動作周期を規定する基準クロックが入力されてよい。これにより、基準クロックの周期の整数倍の遅延を生成できる。
The result delay unit 146 delays the determination result (logic comparison result signal HR / LR) output from the
図２において説明したように、エッジストローブ部１４０と、マルチストローブ部１６０とでは、入力されるレベル比較結果信号ＳＨ、ＳＬに対する処理が異なる。このため、エッジストローブ部１４０およびマルチストローブ部１６０における処理時間が異なり、それぞれの判定結果が結果選択部１８０に同時に入力されない場合がある。結果遅延部１４６は、それぞれの判定結果が、結果選択部１８０に同時に入力されるように、エッジストローブ部１４０から出力される判定結果を、処理時間の差分を相殺するように遅延させてよい。
As described with reference to FIG. 2, the
図５は、期待値パターンと、エッジストローブモードにおける期待値情報との対応の一例を示す図である。エッジストローブモードにおいてパターン発生部１１０は、期待値パターンとしてＬ、Ｈ、Ｚ、Ｘ、ＺＩＮＶ、Ｔｒのいずれかを示すパターンを生成する。パターン発生部１１０は、４ビットのデータで、当該期待値パターンを出力してよい。
FIG. 5 is a diagram illustrating an example of a correspondence between an expected value pattern and expected value information in the edge strobe mode. In the edge strobe mode, the
例えば期待値パターンＬは、出力信号の論理値がＬであることを判定するべき期待値である。論理比較部１４４は、出力信号の論理値がＬで無い場合に、"１"のフェイルを示す論理比較結果信号ＬＲを出力してよい。論理比較部１４４は、出力信号の論理値がＬであるか否かを、論理値ＦＬに基づいて判定してよい。また、期待値パターンがＬの場合、論理比較部１４４は、論理値ＦＨにかかわらず、"０"を示す論理比較結果信号ＨＲを出力してよい。論理比較部１４４は、論理値ＦＨ、ＦＬ、期待値情報ＥＸＰＨ、ＥＸＰＨＺ、ＥＸＰＬ、ＥＸＰＬＺを論理演算することにより、論理比較結果信号ＨＲ、ＬＲを生成する。ＷＦメモリ１９０は、当該期待値パターンに対して、論理比較部１４４を上述したように動作させる期待値情報ＥＸＰＨ、ＥＸＰＨＺ、ＥＸＰＬ、ＥＸＰＬＺを出力する。
For example, the expected value pattern L is an expected value for determining that the logical value of the output signal is L. When the logical value of the output signal is not L, the
また、期待値パターンＨは、出力信号の論理値がＨであることを判定するべき期待値である。論理比較部１４４は、出力信号の論理値がＨで無い場合に、"１"のフェイルを示す論理比較結果信号ＨＲを出力してよい。論理比較部１４４は、出力信号の論理値がＨであるか否かを、論理値ＦＨに基づいて判定してよい。また、期待値パターンがＨの場合、論理比較部１４４は、論理値ＦＬにかかわらず、"０"を示す論理比較結果信号ＬＲを出力してよい。この場合においても、ＷＦメモリ１９０は、当該期待値パターンに対して、論理比較部１４４を上述したように動作させる期待値情報ＥＸＰＨ、ＥＸＰＨＺ、ＥＸＰＬ、ＥＸＰＬＺを出力する。
The expected value pattern H is an expected value for determining that the logical value of the output signal is H. When the logical value of the output signal is not H, the
また、期待値パターンＸは、出力信号の論理値にかかわらず、"０"のドントケアを示す論理比較結果信号ＨＲおよびＬＲを出力すべき期待値である。この場合、論理比較部１４４は、論理値ＦＨおよびＦＬにかかわらず、"０"を示す論理比較結果信号ＨＲおよびＬＲを出力する。この場合においても、ＷＦメモリ１９０は、当該期待値パターンに対して、論理比較部１４４を上述したように動作させる期待値情報ＥＸＰＨ、ＥＸＰＨＺ、ＥＸＰＬ、ＥＸＰＬＺを出力する。
The expected value pattern X is an expected value to which the logical comparison result signals HR and LR indicating “0” don't care should be output regardless of the logical value of the output signal. In this case, the
また、期待値パターンＺ、ＺＩＮＶは、被試験デバイス２００の出力インピーダンスが所定の状態であることを判定するべき期待値である。また、期待値Ｔｒは、出力信号のエッジをサンプリングしたことを判定するべき期待値である。これらの場合も、ＷＦメモリ１９０は、当該期待値パターンに対して、論理比較部１４４を当該期待値パターンに応じて動作させる期待値情報ＥＸＰＨ、ＥＸＰＨＺ、ＥＸＰＬ、ＥＸＰＬＺを出力する。
Further, the expected value patterns Z and ZINV are expected values for determining that the output impedance of the device under
また、波形成形部１２０は、与えられる期待値情報に基づいて、図５に示すようなＳＴＲＢＨ／Ｌ、ＯＰＥＮＨ／Ｌを生成してよい。このような動作により、エッジストローブ部１４０は、エッジストローブモードの処理を行うことができる。
Further, the
図６は、マルチストローブ部１６０の構成の一例を示す図である。マルチストローブ部１６０は、サンプリング部１６２、エンコーダ１７０、インバータ１７２、論理積回路１７４、選択部１７６、および、判定部１７８を有する。なお、マルチストローブ部１６０は、サンプリング部１６２、エンコーダ１７０、インバータ１７２、および、論理積回路１７４を、レベル比較結果信号ＳＨおよびＳＬのそれぞれに対して有するが、図６において、レベル比較結果信号ＳＬに対するサンプリング部１６２、エンコーダ１７０、および、インバータ１７２を省略して示す。
FIG. 6 is a diagram illustrating an example of the configuration of the
サンプリング部１６２は、ｎ個（ｎは２以上の整数）の出力信号側遅延回路１６４、ｎ個のストローブ側遅延回路１６６、ｎ個の取得部１６８を有する。ｎ個の出力信号側遅延回路１６４は、縦続接続されて設けられ、出力信号（本例ではレベル比較結果信号ＳＨ／ＳＬ）を順次遅延させる。それぞれの出力信号側遅延回路１６４の遅延量は略同一であってよい。サンプリング部１６２は、レベル比較結果信号ＳＨを受け取り、略一定時間間隔でサンプリングしたｎ個のサンプリングデータを出力する。
The
複数のストローブ側遅延回路１６６は、複数の出力信号側遅延回路１６４と一対一に対応して設けられる。また、複数のストローブ側遅延回路１６６は、縦続接続されて設けられ、入力されるストローブ信号ＳＴＲＢＨ／Ｌ（基準タイミング）を順次遅延させる。それぞれのストローブ側遅延回路１６６の遅延量は略同一であってよい。ただし、出力信号側遅延回路１６４およびストローブ側遅延回路１６６の遅延量は異なる。レベル比較結果信号ＳＨ、ＳＬおよびストローブ信号の位相差が徐々に変化するように遅延設定することで、レベル比較結果信号ＳＨを略一定時間間隔でサンプリングできる。
The plurality of strobe
複数の取得部１６８は、複数の出力信号側遅延回路１６４と一対一に対応して設けられる。それぞれの取得部１６８は、対応する出力信号側遅延回路１６４が出力するレベル比較結果信号ＳＨ、ＳＬの論理値を、対応するストローブ側遅延回路が出力するストローブ信号のタイミングで取得する。それぞれの取得部１６８は、フリップフロップであってよい。
The plurality of
このような構成により、出力信号側遅延回路１６４と、ストローブ側遅延回路１６６との遅延差に応じて徐々に位相をシフトさせた複数のストローブで、レベル比較結果信号ＳＨ、ＳＬの論理値を取得することができる。このため、取得する論理値が遷移する取得部１６８の位置から、出力信号のエッジ位置を検出できる。それぞれの取得部１６８が出力する論理値は、ｎ個のサンプリングデータとしてエンコーダ１７０に入力される。
With such a configuration, the logical values of the level comparison result signals SH and SL are acquired with a plurality of strobes whose phases are gradually shifted according to the delay difference between the output signal
エンコーダ１７０は、ｎ個のサンプリングデータにおいて論理値が遷移するビット位置を、２進数で示すエンコードデータに変換する。具体的には、エンコーダ１７０は、サンプリングデータを受け取り、ｎビットレジスタでリタイミングすることでパラレルデータに変換した後、２進数のエンコードデータに変換して出力する。当該エンコードデータにより、出力信号のエッジ位置がコード値として特定できる。例えば、ｎが１５である場合、エンコーダ１７０は、４ビットのエンコードデータを出力する。
The
論理積回路１７４−１は、エンコーダ１７０が出力するエンコードデータと、インバータ１７２が出力する論理値との論理積を出力する。つまり、論理積回路１７４−１は、インバータ１７２がＬ論理を出力する場合、エンコードデータを"０"として出力する。
The AND circuit 174-1 outputs a logical product of the encoded data output from the
インバータ１７２は、波形成形部１２０が出力する期待値情報のうち、予め定められた１ビットを反転して出力する。本例のインバータ１７２は、期待値情報のＥＸＰＨＺ（ＥＸＰＬＺ）のビットを反転して出力する。例えば、インバータ１７２は、期待値情報のＥＸＰＨＺが"１"の場合、レベル比較結果信号ＳＨに対応するエンコードデータを用いて良否判定を行わないように、論理積回路１７４−１が出力するデータを"０"にマスクする。
The
選択部１７６は、論理積回路１７４−１および論理積回路１７４−２が出力するエンコードデータのいずれかを選択して出力する。選択部１７６は、波形成形部１２０が出力する期待値情報のうち、ＥＸＰＨ／Ｌのビットに基づいてエンコードデータを選択する。選択部１７６は、ＥＸＰＨ／Ｌのうち、所定の論理値を示すビットに対応するエンコードデータを選択してよい。
The
判定部１７８は、選択部１７６が出力するエンコードデータに基づいて、出力信号の測定結果の良否を判定する。例えば判定部１７８は、エンコードデータのコード値と、比較用コード値とを比較した結果に基づいて良否を判定してよい。
The
図７は、期待値パターンと、マルチストローブモードにおける期待値情報との対応の一例を示す図である。ただし、図７においては、ＷＦメモリ１９０が格納する期待値情報ＥＸＰＨＺ、ＥＸＰＨ、ＥＸＰＬＺ、ＥＸＰＬのうち、ＥＸＰＨＺ、ＥＸＰＨを示す。ＷＦメモリ１９０は、ＥＸＰＬＺおよびＥＸＰＬとして、ＥＸＰＨＺおよびＥＸＰＬと同一の情報を格納してよい。
FIG. 7 is a diagram illustrating an example of a correspondence between an expected value pattern and expected value information in the multi-strobe mode. However, FIG. 7 shows EXPHZ and EXPH among the expected value information EXPHZ, EXPH, EXPLZ and EXPL stored in the
マルチストローブモードにおいてパターン発生部１１０は、期待値パターンとしてＬ、Ｈ、Ｘのいずれかを示すパターンを生成する。パターン発生部１１０は、当該期待値パターンを２ビットのデータで出力してよい。ただし、ＥＸＰＬＺおよびＥＸＰＬについても同様に２ビットのデータを出力するので、パターン発生部１１０は、エッジストローブモードと同様に４ビットの期待値パターンを出力する。また、図３に示したＴＧ回路１２２−１は、与えられるマスク信号ＭＴＶと、ＥＸＰＨＺおよびＥＸＰＨとに基づいて、ＳＴＲＢＨおよびＯＰＥＮＨを生成する。
In the multi-strobe mode, the
期待値パターンＬは、例えば選択部１７６において、レベル比較結果信号ＳＬに対するエンコードデータを選択して良否判定を行うことを示す。また、期待値パターンＨは、選択部１７６において、レベル比較結果信号ＳＨに対するエンコードデータを選択して良否判定を行うことを示す。また、期待値パターンＸは、いずれのエンコードデータについても、良否判定を行わないことを示す。
The expected value pattern L indicates that, for example, the
マスク信号がＨ論理である場合、ＴＧ回路１２２は、ＳＴＲＢビットとしてＬ論理を出力して、ＯＰＥＮビットとしてＨ論理を出力する。これにより、マルチストローブ部１６０には基準タイミングが入力されず、更に、インバータ１７２により論理積回路１７４の出力がマスクされるので、マルチストローブ部１６０は、エンコードデータに基づく良否判定を行わない。
When the mask signal is H logic, the TG circuit 122 outputs L logic as the STRB bit and outputs H logic as the OPEN bit. As a result, the reference timing is not input to the
また、期待値パターンがＸである場合も、ＴＧ回路１２２は、ＳＴＲＢビットとしてＬ論理を出力して、ＯＰＥＮビットとしてＨ論理を出力する。これにより、マルチストローブ部１６０は、エンコードデータに基づく良否判定を行わない。このとき、ＷＦメモリ１９０は、期待値情報として、ＴＧ回路１２２に上述した動作を行わせるデータを出力する。本例のＷＦメモリ１９０は、係る場合に例えばＥＸＰＨＺ＝１を出力して、ＥＸＰＨとして任意のデータを出力する。
Also, when the expected value pattern is X, the TG circuit 122 outputs L logic as the STRB bit and H logic as the OPEN bit. Thereby, the
また、期待値パターンがＬまたはＨである場合、本例のＷＦメモリ１９０は、ＥＸＰＨＺ＝０を出力し、ＥＸＰＨとして、期待値に応じたデータを出力する。このときＴＧ回路１２２は、ＳＴＲＢビットとしてＨ論理を出力して、ＯＰＥＮビットとしてＬ論理を出力する。これにより、マルチストローブ部１６０は、期待値情報に対応するエンコードデータを選択して良否判定を行うことができる。
When the expected value pattern is L or H, the
以上のように、エッジストローブ部１４０およびマルチストローブ部１６０に入力すべき期待値情報は、期待値パターンのビットパターンが同一であっても異なる場合がある。本例の試験装置１０は、エッジストローブモードまたはマルチストローブモードのいずれのモードで動作するかに応じて、ＷＦメモリ１９０が格納する期待値情報を変更するので、各モードに適した期待値情報を、エッジストローブ部１４０およびマルチストローブ部１６０に供給することができる。
As described above, the expected value information to be input to the
図８は、試験装置１０の他の構成例を示す図である。本例の試験装置１０は、図１に関連して説明した試験装置１０の構成に対して、エッジストローブ部１４０を備えない点で相違する。他の構成は、図１に関連して説明した試験装置１０の構成と同一であってよい。
FIG. 8 is a diagram illustrating another configuration example of the
本例の試験装置１０は、エッジストローブモードおよびマルチストローブモードのいずれが選択されている場合も、マルチストローブ部１６０において、出力信号の値を取得する。マルチストローブ部１６０は、図６に関連して説明した構成を有してよい。なお、本例においてもＷＦメモリ１９０は、エッジストローブモードおよびマルチストローブモードのいずれが選択されているかに応じて、期待値パターンを各モード用の期待値情報に変換して出力する。
The
結果選択部１８０は、エッジストローブモードおよびマルチストローブモードのいずれが選択されているかに応じて、マルチストローブ部１６０から受け取るデータに対して異なる処理を行う。マルチストローブモードの場合、結果選択部１８０は、マルチストローブ部１６０から受け取った判定結果を、そのままキャプチャメモリ１９６に出力してよい。また、マルチストローブモードの場合、結果選択部１８０は、マルチストローブ部１６０から受け取った判定結果のうち、予め定められたストローブに対応する判定結果を選択して、キャプチャメモリ１９６に出力してよい。
The
図９は、図８に関連して説明した試験装置１０の動作例を説明する図である。本例において、エッジストローブモードで出力信号の値を取得すべきタイミングは、それぞれの試験周期における複数のストローブのうち、４番目のストローブのタイミングに対応する。
FIG. 9 is a diagram illustrating an operation example of the
上述したように、マルチストローブモードにおいては、結果選択部１８０は、マルチストローブ部１６０から受け取った判定結果を、そのままキャプチャメモリ１９６に出力してよい。エッジストローブモードにおいて本例の結果選択部１８０は、それぞれのマルチストローブのうち、４番目のストローブに対応する判定結果を選択して、キャプチャメモリ１９６に出力してよい。結果選択部１８０は、それぞれのマルチストローブにおいて同一順番のストローブを選択してよく、それぞれのマルチストローブにおいて異なる順番のストローブを選択してもよい。
As described above, in the multi-strobe mode, the
このような構成により、試験装置１０は、図１に関連して説明したエッジストローブ部１４０を備えずに、エッジストローブモードおよびマルチストローブモードの双方で動作することができる。このため、試験装置１０の回路規模を低減することができる。
With such a configuration, the
また、図１から図９に関連して説明した試験装置１０において、マルチストローブ部１６０は、ストローブに応じて取得した出力信号の値を出力してもよい。この場合、結果選択部１８０が期待値情報を受け取り、出力信号の値と、期待値情報とを比較してよい。
In the
例えば図８に示した試験装置１０のエッジストローブモードでは、結果選択部１８０は、マルチストローブ部１６０から受け取った値のうち、各マルチストローブにおいて予め定められたストローブに対応する値と、期待値情報とを比較した判定結果を出力する。また、図８に示した試験装置１０のマルチストローブモードでは、結果選択部１８０は、マルチストローブ部１６０から受け取ったそれぞれの値と、期待値情報とを比較した判定結果を出力する。
For example, in the edge strobe mode of the
また、図１から図９に関連して説明した試験装置１０を用いた試験方法は、半導体回路等の電子デバイスを製造する製造方法に適用することができる。例えば当該製造方法は、電子デバイスを形成する段階と、形成した電子デバイスを図１から図９に関連して説明した方法で試験する段階と、電子デバイスの試験結果に基づいて良品の電子デイバスを選別、及び／又は電気的特性別にランク分けすることにより電子デバイスを製造する段階とを備える。また、当該製造方法は、電子デバイスの試験結果に基づいて、不良品及び／又は規格外のランク品の電子デイバスを排除することにより、電子デバイスを製造する段階を備えてもよい。
Further, the test method using the
図１０は、コンピュータ１９００の構成の一例を示す図である。コンピュータ１９００は、与えられるプログラムに基づいて、図１から図９において説明した試験装置１０または試験装置１０の一部の構成として機能する。例えばコンピュータ１９００は、サイト制御部１００として機能してよい。この場合、コンピュータ１９００は、図１から図９に関連して説明したパターン発生部１１０、ＷＦメモリ１９０、波形成形部１２０、試験信号供給部１９２、レベル比較部１９４、エッジストローブ部１４０、マルチストローブ部１６０、結果選択部１８０、およびキャプチャメモリ１９６を制御してよい。また、コンピュータ１９００に与えられるプログラムは、コンピュータ１９００を、図１から図９において説明したモード選択部１０２および変換制御部１０４として機能させてよい。
FIG. 10 is a diagram illustrating an example of the configuration of the
本実施形態に係るコンピュータ１９００は、ＣＰＵ周辺部、入出力部、及びレガシー入出力部を備える。ＣＰＵ周辺部は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有する。入出力部は、Ｉ／Ｏコントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェース２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する。レガシー入出力部は、Ｉ／Ｏコントローラ２０８４に接続されるＲＯＭ２０１０、ＦＤドライブ２０５０、及びＩ／Ｏチップ２０７０を有する。
A
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
The
Ｉ／Ｏコントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェース２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェース２０３０は、ネットワークを介して他の装置と通信する。例えば通信インターフェース２０３０は、パターン発生部１１０、ＷＦメモリ１９０、結果選択部１８０、およびキャプチャメモリ１９６等とデータを受け渡してよい。
The I /
ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
The
また、Ｉ／Ｏコントローラ２０８４には、ＲＯＭ２０１０と、ＦＤドライブ２０５０、及びＩ／Ｏチップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。ＦＤドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。Ｉ／Ｏチップ２０７０は、ＦＤドライブ２０５０、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。
The I /
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
A program provided to the
当該プログラムは、コンピュータ１９００にインストールされる。当該プログラムは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、前述したサイト制御部１００として機能させる。
The program is installed in the
以上に示したプログラムは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ、ＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク、インターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
The program shown above may be stored in an external recording medium. As the recording medium, in addition to the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. Various modifications or improvements can be added to the above embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
以上説明したように、本発明の実施形態によれば、エッジストローブモードおよびマルチストローブモードの両方の機能を有する試験装置を実現することができる。また、ＷＦメモリ１９０の容量を低減すること等により、当該試験装置を低コストで実現することができる。
As described above, according to the embodiment of the present invention, it is possible to realize a test apparatus having both functions of the edge strobe mode and the multi-strobe mode. In addition, by reducing the capacity of the
Claims (13)
前記試験装置は、順次指定された基準タイミングにおける前記被試験デバイスの出力信号の値の良否を期待値情報に基づいて判定するエッジストローブモード、および、それぞれの前記基準タイミングを基準として発生された、前記基準タイミング毎の複数のストローブにおける前記出力信号の値の良否を期待値情報に基づいて判定するマルチストローブモードの２つの動作モードを有し、
前記エッジストローブモードおよび前記マルチストローブモードのいずれが選択されているかに基づいて、与えられる期待値パターンをエッジストローブモード用の期待値情報またはマルチストローブモード用の期待値情報のいずれかに変換させる変換制御部を備える試験装置。A test apparatus for testing a device under test,
The test apparatus is generated with reference to the edge strobe mode for determining the quality of the output signal value of the device under test at the sequentially designated reference timing based on expected value information, and the respective reference timings. Having two operation modes of a multi-strobe mode for determining the quality of the value of the output signal in a plurality of strobes for each reference timing based on expected value information;
Conversion that converts a given expected value pattern into expected value information for edge strobe mode or expected value information for multi-strobe mode based on whether the edge strobe mode or the multi-strobe mode is selected A test apparatus including a control unit.
前記エッジストローブモード、または、前記マルチストローブモードの一方を選択するモード選択部と
を更に備え、
前記変換制御部は、前記モード選択部が前記エッジストローブモード、または、前記マルチストローブモードのいずれを選択しているかに基づいて、前記変換部に、前記期待値パターンを前記エッジストローブモード用の期待値情報、または、前記マルチストローブモード用の期待値情報のいずれかに変換させる
請求項１に記載の試験装置。A conversion unit for converting the expected value pattern to be given into the expected value information and outputting the expected value information;
A mode selection unit that selects one of the edge strobe mode or the multi-strobe mode;
The conversion control unit, based on whether the mode selection unit selects the edge strobe mode or the multi-strobe mode, causes the conversion unit to send the expected value pattern to the expectation for the edge strobe mode. The test apparatus according to claim 1, wherein the value is converted into either value information or expected value information for the multi-strobe mode.
前記変換制御部は、前記モード選択部が前記エッジストローブモードを選択する場合に、各期待値パターンに対応する前記エッジストローブモード用の各期待値情報をメモリに予め書き込み、前記マルチストローブモードを選択する場合に、各期待値パターンに対応する前記マルチストローブモード用の各期待値情報を前記メモリに予め書き込む
請求項２に記載の試験装置。The conversion unit stores the expected value pattern and the expected value information in association with each other, and outputs the expected value information corresponding to the expected value pattern that is input,
When the mode selection unit selects the edge strobe mode, the conversion control unit previously writes each expected value information for the edge strobe mode corresponding to each expected value pattern into a memory, and selects the multi-strobe mode. 3. The test apparatus according to claim 2, wherein in the case of performing, each expected value information for the multi-strobe mode corresponding to each expected value pattern is written in the memory in advance.
請求項３に記載の試験装置。The conversion control unit writes the expected value information having the same bit length in the memory as the expected value information for the edge strobe mode and the expected value information for the multi-strobe mode. Test equipment.
前記出力信号の値を、それぞれの前記基準タイミングを基準として発生された、前記基準タイミング毎の複数のストローブのタイミングで取得し、取得した結果の良否を前記期待値情報に基づいて判定するマルチストローブ部と
を更に備える請求項４に記載の試験装置。An edge strobe unit that acquires the value of the output signal at a designated reference timing, and determines the quality of the acquired result based on given expected value information;
A multi-strobe that obtains the value of the output signal at the timing of a plurality of strobes for each reference timing generated based on each of the reference timings, and determines the quality of the obtained result based on the expected value information The test apparatus according to claim 4, further comprising: a section.
前記試験装置は、
前記エッジストローブモードが選択されている場合に、前記エッジストローブ部からの前記判定結果を選択し、前記マルチストローブモードが選択されている場合に、前記マルチストローブ部からの前記判定結果を選択する結果選択部と、
前記結果選択部が選択した前記判定結果を格納するキャプチャメモリと
を更に備える請求項５に記載の試験装置。The edge strobe unit and the multi-strobe unit receive the output signal of the device under test in parallel, receive the expected value information from the memory in parallel, and determine the result of comparing the output signal and the expected value information in parallel Output to
The test apparatus comprises:
A result of selecting the determination result from the edge strobe unit when the edge strobe mode is selected, and selecting the determination result from the multi-strobe unit when the multi-strobe mode is selected. A selection section;
The test apparatus according to claim 5, further comprising: a capture memory that stores the determination result selected by the result selection unit.
請求項６に記載の試験装置。The test apparatus according to claim 6, further comprising a result delay unit that delays the determination result output from the edge strobe unit and inputs the determination result to the result selection unit.
縦続接続され、出力信号を順次遅延させる複数の出力信号側遅延回路と、
前記複数の出力信号側遅延回路に一対一に対応して縦続接続され、それぞれ対応する前記出力信号側遅延回路とは異なる遅延量で基準タイミングを順次遅延させる複数のストローブ側遅延回路と、
前記複数の出力信号側遅延回路に対応して設けられ、対応する前記出力信号側遅延回路から出力される遅延された前記出力信号を、当該出力信号側遅延回路に対応して設けられた前記ストローブ側遅延回路から出力される遅延された前記基準タイミングで取得する複数の取得部と
を有し、
前記基準タイミングを発生し、前記マルチストローブ部に供給するタイミング発生部と、
前記タイミング発生部が発生した前記基準タイミングを遅延させて前記エッジストローブ部に供給するタイミング調整用遅延回路と
を更に備える請求項５に記載の試験装置。The multi-strobe section is
A plurality of output signal side delay circuits that are cascaded and sequentially delay the output signal;
A plurality of strobe side delay circuits that are cascade-connected in a one-to-one correspondence with the plurality of output signal side delay circuits, and sequentially delay reference timing with a delay amount different from the corresponding output signal side delay circuits,
The strobe provided corresponding to the plurality of output signal side delay circuits and outputting the delayed output signal output from the corresponding output signal side delay circuit corresponding to the output signal side delay circuit. A plurality of acquisition units for acquiring at the reference timing delayed from the side delay circuit,
A timing generator for generating the reference timing and supplying the reference timing to the multi-strobe unit;
The test apparatus according to claim 5, further comprising: a timing adjustment delay circuit that delays the reference timing generated by the timing generation unit and supplies the delayed timing to the edge strobe unit.
前記マルチストローブモードが選択されている場合に、前記マルチストローブ部が前記基準タイミング毎に複数の前記ストローブで取得した値と前記期待値情報とを比較した結果を出力し、前記エッジストローブモードが選択されている場合に、前記マルチストローブ部が前記基準タイミング毎に取得した値のうち、予め定められた前記ストローブに対応する値と前記期待値情報とを比較した結果を出力する結果選択部と
を更に備える請求項１から４のいずれかに記載の試験装置。A multi-strobe unit that acquires the value of the output signal at a timing of a plurality of different strobes generated with reference to a designated reference timing;
When the multi-strobe mode is selected, the multi-strobe unit outputs a result of comparing the value acquired by the plurality of strobes at the reference timing with the expected value information, and the edge strobe mode is selected. A result selection unit that outputs a result of comparing the expected value information with a value corresponding to the predetermined strobe among the values acquired by the multi-strobe unit at each reference timing. The test apparatus according to claim 1, further comprising:
前記結果選択部は、前記エッジストローブモードが選択されている場合に、前記マルチストローブ部から受け取った前記判定結果のうち、予め定められた前記ストローブに対応する前記判定結果を選択して出力する
請求項９に記載の試験装置。The multi-strobe unit outputs a determination result obtained by comparing a value acquired by a plurality of the strobes and the expected value information for each reference timing,
The result selection unit selects and outputs the determination result corresponding to the predetermined strobe among the determination results received from the multi-strobe unit when the edge strobe mode is selected. Item 10. The test apparatus according to Item 9.
前記結果選択部は、前記エッジストローブモードが選択されている場合に、前記マルチストローブ部から受け取った値のうち、予め定められた前記ストローブに対応する値と、前記期待値情報とを比較した判定結果を出力する
請求項９に記載の試験装置。The multi-strobe unit outputs a value acquired by a plurality of the strobes for each reference timing,
When the edge strobe mode is selected, the result selection unit compares the expected value information with a value corresponding to the predetermined strobe among the values received from the multi-strobe unit. The test apparatus according to claim 9, which outputs a result.
順次指定された基準タイミングにおける前記被試験デバイスの出力信号の値の良否を期待値情報に基づいて判定するエッジストローブモード、および、それぞれの前記基準タイミングを基準として発生された、前記基準タイミング毎の複数のストローブにおける前記出力信号の値の良否を期待値情報に基づいて判定するマルチストローブモードの２つの動作モードを有し、
前記エッジストローブモードおよび前記マルチストローブモードのいずれが選択されているかに基づいて、与えられる期待値パターンをエッジストローブモード用の期待値情報またはマルチストローブモード用の期待値情報のいずれかに変換させる試験方法。A test method for testing a device under test,
Edge strobe mode for determining the quality of the output signal value of the device under test at the sequentially designated reference timing based on expected value information, and each reference timing generated based on each of the reference timings Having two operation modes of a multi-strobe mode for determining the quality of the value of the output signal in a plurality of strobes based on expected value information;
A test for converting a given expected value pattern into expected value information for edge strobe mode or expected value information for multi-strobe mode based on whether the edge strobe mode or the multi-strobe mode is selected Method.
前記電子デバイスを形成する段階と、
請求項１２に記載の試験方法により、前記電子デバイスを試験する段階と、
前記電子デバイスの試験結果に基づいて、良品の前記電子デバイスを選別、及び／又は電気的特性別にランク分けすることにより、前記電子デバイスを製造する段階と
を備える製造方法。A manufacturing method for manufacturing an electronic device, comprising:
Forming the electronic device;
Testing the electronic device according to the test method of claim 12;
A method of manufacturing the electronic device by selecting a non-defective electronic device based on a test result of the electronic device and / or ranking according to electrical characteristics.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009529014A JP5119255B2 (en) | 2007-08-20 | 2008-08-13 | Test apparatus, test method, and manufacturing method |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2007/066104 WO2009025020A1 (en) | 2007-08-20 | 2007-08-20 | Tester, test method, and manufacturing method |
| JPPCT/JP2007/066104 | 2007-08-20 | ||
| PCT/JP2008/064544 WO2009025227A1 (en) | 2007-08-20 | 2008-08-13 | Test device, test method, and manufacturing method |
| JP2009529014A JP5119255B2 (en) | 2007-08-20 | 2008-08-13 | Test apparatus, test method, and manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009025227A1 JPWO2009025227A1 (en) | 2010-11-25 |
| JP5119255B2 true JP5119255B2 (en) | 2013-01-16 |
Family
ID=47693091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009529014A Expired - Fee Related JP5119255B2 (en) | 2007-08-20 | 2008-08-13 | Test apparatus, test method, and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5119255B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1164455A (en) * | 1997-08-19 | 1999-03-05 | Yokogawa Electric Corp | Digital comparator |
| JP2001021624A (en) * | 1999-07-07 | 2001-01-26 | Fujitsu Ltd | Test data generation system and method therefor and record medium recording test data generation program |
| JP2001183430A (en) * | 1999-12-24 | 2001-07-06 | Nec Corp | Method and system for testing semiconductor device, and recording medium |
| JP2004264046A (en) * | 2003-02-04 | 2004-09-24 | Advantest Corp | Detector, detection method, and program |
| US20050219937A1 (en) * | 2002-10-01 | 2005-10-06 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
-
2008
- 2008-08-13 JP JP2009529014A patent/JP5119255B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1164455A (en) * | 1997-08-19 | 1999-03-05 | Yokogawa Electric Corp | Digital comparator |
| JP2001021624A (en) * | 1999-07-07 | 2001-01-26 | Fujitsu Ltd | Test data generation system and method therefor and record medium recording test data generation program |
| JP2001183430A (en) * | 1999-12-24 | 2001-07-06 | Nec Corp | Method and system for testing semiconductor device, and recording medium |
| US20050219937A1 (en) * | 2002-10-01 | 2005-10-06 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
| JP2004264046A (en) * | 2003-02-04 | 2004-09-24 | Advantest Corp | Detector, detection method, and program |
Non-Patent Citations (1)
| Title |
|---|
| JPN6008057358; ＹＡＭＡＭＯＴＯ， Ｋ． 他: 'Ｍｕｌｔｉ Ｓｔｒｏｂｅ Ｃｉｒｃｕｉｔ ｆｏｒ ２．１３３ ＧＨｚ Ｍｅｍｏｒｙ Ｔｅｓｔ Ｓｙｓｔｅｍ' ＩＴＣ '０６ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｓｔ Ｃｏｎｆｅｒｅｎｃｅ , 200610, ｐｐ． １-９, ＩＥＥＥ * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2009025227A1 (en) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103839590B (en) | The measurement apparatus of memorizer time sequence parameter, method and memory chip | |
| JP6594309B2 (en) | Channel circuit and automatic test system | |
| KR100557050B1 (en) | Semiconductor integrated circuit | |
| US6181616B1 (en) | Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test | |
| JP4446892B2 (en) | Semiconductor test equipment | |
| US8299810B2 (en) | Test apparatus and electronic device | |
| US8373433B2 (en) | Test apparatus, test method and manufacturing method | |
| JP4558648B2 (en) | Test equipment | |
| KR20170021640A (en) | Test device and test system having the same | |
| US20140245088A1 (en) | Semiconductor test device and semiconductor test method | |
| JP5119255B2 (en) | Test apparatus, test method, and manufacturing method | |
| JPH11312400A (en) | Semiconductor integrated circuit | |
| JP2003346498A (en) | Bist circuit | |
| KR101429257B1 (en) | Rate and timing generator in memory tester | |
| JP3574728B2 (en) | Semiconductor device test equipment | |
| JP4914771B2 (en) | Semiconductor device | |
| US7948912B2 (en) | Semiconductor integrated circuit with test mode | |
| CN108362990A (en) | High speed signal jitter test circuit and method in piece | |
| JP2006030166A (en) | Ic tester | |
| KR101309182B1 (en) | Timing generation and format apparatus in large scale integrated circuit tester | |
| JPWO2008117622A1 (en) | Test apparatus and electronic device | |
| KR101364267B1 (en) | Timing generation and format apparatus in large scale integrated circuit tester | |
| WO2012004833A1 (en) | Testing device | |
| JP2769588B2 (en) | Data output timing synchronization method in IC test equipment | |
| JP3459036B2 (en) | Data transfer device for IC test equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |