JP5116251B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は、円形の電極を有する薄膜トランジスタ（ＴＦＴ）（以下、円形薄膜トランジスタ（ＴＦＴ）とよぶ）とそれを含む半導体装置、およびその作製方法に関する。なお、半導体装置とは、基板上に薄膜トランジスタが形成された薄膜トランジスタ基板、基板上に薄膜トランジスタ及び液晶が形成された液晶パネル用基板又は液晶モジュ−ル用基板、基板上に薄膜トランジスタ及び発光素子が形成されたＥＬ（エレクトロルミネッセンス）パネル用基板又はＥＬモジュ−ル用基板、基板上の薄膜トランジスタ及び液晶が封止材により封止された液晶パネル、基板上の薄膜トランジスタ及び発光素子が封止材により封止されたＥＬパネル、これらパネルにＦＰＣ等が取り付けられたモジュ−ル、ＦＰＣ等の先にドライバＩＣが接続されたモジュ−ル、パネルにＣＯＧ方式等によりドライバＩＣが実装されたモジュ−ルに相当する。

従来の薄膜トランジスタは、フォトマスクなどのマスクを用いて形成されるため、設計を変更する度にマスクを作り直す必要があった。また、薄膜トランジスタの作製における成膜方法としては、基板全面に膜を成膜することが主流となっており、例えば絶縁層を挟んで形成された電極と配線を接続する場合には、絶縁層を部分的に除去した後、配線を接続する必要があった。さらに、電極や配線などのパターニングにおいてもマスクを使用してレジストを露光し、膜のパターニングを行うため、工程数が多くなり、且つ廃液を出すなどの効率面及び環境面の両面において悪影響を及ぼすなどの問題が生じている。

なお、従来の薄膜トランジスタは、各電極が例えば直線的または垂直的に交わっており、加えて各電極が最終的に始点と終点が存在し、閉ル−プ構造をとらなかったことから、各電極の中心と端部での機械的、及び電気的な振る舞い等が均一ではなかった。更に、電極形状に無駄が多く、広範囲の薄膜トランジスタ面積が必要とされる。上記の問題は、特にマスクを使用しない方法（マスクレスプロセス）により作製された従来の形状を有する薄膜トランジスタにおいて、顕著である。

また、上記問題を解決するために従来のようにマスクを用いて円形の電極を有する円形薄膜トランジスタを作製しようとすると、各電極を完全な円形として形成するのに困難を要する。そもそも、円形をフォトマスクにより形成することは、レーザ描画等を用いてマスクを描画する点から、完全な曲線を実現することが困難で、より精度を求める場合、コストの上昇を招く。また、そのようなフォトマスクを用いてレジストを形成し、エッチングを行うとフォトマスクにより作製したレジストの角の部分でエッチングが進行しやすくなり（例えば、オーバーエッチング等）、円形形状に歪みが生じてしまう。このようないびつな形状を有した部分により、薄膜トランジスタのソ−ス・ドレイン電極が形成されると、均一なチャネル部が形成され難くなり、薄膜トランジスタ特性の劣化、及びばらつきの原因となってしまう。

一方、インクジェット法は、マスクを使用しない作製方法（マスクレスプロセス）であり、マスクを用いることなく薄膜をパターニングすることが可能であり、フラットパネルディスプレイの分野に応用され、活発に開発が進められている。インクジェット法は、直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高い等の多くの利点を有し、カラーフィルタやプラズマディスプレイの電極等の作製に応用されている（例えば、非特許文献１参照）。

しかし、このようなマスクレスプロセスにより、従来の形状を有する薄膜トランジスタを作製すると、その形状が液滴の着弾形状等の不確実な要素に依存してしまい、電極や活性層等の形状の制御が困難であり、チャネル長をはじめとする薄膜トランジスタ特性を左右する部分の設計値に対するばらつきを助長する大きな原因となっていた。
Ｔ．Ｓｈｉｍｏｄａ，Ｉｎｋ−ｊｅｔ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｆａｂｒｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｅｓ ｏｆ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙｓ，ＳＩＤ ０３ ＤＩＧＥＳＴ，ｐ．１１７８−ｐ１１８１

そこで本発明では、上記課題を解決するために液滴吐出法などのマスクレスプロセスを用いて薄膜トランジスタ（例えば、円形薄膜トランジスタ）を作製することにより、工程の簡略化、作製時間の短縮、及び作製費用の低減を図ると共に、従来のマスクレスプロセスを用いた場合よりもその形状が制御された薄膜トランジスタの作製方法を提供することを目的とする。

上記課題を解決するために、本発明では以下の手段を講じる。

本発明では、インクジェット法に代表される液滴吐出法等のマスクレスプロセスを用いて、基板上に薄膜を積層し、薄膜トランジスタを形成することを特徴とする。

本発明は、基板上の一部に第１の絶縁層を液滴吐出法により形成し、第１の絶縁層上に第１の撥液層を液滴吐出法により形成し、基板上の一部に前記第１の絶縁層に接して第１の導電層を液滴吐出法により形成し、第１の撥液層及び第１の導電層上の一部に第２の撥液層を液滴吐出法により形成し、第１の導電層及び基板上であり、第２の撥液層に接するように第２の絶縁層を液滴吐出法により形成し、第１の撥液層及び第２の撥液層を除去し、第１の絶縁層上の一部に第３の撥液層を形成し、第１の導電層及び第２の絶縁層上の一部であり、第１の絶縁層及び第３の撥液層と接して第２の導電層を形成し、第３の撥液層を除去し、第１の絶縁層、第２の導電層、及び第２の絶縁層上に第３の絶縁層を液滴吐出法により形成し、第３の絶縁層上に第１の半導体層を形成し、第１の半導体層上に一導電型が付与された第２の半導体層を形成し、第２の半導体層上の一部に第１のマスクを液滴吐出法により形成し、第１のマスクを用いて、第１の半導体層及び第２の半導体層をエッチングして第３の半導体層及び第４の半導体層を形成し、第１のマスクを除去し、第４の半導体層上の一部に第３の導電層を液滴吐出法により形成し、第３の導電層上と第４の半導体層上の一部に第４の撥液層を液滴吐出法により形成し、第３の半導体層及び第４の撥液層と接して第４の半導体層上、及び第３の絶縁層上の一部に第４の導電層を液滴吐出法により形成し、第４の導電層と接して第３の絶縁層上の一部に第５の導電層を液滴吐出法により形成し、第４の撥液層を除去し、第３の導電層及び第４の導電層をマスクとして第３の半導体層の一部及び第４の半導体層をエッチングし、第５の半導体層及び第６の半導体層を形成し、第３の導電層上に第５の撥液層を液滴吐出法により形成し、第３の絶縁層、第４の導電層、第５の導電層、及び第５の半導体層上であり、第５の撥液層に接して第４の絶縁層を液滴吐出法により形成し、第５の撥液層を除去し、第３の導電層及び第４の絶縁層に接して第６の導電層を液滴吐出法により形成することを特徴とする薄膜トランジスタの作製方法である。

本発明では、液滴吐出法等のマスクレスプロセスを用いて、基板上に同心円状の薄膜を積層し、円形の電極を有する円形薄膜トランジスタを形成する。また、液滴吐出法等のマスクレスプロセスを用いて、基板上に同心円状の薄膜を積層し、円形の半導体層を有する円形薄膜トランジスタを形成してもよい。また、液滴吐出法等のマスクレスプロセスを用いて、基板上に同心円状の薄膜を積層し、円形の絶縁体層を有する円形薄膜トランジスタを形成してもよい。なお、液体の材料を用いて中心部のあいた同心円状の薄膜を形成する際には、予め液体材料に対する撥液性を示す撥液層を形成し、その上に同心円状の薄膜を形成することにより、その形状を制御することを特徴とする。

本発明では、薄膜トランジスタのゲ−ト、ソ−ス、ドレイン電極を引き出す構造を改善することで、各電極やチャネルを輪のように繋がった形状とする。上記の輪のように繋がった形状でない場合としては、各電極及びチャネルが円ではなく、Ｃ（アルファベット）の文字のような形状を持つ薄膜トランジスタや、矩形の形状を有する薄膜トランジスタを指す。

また、本発明の円形薄膜トランジスタの作製において、薄膜トランジスタの一部を構成する絶縁膜を基板全体に形成するのではなく、必要な部分にのみ選択的に形成することにより、絶縁層を部分的に除去する工程を削除できる。

本発明は、円形の電極を有する円形薄膜トランジスタの作製方法、半導体装置の作製方法を特徴とする。即ち、本発明の薄膜トランジスタは、薄膜トランジスタのソ−ス電極とドレイン電極、及びそれに順ずるもの（例えば、実施の形態内にて説明されている、ソ−ス電極またはドレイン電極が接続されている、正または負の導電型が付与された半導体層）の間隔が薄膜トランジスタ全体において等しく、薄膜トランジスタのゲ−ト電極と、ソ−ス電極及びドレイン電極それぞれが輪のように繋がった形状を有し、薄膜トランジスタのチャネル部の長さが全方向に対してより等しく形成できることを特徴とする。

本発明は、上述したように、薄膜トランジスタのチャネル部の長さ（チャネル長）が全方向に対してより等しく形成できる。更に、その薄膜トランジスタのチャネル長が自由に制御可能であることを特徴とする（例えば、図１（Ｂ）中のｂの幅を制御する）。また、薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間の、ゲ−ト絶縁膜を介した重なり領域の長さが自由に制御可能であることも特徴とする（例えば、図１（Ｂ）中のａの幅を制御する）。薄膜トランジスタのチャネル長の制御は、例えば撥液層や電極、マスク等を形成する際の液滴量を調整することで、実現可能である。

本発明の薄膜トランジスタは、基板上にゲ−ト電極、ゲ−ト絶縁膜、非結晶質半導体膜、微結晶質半導体膜、結晶質半導体膜、不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）、ソ−ス電極、ドレイン電極、層間絶縁膜などが積層されている。また、本発明の薄膜トランジスタは、トップゲ−ト型またはボトムゲ−ト型のいずれの構造も採用できる。また、半導体層をエッチングする構造として、チャネルエッチ型（活性層の一部がエッチングされる）またはチャネルストップ型（保護膜等により活性層を保護することで、活性層がエッチングされない）のいずれの構造も採用できる。但し、本発明の各々の層を構成する物質は、有機物・無機物のいずれを用いることも可能である。

また、本発明の半導体デバイスの作製方法は、第１の領域、第２の領域、第３の領域を有する表面において、第１の領域上に第１の層を形成し、第１の層上に第１の撥液材料からなる第１の撥液層を形成し、第１の撥液層上に第２の撥液材料を滴下して、第１の層の側面及び前記第１の撥液層の側面に接するように第２の撥液層を形成し、第２の領域は第２の撥液層によって覆われ、第１の領域及び前記第２の領域に隣接する第３の領域上に第２の層を形成し、第２の層を形成した後、第２の撥液層を除去し、第１の層と第２の層との間の空間に、第３の層を形成することを特徴とする。

上記のような構成とすることにより、例えば、図２（Ａ）〜図２（Ｄ）に示されるように、第１の層として第１の絶縁層３０２が基板表面に形成され、第２の層として第２の絶縁層３０６が形成され、第３の層として第２の導電層３０８が第１の絶縁層及び第２の絶縁層間の空間に形成され、第２の導電層３０８の厚さ（長さ）を調節することができる。

本発明において、同じ中心を持つ円の形状を有するソ−ス電極及びドレイン電極が形成されると、ソ−ス電極とドレイン電極の距離が等しく、マスクの精度に依存せず、電極の円周部がより滑らかに形成されるため、従来のマスクを用いたプロセスよりも均一なチャネル部が形成され、円形薄膜トランジスタの特性の劣化、及びばらつきなどの電気的特性の劣化を抑制すると共に、膜端部の応力等による膜の剥離等に代表される機械的特性も抑制することができる。（但し、同一な円の形状としては、楕円等も含むこととする。つまり、楕円等の電極及びチャネル形状を有するものでも良く、チャネル部が薄膜トランジスタ全体に等しく作製できる形状を指す）。

また、薄膜トランジスタの電極を円形（円形電極）とすることで、配線を引き出すことのできる方向が、電極の全方向となり、配線レイアウトの自由度が向上、及び配線引き回しによって生じる種々の問題点（例えば、インピ−ダンス（配線抵抗、配線容量、配線インダクタンス）や、配線を曲げる際に生じる反射（主に高周波時）等の電気的な問題点や、応力の分布が膜の端部に比較的集中するため、膜が剥離する等の機械的な問題点）の改善となる（但し、上記の円形電極とは、完全な円でなくても良い。つまり、楕円等の電極形状を有するものでも良い）。

また、各電極の形状を輪のように繋がった形状とすることにより、ソ−ス電極からドレイン電極の方向に上記チャネル部の長さが均等に形成されるチャネル長（Ｌ）を有するチャネル部（従来の液滴吐出法により作製した薄膜トランジスタの電極形状は、液滴の着弾形状により直線とは言えず、均一なチャネル長を実現することは困難）を形成することができる。また、従来よりも設計値との誤差が小さくなるようにチャネル幅（Ｗ）（従来の方法で作製された薄膜トランジスタは、その端部における影響を受けるため、設計値との誤差が生じやすい））を形成することができるため、更に応力や電気的な力（例えば、静電気やチャネル部の端部に電流が集中することによる劣化）が集中する端部の無い構造とすることで、薄膜の剥離を抑えることができる（但し、上記の輪のように繋がった形状には、楕円等も含むものとする。すなわち、楕円等の電極及びチャネル形状を有するものでも良く、チャネル部が薄膜トランジスタ全体に等しく作製できる形状を指す）。

液滴吐出法等のマスクレスプロセスにより作製された、同心円状に広がったチャネル形状や各電極形状により、マスクを用いて作製された薄膜トランジスタのチャネル長よりもより均一なチャネル長（Ｌ）であることや、同じ面積でもチャネル幅（Ｗ）を大きくとることができるため従来の薄膜トランジスタよりも面積的に効率がよく、また特性のばらつきも抑制できる。上記の特徴は、集積化を進める上で特に重要である。

本発明の円形薄膜トランジスタは、フォトマスクを用いた工程や剥離工程を減少、または皆無とすることが可能なため、工程の簡略化が可能となる。また、各工程で発生する各種廃液を減少させることができるため環境への負担の軽減が可能となり、さらに作製時間の短縮及び作製費用を低減させることができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、以下で述べる基板とは、基板上にバッファ層などの下地処理を施してあるものも含めるものとする。

（実施の形態１）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図１〜図４を用いて説明する。

図１（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図１（Ｂ）には、それに対応した断面図を示す。

図１（Ｂ）に示すように、基板１０１上に第１の絶縁層１０２、第１の導電層１０３が形成され、さらに第２の絶縁層１０４および第２の導電層１０５が形成される。なお、第１の導電層１０３は、ここではゲート配線として機能し、第２の導電層１０５はゲート電極として機能する。なお、第２の導電層１０５は、第３の絶縁層１０６により覆われている。

また、第３の絶縁層１０６上には活性層となる半導体層１０７、１０８が形成されており、円形薄膜トランジスタの中心部に位置する半導体層１０８上にはソース電極として機能する第３の導電層１０９が形成されており、円形薄膜トランジスタの中心部から離れて位置する半導体層１０８上には、ドレイン電極として機能する第４の導電層１１０が形成されている。なお、第４の導電層１１０と接して、ドレイン配線として機能する第５の導電層１１１が形成されている。

また、第３の絶縁層１０６、第４の導電層１１０、および第５の導電層１１１を覆って第４の絶縁層１１２が形成されている。さらに第３の導電層１０９と接して、ソース配線として機能する第６の導電層１１３が形成されている。

また、第１の撥液層を液滴吐出法により形成した後、第１の導電層１０３を液滴吐出法により形成し、基板上で、且つ第１の導電層１０３に接するよう、第２の導電層１０５を液滴吐出法により形成した後、第１の撥液層を除去した後、第１の絶縁層１０２を形成し、第２の撥液層を液滴吐出法で形成し、第２の絶縁層１０４を形成してもよい。

なお、上述した円形薄膜トランジスタの作製方法について以下で詳細に説明することとする。

図２（Ａ）に示すように基板３０１上に第１の絶縁層３０２を液滴吐出法により形成し、第１の絶縁層３０２上に第１の撥液層３０３を液滴吐出法により形成する。また、基板３０１上に第１の導電層３０４を液滴吐出法により形成する。なお、基板３０１としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板または作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いることができる。

なお、本発明において液滴吐出法において用いるノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定するとよい。この吐出量は、ノズルの径の大きさに比例して増加する。但し、ノズルの径は、形成するパターンの形状やその大きさに従って適宜変更するとよい。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、該ノズル又は該被処理物が移動して、所望のパターンを描画する。

また、液滴吐出法で絶縁層（本実施の形態１における第１の絶縁層〜第４の絶縁層を含む）を形成する際、吐出口から吐出する組成物は、絶縁性材料を溶媒に溶解又は分散させたものを用いる。絶縁性材料とは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。なおこれらの樹脂材料を用いる場合、その粘度は、溶媒を用いて溶解又は分散することで調整するとよい。

また、撥液層（本実施の形態１における第１の撥液層〜第５の撥液層を含む）の形成に用いる材料として、フッ素原子が含まれた樹脂、あるいは炭化水素のみで構成された樹脂が挙げられる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素原子と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。また、アクリル、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物等が挙げられる。

有機材料を用いると、その平坦性が優れているため、後に導電層を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。但し、有機材料は、脱ガス発生の防止のため、下層と上層に、珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマＣＶＤ法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成するとよい。シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができるという利点を有する。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。

また、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、溶媒に溶解又は分散させたものを用いてもよい。その粘度は、溶媒を用いて、上記の材料を溶解又は分散することで調節するとよい。

さらに、液滴吐出法で導電層（本実施の形態１における第１の導電層〜第６の導電層を含む）を形成する際、吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｐｔ（白金）、Ｐｂ（鉛）、Ｉｒ（イリジウム）、Ｒｈ（ロジウム）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属、Ｃｄ（カドミウム）、Ｚｎ（亜鉛）、Ｆｅ（鉄）、Ｔｉ（チタン）、Ｓｉ（珪素）、Ｇｅ（ゲルマニウム）、Ｚｒ（ジルコニウム）、Ｂａ（バリウム）、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。

溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等に相当する。組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。なお、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズ、銀、金を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓに設定する。

また、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親液性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒としたペーストに対しては疎液性になる。

組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略、又は短くすることができるため、好適である。また、組成物を吐出して絶縁層を形成した後は、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、融合と融着を加速する。

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、アルゴンイオンレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等が添加されたＹＡＧ、ＹＶＯ_４等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたハイブリッドのレーザ照射方法を用いてもよい。但し、基板１０１の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１０１が破壊しないように、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。

なお、液滴吐出法には、オンデマンド型とコンティニュアス型の２つの方式があるが、どちらの方式を用いてもよい。また液滴吐出法において用いるヘッドには大別して、圧電方式、加熱方式があるが、本発明では、どちらの方法を用いてもよい。圧電方式は圧電体の電圧印加により変形する性質を利用したものであり、加熱方式はノズル内に設けられたヒータにより組成物を沸騰させ、該組成物を吐出するものである。

次に第１の導電層３０４の一部を覆うように第２の撥液層３０５を液滴吐出法により形成する。さらに、基板３０１及び第１の導電層３０４の上に第２の絶縁層３０６を液滴吐出法により形成する（図２（Ｂ））。

次に第１の撥液層３０３及び第２の撥液層３０５を除去し、第１の絶縁層３０２上に第３の撥液層３０７を形成する（図２（Ｃ））。

次に第１の導電層３０４、第１の絶縁層３０２、及び第２の絶縁層３０６に接して第２の導電層３０８を形成する（図２（Ｄ））。なお、第２の導電層３０８は、ゲート電極として機能する。

次に図３（Ａ）に示すように、第３の撥液層３０７を除去し、第２の導電層３０８、第１の絶縁層３０２及び第２の絶縁層３０６上に、第３の絶縁層３０９を液滴吐出法により形成する。なお、第３の絶縁層３０９は、ゲート絶縁膜として機能する。さらに、第３の絶縁層３０９上に第１の半導体層３１０及び正または負の導電型が付与された第２の半導体層３１１を積層形成する。

次に第２の半導体層３１１上の一部に、第１のマスク３１２を液滴吐出法により形成し、第１のマスク３１２を用いて、第１の半導体層３１０及び第２の半導体層３１１を同時にエッチングして、第３の半導体層３１３及び正または負の導電型が付与された第４の半導体層３１４を形成する。なお、第３の半導体層３１３は、活性層として機能する（図３（Ｂ））。

次に第１のマスク３１２を除去し、第４の半導体層３１４の上に、第３の導電層３１５を液滴吐出法により形成する。なお、第３の導電層３１５は、ソース電極またはドレイン電極として機能する（図３（Ｃ））。

次に、第４の半導体層３１４および第３の導電層３１５上に、第４の撥液層３１６を液滴吐出法により形成し、第４の半導体層３１４上の一部と第３の絶縁層３０９上の一部に、第４の導電層３１７を液滴吐出法により形成し、さらに第４の導電層３１７上の一部と第３の絶縁層３０９上の一部に、第５の導電層３１８を液滴吐出法により形成する。なお、第４の導電層３１７は、ソース電極またはドレイン電極として機能し、第５の導電層３１８は、ソース電極引き出し配線、またはドレイン電極引き出し配線として機能する（図３（Ｄ））。

次に、図４（Ａ）に示すように第４の撥液層３１６を除去し、第３の導電層３１５及び第４の導電層３１７をマスクとして用い、第３の半導体層３１３の一部及び第４の半導体層３１４を同時にエッチングして、第５の半導体層３１９、及び第６の半導体層３２０を形成する。なお、第５の半導体層３１９は、活性層として機能し、第６の半導体層３２０は、活性層として機能する第５の半導体層３１９と、ソース電極またはドレイン電極として機能する第３の導電層３１５もしくは第４の導電層３１７との間を電気的に接続する機能を有する。

次に、第３の導電層上に、第５の撥液層３２２を液滴吐出法により形成し、第５の半導体層３１９、第４の導電層３１７、および第５の導電層３１８上に、第４の絶縁層３２３を液滴吐出法により形成する。なお、第４の絶縁層３２３は、層間絶縁膜として機能する（図４（Ｂ））。

次に、第５の撥液層３２２を除去し、第３の導電層３１５及び第４の絶縁層３２３上に、第６の導電層３２４を液滴吐出法により形成する。なお、第６の導電層３２４は、ソース電極引き出し配線またはドレイン電極引き出し配線としての機能を有する。

上述した作製工程において作製された第３の導電層３１５を形成せず、第６の導電層３２４を形成することにより第３の導電層３１５の機能を兼ねることもできる。その際は、例えば第４の半導体層上に、第４の半導体層を整形するためのマスクを液滴吐出法により形成し、上記マスクと前記第６の導電層をマスクとして、第４の半導体層をエッチングし、第５の半導体層と第６の半導体層を形成する。

その後、上記マスクを除去し、第３の導電層３１５の代用として第４の半導体層３１４上に電極以外を成膜しないようにするための撥液処理を施すことにより対応する。これは、第３の導電層３１５上に施していた撥液処理を、第４の半導体層３１４上に行うことにより、第３の導電層としての機能も兼ね備えた、上記第６の導電層３２４を形成することを意味する。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

第１の絶縁層３０２上に第３の撥液層３０７を任意の大きさに形成し（図２（Ｃ））、次に第１の導電層３０４、第１の絶縁層３０２、及び第２の絶縁層３０６に接して第２の導電層３０８を任意の大きさに形成する（図２（Ｄ））。これにより、ゲート電極のチャネル方向の長さを制御することができる。

第４の半導体層３１４の上に、第３の導電層３１５を液滴吐出法により任意の大きさに形成する（図３（Ｃ））。次に、第４の半導体層３１４および第３の導電層３１５上に、第４の撥液層３１６を任意の大きさに液滴吐出法により形成し、第４の半導体層３１４上の一部と第３の絶縁層３０９上の一部に、第４の導電層３１７を液滴吐出法により形成し、さらに第４の導電層３１７上の一部と第３の絶縁層３０９上の一部に、第５の導電層３１８を液滴吐出法により形成する（図３（Ｄ））。

次に、図４（Ａ）に示すように第４の撥液層３１６を除去し、第３の導電層３１５及び第４の導電層３１７をマスクとして用い、第３の半導体層３１３の一部及び第４の半導体層３１４を同時にエッチングして、第５の半導体層３１９、及び第６の半導体層３２０を形成する。これにより、薄膜トランジスタのチャネル長が自由に制御可能となる。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間の、ゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態２）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図５〜図７を用いて説明する。なお、本実施の形態２において、撥液塗布法を用いる場合には実施の形態１に示す方法を用いることができる。また、絶縁層（本実施の形態２における第１の絶縁層〜第４の絶縁層を含む）、撥液層（本実施の形態２における第１の撥液層〜第５の撥液層を含む）、導電層（本実施の形態２における第１の導電層〜第５の導電層を含む）の形成に用いる材料として、実施の形態１に示した材料を用いることができる。

図５（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図５（Ｂ）には、それに対応した断面図を示す。

図５（Ｂ）に示すように、基板２０１上に第１の絶縁層２０２、第１の導電層２０３が形成され、さらに第２の絶縁層２０４および第２の導電層２０５が形成される。なお、第１の導電層２０３は、ここではゲート配線として機能し、第２の導電層２０５はゲート電極として機能する。なお、第２の導電層２０５は、第３の絶縁層２０６により覆われている。

また、第３の絶縁層２０６上には活性層となる半導体層２０７、２０８が形成されており、円形薄膜トランジスタの中心部から離れて位置する半導体層２０８上には、ドレイン電極として機能する第３の導電層２０９が形成されている。なお、第３の導電層２０９と接して、ドレイン配線として機能する第４の導電層２１０が形成されている。

また、第３の絶縁層２０６、第３の導電層２０９、および第４の導電層２１０を覆って第４の絶縁層２１１が形成されている。円形薄膜トランジスタの中心部に位置する半導体層２０８上にはソース電極およびソース配線として機能する第５の導電層２１２が形成されている。

なお、上述した円形薄膜トランジスタの作製方法について以下で詳細に説明することとする。

なお、本実施の形態２では、実施の形態１の工程において別々の工程で形成された、第３の導電層３１５と第６の導電層３２４を同一の工程で形成する方法について説明する。なお、実施の形態１と工程が同じところまでは、同一図面の同一の符号を引用し、説明を省略することとする。すなわち、本実施の形態２では、実施の形態１において、図３（Ｂ）で第３の半導体層３１３、第４の半導体層３１４を形成した以降の工程について図６、図７を用いて説明する。

図３（Ｂ）で形成されていた第１のマスク３１２を除去し、図６（Ａ）に示すように第４の半導体層３１４上に第２のマスク３４０を液滴吐出法により形成し、第４の半導体層３１４および第２のマスク３４０上に第４の撥液層３４１を液滴吐出法により形成する。

次に、第４の半導体層３１４上の一部と第３の絶縁層３０９上の一部に、第３の導電層３４２を液滴吐出法により形成し、さらに第３の導電層３４２上の一部と第３の絶縁層３０９上の一部に、第４の導電層３４３を液滴吐出法により形成する。なお、第３の導電層３４２は、ソ−ス電極またはドレイン電極として機能し、第４の導電層３４３は、ソ−ス電極引き出し配線、またはドレイン電極引き出し配線として機能する（図６（Ｂ））。

次に、第４の撥液層３４１を除去し、第２のマスク３４０および第３の導電層３４２をマスクとして用い、第３の半導体層３１３の一部及び第４の半導体層３１４を同時にエッチングして、第５の半導体層３４４及び正または負の導電型が付与された第６の半導体層３４５を形成する。なお、第５の半導体層３４４は活性層として機能し、第６の半導体層３４５は、活性層として機能する第５の半導体層３４４と、以降の工程において形成されるソ−ス電極またはドレイン電極との間を電気的に接続する機能を有する（図６（Ｃ））。

次に、第２のマスク３４０上に、第５の撥液層３４６を液滴吐出法により形成し、第３の絶縁層３０９、第５の半導体層３４４、第６の半導体層３４５、第３の導電層３４２、および第４の導電層３４３上に、第４の絶縁層３４７を液滴吐出法により形成する。なお、第４の絶縁層３４７は、層間絶縁膜として機能する（図７（Ａ））。

次に、第５の撥液層３４６と第２のマスク３４０を除去し、第６の半導体層３４５及び第４の絶縁層３４７上に、第５の導電層３４８を液滴吐出法により形成する。なお、第５の導電層３４８は、ソ−ス電極及びソ−ス電極引き出し配線、またはドレイン電極及びドレイン電極引き出し配線として機能する。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

図６（Ａ）に示すように第４の半導体層３１４上に第２のマスク３４０を液滴吐出法により任意の大きさに形成し、第４の半導体層３１４および第２のマスク３４０上に第４の撥液層３４１を液滴吐出法により任意の大きさに形成する。次に、第４の半導体層３１４上の一部と第３の絶縁層３０９上の一部に、第３の導電層３４２を液滴吐出法により形成し、さらに第３の導電層３４２上の一部と第３の絶縁層３０９上の一部に、第４の導電層３４３を液滴吐出法により形成する。なお、第３の導電層３４２は、ソ−ス電極またはドレイン電極として機能し、第４の導電層３４３は、ソ−ス電極引き出し配線、またはドレイン電極引き出し配線として機能する（図６（Ｂ））。

次に、第４の撥液層３４１を除去し、第２のマスク３４０および第３の導電層３４２をマスクとして用い、第３の半導体層３１３の一部及び第４の半導体層３１４を同時にエッチングして、第５の半導体層３４４及び正または負の導電型が付与された第６の半導体層３４５を形成する。これにより、薄膜トランジスタのチャネル長が自由に制御可能となる。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間のゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態３）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図８〜図１１を用いて説明する。なお、本実施の形態３において、撥液塗布法を用いる場合には実施の形態１に示す方法を用いることができる。また、絶縁層（本実施の形態３における第１の絶縁層〜第４の絶縁層を含む）、撥液層（本実施の形態３における第１の撥液層〜第６の撥液層を含む）、導電層（本実施の形態３における第１の導電層〜第６の導電層を含む）の形成に用いる材料として、実施の形態１に示した材料を用いることができる。

図８（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図８（Ｂ）には、それに対応した断面図を示す。

図８（Ｂ）に示すように、基板１４０１上に第１の絶縁層１４０２、第１の導電層１４０３が形成され、さらに第２の絶縁層１４０４および第２の導電層１４０５が形成される。なお、第１の導電層１４０３は、ここではゲート配線として機能し、第２の導電層１４０５はゲート電極として機能する。なお、第２の導電層１４０５は、第３の絶縁層１４０６により覆われている。

また、第３の絶縁層１４０６上には活性層となる半導体層１４０７、１４０８が形成されており、半導体層１４０８は、半導体層１４０７の一部に正または負の導電型を有する不純物を添加することにより形成されている。円形薄膜トランジスタの中心部に位置する半導体層１４０８上にはソース電極として機能する第３の導電層１４０９が形成されており、円形薄膜トランジスタの中心部から離れて位置する半導体層１４０８上には、ドレイン電極として機能する第４の導電層１４１０が形成されている。なお、第４の導電層１４１０と接して、ドレイン配線として機能する第５の導電層１４１１が形成されている。

また、第３の絶縁層１４０６、第４の導電層１４１０、および第５の導電層１４１１を覆って第４の絶縁層１４１２が形成されている。さらに第３の導電層１４０９と接して、ソース配線として機能する第６の導電層１４１３が形成されている。

なお、上述した円形薄膜トランジスタの作製方法について以下で詳細に説明することとする。

本実施の形態３では、実施の形態１または実施の形態２の場合とは半導体層の構成が異なる場合の作製方法について説明する。なお、実施の形態１と工程が同じところまでは、同一の図面の同一の符号を引用し、説明を省略することとする。すなわち、本実施の形態３では、実施の形態１において、図２（Ｄ）で第２の導電層３０８を形成した以降の工程について図９〜図１１を用いて説明する。

図９（Ａ）に示すように、第３の撥液層３０７を除去し、第２の導電層３０８と、第１の絶縁層３０２及び第２の絶縁層３０６上に、第３の絶縁層３０９を液滴吐出法により形成する。なお、第３の絶縁層３０９は、ゲ−ト絶縁膜として機能する。次に、第３の絶縁層３０９上に、第１の半導体層３６０を形成し、第１の半導体層３６０上に第１のマスク３６１を液滴吐出法により形成し、第１のマスク３６１を用いて、第１の半導体層３６０をエッチングし、第２の半導体層３６２を形成する。なお、第２の半導体層３６２は、活性層として機能する（図９（Ｂ））。

次に、第１のマスク３６１を除去し、第２の半導体層３６２上に第４の撥液層３６３を液滴吐出法により形成し、第２の半導体層３６２上に、第２のマスク３６４を液滴吐出法により形成する（図９（Ｃ）（Ｄ））。

次に、第４の撥液層３６３を除去し、第２のマスク３６４を用いて、第２の半導体層３６２上に低濃度または高濃度の正または負の導電型を有する不純物を添加することにより、第２の半導体層３６２の一部に第３の半導体層３６５を形成する。なお、第３の半導体層３６５は、正または負の導電型が付与されており、活性層と電極を電気的に接続する機能を有する。（図１０（Ａ））。

次に、第２のマスク３６４を除去し、第３の半導体層３６５上に第３の導電層３６６を液滴吐出法により形成する。なお、第３の導電層３６６はソ−ス電極またはドレイン電極として機能する（図１０（Ｂ））。

次に、第２の半導体層３６２及び第３の導電層３６６上に第５の撥液層３６７を液滴吐出法により形成する（図１０（Ｃ））。

次に、第３の半導体層３６５に接するよう、第４の導電層３６８を液滴吐出法により形成し、さらに、第４の導電層３６８に接するように第５の導電層３６９を液滴吐出法により形成する。なお、第４の導電層３６８は、ドレイン電極またはソ−ス電極として機能し、第５の導電層３６９は、ドレイン電極引き出し配線、またはソ−ス電極引き出し配線として機能する（図１０（Ｄ））。

次に、第５の撥液層３６７を除去し、第３の導電層３６６上に第６の撥液層３７０を液滴吐出法により形成し、第３の絶縁層３０９、第２の半導体層３６２、第４の導電層３６８、および第５の導電層３６９上に第４の絶縁層３７１を液滴吐出法により形成する。なお、第４の絶縁層３７１は層間絶縁膜として機能する（図１１（Ａ））。

次に、第６の撥液層３７０を除去し、第３の導電層３６６に接するよう、第６の導電層３７２を液滴吐出法により形成する。なお、第６の導電層３７２は、ソ−ス電極及びソ−ス電極引き出し配線、またはドレイン電極及びドレイン電極引き出し配線として機能する。

上述した作製工程において作製された第３の導電層３６６を形成せず、第６の導電層３７２を形成することにより第３の導電層３６６の機能を兼ねることもできる。その際は、例えば第３の導電層３６６の代用として第３の半導体層３６５上に電極以外を成膜しないようにするための撥液処理を施すことにより対応する。これは、第３の導電層３６６上に施していた撥液処理を、第３の半導体層３６５上に行い、図１０（Ｄ）、図１１（Ａ）に示す工程を行った後、第３の導電層３６６の代用として第３の半導体層３６５上に電極以外を成膜しないようにするための撥液処理を除去し、第３の導電層３６６としての機能も兼ね備えた、上記第６の導電層３７２を形成することを意味する。

また、本実施の形態３では、第２のマスク３６４を除去せず、第３の半導体層３６５上に第３の導電層３６６や第４の導電層３６８を液滴吐出法により形成することで、ソ−ス電極、またはドレイン電極として機能する、導電層を完成させることもできる。この場合において、第２のマスク３６４は絶縁材料等、以下のプロセスに影響を与えないものを用いることが必要である。なお、上記のように第２のマスク３６４を除去しない場合、作製時間の短縮及び作製費用の低減させることができると共に、膜の平坦化を行う上でも有効である。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

第２の半導体層３６２上に第４の撥液層３６３を液滴吐出法により任意の大きさに形成し、第２の半導体層３６２上に、第２のマスク３６４を液滴吐出法により任意の大きさに形成する（図９（Ｃ）（Ｄ））。次に、第４の撥液層３６３を除去し、第２のマスク３６４を用いて、第２の半導体層３６２上に低濃度または高濃度の正または負の導電型を有する不純物を添加することにより、第２の半導体層３６２の一部に第３の半導体層３６５を形成する。これにより、薄膜トランジスタのチャネル長が自由に制御可能となる。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間のゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態４）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図１２〜図１４を用いて説明する。なお、本実施の形態４において、撥液塗布法を用いる場合には実施の形態１に示す方法を用いることができる。また、絶縁層（本実施の形態４における第１の絶縁層〜第４の絶縁層を含む）、撥液層（本実施の形態４における第１の撥液層〜第６の撥液層を含む）、導電層（本実施の形態４における第１の導電層〜第６の導電層を含む）の形成に用いる材料として、実施の形態１に示した材料を用いることができる。

図１２（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図１２（Ｂ）には、それに対応した断面図を示す。

図１２（Ｂ）に示すように、基板５０１上に第１の絶縁層５０２、第１の導電層５０３が形成され、さらに第２の絶縁層５０４および第２の導電層５０５が形成される。なお、第１の導電層５０３は、ここではゲート配線として機能し、第２の導電層５０５はゲート電極として機能する。なお、第２の導電層５０５は、第３の絶縁層５０６により覆われている。

また、第３の絶縁層５０６上には活性層となる半導体層５０７、５０８が形成されており、半導体層５０８は、半導体層５０７の一部に正または負の導電型を有する不純物を添加することにより形成されている。円形薄膜トランジスタの中心部から離れて位置する半導体層５０８上には、ドレイン電極として機能する第３の導電層５０９が形成されている。なお、第３の導電層５０９と接して、ドレイン配線として機能する第４の導電層５１０が形成されている。

また、第３の絶縁層５０６、第３の導電層５０９、および第４の導電層５１０を覆って第４の絶縁層５１１が形成されている。円形薄膜トランジスタの中心部に位置する半導体層５０８上にはソース電極およびソース配線として機能する第５の導電層５１２が形成されている。

なお、上述した円形薄膜トランジスタの作製方法について以下で詳細に説明することとする。

本実施の形態４では、実施の形態３の工程において別の工程で形成された、第３の導電層３６６と第６の導電層３７２を同一の工程で形成する方法について説明する。なお、実施の形態１および実施の形態３と工程が同じところまでは、同一の図面および同一の符号を引用し、説明を省略することとする。すなわち、本実施の形態４では、実施の形態３において、図１０（Ａ）で第３の半導体層３６５を形成した以降の工程について図１３、図１４を用いて説明する。

図１３に示すように第２のマスク３６４を除去し、第３の半導体層３６５及び第３の絶縁層３０９上に第３の導電層３８１を、第３の導電層３８１及び第３の絶縁層３０９上に第４の導電層３８２を液滴吐出法により形成することにより、ソ−スまたはドレイン電極として機能する第３の導電層、及びソースまたはドレイン電極として機能する第４の導電層が完成する。

また、第２のマスクを除去せず、第３の半導体層上に第３の導電層を液滴吐出法により形成することで、ソ−ス電極、またはドレイン電極として機能する、導電層を完成させることもできる。この第２のマスクはそのまま絶縁層として扱うことが可能で、以下のプロセスになんら問題ないものを用いることが必要である。

次に、第５の撥液層を除去し、第３の半導体層上に第６の撥液層を液滴吐出法により形成し、第４の導電層の一部の上と、第３の絶縁層、第２の半導体層及び第３の導電層上に、第４の絶縁層を液滴吐出法により形成することにより、層間絶縁膜として機能する絶縁膜が完成する（図１４（Ａ））。

次に、第６の撥液層を除去し、第３の半導体層に接するように第６の導電層３８５を液滴吐出法により形成し、ソ−ス電極及びソ−ス電極引き出し配線、またはドレイン電極及びドレイン電極引き出し配線として機能する導電層が完成する（図１４（Ｂ））。

なお、本実施の形態４では、第２のマスク３６４が除去される場合について説明したが、除去しない場合であっても実現することは可能である。除去しない場合には、第２のマスク３６４として絶縁体等の悪影響を及ぼさない物質を使用する必要がある。上記のように第２のマスク３６４を除去しない場合、作製時間の短縮及び作製費用の低減、更に膜の平坦化処理に有効である。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間のゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態５）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図１５〜図１８を用いて説明する。なお、本実施の形態５において、撥液塗布法を用いる場合には実施の形態１に示す方法を用いることができる。また、絶縁層（本実施の形態５における第１の絶縁層〜第２の絶縁層を含む）、撥液層（本実施の形態５における第１の撥液層〜第６の撥液層を含む）、導電層（本実施の形態５における第１の導電層〜第６の導電層を含む）の形成に用いる材料として、実施の形態１に示した材料を用いることができる。

図１５（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図１５（Ｂ）には、それに対応した断面図を示す。

図１５（Ｂ）に示すように、基板６０１上に活性層となる半導体層６０２、６０３が形成されており、円形薄膜トランジスタの中心部に位置する半導体層６０３上にはソース電極として機能する第１の導電層６０４が形成されており、円形薄膜トランジスタの中心部から離れて位置する半導体層６０３上には、ドレイン電極として機能する第２の導電層６０５が形成されている。なお、第２の導電層６０５と接して、ドレイン配線として機能する第３の導電層６０６が形成されている。

また、基板６０１、第２の導電層６０５、および第３の導電層６０６を覆って第１の絶縁層６０７が形成されている。第１の絶縁層６０７上には、ゲート電極として機能する第４の導電層６０８が形成され、第１の絶縁層６０７および第４の導電層６０８上に第２の絶縁層６０９が形成されている。そして、第２の絶縁層６０９上には第１の導電層６０４と接して、ソース配線として機能する第５の導電層６１０および第４の導電層６０８と接して、ゲート配線として機能する第６の導電層６１１が形成されている。

本発明の薄膜トランジスタの作製方法について、図１６〜図１８を用いて説明する。

基板４０１上に第１の半導体層４０２を積層し、第１の半導体層４０２上に、正乃至負の導電型が付与された第２の半導体層４０３を積層し、第２の半導体層４０３上に第１のマスク４０４を液滴吐出法により形成し、第１のマスク４０４を用いて、第１の半導体層４０２の一部及び第２の半導体層４０３をエッチングし、第３の半導体層４０５及び第４の半導体層４０６を形成する（図１６（Ａ）、（Ｂ））。

次に、第１のマスク４０４を除去し、第２の半導体層４０３上に、第１の導電層４０７を液滴吐出法により形成する。なお、第１の導電層４０７は、ソ−ス電極またはドレイン電極として機能する（図１６（Ｃ））。

次に、第１の導電層４０７及び第４の半導体層４０６上の一部に第１の撥液層４０８を液滴吐出法により形成する。基板４０１上及び上記第１の撥液層４０８で覆われていない第４の半導体層４０６上に第２の導電層４０９を液滴吐出法により形成し、第２の導電層４０９に接するように基板４０１上に第３の導電層４１０を形成する。なお、第２の導電層４０９は、ソ−ス電極またはドレイン電極として機能し、第３の導電層４１０は、ソ−ス電極引き出し配線またはドレイン電極引き出し配線として機能する（図１６（Ｄ））。

次に、第１の撥液層４０８を除去し、第１の導電層４０７及び第２の導電層４０９をマスクとして、第３の半導体層４０５の一部、及び正乃至負の導電型が付与された第４の半導体層４０６をエッチングし、第５の半導体層４１１及び第６の半導体層４１２を形成する。なお、第５の半導体層４１１は、活性層として機能し、第６の半導体層４１２は、活性層として機能する第５の半導体層４１１と、ソ−ス電極またはドレイン電極として機能する第１の導電層４０７もしくは第２の導電層４０９との間を電気的に接続する機能を有する（図１７（Ａ））。

次に、第１の導電層４０７上に第２の撥液層４１３を液滴吐出法により形成し、基板４０１、第２の導電層４０９、第３の導電層４１０、および第５の半導体層４１１上に、第１の絶縁層４１４を液滴吐出法により形成する。なお、第１の絶縁層４１４はゲ−ト絶縁膜として機能する（図１７（Ｂ））。

次に、第２の撥液層４１３および第１の絶縁層４１４上に、第３の撥液層４１５を液滴吐出法により形成し、第１の絶縁層４１４上に、第４の導電層４１６を液滴吐出法により形成する。なお、第４の導電層４１６はゲ−ト電極として機能する（図１７（Ｃ））。

次に、第２の撥液層４１３及び第３の撥液層４１５を除去し、第１の導電層４０７上に第４の撥液層４１７を、第４の導電層４１６上に第５の撥液層４１８を、それぞれ液滴吐出法により形成し、第１の絶縁層４１４上に、第２の絶縁層４１９を液滴吐出法により形成する。なお、第２の絶縁層４１９は層間絶縁膜として機能する（図１７（Ｄ））。

次に、第４の撥液層４１７及び第５の撥液層４１８を除去し、第１の導電層４０７に接するよう、第２の絶縁層４１９上に第５の導電層４２０を、第４の導電層４１６に接するよう、第２の絶縁層４１９上に第６の導電層４２１を、それぞれ独立に液滴吐出法により形成する。なお、第５の導電層４２０はソ−スまたはドレイン電極引き出し線として機能し、第６の導電層４２１はゲ−ト電極引き出し配線として機能する（図１８（Ａ））。

また、図１８（Ｂ）に示すように第４の撥液層及び第５の撥液層を除去し、第２の絶縁層上に第６の撥液層４２２を液滴吐出法により形成し、第１の導電層４０７に接するように第２の絶縁層４１９上に第５の導電層４２０を、第４の導電層４１６に接するよう、第２の絶縁層４１９上に第６の導電層４２１を同時に液滴吐出法により形成し、第６の撥液層４２２を除去することにより、ゲ−ト電極引き出し配線として機能する第６の導電層４２１、およびソ−スまたはドレイン電極引き出し線として機能する第５の導電層４２０を形成してもよい。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

第２の半導体層４０３上に、第１の導電層４０７を液滴吐出法により任意の大きさに形成する。なお、第１の導電層４０７は、ソ−ス電極またはドレイン電極として機能する（図１６（Ｃ））。次に、第１の導電層４０７及び第４の半導体層４０６上の一部に第１の撥液層４０８を液滴吐出法により任意の大きさに形成する。基板４０１上及び上記第１の撥液層４０８で覆われていない第４の半導体層４０６上に第２の導電層４０９を液滴吐出法により形成し、第２の導電層４０９に接するように基板４０１上に第３の導電層４１０を形成する。なお、第２の導電層４０９は、ソ−ス電極またはドレイン電極として機能し、第３の導電層４１０は、ソ−ス電極引き出し配線またはドレイン電極引き出し配線として機能する（図１６（Ｄ））。

次に、第１の撥液層４０８を除去し、第１の導電層４０７及び第２の導電層４０９をマスクとして、第３の半導体層４０５の一部、及び正乃至負の導電型が付与された第４の半導体層４０６をエッチングし、第５の半導体層４１１及び第６の半導体層４１２を形成する。なお、第５の半導体層４１１は、活性層として機能し、第６の半導体層４１２は、活性層として機能する第５の半導体層４１１と、ソ−ス電極またはドレイン電極として機能する第１の導電層４０７もしくは第２の導電層４０９との間を電気的に接続する機能を有する（図１７（Ａ））。これにより、薄膜トランジスタのチャネル長が自由に制御可能となる。

第２の撥液層４１３および第１の絶縁層４１４上に、第３の撥液層４１５を液滴吐出法により任意の大きさに形成し、第１の絶縁層４１４上に、第４の導電層４１６を液滴吐出法により任意の大きさに形成する（図１７（Ｃ））。これにより、ゲート電極のチャネル方向の長さを制御することができる。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間の、ゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態６）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図１９〜図２１を用いて説明する。なお、本実施の形態６において、撥液塗布法を用いる場合には実施の形態１に示す方法を用いることができる。また、絶縁層（本実施の形態６における第１の絶縁層〜第２の絶縁層を含む）、撥液層（本実施の形態６における第１の撥液層〜第６の撥液層を含む）、導電層（本実施の形態６における第１の導電層〜第５の導電層を含む）の形成に用いる材料として、実施の形態１に示した材料を用いることができる。

図１９（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図１９（Ｂ）には、それに対応した断面図を示す。

図１９（Ｂ）に示すように、基板７０１上に活性層となる半導体層７０２、７０３が形成されており、円形薄膜トランジスタの中心部から離れて位置する半導体層７０３上には、ドレイン電極として機能する第１の導電層７０４が形成されている。なお、第１の導電層７０４と接して、ドレイン配線として機能する第２の導電層７０５が形成されている。

また、基板７０１、第１の導電層７０４、および第２の導電層７０５を覆って第１の絶縁層７０６が形成されている。第１の絶縁層７０６上には、ゲート電極として機能する第３の導電層７０７が形成され、第１の絶縁層７０６および第３の導電層７０７上に第２の絶縁層７０８が形成されている。第２の絶縁層７０８上には円形薄膜トランジスタの中心部に位置する半導体層７０３と接して、ソース電極およびソース配線として機能する第４の導電層７０９および第３の導電層７０７と接して、ゲート配線として機能する第５の導電層７１０が形成されている。

なお、上述した円形薄膜トランジスタの作製方法について以下で詳細に説明することとする。

本実施の形態６では、実施の形態５の工程において別々の工程で形成された、第１の導電層４０７と第５の導電層４２０を同一の工程で形成する方法について説明する。なお、実施の形態５と工程が同じところまでは、同一図面の同一の符号を引用し、説明を省略することとする。すなわち、本実施の形態６では、実施の形態５において、図１６（Ｂ）で第３の半導体層４０５、第４の半導体層４０６を形成した以降の工程について図２０、図２１を用いて説明する。

図１６（Ｂ）で形成されていた第１のマスク４０４を除去し、図２０（Ａ）に示すように第４の半導体層４０６上に第２のマスク４３０を液滴吐出法により形成し、第４の半導体層４０６および第２のマスク４３０上に第１の撥液層４３１を液滴吐出法により形成する。

次に、第４の半導体層４０６および基板４０１上に、第１の導電層４３２を液滴吐出法により形成し、第１の導電層４３２に接し且つ基板４０１上に、第２の導電層４３３を液滴吐出法により形成する。なお、第１の導電層４３２は、ソ−ス電極またはドレイン電極として機能し、第２の導電層４３３は、ソ−ス電極引き出し配線、またはドレイン電極引き出し配線として機能する（図２０（Ｂ））。

次に、第１の撥液層４３１を除去し、第２のマスク４３０および第１の導電層４３２をマスクとして用い、第３の半導体層４０５の一部、及び第４の半導体層４０６を同時にエッチングして、第５の半導体層４３４及び第６の半導体層４３５を形成する。なお、第５の半導体層４３４は活性層として機能し、第６の半導体層４３５は、活性層として機能する第５の半導体層４３４と、以降の工程において形成されるソ−ス電極またはドレイン電極との間を電気的に接続する機能を有する（図２０（Ｃ））。

次に、第２のマスク４３０上に第２の撥液層４３６を液滴吐出法により形成し、基板４０１、第３の半導体層４０５上の一部、第１の導電層４３２、および第２の導電層４３３上に第１の絶縁層４３７を液滴吐出法により形成する。なお、第１の絶縁層４３７は、ゲ−ト絶縁膜として機能する（図２０（Ｄ））。

ここで、第２のマスクを除去することもでき、その際には第６の半導体層上に第２の撥液層を液滴吐出法により形成することで、以下のプロセスにおいても代用できる。

次に、第１の絶縁層４３７上に、第３の撥液層４３８を液滴吐出法により形成し、第１の絶縁層４３７上に、第３の導電層４３９を液滴吐出法により形成する。なお、第３の導電層４３９はゲ−ト電極として機能する（図２１（Ａ））。

次に、第２の撥液層４３６および第３の撥液層４３８を除去し、第２のマスク４３０上に第４の撥液層４４５を、第３の導電層４３９上に第５の撥液層４４０を液滴吐出法により形成し、第１の絶縁層４３７上に、第２の絶縁層４４１を液滴吐出法により形成する。なお、第２の絶縁層４４１は層間絶縁膜として機能する（図２１（Ｂ））。

次に、第２のマスク４３０、第４の撥液層４４５及び第５の撥液層４４０を除去し、第６の半導体層４３５に接するように第２の絶縁層４４１上に第４の導電層４４２を液滴吐出法により形成し、第３の導電層４３９に接するように第２の絶縁層４４１上に第５の導電層４４３を液滴吐出法により形成する。なお、第４の導電層４４２は、ソース電極およびソース電極引き出し配線、またはドレイン電極およびドレイン電極引き出し配線として機能し、第５の導電層４４３は、ゲート電極引き出し配線として機能する（図２１（Ｃ））。

また、本実施の形態６では、図２１（Ｄ）に示すように第２のマスク４３０、第４の撥液層４４５及び第５の撥液層４４０を除去し、第２の絶縁層４４１上の一部に第６の撥液層４４４を液滴吐出法により形成し、第６の半導体層４３５に接するように第２の絶縁層４４１上に第４の導電層４４２を、第３の導電層４３９に接するように第２の絶縁層４４１上に第５の導電層４４３を液滴吐出法により同時に形成することもできる。次に第６の撥液層４４４を除去することにより、ゲ−ト電極引き出し配線として機能する第５の導電層４４３、ソ−ス電極およびソ−ス電極引き出し配線、またはドレイン電極およびドレイン電極引き出し配線として機能する第４の導電層４４２が形成される。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

図２０（Ａ）に示すように第４の半導体層４０６上に第２のマスク４３０を液滴吐出法により任意の大きさに形成し、第４の半導体層４０６および第２のマスク４３０上に第１の撥液層４３１を液滴吐出法により任意の大きさに形成する。第４の半導体層４０６および基板４０１上に、第１の導電層４３２を液滴吐出法により形成し、第１の導電層４３２に接し且つ基板４０１上に、第２の導電層４３３を液滴吐出法により形成する（図２０（Ｂ））。第１の撥液層４３１を除去し、第２のマスク４３０および第１の導電層４３２をマスクとして用い、第３の半導体層４０５の一部、及び第４の半導体層４０６を同時にエッチングして、第５の半導体層４３４及び第６の半導体層４３５を形成する。これにより、薄膜トランジスタのチャネル長が自由に制御可能となる。

第１の絶縁層４３７上に、第３の撥液層４３８を液滴吐出法により任意の大きさに形成し、第１の絶縁層４３７上に、第３の導電層４３９を液滴吐出法により任意の大きさに形成する（図２１（Ａ））。これにより、ゲート電極のチャネル方向の長さを制御することができる。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間の、ゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態７）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図２２〜図２６を用いて説明する。なお、本実施の形態７において、撥液塗布法を用いる場合には実施の形態１に示す方法を用いることができる。また、絶縁層（本実施の形態７における第１の絶縁層〜第２の絶縁層を含む）、撥液層（本実施の形態７における第１の撥液層〜第７の撥液層を含む）、導電層（本実施の形態７における第１の導電層〜第６の導電層を含む）の形成に用いる材料として、実施の形態１に示した材料を用いることができる。

図２２（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図２２（Ｂ）には、それに対応した断面図を示す。

図２２（Ｂ）に示すように、基板８０１上に活性層となる半導体層８０２、８０３が形成されており、半導体層８０３は、半導体層８０２の一部に正または負の導電型を有する不純物を添加することにより形成されている。円形薄膜トランジスタの中心部に位置する半導体層８０３上にはソース電極として機能する第１の導電層８０４が形成されており、円形薄膜トランジスタの中心部から離れて位置する半導体層８０３上には、ドレイン電極として機能する第２の導電層８０５が形成されている。なお、第２の導電層８０５と接して、ドレイン配線として機能する第３の導電層８０６が形成されている。

また、基板８０１、第２の導電層８０５、および第３の導電層８０６を覆って第１の絶縁層８０７が形成されている。第１の絶縁層８０７上には、ゲート電極として機能する第４の導電層８０８が形成され、第１の絶縁層８０７および第４の導電層８０８上に第２の絶縁層８０９が形成されている。そして、第２の絶縁層８０９上には第１の導電層８０４と接して、ソース配線として機能する第５の導電層８１０および第４の導電層８０８と接して、ゲート配線として機能する第６の導電層８１１が形成されている。

なお、上述した円形薄膜トランジスタの作製方法について以下で詳細に説明することとする。

本実施の形態７では、実施の形態５または実施の形態６の場合とは半導体層の構成が異なる場合の作製方法について図２３〜図２６を用いて説明する。

図２３（Ａ）に示すように、基板４０１上に第１の半導体層４５０を積層し、第１の半導体層４５０上に第１のマスク４５１を液滴吐出法で形成し、第１のマスク４５１を用いて第１の半導体層４５０をエッチングし、第２の半導体層４５２を形成する（図２３（Ｂ））。

次に、第１のマスク４５１を除去し、第１の撥液層４５３を液滴吐出法により形成し、第２の半導体層４５２上に、第２のマスク４５４を液滴吐出法により形成する（図２３（Ｃ）（Ｄ））。

次に、第１の撥液層４５３を除去し、第２のマスク４５４を用いて、第２の半導体層４５２上に低濃度または高濃度の正または負の導電型を有する不純物を添加することにより、第２の半導体層４５２の一部に第３の半導体層４５５を形成する。なお、第３の半導体層４５５は、正または負の導電型が付与された活性層と電極を電気的に接続する機能を有する半導体層である（図２４（Ａ））。

次に、第２のマスク４５４を除去し、第３の半導体層４５５上に、第１の導電層４５６を液滴吐出法により形成する。なお、第１の導電層４５６はソ−ス電極、またはドレイン電極として機能する（図２４（Ｂ））。

次に、第１の導電層４５６、第２の半導体層４５２、および第３の半導体層４５５上に第２の撥液層４５７を液滴吐出法により形成し、基板４０１及び第３の半導体層４５５に接するように第２の導電層４５８を液滴吐出法により形成し、基板４０１及び第２の導電層４５８に接するように第３の導電層４５９を液滴吐出法により形成する。なお、第２の導電層４５８はドレイン電極またはソ−ス電極として機能し、第３の導電層４５９は、ドレイン電極引き出し配線、またはソ−ス電極引き出し配線として機能する（図２４（Ｄ））。

次に、第２の撥液層４５７を除去し、第１の導電層４５６上に第３の撥液層４６０を液滴吐出法により形成し、基板４０１、第２の半導体層４５２、第２の導電層４５８、及び第３の導電層４５９の上に、第１の絶縁層４６１を液滴吐出法により形成する。なお、第１の絶縁層４６１はゲ−ト絶縁膜として機能する（図２５（Ａ））。

次に、第１の絶縁層４６１上に第４の撥液層４６２を液滴吐出法により形成し、第１の絶縁層４６１上に、第４の導電層４６３を液滴吐出法により形成する。なお、第４の導電層４６３はゲ−ト電極として機能する（図２５（Ｂ））。

次に、第３の撥液層４６０及び第４の撥液層４６２を除去し、第４の導電層４６３上に第５の撥液層４６４を液滴吐出法により形成し、第１の導電層４５６上に第６の撥液層４６５を液滴吐出法により形成し、第１の絶縁層４６１上に、第２の絶縁層４６６を液滴吐出法により形成する。なお、第２の絶縁層４６６は層間絶縁膜として機能する（図２５（Ｃ））。

次に、第５の撥液層４６４及び第６の撥液層４６５を除去し、第１の導電層４５６に接するように第２の絶縁層４６６上に第５の導電層４６７を液滴吐出法により形成する。なお、第５の導電層４６７は、ソ−ス電極およびソース電極引き出し配線、またはドレイン電極およびドレイン電極引き出し配線として機能する。

次に、第４の導電層４６３に接するように前記第２の絶縁層４６６上に第６の導電層４６８を液滴吐出法により形成する。なお、第６の導電層４６８はゲ−ト引き出し配線として機能する。

また、本実施の形態７では、図２６（Ａ）に示すように第５の撥液層４６４及び第６の撥液層４６５を除去し、第２の絶縁層４６６上の一部に第７の撥液層４６９を液滴吐出法により形成し、第１の導電層に接するように第２の絶縁層４６６上に第５の導電層４６７を形成し、第４の導電層４６３に接するように第２の絶縁層４６６上に第６の導電層４６８を液滴吐出法により同時に形成することもできる。次に第７の撥液層４６９を除去する。なお、この場合においても、第５の導電層４６７はソ−ス電極引き出し配線またはドレイン電極引き出し配線として機能し、第６の導電層４６８はゲート電極およびゲ−ト電極引き出し配線として機能する。

なお、本実施の形態７においては、図２３（Ｄ）において形成され、図２４（Ｂ）で除去された第２のマスク４５４を除去せず、第３の半導体層４５５上に第１の導電層４５６を液滴吐出法により形成することもできる（図２６（Ｂ））。なお、第１の導電層４５６は、ソ−ス電極、またはドレイン電極として機能する。すなわち、第２のマスク４５４はその後に形成される絶縁層と同様にして扱うことが可能である。ただし、第２のマスク４５４に用いる材料は、以下のプロセスに影響を与えない材料、たとえば絶縁材料を用いることが必要である。なお、上記のように第２のマスク４５４を除去しない場合、作製時間の短縮及び作製費用の低減、更に膜の平坦化処理に有効である。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

第１の撥液層４５３を液滴吐出法により任意の大きさに形成し、第２の半導体層４５２上に、第２のマスク４５４を液滴吐出法により任意の大きさに形成する（図２３（Ｃ）（Ｄ））。次に、第１の撥液層４５３を除去し、第２のマスク４５４を用いて、第２の半導体層４５２上に低濃度または高濃度の正または負の導電型を有する不純物を添加することにより、第２の半導体層４５２の一部に第３の半導体層４５５を形成する。（図２４（Ａ））。これにより、薄膜トランジスタのチャネル長が自由に制御可能となる。

第１の絶縁層４６１上に第４の撥液層４６２を液滴吐出法により任意の大きさに形成し、第１の絶縁層４６１上に、第４の導電層４６３を液滴吐出法により任意の大きさに形成する（図２５（Ｂ））。これにより、ゲート電極のチャネル方向の長さを制御することができる。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間の、ゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態８）
本発明の円形薄膜トランジスタの構造およびその作製方法について、図２７〜図２９を用いて説明する。なお、本実施の形態８において、撥液塗布法を用いる場合には実施の形態１に示す方法を用いることができる。また、絶縁層（本実施の形態８における第１の絶縁層〜第２の絶縁層を含む）、撥液層（本実施の形態８における第１の撥液層〜第６の撥液層を含む）、導電層（本実施の形態８における第１の導電層〜第５の導電層を含む）の形成に用いる材料として、実施の形態１に示した材料を用いることができる。

図２７（Ａ）には、本発明の円形薄膜トランジスタの上面図を示し、図２７（Ｂ）には、それに対応した断面図を示す。

図２７（Ｂ）に示すように、基板９０１上に活性層となる半導体層９０２、９０３が形成されており、半導体層９０３は、半導体層９０２の一部に正または負の導電型を有する不純物を添加することにより形成されている。円形薄膜トランジスタの中心部から離れて位置する半導体層９０３上には、ドレイン電極として機能する第１の導電層９０４が形成されている。なお、第１の導電層９０４と接して、ドレイン配線として機能する第２の導電層９０５が形成されている。

また、基板９０１、第１の導電層９０４、および第２の導電層９０５を覆って第１の絶縁層９０６が形成されている。第１の絶縁層９０６上には、ゲート電極として機能する第３の導電層９０７が形成され、第１の絶縁層９０６および第３の導電層９０７上に第２の絶縁層９０８が形成されている。第２の絶縁層９０８上には、円形薄膜トランジスタの中心部に位置する半導体層９０３に接して、ソース電極およびソース配線として機能する第４の導電層９０９、および第３の導電層９０７と接して、ゲート配線として機能する第５の導電層９１０が形成されている。

なお、上述した円形薄膜トランジスタの作製方法について以下で詳細に説明することとする。

本実施の形態８では、実施の形態７の工程において別の工程で形成された、第１の導電層４５６と第５の導電層４６７を同一の工程で形成する方法について説明する。なお、実施の形態７と工程が同じところまでは、同一の図面および同一の符号を引用し、説明を省略することとする。すなわち、本実施の形態８では、実施の形態７において、図２４（Ａ）で第３の半導体層４５５を形成し、第２のマスク４５４を除去した後の工程について図２７〜図２９を用いて説明する。

図２８（Ａ）に示すように第２の半導体層４５２及び第３の半導体層４５５上に、第２の撥液層４８０を液滴吐出法により形成し、基板４０１及び第３の半導体層４５５に接するように第１の導電層４８１を液滴吐出法により形成し、基板４０１及び第１の導電層４８１に接するように第２の導電層４８２を液滴吐出法により形成する。なお、第２の導電層４８２は、ドレイン電極及びドレイン電極引き出し配線、またはソ−ス電極及びソ−ス電極引き出し配線として機能する（図２８（Ａ）（Ｂ））。

次に、第２の撥液層４８０を除去し、第３の半導体層４５５上に第３の撥液層４８３を液滴吐出法により形成し、基板４０１、第２の半導体層４５２、第１の導電層４８１及び第２の導電層４８２の一部の上に、第１の絶縁層４８４を液滴吐出法により形成することで、ゲ−ト絶縁膜として機能する絶縁層が完成する（図２８（Ｃ））。

次に、第３の撥液層４８３および第１の絶縁層４８４上に第４の撥液層４８５を液滴吐出法により形成し、第１の絶縁層４８４上に、第３の導電層４８６を液滴吐出法により形成する。なお、第３の導電層４８６はゲ−ト電極として機能する（図２８（Ｄ））。

次に、第３の撥液層４８３及び第４の撥液層４８５を除去し、第３の導電層４８６上に第５の撥液層４８７を液滴吐出法により形成し、第３の半導体層４５５上に第６の撥液層４８８を液滴吐出法により形成し、第１の絶縁層４８４上に、第２の絶縁層４８９を液滴吐出法により形成する。なお、第２の絶縁層４８９は層間絶縁膜として機能する（図２９（Ａ））。

次に、第５の撥液層４８７及び第６の撥液層４８８を除去し、第３の半導体層４５５に接するように第２の絶縁層４８９上に第４の導電層４９０を液滴吐出法により形成する。なお、第４の導電層４９０はソ−ス電極電極引き出し配線及びソ−ス電極引き出し配線として機能する。また、第３の導電層４８６に接するように第２の絶縁層４８９上に第５の導電層４９１を液滴吐出法により形成する。なお、第５の導電層４９１はゲ−ト引き出し配線として機能する（図２９（Ｂ））。

また、本実施の形態８では、図２９（Ｃ）に示すように第５の撥液層４８７及び第６の撥液層４８８を除去し、第２の絶縁層４８９上に第７の撥液層４６９を液滴吐出法により形成し、第３の半導体層４５５に接するように第２の絶縁層４８９上に第４の導電層４９０を形成し、第３の導電層４８６に接するように第２の絶縁層４８９上に第５の導電層４９１を液滴吐出法により同時に形成することもできる。次に、第７の撥液層４６９を除去する。なお、この場合においても、第４の導電層４９０は、ソ−ス電極引き出し配線またはドレイン電極引き出し線として機能し、第５の導電層４９１は、ゲ−ト電極引き出し配線として機能する。

なお、本実施の形態８においては、実施の形態７の図２３（Ｄ）において形成され、図２４（Ｂ）で除去された第２のマスク４５４を除去せず、第２の半導体層４５２及び第３の半導体層４５５上に第１の導電層４５６を液滴吐出法により形成することもできる（図２９（Ｄ））。なお、第１の導電層４５６は、ソ−ス電極、またはドレイン電極として機能する。すなわち、第２のマスク４５４はその後に形成される絶縁層と同様にして扱うことが可能である。ただし、第２のマスク４５４に用いる材料は、以下のプロセスに影響を与えない材料、たとえば絶縁材料を用いることが必要である。なお、上記のように第２のマスク４５４を除去しない場合、作製時間の短縮及び作製費用の低減、更に膜の平坦化処理に有効である。

上記のプロセスにおいて、液滴吐出法で作製されている膜は、公知のスパッタリングや蒸着等の方法により薄膜を積層してもよい。その際は、マスクを液滴吐出法により形成することにより、目的の形状を有する薄膜トランジスタが作製可能となる。

しかし、薄膜を公知のスパッタリングや蒸着等の方法により作製し、常温で作製することが困難となる場合、基板には熱耐性を持つものを使用し、薄膜を積層する際にも熱対策をとる必要がある。

上述した方法のいずれか一方、または両方を行うことで、円形薄膜トランジスタのチャネル部に隣接して存在する不純物半導体膜などの結晶質半導体膜とソ−ス電極及びドレイン電極を電気的に接続するための膜（例えば、正または負の導電型が付与された半導体膜）とゲ−ト電極間の、ゲ−ト絶縁膜を介した重なり領域の長さ、及びチャネル長のいずれか一方、または両方を自由に制御可能となる。

（実施の形態９）
本実施の形態９では、本発明の円形薄膜トランジスタを液晶表示装置や発光装置などの表示装置の画素部に用いた場合について説明する。なお、画素部におけるトランジスタの配置について特に限定はないが、例えば図３０の上面図に表すように配置することができる。なお、本実施の形態の場合には、実施の形態１で示した円形薄膜トランジスタを用いた場合について説明する。

図３０において、円形薄膜トランジスタ３００１のソース電極３００２はソース配線３００３を介してソース信号線３００４に接続し、円形薄膜トランジスタ３００１のゲート電極３００５は、ゲート配線３００６を介してゲート信号線３００７に接続されている。また、ドレイン電極３００８と一部が接するように画素電極３００９が形成されている。

なお、ここでは、一画素に一つの円形薄膜トランジスタが形成される場合について示したが、本発明はこれに限られることはなく、一画素に二つ以上の円形薄膜トランジスタが設けられる構成とすることもできる。

実施の形態１の円形薄膜トランジスタの構造を示す図。 実施の形態１の円形薄膜トランジスタの作製方法を説明する図。 実施の形態１の円形薄膜トランジスタの作製方法を説明する図。 実施の形態１の円形薄膜トランジスタの作製方法を説明する図。 実施の形態２の円形薄膜トランジスタの構造を示す図。 実施の形態２の円形薄膜トランジスタの作製方法を説明する図。 実施の形態２の円形薄膜トランジスタの作製方法を説明する図。 実施の形態３の円形薄膜トランジスタの構造を示す図。 実施の形態３の円形薄膜トランジスタの作製方法を説明する図。 実施の形態３の円形薄膜トランジスタの作製方法を説明する図。 実施の形態３の円形薄膜トランジスタの作製方法を説明する図。 実施の形態４の円形薄膜トランジスタの構造を示す図。 実施の形態４の円形薄膜トランジスタの作製方法を説明する図。 実施の形態４の円形薄膜トランジスタの作製方法を説明する図。 実施の形態５の円形薄膜トランジスタの構造を示す図。 実施の形態５の円形薄膜トランジスタの作製方法を説明する図。 実施の形態５の円形薄膜トランジスタの作製方法を説明する図。 実施の形態５の円形薄膜トランジスタの作製方法を説明する図。 実施の形態６の円形薄膜トランジスタの構造を示す図。 実施の形態６の円形薄膜トランジスタの作製方法を説明する図。 実施の形態６の円形薄膜トランジスタの作製方法を説明する図。 実施の形態７の円形薄膜トランジスタの構造を示す図。 実施の形態７の円形薄膜トランジスタの作製方法を説明する図。 実施の形態７の円形薄膜トランジスタの作製方法を説明する図。 実施の形態７の円形薄膜トランジスタの作製方法を説明する図。 実施の形態７の円形薄膜トランジスタの作製方法を説明する図。 実施の形態８の円形薄膜トランジスタの構造を示す図。 実施の形態８の円形薄膜トランジスタの作製方法を説明する図。 実施の形態８の円形薄膜トランジスタの作製方法を説明する図。 本発明の円形薄膜トランジスタを画素部に用いた場合を示す図。

符号の説明

１０１ 基板
１０２ 第１の絶縁層
１０３ 第１の導電層
１０４ 第２の絶縁層
１０５ 第２の導電層
１０６ 第３の絶縁層
１０７ 半導体層
１０８ 半導体層
１０９ 第３の導電層
１１０ 第４の導電層
１１１ 第５の導電層
１１２ 第４の絶縁層
１１３ 第６の導電層

Claims (8)

1. 基板上に、液滴吐出法を用いて、円状の第１の絶縁層を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第１の撥液層を形成し、
   前記第１の基板上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の部分を有する第１の導電層を形成し、
   前記第１の導電層上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の第２の撥液層を形成し、
   前記第１の導電層上及び前記基板上に、液滴吐出法を用いて、前記第２の撥液層を囲む形状の第２の絶縁層を形成し、
   前記第１の撥液層及び前記第２の撥液層を除去することによって、前記第１の絶縁層と前記第２の絶縁層との間に同心円状の第１の開口部を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第３の撥液層を形成し、
   液滴吐出法を用いて、前記第１の開口部に充填され且つ前記第３の撥液層を囲む同心円状のゲート電極を形成し、
   前記第３の撥液層を除去し、
   前記第１の絶縁層上、前記第２の絶縁層上、及び前記第２の導電層上に、ゲート絶縁層を形成し、
   前記ゲート絶縁層上に、第１の半導体層を形成し、
   前記第１の半導体層上に、正または負の導電型が付与された第２の半導体層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第２の半導体層をエッチングして円状の第４の半導体層を形成し、前記第１の半導体層をエッチングして円状の第３の半導体層を形成し、
   前記第１のマスクを除去し、
   前記第４の半導体層上に、液滴吐出法を用いて、円状の第３の導電層を形成し、
   液滴吐出法を用いて、前記第３の導電層上であって、前記第３の導電層を囲う円状の第４の撥液層を形成し、
   前記第４の半導体層上に、液滴吐出法を用いて、前記第４の撥液層を囲う同心円状の部分を有する第４の導電層を形成し、
   前記第４の撥液層を除去し、
   前記第３の導電層及び前記第４の導電層をマスクとして、前記第４の半導体層をエッチングして前記ゲート電極と重なる位置に同心円状の第２の開口部を有する第６の半導体層を形成し、前記第３の半導体層の一部をエッチングして第５の半導体層を形成することを特徴とする半導体装置の作製方法。
2. 基板上に、液滴吐出法を用いて、円状の第１の絶縁層を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第１の撥液層を形成し、
   前記第１の基板上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の部分を有する第１の導電層を形成し、
   前記第１の導電層上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の第２の撥液層を形成し、
   前記第１の導電層上及び前記基板上に、液滴吐出法を用いて、前記第２の撥液層を囲む形状の第２の絶縁層を形成し、
   前記第１の撥液層及び前記第２の撥液層を除去することによって、前記第１の絶縁層と前記第２の絶縁層との間に同心円状の第１の開口部を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第３の撥液層を形成し、
   液滴吐出法を用いて、前記第１の開口部に充填され且つ前記第３の撥液層を囲む同心円状のゲート電極を形成し、
   前記第３の撥液層を除去し、
   前記第１の絶縁層上、前記第２の絶縁層上、及び前記第２の導電層上に、ゲート絶縁層を形成し、
   前記ゲート絶縁層上に、第１の半導体層を形成し、
   前記第１の半導体層上に、正または負の導電型が付与された第２の半導体層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第２の半導体層をエッチングして円状の第４の半導体層を形成し、前記第１の半導体層をエッチングして円状の第３の半導体層を形成し、
   前記第１のマスクを除去し、
   前記第４の半導体層上に、液滴吐出法を用いて、円状の第２のマスクを形成し、
   液滴吐出法を用いて、前記第２のマスク上であって、前記第２のマスクを囲う円状の第４の撥液層を形成し、
   前記第４の半導体層上に、液滴吐出法を用いて、前記第４の撥液層を囲う同心円状の部分を有する第３の導電層を形成し、
   前記第４の撥液層を除去し、
   前記第２のマスク及び前記第３の導電層をマスクとして、前記第４の半導体層をエッチングして前記ゲート電極と重なる位置に同心円状の第２の開口部を有する第６の半導体層を形成し、前記第３の半導体層の一部をエッチングして第５の半導体層を形成することを特徴とする半導体装置の作製方法。
3. 基板上に、液滴吐出法を用いて、円状の第１の絶縁層を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第１の撥液層を形成し、
   前記第１の基板上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の部分を有する第１の導電層を形成し、
   前記第１の導電層上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の第２の撥液層を形成し、
   前記第１の導電層上及び前記基板上に、液滴吐出法を用いて、前記第２の撥液層を囲む形状の第２の絶縁層を形成し、
   前記第１の撥液層及び前記第２の撥液層を除去することによって、前記第１の絶縁層と前記第２の絶縁層との間に同心円状の第１の開口部を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第３の撥液層を形成し、
   液滴吐出法を用いて、前記第１の開口部に充填され且つ前記第３の撥液層を囲む同心円状のゲート電極を形成し、
   前記第３の撥液層を除去し、
   前記第１の絶縁層上、前記第２の絶縁層上、及び前記第２の導電層上に、ゲート絶縁層を形成し、
   前記ゲート絶縁層上に、第１の半導体層を形成し、
   前記第１の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第２の半導体層をエッチングして円状の第２の半導体層を形成し、
   前記第１のマスクを除去し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第４の撥液層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、前記第４の撥液層を囲い前記ゲート電極と重なる同心円状の第２のマスクを形成し、
   前記第４の撥液層を除去し、
   前記第２のマスクを用いて、前記第２の半導体層に正又は負の導電型を付与する不純物を添加することにより第３の半導体層を形成し、
   前記第２のマスクを除去し、
   前記第３の半導体層上に、液滴吐出法を用いて、円状の第３の導電層を形成し、
   液滴吐出法を用いて、前記第３の導電層上であって、前記第３の導電層を囲う円状の第５の撥液層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、前記第５の撥液層を囲う同心円状の第４の導電層を形成することを特徴とする半導体装置の作製方法。
4. 基板上に、液滴吐出法を用いて、円状の第１の絶縁層を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第１の撥液層を形成し、
   前記第１の基板上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の部分を有する第１の導電層を形成し、
   前記第１の導電層上に、液滴吐出法を用いて、前記第１の絶縁層を囲む同心円状の第２の撥液層を形成し、
   前記第１の導電層上及び前記基板上に、液滴吐出法を用いて、前記第２の撥液層を囲む形状の第２の絶縁層を形成し、
   前記第１の撥液層及び前記第２の撥液層を除去することによって、前記第１の絶縁層と前記第２の絶縁層との間に同心円状の第１の開口部を形成し、
   前記第１の絶縁層上に、液滴吐出法を用いて、円状の第３の撥液層を形成し、
   液滴吐出法を用いて、前記第１の開口部に充填され且つ前記第３の撥液層を囲む同心円状のゲート電極を形成し、
   前記第３の撥液層を除去し、
   前記第１の絶縁層上、前記第２の絶縁層上、及び前記第２の導電層上に、ゲート絶縁層を形成し、
   前記ゲート絶縁層上に、第１の半導体層を形成し、
   前記第１の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第２の半導体層をエッチングして円状の第２の半導体層を形成し、
   前記第１のマスクを除去し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第４の撥液層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、前記第４の撥液層を囲い前記ゲート電極と重なる同心円状の第２のマスクを形成し、
   前記第４の撥液層を除去し、
   前記第２のマスクを用いて、前記第２の半導体層に正又は負の導電型を付与する不純物を添加することにより第３の半導体層を形成し、
   前記第２のマスクを除去し、
   前記第３の半導体層上に、液滴吐出法を用いて、円状の第５の撥液層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、前記第５の撥液層を囲う同心円状の第３の導電層を形成することを特徴とする半導体装置の作製方法。
5. 基板上に、第１の半導体層を形成し、
   前記第１の半導体層上に、正又は負の導電型を付与された第２の半導体層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第２の半導体層をエッチングすることにより円状の第４の半導体層を形成し、前記第１の半導体層をエッチングすることにより円状の第３の半導体層を形成し、
   前記第４の半導体層上に、液滴吐出法を用いて、円状の第１の導電層を形成し、
   液滴吐出法を用いて、前記第１の導電層上であって、前記第１の導電層を囲う円状の第１の撥液層を形成し、
   前記第４の半導体層上に、液滴吐出法を用いて、前記第１の撥液層を囲う同心円状の第２の導電層を形成し、
   液滴吐出法を用いて、前記第２の導電層と接する第３の導電層を形成し、
   前記第１の撥液層を除去し、
   前記第１の導電層及び前記第２の導電層をマスクとして、前記第４の半導体層をエッチングして同心円状の開口部を有する第６の半導体層を形成し、前記第３の半導体層の一部をエッチングして第５の半導体層を形成し、
   前記第３の導電層上に、液滴吐出法を用いて、第２の撥液層を形成し、
   前記第１乃至第３の導電層上に、液滴吐出法を用いて、第２の撥液層を囲うゲート絶縁層を形成し、
   前記第２の撥液層上に、液滴吐出法を用いて、円状の第３の撥液層を形成し、
   前記ゲート絶縁層上であって前記開口部と重なる位置に、液滴吐出法を用いて、前記第３の撥液層を囲う同心円状のゲート電極を形成することを特徴とする半導体装置の作製方法。
6. 基板上に、第１の半導体層を形成し、
   前記第１の半導体層上に、正又は負の導電型を付与された第２の半導体層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第２の半導体層をエッチングすることにより円状の第４の半導体層を形成し、前記第１の半導体層をエッチングすることにより円状の第３の半導体層を形成し、
   前記第４の半導体層上に、液滴吐出法を用いて、円状の第１の導電層を形成し、
   液滴吐出法を用いて、前記第１の導電層上であって、前記第１の導電層を囲う円状の第１の撥液層を形成し、
   前記第４の半導体層上に、液滴吐出法を用いて、前記第１の撥液層を囲う同心円状の第２の導電層を形成し、
   液滴吐出法を用いて、前記第２の導電層と接する第３の導電層を形成し、
   前記第１の撥液層を除去し、
   前記第１の導電層及び前記第２の導電層をマスクとして、前記第４の半導体層をエッチングして同心円状の開口部を有する第６の半導体層を形成し、前記第３の半導体層の一部をエッチングして第５の半導体層を形成し、
   前記第３の導電層上に、液滴吐出法を用いて、第２のマスクを形成し、
   前記第１乃至第３の導電層上に、液滴吐出法を用いて、第２のマスクを囲うゲート絶縁層を形成し、
   前記第２の撥液層上に、液滴吐出法を用いて、円状の第２の撥液層を形成し、
   前記ゲート絶縁層上であって前記開口部と重なる位置に、液滴吐出法を用いて、前記第２の撥液層を囲う同心円状のゲート電極を形成することを特徴とする半導体装置の作製方法。
7. 基板上に、第１の半導体層を形成し、
   前記第１の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第１の半導体層をエッチングすることにより円状の第２の半導体層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第１の撥液層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、第１の撥液層を囲う同心円状の第２のマスクを形成し、
   前記第１の撥液層を除去し、
   前記第２のマスクを用いて、前記第２の半導体層に正又は負の導電型を付与する不純物を添加することにより第３の半導体層を形成し、
   前記第２のマスクを除去し、
   前記第３の半導体層上に、液滴吐出法を用いて、円状の第１の導電層を形成し、
   液滴吐出法を用いて、前記第１の導電層上であって、前記第１の導電層を囲う円状の第２の撥液層を形成し、
   前記第３の半導体層上に、液滴吐出法を用いて、前記第２の撥液層を囲う同心円状の第２の導電層を形成し、
   液滴吐出法を用いて、前記第２の導電層に接する第３の導電層を形成し、
   前記第２の撥液層を除去することによって、前記第１の導電層と前記第２の導電層の間に同心円状の開口部を形成し、
   前記第１の導電層上に、液滴吐出法を用いて、円状の第３の撥液層を形成し、
   前記第１乃至第３の導電層上に、液滴吐出法を用いて、前記第３の撥液層を囲うゲート絶縁層を形成し、
   前記第３の撥液層上に、液滴吐出法を用いて、円状の第４の撥液層を形成し、
   前記ゲート絶縁層上であって前記開口部と重なる位置に、液滴吐出法を用いて、前記第４の撥液層を囲う同心円状のゲート電極を形成することを特徴とする半導体装置の作製方法。
8. 基板上に、第１の半導体層を形成し、
   前記第１の半導体層上に、液滴吐出法を用いて、円状の第１のマスクを形成し、
   前記第１のマスクを用いて、前記第１の半導体層をエッチングすることにより円状の第２の半導体層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第１の撥液層を形成し、
   前記第２の半導体層上に、液滴吐出法を用いて、第１の撥液層を囲う同心円状の第２のマスクを形成し、
   前記第１の撥液層を除去し、
   前記第２のマスクを用いて、前記第２の半導体層に正又は負の導電型を付与する不純物を添加することにより第３の半導体層を形成し、
   前記第２のマスクを除去し、
   前記第３の半導体層上に、液滴吐出法を用いて、円状の第２の撥液層を形成し、
   前記第３の半導体層上に、液滴吐出法を用いて、前記第２の撥液層を囲う同心円状の第１の導電層を形成し、
   液滴吐出法を用いて、前記第１の導電層に接する第２の導電層を形成し、
   前記第２の撥液層を除去し、
   前記第２の半導体層上に、液滴吐出法を用いて、円状の第３の撥液層を形成することによって、前記第３の撥液層と前記第１の導電層の間に同心円状の開口部を形成し、
   前記第１及び第２の導電層上に、液滴吐出法を用いて、前記第３の撥液層を囲うゲート絶縁層を形成し、
   前記第３の撥液層を除去し、
   前記第３の撥液層を除去された位置に、液滴吐出法を用いて、円状の第４の撥液層を形成し、
   前記ゲート絶縁層上であって前記開口部と重なる位置に、液滴吐出法を用いて、前記第４の撥液層を囲う同心円状のゲート電極を形成することを特徴とする半導体装置の作製方法。

Images