JP5107027B2 - ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法 - Google Patents
ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5107027B2 JP5107027B2 JP2007504450A JP2007504450A JP5107027B2 JP 5107027 B2 JP5107027 B2 JP 5107027B2 JP 2007504450 A JP2007504450 A JP 2007504450A JP 2007504450 A JP2007504450 A JP 2007504450A JP 5107027 B2 JP5107027 B2 JP 5107027B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- layer
- channel
- etching
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims description 23
- 229910052799 carbon Inorganic materials 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 11
- 230000005669 field effect Effects 0.000 title description 7
- 238000005530 etching Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 229910003460 diamond Inorganic materials 0.000 claims description 10
- 239000010432 diamond Substances 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 230000000994 depressogenic effect Effects 0.000 claims description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 7
- 230000000694 effects Effects 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、ゲート絶縁膜によりチャネルから分離されたゲート電極により制御されるチャネルと接続されたソース及びドレインを含み、前記チャネルがダイアモンド状のカーボン層により形成されるような電界効果トランジスタの製造方法に関する。
電界効果トランジスタは、チャネルと接続されたソース及びドレインを含む。ゲート絶縁膜によりチャネルから分離されたゲート電極は、チャネルのオン状態又はオフ状態を制御可能にする。従来は、電界効果トランジスタのソース、ドレイン及びチャネルは半導体材料、例えば、シリコンから作られる。
ＣＭＯＳ型インバータを製造するためには、ＰＭＯＳ型トランジスタ及びＮＭＯＳ型トランジスタが組み合わせられる。インバータの最適な動作には、ＮＭＯＳトランジスタの飽和電流が等しいＰＭＯＳトランジスタの飽和電流が必要となる。ＮＭＯＳ型トランジスタでは、チャネルにおける電流の流れは電子の流れであり、ＰＭＯＳ型トランジスタでは、チャネルにおける電流の流れはホールの流れである。電流は、対応する電荷担体の移動度に比例する。シリコンにおける電子の移動度はシリコンにおけるホールの移動度より大きいので、ＮＭＯＳ型トランジスタ及びＰＭＯＳ型トランジスタにおける等しい飽和電流を得られるように、ＮＭＯＳ型トランジスタ及びＰＭＯＳ型トランジスタの寸法が合わせられる。従って、ＣＭＯＳインバータのＰＭＯＳ型トランジスタは、例えば、ＮＭＯＳ型トランジスタに関連するチャネル幅より大きなチャネル幅を有する。ＣＭＯＳインバータの小型化は、結果的には、ＰＭＯＳトランジスタの寸法により制限される。
ダイアモンド製のチャネルを含む電界効果トランジスタが公知である。文献ＵＳ５１０７３１５号は、例えば、シリコン基板上に形成されたダイアモンドの絶縁層上に配置された金属／絶縁膜／半導体（ＭＩＳ）型の電界効果トランジスタについて開示している。Ｐ型半導電ダイアモンドの層はチャネルを形成する。ソース及びドレインはＮ型半導電ダイアモンドの層により形成される。ダイアモンド製のゲート絶縁膜はチャネル上に配置され、ゲート電極はこのゲート絶縁膜上に配置される。文献ＵＳ５１０７３１５号は、Ｎ型チャネル、並びにＰ型ソース及びＰ型ドレインを有するトランジスタについても開示している。トランジスタの製造は、ソース及びドレイン、ゲート絶縁膜、並びにゲートを連続的に作ることにある。上記トランジスタは、トランジスタの性能を下げるようなドレインとゲートの間の浮遊容量及びソースとゲートの間の浮遊容量を与え得る。
本発明の目的は、これらの欠点を改善することであって、特に、小さな浮遊容量を与える小さい寸法のトランジスタ及び論理ゲートが製造されることを可能とすることである。
本発明によれば、この目的は、添付の特許請求の範囲により達成され、特に、その方法が、
−ダイアモンド状のカーボン層を基板上に堆積させ、
−前記ダイアモンド状のカーボン層上に絶縁ゲート層を堆積させ、
−前記絶縁ゲート層上に少なくとも１つの導電層を堆積させ、ゲート電極を形成するために前記絶縁ゲート層をエッチングし、
−側面の絶縁膜を形成するために前記ゲート電極の側面に絶縁材料を堆積させ、
−前記ゲート絶縁層をエッチングし、
−前記チャネルの輪郭を描くように前記ダイアモンド状のカーボン層をエッチングし、
−前記チャネルの両側にソースを形成するための半導体材料及びドレインを形成するための半導体材料を堆積させること
を含むという事実により達成される。
−ダイアモンド状のカーボン層を基板上に堆積させ、
−前記ダイアモンド状のカーボン層上に絶縁ゲート層を堆積させ、
−前記絶縁ゲート層上に少なくとも１つの導電層を堆積させ、ゲート電極を形成するために前記絶縁ゲート層をエッチングし、
−側面の絶縁膜を形成するために前記ゲート電極の側面に絶縁材料を堆積させ、
−前記ゲート絶縁層をエッチングし、
−前記チャネルの輪郭を描くように前記ダイアモンド状のカーボン層をエッチングし、
−前記チャネルの両側にソースを形成するための半導体材料及びドレインを形成するための半導体材料を堆積させること
を含むという事実により達成される。
さらに、本発明の目的は、本発明に係る方法により得られるトランジスタ及び上記トランジスタを含むＣＭＯＳ型論理ゲートを提供することである。
他の利点及び特徴は、非制限的な例としてのみ与えられ、添付の図面において説明される以下の本発明の詳細な実施例の記述から、より明確になるであろう。
本発明に係る電界効果トランジスタは、ダイアモンド状のカーボン層により形成されるチャネルを含む。チャネルは、ＰＭＯＳ型トランジスタを形成するためのＮ型ドーパント又はＮＭＯＳ型トランジスタを形成するためのＰ型ドーパントによりドープされ得る。１０１５ａｔｏｍｓ／ｃｍ３でのドーピングに関しては、ダイアモンド状のカーボンは、室温で１８００ｃｍ２／Ｖｓの電子移動度及び１８００ｃｍ２／Ｖｓのホール移動度を有する。それぞれが等しい幅のチャネルを有するＮＭＯＳ型トランジスタ及びＰＭＯＳ型トランジスタのような２つのトランジスタは、結果的に、等しい飽和電流を有する。このことは、例えば、同じ寸法と、シリコンベースＣＭＯＳインバータの表面より２８％だけ小さい表面とを有するＰＭＯＳ型トランジスタ及びＮＭＯＳ型トランジスタを含むＣＭＯＳインバータのような論理ゲートが構成されることを可能とする。
本発明によれば、図１に示されるように、ダイアモンド状のカーボン層１が基板２上に堆積される。基板は、基板表面上に薄い絶縁層、例えば、高い誘電率を有する酸化膜の層、例えば、アルミナを含んでも良い。次に、ゲート絶縁層３がダイアモンド状のカーボン層１上に堆積される。次に、導電層４がゲート絶縁層３上に堆積される。図１に示されるように、導電層４は、第１の導電層４ａと、導電層又は非導電層のどちらでも良いような第２の層４ｂとの重ね合わせにより形成されても良く、エッチング又は埋め込みのためのマスキング層として用いられ得る。導電層４ａは、定圧化学的気相成長法又はエピタキシーにより堆積し得る。エッチングステップは、ゲート電極５を形成するために、マスク（図示されない）を用いて導電層４が側面に輪郭を描かれることを可能とする。次に、ゲート電極５の側面への絶縁材料の堆積は、ゲート電極５の側面の絶縁膜６が形成されることを可能とする。側面の電気絶縁膜６は、ゲート電極５の周りの導電層４の厚さに対応する厚さを有する層を堆積させることにより達成され得るものであって、マスク（図示されない）を用いたエッチングが後に続く。
図２では、ゲート電極５及び絶縁膜６に覆われていない基板２の区域のゲート絶縁層３のエッチングが示される。このエッチングは、塩素混合物及びホットカソード型技術を用いて行われ得る。
図３に示されるダイアモンド状のカーボン層１のエッチングは、チャネル７が側面に輪郭を描かれることを可能とする。カーボンが酸化されるだけで、ダイアモンド状のカーボンをエッチングできる。２Ｃ＋Ｏ２＝２ＣＯ又はＣ＋Ｏ２＝ＣＯ２という反応が促進される。キャリアガスとして機能し、エッチングレートを精細に調整するために酸素が希釈されることを可能とするような酸素とアルゴンの混合物が用いられ得る。図３に示されるように、ダイアモンド状のカーボン層１は、異方性エッチング又は等方性エッチングによりエッチングされ得る。等方性エッチングにより、好ましくは、ゲート電極５の下部にまで伸びる陥没部分を形成するようなゲート絶縁層３の下部のダイアモンド状のカーボン層１の除去部分８が得られる。等方性エッチングは、低エネルギー酸素プラズマにより、又はダイアモンド状のカーボン層１方向に流れる酸素を用いて行われる。異方性エッチングは、酸素プラズマを用いた反応性イオンエッチングにより行われても良い。基板２は、ダイアモンド状のカーボン層１のエッチングの最後で酸素プラズマにより高密度化されても良い。
図４は、例えば、チャネル７の両側の基板２上のエピタキシーによるソース及びドレインをそれぞれ形成するための半導体材料９ａ及び９ｂの堆積を示す。
図５に示されるように、ゲート電極及び側面の絶縁膜６に覆われていない基板２の区域の半導体材料９ａ及び９ｂの異方性エッチングは、半導体材料９ａ及び９ｂが側面に輪郭を描かれることを可能とし、ソース１０及びドレイン１１が形成されることを可能とする。半導体材料のエッチングは、特に、小さいサイズのトランジスタが得られることを可能とする。トランジスタの製造は、ソース１０及びドレイン１１に接続されるコンタクト素子を形成し、基板２上へ金属１２を堆積させ、例えば、機械的化学手段により金属１２をエッチングする平坦化により完了する。
別の手段として、ソース１０及びドレイン１１が異なる材料から作られても良い。この場合には、例えば、ソース１０を形成するための半導体材料９ａを堆積させている間にドレイン１１に対応する区域のマスキングを行い、次に、マスクを除去し、次に、半導体材料９ｂを堆積させている間に半導体材料９ａをマスクし、次に、この２番目のマスクを除去することにより可能となる。材料９ａ及び９ｂは、次に、ソース１０及びドレイン１１のそれぞれの輪郭を描くために、前述のように異方性エッチングされ得る。
半導体材料９ａは、例えば、ＮＭＯＳ型トランジスタ又はＰＭＯＳ型トランジスタのソース１０を形成するダイアモンドであっても良い。半導体材料９ｂは、例えば、ＮＭＯＳ型トランジスタのドレイン１１を形成するダイアモンド、ゲルマニウム、ガリウム砒素又はインジウムアンチモンであっても良く、ＰＭＯＳ型トランジスタのドレイン１１を形成するダイアモンド又はゲルマニウムであっても良い。
上記の方法は、特に、ソース及びドレインをゲートに対して自動的に位置決めさせ得る。このことは、トランジスタの性能に悪い影響を与えるようなドレインとゲートの間及びソースとゲートの間の浮遊容量の形成を防ぐ。実際には、ゲートが作られる前にソース及びドレインが作られるような文献５１０７３１５による製造方法とは違って、上述の方法ではこれらのステップが逆順である。ゲート電極５、側面の絶縁膜６及びゲート絶縁膜３に対応する部分により形成される集合物は、チャネル７の輪郭を描くようにダイアモンド状のカーボン層１をエッチングするためのマスキングの目的を果たす。次に、ソース及びドレインが前記集合物の下のチャネルの周りに同レベルで配置される。
図６では、ＣＭＯＳインバータを形成するＰＭＯＳ型トランジスタ１３及びＮＭＯＳ型トランジスタ１４は、それぞれ、ソース１０、ドレイン１１及びゲート電極を含む。それらのゲート電極５は共通の導体１５と接続される。ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、ほぼ同じ寸法を有し、特に、チャネル幅Ｌは完全に一致する。
Claims (3)
- ゲート絶縁層（３）によりチャネル（７）から分離されたゲート電極（５）により制御される単結晶チャネル（７）により接続される単結晶ソース（１０）及び単結晶ドレイン（１１）を含む電界効果トランジスタの製造方法であって、前記チャネル（７）はダイアモンド状のカーボン層（１）により形成され、前記方法は、
アルミナの層によって覆われた基板を用意し、
ダイアモンド状のカーボン層（１）を基板（２）上に堆積させ、
前記ダイアモンド状のカーボン層（１）上に前記ゲート絶縁層（３）を堆積させ、
前記ゲート絶縁層（３）上に少なくとも１つの導電層（４）を堆積させ、前記ゲート電極（５）を形成するように前記導電層（４）をエッチングし、
前記ゲート電極（５）の側面に絶縁材料を堆積させて側面の絶縁体（６）を形成し、
前記ゲート絶縁層（３）をエッチングし、
前記ダイアモンド状のカーボン層（１）をエッチングして前記チャネルを画定し、
前記単結晶ソース（１０）を形成するための半導体材料（９ａ）及び前記単結晶ドレイン（１１）を形成するための半導体材料（９ｂ）を前記チャネル（７）の両側にエピタキシーにより堆積させて、前記半導体材料（９ｂ）は、ＮＭＯＳタイプの前記単結晶ドレイン（１１）を形成する際には、ダイアモンド、ゲルマニウム、ガリウム砒素又はインジウムアンチモンを含む一群から選択され、ＰＭＯＳタイプの前記単結晶ドレイン（１１）を形成する際には、ダイアモンドおよびゲルマニウムを含む一群から選択されることを含むことを特徴とする方法。 - 請求項１に記載の方法であって、前記ダイアモンド状のカーボン層（１）のエッチングは、前記ゲート絶縁層（３）の下に前記ダイアモンド状のカーボン層（１）の陥没部分を得るための等方性エッチングであることを特徴とする方法。
- 請求項２に記載の方法であって、前記ゲート電極（５）及び前記側面の絶縁体（６）に覆われていない前記基板（２）の区域において、前記半導体材料（９ａ、９ｂ）を異方性エッチングすることを含むことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0403073A FR2868209B1 (fr) | 2004-03-25 | 2004-03-25 | Transistor a effet de champ a canal en carbone diamant |
| FR0403073 | 2004-03-25 | ||
| PCT/FR2005/000717 WO2005093794A1 (fr) | 2004-03-25 | 2005-03-25 | Procede de realisation d’un transistor a effet de champ a canal en carbone diamant et transistor obtenu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007531257A JP2007531257A (ja) | 2007-11-01 |
| JP5107027B2 true JP5107027B2 (ja) | 2012-12-26 |
Family
ID=34944502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007504450A Expired - Fee Related JP5107027B2 (ja) | 2004-03-25 | 2005-03-25 | ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7553693B2 (ja) |
| EP (1) | EP1728269A1 (ja) |
| JP (1) | JP5107027B2 (ja) |
| FR (1) | FR2868209B1 (ja) |
| WO (1) | WO2005093794A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4817813B2 (ja) * | 2005-11-15 | 2011-11-16 | 株式会社神戸製鋼所 | ダイヤモンド半導体素子及びその製造方法 |
| US7816240B2 (en) | 2006-02-23 | 2010-10-19 | Acorn Technologies, Inc. | Method for making semiconductor insulated-gate field-effect transistor having multilayer deposited metal source(s) and/or drain(s) |
| US8193032B2 (en) * | 2010-06-29 | 2012-06-05 | International Business Machines Corporation | Ultrathin spacer formation for carbon-based FET |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4090289A (en) * | 1976-08-18 | 1978-05-23 | International Business Machines Corporation | Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS |
| GB8812235D0 (en) * | 1988-05-24 | 1988-06-29 | Jones B L | Manufacturing electronic devices |
| JP2670309B2 (ja) * | 1988-09-28 | 1997-10-29 | 株式会社東芝 | 半導体装置の製造方法 |
| WO1990007796A1 (en) * | 1989-01-03 | 1990-07-12 | Massachusetts Institute Of Technology | Insulator films on diamond |
| JP2813023B2 (ja) * | 1990-03-13 | 1998-10-22 | 株式会社神戸製鋼所 | Ｍｉｓ型ダイヤモンド電界効果トランジスタ |
| JPH0799318A (ja) * | 1993-09-28 | 1995-04-11 | Kobe Steel Ltd | ダイヤモンド薄膜電界効果トランジスタ及びその製造方法 |
| JPH07142741A (ja) * | 1993-11-20 | 1995-06-02 | Ricoh Co Ltd | Ｃ−ｍｏｓ薄膜トランジスタおよびその作製方法 |
| US5455432A (en) * | 1994-10-11 | 1995-10-03 | Kobe Steel Usa | Diamond semiconductor device with carbide interlayer |
| JPH08213607A (ja) * | 1995-02-08 | 1996-08-20 | Ngk Insulators Ltd | 半導体装置およびその製造方法 |
| FR2749977B1 (fr) * | 1996-06-14 | 1998-10-09 | Commissariat Energie Atomique | Transistor mos a puits quantique et procedes de fabrication de celui-ci |
| JP3364119B2 (ja) * | 1996-09-02 | 2003-01-08 | 東京瓦斯株式会社 | 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 |
| US6013191A (en) * | 1997-10-27 | 2000-01-11 | Advanced Refractory Technologies, Inc. | Method of polishing CVD diamond films by oxygen plasma |
| US6198114B1 (en) * | 1997-10-28 | 2001-03-06 | Stmicroelectronics, Inc. | Field effect transistor having dielectrically isolated sources and drains and method for making same |
| JP2002530864A (ja) | 1998-11-12 | 2002-09-17 | インテル・コーポレーション | 階段ソース／ドレイン接合部を有する電界効果トランジスタ構造 |
| US6573565B2 (en) * | 1999-07-28 | 2003-06-03 | International Business Machines Corporation | Method and structure for providing improved thermal conduction for silicon semiconductor devices |
| FR2806832B1 (fr) * | 2000-03-22 | 2002-10-25 | Commissariat Energie Atomique | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor |
| JP4153984B2 (ja) | 2000-09-01 | 2008-09-24 | 株式会社神戸製鋼所 | トランジスタ |
| US6521949B2 (en) * | 2001-05-03 | 2003-02-18 | International Business Machines Corporation | SOI transistor with polysilicon seed |
| EP1415337B1 (en) * | 2001-08-09 | 2009-11-18 | Amberwave Systems Corporation | Dual layer cmos devices |
| US6492216B1 (en) * | 2002-02-07 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Method of forming a transistor with a strained channel |
| JP3626734B2 (ja) * | 2002-03-11 | 2005-03-09 | 日本電気株式会社 | 薄膜半導体装置 |
| US6657223B1 (en) * | 2002-10-29 | 2003-12-02 | Advanced Micro Devices, Inc. | Strained silicon MOSFET having silicon source/drain regions and method for its fabrication |
| US7119417B2 (en) * | 2003-09-25 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7598516B2 (en) * | 2005-01-07 | 2009-10-06 | International Business Machines Corporation | Self-aligned process for nanotube/nanowire FETs |
-
2004
- 2004-03-25 FR FR0403073A patent/FR2868209B1/fr not_active Expired - Fee Related
-
2005
- 2005-03-25 JP JP2007504450A patent/JP5107027B2/ja not_active Expired - Fee Related
- 2005-03-25 US US10/593,335 patent/US7553693B2/en not_active Expired - Fee Related
- 2005-03-25 EP EP05744607A patent/EP1728269A1/fr not_active Withdrawn
- 2005-03-25 WO PCT/FR2005/000717 patent/WO2005093794A1/fr not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US7553693B2 (en) | 2009-06-30 |
| FR2868209B1 (fr) | 2006-06-16 |
| FR2868209A1 (fr) | 2005-09-30 |
| WO2005093794A1 (fr) | 2005-10-06 |
| US20070218600A1 (en) | 2007-09-20 |
| EP1728269A1 (fr) | 2006-12-06 |
| JP2007531257A (ja) | 2007-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4430669B2 (ja) | 非対称導電スペーサを設けるトランジスタの製造方法 | |
| KR101201489B1 (ko) | Ｓｏｉ 디바이스 제조 방법 | |
| US8227316B2 (en) | Method for manufacturing double gate finFET with asymmetric halo | |
| US7605065B2 (en) | Schottky barrier tunnel single electron transistor and method of manufacturing the same | |
| US7439120B2 (en) | Method for fabricating stress enhanced MOS circuits | |
| US8481389B2 (en) | Method of removing high-K dielectric layer on sidewalls of gate structure | |
| JP2009514249A (ja) | 薄層ｓｏｉトランジスタに埋め込まれた歪み層ならびにその形成法 | |
| JP2006032958A (ja) | 低および高電圧トランジスタを備える半導体デバイスのための方法および装置 | |
| JPH0878672A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP4678875B2 (ja) | 低ゲート誘導ドレイン漏れ（ｇｉｄｌ）電流を有するｍｏｓｆｅｔデバイス | |
| JP4081006B2 (ja) | 半導体デバイスの製造方法。 | |
| JP5107027B2 (ja) | ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法 | |
| US11695005B2 (en) | Fabricating gate-all-around transistors having high aspect ratio channels and reduced parasitic capacitance | |
| US7465623B2 (en) | Methods for fabricating a semiconductor device on an SOI substrate | |
| JP2006303272A (ja) | 半導体装置、及びその製造方法 | |
| US20180158949A1 (en) | Spacer formation in vertical field effect transistors | |
| JP2006032542A (ja) | 半導体装置の製造方法 | |
| KR100473189B1 (ko) | 반도체소자 제조방법 | |
| KR20020013072A (ko) | 반도체소자의 제조방법 | |
| KR20030053217A (ko) | 듀얼 게이트 전극 형성방법 | |
| JP2006332583A (ja) | 半導体素子の製造方法 | |
| JP2008270598A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR20020010834A (ko) | 반도체소자의 제조 방법 | |
| JP2006324423A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120229 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120322 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |