JP5101157B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5101157B2 JP5101157B2 JP2007122753A JP2007122753A JP5101157B2 JP 5101157 B2 JP5101157 B2 JP 5101157B2 JP 2007122753 A JP2007122753 A JP 2007122753A JP 2007122753 A JP2007122753 A JP 2007122753A JP 5101157 B2 JP5101157 B2 JP 5101157B2
- Authority
- JP
- Japan
- Prior art keywords
- support
- semiconductor substrate
- groove
- semiconductor device
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 231
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 101
- 239000010410 layer Substances 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 45
- 239000011241 protective layer Substances 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 17
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 description 32
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003518 caustics Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置の製造方法に関し、特に支持体を用いた半導体装置の製造方法に関するものである。
近年、新たなパッケージ技術としてＣＳＰ(Chip Size Package)が注目されている。ＣＳＰとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいう。そして、ＣＳＰの一種としてＢＧＡ(Ball Grid Array)型の半導体装置が知られている。ＢＧＡ型の半導体装置は、ハンダ等の金属材料から成るボール状の端子がパッケージの一方の面上に複数配列されたものである。
また、実装密度を高めるために、半導体チップの薄型化が要求されており、この要求を満たすためにも半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるために搬送が不可能になってしまう。そのため、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼り合わせ、支持体の貼り合わされていない面を研削して半導体基板を薄くすることが行われている。
図２０は、従来のＢＧＡ型であって、支持体を備える半導体装置の概略を示す断面図である。シリコン（Ｓｉ）等から成る半導体基板１００の表面には、ＣＣＤ(Charge Coupled Device）型イメージセンサやＣＭＯＳ型イメージセンサ等の素子から成る半導体集積回路１０１が形成され、更に、半導体集積回路１０１と電気的に接続されたパッド電極１０２が絶縁膜１０３を介して形成されている。パッド電極１０２は、シリコン窒化膜等から成るパッシベーション膜１０４で被覆されている。
半導体基板１００の表面上には、ガラス基板等の支持体１０５がエポキシ樹脂等から成る接着層１０６を介して貼り合わされている。支持体１０５は、製造工程の中で薄型化される半導体基板１００を強固に保持するため、及び支持体１０５自身の反りや破損を防止するために厚く、例えば薄型化後の半導体基板１００の厚みが１００μｍ程度とすると、支持体１０５の厚みは４００μｍ程度である。
半導体基板１００の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜１０７が形成されている。絶縁膜１０７上には、パッド電極１０２と電気的に接続された配線層１０８が、半導体基板１００の側面及び裏面に沿って形成されている。また、絶縁膜１０７及び配線層１０８を被覆して、ソルダーレジスト等から成る保護層１０９が形成されている。保護層１０９の所定領域には開口部が形成され、この開口部を通して配線層１０８と電気的に接続されたボール状の導電端子１１０が形成されている。
このような半導体装置は、個々の半導体装置の境界である所定のダイシングラインＤＬに沿って支持体１０５及び保護層１０９等をダイシングブレードで個別に切り分ける工程（いわゆるダイシング工程）を経ることによって製造されていた。
上述した技術は、例えば以下の特許文献に記載されている。
特開２００６−９３３６７号公報
しかしながら、近年チップサイズが微細化しているため、一枚のウェハに対するダイシングラインＤＬの数は増加している。そのため、上述したようにダイシングラインＤＬを個別に切り分ける従来の製造方法では、ダイシング工程に長時間を要するという問題があった。特に、ガラス基板のような剛性の高い基板を支持体１０５として用いると、支持体１０５を切断することが困難であり、このこともダイシング工程に長時間を要する一因となる。
また、電子機器の更なる高機能化，薄型化が要求されているため、信頼性の高い半導体装置をより薄く製造する技術が求められていた。
そこで本発明は、製造工程を簡略化して生産性を向上させることが出来る半導体装置の製造方法を提供することを目的とし、さらには半導体装置の薄型化を図ることを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、ウェハ状の半導体基板の表面側と支持体の表面とを貼り合わせる工程と、前記半導体基板の一部を除去する工程と、前記支持体の表面に、前記支持体の厚み方向の途中に至る溝を形成する工程と、前記溝が前記支持体の裏面から表出するまで前記支持体の裏面をエッチングし、前記支持体を分割することにより個々の半導体装置を得る工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、ウェハ状の半導体基板の表面側にテープを貼り合わせ、前記テープ上に支持体の表面を貼り合わせる工程と、前記半導体基板の一部を除去する工程と、前記テープの前記半導体基板側の面に、前記テープの厚み方向の途中に至る溝を形成する工程と、前記半導体基板の側面及び裏面上に形成され、かつ前記溝に対応する位置に開口部を有する保護層を形成する工程と、前記テープが前記支持体の裏面側から露出するまで前記支持体の裏面をエッチングする工程と、露出した前記テープに溶解剤を供給して前記半導体基板から前記テープを剥がし、前記半導体基板と前記支持体とを分離することにより、個々の半導体装置を得る工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、ウェハ状の半導体基板の表面側と支持体の表面とを貼り合わせる工程と、前記半導体基板の一部を除去する工程と、前記支持体の表面に、前記支持体の厚み方向の途中に至る溝を形成する工程と、前記支持体の裏面の少なくとも前記溝に対応する位置をエッチングし、前記溝に対応する位置の支持体の厚みを薄くする工程と、負荷を前記支持体に加え、前記支持体を前記溝に沿って分割することにより個々の半導体装置を得る工程とを有することを特徴とする。
本発明によれば、ダイシングラインを個別に切り分けることなく、一回的な処理で個片化された半導体装置を得ることができるため、ダイシング工程に要する時間を大幅に短縮することができ、生産性を向上させることができる。
次に、本発明の第１の実施形態について図面を参照しながら説明する。図１乃至図９は、それぞれ製造工程順に示した断面図または平面図である。なお、以下に説明する製造工程は、ウェハ状の半導体基板を用いて行われるものであり、所定のダイシングラインＤＬを境界として多数の半導体装置がマトリクス状に多数形成されることになるが、便宜上その一つの半導体装置が形成される工程を説明する。
まず、図１に示すように、その表面に半導体集積回路１（例えば、ＣＣＤセンサー，ＣＭＯＳセンサー，照度センサー等の受光素子や発光素子、トランジスタ等の半導体素子が集積されて構成されたドライバ回路やロジック回路、それらと接続された配線等）が形成されたシリコン（Ｓｉ）等から成るウェハ状の半導体基板２を準備する。半導体基板２は、例えば３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板２の表面上に絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は、半導体集積回路１やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。そして、後述する導電端子１５からパッド電極４を介して電源電圧や接地電圧あるいは種々の信号が半導体集積回路１や半導体基板２等に供給される。なお、パッド電極４の配置位置に限定はなく、半導体集積回路１上に配置することもできる。
次に、半導体基板２の表面にパッド電極４の一部上あるいは全部を被覆するパッシベーション膜５（例えば、ＣＶＤ法により形成されたシリコン窒化膜）を形成する。図１では、パッド電極４の一部上を被覆するようにしてパッシベーション膜５が形成されている。
次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂，ポリイミド（例えば感光性ポリイミド），レジスト，アクリル等から成る接着層６を介してウェハ状の支持体７を貼り合わせる。本実施形態では、支持体７の半導体基板２側の面を表面、他方の面を裏面とする。なお、半導体集積回路１が受光素子や発光素子を含む場合、接着層６は半導体集積回路１から放射される光、あるいは半導体集積回路１に入射される光の通り道になるため、透明であって光を透過させる性状の良好な材料から成ることが好ましい。
支持体７は、例えばフィルム状の保護テープでもよいし、ガラスや石英，セラミック，金属等の剛性の基板であってもよいし、樹脂から成るものでもよい。支持体７は、半導体基板２を支持すると共にその素子表面を保護する機能を有するものであり、その膜厚は例えば約４００μｍ程度である。なお、半導体集積回路１が受光素子や発光素子を含む場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。
次に、半導体基板２の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板２を所定の厚さ（例えば１００μｍ程度）まで薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板２の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
次に、図２に示すように、半導体基板２のうちパッド電極４に対応する所定の領域のみを、半導体基板２の裏面側から選択的にエッチングし、絶縁膜３を一部露出させる。以下、この露出部分を開口部８とする。これによりウェハ状の半導体基板２は、図３Ａ，Ｂに示すような島状に分割される。
当該半導体基板２の選択的なエッチングについて、図３Ａ，Ｂを参照して説明する。図３Ａ，Ｂは、半導体基板２側から見た概略平面図であり、図２は図３Ａ，ＢのＸ−Ｘ線に沿った断面図に対応するものである。
図３Ａに示すように、半導体基板２を支持体７の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図３Ｂに示すように、パッド電極４が形成された領域のみをエッチングすることで、半導体基板２の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板２と支持体７の重畳する面積が大きく、支持体７の外周近くまで半導体基板２が残る。そのため、半導体基板２に対する支持体７の支持強度を向上させる観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板２と支持体７の熱膨張率の差異による支持体７の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、図３Ａ，Ｂで示した平面形状とは別の形状に半導体基板２をデザインすることも可能である。なお、以後は半導体基板２を図３Ａで示したようにエッチングした場合の製造工程を説明する。
また、本実施形態では半導体基板２の横幅が表面側に近付くほど広がるように、半導体基板２の側壁が斜めにエッチングされているが、半導体基板２の幅が一定であり、その側壁が支持体７の主面に対して垂直となるようにエッチングすることもできる。
次に、開口部８内を含め、半導体基板２の側面及び裏面上にプラズマＣＶＤ法等によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜９を形成する。次に、不図示のレジスト層をマスクとして、絶縁膜３及び絶縁膜９を図４に示すように選択的にエッチングする。このエッチングにより、パッド電極４の一部上からダイシングラインＤＬに至る領域にかけて形成された絶縁膜３及び絶縁膜９が選択的に除去され、開口部８の底部においてパッド電極４の少なくとも一部が露出される。
次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層１０となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を例えば１μｍの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該金属層を選択的にエッチングする。このエッチングによって当該金属層は、図５に示すように、パッド電極４と接続され、半導体基板２の側面及び裏面上に形成された配線層１０となる。
次に、配線層１０を被覆する不図示の電極接続層（例えば、ニッケル層と金層の積層）を形成する。電極接続層を形成するのは、アルミニウム等から成る配線層１０と、ハンダ等から成る導電端子１５は接合しにくいという理由や、導電端子１５の材料が配線層１０側に流入してくることを防止するという理由による。なお、保護層１４の形成後に当該電極接続層を形成することも可能である。
次に、ダイシングブレードやドライエッチングによって、半導体基板２側から絶縁膜３，接着層６及び支持体７の表面を一部除去することで、支持体７の厚み方向の途中に至る溝１１を形成する。溝１１は、個々の半導体装置の境界（ダイシングラインＤＬ）に沿って、支持体７の表面に対して縦横方向に多数形成される。なお、溝１１の断面形状は、接着層６の側面が露出されるのであれば、図６に示すようなＶ字形状に限定されず楕円形状や略長方形状等でも構わないが、後述する保護層１２の溝１１内での被覆性を良好にする観点からはＶ字形状とするか、あるいは上部（半導体基板２の表面に近い部分）が外側に湾曲した形状とすることが好ましい。溝１１の深さは、個片化後の支持体７の厚さを考慮して設定し、例えば最終的な支持体７の厚さを５０μｍ程度にするのであれば、支持体７の表面から約７０μｍ程度の深さ位置に底部が配置されるように溝１１を形成する。なお、ダイシングブレードによって溝１１を形成した場合であっても、ダイシングブレードを用いる工程は当該工程のみであって、後述するように個々の半導体装置を得る工程ではダイシングブレードを用いない。従って、溝１１の形成工程、及び個々の半導体装置を得るための工程の両工程でダイシングブレードを用いる製造方法に比べ、本実施形態はダイシングブレードを用いる工程が少ないため、製造工程全体として要する時間を短縮することができる。
次に、後述する導電端子１５の形成領域及び溝１１に対応する位置に開口部１２，１３を有する保護層１４を、例えば１０μｍの厚みで形成する。保護層１４の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像して所定領域を露出させる開口を形成し、その後これに熱処理（ポストベーク）を施す。これにより、導電端子１５の形成領域及び溝１１に対応する位置に開口部１２，１３を有する保護層１４を得る。本実施形態の保護層１４は、接着層６の側面を完全に被覆するが、支持体７の側面は半導体基板２に近い部分のみが被覆され、少なくともダイシングラインＤＬ上に保護層１４が形成されないようになっている。換言すれば、支持体７の表面から溝１１の底部に至る途中に保護層１４の端部が配置されており、溝１１の底部では保護層１４が形成されていない。このように保護層１４の溝１１に対応する位置に開口部１３を形成しておくことで、後述する支持体７の裏面エッチング工程後に、隣接する半導体装置が保護層１４で繋がることは防止され、各半導体装置を適切に分離させることができる。
次に、保護層１４の開口部１２から露出した電極接続層上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせることで、図７に示すようにボール状の導電端子１５を形成する。なお、導電端子１５の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法（塗布法）等で形成することもできる。このようにして、パッド電極４は配線層１０を介して導電端子１５と電気的に接続される。
次に、半導体基板２の裏面側から液状のレジスト材料をスピン塗布し、溝１１の内壁を含めて導電端子１５や保護層１２等の全体をレジスト層１６で被覆する。レジスト層１６は、半導体基板２が埋設される程度の厚みを有している。次に、熱処理を施すことにより、当該レジスト層１６を硬化させる。なお、開口部１３を介して溝１１内にレジスト層１６が充填されるため、溝１１の底部でレジスト層１６と支持体７とが接触している。
次に、半導体基板２の裏面上に例えばフィルム状のＵＶテープやガラス基板等の保護部材１７を貼り合わせる。保護部材１７は、以下に述べる支持体７の裏面エッチング工程やその後の搬送の際に半導体基板２を保持するとともに、導電端子１５等を保護する機能を有する。
次に、図８に示すように、支持体７の裏面から溝１１及びレジスト層１６が表出するまで支持体７の裏面全体を均一にエッチングし、支持体７を所定の厚さ（例えば５０μｍ程度）に薄くする。エッチング方法としては、裏面研削装置（グラインダー）を用いて機械的にエッチングするか、あるいは基板を回転させながらフッ酸等を含む薬液を用いてエッチングを行うスピンウェットエッチングが好ましい。ただし、支持体７の裏面全体をエッチングする方法であればディップエッチング等の他のエッチング方法でもよい。当該支持体７のエッチングは、予め算出したエッチングレートに基づいて時間で管理するか、あるいは光学的な装置によってレジスト層１６の露出を検知すること等の方法によって終了させる。こうして、ウェハ状の支持体７は島状に個片化され、つまりはチップ状に個片化された半導体装置２０が一括して形成される。
なお、支持体７の裏面から溝１１が表出されても、溝１１内にはレジスト層１６が形成され、半導体基板２の裏面上には保護部材１７が貼り合わされている。そのため、各半導体装置２０がバラバラになることはない。また、レジスト層１６及び保護部材１７が障壁となるため、薬液等の腐食物質は半導体基板２側に浸入せず、半導体装置２０の動作特性が劣化することは無い。
また、支持体７の裏面エッチング後、各半導体装置２０は保護部材１７に貼り合わされた状態で搬送されることになるが、隣り合う半導体装置２０の間はレジスト層１６で隙間無く充填されている。そのため、搬送の際に隣り合う半導体装置２０同士が擦れ合って欠ける等の機械的損傷は起き難くなっている。
次に、支持体７の裏面側から所定の溶解剤を供給して露出されたレジスト層１６を溶かし、その後保護部材１７から個片化された半導体装置２０をピックアップする。保護部材１７がＵＶテープである場合には、紫外線を保護部材１７に照射してその粘着性を低減させることで、半導体装置２０を容易にピックアップすることができる。なお、支持体７の裏面上に新たに別のテープを貼り合わせ、次に保護部材１７を剥がし、次に半導体基板２の裏面側から溶解剤を供給してレジスト層１６を溶解させてもよい。
以上の工程により、図９に示すように、チップサイズパッケージ型の半導体装置２０が完成する。半導体装置２０は、導電端子１５を介してプリント基板等に実装される。
以上説明した第１の実施形態では、従来のようにダイシングラインＤＬを個別に切り分けて個々の半導体装置を得るのではなく、支持体７の裏面全体をエッチングすることで各半導体装置を得ている。従って、全ての半導体装置が一括して個片化されるため、ダイシング工程に要する時間を大幅に短縮することができ、生産性を飛躍的に向上させることができる。
また、第１の実施形態では、支持体７の薄型化が半導体装置の個片化と同時に図られているため、従来に比して薄型の半導体装置を効率よく製造することができる。また、支持体７の薄型化は、配線層１０や導電端子１５や保護層１４等の半導体装置の構成要素が全て形成された後に行われているので、薄型化による支持体７の剛性の低下が各構成要素の形成段階で影響を与えることはない。
また、支持体７の裏面エッチングによって支持体７の裏面から溝１１が表出されても、溝１１内にはレジスト層１６が形成され、半導体基板２の裏面上には保護部材１７が貼り合わされている。そのため、腐食物質（例えば、支持体７の裏面エッチングの際に生じた微粒子や、当該エッチング工程に使用した薬液等）が半導体基板２側に浸入することはなく、品質の劣化を抑えることができる。
また、第１の実施形態では、接着層６の側面が保護層１２で完全に被覆され、支持体７の側面のうち半導体基板２に近い側が被覆されている。そのため、接着層６が外気に触れることは抑えられ、半導体集積回路１や接着層６への腐食物質（例えば水分）の浸入を防止することができる。
次に、本発明の第２の実施形態について図面を参照しながら説明する。なお、第１の実施形態と同様の構成及び製造工程については、同一符号を示してその説明を省略する。
第１の実施形態では、図８に示すように、支持体７の厚み方向の途中まで支持体７の裏面をエッチングしていた。これに対して第２の実施形態では、支持体７を全てエッチングする工程を採用している点が特徴である。当該支持体７のエッチングは、例えばエッチングレートを管理することによって、支持体７が全てエッチングされた時点で終了させる。かかる工程を経ることによって、図１０に示すように、最上面が接着層６となる半導体装置２５を得ることができる。この場合、接着層６が半導体基板２の表面上を保護する役割を有する。
第２の実施形態においても、第１の実施形態と同様に各半導体装置が全て一括して個片化されるため、ダイシング工程に要する時間を大幅に短縮することができ、生産性を向上させることができる。また、支持体７の厚みがなくなるため、第１の実施形態よりも更に薄型の半導体装置を得ることができる。
次に、本発明の第３の実施形態について図面を参照しながら説明する。なお、第１及び第２の実施形態と同様の構成及び製造工程については、同一符号を示してその説明を省略する。
第１及び第２の実施形態では、接着層６が半導体基板２と支持体７との間に一様に形成されていた。これに対して第３の実施形態では、図１１に示すように、接着層３０が部分的に形成されており、半導体基板２と支持体７との間にキャビティ３１が形成されている点が特徴である。キャビティ３１は、半導体基板２，接着層３０、支持体７とで囲まれた内部空間であり、例えば半導体基板２の表面上に接着層３０の材料を環状に塗布し、その後支持体７を貼り合わせることで形成される。
このようにキャビティ３１を有する状態で、図７及び図８を用いて説明したのと同様に支持体７の裏面を溝１１が表出するまでエッチングすると、キャビティ３１を備える半導体装置が形成される。
ところで、半導体集積回路１上に接着層が形成されていると、当該半導体装置の品質が低下することがある。例えば、半導体集積回路１が受光素子や発光素子を含む場合には、半導体集積回路１への光の入射（あるいは半導体集積回路１からの光の放射）が接着層によって妨げられ、所望の品質が得られないことがある。また、ブルーレイ(Blu-Ray)のような特定の波長の光によって接着層が劣化し、その劣化した接着層によって半導体装置の動作品質が低下するという問題がある。
第３の実施形態では、キャビティ３１の形成によって、半導体集積回路１と支持体７との間に接着層が介在しない。そのため、接着層の存在によって動作品質が低下する装置（例えば、ブルーレイ受光用の半導体装置）に有効な構成である。
また、図１１に示すようにキャビティ３１を有した状態で、第２の実施形態で説明したように支持体７を全てエッチングした場合には、図１２に示すように半導体集積回路１上に開口部３２を有する接着層３０を備えた半導体装置が形成される。
次に、開口部３２を有する接着層３０を備えた半導体装置を垂直方向に複数個積層した、積層型の半導体装置について図１３を参照しながら説明する。図１３では、半導体装置３５，３６が順に積層された積層型の半導体装置３７の断面図を示している。なお、半導体装置３５，３６は、開口部３２から外部に露出したパッド電極３８を備えている。パッド電極３８は、開口部３２から外部に露出している点を除いて既に説明したパッド電極４と同様の構成である。
積層型の半導体装置３７は、各半導体装置３５，３６が完成した後、半導体装置３６の導電端子１５を半導体装置３５のパッド電極３８と整合するように重ね合わせ、その後例えば熱圧着法で導電端子１５とパッド電極３８とを接続することで完成する。なお、半導体装置３６上に別の半導体装置を積層させることも当然可能である。このような積層型の半導体装置３７は支持体７を有しないため、積層構造の高さを最小限にすることができる。
次に、本発明の第４の実施形態について図面を参照しながら説明する。なお、第１乃至第３の実施形態と同様の構成及び同様の製造工程については、同一符号を示してその説明を省略する。
第１乃至第３の実施形態では、支持体７の裏面全体を均一にエッチングしていた。これに対して第４の実施形態では、支持体７の裏面を部分的にエッチングするプロセスを採用する。まず、図１４に示すように、溝１１やレジスト層１６を形成し、半導体基板２の裏面上に保護部材１７を貼り合わせた後、溝１１に対応する位置に開口部４０を有するレジスト層４１を支持体７の裏面上に選択的に形成する。
次に、図１５に示すように、レジスト層４１をマスクとして支持体７の裏面を部分的にエッチングして開口部４２を形成する。開口部４２は、溝１１と対応する位置、すなわち個々の半導体装置の境界に沿って、支持体７の裏面に対して縦横方向に多数形成される。当該エッチングは、開口部４２が溝１１まで到達して、溝１１及びレジスト層１６が表出されるまで行い、これによってウェハ状の支持体７は島状に個片化され、チップ状に個片化された半導体装置４３が一括して形成される。エッチング方法としては、一度に大量の基板を処理して製造工程の時間の短縮を図る観点からウェットエッチングが好ましい。この場合には、所定の薬液を満たした容器内に上記レジスト層４１が形成された状態で浸せばよい。なお、支持体７の裏面エッチングは、ドライエッチングやサンドブラストにより行ってもよい。
なお、図１５では、裏面から溝１１に到達するまで支持体７の側壁が斜めにエッチングされているが、ドライエッチングやサンドブラスト等の異方性エッチングにより支持体７をエッチングした場合には、当該側壁を支持体７の主面に対して略垂直にすることもできる。
次に、開口部４２から所定の溶解剤を供給してレジスト層１６を溶解させ、その後保護部材１７から各半導体装置４３をピックアップする。
以上説明した第４の実施形態では、従来のようにダイシングラインＤＬを個別に切り分けて個々の半導体装置を得るのではなく、個々の半導体装置の境界に沿った開口部４２を有するレジスト層４１を用いて支持体７の裏面を部分的にエッチングすることで個々の半導体装置を得ている。従って、全ての半導体装置が一括して個片化されるため、ダイシング工程に要する時間を大幅に短縮することができ、生産性を飛躍的に向上させることができる。
次に、本発明の第５の実施形態について図面を参照しながら説明する。なお、第１乃至第４の実施形態と同様の構成及び製造工程については、同一符号を示してその説明を省略する。
図１６に示すように、半導体基板２の表面上に、接着層６を介してテープ５０を貼り合わせ、テープ５０上に支持体７を貼り合せる。テープ５０は、例えばポリイミドから成り、接着層６や後述する保護層５３とは異なる材料からであることが好ましい。テープ５０を除去する際にテープ５０の粘性を低下させる溶剤を供給することがあるため、その際に接着層６や保護層５３が同時に除去されないようにするためである。次に、第１の実施形態と同様の工程で開口部８，絶縁膜９，配線層１０等を形成する。
次に、図１７に示すように、ダイシングブレードやドライエッチングによって、半導体基板２側から絶縁膜３，接着層６及びテープ５０を一部除去することで、テープ５０の厚み方向の途中に至る溝５１を形成する。溝５１は、個々の半導体装置の境界（ダイシングラインＤＬ）に沿って、テープ５０の表面に対して縦横方向に多数形成される。
次に、導電端子１５の形成領域及び溝５１に対応する位置に開口部１２，５２を有するソルダーレジスト等から成る保護層５３を形成する。本実施形態の保護層５３は、接着層６の側面を完全に被覆するが、テープ５０の側面は半導体基板２に近い部分のみが被覆され、少なくともダイシングラインＤＬ上に保護層５３が形成されないようになっている。換言すれば、保護層５３は、接着層６の側面から溝５１の底部に至る途中にその端部が配置されており、溝５１の底部では保護層５３が形成されていない。このように溝５１に対応する位置に開口部５２を形成することで、テープ５０を除去した際に隣接する半導体装置が保護層５３で繋がることは防止され、各半導体装置を適切に分離させることができる。
次に、図１８に示すように、保護層５３の開口部１２から露出した電極接続層上に導電端子１５を形成する。次に、半導体基板２の裏面側からレジスト材料を塗布し、溝５１の内壁を含めて導電端子１５や保護層５３等の全体をレジスト層１６で被覆する。なお、溝５１の底部でレジスト層１６とテープ５０とが接触している。次に、半導体基板２の裏面上に保護部材１７を貼り合わせる。
次に、図１５を用いて説明したようにレジスト層４１を用いて支持体７を部分的にエッチングしてテープ５０を露出させる。次に、所定の溶解剤を露出したテープ５０に供給してテープ５０を除去して半導体基板２と支持体７とを分離させる。次に、レジスト層１６を除去し、保護部材１７から個片化された半導体装置５４をピックアップする。以上の工程により、チップサイズパッケージ型の半導体装置５４が完成する。
第５の実施形態においても、第１乃至第４の実施形態と同様に各半導体装置は全て一括して個片化されるため、ダイシング工程に要する時間を大幅に短縮することができ、生産性を向上させることができる。また、支持体７の厚みがなくなるため、薄型の半導体装置を得ることができる。
次に、本発明の第６の実施形態について説明する。なお、第１乃至第５の実施形態と同様の構成及び製造工程についてはその説明を省略するか簡略する。
第１の実施形態では、図７に示すように、溝１１の内壁を含めて導電端子１５や保護層１２等の全体をレジスト層１６で被覆していた。これに対して第６の実施形態では、レジスト層１６を形成せずに、半導体基板２の裏面上に保護部材１７を貼り合わせる。レジスト層１６が形成されていない点を除いては図７と同様の構成であるため、第６の実施形態の図示は省略する。
次に、支持体７の裏面全体を均一にエッチングするか、あるいは、溝部１１に対応する位置に開口部を有するレジスト層を支持体７の裏面に選択的に形成して（図１４参照）、当該レジスト層をマスクとして支持体７を部分的にエッチングする。
ここで、第１，第４の実施形態では、溝１１が表出されるまでエッチングを行い、これによってウェハ状の支持体７は個片化され、チップ状に個片化された半導体装置が一括して形成されていた。これに対して第６の実施形態では、溝１１が表出される手前で支持体７のエッチングをストップさせる。つまり、溝１１に対応する位置では支持体７の厚みを非常に薄くさせる。当該位置における支持体７の厚みは例えば５０〜１００μｍである。なお、溝１１が表出されるまでエッチングを行わないため、レジスト層１６を形成しなくても支持体７が障壁となって腐食物質（例えば、支持体７の裏面エッチングの際に生じた微粒子や、当該エッチング工程に使用した薬液等）は半導体基板２側に浸入することがなく、品質の劣化を抑えることができる。
次に、この支持体７が薄くなった部位に対して物理的・機械的な負荷を与えて、支持体７を溝１１に沿って切断する。具体的には例えば、人間の手又は所定の器具を用い、支持体７の裏面側から表面側に対して所定の押し圧を溝１１に沿って加えることによって支持体７を切断する。こうして、ウェハ状の支持体７は島状に個片化され、つまりはチップ状に個片化された半導体装置が形成される。
このように、２段階の工程（支持体７の裏面のエッチング工程と、溝１１に対応する位置への物理的な負荷を与える工程）を経ることで、半導体装置の個片化を図ることも可能である。かかる製造方法によれば、レジスト層１６を形成することなく、腐食物質の半導体基板２側への浸入を防ぐメリットがある。また、ダイシングブレードを用いることを要しないため、ダイシング工程に要する時間を短縮することができる。また、支持体７の裏面のうち、溝１１に対応する全ての位置に物理的な負荷を連続的あるいは同時に加えることで、個片化された半導体装置をほぼ一括して得ることができ、生産性を向上させることができる。
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、上記実施形態では、ボール状の導電端子を有するＢＧＡ(Ball Grid Array)型の半導体装置について説明したが、本発明はＬＧＡ(Land Grid Array)型や、その他のＣＳＰ(Chip Size Package)型の半導体装置に適用するものであっても構わない。また、上記実施形態では、導電端子が半導体基板の裏面上に形成されていたが、半導体基板の側面に隣接するように導電端子を配置しても構わない。また、上記実施形態では、保護層１３，５３が形成されていたが、保護層を形成しない半導体装置に本発明を適用することが出来る。この場合は、配線層１０として腐食物質（水分等）への耐性が高い金属材料（例えば、銅）を用いることが好ましい。本発明は、チップ状に個片化された半導体装置を効率的に得るための製造方法として広く適用できるものである。
１ 半導体集積回路 ２ 半導体基板 ３ 絶縁膜 ４ パッド電極
５ パッシベーション膜 ６ 接着層 ７ 支持体 ８ 開口部
９ 絶縁膜 １０ 配線層 １１ 溝 １２ 開口部 １３ 開口部
１４ 保護層 １５ 導電端子 １６ レジスト層 １７ 保護部材
２０ 半導体装置 ２５ 半導体装置 ３０ 接着層 ３１ キャビティ
３２ 開口部 ３５ 半導体装置 ３６ 半導体装置 ３７ 半導体装置
３８ パッド電極 ４０ 開口部 ４１ レジスト層 ４２ 開口部
４３ 半導体装置 ５０ テープ ５１ 溝 ５２ 開口部 ５３ 保護層
５４ 半導体装置 １００ 半導体基板 １０１ 半導体集積回路
１０２ パッド電極 １０３ 絶縁膜 １０４ パッシベーション膜
１０５ 支持体 １０６ 接着層 １０７ 絶縁膜 １０８ 配線層
１０９ 保護層 １１０ 導電端子 ＤＬ ダイシングライン
５ パッシベーション膜 ６ 接着層 ７ 支持体 ８ 開口部
９ 絶縁膜 １０ 配線層 １１ 溝 １２ 開口部 １３ 開口部
１４ 保護層 １５ 導電端子 １６ レジスト層 １７ 保護部材
２０ 半導体装置 ２５ 半導体装置 ３０ 接着層 ３１ キャビティ
３２ 開口部 ３５ 半導体装置 ３６ 半導体装置 ３７ 半導体装置
３８ パッド電極 ４０ 開口部 ４１ レジスト層 ４２ 開口部
４３ 半導体装置 ５０ テープ ５１ 溝 ５２ 開口部 ５３ 保護層
５４ 半導体装置 １００ 半導体基板 １０１ 半導体集積回路
１０２ パッド電極 １０３ 絶縁膜 １０４ パッシベーション膜
１０５ 支持体 １０６ 接着層 １０７ 絶縁膜 １０８ 配線層
１０９ 保護層 １１０ 導電端子 ＤＬ ダイシングライン
Claims (6)
- ウェハ状の半導体基板の表面側と支持体の表面とを貼り合わせる工程と、
前記半導体基板の一部を除去する工程と、
前記支持体の表面に、前記支持体の厚み方向の途中に至る溝を形成する工程と、
前記半導体基板の側面及び裏面上に形成され、かつ前記溝の対応する位置に開口部を有する保護層を形成する工程と、
前記溝が前記支持体の裏面から表出するまで前記支持体の裏面をエッチングし、前記支持体を分割することにより個々の半導体装置を得る工程と、を有することを特徴とする半導体装置の製造方法。 - 前記溝が表出するまで前記支持体をエッチングする工程では、
前記支持体を全てエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記溝が前記支持体の裏面から表出するまで前記支持体の裏面をエッチングする工程は、
前記支持体の裏面上に、前記溝に対応する位置に開口部を有するマスク層を形成する工程と、
前記マスク層をマスクとして用いて前記支持体をエッチングする工程とを含むことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記保護層を形成する工程では、
前記半導体基板の裏面上から前記溝の内壁面上に延在し、前記支持体の表面の位置から前記溝の底部に至る途中にその端部が配置されるように前記保護層を形成することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。 - 前記溝内に充填され、かつ前記溝の底部で前記支持体と接触した樹脂層を形成する工程と、
前記半導体基板の裏面上に保護部材を貼り合わせる工程とを有することを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。 - ウェハ状の半導体基板の表面側にテープを貼り合わせ、前記テープ上に支持体の表面を貼り合わせる工程と、
前記半導体基板の一部を除去する工程と、
前記テープの前記半導体基板側の面に、前記テープの厚み方向の途中に至る溝を形成する工程と、
前記半導体基板の側面及び裏面上に形成され、かつ前記溝に対応する位置に開口部を有する保護層を形成する工程と、
前記テープが前記支持体の裏面側から露出するまで前記支持体の裏面をエッチングする工程と、
露出した前記テープに溶解剤を供給して前記半導体基板から前記テープを剥がし、前記半導体基板と前記支持体とを分離することにより、個々の半導体装置を得る工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007122753A JP5101157B2 (ja) | 2007-05-07 | 2007-05-07 | 半導体装置の製造方法 |
| TW097114078A TW200845339A (en) | 2007-05-07 | 2008-04-18 | Semiconductor device and manufacturing method thereof |
| US12/111,383 US7969007B2 (en) | 2007-05-07 | 2008-04-29 | Semiconductor device and manufacturing method thereof |
| CN2008100887838A CN101304015B (zh) | 2007-05-07 | 2008-05-07 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007122753A JP5101157B2 (ja) | 2007-05-07 | 2007-05-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008277709A JP2008277709A (ja) | 2008-11-13 |
| JP5101157B2 true JP5101157B2 (ja) | 2012-12-19 |
Family
ID=40055286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007122753A Active JP5101157B2 (ja) | 2007-05-07 | 2007-05-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5101157B2 (ja) |
| CN (1) | CN101304015B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102496622B (zh) * | 2011-11-25 | 2016-03-30 | 格科微电子（上海）有限公司 | 图像传感器芯片的封装方法以及摄像模组 |
| US9117715B2 (en) * | 2012-07-18 | 2015-08-25 | Hong Kong Applied Science and Technology Research Institute Company Limited | Wafer-level device packaging |
| CN105261627A (zh) * | 2015-10-19 | 2016-01-20 | 格科微电子（上海）有限公司 | 图像传感器芯片的csp封装方法及封装件 |
| CN106935555A (zh) * | 2015-12-29 | 2017-07-07 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| JP6604476B2 (ja) * | 2016-03-11 | 2019-11-13 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| TWI717846B (zh) * | 2018-09-25 | 2021-02-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| CN109830890B (zh) * | 2019-01-15 | 2021-10-22 | 华天慧创科技（西安）有限公司 | 一种芯片模组、晶圆级芯片的封装结构及封装方法 |
| CN114497962A (zh) * | 2021-12-22 | 2022-05-13 | 中国电子科技集团公司第二十九研究所 | 一种宽带阻抗匹配定向耦合器的设计方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085363A (ja) * | 1999-09-13 | 2001-03-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
| TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| JP4562371B2 (ja) * | 2002-10-30 | 2010-10-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4334397B2 (ja) * | 2003-04-24 | 2009-09-30 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| TWI229890B (en) * | 2003-04-24 | 2005-03-21 | Sanyo Electric Co | Semiconductor device and method of manufacturing same |
| JP4248355B2 (ja) * | 2003-09-24 | 2009-04-02 | 三洋電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2006093367A (ja) * | 2004-09-24 | 2006-04-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4522213B2 (ja) * | 2004-09-29 | 2010-08-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4728033B2 (ja) * | 2005-04-19 | 2011-07-20 | 株式会社ディスコ | 半導体ウエーハの加工方法 |
-
2007
- 2007-05-07 JP JP2007122753A patent/JP5101157B2/ja active Active
-
2008
- 2008-05-07 CN CN2008100887838A patent/CN101304015B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008277709A (ja) | 2008-11-13 |
| CN101304015A (zh) | 2008-11-12 |
| CN101304015B (zh) | 2012-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7969007B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10446504B2 (en) | Chip package and method for forming the same | |
| JP6315859B2 (ja) | 撮像装置、半導体装置および撮像ユニット | |
| US8716109B2 (en) | Chip package and fabrication method thereof | |
| US8294275B2 (en) | Chip package and method for forming the same | |
| US9337097B2 (en) | Chip package and method for forming the same | |
| US9704772B2 (en) | Chip package and method for forming the same | |
| JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
| US7944015B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5101157B2 (ja) | 半導体装置の製造方法 | |
| US20100133640A1 (en) | Packaging method and packaging structure | |
| US9761510B2 (en) | Chip package and method for forming the same | |
| US8674518B2 (en) | Chip package and method for forming the same | |
| US7759779B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9611143B2 (en) | Method for forming chip package | |
| US8178977B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8786093B2 (en) | Chip package and method for forming the same | |
| JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
| JP5122184B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007049183A (ja) | 半導体装置 | |
| JP2010010303A (ja) | 半導体装置 | |
| JP2006100580A (ja) | 半導体装置の製造方法 | |
| JP2010182904A (ja) | 半導体装置の製造方法 | |
| JP2007043194A (ja) | 半導体装置 | |
| JP2007005832A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110525 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120903 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5101157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |