[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5196293B2 - Semiconductor test equipment - Google Patents

Semiconductor test equipment Download PDF

Info

Publication number
JP5196293B2
JP5196293B2 JP2007265434A JP2007265434A JP5196293B2 JP 5196293 B2 JP5196293 B2 JP 5196293B2 JP 2007265434 A JP2007265434 A JP 2007265434A JP 2007265434 A JP2007265434 A JP 2007265434A JP 5196293 B2 JP5196293 B2 JP 5196293B2
Authority
JP
Japan
Prior art keywords
tester
control
control unit
dma
control command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007265434A
Other languages
Japanese (ja)
Other versions
JP2009093536A (en
Inventor
正幸 望月
Original Assignee
ワイアイケー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ワイアイケー株式会社 filed Critical ワイアイケー株式会社
Priority to JP2007265434A priority Critical patent/JP5196293B2/en
Publication of JP2009093536A publication Critical patent/JP2009093536A/en
Application granted granted Critical
Publication of JP5196293B2 publication Critical patent/JP5196293B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Bus Control (AREA)

Description

本発明は、ＤＭＡ（Direct Memory Access）転送方式によってデータを転送するデータ転送装置を備える半導体試験装置に関する。 The present invention relates to a semiconductor test apparatus including a data transfer device that transfers data by a DMA (Direct Memory Access) transfer method.

ＤＭＡ転送方式とは、周知の通り、ＣＰＵ（中央処理装置）を介さずにメモリとメモリとの間、又はメモリと各種デバイスとの間で直接データを転送するデータ転送方式をいう。被試験デバイスの試験を行う半導体試験装置では、例えば被試験デバイスに印加する試験パターンを生成するために用いられるパターンデータを所定のテスタデバイス（例えば、ピンエレクトロニクスカード）に転送するのに要する時間を短縮するためにＤＭＡ転送方式が用いられている。   As is well known, the DMA transfer method is a data transfer method in which data is directly transferred between memories or between a memory and various devices without going through a CPU (central processing unit). In a semiconductor test apparatus that tests a device under test, for example, the time required to transfer pattern data used to generate a test pattern to be applied to the device under test to a predetermined tester device (for example, a pin electronics card) is reduced. The DMA transfer method is used for shortening.

図５は、半導体試験装置に設けられる従来のデータ転送装置の要部構成を示すブロック図である。図５に示す通り、データ転送装置１００は、ＣＰＵ１０１と複数のテスタデバイス１０２ａ〜１０２ｎに設けられたＤＭＡコントローラ１２１ａ〜１２１ｎとを備えている。ＣＰＵ１０１は半導体試験装置の動作を統括的に制御するものであり、所定の制御プログラム及び所定のデバイスプログラムを実行することによりＣＰＵ１０１にはシステム制御部１１１及びデバイスドライバ部１１２がそれぞれ実現されている。   FIG. 5 is a block diagram showing a main configuration of a conventional data transfer apparatus provided in a semiconductor test apparatus. As shown in FIG. 5, the data transfer apparatus 100 includes a CPU 101 and DMA controllers 121a to 121n provided in the plurality of tester devices 102a to 102n. The CPU 101 comprehensively controls the operation of the semiconductor test apparatus, and a system control unit 111 and a device driver unit 112 are realized in the CPU 101 by executing a predetermined control program and a predetermined device program, respectively.

システム制御部１１１は、デバイスドライバ部１１２に対してテスタデバイス１０２ａ〜１０２ｎを制御するための制御命令（例えば、ＤＭＡ転送コマンド等）を出力する。デバイスドライバ部１１２は、システム制御部１１１とテスタデバイス１０２ａ〜１０２ｎとの間に介在されて、テスタデバイス１０２ａ〜１０２ｎ毎のハードウェア上の相違を吸収して、システム制御部１１１がテスタデバイス１０２ａ〜１０２ｎを論理的に制御することを橋渡しするものである。このデバイスドライバ部１１２には、テスタデバイス１０２ａ〜１０２ｎ毎に、システム制御部１１１に対する論理的な入出力部となるデバイスノード１１３ａ〜１１３ｎが設けられる。   The system control unit 111 outputs a control command (for example, a DMA transfer command) for controlling the tester devices 102a to 102n to the device driver unit 112. The device driver unit 112 is interposed between the system control unit 111 and the tester devices 102a to 102n, and absorbs hardware differences between the tester devices 102a to 102n. It bridges the logical control of 102n. In the device driver unit 112, device nodes 113a to 113n serving as logical input / output units for the system control unit 111 are provided for the tester devices 102a to 102n.

テスタデバイス１０２ａ〜１０２ｎは、ピンエレクトロニクスカード、電源カード、その他の半導体試験装置に設けられる各種デバイスであって、ＤＭＡコントローラ１２１ａ〜１２１ｎをそれぞれ備えている。ＤＭＡコントローラ１２１ａ〜１２１ｎは、システム制御部１１１から出力されるＤＭＡ転送コマンドに基づいてＤＭＡ転送方式によりデータ転送を行う。尚、データ転送は、ＤＭＡコントローラ１２１ａ〜１２１ｎの制御の下で、例えば不図示のメモリから不図示のデータバスを介してテスタデバイス１０２ａ〜１０２ｎ内の所定のアドレスに対して行われる。   The tester devices 102a to 102n are various devices provided in a pin electronics card, a power supply card, and other semiconductor test apparatuses, and include DMA controllers 121a to 121n, respectively. The DMA controllers 121a to 121n perform data transfer by the DMA transfer method based on the DMA transfer command output from the system control unit 111. Note that the data transfer is performed, for example, from a memory (not shown) to a predetermined address in the tester devices 102a to 102n via a data bus (not shown) under the control of the DMA controllers 121a to 121n.

上記構成において、システム制御部１１１がテスタデバイス１０２ａ〜１０２ｎに設けられたＤＭＡコントローラ１２１ａ〜１２１ｎにＤＭＡ転送を行わせる場合には、ＤＭＡ転送を行わせるべきテスタデバイスに対応したデバイスノードに対してＤＭＡ転送コマンドを出力する。このＤＭＡ転送コマンドは、デバイスドライバ部１１２を介してＤＭＡ転送を行わせるべきテスタデバイスに入力され、これによりそのテスタデバイスにおいて入力されたＤＭＡ転送コマンドに応じたＤＭＡ転送が開始される。   In the above configuration, when the system control unit 111 causes the DMA controllers 121a to 121n provided in the tester devices 102a to 102n to perform DMA transfer, the DMA is sent to the device node corresponding to the tester device that is to perform DMA transfer. Output a transfer command. The DMA transfer command is input to the tester device that is to perform the DMA transfer via the device driver unit 112, whereby the DMA transfer corresponding to the DMA transfer command input in the tester device is started.

尚、半導体試験装置における従来のデータ転送方法の詳細については、例えば以下の特許文献１を参照されたい。
特開２０００−２０６２００号公報 For details of the conventional data transfer method in the semiconductor test apparatus, see, for example, Patent Document 1 below.
JP 2000-206200 A

ところで、半導体試験装置では複数のテスタデバイスに対して同時にＤＭＡ転送が行われる頻度が極めて高い。複数のテスタデバイスに対して同時にＤＭＡ転送を行う場合には、システム制御部１１１は、デバイスドライバ部１１２に設けられた複数のデバイスノード１１３ａ〜１１３ｎに順次アクセスする必要があるため、システムコールのオーバーヘッドが大きくなって時間を要するという問題があった。   By the way, in a semiconductor test apparatus, the frequency with which DMA transfer is simultaneously performed on a plurality of tester devices is extremely high. When performing DMA transfer to a plurality of tester devices at the same time, the system control unit 111 needs to sequentially access a plurality of device nodes 113a to 113n provided in the device driver unit 112. There was a problem that it took a long time.

また、図５に示す従来のデータ転送装置１００においては、基本的には１つのＤＭＡコントローラ毎にＤＭＡ転送を行わせている。このため、データバスの帯域が１つのＤＭＡコントローラが取り扱うことができる帯域よりも大きくても、一時には１つのＤＭＡコントローラが取り扱うことができる帯域しか使用されず、データバスの帯域が十分生かされていないという問題があった。   In the conventional data transfer apparatus 100 shown in FIG. 5, the DMA transfer is basically performed for each DMA controller. For this reason, even if the bandwidth of the data bus is larger than the bandwidth that can be handled by one DMA controller, only the bandwidth that can be handled by one DMA controller is used at a time, and the bandwidth of the data bus is fully utilized. There was no problem.

本発明は上記事情に鑑みてなされたものであり、システムコールのオーバーヘッドを削減するとともにデータバスの帯域を十分生かすことにより、データの転送効率を向上することができ、これにより試験時間を短縮することができる半導体試験装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and it is possible to improve the data transfer efficiency by reducing the overhead of the system call and sufficiently utilizing the bandwidth of the data bus , thereby reducing the test time. An object of the present invention is to provide a semiconductor test apparatus capable of performing the above.

上記課題を解決するために、本発明の半導体試験装置は、ＤＭＡ転送方式によりデータ転送を行うデータ転送制御部（３１ａ〜３１ｎ）を備える複数のテスタデバイス（１２ａ〜１２ｎ）と、該テスタデバイスを制御して被試験デバイスの試験を行う制御部（１１）とを備える半導体試験装置において、前記制御部は、前記テスタデバイスの各々に設けられた前記データ転送制御部に対する制御命令と、出力先の前記テスタデバイスを指定するデバイス番号を対応付けた該制御命令を一まとめにした制御命令群を出力する制御手段（２１）と、前記制御手段から前記テスタデバイスに対して個別に出力される前記制御命令を受信する前記テスタデバイスの各々に対応して設けられた第１受信ノード（２３ａ〜２３ｎ）と、前記制御手段からの前記制御命令群を受信する第２受信ノード（２４）とを有しており、前記第１受信ノードで受信した前記制御命令を対応する前記テスタデバイスに出力し、前記第２受信ノードで受信した前記制御命令群に含まれる制御命令の各々を、該制御命令に対応付けられた前記デバイス番号で指定される前記テスタデバイスに振り分ける振分手段（２２）とを備えることを特徴としている。
この発明によると、テスタデバイスに対する個別の制御命令が制御手段から出力されると、振分部の第１受信ノードで受信されて対応するテスタデバイスに出力され、出力先のテスタデバイスを指定するデバイス番号が対応付けられた制御命令を一まとめにした制御命令群が制御手段から出力されると、振分部の第２受信ノードで受信され、受信された制御命令群に含まれる制御命令の各々が、振分部において対応付けられたデバイス番号で指定されるテスタデバイスに振り分けられる。
また、本発明の半導体試験装置は、前記制御手段が、前記テスタデバイスに対して個別に前記制御命令を出力し、或いは前記制御命令群を出力することにより、前記被試験デバイスの試験に係るデータを、前記データ転送制御部により前記テスタデバイスにそれぞれ転送させることを特徴としている。
また、本発明の半導体試験装置は、前記制御命令には、転送すべきデータが格納されているアドレス、転送すべきデータのサイズ、及び前記テスタデバイス内におけるデータの転送先を示すアドレスが含まれることを特徴としている。 In order to solve the above problems, a semiconductor test apparatus of the present invention includes a plurality of tester devices (12a to 12n) including data transfer control units (31a to 31n) that perform data transfer by a DMA transfer method, and the tester devices. And a control unit (11) for controlling and testing the device under test. The control unit includes a control command for the data transfer control unit provided in each of the tester devices, and an output destination Control means (21) for outputting a control instruction group in which the control instructions associated with device numbers for specifying the tester devices are grouped together, and the control individually output from the control means to the tester device A first receiving node (23a to 23n) provided corresponding to each of the tester devices receiving the command; And a second receiving node (24) that receives the control command group, and outputs the control command received at the first receiving node to the corresponding tester device and received at the second receiving node. Distributing means (22) for distributing each control command included in the control command group to the tester device designated by the device number associated with the control command is provided.
According to the present invention, when an individual control command for the tester device is output from the control means, the device is received by the first receiving node of the distribution unit and output to the corresponding tester device, and specifies the output tester device When a control command group in which control commands associated with numbers are grouped is output from the control means , each control command received by the second receiving node of the allocating unit and included in the received control command group Are distributed to the tester device specified by the device number associated with the distribution unit.
Further, in the semiconductor test apparatus of the present invention, the control means outputs the control command individually to the tester device or outputs the control command group, whereby data relating to the test of the device under test is output. Are transferred to the tester device by the data transfer control unit.
In the semiconductor test apparatus of the present invention, the control command includes an address where data to be transferred is stored, a size of data to be transferred, and an address indicating a data transfer destination in the tester device. It is characterized by that.

本発明によれば、制御手段から出力されるテスタデバイスに対する個別の制御命令を振分部の第１受信ノードで受信して対応するテスタデバイスに出力する一方で、制御手段から出力される制御命令群（出力先のテスタデバイスを指定するデバイス番号が対応付けられた制御命令を一まとめにしたもの）を振分部の第２受信ノードで受信し、受信した制御命令群に含まれる制御命令の各々を、対応付けられたデバイス番号で指定されるテスタデバイスに振り分けている。このため、制御手段から制御命令群が出力されたときには、従来必要であった第１受信ノードの切り替えが不要となり、システムコールのオーバーヘッドを削減することができる。また、あるデータ転送制御部の制御下におけるＤＭＡ転送が終了していなくとも、他のデータ転送制御部の制御下におけるＤＭＡ転送を順次開始することができるため、データバスの帯域を十分生かすことができる。以上から、ＤＭＡ転送方式によるデータの転送効率を向上することができるという効果がある。また、被試験デバイスの試験に係るデータの転送に要する時間を短縮した分だけ試験時間を短縮することができるという効果がある。 According to the present invention, the individual control command for the tester device output from the control unit is received by the first receiving node of the distribution unit and output to the corresponding tester device, while the control command output from the control unit. receives the group of (a control command device number is associated to specify the destination of the tester device those grouped together) at a second receiving node in the distribution unit, the control command included in the received control instructions Each is assigned to a tester device designated by the associated device number . For this reason, when a control command group is output from the control means , it is not necessary to switch the first receiving node, which is conventionally required, and the overhead of the system call can be reduced. Further, even if the DMA transfer under the control of a certain data transfer control unit is not completed, the DMA transfer under the control of another data transfer control unit can be started sequentially, so that the bandwidth of the data bus can be fully utilized. it can. From the above, there is an effect that the data transfer efficiency by the DMA transfer method can be improved. Further, there is an effect that the test time can be shortened by the amount of time required for transferring data related to the test of the device under test.

以下、図面を参照して本発明の一実施形態による半導体試験装置について詳細に説明する。図１は、本発明の一実施形態による半導体試験装置に設けられるデータ転送装置の要部構成を示すブロック図である。 Hereinafter, a semiconductor test apparatus according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a main configuration of a data transfer apparatus provided in a semiconductor test apparatus according to an embodiment of the present invention .

図１に示す通り、データ転送装置１は、ＣＰＵ１１と複数のテスタデバイス１２ａ〜１２ｎに設けられたＤＭＡコントローラ３１ａ〜３１ｎ（データ転送制御部）とを備えている。ＣＰＵ１１は半導体試験装置の動作を統括的に制御するものであり、所定の制御プログラム及び所定のデバイスプログラムを実行することによりＣＰＵ１１にはシステム制御部２１（制御手段）及びデバイスドライバ部２２（振分手段）がそれぞれ実現されている。 As shown in FIG. 1 , the data transfer apparatus 1 includes a CPU 11 and DMA controllers 31a to 31n (data transfer control units) provided in the plurality of tester devices 12a to 12n. The CPU 11 comprehensively controls the operation of the semiconductor test apparatus. By executing a predetermined control program and a predetermined device program, the CPU 11 has a system control unit 21 (control unit) and a device driver unit 22 (distribution). Each means is realized.

システム制御部２１は、デバイスドライバ部２２に対してテスタデバイス１２ａ〜１２ｎを制御するための制御命令（例えば、ＤＭＡ転送コマンド等）を出力する。このシステム制御部２１は、テスタデバイス１２ａ〜１２ｎの各々に対する個別の制御命令、及びテスタデバイス１２ａ〜１２ｎの各々に対する個別の制御命令を一まとめにした制御命令群を出力する。   The system control unit 21 outputs a control command (for example, a DMA transfer command) for controlling the tester devices 12 a to 12 n to the device driver unit 22. The system control unit 21 outputs a control command group in which individual control commands for each of the tester devices 12a to 12n and individual control commands for each of the tester devices 12a to 12n are grouped.

図２は、システム制御部２１から出力される制御命令の一例を示す図である。尚、図２においては、制御命令としてＤＭＡ転送コマンドを例示している。図２に示す通り、ＤＭＡ転送コマンドは、転送すべきデータが格納されているアドレス（データアドレス）が指定されるフィールドＦ１、転送すべきデータのサイズ（大きさ）が指定されるフィールドＦ２、及びテスタデバイス内におけるデータの転送先を示すアドレス（デバイスアドレス）が指定されるフィールドＦ３からなる。   FIG. 2 is a diagram illustrating an example of a control command output from the system control unit 21. In FIG. 2, a DMA transfer command is illustrated as a control command. As shown in FIG. 2, the DMA transfer command includes a field F1 in which an address (data address) where data to be transferred is stored, a field F2 in which a size (size) of data to be transferred is specified, and The field F3 includes an address (device address) indicating a data transfer destination in the tester device.

図３は、システム制御部２１から出力される制御命令群の一例を示す図である。尚、図３においては、制御命令群として複数のＤＭＡ転送コマンドからなるＤＭＡ転送コマンド群を例示している。図３に示す通り、ＤＭＡ転送コマンド群は、図２に示すフィールドＦ１〜Ｆ３からなるＤＭＡ転送コマンドと、テスタデバイス１２ａ〜１２ｎの何れかを指定するデバイス番号が格納されるフィールドＦ４とからなるレコードＲ１〜Ｒｋが複数設けられたものである。尚、レコードの数は１以上であってＤＭＡコントローラ３１ａ〜３１ｎの数以下である。   FIG. 3 is a diagram illustrating an example of a control command group output from the system control unit 21. In FIG. 3, a DMA transfer command group including a plurality of DMA transfer commands is illustrated as the control instruction group. As shown in FIG. 3, the DMA transfer command group includes a record including a DMA transfer command including fields F1 to F3 illustrated in FIG. 2 and a field F4 in which a device number designating any one of the tester devices 12a to 12n is stored. A plurality of R1 to Rk are provided. The number of records is 1 or more and less than the number of DMA controllers 31a to 31n.

デバイスドライバ部２２は、システム制御部２１とテスタデバイス１２ａ〜１２ｎとの間に介在されて、テスタデバイス１２ａ〜１２ｎ毎のハードウェア上の相違を吸収して、システム制御部２１がテスタデバイス１２ａ〜１２ｎを論理的に制御することを橋渡しするものである。このデバイスドライバ部２２には、システム制御部２１から出力される制御命令に対する論理的な入出力部となるデバイスノード２３ａ〜２３ｎ（第１受信ノード）がテスタデバイス１２ａ〜１２ｎ毎に設けられている。また、システム制御部２１から出力される制御命令群に対する論理的な入出力部となるデバイスノード２４（第２受信ノード）が設けられている。このデバイスノード２４を設けるのは、システムコールのオーバーヘッドを削減するためである。 The device driver unit 22 is interposed between the system control unit 21 and the tester devices 12a to 12n so as to absorb hardware differences between the tester devices 12a to 12n. It bridges the logical control of 12n. In the device driver unit 22, device nodes 23a to 23n ( first receiving nodes) serving as logical input / output units for the control commands output from the system control unit 21 are provided for the tester devices 12a to 12n. . In addition, a device node 24 ( second receiving node) serving as a logical input / output unit for a control command group output from the system control unit 21 is provided. The reason for providing the device node 24 is to reduce the overhead of the system call.

このデバイスドライバ部２２は、システム制御部２１から制御命令が出力された場合には、デバイスノード２３ａ〜２３ｎの何れかで受信し、制御命令を受信したデバイスノードに対応したテスタデバイスに対して制御命令を出力する。また、システム制御部２１から制御命令群が出力された場合には、デバイスノード２４で受信し、受信した制御命令群に含まれる制御命令を、その内容に従ってテスタデバイス１２ａ〜１２ｎの各々に振り分ける。   When a control command is output from the system control unit 21, the device driver unit 22 receives the control command from any of the device nodes 23a to 23n and controls the tester device corresponding to the device node that has received the control command. Output instructions. When a control command group is output from the system control unit 21, the device node 24 receives the control command group and distributes the control command included in the received control command group to each of the tester devices 12a to 12n according to the contents.

具体的に、制御命令群がＤＭＡ転送コマンド群である場合には、図３に示すレコードＲ１〜Ｒｋ毎に、フィールドＦ１〜Ｆ３からなるＤＭＡ転送コマンドを、フィールドＦ４に格納されたデバイス番号に従って振り分ける。例えば、レコードＲ１のフィールドＦ１にデバイス番号「１」が格納されていた場合には、デバイスドライバ部２２は、レコードＲ１のフィールドＦ１〜Ｆ３を、デバイス番号「１」が予め割り当てられたテスタデバイス１２ａに振り分ける。   Specifically, when the control instruction group is the DMA transfer command group, the DMA transfer command including the fields F1 to F3 is distributed according to the device number stored in the field F4 for each of the records R1 to Rk illustrated in FIG. . For example, when the device number “1” is stored in the field F1 of the record R1, the device driver unit 22 assigns the fields F1 to F3 of the record R1 to the tester device 12a to which the device number “1” is assigned in advance. Sort out.

テスタデバイス１２ａ〜１２ｎは、ピンエレクトロニクスカード、電源カード、その他の半導体試験装置に設けられる各種デバイスであって、ＤＭＡコントローラ３１ａ〜３１ｎをそれぞれ備えており、システム制御部２１からデバイスドライバ部２２を介して出力されるＤＭＡ転送コマンドに基づいてＤＭＡ転送方式によりデータ転送を行う。尚、データ転送は、ＤＭＡコントローラ３１ａ〜３１ｎの制御の下で、例えば不図示のメモリから不図示のデータバスを介してテスタデバイス１２ａ〜１２ｎ内の所定のアドレスに対して行われる。   The tester devices 12a to 12n are various devices provided in a pin electronics card, a power supply card, and other semiconductor test apparatuses, each having a DMA controller 31a to 31n, and from the system control unit 21 via the device driver unit 22. The data transfer is performed by the DMA transfer method based on the DMA transfer command output in this manner. Note that data transfer is performed, for example, from a memory (not shown) to a predetermined address in the tester devices 12a to 12n via a data bus (not shown) under the control of the DMA controllers 31a to 31n.

次に、ＤＭＡ転送時の動作について説明する。図４は、ＤＭＡ転送時にデバイスドライバ部２２で行われる処理を示すフローチャートである。システム制御部２１がデバイスドライバ部２２に対してＤＭＡ転送コマンド又はＤＭＡ転送コマンド群を出力するとＤＭＡ転送に係る処理が開始される。システム制御部２１からＤＭＡ転送コマンドが出力される場合には、図５に示した従来のデータ転送装置１００と同様の処理が行われるため、ここでは、システム制御部２１からＤＭＡ転送コマンド群が出力される場合について詳細に説明する。   Next, the operation during DMA transfer will be described. FIG. 4 is a flowchart showing processing performed by the device driver unit 22 during DMA transfer. When the system control unit 21 outputs a DMA transfer command or a group of DMA transfer commands to the device driver unit 22, processing related to DMA transfer is started. When the DMA transfer command is output from the system control unit 21, the same processing as that of the conventional data transfer apparatus 100 shown in FIG. 5 is performed. Therefore, here, the DMA transfer command group is output from the system control unit 21. The case where it is performed will be described in detail.

システム制御部２１から、ＤＭＡ転送コマンド群が出力されると、デバイスドライバ部２２に設けられたデバイスノード２４で受信される。これにより、デバイスドライバ部２２は、ＤＭＡ転送依頼を受け付けたことになる（ステップＳ１１）。次に、デバイスドライバ部２２は、受信したＤＭＡ転送コマンド群に基づいて、ＤＭＡ転送を開始すべきＤＭＡコントローラが有るか否かを判断する（ステップＳ１２）。   When a DMA transfer command group is output from the system control unit 21, it is received by a device node 24 provided in the device driver unit 22. As a result, the device driver unit 22 receives the DMA transfer request (step S11). Next, the device driver unit 22 determines whether there is a DMA controller to start DMA transfer based on the received DMA transfer command group (step S12).

ＤＭＡ転送を開始すべきＤＭＡコントローラが有ると判断した場合（判断結果が「ＹＥＳ」の場合）には、ＤＭＡ転送コマンド群に含まれる１つのＤＭＡ転送コマンドを１つのテスタデバイスに対して振り分け、そのテスタデバイスに設けられたＤＭＡコントローラに対してＤＭＡ転送に必要な設定を行わせてＤＭＡ転送を開始させる（ステップＳ１３）。例えば、レコードＲ１のフィールドＦ１にデバイス番号「１」が格納されていた場合には、デバイスドライバ部２２は、レコードＲ１のフィールドＦ１〜Ｆ３を、デバイス番号「１」が予め割り当てられたテスタデバイス１２ａに振り分け、ＤＭＡ転送に必要な設定をＤＭＡコントローラ３１ａに行わせてＤＭＡ転送を開始させる。   When it is determined that there is a DMA controller to start DMA transfer (when the determination result is “YES”), one DMA transfer command included in the DMA transfer command group is distributed to one tester device, The DMA controller provided in the tester device is set for the DMA transfer to start the DMA transfer (step S13). For example, when the device number “1” is stored in the field F1 of the record R1, the device driver unit 22 assigns the fields F1 to F3 of the record R1 to the tester device 12a to which the device number “1” is assigned in advance. And the DMA controller 31a performs the settings necessary for the DMA transfer to start the DMA transfer.

ステップＳ１３の処理を終えるとステップＳ１２の処理に戻り、受信したＤＭＡ転送コマンド群に基づいてＤＭＡ転送を開始すべきＤＭＡコントローラが有るか否かを判断する処理が再び行われる。例えば、レコードＲ２のフィールドＦ１にデバイス番号「２」が格納されていた場合には、デバイスドライバ部２２は、レコードＲ２のフィールドＦ１〜Ｆ３を、デバイス番号「２」が予め割り当てられたテスタデバイス１２ｂに振り分けてＤＭＡ転送に必要な設定をＤＭＡコントローラ３１ｂに行わせてＤＭＡ転送を開始させる。ここでステップＳ１２の判断結果が「ＹＥＳ」の間は、ステップＳ１３の処理が繰り返し行われ、他のＤＭＡコントローラに対する設定が順次行われてＤＭＡ転送が順次開始される。   When the process of step S13 is completed, the process returns to the process of step S12, and the process of determining whether there is a DMA controller to start DMA transfer based on the received DMA transfer command group is performed again. For example, when the device number “2” is stored in the field F1 of the record R2, the device driver unit 22 assigns the fields F1 to F3 of the record R2 to the tester device 12b to which the device number “2” is assigned in advance. Are assigned to the DMA controller 31b to start DMA transfer. Here, while the determination result of step S12 is “YES”, the process of step S13 is repeatedly performed, the settings for the other DMA controllers are sequentially performed, and the DMA transfer is sequentially started.

一方、ステップＳ１２の判断結果が「ＮＯ」になると、デバイスドライバ部２２は、システム制御部２１から出力されたＤＭＡ転送コマンド群に含まれるＤＭＡ転送コマンドで指定される全てのＤＭＡコントローラについてのＤＭＡ転送が終了したか否かを判断する（ステップＳ１４）。かかる判断により、全てのＤＭＡコントローラについてのＤＭＡ転送が終了したかが再確認される。そして、全てのＤＭＡコントローラについてのＤＭＡ転送が終了していないと判断した場合（判断結果が「ＮＯ」の場合）にはステップＳ１２の処理に戻り、全てのＤＭＡコントローラについてのＤＭＡ転送が終了したと判断した場合（判断結果が「ＹＥＳ」の場合）にはＤＭＡ転送コマンド群の受付の処理（ステップＳ１１）に戻る。   On the other hand, when the determination result in step S12 is “NO”, the device driver unit 22 performs DMA transfer for all DMA controllers specified by the DMA transfer command included in the DMA transfer command group output from the system control unit 21. It is determined whether or not has been completed (step S14). Based on such determination, it is reconfirmed whether the DMA transfer for all the DMA controllers is completed. If it is determined that the DMA transfer for all the DMA controllers has not ended (if the determination result is “NO”), the process returns to step S12, and the DMA transfer for all the DMA controllers is completed. When it is determined (when the determination result is “YES”), the process returns to the DMA transfer command group reception process (step S11).

以上の通り、本実施形態では、ＤＭＡコントローラ３１ａ〜３１ｎに対するＤＭＡ転送コマンドを一まとめにしたＤＭＡ転送コマンド群をシステム制御部２１から出力してデバイスドライバ部２２のデバイスノード２４で受信し、ＤＭＡ転送コマンド群に含まれるＤＭＡ転送コマンドを、その内容に従ってテスタデバイス１２ａ〜１２ｎに振り分けている。このため、従来必要であったデバイスノード２３ａ〜２３ｎの切り替えが不要となり、システムコールのオーバーヘッドを削減することができる。また、あるＤＭＡコントローラの制御下におけるＤＭＡ転送が終了していなくとも、他のＤＭＡコントローラの制御下におけるＤＭＡ転送を順次開始することができるため、データバスの帯域を十分生かすことができる。 As described above, in the present embodiment , a DMA transfer command group in which DMA transfer commands for the DMA controllers 31a to 31n are collectively output from the system control unit 21 and received by the device node 24 of the device driver unit 22, and the DMA transfer is performed. The DMA transfer commands included in the command group are distributed to the tester devices 12a to 12n according to the contents. For this reason, it is not necessary to switch the device nodes 23a to 23n, which is conventionally required, and the overhead of the system call can be reduced. Even if the DMA transfer under the control of a certain DMA controller is not completed, the DMA transfer under the control of another DMA controller can be started sequentially, so that the bandwidth of the data bus can be fully utilized.

以上から、本実施形態では、ＤＭＡ転送方式によるデータの転送効率を向上することができる。また、本実施形態では、被試験デバイスの試験に係るデータ（例えば、パターンデータ）を転送する時間を短縮することができるため、その分だけ試験時間を短縮することができる。 As described above, in this embodiment , the data transfer efficiency by the DMA transfer method can be improved. In this embodiment , the time for transferring data (for example, pattern data) related to the test of the device under test can be shortened, so that the test time can be shortened accordingly.

以上、本発明の実施形態による半導体試験装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、ＣＰＵ１１が所定の制御プログラム及び所定のデバイスプログラムを実行することによって、システム制御部２１及びデバイスドライバ部２２がＣＰＵ１１に実現される場合を例に挙げて説明したが、システム制御部２１及びデバイスドライバ部２２はハードウェアにより実現されていても良い。 Although the semiconductor test apparatus according to the embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. For example, in the above embodiment, the case where the system control unit 21 and the device driver unit 22 are realized in the CPU 11 by the CPU 11 executing the predetermined control program and the predetermined device program has been described as an example. The control unit 21 and the device driver unit 22 may be realized by hardware .

本発明の一実施形態による半導体試験装置に設けられるデータ転送装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the data transfer apparatus provided in the semiconductor test apparatus by one Embodiment of this invention. システム制御部２１から出力される制御命令の一例を示す図である。It is a figure which shows an example of the control command output from the system control part. システム制御部２１から出力される制御命令群の一例を示す図である。3 is a diagram illustrating an example of a control command group output from a system control unit 21. FIG. ＤＭＡ転送時にデバイスドライバ部２２で行われる処理を示すフローチャートである。It is a flowchart which shows the process performed by the device driver part 22 at the time of DMA transfer. 半導体試験装置に設けられる従来のデータ転送装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the conventional data transfer apparatus provided in a semiconductor test apparatus.

符号の説明Explanation of symbols

１ データ転送装置
１２ａ〜１２ｎ テスタデバイス
２１ システム制御部
２２ デバイスドライバ部
２３ａ〜２３ｎ デバイスノード
２４ デバイスノード
３１ａ〜３１ｎ ＤＭＡコントローラ DESCRIPTION OF SYMBOLS 1 Data transfer apparatus 12a-12n Tester device 21 System control part 22 Device driver part 23a-23n Device node 24 Device node 31a-31n DMA controller

Claims (3)

ＤＭＡ転送方式によりデータ転送を行うデータ転送制御部を備える複数のテスタデバイスと、該テスタデバイスを制御して被試験デバイスの試験を行う制御部とを備える半導体試験装置において、In a semiconductor test apparatus including a plurality of tester devices including a data transfer control unit that performs data transfer by a DMA transfer method, and a control unit that controls the tester device to test a device under test.
前記制御部は、前記テスタデバイスの各々に設けられた前記データ転送制御部に対する制御命令と、出力先の前記テスタデバイスを指定するデバイス番号を対応付けた該制御命令を一まとめにした制御命令群を出力する制御手段と、  The control unit is a control command group in which a control command for the data transfer control unit provided in each of the tester devices and a control command in which a device number for designating the output tester device is associated with each other are combined. Control means for outputting
前記制御手段から前記テスタデバイスに対して個別に出力される前記制御命令を受信する前記テスタデバイスの各々に対応して設けられた第１受信ノードと、前記制御手段からの前記制御命令群を受信する第２受信ノードとを有しており、前記第１受信ノードで受信した前記制御命令を対応する前記テスタデバイスに出力し、前記第２受信ノードで受信した前記制御命令群に含まれる制御命令の各々を、該制御命令に対応付けられた前記デバイス番号で指定される前記テスタデバイスに振り分ける振分手段とを備える  A first receiving node provided corresponding to each of the tester devices that receives the control commands individually output from the control unit to the tester device, and the control command group from the control unit A control instruction included in the control instruction group received by the second receiving node and output to the corresponding tester device, the control instruction received by the first receiving node. Distribution means for allocating each of the tester devices to the tester device specified by the device number associated with the control command
ことを特徴とする半導体試験装置。  A semiconductor test apparatus. 前記制御手段は、前記テスタデバイスに対して個別に前記制御命令を出力し、或いは前記制御命令群を出力することにより、前記被試験デバイスの試験に係るデータを、前記データ転送制御部により前記テスタデバイスにそれぞれ転送させることを特徴とする請求項１記載の半導体試験装置。The control means outputs the control command individually to the tester device or outputs the control command group, whereby data related to the test of the device under test is sent to the tester by the data transfer control unit. 2. The semiconductor test apparatus according to claim 1, wherein each of the devices is transferred to a device. 前記制御命令には、転送すべきデータが格納されているアドレス、転送すべきデータのサイズ、及び前記テスタデバイス内におけるデータの転送先を示すアドレスが含まれることを特徴とする請求項１又は請求項２記載の半導体試験装置。The control instruction includes an address where data to be transferred is stored, a size of data to be transferred, and an address indicating a data transfer destination in the tester device. Item 3. A semiconductor test apparatus according to Item 2.
JP2007265434A 2007-10-11 2007-10-11 Semiconductor test equipment Expired - Fee Related JP5196293B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007265434A JP5196293B2 (en) 2007-10-11 2007-10-11 Semiconductor test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007265434A JP5196293B2 (en) 2007-10-11 2007-10-11 Semiconductor test equipment

Publications (2)

Publication Number Publication Date
JP2009093536A JP2009093536A (en) 2009-04-30
JP5196293B2 true JP5196293B2 (en) 2013-05-15

Family

ID=40665443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007265434A Expired - Fee Related JP5196293B2 (en) 2007-10-11 2007-10-11 Semiconductor test equipment

Country Status (1)

Country Link
JP (1) JP5196293B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233578A (en) * 2010-04-23 2011-11-17 Hitachi High-Tech Instruments Co Ltd Reaction absorption device and semiconductor assembly device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895899A (en) * 1994-09-22 1996-04-12 Hitachi Ltd Dma transfer controller
JP2581468B2 (en) * 1994-10-12 1997-02-12 日本電気株式会社 Non-SCSI device access method
JP3010965U (en) * 1994-11-09 1995-05-09 株式会社アイシーエム Transmission control device
JP2865131B2 (en) * 1996-04-26 1999-03-08 日本電気株式会社 Data transfer method
JP3484056B2 (en) * 1996-10-18 2004-01-06 松下電器産業株式会社 Data transfer device and data transfer system
JPH10320350A (en) * 1997-05-20 1998-12-04 Mitsubishi Electric Corp Remote pio control system
US6363438B1 (en) * 1999-02-03 2002-03-26 Sun Microsystems, Inc. Method of controlling DMA command buffer for holding sequence of DMA commands with head and tail pointers
JP2005092742A (en) * 2003-09-19 2005-04-07 Toshiba Corp Video output controller and video card
JP2007115237A (en) * 2005-09-20 2007-05-10 Yoichi Koide Data acquisition adaptor and its management system

Also Published As

Publication number Publication date
JP2009093536A (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP6663938B2 (en) Vehicle inspection device and vehicle inspection method
JP2007207136A (en) Data processor, data processing method, and data processing program
JP2007207026A (en) Dma transfer device
US8499106B2 (en) Buffering of a data stream
US10007625B2 (en) Resource allocation by virtual channel management and bus multiplexing
US20140325114A1 (en) Multi-channel direct memory access controller and control method thereof
US20170177509A1 (en) Host controller and program executed by host controller
JP5196293B2 (en) Semiconductor test equipment
CN113312090A (en) System and method for tag-based synchronization of tasks for machine learning operations
JP2010073113A (en) Data transfer device and semiconductor testing device
CN106776032A (en) The treating method and apparatus of the I/O Request of distributed block storage
KR102388044B1 (en) Test device and test system having the same
CN119452351A (en) Distributed configuration of programmable devices
US11082325B2 (en) Communication control method and information processing apparatus
US20130028181A1 (en) System and method for managing parallel processing of network packets in a wireless access device
JP7044081B2 (en) In-vehicle communication system
US20090019197A1 (en) Interface controller, method for controlling the interface controller, and a computer system
US6684271B1 (en) Method and apparatus for changing context in link channelization
JP4882116B2 (en) Buffer control device and buffer control method
JP2007214981A (en) Data transfer circuit, multi-processor system using the same and data transfer method
WO2022176036A1 (en) Communication control device, communication control method, and communication control program
JP2008258763A (en) Serial communication apparatus, test device thereof and method for testing serial communication apparatus
JP2011150613A (en) Data processing apparatus
JP6204313B2 (en) Electronics
JP4854598B2 (en) Data transfer control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees