[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5181840B2 - Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus - Google Patents

Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus Download PDF

Info

Publication number
JP5181840B2
JP5181840B2 JP2008143630A JP2008143630A JP5181840B2 JP 5181840 B2 JP5181840 B2 JP 5181840B2 JP 2008143630 A JP2008143630 A JP 2008143630A JP 2008143630 A JP2008143630 A JP 2008143630A JP 5181840 B2 JP5181840 B2 JP 5181840B2
Authority
JP
Japan
Prior art keywords
signal line
signal
transfer
input
transfer signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008143630A
Other languages
Japanese (ja)
Other versions
JP2009290784A (en
Inventor
義治 工藤
弘知 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008143630A priority Critical patent/JP5181840B2/en
Priority to TW098113338A priority patent/TWI455582B/en
Priority to KR1020090045843A priority patent/KR101642851B1/en
Priority to CNA2009101423303A priority patent/CN101594490A/en
Priority to US12/472,457 priority patent/US8223237B2/en
Priority to CN201110259909.5A priority patent/CN102307281B/en
Publication of JP2009290784A publication Critical patent/JP2009290784A/en
Priority to US13/455,415 priority patent/US9237287B2/en
Application granted granted Critical
Publication of JP5181840B2 publication Critical patent/JP5181840B2/en
Priority to US14/845,742 priority patent/US9924122B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767Horizontal readout lines, multiplexers or registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/63Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、信号線が密に形成された固体撮像装置、固体撮像装置の駆動方法、及び電子機器に関する。   The present invention relates to a solid-state imaging device in which signal lines are formed densely, a driving method for the solid-state imaging device, and an electronic apparatus.

CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ(以下、CIS)は、高機能、低消費電力のため、特に携帯機器向けイメージセンサ領域において、従来のCCD(Charge Coupled Device)イメージセンサからの置き換えが急速に進んでいる。   CMOS (Complementary Metal Oxide Semiconductor) image sensors (hereinafter referred to as CIS) are highly functional and have low power consumption, so they are rapidly replacing conventional CCD (Charge Coupled Device) image sensors, especially in the image sensor area for portable devices. Progressing.

また、近年、CISにおいて、画素の微細化と共に、多画素化が急ピッチで進んでいる。先端CMOSLSIに使用されるプロセス技術を適用することにより、画素寸法の微細化で先行していたCCDイメージセンサを追い越し、より小さい寸法の画素開発が行われている。CISにおいては、CCDイメージセンサと比較し、画素内のデバイス要素が多く、また、動作も単純でないため、論理回路と同様の金属層での信号線が画素内においても行われる。ただし、光電変換素子であるフォトダイオード(PD)への光入射経路は開けておかなければならないことから、限られた領域に信号線が集中することになる。ここで、前述の多画素化が行われると、信号線が長くなるだけでなく、隣接信号線へと移行する距離もまた長くなる。これにより、抵抗と容量の両方が増大する傾向にあり、隣接信号線間の信号のクロストークが大きくなる。   In recent years, in the CIS, the number of pixels has been increasing at a rapid pace with the miniaturization of pixels. By applying the process technology used for advanced CMOS LSIs, the development of pixels with smaller dimensions has been carried out, overtaking the CCD image sensor that preceded the miniaturization of pixel dimensions. In CIS, compared with a CCD image sensor, there are many device elements in a pixel, and since the operation is not simple, a signal line in a metal layer similar to a logic circuit is also performed in the pixel. However, since the light incident path to the photodiode (PD) which is a photoelectric conversion element must be opened, the signal lines are concentrated in a limited region. Here, when the number of pixels is increased as described above, not only the signal line becomes longer, but also the distance to shift to the adjacent signal line becomes longer. As a result, both resistance and capacitance tend to increase, and signal crosstalk between adjacent signal lines increases.

図16を用いて、信号線間距離が短い場合に起こるクロストークについて説明する。
図16は、固体撮像装置の行方向に配設される信号線を2本図示したものであり、上の信号配線100は、転送信号線、選択信号線、リセット信号線のいずれかであり、下の信号配線101は、上の信号配線100に隣接して配設された隣接信号線である。このように、信号配線100,101同士が隣接して配設されている場合においては、信号配線100,101間に、図16に示すように、駆動回路102から離れた部分での抵抗Rが増大するとともに、信号配線100,101間の容量Cが増大する。そうすると、上の信号配線100に所望のパルス信号φSigが駆動回路102より入力されたとき、その信号配線100に隣接している信号配線101にも、そのパルス信号φSigの微分成分(微分パルス)が発生してしまう。微分パルスがON側にふれると、本来、駆動されていない信号配線101に混信が起こる。これがクロストークである。クロストークの影響を受ける信号配線101が、特に、転送信号線である場合には、フォトダイオードからの信号電荷の漏れが起こってしまう。
Crosstalk that occurs when the distance between the signal lines is short will be described with reference to FIG.
FIG. 16 illustrates two signal lines arranged in the row direction of the solid-state imaging device, and the upper signal wiring 100 is one of a transfer signal line, a selection signal line, and a reset signal line, The lower signal line 101 is an adjacent signal line disposed adjacent to the upper signal line 100. As described above, when the signal wirings 100 and 101 are arranged adjacent to each other, a resistance R in a portion away from the drive circuit 102 is provided between the signal wirings 100 and 101 as shown in FIG. Along with the increase, the capacitance C between the signal wirings 100 and 101 increases. Then, when a desired pulse signal φSig is input to the upper signal wiring 100 from the drive circuit 102, the differential component (differential pulse) of the pulse signal φSig is also applied to the signal wiring 101 adjacent to the signal wiring 100. Will occur. When the differential pulse touches the ON side, interference occurs in the signal wiring 101 that is not originally driven. This is crosstalk. In particular, when the signal wiring 101 affected by the crosstalk is a transfer signal line, leakage of signal charges from the photodiode occurs.

信号線間のクロストークを抑制するためには、信号線抵抗Rと信号線間容量Cを低減することが必要である。しかしながら、信号配線幅や信号配線間隔を拡大して、信号配線抵抗Rと信号配線間容量Cを低減する方法は、光電変換素子であるフォトダイオードへの集光の妨げとなるため、好ましくない。また、駆動回路102の出力インピーダンスを下げることも、信号配線の抵抗が支配的な状態では効果がない。   In order to suppress crosstalk between signal lines, it is necessary to reduce the signal line resistance R and the signal line capacitance C. However, the method of reducing the signal wiring resistance R and the signal wiring capacitance C by enlarging the signal wiring width and the signal wiring interval is not preferable because it hinders condensing light onto the photodiode that is a photoelectric conversion element. Also, reducing the output impedance of the drive circuit 102 is not effective in a state where the resistance of the signal wiring is dominant.

このため、信号配線抵抗R、信号配線間容量Cを見かけ上低減する方法として、信号配線100,101の両端に、駆動回路を配置し、信号配線100,101の両側から駆動することが考えられる。そうすることにより、各駆動回路の負荷は半分になるため、信号配線抵抗R、信号配線間容量Cともに低減できる。   For this reason, as a method of apparently reducing the signal wiring resistance R and the signal wiring capacitance C, it is conceivable to arrange driving circuits at both ends of the signal wirings 100 and 101 and drive from both sides of the signal wirings 100 and 101. . By doing so, the load on each drive circuit is halved, so that both the signal wiring resistance R and the signal wiring capacitance C can be reduced.

しかしながら、上述したように、信号配線100,101の両端に、駆動回路を配置した場合、各駆動回路に入力する制御信号の同期がとれていなければならない。制御信号のタイミングがずれると信号遷移が遅くなる。特に、CMOS型の駆動回路の場合、制御信号のタイミングのずれが大きいと、リークの原因にもなるため、好ましくない。   However, as described above, when drive circuits are arranged at both ends of the signal wirings 100 and 101, the control signals input to the respective drive circuits must be synchronized. If the timing of the control signal is shifted, signal transition is delayed. In particular, in the case of a CMOS type drive circuit, a large shift in the timing of the control signal may cause a leak, which is not preferable.

これに対し、クロストークの抑制に注目したインピーダンス制御が、下記特許文献1に記載されている。特許文献1では、自信号を用いて、終端トランジスタのインピーダンスを制御する構成が記載されている。他の信号が入力されるタイミングにおいて、終端トランジスタのインピーダンスを自信号のフィードバックにより低く設定する。終端トランジスタのインピーダンスが低くなることにより、信号配線の電位固定が強くなる。これにより、クロストークによる信号変動を抑制している。
特開2002−303803号公報
On the other hand, impedance control focusing on suppression of crosstalk is described in Patent Document 1 below. Patent Document 1 describes a configuration in which the impedance of a termination transistor is controlled using its own signal. At the timing when another signal is input, the impedance of the termination transistor is set low by feedback of the own signal. Since the impedance of the termination transistor is lowered, the potential of the signal wiring is fixed. Thereby, signal fluctuation due to crosstalk is suppressed.
JP 2002-303803 A

しかしながら、この特許文献1における方法では、自信号のフィードバックを用いるため、自信号が遷移する際に障害となる。すなわち、信号が遷移するとき、ドライバと反対側では、自信号を保持する方向に終端トランジスタがはたらいている。したがって、ドライバ側からみると、インピーダンスが高くなったのと同じであり、信号遷移に時間が掛かる。   However, since the method of Patent Document 1 uses feedback of the own signal, it becomes an obstacle when the own signal transitions. That is, when the signal transitions, the termination transistor works in the direction of holding the own signal on the side opposite to the driver. Therefore, when viewed from the driver side, the impedance is the same as that of the driver, and it takes time for signal transition.

上述の点に鑑み、本発明は、信号遷移速度の低下防止と、クロストーク抑制が両立された固体撮像装置と、その駆動方法を提供するものであり、また、その固体撮像装置を用いた電子機器を提供するものである。   In view of the above-described points, the present invention provides a solid-state imaging device that is compatible with prevention of a decrease in signal transition speed and suppression of crosstalk, and a driving method thereof, and an electronic device using the solid-state imaging device. Equipment is provided.

上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、以下の構成を有する。
まず、入射された光を光電変換して、信号電荷を蓄積させる光電変換部と、光電変換部に蓄積された信号電荷をフローティングディフュージョンに読み出す為の転送信号が入力される転送信号線を含む、複数の信号線とを有する。
そして、それらの転送信号線を含む複数の信号線に、それぞれ所望の信号を入力する駆動回路を有する。さらに、転送信号線の、駆動回路が接続される側とは反対側に接続され、転送信号線に隣接する他の信号線に所望の信号が入力されるタイミングよりも前から、転送信号線を一定電圧に固定させるための制御信号が入力される終端回路とを有する。
以上において特に第1の構成では、前記駆動回路には、前記転送信号線に隣接する前記他の信号線に対して、前記所望の信号を遅延させて入力する遅延回路が接続される。そして前記終端回路には、前記転送信号線に隣接する前記他の信号線に入力される前記所望の信号が遅延されずに前記制御信号として入力される。
また第2の構成では、前記終端回路には、前記転送信号線に隣接する前記他の信号線において、その1つ前のタイミングで駆動される当該他の信号線に入力される前記所望の信号が、前記制御信号として遅延させて入力される。
In order to solve the above problems and achieve the object of the present invention, a solid-state imaging device of the present invention has the following configuration.
First, a photoelectric conversion unit that photoelectrically converts incident light to accumulate signal charges, and a transfer signal line to which a transfer signal for reading the signal charges accumulated in the photoelectric conversion unit to the floating diffusion is input, A plurality of signal lines.
And it has a drive circuit which inputs a desired signal to each of a plurality of signal lines including those transfer signal lines. Furthermore, the transfer signal line, to the side where the drive circuit is connected is connected to the opposite side, from before the timing at which the signal of Nozomu Tokoro the other signal lines adjacent is input to the transfer signal line, the transfer signal line And a termination circuit to which a control signal for fixing the voltage to a constant voltage is input.
In the above configuration, particularly in the first configuration, the drive circuit is connected to a delay circuit that delays and inputs the desired signal to the other signal line adjacent to the transfer signal line. The desired signal input to the other signal line adjacent to the transfer signal line is input to the termination circuit as the control signal without being delayed.
In the second configuration, the termination circuit includes the desired signal that is input to the other signal line that is driven at the previous timing in the other signal line adjacent to the transfer signal line. Are input with a delay as the control signal.

本発明の固体撮像装置では、転送信号線に隣接する他の信号線に、所望の信号が入力されたときに、その転送信号線は、制御信号が終端回路に入力されていることにより、転送信号線の電位が一定に固定される。これにより、転送信号線の信号線抵抗や、転送信号線と、他の信号線間との信号線間容量が低減されるので、転送信号線における、他の信号線に入力される信号からの影響が低減される。   In the solid-state imaging device of the present invention, when a desired signal is input to another signal line adjacent to the transfer signal line, the transfer signal line is transferred by the control signal being input to the termination circuit. The potential of the signal line is fixed. As a result, the signal line resistance of the transfer signal line and the signal line capacitance between the transfer signal line and the other signal line are reduced, so that the signal from the signal input to the other signal line in the transfer signal line can be reduced. Impact is reduced.

また、本発明の固体撮像装置の駆動方法は、以下の工程で構成される。
まず、光電変換部に光入射し、光電変換して信号電荷を蓄積させる。次に、信号電荷を転送するために設けられた転送信号線を含む複数の信号線に、駆動回路から所望の信号を入力する。そして、前記転送信号線に隣接する他の信号線に所望の信号が入力されるタイミングよりも前から、前記転送信号線を一定電圧に固定するための制御信号を当該転送信号線において前記駆動回路と反対側に接続した終端回路に入力する
以上において特に第1の方法では、前記転送信号線に隣接する前記他の信号線に対しては、前記所望の信号を遅延させて入力し、前記終端回路には、前記転送信号線に隣接する前記他の信号線に入力される前記所望の信号を遅延させずに前記制御信号として入力する。
また第2の方法では、 前記終端回路には、前記転送信号線に隣接する前記他の信号線において、その1つ前のタイミングで駆動される当該他の信号線に入力される前記所望の信号を遅延させて前記制御信号として入力する。
The driving method of the solid-state imaging device according to the present invention includes the following steps.
First, light is incident on the photoelectric conversion unit, and photoelectric conversion is performed to accumulate signal charges. Next, a desired signal is input from a driver circuit to a plurality of signal lines including a transfer signal line provided for transferring signal charges. A control signal for fixing the transfer signal line to a constant voltage is supplied to the drive circuit before the timing at which a desired signal is input to another signal line adjacent to the transfer signal line. Input to the termination circuit connected to the opposite side .
In the above, particularly in the first method, the desired signal is delayed and input to the other signal line adjacent to the transfer signal line, and the termination circuit is adjacent to the transfer signal line. The desired signal input to the other signal line is input as the control signal without delay.
In the second method, the termination circuit includes the desired signal input to the other signal line that is driven at the timing immediately before the other signal line adjacent to the transfer signal line. Is input as the control signal.

本発明の固体撮像装置の駆動方法では、所望の信号線に、信号が入力されるタイミングよりも前から、複数の信号線のうちの、信号が入力されている信号線に隣接する他の信号線を一定電圧に固定する。これにより、他の信号線において、その他の信号線に隣接する信号線に入力されている信号からの影響による誤信号入力が低減される。   In the driving method of the solid-state imaging device of the present invention, the other signal adjacent to the signal line to which the signal is input among the plurality of signal lines before the timing at which the signal is input to the desired signal line. Fix the wire to a constant voltage. Thereby, in the other signal lines, erroneous signal input due to the influence from the signals input to the signal lines adjacent to the other signal lines is reduced.

本発明の電子機器は、光学系と、固体撮像装置と、信号処理回路とを有する。そして、その固体撮像装置は、上述した本発明の固体撮像装置を用いる。 The electronic apparatus of the present invention includes an optical system, a solid-state imaging device, and a signal processing circuit. The solid-state imaging device uses the above-described solid-state imaging device of the present invention.

本発明の電子機器では、固体撮像装置において、転送信号線に隣接する他の信号線に、所望の信号が入力されたときに、その転送信号線は、制御信号が終端回路に入力されていることにより、転送信号線の電位が一定に固定される。これにより、転送信号線の信号線抵抗や、転送信号線と、他の信号線間との信号線間容量が低減されるので、転送信号線における、他の信号線に入力される信号からの影響による誤信号入力が低減される。   In the electronic apparatus of the present invention, when a desired signal is input to another signal line adjacent to the transfer signal line in the solid-state imaging device, the control signal is input to the termination circuit of the transfer signal line. As a result, the potential of the transfer signal line is fixed. As a result, the signal line resistance of the transfer signal line and the signal line capacitance between the transfer signal line and the other signal line are reduced, so that the signal from the signal input to the other signal line in the transfer signal line can be reduced. Error signal input due to influence is reduced.

本発明によれば、信号遷移に影響を与えることなく、クロストークによる誤信号入力を抑制し、画質の向上が図られた固体撮像装置、及び電子機器をえることができる。   According to the present invention, it is possible to obtain a solid-state imaging device and an electronic apparatus in which erroneous signal input due to crosstalk is suppressed and image quality is improved without affecting signal transition.

以下、図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

[第1の実施形態]
図1に本発明の第1の実施形態における固体撮像装置、いわゆるCMOSイメージセンサの概略構成を示す。本実施形態例に係る固体撮像装置1は、複数の画素2が、規則性をもって2次元配列された撮像部(いわゆる画素部)3と、撮像部3の周辺に配置された周辺回路とを有する。周辺回路は、垂直駆動部4、水平転送部5、終端回路7、及び出力部6を有して構成され、また、垂直駆動部4及び終端回路7に入力される所望の信号を発生させるための信号発生回路を有する。
[First Embodiment]
FIG. 1 shows a schematic configuration of a solid-state imaging device, a so-called CMOS image sensor, according to the first embodiment of the present invention. The solid-state imaging device 1 according to the present embodiment includes an imaging unit (so-called pixel unit) 3 in which a plurality of pixels 2 are two-dimensionally arranged with regularity, and a peripheral circuit arranged around the imaging unit 3. . The peripheral circuit includes a vertical drive unit 4, a horizontal transfer unit 5, a termination circuit 7, and an output unit 6, and generates a desired signal input to the vertical drive unit 4 and the termination circuit 7. A signal generation circuit.

画素2は、1つの光電変換素子であるフォトダイオードPDと、複数の画素トランジスタ(MOSトランジスタ)とにより構成される。   The pixel 2 includes a photodiode PD that is one photoelectric conversion element and a plurality of pixel transistors (MOS transistors).

画素2において、フォトダイオードPDは、光入射で光電変換され、その光電変換で生成された信号電荷を蓄積する領域を有して成る。複数の画素トランジスタは、転送トランジスタTr1、リセットトランジスタTr2、増幅トランジスタTr3及び、選択トランジスタTr4の4つのMOSトランジスタを有している。転送トランジスタTr1は、フォトダイオードPDに蓄積された信号電荷をフローティングディフュージョン領域FDに読み出すトランジスタである。リセットトランジスタTr2は、フローティングディフュージョン領域FDの電位を規定の値に設定するためのトランジスタである。増幅トランジスタTr3は、フローティングディフュージョン領域FDに読み出された信号電荷を電気的に増幅するためのトランジスタである。選択トランジスタTr4は、画素1行を選択して画素信号を垂直信号線8に読み出すためのトランジスタである。
なお、図示しないが、選択トランジスタTr4を省略した3つのトランジスタとフォトダイオードPDで画素を構成することも可能である。
In the pixel 2, the photodiode PD includes a region that is photoelectrically converted by light incidence and accumulates signal charges generated by the photoelectric conversion. The plurality of pixel transistors have four MOS transistors, that is, a transfer transistor Tr1, a reset transistor Tr2, an amplification transistor Tr3, and a selection transistor Tr4. The transfer transistor Tr1 is a transistor that reads the signal charge accumulated in the photodiode PD to the floating diffusion region FD. The reset transistor Tr2 is a transistor for setting the potential of the floating diffusion region FD to a specified value. The amplification transistor Tr3 is a transistor for electrically amplifying the signal charge read to the floating diffusion region FD. The selection transistor Tr4 is a transistor for selecting one row of pixels and reading a pixel signal to the vertical signal line 8.
Although not shown, it is possible to form a pixel with three transistors and the photodiode PD in which the selection transistor Tr4 is omitted.

画素2の回路構成では、転送トランジスタTr1のソースがフォトダイオードPDに接続され、そのドレインがリセットトランジスタTr2のソースに接続される。転送トランジスタTr1とリセットトランジスタTr2間の電荷−電圧変換手段となるフローティングディフュージョン領域FD(転送トランジスタのドレイン領域、リセットトランジスタのソース領域に相当する)が増幅トランジスタTr3のゲートに接続される。増幅トランジスタTr3のソースは選択トランジスタTr4のドレインに接続される。リセットトランジスタTr2のドレイン及び増幅トランジスタTr3のドレインは、電源電圧供給部に接続される。また、選択トランジスタTr4のソースが垂直信号線8に接続される。   In the circuit configuration of the pixel 2, the source of the transfer transistor Tr1 is connected to the photodiode PD, and the drain thereof is connected to the source of the reset transistor Tr2. A floating diffusion region FD (corresponding to a drain region of the transfer transistor and a source region of the reset transistor) serving as charge-voltage conversion means between the transfer transistor Tr1 and the reset transistor Tr2 is connected to the gate of the amplification transistor Tr3. The source of the amplification transistor Tr3 is connected to the drain of the selection transistor Tr4. The drain of the reset transistor Tr2 and the drain of the amplification transistor Tr3 are connected to the power supply voltage supply unit. Further, the source of the selection transistor Tr4 is connected to the vertical signal line 8.

垂直駆動部4は、転送トランジスタTr1、リセットトランジスタTr2、選択トランジスタTr4のそれぞれのゲートに接続される転送信号線、リセット信号線、選択信号線に、所望のパルス信号を入力するための駆動回路を有する。すなわち、垂直駆動部4から、リセット信号線を介し、1行に配列された画素2のリセットトランジスタTr2のゲートに、共通に印加される行リセット信号φRSTが供給される。同じく、垂直駆動部4から、転送信号線を介して、1行の画素の転送トランジスタTr1のゲートに、共通に印加される行転送信号φTRFが供給される。さらに、同じく、垂直駆動部4から、選択信号線を介して、1行の選択トランジスタTr4のゲートに、共通に印加される行選択信号φSELが供給される。   The vertical drive unit 4 includes a drive circuit for inputting a desired pulse signal to the transfer signal line, the reset signal line, and the selection signal line connected to the gates of the transfer transistor Tr1, the reset transistor Tr2, and the selection transistor Tr4. Have. That is, the row reset signal φRST applied in common is supplied from the vertical drive unit 4 to the gates of the reset transistors Tr2 of the pixels 2 arranged in one row via the reset signal line. Similarly, the row transfer signal φTRF applied in common is supplied from the vertical drive unit 4 to the gates of the transfer transistors Tr1 of the pixels in one row via the transfer signal line. Similarly, a row selection signal φSEL applied in common is supplied from the vertical drive unit 4 to the gates of the selection transistors Tr4 in one row via the selection signal line.

水平転送部5は、各列の垂直信号線8に接続された、アナログ/デジタル変換器9と、行選択回路(スイッチ手段)SWと、水平転送線10とを有して構成される。出力部6は、増幅器又は、アナログ/デジタル変換器及び/又は信号処理回路から構成されるものであるが、本例では、水平転送線10からの出力を処理する信号処理回路11と、出力バッファ12とを有して構成される。また、水平転送線10は、例えばデータビット線と同数の信号線で構成されたバス信号線で構成される。   The horizontal transfer unit 5 includes an analog / digital converter 9, a row selection circuit (switch means) SW, and a horizontal transfer line 10 connected to the vertical signal lines 8 of each column. The output unit 6 includes an amplifier, an analog / digital converter, and / or a signal processing circuit. In this example, the signal processing circuit 11 that processes the output from the horizontal transfer line 10 and an output buffer are provided. 12. Further, the horizontal transfer line 10 is composed of bus signal lines composed of the same number of signal lines as data bit lines, for example.

終端回路7は、所望の転送信号線を一定電圧に固定するための回路であり、図2に、その構成例の一例を示す。終端回路7は、図2に示すように、MOSトランジスタからなる制御トランジスタTr5により構成される。制御トランジスタTr5としては、nチャネル、またはpチャネルのMOSトランジスタを用いることができ、この例においては、nチャネルのMOSトランジスタを用いる例としている。この制御トランジスタTr5において、ソースは低電圧Vに接続され、ゲートには、信号発生回路16から出力される制御信号φTERMが供給され、ドレインは、転送信号線14に接続される。また、この終端回路7は、転送信号線14の行転送信号φTRFが供給される側とは反対側の端部に接続されるものである。この低電圧Vは、転送信号線14に入力されるローレベルの電圧と等しい電圧であればよく、例えば、典型的なローレベル電圧として0Vが挙げられる。
この終端回路7は、制御トランジスタTr5のゲートに、制御信号φTERMを入力することにより、転送信号線14に低電圧Vを供給することができる回路である。
The termination circuit 7 is a circuit for fixing a desired transfer signal line to a constant voltage, and FIG. 2 shows an example of its configuration example. As shown in FIG. 2, the termination circuit 7 includes a control transistor Tr5 made of a MOS transistor. As the control transistor Tr5, an n-channel or p-channel MOS transistor can be used. In this example, an n-channel MOS transistor is used. In the control transistor Tr5, the source is connected to the low voltage VL , the gate is supplied with the control signal φTERM output from the signal generating circuit 16, and the drain is connected to the transfer signal line 14. The termination circuit 7 is connected to the end of the transfer signal line 14 opposite to the side to which the row transfer signal φTRF is supplied. The low voltage V L may be a voltage equal to the low level voltage input to the transfer signal line 14. For example, a typical low level voltage is 0 V.
The termination circuit 7 is a circuit that can supply the low voltage VL to the transfer signal line 14 by inputting the control signal φTERM to the gate of the control transistor Tr5.

この例において、終端回路7は、ローレベルの低電圧Vに終端させる例としたが、これに限れられるものではない。例えば、ダイナミックレンジの拡大を目的として、中間電位に固定する場合もあり得る。この場合は、フォトダイオードの電荷量を蓄積時間の途中まで小さめにしておき、転送ゲートを中間電位にして電荷をあふれさせ、途中から完全に転送ゲートを閉じて残り時間でさらに電荷を蓄積する構成とされる。
すなわち、終端回路7の電位は、センサの仕様に応じて任意の電位とすることができるものである。
また、終端回路7の構成例は、図2に示す例に限られるものではない。
In this example, the termination circuit 7 is terminated to the low voltage VL at a low level. However, the termination circuit 7 is not limited to this. For example, it may be fixed at an intermediate potential for the purpose of expanding the dynamic range. In this case, the charge amount of the photodiode is made small until the middle of the accumulation time, the transfer gate is set to an intermediate potential to overflow the charge, and the transfer gate is completely closed from the middle to accumulate more charge in the remaining time. It is said.
That is, the potential of the termination circuit 7 can be set to any potential according to the specifications of the sensor.
The configuration example of the termination circuit 7 is not limited to the example shown in FIG.

信号発生回路16は、各部の動作に必要なクロックや、所定タイミングのパルス信号、各信号線に供給されるアドレス信号を生成するものである。信号発生回路16において発生されたアドレス信号は、図示しないデコーダ等を介して、所望の垂直駆動部4の転送信号用駆動回路、リセット信号用駆動回路、選択信号用駆動回路に入力される。転送信号用駆動回路に入力されるパルス信号を、行転送信号φTRF、リセット信号用駆動回路に入力されるパルス信号を、行リセット信号φRST、選択信号用駆動回路に入力されるパルス信号を、行選択信号φSELとする。
また、同じく、信号発生回路16において発生されるパルス信号の一部は、終端回路7を構成する制御トランジスタTr5のゲートに入力される。そのパルス信号を、制御信号φTERMとする。
The signal generation circuit 16 generates a clock necessary for the operation of each unit, a pulse signal at a predetermined timing, and an address signal supplied to each signal line. The address signal generated in the signal generation circuit 16 is input to a transfer signal drive circuit, a reset signal drive circuit, and a selection signal drive circuit of a desired vertical drive unit 4 via a decoder or the like (not shown). The pulse signal input to the transfer signal drive circuit, the row transfer signal φTRF, the pulse signal input to the reset signal drive circuit, the row reset signal φRST, and the pulse signal input to the selection signal drive circuit are input to the row The selection signal φSEL is assumed.
Similarly, a part of the pulse signal generated in the signal generation circuit 16 is input to the gate of the control transistor Tr5 constituting the termination circuit 7. The pulse signal is a control signal φTERM.

この固体撮像装置1では、各行の画素2の信号が各アナログ/デジタル変換器9にてアナログ/デジタル変換され、順次選択される行選択回路SWを通じて水平転送線10に読み出され、順次に水平転送される。水平転送線10に読み出された画像データは、信号処理回路11を通じて出力バッファ12より出力される。   In the solid-state imaging device 1, the signals of the pixels 2 in each row are analog / digital converted by the analog / digital converters 9, read out to the horizontal transfer line 10 through the sequentially selected row selection circuits SW, and sequentially horizontal. Transferred. The image data read to the horizontal transfer line 10 is output from the output buffer 12 through the signal processing circuit 11.

[固体撮像装置の動作]
画素2における一般的な動作を説明する。
最初に、転送トランジスタTr1のゲートとリセットトランジスタTr2のゲートをオン状態にして、フォトダイオードPDの電荷を全て空にする。次いで、転送トランジスタTr1のゲートと、リセットトランジスタTr2のゲートをオフ状態にして、電荷蓄積を行う。次に、フォトダイオードPDの電荷を読み出す直前に、リセットトランジスタTr2のゲートをオン状態にして、フローティングディフュージョン(FD)領域の電位をリセットする。その後、リセットトランジスタTr2のゲートをオフ状態にし、転送トランジスタTr1のゲートをオン状態にして、フォトダイオードPDからの電荷をフローティングディフュージョン(FD)領域へ転送する。増幅トランジスタTr3では、ゲートに電荷が印加されたことを受けて信号電荷を電気的に増幅する。一方、選択トランジスタTr4は、読み出し対象画素のみオン状態とし、該当する画素内の増幅トランジスタTr3からの電荷−電圧変換された画像信号が垂直信号線8に読み出されることとなる。
[Operation of solid-state imaging device]
A general operation in the pixel 2 will be described.
First, the gate of the transfer transistor Tr1 and the gate of the reset transistor Tr2 are turned on, and all the charges of the photodiode PD are emptied. Next, the gate of the transfer transistor Tr1 and the gate of the reset transistor Tr2 are turned off to perform charge accumulation. Next, immediately before reading out the charge of the photodiode PD, the gate of the reset transistor Tr2 is turned on to reset the potential of the floating diffusion (FD) region. Thereafter, the gate of the reset transistor Tr2 is turned off, the gate of the transfer transistor Tr1 is turned on, and the charge from the photodiode PD is transferred to the floating diffusion (FD) region. The amplification transistor Tr3 electrically amplifies the signal charge in response to the charge being applied to the gate. On the other hand, the selection transistor Tr4 turns on only the pixel to be read out, and the charge-voltage converted image signal from the amplification transistor Tr3 in the corresponding pixel is read out to the vertical signal line 8.

これらの、転送トランジスタTr1、リセットトランジスタTr2、選択トランジスタTr4のON/OFFは、垂直駆動部4から供給される行転送信号φTRF、行リセット信号φRST、行選択信号φSELによってなされる。図3に、上述した信号電荷の読み出し時における、動作タイミング例を示す。図3に示すように、期間T1において、フォトダイオードPDの電荷を空にし、期間T2で電荷蓄積を行う。そして、期間T2の後半部分の期間T4でフローティングディフュージョン領域FDの電位をリセットし、このフローティングディフュージョン領域FDのリセット電位をリセットレベルとして読み出す。その後、期間T3で、フォトダイオードPDに蓄積された信号電荷をフローティングディフュージョン領域FDに転送し、このときのフローティングディフュージョン領域FDの電位を期間T5で信号レベルとして垂直信号線8に読み出す。   The transfer transistor Tr1, the reset transistor Tr2, and the selection transistor Tr4 are turned on / off by a row transfer signal φTRF, a row reset signal φRST, and a row selection signal φSEL supplied from the vertical drive unit 4. FIG. 3 shows an example of operation timing at the time of reading the signal charge described above. As shown in FIG. 3, in the period T1, the charge of the photodiode PD is emptied, and charge is accumulated in the period T2. Then, the potential of the floating diffusion region FD is reset in a period T4 in the latter half of the period T2, and the reset potential of the floating diffusion region FD is read as a reset level. Thereafter, in the period T3, the signal charge accumulated in the photodiode PD is transferred to the floating diffusion region FD, and the potential of the floating diffusion region FD at this time is read to the vertical signal line 8 as a signal level in the period T5.

そして、信号発生回路16から出力されるアドレス信号により、各行毎に、選択的に行転送信号φTRF、行リセット信号φRST、行選択信号φSELが順次供給され、行選択信号φSELの供給により選択された行毎に、信号電荷が、垂直信号線8に読み出される。   Then, the row transfer signal φTRF, the row reset signal φRST, and the row selection signal φSEL are selectively supplied sequentially for each row by the address signal output from the signal generation circuit 16 and selected by the supply of the row selection signal φSEL. The signal charge is read out to the vertical signal line 8 for each row.

本実施形態例では、終端回路7を構成する制御トランジスタTr5のゲートには、所定の期間、制御信号φTERMが供給される。この制御信号φTERMは、選択されていない転送信号線14のうちの、所望の転送信号線14に入力されるものである。選択されていない行の転送信号線14では、転送信号線14に接続される転送信号用駆動回路からは、低電圧Vが供給されている。そして、制御信号φTERMが供給された場合、制御トランジスタTr5のソースは、低電圧Vに接続されているので、終端回路7からも、転送信号線14に低電圧Vが供給されることとなる。このため、制御信号φTERMが供給された転送信号線14は、両側から低電圧Vが同期して入力される。これにより、制御信号φTERMが供給された転送信号線14は、両側から同電位が供給されるため、信号線内の抵抗Rが、片側から電圧を供給する場合の1/2程度に低減され、隣接する信号線との信号線間容量Cも低減させることができる。これにより、制御信号φTERMが供給された転送信号線14では、その転送信号線14に隣接するリセット信号線13、選択信号線15、若しくは他の転送信号線14との間で起こるクロストークを抑制することができ、信号遷移速度の低下を防ぐことができる。 In the present embodiment, the control signal φTERM is supplied to the gate of the control transistor Tr5 constituting the termination circuit 7 for a predetermined period. The control signal φTERM is input to a desired transfer signal line 14 among the transfer signal lines 14 that are not selected. In the transfer signal line 14 of the unselected row, the low voltage VL is supplied from the transfer signal drive circuit connected to the transfer signal line 14. When the control signal φTERM is supplied, the source of the control transistor Tr5, because it is connected to the low voltage V L, from the terminal circuit 7, the low voltage V L is supplied to the transfer signal line 14 and Become. Therefore, the transfer signal line 14 to which the control signal φTERM is supplied receives the low voltage VL synchronously from both sides. As a result, the transfer signal line 14 supplied with the control signal φTERM is supplied with the same potential from both sides, so that the resistance R in the signal line is reduced to about ½ that when the voltage is supplied from one side, The capacitance C between signal lines with adjacent signal lines can also be reduced. As a result, the transfer signal line 14 to which the control signal φTERM is supplied suppresses crosstalk that occurs between the reset signal line 13, the selection signal line 15, or another transfer signal line 14 adjacent to the transfer signal line 14. And a decrease in signal transition speed can be prevented.

ところで、固体撮像装置1においては画素部において、フォトダイオードを読み出すための転送信号線14へのクロストークが最も懸念される。なぜならば、蓄積期間中のフォトダイオードPDの転送ゲートが混信により開いてしまうと、特に高輝度時など、フォトダイオードPDに十分信号電荷が蓄積されているときには、信号電荷の漏れを生じてしまうからである。   By the way, in the solid-state imaging device 1, in the pixel portion, the crosstalk to the transfer signal line 14 for reading out the photodiode is most concerned. This is because if the transfer gate of the photodiode PD during the accumulation period is opened due to interference, the signal charge leaks when the signal charge is sufficiently accumulated in the photodiode PD, particularly at high luminance. It is.

本実施形態例では、特に、転送信号線14に終端回路7を接続し、所望の転送信号線14を一定電圧に固定できる構成としている。これにより、転送信号線14において、隣接する他の信号線からのクロストークを抑制することで、信号電荷の漏れを低減できる。   In this embodiment, in particular, the termination circuit 7 is connected to the transfer signal line 14 so that the desired transfer signal line 14 can be fixed at a constant voltage. Thereby, in the transfer signal line 14, leakage of signal charges can be reduced by suppressing crosstalk from other adjacent signal lines.

以下に、終端回路7の駆動方法例を、その駆動方法例を実施するための回路構成例を図示して詳述する。   Hereinafter, an example of a method for driving the termination circuit 7 will be described in detail with reference to an example of a circuit configuration for implementing the example of the driving method.

[駆動方法例1]
まず、駆動方法例1として、撮像部3内において転送信号線14同士が隣接する場合の固体撮像装置1の駆動方法を、図4A,Bを用いて説明する。図4Aにおいて、図1に対応する部分には、同一符号を付し、重複説明を省略する。
[Driving method example 1]
First, as a driving method example 1, a driving method of the solid-state imaging device 1 when the transfer signal lines 14 are adjacent to each other in the imaging unit 3 will be described with reference to FIGS. 4A and 4B. In FIG. 4A, parts corresponding to those in FIG.

図4Aは、固体撮像装置1の要部の概略構成であり、駆動方法例1を実施するための回路構成を有するものである。図4Aは、撮像部3の行方向に延びる転送信号線14と、その転送信号線14に隣接して形成される他の転送信号線14(以下、隣接転送信号線14a)及び、その転送信号線14、隣接転送信号線14aに接続される周辺回路を模式的に示すものである。また、図4Bには、駆動方法例1における動作タイミングを示す。ここで、転送信号線をi番目の行に相当する転送信号線14とすると、隣接転送信号線14aは、例えば、i+1番目の行に相当する転送信号線14i+1と見ることができる。 FIG. 4A is a schematic configuration of a main part of the solid-state imaging device 1, and has a circuit configuration for carrying out the driving method example 1. 4A shows a transfer signal line 14 extending in the row direction of the imaging unit 3, another transfer signal line 14 formed adjacent to the transfer signal line 14 (hereinafter, adjacent transfer signal line 14a), and the transfer signal. A peripheral circuit connected to the line 14 and the adjacent transfer signal line 14a is schematically shown. FIG. 4B shows operation timing in the driving method example 1. Here, when the transfer signal line is the transfer signal line 14 i corresponding to the i-th row, the adjacent transfer signal line 14 a can be regarded as, for example, the transfer signal line 14 i + 1 corresponding to the i + 1-th row.

転送信号線14、及び隣接転送信号線14aの一方の端部は、垂直駆動部4に接続されており、それぞれ、垂直駆動部4内において、転送信号用駆動回路4aに接続されている。そして、隣接転送信号線14aの他方の端部は、終端回路7に接続されている。この終端回路7は、図2で説明した構成例と同様であるから、重複説明を省略する。そして、終端回路7及び垂直駆動部4には、それぞれ、信号発生回路16において発生された所望のパルス信号が入力される。   One end of the transfer signal line 14 and the adjacent transfer signal line 14 a is connected to the vertical drive unit 4, and is connected to the transfer signal drive circuit 4 a in the vertical drive unit 4. The other end of the adjacent transfer signal line 14 a is connected to the termination circuit 7. The termination circuit 7 is the same as the configuration example described in FIG. A desired pulse signal generated by the signal generation circuit 16 is input to the termination circuit 7 and the vertical drive unit 4, respectively.

垂直駆動部4内の転送信号用駆動回路4a、及び終端回路7のゲートには、信号発生回路16により発生された行転送信号φTRF、及び制御信号φTERMがそれぞれ入力される。ここで、行転送信号φTRF及び、制御信号φTERMは、実際には、信号発生回路16から出力されるアドレス信号等のパルス信号を、図示しないデコーダや論理回路に入力することにより生成されるものである。   The row transfer signal φTRF and the control signal φTERM generated by the signal generation circuit 16 are input to the transfer signal drive circuit 4 a and the termination circuit 7 in the vertical drive unit 4, respectively. Here, the row transfer signal φTRF and the control signal φTERM are actually generated by inputting a pulse signal such as an address signal output from the signal generation circuit 16 to a decoder or logic circuit (not shown). is there.

この固体撮像装置1では、転送信号線14に接続される転送信号用駆動回路4aに入力される行転送信号φTRFと、終端回路7に入力される制御信号φTERMとは、それぞれ同期するように、信号発生回路16から出力する。また、転送信号用駆動回路4aに入力される行転送信号φTRFのパルス幅W1よりも、終端回路7に入力される制御信号φTERMのパルス幅W2の方は十分長く構成する。これにより、信号発生回路16から発生される行転送信号φTRFを転送信号要駆動回路4aに入力するまでの信号遅延時間と、制御信号φTERMを終端回路7に入力するまでの信号遅延時間との差を、吸収することができる。   In the solid-state imaging device 1, the row transfer signal φTRF input to the transfer signal drive circuit 4a connected to the transfer signal line 14 and the control signal φTERM input to the termination circuit 7 are synchronized with each other, respectively. The signal is output from the signal generation circuit 16. Further, the pulse width W2 of the control signal φTERM input to the termination circuit 7 is made sufficiently longer than the pulse width W1 of the row transfer signal φTRF input to the transfer signal drive circuit 4a. Thus, the difference between the signal delay time until the row transfer signal φTRF generated from the signal generation circuit 16 is input to the transfer signal required drive circuit 4a and the signal delay time until the control signal φTERM is input to the termination circuit 7 is obtained. Can be absorbed.

そして、図4Bに示すように、行転送信号φTRFのパルスの立ち上がりよりも早いタイミングで、制御信号φTERMが終端回路7に入力されるように構成する。また、行転送信号φTRFのパルスの立ち下がりよりも遅いタイミングで、制御信号φTERMのパルスが立ち下がるように構成する。   Then, as shown in FIG. 4B, the control signal φTERM is input to the termination circuit 7 at a timing earlier than the rising edge of the row transfer signal φTRF. Further, the pulse of the control signal φTERM falls at a timing later than the fall of the pulse of the row transfer signal φTRF.

このような回路構成を有する固体撮像装置において、転送信号線14を駆動するために、行転送信号φTRFを信号発生回路16から出力する。そうすると、図4Bに示すように、信号発生回路16からは、制御信号φTERMも出力され、終端回路7の制御トランジスタTr5のゲートには、行転送信号φTRFが転送信号線14に入力されるよりも早いタイミングで、制御信号φTERMが入力される。そして、制御信号φTERMにより制御トランジスタTr5がON状態とされ、隣接転送信号線14aは、その他端に接続された終端回路7側から低電圧Vが印加される。そして、このとき、隣接転送信号線14aは信号電荷の読み出しがされない、すなわち、選択されていない行であるので、隣接転送信号線14aには、その一端の垂直駆動部4側からも低電圧Vが印加されている状態である。このため、制御信号φTERMにより制御トランジスタTr5がONされた状態において、隣接転送信号線14aは、両側から低電圧Vに電位が固定される。 In the solid-state imaging device having such a circuit configuration, a row transfer signal φTRF is output from the signal generation circuit 16 in order to drive the transfer signal line 14. Then, as shown in FIG. 4B, the control signal φTERM is also output from the signal generation circuit 16, and the row transfer signal φTRF is input to the gate of the control transistor Tr 5 of the termination circuit 7 rather than being input to the transfer signal line 14. The control signal φTERM is input at an early timing. Then, the control transistor Tr5 is turned on by the control signal φTERM, and the adjacent transfer signal line 14a is applied with the low voltage VL from the termination circuit 7 connected to the other end. At this time, the adjacent transfer signal line 14a is not read out of the signal charge, that is, is not selected, so that the adjacent transfer signal line 14a is also supplied with the low voltage V from the vertical drive unit 4 side at one end thereof. In this state, L is applied. Therefore, in the state where the control transistor Tr5 is turned on by the control signal φTERM, the potential of the adjacent transfer signal line 14a is fixed to the low voltage VL from both sides.

そして、隣接転送信号線14aが一定電位に固定された後に、転送信号線14に行転送信号φTRFが入力される。そうすると、行転送信号φTRFが入力されるタイミングにおいては、すでに、隣接転送信号線14aは、低電圧Vに電位固定されており、かつ、隣接転送信号線14aの両側から同期した電位が供給されていることで、隣接転送信号線14a内の信号線抵抗Rが1/2程度に低減されている。このため、転送信号線14と隣接転送信号線14aとの間にできる信号線間容量Cが低減され、転送信号線14における行転送信号φTRFの立ち上がり時における隣接転送信号線14aとの間の信号のクロストークが低減される。 Then, after the adjacent transfer signal line 14 a is fixed at a constant potential, the row transfer signal φTRF is input to the transfer signal line 14. Then, at the timing when the row transfer signal φTRF is input, the adjacent transfer signal line 14a is already fixed at the low voltage VL , and a synchronized potential is supplied from both sides of the adjacent transfer signal line 14a. As a result, the signal line resistance R in the adjacent transfer signal line 14a is reduced to about ½. Therefore, the signal line capacitance C formed between the transfer signal line 14 and the adjacent transfer signal line 14a is reduced, and the signal between the transfer signal line 14 and the adjacent transfer signal line 14a when the row transfer signal φTRF rises. Crosstalk is reduced.

そして、これにより、隣接転送信号線14aにおいて、行転送信号φTRFのパルスの立ち上がりの影響、すなわち、誤信号となる微分パルスの発生を低減することができる。すなわち、隣接転送信号線14aの電位固定を強くすることにより、クロストークによる隣接転送信号線14a内の信号変動を、起きにくくすることができる。   Thereby, in the adjacent transfer signal line 14a, it is possible to reduce the influence of the rise of the pulse of the row transfer signal φTRF, that is, the generation of a differential pulse that becomes an error signal. That is, by increasing the potential fixation of the adjacent transfer signal line 14a, signal fluctuations in the adjacent transfer signal line 14a due to crosstalk can be made difficult to occur.

従来、転送信号線14の行転送信号φTRFのパルスの立ち上がりの影響で、隣接転送信号線14aにおいて、微分パルスによる信号変動が起こった場合、ON状態の電位が、隣接転送信号線14aに接続される転送ゲートに入力されてしまう問題があった。   Conventionally, when a signal fluctuation due to a differential pulse occurs in the adjacent transfer signal line 14a due to the rise of the pulse of the row transfer signal φTRF of the transfer signal line 14, the ON-state potential is connected to the adjacent transfer signal line 14a. There was a problem of being input to the transfer gate.

これに対して、この駆動方法例1においては、転送信号線14に行転送信号φTRFが入力された際に、隣接転送信号線14aにおいて、微分パルスの発生が抑制されて、クロストークが抑制される。これにより、隣接転送信号線14aで起こる不要な信号電荷の漏れを防ぐことができる。   On the other hand, in this driving method example 1, when the row transfer signal φTRF is input to the transfer signal line 14, the generation of the differential pulse is suppressed in the adjacent transfer signal line 14a, and the crosstalk is suppressed. The Thereby, it is possible to prevent leakage of unnecessary signal charges that occurs in the adjacent transfer signal line 14a.

[駆動方法例2]
次に、駆動方法例2として、撮像部3内において転送信号線14同士が隣接する場合の固体撮像装置の他の駆動方法を、図5A,Bを用いて説明する。図5Aにおいて、図1に対応する部分には、同一符号を付し、重複説明を省略する。
[Driving method example 2]
Next, as a driving method example 2, another driving method of the solid-state imaging device when the transfer signal lines 14 are adjacent to each other in the imaging unit 3 will be described with reference to FIGS. In FIG. 5A, parts corresponding to those in FIG.

図5Aは、固体撮像装置1の要部の概略構成であり、駆動方法例2を実施するための構成を有するものである。図5Aは、撮像部3の行方向に延びる4行分の転送信号線14を図示したものであり、2n+1行目(奇数行)〜2n+4行目(偶数行)の転送信号線14(2n+1)〜14(2n+4)を代表して図示している。また、図5Bには、駆動方法例2における動作タイミングを示す。この例においては、例えば、上の2つの転送信号線14(2n+1),14(2n+2)が互いに隣接して設けられており、下の2つの転送信号線14(2n+3),14(2n+4)が互いに隣接して設けられているものとする。 FIG. 5A is a schematic configuration of a main part of the solid-state imaging device 1, and has a configuration for implementing the driving method example 2. FIG. 5A illustrates transfer signal lines 14 for four rows extending in the row direction of the imaging unit 3, and transfer signal lines 14 (2n + 1) of 2n + 1 row (odd row) to 2n + 4 row (even row ). -14 (2n + 4) are shown as representatives. FIG. 5B shows operation timing in the driving method example 2. In this example, for example, the upper two transfer signal lines 14 (2n + 1) and 14 (2n + 2) are provided adjacent to each other, and the lower two transfer signal lines 14 (2n + 3) and 14 (2n + 4) are provided. It is assumed that they are provided adjacent to each other.

これらの転送信号線14(2n+1)〜14(2n+4)の一方の端部は、垂直駆動部4に接続されており、それぞれ、垂直駆動部4内において、転送信号用駆動回路4aに接続されている。転送信号線14(2n+1)〜14(2n+4)の他方の端部は、終端回路7に接続されている。転送信号用駆動回路4a及び終端回路7には、それぞれ信号発生回路16から発生される所望のパルス信号が入力される。 One ends of these transfer signal lines 14 (2n + 1) to 14 (2n + 4) are connected to the vertical drive unit 4, and are connected to the transfer signal drive circuit 4 a in the vertical drive unit 4, respectively. Yes. The other ends of the transfer signal lines 14 (2n + 1) to 14 (2n + 4) are connected to the termination circuit 7. Desired pulse signals generated from the signal generation circuit 16 are input to the transfer signal drive circuit 4a and the termination circuit 7, respectively.

信号発生回路16と転送信号用駆動回路4a間には、信号発生回路16で発生されるアドレス信号をデコードするデコーダ18や、信号発生回路16から発生されるパルス信号とデコードされたアドレス信号とのANDをとる論理回路19が構成されている。
また、終端回路7は、nチャネルのMOSトランジスタからなる第1の制御トランジスタTr5−1及び第2の制御トランジスタTr5−2と、第2の制御トランジスタTr5−2直前に設けられた反転回路17により構成される。この終端回路7において、第1及び第2の制御トランジスタTr5−1、Tr5−2のソースには、低電圧Vが接続されている。そして、第1の制御トランジスタTr5−1のゲートには、アドレス最下位ビットが入力され、ドレインは、偶数行の転送信号線14(2n+2),14(2n+4)に接続される。また、第2の制御トランジスタTr5−2のゲートには、アドレス最下位ビットが反転回路17を介して入力され、ドレインは、奇数行の転送信号線14(2n+1),14(2n+3)に接続される。そして、このように構成された終端回路7には、信号発生回路16から出力されるアドレス信号の最下位ビットのみが入力される構成とされている。
Between the signal generation circuit 16 and the transfer signal drive circuit 4a, a decoder 18 that decodes an address signal generated by the signal generation circuit 16, a pulse signal generated from the signal generation circuit 16, and a decoded address signal A logic circuit 19 that takes an AND is configured.
The termination circuit 7 includes a first control transistor Tr5-1 and a second control transistor Tr5-2, which are n-channel MOS transistors, and an inverting circuit 17 provided immediately before the second control transistor Tr5-2. Composed. In this termination circuit 7, a low voltage VL is connected to the sources of the first and second control transistors Tr5-1 and Tr5-2. The least significant bit of the address is input to the gate of the first control transistor Tr5-1, and the drain is connected to the transfer signal lines 14 (2n + 2) and 14 (2n + 4) in the even rows. Further, the least significant bit of the address is input to the gate of the second control transistor Tr5-2 via the inverting circuit 17, and the drain is connected to the transfer signal lines 14 (2n + 1) and 14 (2n + 3) in the odd rows. The The termination circuit 7 thus configured is configured to receive only the least significant bit of the address signal output from the signal generation circuit 16.

このような回路構成を有する固体撮像装置において、例えば、奇数行である転送信号線14(2n+1)を駆動するために、行転送信号φTRF2n+1を入力するとする。この奇数行の転送信号線142n+1に入力される行転送信号φTRF2n+1を生成するための、アドレス信号の最下位ビットが“1”であるとすると、終端回路7には、“1”の信号を有する制御信号φTERMeが入力される。終端回路7は、nチャネルのMOSトランジスタからなる第1及び第2の制御トランジスタTr5−1,Tr5−2で構成されるので、制御信号φTERMeが終端回路7に入力された場合、偶数行の転送信号線14(2n+2),14(2n+4)に接続される第1の制御トランジスタTr5−1のみがON状態となる。第2の制御トランジスタTr5−2には、その直前に反転回路17が構成されているため、“0”が入力されることとなり、OFF状態のままである。 In the solid-state imaging device having such a circuit configuration, for example, it is assumed that a row transfer signal φTRF 2n + 1 is input in order to drive the transfer signal line 14 (2n + 1) which is an odd row. Assuming that the least significant bit of the address signal for generating the row transfer signal φTRF 2n + 1 input to the odd-numbered transfer signal line 14 2n + 1 is “1”, the termination circuit 7 receives a signal “1”. A control signal φTERMe having the following is input. Since the termination circuit 7 is composed of first and second control transistors Tr5-1 and Tr5-2 made of n-channel MOS transistors, even when the control signal φTERMe is input to the termination circuit 7, transfer of even rows Only the first control transistor Tr5-1 connected to the signal lines 14 (2n + 2) and 14 (2n + 4) is turned on. Since the inverting circuit 17 is configured immediately before the second control transistor Tr5-2, “0” is input, and the second control transistor Tr5-2 remains in the OFF state.

そして、これにより、偶数行の転送信号線14(2n+2),14(2n+4)には、終端回路7側から、低電圧Vが印加される。このとき、偶数行の転送信号線14(2n+2),14(2n+4)の転送信号用駆動回路4a側からも低電圧Vが印加されているので、偶数行の転送信号線14(2n+2),14(2n+4)は、両側から低電圧Vに固定される。 As a result, the low voltage VL is applied to the transfer signal lines 14 (2n + 2) and 14 (2n + 4) in even rows from the termination circuit 7 side. At this time, since the low voltage V L is also applied from the transfer signal drive circuit 4a side of the transfer signal lines 14 (2n + 2) and 14 (2n + 4) in the even rows, the transfer signal lines 14 (2n + 2) and 14 (2n + 2) in the even rows 14 (2n + 4) is fixed to the low voltage V L from both sides.

すなわち、図5Bに示すように、奇数行の転送信号線14(2n+1)を駆動する行転送信号φTRF2n+1を発生させるためのアドレス信号が入力されている1ライン間において、その偶数行の転送信号線14(2n+2),14(2n+4)に接続される終端回路7には、制御信号φTERMeが入力される。そうすると、奇数行の転送信号線14(2n+1)に、行転送信号φTRF2n+1が入力されるタイミングよりも早いタイミングで偶数行の転送信号線14(2n+2),14(2n+4)は、両側から低電位Vに固定されることとなる。 That is, as shown in FIG. 5B, the transfer signal of the even-numbered row is inputted between one line to which the address signal for generating the row transfer signal φTRF 2n + 1 for driving the transfer signal line 14 (2n + 1) of the odd-numbered row is inputted. A control signal φTERMe is input to the termination circuit 7 connected to the lines 14 (2n + 2) and 14 (2n + 4) . Then, the transfer signal lines 14 (2n + 2) and 14 (2n + 4) in the even-numbered rows have low potentials from both sides at a timing earlier than the timing at which the row transfer signal φTRF 2n + 1 is input to the transfer signal lines 14 (2n + 1) in the odd-numbered rows. It will be fixed at VL .

すなわち、奇数行の転送信号線14(2n+1)に、行転送信号φTRF2n+1が入力されるタイミングにおいては、すでに、偶数行の転送信号線14(2n+2),14(2n+4)は、低電圧Vに電位固定されている。さらに、偶数行の転送信号線14(2n+2),14(2n+4)の両側から同期した電位が供給されることで、転送信号線14(2n+2),14(2n+4)内の信号線抵抗Rが1/2程度に低減されている。このため、奇数行の転送信号線14(2n+1)と隣接する偶数行の転送信号線14(2n+2)との間にできる信号線間容量Cが低減され、信号線間の信号のクロストークが低減される。 That is, at the timing when the row transfer signal φTRF 2n + 1 is input to the odd-numbered transfer signal line 14 (2n + 1) , the even-numbered transfer signal lines 14 (2n + 2) and 14 (2n + 4) are already at the low voltage V L. The potential is fixed at. Furthermore, the transfer signal line 14 (2n + 2) of the even rows, 14 (2n + 4) that the potential synchronized from both sides are supplied, the transfer signal line 14 (2n + 2), the signal line resistance R in 14 (2n + 4) 1 / 2 or so. For this reason, the inter-signal line capacitance C formed between the odd-numbered transfer signal line 14 (2n + 1) and the adjacent even-numbered transfer signal line 14 (2n + 2) is reduced, and crosstalk of signals between the signal lines is reduced. Is done.

そして、これにより、駆動される奇数行の転送信号線14(2n+1)に隣接する偶数行の転送信号線14(2n+2)において、奇数行の転送信号線14(2n+1)に入力される行転送信号φTRF2n+1のパルスの立ち上がりの影響を抑制することができる。すなわち、偶数行の転送信号線14(2n+2)の電位固定を強くすることにより、クロストークによる信号変動を起きにくくすることができる。
なお、奇数行の転送信号線14(2n+3)に行転送信号φTRF2n+3を入力する場合も同様の動作により、隣接する偶数行の転送信号線14(2n+4)との間のクロストークを低減することができる。
And, thereby, the transfer signal line 14 of the odd-numbered rows being driven (2n + 1) of the even row adjacent to the transfer signal line 14 (2n + 2), line transfer signal that is input to the transfer signal line 14 of the odd-numbered rows (2n + 1) The influence of the rising edge of the φTRF 2n + 1 pulse can be suppressed. That is, by increasing the potential fixation of the transfer signal lines 14 (2n + 2) in even rows, it is possible to make it difficult for signal fluctuations due to crosstalk to occur.
Incidentally, the same operation when entering the odd line transfer signal line 14 (2n + 3) in the line transfer signal TRF 2n + 3, and to reduce the crosstalk between the adjacent even row of the transfer signal line 14 (2n + 4) Can do.

逆に、偶数行である転送信号線14(2n+2)を駆動するために、行転送信号φTRF2n+2を入力するとする。そうすると、今度は、アドレス最下位ビットは、“0”となるので、終端回路7には、“0”が入力される。“0”が制御信号φTERMoとして入力された場合、反転回路17を介して“1”とされた信号だけが、nチャネルのMOSトランジスタをONすることが出来るので、奇数行の転送信号線14(2n+1),14(2n+3)に接続される第2の制御トランジスタTr5−1のみがON状態となる。そして、これにより、奇数行の転送信号線14(2n+1),14(2n+3)には、低電圧Vが印加されることとなる。このとき、奇数行の転送信号線14(2n+1),14(2n+3)の転送信号用駆動回路4a側からも低電圧Vが印加されているので、奇数行の転送信号線14(2n+1),14(2n+3)は、両側から低電圧Vに固定される。 Conversely, it is assumed that the row transfer signal φTRF 2n + 2 is input in order to drive the transfer signal line 14 (2n + 2) which is an even-numbered row. Then, since the least significant bit of the address is “0” this time, “0” is input to the termination circuit 7. When “0” is input as the control signal φTERMo, only the signal set to “1” via the inverting circuit 17 can turn on the n-channel MOS transistor, so that the transfer signal line 14 ( 2n + 1) , 14 Only the second control transistor Tr5-1 connected to (2n + 3) is turned on. As a result, the low voltage V L is applied to the odd-numbered transfer signal lines 14 (2n + 1) and 14 (2n + 3) . At this time, since the low voltage VL is also applied from the transfer signal drive circuit 4a side of the odd-numbered transfer signal lines 14 (2n + 1) , 14 (2n + 3) , the odd-numbered transfer signal lines 14 (2n + 1) , 14 (2n + 3) is fixed to the low voltage V L from both sides.

すなわち、図5Bに示すように、偶数行の転送信号線14(2n+2)を駆動する行転送信号φTRF2n+2を、転送信号線14(2n+2)に入力するためのアドレス信号が入力されている1ライン間において、その奇数行の転送信号線14(2n+1),14(2n+3)に接続される終端回路7には、制御信号φTERMoが入力される。そうすると、偶数行の転送信号線14(2n+2)に、行転送信号φTRF2n+2が入力されるタイミングよりも早いタイミングで、奇数行の転送信号線14(2n+1),14(2n+3)に制御信号φTERMoが入力されることとなる。 That is, as shown in FIG. 5B, 1 line a line transfer signal TRF 2n + 2 for driving the transfer signal line 14 of the even-numbered rows (2n + 2), the address signal to be input to the transfer signal line 14 (2n + 2) is input In the meantime, the control signal φTERMo is input to the termination circuit 7 connected to the transfer signal lines 14 (2n + 1) and 14 (2n + 3) in the odd rows. Then, the control signal φTERMo is applied to the odd-numbered transfer signal lines 14 (2n + 1) and 14 (2n + 3) at a timing earlier than the timing at which the row transfer signal φTRF 2n + 2 is input to the even-numbered transfer signal lines 14 (2n + 2). Will be entered.

すなわち、偶数行の転送信号線14(2n+2)に行転送信号φTRF2n+2が入力されるタイミングにおいては、すでに、奇数行の転送信号線14(2n+1),14(2n+3)は、両側から低電圧Vが印加されることにより、電位固定されている。これにより、転送信号線14(2n+1),14(2n+3)内の信号線抵抗Rが1/2程度に低減される。このため、偶数行の転送信号線14(2n+2)と、それに隣接する奇数行の転送信号線14(2n+1)との間にできる信号線間容量Cが低減され、信号線間の信号のクロストークが低減される。
なお、偶数行の転送信号線14(2n+4)に行転送信号φTRF2n+4を入力する場合も同様の動作により、隣接する奇数行の転送信号線14(2n+3)との間のクロストークを低減することができる。
That is, at the timing when the row transfer signal φTRF 2n + 2 is input to the even-numbered transfer signal line 14 (2n + 2) , the odd-numbered transfer signal lines 14 (2n + 1) and 14 (2n + 3) have already received the low voltage V from both sides. The potential is fixed by applying L. As a result, the signal line resistance R in the transfer signal lines 14 (2n + 1) and 14 (2n + 3) is reduced to about ½. Therefore, the signal line capacitance C formed between the even-numbered transfer signal line 14 (2n + 2) and the adjacent odd-numbered transfer signal line 14 (2n + 1) is reduced, and the signal crosstalk between the signal lines is reduced. Is reduced.
Even when the row transfer signal φTRF 2n + 4 is input to the even-numbered transfer signal line 14 (2n + 4) , the crosstalk between the adjacent odd-numbered transfer signal lines 14 (2n + 3) is reduced by the same operation. Can do.

一般的に、固体撮像装置1において、転送信号線14は、選択する順番に並んでいる。このため、選択する転送信号線14が奇数行であるときは、偶数行の転送信号線14を全て一定電位に固定し、選択する転送信号線14が偶数であるときは、奇数行の転送信号線14を全て一定電位に固定する。これにより、転送信号線14同士が隣接している場合においても、転送信号線14間のクロストークを抑制できる。   Generally, in the solid-state imaging device 1, the transfer signal lines 14 are arranged in the order of selection. For this reason, when the transfer signal lines 14 to be selected are odd rows, all the transfer signal lines 14 in the even rows are fixed at a constant potential, and when the transfer signal lines 14 to be selected are even, the transfer signals in the odd rows are fixed. All lines 14 are fixed at a constant potential. Thereby, even when the transfer signal lines 14 are adjacent to each other, crosstalk between the transfer signal lines 14 can be suppressed.

また、この駆動方法例2の構成は、転送信号線14同士が隣接する場合のみならず、異なる行ブロックに構成された転送信号線14と、選択信号線15またはリセット信号線13との間に起こるクロストークを抑制することもできる。例えば、奇数行の選択信号線15またはリセット信号線13におけるパルス信号の立ち上がりに起因して、偶数行の転送信号線14に信号変動が起こるのを防ぐためには、偶数行の転送信号線14を信号線の両側から一定電圧に固定すればよい。この場合も、アドレス信号の最下位ビットを制御信号φTERMとして、図5に示す終端回路7に入力する構成とすればよい。   The configuration of the driving method example 2 is not only when the transfer signal lines 14 are adjacent to each other, but also between the transfer signal line 14 configured in different row blocks and the selection signal line 15 or the reset signal line 13. Crosstalk that occurs can also be suppressed. For example, in order to prevent a signal fluctuation from occurring in the even-numbered transfer signal line 14 due to the rise of the pulse signal in the odd-numbered selection signal line 15 or the reset signal line 13, the even-numbered transfer signal line 14 is changed. What is necessary is just to fix to a fixed voltage from the both sides of a signal wire | line. In this case, the least significant bit of the address signal may be input to the termination circuit 7 shown in FIG. 5 as the control signal φTERM.

駆動方法例2では、1組みの奇数行及び偶数行について説明したが、奇数行、または偶数行に行転送信号φTRFを入力したときに、この転送信号線14を挟む両側に偶数行、または奇数行の転送信号線14が一定電位で固定される。すなわち、この例では、隣接する、両側に転送信号線14におこるクロストークを抑制できる。   In driving method example 2, one set of odd-numbered rows and even-numbered rows has been described, but when a row transfer signal φTRF is input to odd-numbered rows or even-numbered rows, even-numbered rows or odd-numbered rows on both sides of this transfer signal line 14 are sandwiched. The row transfer signal line 14 is fixed at a constant potential. That is, in this example, it is possible to suppress crosstalk that occurs in the transfer signal line 14 on both adjacent sides.

[駆動方法例3]
次に、駆動方法例3として、撮像部3内においてリセット信号線13と転送信号線14が隣接して設けられる固体撮像装置1の駆動方法を、図6A,Bを用いて説明する。図6A,Bにおいて、図1に対応する部分には、同一符号を付し、重複説明を省略する。
[Driving method example 3]
Next, as a driving method example 3, a driving method of the solid-state imaging device 1 in which the reset signal line 13 and the transfer signal line 14 are provided adjacent to each other in the imaging unit 3 will be described with reference to FIGS. 6A and 6B, portions corresponding to those in FIG.

図6Aは、固体撮像装置1の要部の概略構成であり、駆動方法例3を実施するための構成を有するものである。図6Aは、撮像部3の行方向に延びるリセット信号線13と、そのリセット信号線13と同じ行ブロック内において、リセット信号線13に隣接して形成される転送信号線14、及び、そのリセット信号線13、転送信号線14に接続される周辺回路を模式的に示すものである。また、図6Bには、駆動方法例3における動作タイミングを示す。   FIG. 6A is a schematic configuration of a main part of the solid-state imaging device 1, and has a configuration for carrying out the driving method example 3. 6A shows a reset signal line 13 extending in the row direction of the imaging unit 3, a transfer signal line 14 formed adjacent to the reset signal line 13 in the same row block as the reset signal line 13, and the reset signal line 13. The peripheral circuits connected to the signal line 13 and the transfer signal line 14 are schematically shown. FIG. 6B shows operation timings in the driving method example 3.

リセット信号線13及び、転送信号線14の一方の端部には、垂直駆動部4が接続されており、垂直駆動部4内において、リセット信号線13は、リセット信号用駆動回路4bに、転送信号線14は、転送信号線用駆動回路4aに接続されている。そして、転送信号線14の他方の端部は、終端回路7に接続されている。この終端回路7は、図2で説明した構成例と同様であるから、重複説明を省略する。また、垂直駆動部4内の転送信号用駆動回路4a及び、終端回路7のゲートには、信号発生回路16により発生された行転送信号φTRF及び制御信号φTERMがそれぞれ入力される。
ここで、行転送信号φTRF及び、制御信号φTERMは、実際には、信号発生回路16から出力されるアドレス信号等のパルス信号を、図示しないデコーダや論理回路に入力することにより生成されるものである。
The vertical drive unit 4 is connected to one end of the reset signal line 13 and the transfer signal line 14, and the reset signal line 13 is transferred to the reset signal drive circuit 4b in the vertical drive unit 4. The signal line 14 is connected to the transfer signal line drive circuit 4a. The other end of the transfer signal line 14 is connected to the termination circuit 7. The termination circuit 7 is the same as the configuration example described in FIG. The row transfer signal φTRF and the control signal φTERM generated by the signal generation circuit 16 are input to the transfer signal drive circuit 4 a in the vertical drive unit 4 and the gate of the termination circuit 7, respectively.
Here, the row transfer signal φTRF and the control signal φTERM are actually generated by inputting a pulse signal such as an address signal output from the signal generation circuit 16 to a decoder or logic circuit (not shown). is there.

ところで、行リセット信号φRSTと、行転送信号φTRFは、同じタイミングで入力する必要がない。また、リセット信号線13に隣接する転送信号線14において、行リセット信号φRSTに起因するクロストークを抑制するためには、行リセット信号φRSTのパルスの立ち上がり時において、転送信号線14の電位が固定されていればよい。すなわち、転送信号線14において、不要な信号電荷の漏れを低減するためには、正方向のカップリングのみを抑制すればよい。   Incidentally, the row reset signal φRST and the row transfer signal φTRF need not be input at the same timing. Further, in order to suppress crosstalk caused by the row reset signal φRST in the transfer signal line 14 adjacent to the reset signal line 13, the potential of the transfer signal line 14 is fixed at the rising edge of the pulse of the row reset signal φRST. It only has to be done. That is, in order to reduce unnecessary signal charge leakage in the transfer signal line 14, it is only necessary to suppress the coupling in the positive direction.

そこで、この駆動方法例3では、リセット信号用駆動回路4bには、信号発生回路16から出力される行リセット信号φRSTを、遅延回路19を介して入力させ、終端回路7には、その行リセット信号φRSTを遅延させずに、制御信号φTERMとして入力する構成とする。   Therefore, in this driving method example 3, the row reset signal φRST output from the signal generation circuit 16 is input to the reset signal drive circuit 4b via the delay circuit 19, and the row reset signal is input to the termination circuit 7. The signal φRST is input as the control signal φTERM without being delayed.

このような回路構成を有する固体撮像装置1において、リセット信号線13を駆動するために、行リセット信号φRSTを信号発生回路16から出力する。そうすると、図6Bに示すように、信号発生回路16からは、制御信号φTERMも出力され、終端回路7の制御トランジスタTr5のゲートには、行リセット信号φRSTが転送信号線14に入力されるよりも早いタイミングで、制御信号φTERMが入力される。そして、制御信号φTERMにより制御トランジスタTr5がON状態とされ、転送信号線14は、終端回路7側から低電圧Vが印加される。そして、このとき、転送信号線14には、まだ行転送信号φTRFが入力されていないため、転送信号線14には、垂直駆動部4側からも低電圧Vが印加されている。すなわち、制御信号φTERMにより制御トランジスタTr5がONされた状態において、転送信号線14は、両側から低電圧Vに電位が固定される。 In the solid-state imaging device 1 having such a circuit configuration, a row reset signal φRST is output from the signal generation circuit 16 in order to drive the reset signal line 13. Then, as shown in FIG. 6B, the control signal φTERM is also output from the signal generation circuit 16, and the row reset signal φRST is input to the gate of the control transistor Tr 5 of the termination circuit 7 rather than being input to the transfer signal line 14. The control signal φTERM is input at an early timing. Then, the control transistor Tr5 is turned on by the control signal φTERM, and a low voltage VL is applied to the transfer signal line 14 from the termination circuit 7 side. At this time, since the row transfer signal φTRF has not yet been input to the transfer signal line 14, the low voltage VL is also applied to the transfer signal line 14 from the vertical drive unit 4 side. That is, the potential of the transfer signal line 14 is fixed to the low voltage VL from both sides in a state where the control transistor Tr5 is turned on by the control signal φTERM.

そして、転送信号線14が低電圧Vに電位固定されるタイミングに遅延して、リセット信号線13に行リセット信号φRSTが入力される。そうすると、行リセット信号φRSTが入力されるタイミングにおいては、すでに、転送信号線14は、低電圧Vに電位固定されており、かつ、転送信号線14の両側から同期した電位を供給することで、転送信号線14内の信号線抵抗Rが1/2程度に低減されている。このため、リセット信号線13と転送信号線14との間にできる信号線間容量Cが低減され、リセット信号線13と転送信号線14間の信号のクロストークが低減される。
そして、これにより、転送信号線14において、行リセット信号φRSTのパルスの立ち上がりの影響、すなわち、微分パルスの発生を低減することができる。すなわち、転送信号線の電位固定を強くすることにより、クロストークによる転送信号線14内の信号変動を抑制することができる。
Then, the row reset signal φRST is input to the reset signal line 13 with a delay to the timing at which the transfer signal line 14 is fixed at the low voltage VL . Then, at the timing when the row reset signal φRST is input, the transfer signal line 14 is already fixed at the low voltage V L and the synchronized potential is supplied from both sides of the transfer signal line 14. The signal line resistance R in the transfer signal line 14 is reduced to about ½. For this reason, the signal line capacitance C formed between the reset signal line 13 and the transfer signal line 14 is reduced, and the signal crosstalk between the reset signal line 13 and the transfer signal line 14 is reduced.
Thereby, in the transfer signal line 14, it is possible to reduce the influence of the rising edge of the row reset signal φRST, that is, the generation of the differential pulse. That is, by increasing the potential fixation of the transfer signal line, signal fluctuations in the transfer signal line 14 due to crosstalk can be suppressed.

従来、リセット信号線13の行リセット信号φRSTのパルスの立ち上がりの影響で、転送信号線14において信号変動が起こった場合、転送信号線14においても、ON状態の電位が転送ゲートに入力されてしまい、フォトダイオードPDからの電荷の漏れが起こってしまう。これに対して、この駆動方法例においては、リセット信号線13に行リセット信号φRSTが入力された際に、そのリセット信号線13に隣接する転送信号線14において、微分パルスの発生が抑制されて、クロストークが抑制される。これにより、転送信号線14で起こる不要な電荷の漏れを防ぐことができる。 Conventionally, when a signal fluctuation occurs in the transfer signal line 14 due to the rise of the pulse of the row reset signal φRST of the reset signal line 13 , an ON-state potential is also input to the transfer gate in the transfer signal line 14. As a result, charge leakage from the photodiode PD occurs. On the other hand, in this driving method example 3 , when the row reset signal φRST is input to the reset signal line 13, the generation of the differential pulse is suppressed in the transfer signal line 14 adjacent to the reset signal line 13. Thus, crosstalk is suppressed. As a result, it is possible to prevent unnecessary charge leakage occurring in the transfer signal line 14.

この例においては、行リセット信号φRSTの立ち下がり時においては、転送信号線14は終端回路7側から低電位Vが供給されていないが、行リセット信号φRSTの立ち下がりの影響は、転送信号線14の電位を更にOFFの電位とするものである。そのため、信号電荷が漏れることはない。 In this example, when the row reset signal φRST falls, the transfer signal line 14 is not supplied with the low potential VL from the termination circuit 7 side, but the influence of the fall of the row reset signal φRST is the transfer signal. The potential of the line 14 is further set to an OFF potential. For this reason, the signal charge does not leak.

[駆動方法例4]
次に、駆動方法例4として、撮像部3内においてリセット信号線13と転送信号線14が隣接して設けられる固体撮像装置1の駆動方法を、図7を用いて説明する。図7において、図1に対応する部分には、同一符号を付し、重複説明を省略する。
[Driving method example 4]
Next, as a driving method example 4, a driving method of the solid-state imaging device 1 in which the reset signal line 13 and the transfer signal line 14 are provided adjacent to each other in the imaging unit 3 will be described with reference to FIG. In FIG. 7, parts corresponding to those in FIG.

図7は、固体撮像装置1の要部の概略構成であり、駆動方法例4を実施するための構成を有するものである。図7に、撮像部3の、3行分のリセット信号線13〜13i+2と、そのリセット信号線13〜13i+2と同じ行ブロック内において、リセット信号線13〜13i+2に隣接して形成される転送信号線14〜14i+2を示す。また、そのリセット信号線13〜13i+2、転送信号線14〜14i+2に接続される周辺回路を模式的に示す。 FIG. 7 is a schematic configuration of a main part of the solid-state imaging device 1, and has a configuration for carrying out the driving method example 4. 7, the imaging unit 3, and the three rows of the reset signal line 13 i ~13 i + 2, in the same row block and its reset signal line 13 i ~13 i + 2, adjacent to the reset signal line 13 i ~13 i + 2 The transfer signal lines 14 i to 14 i + 2 are formed. Also, peripheral circuits connected to the reset signal lines 13 i to 13 i + 2 and the transfer signal lines 14 i to 14 i + 2 are schematically shown.

転送信号線14〜14i+2の一方の端部には、転送信号用駆動回路4aが接続されており、また、他方の端部には、終端回路7が接続されている。そして、リセット信号線13〜13i+2の、転送信号線14〜14i+2の転送信号用駆動回路4aが接続される端部とは反対の端部には、リセット信号用駆動回路4bが接続されている。また、この例において、終端回路7は、図2と同様であるから、重複説明を省略する。 At one end of the transfer signal line 14 i ~14 i + 2, the transfer signal driver circuit 4a is connected, also, to the other end, the terminal circuit 7 is connected. Then, the reset signal line 13 i ~13 i + 2, the opposite end portion and the transfer signal line 14 i ~14 i + 2 of the transfer signal drive circuit 4a is an end to be connected, the drive circuit 4b is connected reset signal Has been. In this example, the termination circuit 7 is the same as that in FIG.

このような回路構成を有する固体撮像装置1において、終端回路7を構成する制御トランジスタTr5〜Tr5i+2のゲートには、それぞれ、同じ行ブロック内の行リセット信号φRST〜φRSTi+2が、制御信号φTERM〜φTERMi+2として入力される構成とされる。そして、リセット信号線用駆動回路4bにおいて、入力される行リセット信号φRST〜φRSTi+2に遅延効果を付す。これにより、駆動方法例3に示した行リセット信号φRSTと制御信号φTERMの関係と同様の関係を有する、行リセット信号φRST〜φRSTi+2と制御信号φTERM〜φTERMi+2を得ることができる。そして、駆動方法例3と同様の効果を得ることができる。 In the solid-state imaging device 1 having such a circuit configuration, the row reset signals φRST i to φRST i + 2 in the same row block are respectively supplied to the gates of the control transistors Tr5 i to Tr5 i + 2 constituting the termination circuit 7. The configuration is such that φTERM i to φTERM i + 2 are input. In the reset signal line drive circuit 4b, a delay effect is applied to the input row reset signals φRST i to φRST i + 2 . Thereby, row reset signals φRST i to φRST i + 2 and control signals φTERM i to φTERM i + 2 having the same relationship as the relationship between the row reset signal φRST and the control signal φTERM shown in the driving method example 3 can be obtained. The same effects as those of the driving method example 3 can be obtained.

このように、所望の信号を入力する駆動回路(本例では、リセット信号用駆動回路4b)と、クロストーク対象の所望の転送信号線14の転送信号用駆動回路4aとが、画素2の配列に対して、互いに逆の端部に構成する場合は、信号のタイミングを制御しやすい。すなわち、信号を入力する所望の駆動回路と、制御対象の転送信号線14に接続された終端回路7とが互いに近くなるため、信号線の長さ等に起因する信号線遅延等のタイミングをあまり意識せずに配置することが可能となる。   In this way, the drive circuit for inputting a desired signal (in this example, the reset signal drive circuit 4b) and the transfer signal drive circuit 4a of the desired transfer signal line 14 to be crosstalked are arranged in the pixel 2. On the other hand, when it is configured at opposite ends, it is easy to control the signal timing. That is, since a desired drive circuit for inputting a signal and the termination circuit 7 connected to the transfer signal line 14 to be controlled are close to each other, timing such as signal line delay due to the length of the signal line is not much. It becomes possible to arrange without being conscious.

このような構成は、駆動方法例1及び駆動方法例2にも適用することができる。   Such a configuration can also be applied to the driving method example 1 and the driving method example 2.

[駆動方法例5]
次に、駆動方法例5として、撮像部3内において選択信号線15と転送信号線14が隣接して設けられる固体撮像装置1の駆動方法を、図8A,Bを用いて説明する。図8A,Bにおいて、図1に対応する部分には、同一符号を付し、重複説明を省略する。
[Driving method example 5]
Next, as a driving method example 5, a driving method of the solid-state imaging device 1 in which the selection signal line 15 and the transfer signal line 14 are provided adjacent to each other in the imaging unit 3 will be described with reference to FIGS. 8A and 8B, parts corresponding to those in FIG.

図8Aは、固体撮像装置1の要部の概略構成であり、駆動方法例5を実施するための構成を有するものである。図8Aに、撮像部3の、3行分の選択信号線15〜15i+2と、その選択信号線15〜15i+2と同じ行ブロック内において、選択信号線15〜15i+2に隣接して形成される転送信号線14〜14i+2を示す。また、その選択信号線15〜15i+2、転送信号線14〜14i+2に接続される周辺回路を模式的に示す。そして、図8Bには、駆動方法例5における動作タイミングを示す。 FIG. 8A is a schematic configuration of a main part of the solid-state imaging device 1 and has a configuration for carrying out the driving method example 5. Figure 8A, the imaging unit 3, and the three rows of the selection signal lines 15 i ~15 i + 2, in the same row block and the selected signal line 15 i ~15 i + 2, adjacent to the selection signal line 15 i ~15 i + 2 The transfer signal lines 14 i to 14 i + 2 are formed. Further, peripheral circuits connected to the selection signal lines 15 i to 15 i + 2 and the transfer signal lines 14 i to 14 i + 2 are schematically shown. FIG. 8B shows operation timing in the driving method example 5.

転送信号線14〜14i+2及び選択信号線15〜15i+2の一方の側は、垂直駆動部4に接続されており、それぞれ、垂直駆動部4内において、転送信号用駆動回路4a及び、選択信号用駆動回路4cに接続されている。そして、転送信号線14〜14i+2の他方の側は、終端回路7に接続されている。 One side of the transfer signal lines 14 i to 14 i + 2 and the selection signal lines 15 i to 15 i + 2 is connected to the vertical drive unit 4, and in the vertical drive unit 4, the transfer signal drive circuit 4 a and It is connected to the selection signal drive circuit 4c. The other side of the transfer signal lines 14 i to 14 i + 2 is connected to the termination circuit 7.

垂直駆動部4の選択信号用駆動回路4cには、選択信号線15〜15i+2を駆動するための、行選択信号φSEL〜φSELi+2がそれぞれ入力される。この行選択信号φSEL〜φSELi+2は、信号発生回路16から発生されたアドレス信号を、デコーダ21を介して出力した信号である。また、転送信号線用駆動回路4aにおいても、それぞれ、行転送信号φTRF〜φTRFi+2が入力され、その行転送信号φTRF〜φTRFi+2は、信号発生回路16により発生されるものであるが、その詳細は、省略する。 The selection signal driver circuit 4c of the vertical driving unit 4, for driving the selection signal lines 15 i ~15 i + 2, the row select signal φSEL i ~φSEL i + 2 are input. The row selection signals φSEL i to φSEL i + 2 are signals obtained by outputting the address signal generated from the signal generation circuit 16 via the decoder 21. In the transfer signal line drive circuit 4a, row transfer signals φTRF i to φTRF i + 2 are respectively input, and the row transfer signals φTRF i to φTRF i + 2 are generated by the signal generation circuit 16. Details thereof are omitted.

そして、終端回路7は、制御トランジスタTr5〜Tr5i+2より構成されており、それぞれのソースは、低電圧Vに接続されている。そして、それぞれのゲートには制御信号φTERM〜φTERMi+2が入力される。制御信号φTERM〜φTERMi+2は、信号発生回路16で発生されたアドレス信号が、遅延回路20及びデコーダ22を介して生成された信号である。また、制御トランジスタTr〜Tri+2のドレインは、それぞれ、転送信号線14〜14i+2に接続される。そして、このデコーダ22は、駆動している行の、1つ前の行の行選択信号φSELを、駆動している行の転送信号線14〜14i+2に接続された制御トランジスタTr5〜Tr5i+2に、それぞれ入力するためのものである。 The termination circuit 7 includes control transistors Tr5 i to Tr5 i + 2 , and each source is connected to the low voltage VL . Control signals φTERM i to φTERM i + 2 are input to the respective gates. The control signals φTERM i to φTERM i + 2 are signals generated by the address signal generated by the signal generation circuit 16 via the delay circuit 20 and the decoder 22. The drain of the control transistor Tr i ~Tr i + 2, respectively, are connected to the transfer signal line 14 i ~14 i + 2. Then, the decoder 22 controls the control transistors Tr5 i to Tr5 connected to the transfer signal lines 14 i to 14 i + 2 of the row being driven by the row selection signal φSEL of the row immediately before the row being driven. i + 2 is used for input.

このような回路構成を有する固体撮像装置において、例えば、選択信号線15を駆動するとする。そうすると、図8Bからわかるよう、図8Aでは図示しない、前行の選択信号線15を駆動するために入力された行選択信号φSELi−1が、期間t1だけ遅延して制御トランジスタTr5のゲートに入力される。すなわち、前行の行選択信号φSELi−1が、制御信号φTERMとして制御トランジスタTr5のゲートに入力される。 In the solid-state imaging device having such a circuit configuration, for example, the selection signal line 15 i is driven. Then, as can be seen from FIG. 8B, the row selection signal φSEL i−1 input to drive the selection signal line 15 i of the previous row, which is not shown in FIG. 8A, is delayed by the period t1, and the control transistor Tr5 i Input to the gate. That is, the previous row selection signal φSEL i −1 is input to the gate of the control transistor Tr5 i as the control signal φTERM i .

そうすると、選択信号線15に、行選択信号φSELが入力されるタイミングにおいて、その選択信号線15に隣接する転送信号線14は、両側から低電圧Vに固定されている状態となる。そして、転送信号線14の両側から同期した電位が供給されることで、転送信号線14内の信号線抵抗Rが1/2程度に低減されている。このため、選択信号線15と転送信号線14との間にできる信号線間容量Cが低減され、選択信号線15と転送信号線14間の信号のクロストークが低減される。
そして、これにより、転送信号線14において、行選択信号φSELのパルスの立ち上がりの影響、すなわち、微分パルスの発生を低減することができる。すなわち、転送信号線の電位固定を強くすることにより、クロストークによる転送信号線内の信号変動を受けにくくすることができる。
Then, the selection signal line 15 i, at the timing at which the row selection signal .phi.SEL i is inputted, the transfer signal line 14 i adjacent to the selection signal line 15 i is a state in which both sides are fixed to the low voltage V L Become. Then, when the potential synchronized from both sides of the transfer signal line 14 i is supplied, the signal line resistance R in the transfer signal line 14 i is reduced to about 1/2. Therefore, signal line capacitance C which formed between the transfer signal line 14 i and the selection signal line 15 i is reduced, crosstalk of signals between the selection signal line 15 i transfer signal line 14 i is reduced.
Thereby, in the transfer signal line 14 i , it is possible to reduce the influence of the rising edge of the row selection signal φSEL i , that is, the generation of the differential pulse. That is, by increasing the potential fixation of the transfer signal line, it is possible to make it difficult to receive signal fluctuation in the transfer signal line due to crosstalk.

他の選択信号線15i+1,15i+2に、それぞれ行選択信号φSELi+1,φSELi+2を入力する場合も、同様の構成により、隣接する転送信号線14i+1,14i+2との間のクロストークを低減することができる。 When the row selection signals φSEL i + 1 and φSEL i + 2 are input to the other selection signal lines 15 i + 1 and 15 i + 2 , respectively, the crosstalk between the adjacent transfer signal lines 14 i + 1 and 14 i + 2 is reduced by the same configuration. can do.

また、遅延回路20の直後に、反転回路を構成する回路構成とすれば、同一ブロック行の行選択信号φSELを制御信号φTERMとして用いることができる。   Further, if a circuit configuration that constitutes an inverting circuit immediately after the delay circuit 20, the row selection signal φSEL of the same block row can be used as the control signal φTERM.

[第1の実施形態の効果]
本実施形態の固体撮像装置によれば、上述の駆動方法例1〜5を用いることにより、転送信号線の終端に、所望の期間一定電位を供給できる終端回路7を構成することにより、転送信号線への誤信号入力を抑制することができる。これにより、画素出力の変動を抑制した固体撮像装置を得ることができる。また、このような構成においては、信号遷移に影響を与えることがないため、信号遷移速度が低減されるおそれがない。
特に、本実施形態例で示したCMOS型の固体撮像装置(CMOSイメージセンサ)は、行毎に、信号電荷を読み出していく順次アクセスであり、また、読み出しスピードは、それほど速くない。このため、通常のLSI、メモリ等に比べて、終端回路7の制御は難しくない。
[Effect of the first embodiment]
According to the solid-state imaging device of the present embodiment, by using the driving method examples 1 to 5 described above, the transfer signal can be transferred to the transfer signal line by configuring the termination circuit 7 that can supply a constant potential for a desired period. It is possible to suppress erroneous signal input to the line. Thereby, it is possible to obtain a solid-state imaging device that suppresses variations in pixel output. Further, in such a configuration, there is no possibility that the signal transition speed is reduced because the signal transition is not affected.
In particular, the CMOS solid-state imaging device (CMOS image sensor) shown in this embodiment is a sequential access for reading out signal charges for each row, and the reading speed is not so fast. For this reason, it is not difficult to control the termination circuit 7 as compared with a normal LSI, memory or the like.

なお、上述の例では、信号が入力される信号線に隣接する転送信号線へのクロストークの低減を目的とした構成であるが、この信号線と転送信号線との配置関係は、同一平面上であっても、異なる平面上であっても適用できる。すなわち、多層配線層の異なる層内に、形成される信号線と転送信号線との間のクロストークの抑制にも効果的である。   In the above example, the configuration is aimed at reducing crosstalk to a transfer signal line adjacent to a signal line to which a signal is input. However, the arrangement relationship between the signal line and the transfer signal line is the same plane. It can be applied on the top or on a different plane. That is, it is also effective in suppressing crosstalk between signal lines and transfer signal lines formed in different layers of the multilayer wiring layer.

次に、上述した駆動方法例1〜5を適用できる固体撮像装置の他の構成例について説明する。   Next, another configuration example of the solid-state imaging device to which the above-described driving method examples 1 to 5 can be applied will be described.

[第2の実施形態]
図9に、本発明の第2の実施形態に係る固体撮像装置の概略構成を示す。
本実施形態例の固体撮像装置50は、複数の画素、本例では、4つの画素に、転送トランジスタを除く他の画素トランジスタを共有した例であり、以下、画素トランジスタを共有する画素群を共有画素という。すなわち、共有画素においては、光電変換素子であるフォトダイオードが4つ構成されている。図9において、図1と同一部分には、同一符号を付し重複説明を省略する。
[Second Embodiment]
FIG. 9 shows a schematic configuration of a solid-state imaging device according to the second embodiment of the present invention.
The solid-state imaging device 50 according to the present embodiment is an example in which a pixel transistor other than a transfer transistor is shared by a plurality of pixels, in this example, four pixels. Hereinafter, a pixel group sharing a pixel transistor is shared. It is called a pixel. That is, in the shared pixel, four photodiodes that are photoelectric conversion elements are configured. In FIG. 9, the same parts as those in FIG.

本実施形態例の固体撮像装置50は、複数の共有画素52が、規則性を持って2次元配列された撮像部53(いわゆる画素部)と、撮像部53の周辺に配置された周辺回路とを有して構成される。周辺回路は、垂直駆動部4、水平転送部5、終端回路7、信号発生回路16、及び出力部6から構成される。共有画素52は、複数、本実施形態例では、4つの光電変換素子であるフォトダイオードPD1〜PD4と、4つの転送トランジスタTr11〜Tr14と、各1つのリセットトランジスタTr2、増幅トランジスタTr3及び選択トランジスタTr4とから構成される。   The solid-state imaging device 50 according to the present embodiment includes an imaging unit 53 (so-called pixel unit) in which a plurality of shared pixels 52 are two-dimensionally arranged with regularity, and a peripheral circuit disposed around the imaging unit 53. It is comprised. The peripheral circuit includes a vertical drive unit 4, a horizontal transfer unit 5, a termination circuit 7, a signal generation circuit 16, and an output unit 6. In the present embodiment, there are a plurality of shared pixels 52, photodiodes PD1 to PD4 that are four photoelectric conversion elements, four transfer transistors Tr11 to Tr14, one reset transistor Tr2, amplification transistor Tr3, and selection transistor Tr4. It consists of.

共有画素52の回路構成では、図9に示すように、4つの各フォトダイオードPD[PD1,PD2,PD3,PD4]が、それぞれ対応する4つの転送トランジスタTr11,Tr12,Tr13,Tr14のソースに接続される。そして、各転送トランジスタTr11〜Tr14のドレインが1つのリセットトランジスタTr2のソースに接続される。各転送トランジスタTr11〜Tr14とリセットトランジスタTr2間の電荷−電圧変換手段となる共通のフローティングディフュージョン領域FDは1つの増幅トランジスタTr3のゲートに接続される。増幅トランジスタTr3のソースは、1つの選択トランジスタTr4のドレインに接続される。リセットトランジスタTr2のドレイン及び、増幅トランジスタTr3のドレインは、電源電圧供給部に接続される。また、選択トランジスタTr4のソースが垂直信号線8に接続される。   In the circuit configuration of the shared pixel 52, as shown in FIG. 9, each of the four photodiodes PD [PD1, PD2, PD3, PD4] is connected to the sources of the corresponding four transfer transistors Tr11, Tr12, Tr13, Tr14. Is done. The drains of the transfer transistors Tr11 to Tr14 are connected to the source of one reset transistor Tr2. A common floating diffusion region FD serving as charge-voltage conversion means between the transfer transistors Tr11 to Tr14 and the reset transistor Tr2 is connected to the gate of one amplification transistor Tr3. The source of the amplification transistor Tr3 is connected to the drain of one selection transistor Tr4. The drain of the reset transistor Tr2 and the drain of the amplification transistor Tr3 are connected to the power supply voltage supply unit. Further, the source of the selection transistor Tr4 is connected to the vertical signal line 8.

各転送トランジスタTr11〜Tr14のゲートには、それぞれ行転送信号φTRF1〜φTRF4が印加される。リセットトランジスタTr2のゲートには行リセット信号φRSTが印加される。そして、選択トランジスタTr4のゲートには、行選択信号φSELが印加される。   Row transfer signals φTRF1 to φTRF4 are applied to the gates of the transfer transistors Tr11 to Tr14, respectively. A row reset signal φRST is applied to the gate of the reset transistor Tr2. A row selection signal φSEL is applied to the gate of the selection transistor Tr4.

垂直駆動部4、水平転送部5、出力部6、終端回路7、信号発生回路16、その他の構成は、図1と同様であるから、重複説明を省略する。   Since the vertical drive unit 4, the horizontal transfer unit 5, the output unit 6, the termination circuit 7, the signal generation circuit 16, and other configurations are the same as those in FIG.

このように、4つの画素が、転送トランジスタ以外の画素トランジスタを共有する共有画素を構成する場合の、共有画素52内における4つのフォトダイオードPD1〜PD4及び、転送トランジスタTr11〜Tr14の概略構成を以下に示す。   As described above, the schematic configuration of the four photodiodes PD1 to PD4 and the transfer transistors Tr11 to Tr14 in the shared pixel 52 in the case where the four pixels constitute a shared pixel that shares a pixel transistor other than the transfer transistor is as follows. Shown in

図10は、本実施形態例の固体撮像装置50の要部の配置レイアウトである。
図10に示すように、共有画素52を構成する4つのフォトダイオードPD1〜PD4は、2次元アレイ状に構成されている。そして、4つのフォトダイオードPD1〜PD4の中央部には、フォトダイオードPD1〜PD4に共通に接続されるフローティングディフュージョン領域FDが構成される。そして、各フォトトランジスタPD1〜PD4と、フローティングディフュージョン領域FDとの境界部には、それぞれの転送トランジスタTr11〜Tr14の転送ゲート55a,55b,55c,55dが構成される。
FIG. 10 is an arrangement layout of main parts of the solid-state imaging device 50 of the present embodiment.
As shown in FIG. 10, the four photodiodes PD1 to PD4 constituting the shared pixel 52 are configured in a two-dimensional array. A floating diffusion region FD connected in common to the photodiodes PD1 to PD4 is formed at the center of the four photodiodes PD1 to PD4. In addition, transfer gates 55a, 55b, 55c, and 55d of the transfer transistors Tr11 to Tr14 are configured at the boundary between the phototransistors PD1 to PD4 and the floating diffusion region FD.

そして、各転送ゲート55a,55b,55c,55dに接続されるように、転送信号線14a,14b,14c,14dが構成される。この場合、隣接するフォトダイオードPD1〜PD4間の間隔が狭いので、隣接するフォトダイオードPD1〜PD4の間の領域に、例えば、行方向に延びる転送信号線14を2本ずつ配設する構成とする。図10においては、フォトダイオードPD1〜PD4の読み出し順、すなわち、転送トランジスタTr11〜Tr14の転送ゲート55a,55b,55c,55dへの行転送信号φTRFの供給順に、転送信号線14a,14b,14c,14dを配列する。共有画素52に対して、垂直方向の外側に、転送ゲート55a,55dに接続信号線56で接続される転送信号線14a,14dをそれぞれ配設する。そして、共有画素52の垂直方向の配列されたフォトダイオードPD1,PD2と、フォトダイオードPD3,PD4との間の領域に、転送ゲート55b,55cに接続信号線56で接続される転送信号線14b,14cをそれぞれ配設する。
図10において、その他の信号線等の図示は省略する。
The transfer signal lines 14a, 14b, 14c, and 14d are configured to be connected to the transfer gates 55a, 55b, 55c, and 55d. In this case, since the interval between the adjacent photodiodes PD1 to PD4 is narrow, for example, two transfer signal lines 14 extending in the row direction are provided in the region between the adjacent photodiodes PD1 to PD4. . In FIG. 10, the transfer signal lines 14a, 14b, 14c, and 14c are arranged in the reading order of the photodiodes PD1 to PD4, that is, in the order of supplying the row transfer signal φTRF to the transfer gates 55a, 55b, 55c, and 55d of the transfer transistors Tr11 to Tr14. 14d is arranged. Transfer signal lines 14a and 14d connected to the transfer gates 55a and 55d by the connection signal line 56 are disposed outside the shared pixel 52 in the vertical direction. Then, transfer signal lines 14b connected to transfer gates 55b and 55c by connection signal line 56 in the region between photodiodes PD1 and PD2 arranged in the vertical direction of shared pixel 52 and photodiodes PD3 and PD4. 14c is arranged.
In FIG. 10, illustration of other signal lines and the like is omitted.

このような構成を有する固体撮像装置50においては、まず、転送信号線14aに行転送信号φTRF1を入力することにより、フォトダイオードPD1からの信号電荷がフローティングディフュージョン領域FDに読み出されて、垂直信号線8により転送される。次に、転送信号線14bに、行転送信号φTRF2を入力することにより、フォトダイオードPD2からの信号電荷がフローティングディフュージョン領域FDに読み出されて、垂直信号線8により転送される。同様にして、順に、転送信号線14c,14dに行転送信号φTRF3,φTRF4を入力することにより、それぞれのフォトダイオードPD3、PD4に蓄積された信号電荷が読み出される。   In the solid-state imaging device 50 having such a configuration, first, by inputting the row transfer signal φTRF1 to the transfer signal line 14a, the signal charge from the photodiode PD1 is read to the floating diffusion region FD, and the vertical signal Transferred by line 8. Next, by inputting the row transfer signal φTRF2 to the transfer signal line 14b, the signal charge from the photodiode PD2 is read to the floating diffusion region FD and transferred by the vertical signal line 8. Similarly, by sequentially inputting the row transfer signals φTRF3 and φTRF4 to the transfer signal lines 14c and 14d, the signal charges accumulated in the photodiodes PD3 and PD4 are read out.

ところで、図10からわかるように、このような構成を有する固体撮像装置では、4つのフォトダイオードPD1〜PD4に対して、1つのフローティングディフュージョン領域FDが共有されている。このため、転送トランジスタTr11〜Tr14の転送ゲートは近接して設けられている。それに加え、隣接するフォトダイオードPD間の距離は小さいため、それぞれの転送信号線14[14a,14b,14c,14d]間の距離も小さくなる。そうすると、前述したようなクロストークが発生してしまう。   As can be seen from FIG. 10, in the solid-state imaging device having such a configuration, one floating diffusion region FD is shared by the four photodiodes PD1 to PD4. For this reason, the transfer gates of the transfer transistors Tr11 to Tr14 are provided close to each other. In addition, since the distance between adjacent photodiodes PD is small, the distance between each transfer signal line 14 [14a, 14b, 14c, 14d] is also small. Then, the crosstalk as described above occurs.

本実施形態例の固体撮像装置50では、上述の駆動方法例1及び駆動方法例2で示した回路構成を用いて、終端回路7に制御信号φTERMを入力する。これにより、隣接する転送信号線14[14a,14b,14c,14d]間でおこるクロストークを抑制することができる。   In the solid-state imaging device 50 according to the present embodiment, the control signal φTERM is input to the termination circuit 7 using the circuit configuration shown in the driving method example 1 and the driving method example 2 described above. Thereby, crosstalk occurring between adjacent transfer signal lines 14 [14a, 14b, 14c, 14d] can be suppressed.

[第3の実施形態]
次に、図11に、本発明の第3の実施形態に係る固体撮像装置の、要部の配置レイアウトを示す。本実施形態例の固体撮像装置の全体の回路構成は、図9と同様であるので、重複説明は省略する。
また、図11において、図10に対応する部分には同一符号を付し、重複説明を省略する。
[Third Embodiment]
Next, FIG. 11 shows an arrangement layout of main parts of a solid-state imaging device according to the third embodiment of the present invention. The overall circuit configuration of the solid-state imaging device according to this embodiment is the same as that shown in FIG.
In FIG. 11, the same reference numerals are given to the portions corresponding to those in FIG.

本実施形態例では、2次元アレイ状に配列されたフォトダイオードPD1〜PD4のうちの、斜めに隣り合うフォトダイオードPD1、及びPD2が1つのフローティングディフュージョン領域FD1を共有する。そして、フォトダイオードPD1の列方向に、一つおきに隣り合うフォトダイオードPD3と、フォトダイオードPD2の列方向に、一つおきに隣り合うフォトダイオードPD4とが、1つのフローティングディフュージョン領域FD2を共有する。そして、このように、斜めに隣り合うフォトダイオードPD1〜PD4により、1つの共有画素60が構成される。   In the present embodiment, among the photodiodes PD1 to PD4 arranged in a two-dimensional array, the diagonally adjacent photodiodes PD1 and PD2 share one floating diffusion region FD1. Then, every other photodiode PD3 adjacent in the column direction of the photodiodes PD1 and every other photodiode PD4 adjacent in the column direction of the photodiodes PD2 share one floating diffusion region FD2. . Thus, one shared pixel 60 is configured by the photodiodes PD1 to PD4 that are obliquely adjacent to each other.

本実施形態例において、各フォトトランジスタPD1〜PD4と、フローティングディフュージョン領域FD1、FD2との境界部には、それぞれの転送トランジスタTr11〜Tr14の転送ゲート59a,59b,59c,59dが構成される。   In the present embodiment, transfer gates 59a, 59b, 59c, and 59d of the transfer transistors Tr11 to Tr14 are formed at the boundary between the phototransistors PD1 to PD4 and the floating diffusion regions FD1 and FD2.

そして、各転送ゲート59a,59b,59c,59dに接続されるように、転送信号線14a,14b,14c,14dが構成される。この場合、フォトダイオードPD1とフォトダイオードPD2との間に転送信号線14a,14bを配設し、フォトダイオードPD3とフォトダイオードPD4との間に、転送信号線14c,14dを配設する。
図11において、その他の信号線等の図示は省略する。
The transfer signal lines 14a, 14b, 14c, and 14d are configured to be connected to the transfer gates 59a, 59b, 59c, and 59d. In this case, transfer signal lines 14a and 14b are disposed between the photodiode PD1 and the photodiode PD2, and transfer signal lines 14c and 14d are disposed between the photodiode PD3 and the photodiode PD4.
In FIG. 11, illustration of other signal lines and the like is omitted.

このような構成を有する固体撮像装置においては、まず、転送信号線14aに行転送信号φTRF1を入力することにより、フォトダイオードPD1からの信号電荷がフローティングディフュージョン領域FD1に読み出されて、垂直信号線8により転送される。次に、転送信号線14bに、行転送信号φTRF2を入力することにより、フォトダイオードPD2からの信号電荷がフローティングディフュージョン領域FD1に読み出されて、垂直信号線8により転送される。同様にして、順に、転送信号線14c,14dに行転送信号φTRF3,φTRF4を入力する。そうすると、それぞれのフォトダイオードPD3、PD4に蓄積された信号電荷がフローティングディフュージョン領域FD2に読み出されて、垂直信号線8により転送される。   In the solid-state imaging device having such a configuration, first, by inputting the row transfer signal φTRF1 to the transfer signal line 14a, the signal charge from the photodiode PD1 is read out to the floating diffusion region FD1, and the vertical signal line 8 is transferred. Next, by inputting the row transfer signal φTRF2 to the transfer signal line 14b, the signal charge from the photodiode PD2 is read to the floating diffusion region FD1, and transferred by the vertical signal line 8. Similarly, row transfer signals φTRF3 and φTRF4 are sequentially input to the transfer signal lines 14c and 14d. Then, the signal charges accumulated in the respective photodiodes PD3 and PD4 are read out to the floating diffusion region FD2 and transferred by the vertical signal line 8.

そして、本実施形態例においても、2つのフォトダイオードPD1,PD2、またはフォトダイオードPD3,PD4で、1つのフローティングディフュージョン領域FD1またはFD2を共有するため、転送ゲート59a,59b,59c,59dは、互いに近接して設けられる。これにより、転送信号線14[14a,14b,14c,14d]間の距離は小さくなり、前述したようなクロストークが発生してしまう。   Also in this embodiment, since the two photodiodes PD1 and PD2 or the photodiodes PD3 and PD4 share one floating diffusion region FD1 or FD2, the transfer gates 59a, 59b, 59c, and 59d are mutually connected. Provided in close proximity. As a result, the distance between the transfer signal lines 14 [14a, 14b, 14c, 14d] is reduced, and the above-described crosstalk occurs.

本実施形態例の固体撮像装置においても、上述の駆動方法例1及び駆動方法例2で示した回路構成を用いて、終端回路7に制御信号φTERMを入力する。これにより、隣接する転送信号線14[14a,14b,14c,14d]間でおこるクロストークを抑制することができる。   Also in the solid-state imaging device of the present embodiment example, the control signal φTERM is input to the termination circuit 7 using the circuit configuration shown in the driving method example 1 and the driving method example 2 described above. Thereby, crosstalk occurring between adjacent transfer signal lines 14 [14a, 14b, 14c, 14d] can be suppressed.

[第4の実施形態]
図12に、本発明の第4の実施形態に係る固体撮像装置の、要部の配置レイアウトを示す。
本実施形態例の固体撮像装置は、2次元アレイ状に配列されたフォトダイオードPD1〜PD4において、行方向に隣り合うフォトダイオードPD1及びPD2間でフローティングディフュージョン領域FD1を共有し、また、行方向に隣り合うフォトダイオードPD3及びPD4間でフローティングディフュージョン領域FD2を共有する。また、列方向に隣り合うフォトダイオードPD1及びPD3間で転送トランジスタの転送ゲート57を共有し、また、列方向に隣り合うフォトダイオードPD2及びPD4間で転送トランジスタの転送ゲート58を共有する。そして、転送ゲート57には、転送信号線14aが接続され、転送ゲート58には、転送信号線14bが接続される。
[Fourth Embodiment]
FIG. 12 shows an arrangement layout of main parts of a solid-state imaging device according to the fourth embodiment of the present invention.
In the solid-state imaging device according to the present embodiment, among the photodiodes PD1 to PD4 arranged in a two-dimensional array, the photodiodes PD1 and PD2 adjacent in the row direction share the floating diffusion region FD1, and in the row direction. The floating diffusion region FD2 is shared between the adjacent photodiodes PD3 and PD4. Further, the transfer gate 57 of the transfer transistor is shared between the photodiodes PD1 and PD3 adjacent in the column direction, and the transfer gate 58 of the transfer transistor is shared between the photodiodes PD2 and PD4 adjacent in the column direction. The transfer signal line 14 a is connected to the transfer gate 57, and the transfer signal line 14 b is connected to the transfer gate 58.

このような構成を有する固体撮像装置において、転送信号線14aにより、転送ゲート57に行転送信号φTRFを入力する。そうすると、フォトダイオードPD1、PD3の信号電荷がそれぞれ、フローティングディフュージョン領域FD1,FD2に読み出される。次に、転送信号線14bにより、転送ゲート58に行転送信号φTRFを入力すると、フォトダイオードPD2、PD4の信号電荷がそれぞれ、フローティングディフュージョン領域FD1,FD2に読み出される。   In the solid-state imaging device having such a configuration, the row transfer signal φTRF is input to the transfer gate 57 through the transfer signal line 14a. Then, the signal charges of the photodiodes PD1 and PD3 are read out to the floating diffusion regions FD1 and FD2, respectively. Next, when the row transfer signal φTRF is input to the transfer gate 58 through the transfer signal line 14b, the signal charges of the photodiodes PD2 and PD4 are read to the floating diffusion regions FD1 and FD2, respectively.

このように、本実施形態例の固体撮像装置では、転送トランジスタの転送ゲート57,58が、それぞれ2つのフォトダイオードに共有される。これにより、2つのフォトダイオードから同時に信号を読み出すことができる。   As described above, in the solid-state imaging device according to this embodiment, the transfer gates 57 and 58 of the transfer transistor are shared by two photodiodes. As a result, signals can be simultaneously read from the two photodiodes.

ところで、このような固体撮像装置においても、2つのフォトダイオードで1つの転送ゲートを共有する構成することにより、転送信号線14a,14b間の距離は小さくなり、前述したようなクロストークが発生してしまう。   By the way, even in such a solid-state imaging device, by configuring one transfer gate to be shared by two photodiodes, the distance between the transfer signal lines 14a and 14b is reduced, and the above-described crosstalk occurs. End up.

本実施形態例の固体撮像装置においても、上述の駆動方法例1及び駆動方法例2で示した回路構成を用いて、転送信号線14a,14bへ制御信号φTERMを入力する。これにより、隣接する転送信号線14a,14b間でおこるクロストークを抑制することができる。   Also in the solid-state imaging device of the present embodiment example, the control signal φTERM is input to the transfer signal lines 14a and 14b by using the circuit configuration shown in the driving method example 1 and the driving method example 2 described above. Thereby, crosstalk occurring between the adjacent transfer signal lines 14a and 14b can be suppressed.

[第5の実施形態]
図13に、本発明の第5の実施形態に係る固体撮像装置の概略回路構成を示す。
本実施形態例の固体撮像装置は、上下2つの画素でトランジスタを共有する例である。単位セル30は、実線で囲まれた部分であり、この単位セル30は、2つの画素31、32から構成されている。画素31,32は、それぞれ、フォトダイオード33,34と、複数の画素トランジスタとから構成される。複数の画素トランジスタは、フォトダイオード33及び34のそれぞれに接続される2つの転送トランジスタTr35,Tr36と、2つの画素31,32に共通のリセットトランジスタTr37、増幅トランジスタTr38とから構成される。転送トランジスタTr35,Tr36のソースは、それぞれ、フォトダイオード33,34に接続されており、そのドレインがリセットトランジスタTr37のソースに接続される。転送トランジスタTr35,Tr36とリセットトランジスタTr37間の電荷−電圧変換手段となるフローティングディフュージョン領域FD(転送トランジスタのドレイン領域、リセットトランジスタのソース領域に相当する)が増幅トランジスタTr38のゲートに接続される。増幅トランジスタTr38、及びリセットトランジスタTr37のドレインは、電源電圧を供給する全面選択信号線39に接続される。
そして、増幅トランジスタTr38のソースは、垂直信号線48に接続される。
[Fifth Embodiment]
FIG. 13 shows a schematic circuit configuration of a solid-state imaging device according to the fifth embodiment of the present invention.
The solid-state imaging device according to this embodiment is an example in which a transistor is shared by two upper and lower pixels. The unit cell 30 is a portion surrounded by a solid line, and the unit cell 30 is composed of two pixels 31 and 32. Each of the pixels 31 and 32 includes photodiodes 33 and 34 and a plurality of pixel transistors. The plurality of pixel transistors includes two transfer transistors Tr35 and Tr36 connected to the photodiodes 33 and 34, and a reset transistor Tr37 and an amplification transistor Tr38 common to the two pixels 31 and 32, respectively. The sources of the transfer transistors Tr35 and Tr36 are connected to the photodiodes 33 and 34, respectively, and the drains thereof are connected to the source of the reset transistor Tr37. A floating diffusion region FD (corresponding to the drain region of the transfer transistor and the source region of the reset transistor) serving as charge-voltage conversion means between the transfer transistors Tr35 and Tr36 and the reset transistor Tr37 is connected to the gate of the amplification transistor Tr38. The drains of the amplifying transistor Tr38 and the reset transistor Tr37 are connected to a full surface selection signal line 39 for supplying a power supply voltage.
The source of the amplification transistor Tr38 is connected to the vertical signal line 48.

そして、転送トランジスタTr35,Tr36のゲートには、行転送信号φTRFを供給する転送信号線42,43が接続されており、リセットトランジスタTr37のゲートには、行リセット信号φRSTを供給するリセット信号線41が接続されている。   Transfer signal lines 42 and 43 for supplying a row transfer signal φTRF are connected to the gates of the transfer transistors Tr35 and Tr36, and a reset signal line 41 for supplying a row reset signal φRST to the gate of the reset transistor Tr37. Is connected.

このような構成を有する固体撮像装置においては、単位セル30内において、リセット信号線41と、転送信号線42,43のうちの一方の転送信号線42が、隣接して構成される。そうすると、転送信号線42とリセット信号線41間の距離は小さくなり、前述したようなクロストークが発生してしまう。   In the solid-state imaging device having such a configuration, the reset signal line 41 and one of the transfer signal lines 42 and 43 are adjacent to each other in the unit cell 30. As a result, the distance between the transfer signal line 42 and the reset signal line 41 becomes small, and crosstalk as described above occurs.

本実施形態例の固体撮像装置においては、上述の駆動方法例3及び駆動方法例4で示した回路構成を用いて、転送信号線42へ制御信号φTERMを入力する。これにより、隣接する転送信号線42と、リセット信号線41間でおこるクロストークを抑制することができる。   In the solid-state imaging device according to the present embodiment, the control signal φTERM is input to the transfer signal line 42 using the circuit configuration shown in the driving method example 3 and the driving method example 4 described above. As a result, crosstalk between the adjacent transfer signal line 42 and the reset signal line 41 can be suppressed.

[第6の実施形態例]
次に、図14に、本発明の第6の実施形態に係る固体撮像装置の概略回路構成を示す。
本実施形態例の固体撮像装置は、上下2つの画素でトランジスタを共有する例である。単位セル77は、実線で囲まれた部分であり、この単位セル77は、2つの画素78,79から構成されている。画素78,79は、それぞれ、フォトダイオード69,70と、複数の画素トランジスタとから構成される。複数の画素トランジスタは、フォトダイオード69及び70のそれぞれに接続される転送トランジスタTr74,Tr73と、リセットトランジスタTr72,Tr71と、増幅トランジスタTr75,Tr76とから構成される。
[Sixth Embodiment]
Next, FIG. 14 shows a schematic circuit configuration of a solid-state imaging device according to the sixth embodiment of the present invention.
The solid-state imaging device according to this embodiment is an example in which a transistor is shared by two upper and lower pixels. The unit cell 77 is a portion surrounded by a solid line, and the unit cell 77 is composed of two pixels 78 and 79. The pixels 78 and 79 are composed of photodiodes 69 and 70 and a plurality of pixel transistors, respectively. The plurality of pixel transistors includes transfer transistors Tr74 and Tr73 connected to the photodiodes 69 and 70, reset transistors Tr72 and Tr71, and amplification transistors Tr75 and Tr76, respectively.

転送トランジスタTr74,Tr73のソースは、それぞれ、フォトダイオード69,70に接続されており、そのソースがリセットトランジスタTr72,Tr71のドレインに接続される。転送トランジスタTr74,Tr73のドレインは、フローティングディフュージョン領域FD1,FD2に接続されており、フローティングディフュージョンFD1,FD2は増幅トランジスタTr75,Tr76のゲートに接続される。増幅トランジスタTr75,Tr76のソースは、それぞれ選択トランジスタTr80のドレインに接続されており、選択トランジスタTr80のソースは、電源電圧VDDに接続されている。また、リセットトランジスタTr71,Tr72のソースも電源電圧VDDに接続されている。   The sources of the transfer transistors Tr74 and Tr73 are connected to the photodiodes 69 and 70, respectively, and the sources are connected to the drains of the reset transistors Tr72 and Tr71. The drains of the transfer transistors Tr74 and Tr73 are connected to the floating diffusion regions FD1 and FD2, and the floating diffusions FD1 and FD2 are connected to the gates of the amplification transistors Tr75 and Tr76. The sources of the amplification transistors Tr75 and Tr76 are each connected to the drain of the selection transistor Tr80, and the source of the selection transistor Tr80 is connected to the power supply voltage VDD. The sources of the reset transistors Tr71 and Tr72 are also connected to the power supply voltage VDD.

そして、転送トランジスタTr74,Tr73のゲートには、行転送信号φTRFを供給する転送信号線66が接続されており、リセットトランジスタTr72,Tr71のゲートには、行リセット信号φRSTを供給するリセット信号線68が接続されている。また、選択トランジスタTr80のゲートには、行選択信号φSELを供給する選択信号線67が接続されている。   A transfer signal line 66 that supplies a row transfer signal φTRF is connected to the gates of the transfer transistors Tr74 and Tr73, and a reset signal line 68 that supplies a row reset signal φRST to the gates of the reset transistors Tr72 and Tr71. Is connected. A selection signal line 67 for supplying a row selection signal φSEL is connected to the gate of the selection transistor Tr80.

本実施形態例において、画素78のフォトダイオード69に蓄積された信号電荷は、信号線63に転送され、画素79のフォトダイオード70に蓄積された信号電荷は、信号線65に転送される。   In this embodiment, the signal charge accumulated in the photodiode 69 of the pixel 78 is transferred to the signal line 63, and the signal charge accumulated in the photodiode 70 of the pixel 79 is transferred to the signal line 65.

このような構成を有する固体撮像装置においては、単位セル77内において、選択信号線67と、転送信号線66が、隣接して構成される。そうすると、転送信号線66と選択信号線67間の距離は小さくなり、前述したようなクロストークが発生してしまう。   In the solid-state imaging device having such a configuration, the selection signal line 67 and the transfer signal line 66 are configured adjacent to each other in the unit cell 77. Then, the distance between the transfer signal line 66 and the selection signal line 67 becomes small, and the crosstalk as described above occurs.

本実施形態例の固体撮像装置においては、上述の駆動方法例5で示した回路構成を用いて、転送信号線66へ制御信号φTERMを入力する。これにより、隣接する転送信号線66と、選択信号線67間でおこるクロストークを抑制することができる。   In the solid-state imaging device of the present embodiment, the control signal φTERM is input to the transfer signal line 66 using the circuit configuration shown in the driving method example 5 described above. Thereby, crosstalk occurring between the adjacent transfer signal line 66 and the selection signal line 67 can be suppressed.

上述した固体撮像装置は、例えば、カメラ、カメラ付き携帯電話、その他の撮像機能を備えた機器等の電子機器に適用することができる。   The solid-state imaging device described above can be applied to electronic devices such as a camera, a mobile phone with a camera, and other devices having an imaging function.

[電子機器]
以下に、本発明の固体撮像装置を用いた電子機器について説明する。
図15は、上述の固体撮像装置を用いた電子機器90の概略構成である。本実施形態例の電子機器90は、光学系(光学レンズ)91と、固体撮像装置92と、信号処理回路93とを有して構成される。固体撮像装置92は、上述した構成を有する第1〜第5の実施形態に係る固体撮像装置が適用される。
[Electronics]
Hereinafter, an electronic apparatus using the solid-state imaging device of the present invention will be described.
FIG. 15 is a schematic configuration of an electronic device 90 using the above-described solid-state imaging device. The electronic apparatus 90 according to this embodiment includes an optical system (optical lens) 91, a solid-state imaging device 92, and a signal processing circuit 93. As the solid-state imaging device 92, the solid-state imaging device according to the first to fifth embodiments having the above-described configuration is applied.

本実施形態例の電子機器90において、光学系91は、被写体からの像光(入射光)を固体撮像装置92の撮像面上に結像させる。これにより、固体撮像装置92のフォトダイオードにおいて、一定期間信号電荷が蓄積される。そして、信号処理回路93は、固体撮像装置92の出力信号に対して種々の信号処理を施して出力する。   In the electronic apparatus 90 of the present embodiment example, the optical system 91 forms image light (incident light) from the subject on the imaging surface of the solid-state imaging device 92. Thereby, signal charges are accumulated in the photodiode of the solid-state imaging device 92 for a certain period. The signal processing circuit 93 performs various signal processing on the output signal of the solid-state imaging device 92 and outputs the processed signal.

図15の構成は、カメラモジュール、あるいは撮像機能を有する撮像モジュールとして構成することができる。本発明は、このようなモジュールを備えて、例えば、カメラ付き携帯電話、その他の撮像機能を有する機器等の、電子機器を構成することができる。   The configuration of FIG. 15 can be configured as a camera module or an imaging module having an imaging function. The present invention includes such a module, and can constitute an electronic device such as a mobile phone with a camera and other devices having an imaging function.

本発明の電子機器によれば、画素出力の変動が抑制された固体撮像装置が用いられているので、高画質の映像を得ることができる。   According to the electronic apparatus of the present invention, since a solid-state imaging device in which fluctuations in pixel output are suppressed is used, high-quality images can be obtained.

本発明の第1の実施形態に係る固体撮像装置の概略構成図である。1 is a schematic configuration diagram of a solid-state imaging device according to a first embodiment of the present invention. 終端回路の概略構成図である。It is a schematic block diagram of a termination circuit. 第1の実施形態に係る固体撮像装置の動作タイミングを示す図である。It is a figure which shows the operation timing of the solid-state imaging device which concerns on 1st Embodiment. A,B 駆動方法例1を実施するための概略構成図、及び駆動方法例1における動作タイミングを示す。A, B The schematic block diagram for implementing the drive method example 1 and the operation timing in the drive method example 1 are shown. A,B 駆動方法例2を実施するための概略構成図、及び駆動方法例2における動作タイミングを示す。A, B The schematic block diagram for implementing the drive method example 2 and the operation timing in the drive method example 2 are shown. A,B 駆動方法例3を実施するための概略構成図、及び駆動方法例3における動作タイミングを示す。A, B The schematic block diagram for implementing the drive method example 3 and the operation timing in the drive method example 3 are shown. 駆動方法例4を実施するための概略構成図である。FIG. 10 is a schematic configuration diagram for carrying out a driving method example 4; A,B 駆動方法例5を実施するための概略構成図、及び駆動方法例5における動作タイミングを示す。A, B The schematic block diagram for implementing the drive method example 5 and the operation timing in the drive method example 5 are shown. 本発明の第2の実施形態に係る固体撮像装置の概略構成図である。It is a schematic block diagram of the solid-state imaging device which concerns on the 2nd Embodiment of this invention. 第2の実施形態に係る固体撮像装置の要部の配置レイアウトを示す。The arrangement | positioning layout of the principal part of the solid-state imaging device which concerns on 2nd Embodiment is shown. 本発明の第3の実施形態に係る固体撮像装置の要部の配置レイアウトを示す。The arrangement | positioning layout of the principal part of the solid-state imaging device which concerns on the 3rd Embodiment of this invention is shown. 本発明の第4の実施形態に係る固体撮像装置の要部の配置レイアウトを示す。The arrangement layout of the principal part of the solid-state imaging device concerning the 4th Embodiment of this invention is shown. 本発明の第5の実施形態に係る固体撮像装置の要部の等価回路を示す。10 shows an equivalent circuit of a main part of a solid-state imaging device according to a fifth embodiment of the present invention. 本発明の第6の実施形態に係る固体撮像装置の要部の等価回路を示す。10 shows an equivalent circuit of a main part of a solid-state imaging device according to a sixth embodiment of the present invention. 本発明の電子機器を示す概略構成図である。It is a schematic block diagram which shows the electronic device of this invention. 従来例の固体撮像装置における要部を示す概略構成図である。It is a schematic block diagram which shows the principal part in the solid-state imaging device of a prior art example.

符号の説明Explanation of symbols

1・・固体撮像装置、2・・画素、3・・撮像部、4・・垂直駆動部、5・・水平転送部、6・・出力部、7・・終端回路、PD・・フォトダイオード、13・・リセット信号線、14・・転送信号線、15・・選択信号線、16・・信号発生回路   1 .... Solid-state imaging device 2 .... Pixel 3 .... Imaging unit 4 .... Vertical drive unit 5 .... Horizontal transfer unit 6 .... Output unit 7 .... Terminal circuit PD ... Photo diode 13 .... Reset signal line, 14 .... Transfer signal line, 15 .... Selection signal line, 16 .... Signal generation circuit

Claims (16)

入射された光を光電変換して、信号電荷を蓄積させる光電変換部と、
光電変換部に蓄積された信号電荷をフローティングディフュージョン領域に読み出す為の転送信号が入力される転送信号線を含む、複数の信号線と、
前記転送信号線を含む複数の信号線に、それぞれ所望の信号を入力する駆動回路と、
前記転送信号線の、駆動回路が接続される側とは反対側に接続され、前記転送信号線に隣接する他の信号線に前記所望の信号が入力されるタイミングよりも前から、前記転送信号線を一定電圧に固定するための制御信号が入力される終端回路とを備え、
前記駆動回路には、前記転送信号線に隣接する前記他の信号線に対して、前記所望の信号を遅延させて入力する遅延回路が接続され、
前記終端回路には、前記転送信号線に隣接する前記他の信号線に入力される前記所望の信号が遅延されずに前記制御信号として入力される
固体撮像装置。
A photoelectric conversion unit that photoelectrically converts incident light and accumulates signal charges; and
A plurality of signal lines including a transfer signal line to which a transfer signal for reading the signal charge accumulated in the photoelectric conversion unit to the floating diffusion region is input;
A drive circuit for inputting a desired signal to each of a plurality of signal lines including the transfer signal line;
The transfer signal line, to the side where the drive circuit is connected is connected to the opposite side, said before the timing at which previous SL desired signal is input to the other signal lines adjacent to the transfer signal line, the transfer A termination circuit to which a control signal for fixing the signal line to a constant voltage is input ,
A delay circuit for delaying and inputting the desired signal to the other signal line adjacent to the transfer signal line is connected to the drive circuit,
The solid-state imaging device, wherein the desired signal input to the other signal line adjacent to the transfer signal line is input to the termination circuit as the control signal without being delayed .
前記転送信号線に隣接する前記他の信号線は、リセット信号線であるThe other signal line adjacent to the transfer signal line is a reset signal line.
請求項1記載の固体撮像装置。The solid-state imaging device according to claim 1.
入射された光を光電変換して、信号電荷を蓄積させる光電変換部と、
光電変換部に蓄積された信号電荷をフローティングディフュージョン領域に読み出す為の転送信号が入力される転送信号線を含む、複数の信号線と、
前記転送信号線を含む複数の信号線に、それぞれ所望の信号を入力する駆動回路と、
前記転送信号線の、駆動回路が接続される側とは反対側に接続され、前記転送信号線に隣接する他の信号線に前記所望の信号が入力されるタイミングよりも前から、前記転送信号線を一定電圧に固定するための制御信号が入力される終端回路とを備え、
前記終端回路には、前記転送信号線に隣接する前記他の信号線において、その1つ前のタイミングで駆動される当該他の信号線に入力される前記所望の信号が、前記制御信号として遅延させて入力される
固体撮像装置。
A photoelectric conversion unit that photoelectrically converts incident light and accumulates signal charges; and
A plurality of signal lines including a transfer signal line to which a transfer signal for reading the signal charge accumulated in the photoelectric conversion unit to the floating diffusion region is input;
A drive circuit for inputting a desired signal to each of a plurality of signal lines including the transfer signal line;
The transfer signal line, to the side where the drive circuit is connected is connected to the opposite side, said before the timing at which previous SL desired signal is input to the other signal lines adjacent to the transfer signal line, the transfer A termination circuit to which a control signal for fixing the signal line to a constant voltage is input ,
In the termination circuit, in the other signal line adjacent to the transfer signal line, the desired signal input to the other signal line driven at the previous timing is delayed as the control signal. A solid-state image pickup device that is input in the same manner .
前記転送信号線に隣接する前記他の信号線は、選択信号線であるThe other signal line adjacent to the transfer signal line is a selection signal line.
請求項3記載の固体撮像装置。The solid-state imaging device according to claim 3.
前記転送信号線に隣接する前記他の信号線は、複数の光電変換部で共有されているThe other signal line adjacent to the transfer signal line is shared by a plurality of photoelectric conversion units.
請求項1〜4の何れか一項に記載の固体撮像装置。The solid-state imaging device according to any one of claims 1 to 4.
前記転送信号線は、複数の光電変換部で共有されているThe transfer signal line is shared by a plurality of photoelectric conversion units.
請求項1〜5の何れか一項に記載の固体撮像装置。The solid-state imaging device according to any one of claims 1 to 5.
前記フローティングディフュージョンは、前記光電変換部の複数で共有されているThe floating diffusion is shared by a plurality of the photoelectric conversion units.
請求項1〜6の何れか一項に記載の固体撮像装置。The solid-state imaging device according to any one of claims 1 to 6.
前記光電変換部の複数で共有された増幅トランジスタを有するAmplifying transistors shared by a plurality of the photoelectric conversion units
請求項1〜7の何れか一項に記載の固体撮像装置。The solid-state imaging device according to any one of claims 1 to 7.
前記光電変換部の複数で共有されたリセットトランジスタを有するA reset transistor shared by a plurality of the photoelectric conversion units;
請求項1〜8の何れか一項に記載の固体撮像装置。The solid-state imaging device according to claim 1.
前記光電変換部の複数で共有された選択トランジスタを有するA plurality of selection transistors shared by the photoelectric conversion units;
請求項1〜9の何れか一項に記載の固体撮像装置。The solid-state imaging device according to any one of claims 1 to 9.
光電変換部に光入射し、光電変換して信号電荷を蓄積させる工程、
前記信号電荷を転送するために設けられた転送信号線を含む複数の信号線に、駆動回路から所望の信号を入力する工程、
前記転送信号線に隣接する他の信号線に前記所望の信号が入力されるタイミングよりも前から、前記転送信号線を一定電圧に固定するための制御信号を当該転送信号線において前記駆動回路と反対側に接続した終端回路に入力する工程を含み、
前記転送信号線に隣接する前記他の信号線に対しては、前記所望の信号を遅延させて入力し、
前記終端回路には、前記転送信号線に隣接する前記他の信号線に入力される前記所望の信号を遅延させずに前記制御信号として入力する
固体撮像装置の駆動方法。
A step of making light incident on the photoelectric conversion unit, photoelectrically converting and accumulating signal charges;
Inputting a desired signal from a driving circuit to a plurality of signal lines including a transfer signal line provided for transferring the signal charge;
Said drive circuit control signals in the transfer signal line for fixing the front than the timing at which previous SL desired signal is input to the other signal line adjacent to the transfer signal line, the transfer signal line at a constant voltage Including input to a termination circuit connected to the opposite side of
For the other signal line adjacent to the transfer signal line, the desired signal is input with a delay,
The solid-state imaging device driving method, wherein the desired signal input to the other signal line adjacent to the transfer signal line is input to the termination circuit as the control signal without delay .
光電変換部に光入射し、光電変換して信号電荷を蓄積させる工程、
前記信号電荷を転送するために設けられた転送信号線を含む複数の信号線に、駆動回路から所望の信号を入力する工程、
前記転送信号線に隣接する他の信号線に前記所望の信号が入力されるタイミングよりも前から、前記転送信号線を一定電圧に固定するための制御信号を当該転送信号線において前記駆動回路と反対側に接続した終端回路に入力する工程を含み、
前記終端回路には、前記転送信号線に隣接する前記他の信号線において、その1つ前のタイミングで駆動される当該他の信号線に入力される前記所望の信号を遅延させて前記制御信号として入力する
固体撮像装置の駆動方法。
A step of making light incident on the photoelectric conversion unit, photoelectrically converting and accumulating signal charges;
Inputting a desired signal from a driving circuit to a plurality of signal lines including a transfer signal line provided for transferring the signal charge;
Said drive circuit control signals in the transfer signal line for fixing the front than the timing at which previous SL desired signal is input to the other signal line adjacent to the transfer signal line, the transfer signal line at a constant voltage Including input to a termination circuit connected to the opposite side of
In the termination circuit, in the other signal line adjacent to the transfer signal line, the control signal is delayed by delaying the desired signal input to the other signal line driven at the timing immediately before As a driving method of a solid-state imaging device.
前記終端回路への前記制御信号の入力により、前記駆動回路から前記転送信号線に印加されている固定の電位と同電位を、当該終端回路から当該転送信号線に入力し、当該転送信号線を一定電圧に固定する
請求項11または12記載の固体撮像装置の駆動方法。
By inputting the control signal to the termination circuit, the same potential as the fixed potential applied from the driving circuit to the transfer signal line is input from the termination circuit to the transfer signal line, and the transfer signal line is connected to the termination circuit. Fix to a constant voltage
The method for driving a solid-state imaging device according to claim 11 or 12 .
前記終端回路への前記制御信号の入力により、前記駆動回路から前記転送信号線に印加されている固定の電位と同期した電位を、当該終端回路から当該転送信号線に入力し、当該転送信号線を一定電圧に固定する
請求項11〜13の何れか一項に記載の固体撮像装置の駆動方法。
By inputting the control signal to the termination circuit, a potential synchronized with a fixed potential applied from the drive circuit to the transfer signal line is input from the termination circuit to the transfer signal line, and the transfer signal line Is fixed at a constant voltage
The method for driving a solid-state imaging device according to claim 11 .
光学系と、固体撮像装置と、信号処理回路とを備え、
前記固体撮像装置は、
入射された光を光電変換して、信号電荷を蓄積させる光電変換部と、
光電変換部に蓄積された信号電荷をフローティングディフュージョン領域に読み出す為の転送信号が入力される転送信号線を含む、複数の信号線と、
前記転送信号線を含む複数の信号線に、それぞれ所望の信号を入力する駆動回路と、
前記転送信号線の、駆動回路が接続される側とは反対側に接続され、前記転送信号線に隣接する他の信号線に前記所望の信号が入力されるタイミングよりも前から、前記転送信号線を一定電圧に固定するための制御信号が入力される終端回路とを備え、
前記駆動回路には、前記転送信号線に隣接する前記他の信号線に対して、前記所望の信号を遅延させて入力する遅延回路が接続され、
前記終端回路には、前記転送信号線に隣接する前記他の信号線に入力される前記所望の信号が遅延されずに前記制御信号として入力される
電子機器。
An optical system, a solid-state imaging device, and a signal processing circuit;
The solid-state imaging device
A photoelectric conversion unit that photoelectrically converts incident light and accumulates signal charges; and
A plurality of signal lines including a transfer signal line to which a transfer signal for reading the signal charge accumulated in the photoelectric conversion unit to the floating diffusion region is input;
A drive circuit for inputting a desired signal to each of a plurality of signal lines including the transfer signal line;
The transfer signal is connected to the opposite side of the transfer signal line to the side to which the drive circuit is connected, and the transfer signal is input before the timing at which the desired signal is input to another signal line adjacent to the transfer signal line. A termination circuit to which a control signal for fixing the wire to a constant voltage is input,
A delay circuit for delaying and inputting the desired signal to the other signal line adjacent to the transfer signal line is connected to the drive circuit,
An electronic apparatus in which the desired signal input to the other signal line adjacent to the transfer signal line is input to the termination circuit as the control signal without being delayed .
光学系と、固体撮像装置と、信号処理回路とを備え、
前記固体撮像装置は、
入射された光を光電変換して、信号電荷を蓄積させる光電変換部と、
光電変換部に蓄積された信号電荷をフローティングディフュージョン領域に読み出す為の転送信号が入力される転送信号線を含む、複数の信号線と、
前記転送信号線を含む複数の信号線に、それぞれ所望の信号を入力する駆動回路と、
前記転送信号線の、駆動回路が接続される側とは反対側に接続され、前記転送信号線に隣接する他の信号線に前記所望の信号が入力されるタイミングよりも前から、前記転送信号線を一定電圧に固定するための制御信号が入力される終端回路とを備え、
前記終端回路には、前記転送信号線に隣接する前記他の信号線において、その1つ前のタイミングで駆動される当該他の信号線に入力される前記所望の信号が、前記制御信号として遅延させて入力される
電子機器。
An optical system, a solid-state imaging device, and a signal processing circuit;
The solid-state imaging device
A photoelectric conversion unit that photoelectrically converts incident light and accumulates signal charges; and
A plurality of signal lines including a transfer signal line to which a transfer signal for reading the signal charge accumulated in the photoelectric conversion unit to the floating diffusion region is input;
A drive circuit for inputting a desired signal to each of a plurality of signal lines including the transfer signal line;
The transfer signal is connected to the opposite side of the transfer signal line to the side to which the drive circuit is connected, and the transfer signal is input before the timing at which the desired signal is input to another signal line adjacent to the transfer signal line. A termination circuit to which a control signal for fixing the wire to a constant voltage is input,
In the termination circuit, in the other signal line adjacent to the transfer signal line, the desired signal input to the other signal line driven at the previous timing is delayed as the control signal. Electronic equipment that is allowed to enter .
JP2008143630A 2008-05-30 2008-05-30 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus Expired - Fee Related JP5181840B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008143630A JP5181840B2 (en) 2008-05-30 2008-05-30 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
TW098113338A TWI455582B (en) 2008-05-30 2009-04-22 Solid-state imaging device and electronic device
KR1020090045843A KR101642851B1 (en) 2008-05-30 2009-05-26 Solid-state imaging device, method of driving the solid-state imaging device, and electronic device
US12/472,457 US8223237B2 (en) 2008-05-30 2009-05-27 Solid-state imaging device in which a transfer signal line is held at a constant voltage to prevent crosstalk and electronic device with such solid-state imaging device
CNA2009101423303A CN101594490A (en) 2008-05-30 2009-05-27 The driving method of solid photographic device, solid photographic device and electronic installation
CN201110259909.5A CN102307281B (en) 2008-05-30 2009-05-27 Solid-state imaging device, method of driving the solid-state imaging device, and electronic device
US13/455,415 US9237287B2 (en) 2008-05-30 2012-04-25 Solid-state imaging device, method of driving the solid-state imaging device, and electronic device
US14/845,742 US9924122B2 (en) 2008-05-30 2015-09-04 Solid-state imaging device, method of driving the solid-state imaging device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143630A JP5181840B2 (en) 2008-05-30 2008-05-30 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012227175A Division JP5429345B2 (en) 2012-10-12 2012-10-12 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2009290784A JP2009290784A (en) 2009-12-10
JP5181840B2 true JP5181840B2 (en) 2013-04-10

Family

ID=41379312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143630A Expired - Fee Related JP5181840B2 (en) 2008-05-30 2008-05-30 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus

Country Status (5)

Country Link
US (3) US8223237B2 (en)
JP (1) JP5181840B2 (en)
KR (1) KR101642851B1 (en)
CN (2) CN101594490A (en)
TW (1) TWI455582B (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433307B (en) * 2008-10-22 2014-04-01 Sony Corp Solid state image sensor, method for driving a solid state image sensor, imaging apparatus, and electronic device
JP5029624B2 (en) * 2009-01-15 2012-09-19 ソニー株式会社 Solid-state imaging device and electronic apparatus
JP5598126B2 (en) * 2010-07-09 2014-10-01 ソニー株式会社 Solid-state imaging device and camera system
JP5704939B2 (en) * 2011-01-31 2015-04-22 オリンパス株式会社 Imaging device
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
TWI456985B (en) * 2012-10-17 2014-10-11 Vivotek Inc A multiple camera system and method therefore
TWI643500B (en) * 2014-03-31 2018-12-01 日商新力股份有限公司 Imaging element, imaging method and electronic device
JP2015226130A (en) * 2014-05-27 2015-12-14 ソニー株式会社 Drive circuit of reactive load and driving method therefor, and electronic apparatus
TWI696278B (en) * 2015-03-31 2020-06-11 日商新力股份有限公司 Image sensor, camera device and electronic device
JP6877203B2 (en) * 2017-03-24 2021-05-26 キヤノン株式会社 Imaging device and moving object
CN111372018B (en) * 2020-03-19 2021-06-15 成都微光集电科技有限公司 ADC (analog to digital converter) using reset signal driving circuit and image sensor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419275B2 (en) * 1999-06-09 2010-02-24 ソニー株式会社 Solid-state imaging device, driving method thereof, and image input device
KR100392384B1 (en) * 2001-01-13 2003-07-22 한국전자통신연구원 Apparatus and Method for delivery of MPEG-4 data synchronized to MPEG-2 data
CN100347859C (en) * 2001-03-05 2007-11-07 松下电器产业株式会社 Solid camera
JP4508452B2 (en) * 2001-03-29 2010-07-21 三洋電機株式会社 Integrated circuit for image sensor
JP2004252902A (en) * 2003-02-21 2004-09-09 Pentax Corp Power voltage reduction method and power voltage reduction means, and ccd drive means
JP2005341438A (en) * 2004-05-28 2005-12-08 Fujitsu Ltd Solid imaging device, and pixel data reading voltage application method
JP4359539B2 (en) * 2004-07-02 2009-11-04 富士通マイクロエレクトロニクス株式会社 Solid-state imaging device and control method of solid-state imaging device
JP4492250B2 (en) * 2004-08-11 2010-06-30 ソニー株式会社 Solid-state image sensor
KR100648802B1 (en) * 2004-10-30 2006-11-23 매그나칩 반도체 유한회사 Improved horizontal noise image sensor
JP4358125B2 (en) * 2005-02-04 2009-11-04 富士通マイクロエレクトロニクス株式会社 Semiconductor device having a crosstalk noise reduction circuit
CN100499150C (en) * 2005-12-26 2009-06-10 三洋电机株式会社 Solid-state image sensor
KR100735465B1 (en) * 2005-12-28 2007-07-03 삼성전기주식회사 Camera module which communicates using i2c communication method
JP4915127B2 (en) 2006-04-10 2012-04-11 ソニー株式会社 Solid-state imaging device
JP4764243B2 (en) * 2006-04-20 2011-08-31 株式会社東芝 Solid-state imaging device
JP5142749B2 (en) * 2008-02-14 2013-02-13 キヤノン株式会社 IMAGING DEVICE, IMAGING DEVICE CONTROL METHOD, AND IMAGING SYSTEM

Also Published As

Publication number Publication date
US9237287B2 (en) 2016-01-12
US9924122B2 (en) 2018-03-20
CN102307281B (en) 2014-04-16
KR101642851B1 (en) 2016-07-26
US20150381916A1 (en) 2015-12-31
TWI455582B (en) 2014-10-01
US20120327282A1 (en) 2012-12-27
JP2009290784A (en) 2009-12-10
US20090295958A1 (en) 2009-12-03
KR20090124949A (en) 2009-12-03
TW200950509A (en) 2009-12-01
CN101594490A (en) 2009-12-02
CN102307281A (en) 2012-01-04
US8223237B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP5181840B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US10121807B2 (en) Solid state imaging device and electronic apparatus
US7825974B2 (en) Solid-state image sensor and imaging system
JP4479736B2 (en) Imaging device and camera
JP2008546201A (en) Amplifier shared pixel with matched coupling capacitance
JP2005167958A (en) Solid state image pickup apparatus, method for driving same, and camera using same
JP5429345B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP4792923B2 (en) Physical quantity detection device, driving method of physical quantity detection device, and imaging apparatus
JP4483422B2 (en) Pixel array device and driving method of pixel array device
JP2010045591A (en) Solid-state imaging apparatus and driving method thereof
JP2017188842A (en) Solid state image pickup device, and image pickup system
JP3697164B2 (en) Scanning circuit and imaging device using the same
JP2006094249A (en) Solid-state imaging apparatus
WO2023171133A1 (en) Solid-state imaging element and electronic device
JP2007089231A (en) Solid-state imaging apparatus, method for driving same, and camera using same
KR20240163653A (en) Solid-state imaging devices and electronic devices
JP2005260982A (en) Solid-state imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees