[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5181449B2 - Detection device, sensor and electronic device - Google Patents

Detection device, sensor and electronic device Download PDF

Info

Publication number
JP5181449B2
JP5181449B2 JP2006249136A JP2006249136A JP5181449B2 JP 5181449 B2 JP5181449 B2 JP 5181449B2 JP 2006249136 A JP2006249136 A JP 2006249136A JP 2006249136 A JP2006249136 A JP 2006249136A JP 5181449 B2 JP5181449 B2 JP 5181449B2
Authority
JP
Japan
Prior art keywords
signal
circuit
detection
offset adjustment
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006249136A
Other languages
Japanese (ja)
Other versions
JP2008070229A (en
Inventor
信行 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006249136A priority Critical patent/JP5181449B2/en
Publication of JP2008070229A publication Critical patent/JP2008070229A/en
Application granted granted Critical
Publication of JP5181449B2 publication Critical patent/JP5181449B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Gyroscopes (AREA)

Description

本発明は、検出装置、センサ及び電子機器に関する。   The present invention relates to a detection device, a sensor, and an electronic device.

デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム等の電子機器には、外的な要因で変化する物理量を検出するためのジャイロセンサが組み込まれている。このようなジャイロセンサは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、GPS自律航法などに用いられる。   Electronic devices such as a digital camera, a video camera, a mobile phone, and a car navigation system incorporate a gyro sensor for detecting a physical quantity that changes due to an external factor. Such a gyro sensor detects a physical quantity such as an angular velocity and is used for so-called camera shake correction, attitude control, GPS autonomous navigation, and the like.

そして近年、ジャイロセンサの1つとして圧電型の振動ジャイロセンサが注目されている。そのなかでも、圧電材料として水晶が用いられる水晶圧電振動ジャイロセンサは、多くの装置への組み込み向けに最適なセンサとして期待が寄せられている。この振動ジャイロセンサの検出装置では、ジャイロセンサの回転によって発生するコリオリ力に応じた信号である所望信号を検出し、回転角速度を求めている。   In recent years, a piezoelectric vibration gyro sensor has attracted attention as one of the gyro sensors. Among them, a quartz piezoelectric vibration gyro sensor using quartz as a piezoelectric material is expected as an optimum sensor for incorporation into many devices. In this vibration gyro sensor detection device, a desired signal, which is a signal corresponding to the Coriolis force generated by the rotation of the gyro sensor, is detected to obtain the rotational angular velocity.

この場合、所望信号以外の不要信号(漏れ信号)が検出装置に入力されると、オフセット電圧が発生する。このため振動ジャイロセンサの検出装置の中には、このようなオフセット電圧を除去するためのオフセット調整回路が設けられているものがある。   In this case, when an unnecessary signal (leakage signal) other than the desired signal is input to the detection device, an offset voltage is generated. For this reason, some vibration gyro sensor detection devices are provided with an offset adjustment circuit for removing such an offset voltage.

しかしながら、従来の検出装置では、オフセット調整回路が同期検波回路及びローパスフィルタの後段側に設けられていた。このため、不要信号のレベルが変動した場合にオフセット変動が発生したり、オフセット調整回路のオペアンプがノイズ源となってSNR(Signal-to-Nose Ratio)が劣化するなどの課題があった。
特開平3−226620号公報
However, in the conventional detection apparatus, the offset adjustment circuit is provided on the subsequent stage side of the synchronous detection circuit and the low-pass filter. For this reason, there are problems such as occurrence of offset fluctuation when the level of the unnecessary signal fluctuates, and deterioration of SNR (Signal-to-Nose Ratio) due to the operational amplifier of the offset adjustment circuit becoming a noise source.
JP-A-3-226620

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、オフセット変動が少ないオフセット調整を実現できる検出装置、センサ及び電子機器を提供することにある。   The present invention has been made in view of the technical problems as described above, and an object of the present invention is to provide a detection device, a sensor, and an electronic apparatus that can realize offset adjustment with little offset fluctuation.

本発明は、駆動信号を出力して物理量トランスデューサを駆動し、前記物理量トランスデューサからフィードバック信号を受ける駆動回路と、前記物理量トランスデューサから検出信号を受け、前記検出信号から所望信号を検出する検出回路と、オフセットの調整処理を行うオフセット調整回路とを含み、前記駆動回路は、前記物理量トランスデューサからの前記フィードバック信号を増幅する駆動側増幅回路を含み、前記検出回路は、前記物理量トランスデューサからの前記検出信号を増幅する検出側増幅回路を含み、前記オフセット調整回路は、前記駆動側増幅回路により増幅された後の信号である駆動側増幅信号を前記駆動回路から受け、前記駆動側増幅信号と周波数が同一のオフセット調整信号を、前記検出側増幅回路により増幅された後の信号である検出側増幅信号に対して合成する検出装置に関係する。   The present invention outputs a drive signal to drive a physical quantity transducer and receives a feedback signal from the physical quantity transducer; a detection circuit that receives a detection signal from the physical quantity transducer and detects a desired signal from the detection signal; An offset adjustment circuit that performs offset adjustment processing, wherein the drive circuit includes a drive side amplification circuit that amplifies the feedback signal from the physical quantity transducer, and the detection circuit receives the detection signal from the physical quantity transducer. A detection side amplification circuit for amplifying, wherein the offset adjustment circuit receives a drive side amplification signal, which is a signal amplified by the drive side amplification circuit, from the drive circuit, and has the same frequency as the drive side amplification signal The offset adjustment signal is amplified by the detection side amplification circuit. It related to the detection device for combining with respect to the signal a is detected side amplified signal after.

本発明によれば、オフセット調整回路は、駆動回路から駆動側増幅信号を受ける。そして、この駆動側増幅信号と周波数が同一のオフセット調整信号を、検出側増幅信号に対して合成する。このようにすれば、駆動側増幅信号に応じたオフセット調整信号を用いて、検出側増幅信号に含まれる不要信号を除去できる。従って、不要信号のレベルが変動した場合等にも、オフセット変動を最小限に抑えることができ、オフセット変動が少ないオフセット調整を実現できる
また本発明では、前記駆動回路の前記駆動側増幅回路は、前記物理量トランスデューサからの前記フィードバック信号の増幅を行うための電流/電圧変換回路を含み、前記検出回路の前記検出側増幅回路は、前記物理量トランスデューサからの前記検出信号の増幅を行うための電荷/電圧変換回路を含み、前記オフセット調整回路は、前記電流/電圧変換回路により第1の角度だけ移相された前記駆動側増幅信号を受け、前記電荷/電圧変換回路により第2の角度だけ移相された前記検出側増幅信号に対して前記オフセット調整信号を合成するようにしてもよい。
According to the present invention, the offset adjustment circuit receives the drive side amplified signal from the drive circuit. Then, an offset adjustment signal having the same frequency as that of the drive side amplification signal is synthesized with the detection side amplification signal. In this way, unnecessary signals included in the detection-side amplified signal can be removed using the offset adjustment signal corresponding to the drive-side amplified signal. Therefore, even when the level of the unnecessary signal fluctuates, the offset fluctuation can be minimized, and offset adjustment with little offset fluctuation can be realized.In the present invention, the driving side amplifier circuit of the driving circuit includes: A current / voltage conversion circuit for amplifying the feedback signal from the physical quantity transducer, wherein the detection side amplification circuit of the detection circuit is a charge / voltage for amplifying the detection signal from the physical quantity transducer; The offset adjustment circuit receives the drive side amplification signal phase-shifted by a first angle by the current / voltage conversion circuit and phase-shifted by a second angle by the charge / voltage conversion circuit. The offset adjustment signal may be combined with the detection side amplified signal.

このようにすれば、電流/電圧変換回路と電荷/電圧変換回路とにより第1の角度と第2の角度の差に応じた位相差を実現できる。これにより、オフセット調整回路に、抵抗やキャパシタで構成されるパッシブの移相回路を設けなくても済むようになり、温度変動等によるオフセット変動を低減できる。   In this way, a phase difference corresponding to the difference between the first angle and the second angle can be realized by the current / voltage conversion circuit and the charge / voltage conversion circuit. As a result, it is not necessary to provide the offset adjustment circuit with a passive phase shift circuit composed of a resistor or a capacitor, and offset fluctuation due to temperature fluctuation or the like can be reduced.

また本発明では、前記駆動信号の電流ベクトルの方向を実軸の正方向とする複素数平面において、前記検出信号に含まれる不要信号の電圧ベクトルを、前記駆動側増幅信号の電圧ベクトルに平行な軸に投影した成分をオフセット信号の電圧とした場合に、前記オフセット調整回路は、前記オフセット信号の電圧に応じた前記オフセット調整信号を前記検出側増幅信号に対して合成するようにしてもよい。   In the present invention, the voltage vector of the unnecessary signal included in the detection signal is converted into an axis parallel to the voltage vector of the drive-side amplification signal in the complex plane having the current vector direction of the drive signal as the positive direction of the real axis. The offset adjustment circuit may synthesize the offset adjustment signal corresponding to the voltage of the offset signal with the detection-side amplification signal when the component projected onto the offset signal is used as the voltage of the offset signal.

このようにすれば、オフセット信号をオフセット調整信号で相殺できる適正なオフセット調整を実現できる。   In this way, it is possible to realize appropriate offset adjustment that can offset the offset signal with the offset adjustment signal.

また本発明では、前記オフセット調整回路は、前記オフセット信号の電圧が正の電圧レベルである場合には、負の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して合成し、前記オフセット信号の電圧が負の電圧レベルである場合には、正の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して合成するようにしてもよい。   In the present invention, the offset adjustment circuit may synthesize the offset adjustment signal having a negative voltage level with the detection-side amplification signal when the voltage of the offset signal is a positive voltage level, and When the voltage of the signal is a negative voltage level, the offset adjustment signal having a positive voltage level may be combined with the detection side amplified signal.

このようにすれば、オフセット信号が正の電圧レベルになった場合にも、負の電圧レベルになった場合にも、それに応じたオフセット調整信号を生成して適正なオフセット調整を実現できる。   In this way, even when the offset signal becomes a positive voltage level or a negative voltage level, an appropriate offset adjustment can be realized by generating an offset adjustment signal corresponding to the offset voltage.

また本発明では、前記オフセット調整回路は、オフセットの調整データに基づいて、前記駆動側増幅信号に対する前記オフセット調整信号のゲインを制御するゲイン制御回路を含むようにしてもよい。   In the present invention, the offset adjustment circuit may include a gain control circuit that controls the gain of the offset adjustment signal with respect to the drive-side amplification signal based on offset adjustment data.

このようにすれば、例えば検出装置の出力電圧をモニタして、出力電圧を基準値に設定するようなオフセット調整データによりゲインを調整するだけで、オフセット調整が可能になる。   In this case, for example, the output voltage of the detection device is monitored, and the offset can be adjusted only by adjusting the gain by using the offset adjustment data that sets the output voltage to the reference value.

また本発明では、前記オフセット調整回路は、前記オフセット調整信号の位相の反転、非反転を切り替える位相反転切替回路を含むようにしてもよい。   In the present invention, the offset adjustment circuit may include a phase inversion switching circuit that switches between inversion and non-inversion of the phase of the offset adjustment signal.

このような位相反転回路を設ければ、オフセット信号の電圧が正か負かであるかに応じて、位相の反転、非反転を切り替えて、オフセット調整を実現できる。   If such a phase inversion circuit is provided, the offset adjustment can be realized by switching between inversion and non-inversion of the phase depending on whether the voltage of the offset signal is positive or negative.

また本発明では、前記オフセット調整回路は、離散時間型フィルタにより構成され、前記オフセット調整信号の位相を変化させる移相回路を含むようにしてもよい。   In the present invention, the offset adjustment circuit may include a phase shift circuit configured by a discrete-time filter and changing a phase of the offset adjustment signal.

このようにすれば、温度変動等の影響を受けにくい移相回路を実現できる。   In this way, it is possible to realize a phase shift circuit that is not easily affected by temperature fluctuations.

また本発明では、前記検出回路は、前記駆動回路からの同期信号に基づいて同期検波を行う同期検波回路を含み、前記検出側増幅信号は、前記同期検波回路による同期検波前の信号であり、前記オフセット調整回路は、同期検波前の前記検出側増幅信号に対して前記オフセット調整信号を合成するようにしてもよい。   In the present invention, the detection circuit includes a synchronous detection circuit that performs synchronous detection based on a synchronous signal from the drive circuit, and the detection-side amplified signal is a signal before synchronous detection by the synchronous detection circuit, The offset adjustment circuit may synthesize the offset adjustment signal with the detection-side amplified signal before synchronous detection.

このようにすれば、同期検波回路に入力される信号の不要信号を除去することが可能になり、所望信号の検出範囲の向上を図れる。   In this way, it is possible to remove unnecessary signals from the signal input to the synchronous detection circuit, and the detection range of the desired signal can be improved.

また本発明では、前記同期検波回路は、前記同期信号に基づいて、ダブルバランス・ミキサ方式で同期検波を行うようにしてもよい。   In the present invention, the synchronous detection circuit may perform synchronous detection by a double balance mixer system based on the synchronous signal.

このようにすれば、例えばシングルバランス・ミキサ方式で同期検波を行う場合に比べて、ミキサ・ゲインを大きくすることができる。これにより、同期検波回路の後段の回路を小さなゲインに設定することなどが可能になり、低ノイズでの検出処理を実現できる。   In this way, the mixer gain can be increased as compared with, for example, the case where the synchronous detection is performed by the single balance mixer method. As a result, it becomes possible to set the subsequent circuit of the synchronous detection circuit to a small gain, and the detection process with low noise can be realized.

また本発明では、前記同期検波回路は、前記同期信号が第1の電圧レベルとなる第1の期間では、前記増幅回路により増幅された第1の信号に対応する信号を、第1の出力信号として出力し、前記第1の信号の反転信号となる第2の信号に対応する信号を、第2の出力信号として出力し、前記同期信号が第2の電圧レベルとなる第2の期間では、前記第2の信号に対応する信号を、前記第1の出力信号として出力し、前記第1の信号に対応する信号を、前記第2の出力信号として出力するようにしてもよい。   In the present invention, the synchronous detection circuit outputs a signal corresponding to the first signal amplified by the amplifier circuit as a first output signal in a first period in which the synchronous signal is at a first voltage level. And a signal corresponding to the second signal that is an inverted signal of the first signal is output as a second output signal, and in the second period in which the synchronization signal is at the second voltage level, A signal corresponding to the second signal may be output as the first output signal, and a signal corresponding to the first signal may be output as the second output signal.

このようにすれば、ミキサ・ゲインを大きくできる第1、第2の出力信号の出力が可能になる。   This makes it possible to output the first and second output signals that can increase the mixer gain.

また本発明では、前記同期検波回路の後段側に設けられるフィルタ部を含み、前記フィルタ部は、前記同期検波回路からの第1、第2の出力信号が、第1、第2の差動入力信号として入力される差動増幅回路を含むようにしてもよい。   The present invention further includes a filter unit provided on the subsequent stage side of the synchronous detection circuit, wherein the filter unit receives the first and second differential inputs from the first and second output signals from the synchronous detection circuit. A differential amplifier circuit that is input as a signal may be included.

このようにすれば、第1、第2の出力信号を差動増幅することで、ゲインの大きな信号を得ることが可能になる。   In this way, a signal with a large gain can be obtained by differentially amplifying the first and second output signals.

また本発明では、前記差動増幅回路は、前記第1、第2の差動入力信号の差動増幅を行う差動アンプとして動作すると共にローパスフィルタとして動作するようにしてもよい。   In the present invention, the differential amplifier circuit may operate as a differential amplifier that performs differential amplification of the first and second differential input signals and as a low-pass filter.

このようにすれば、ローバスフィルタを別個に設ける手法に比べて、回路の構成要素数を少なくでき、ノイズ源の数を少なくできるため、SNRを向上できる。   In this way, the number of circuit components can be reduced and the number of noise sources can be reduced as compared with a method in which a low-pass filter is provided separately, so that the SNR can be improved.

また本発明では、前記検出回路は、前記同期検波回路の前段側に設けられ、ゲインを可変に制御して感度調整を行う感度調整回路を含み、前記検出側増幅信号は、前記感度調整回路による感度調整前の信号であり、前記オフセット調整回路は、感度調整前の前記検出側増幅信号に対して前記オフセット調整信号を合成するようにしてもよい。   Also, in the present invention, the detection circuit includes a sensitivity adjustment circuit that is provided on a previous stage side of the synchronous detection circuit and performs sensitivity adjustment by variably controlling a gain, and the detection-side amplification signal is generated by the sensitivity adjustment circuit. It is a signal before sensitivity adjustment, and the offset adjustment circuit may synthesize the offset adjustment signal with the detection side amplification signal before sensitivity adjustment.

このように感度調整回路を、同期検波回路の前段側に設ければ、DCではない所与の周波数の信号の状態で感度調整が行われるようになるため、フリッカノイズを低減できる。また感度調整回路の前段側の回路ブロックの数が減るため、これらの回路ブロックのノイズを感度調整回路が増幅することによるSNRの劣化を、最小限に抑えることができる。また感度調整前の検出側増幅信号に対してオフセット調整信号を合成すれば、感度調整回路には、不要信号が除去された信号を入力できるようになり、感度調整回路が飽和動作状態になるなどの事態を防止できる。   If the sensitivity adjustment circuit is provided on the upstream side of the synchronous detection circuit as described above, sensitivity adjustment is performed in a state of a signal having a given frequency that is not DC, and flicker noise can be reduced. In addition, since the number of circuit blocks on the front stage side of the sensitivity adjustment circuit is reduced, it is possible to minimize degradation of SNR due to amplification of noise of these circuit blocks by the sensitivity adjustment circuit. Also, if the offset adjustment signal is synthesized with the detection-side amplified signal before sensitivity adjustment, a signal from which unnecessary signals have been removed can be input to the sensitivity adjustment circuit, and the sensitivity adjustment circuit becomes saturated. Can be prevented.

また本発明では、前記物理量トランスデューサは振動ジャイロであってもよい。   In the present invention, the physical quantity transducer may be a vibration gyro.

また本発明は、上記のいずれかに記載の検出装置と、前記物理量トランスデューサとを含むセンサに関係する。   The present invention also relates to a sensor including any one of the detection devices described above and the physical quantity transducer.

また本発明は、上記に記載のセンサと、前記センサの検出情報に基づいて処理を行う処理部とを含む電子機器に関係する。   The present invention also relates to an electronic device including the sensor described above and a processing unit that performs processing based on detection information of the sensor.

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば以下では、物理量トランスデューサが圧電振動子(振動ジャイロ)であり、センサがジャイロセンサである場合を例にとり説明するが、本発明はこれに限定されない。   Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily. For example, a case where the physical quantity transducer is a piezoelectric vibrator (vibration gyro) and the sensor is a gyro sensor will be described below as an example, but the present invention is not limited to this.

1.検出装置の構成
図1に本実施形態の検出装置30の構成例を示す。この検出装置30は駆動回路40と検出回路60を含む。なお検出装置30は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
1. Configuration of Detection Device FIG. 1 shows a configuration example of the detection device 30 of the present embodiment. The detection device 30 includes a drive circuit 40 and a detection circuit 60. The detection device 30 is not limited to the configuration of FIG. 1, and various modifications such as omitting some of the components or adding other components are possible.

物理量トランスデューサである振動子10(振動ジャイロ)は、例えば水晶などの圧電材料により形成される圧電振動子である。図2(A)に、振動子10の一例として音叉型圧電振動子を示す。この振動子10は、駆動用振動子11、12と検出用振動子16、17を含む。駆動用振動子11、12には駆動端子2、4が設けられ、検出用振動子16、17には検出端子6、8が設けられている。なお図2(A)では、振動子10が音叉型である場合の例を示しているが、本実施形態の振動子10はこのような構造に限定されない。例えばT字型やダブルT字型等であってもよい。また振動子10の圧電材料は水晶以外であってもよい。また物理量トランスデューサである振動子10は、静電容量による駆動・検出動作を同様に行う静電型MEMS(Micro Electro Mechanical Systems)であってもよい。また物理量トランスデューサとは物理量(物の性質の度合いを表す量であり、その単位が定義されているもの)を他の物理量に変換するための素子である。変換対象となる物理量としては、コリオリ力以外にも重力などの力や、加速度、質量などが考えられる。また変換により得られる物理量としては、電流(電荷)以外にも電圧等であってもよい。   The vibrator 10 (vibration gyro), which is a physical quantity transducer, is a piezoelectric vibrator formed of a piezoelectric material such as quartz. FIG. 2A shows a tuning fork type piezoelectric vibrator as an example of the vibrator 10. The vibrator 10 includes drive vibrators 11 and 12 and detection vibrators 16 and 17. The drive vibrators 11 and 12 are provided with drive terminals 2 and 4, and the detection vibrators 16 and 17 are provided with detection terminals 6 and 8. FIG. 2A shows an example in which the vibrator 10 is a tuning fork type, but the vibrator 10 of the present embodiment is not limited to such a structure. For example, it may be T-shaped or double T-shaped. The piezoelectric material of the vibrator 10 may be other than quartz. Further, the vibrator 10 that is a physical quantity transducer may be an electrostatic MEMS (Micro Electro Mechanical Systems) that similarly performs a drive / detection operation by electrostatic capacitance. A physical quantity transducer is an element for converting a physical quantity (a quantity representing the degree of the property of an object, the unit of which is defined) into another physical quantity. As physical quantities to be converted, in addition to Coriolis force, force such as gravity, acceleration, and mass can be considered. In addition to the current (charge), the physical quantity obtained by the conversion may be a voltage or the like.

駆動回路40は、駆動信号(駆動電圧)VDを出力して振動子10(広義には物理量トランスデューサ)を駆動し、振動子10からフィードバック信号VFを受ける。これにより振動子10を励振させる。検出回路60は、駆動信号VDにより駆動される振動子10から検出信号(検出電流、電荷)ISP、ISMを受け、検出信号から所望信号(コリオリ力信号)を検出(抽出)する。   The drive circuit 40 outputs a drive signal (drive voltage) VD to drive the vibrator 10 (physical quantity transducer in a broad sense) and receives a feedback signal VF from the vibrator 10. Thereby, the vibrator 10 is excited. The detection circuit 60 receives the detection signals (detection current, charge) ISP and ISM from the vibrator 10 driven by the drive signal VD, and detects (extracts) a desired signal (Coriolis force signal) from the detection signal.

具体的には、駆動回路40からの交流の駆動信号(駆動電圧)VDが図2(A)の駆動用振動子11の駆動端子2に印加される。すると逆電圧効果によって駆動用振動子11が振動を開始し、音叉振動により駆動用振動子12も振動を開始する。この時、駆動用振動子12の圧電効果によって発生する電流(電荷)が、駆動端子4からフィードバック信号VFとして駆動回路40にフィードバックされる。これにより振動子10を含む発振ループが形成される。   Specifically, an alternating drive signal (drive voltage) VD from the drive circuit 40 is applied to the drive terminal 2 of the drive vibrator 11 in FIG. Then, the driving vibrator 11 starts to vibrate due to the reverse voltage effect, and the driving vibrator 12 also starts to vibrate due to the tuning fork vibration. At this time, a current (charge) generated by the piezoelectric effect of the drive vibrator 12 is fed back from the drive terminal 4 to the drive circuit 40 as a feedback signal VF. As a result, an oscillation loop including the vibrator 10 is formed.

駆動用振動子11、12が振動すると、検出用振動子16、17が図2(A)に示す方向に振動速度vで振動する。すると、検出用振動子16、17の圧電効果によって発生する電流(電荷)が、検出信号ISP、ISMとして検出端子6、8から出力される。すると、検出回路60は、この振動子10からの検出信号ISP、ISMを受け、コリオリ力に応じた信号である所望信号(所望波)を検出する。   When the drive vibrators 11 and 12 vibrate, the detection vibrators 16 and 17 vibrate in the direction shown in FIG. Then, currents (charges) generated by the piezoelectric effect of the detection vibrators 16 and 17 are output from the detection terminals 6 and 8 as detection signals ISP and ISM. Then, the detection circuit 60 receives the detection signals ISP and ISM from the vibrator 10 and detects a desired signal (desired wave) that is a signal corresponding to the Coriolis force.

即ち、図2(A)の検出軸19を中心に振動子10(ジャイロセンサ)が回転すると、振動速度vの振動方向と直交する方向にコリオリ力Fcが発生する。例えば図2(B)に、図2(A)の検出軸19を上側から見た図を模式的に示す。図2(B)において、検出軸19を中心に回転したときの角速度をωとし、振動子の質量をmとし、振動子の振動速度をvとすると、コリオリ力はFc=2m・v・ωと表される。従って検出回路60が、コリオリ力に応じた信号である所望信号を検出(抽出)することで、ジャイロセンサ(振動子)の回転角速度ωを求めることができる。   That is, when the vibrator 10 (gyro sensor) rotates around the detection axis 19 in FIG. 2A, a Coriolis force Fc is generated in a direction orthogonal to the vibration direction of the vibration speed v. For example, FIG. 2B schematically shows a view of the detection shaft 19 of FIG. In FIG. 2B, when the angular velocity when rotating around the detection axis 19 is ω, the mass of the vibrator is m, and the vibration speed of the vibrator is v, the Coriolis force is Fc = 2m · v · ω. It is expressed. Therefore, when the detection circuit 60 detects (extracts) a desired signal that is a signal corresponding to the Coriolis force, the rotational angular velocity ω of the gyro sensor (vibrator) can be obtained.

なお振動子10には、駆動側共振周波数fdと検出側共振周波数fsがある。具体的には、駆動用振動子11、12の固有共振周波数(駆動振動モードの固有共振周波数)がfdであり、検出用振動子16、17の固有共振周波数(検出振動モードの固有共振周波数)がfsである。この場合に、駆動用振動子11、12と検出用振動子16、17とが検出動作可能で、且つ、不要な共振結合を起こさない適度なモード間結合を持つ範囲で、fdとfsの間に一定の周波数差を持たせている。この周波数差である離調周波数Δf=|fd−fs|は、fd、fsに比べて十分に小さな周波数に設定されている。   The vibrator 10 has a drive side resonance frequency fd and a detection side resonance frequency fs. Specifically, the natural resonance frequency of drive vibrators 11 and 12 (the natural resonance frequency of drive vibration mode) is fd, and the natural resonance frequency of detection vibrators 16 and 17 (the natural resonance frequency of detection vibration mode). Is fs. In this case, the drive vibrators 11 and 12 and the detection vibrators 16 and 17 can perform the detection operation and have an appropriate inter-mode coupling that does not cause unnecessary resonance coupling. Has a certain frequency difference. The detuning frequency Δf = | fd−fs |, which is this frequency difference, is set to a frequency that is sufficiently smaller than fd and fs.

駆動回路(発振回路)40は、電流を電圧に変換する駆動側の増幅回路(I/V変換回路)42と、自動ゲイン制御を行うAGC(Automatic Gain Control)回路44と、2値化回路(コンパレータ)46を含む。駆動回路40では、ジャイロセンサの感度を一定に保つために、振動子10(駆動用振動子)に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのAGC回路44が設けられる。具体的にはAGC回路44は、フィードバック信号FDの振幅(振動子の振動速度v)が一定になるように、ゲインを可変に自動調整する。なお、発振ループでの位相シフトが0度(0deg)になるように位相が調整される。また発振起動時には、高速な発振起動を可能にするために、発振ループのゲインは1よりも大きなゲインに設定される。   The driving circuit (oscillation circuit) 40 includes a driving side amplification circuit (I / V conversion circuit) 42 that converts current into voltage, an AGC (Automatic Gain Control) circuit 44 that performs automatic gain control, and a binarization circuit ( Comparator) 46 is included. In the drive circuit 40, in order to keep the sensitivity of the gyro sensor constant, it is necessary to keep the amplitude of the drive voltage supplied to the vibrator 10 (drive vibrator) constant. Therefore, an AGC circuit 44 for automatically adjusting the gain is provided in the oscillation loop of the drive vibration system. Specifically, the AGC circuit 44 automatically adjusts the gain variably so that the amplitude (vibration speed v of the vibrator) of the feedback signal FD becomes constant. The phase is adjusted so that the phase shift in the oscillation loop is 0 degree (0 deg). At the time of oscillation startup, the gain of the oscillation loop is set to a gain larger than 1 in order to enable high-speed oscillation startup.

駆動側の増幅回路42は、振動子10からのフィードバック信号FDを増幅する。具体的には増幅回路42が含むI/V変換回路43が、振動子10からのフィードバック信号FDである電流(電荷)を、電圧に変換して増幅し、駆動側増幅信号VD2として出力する。   The driving side amplification circuit 42 amplifies the feedback signal FD from the vibrator 10. Specifically, the I / V conversion circuit 43 included in the amplifier circuit 42 converts the current (charge) that is the feedback signal FD from the vibrator 10 into a voltage, amplifies it, and outputs it as the drive side amplified signal VD2.

AGC回路44は、駆動側の増幅回路42により増幅された後の信号である駆動側増幅信号VD2を監視して、発振ループのゲインを制御する。このAGC回路44は、発振ループ内の発振振幅を制御するためのゲインコントロールアンプ(GCA)や、発振振幅に応じてゲインコントロールアンプのゲインを調整するための制御電圧を出力するゲイン制御回路を含むことができる。また、このゲイン制御回路は、増幅回路42からの交流の信号VD2を直流信号に変換する整流回路(全波整流回路)や、整流回路からの直流信号の電圧と基準電圧との差分に応じた制御電圧を出力する回路などを含むことができる。   The AGC circuit 44 monitors the drive side amplified signal VD2 that is a signal after being amplified by the drive side amplifier circuit 42, and controls the gain of the oscillation loop. The AGC circuit 44 includes a gain control amplifier (GCA) for controlling the oscillation amplitude in the oscillation loop and a gain control circuit for outputting a control voltage for adjusting the gain of the gain control amplifier in accordance with the oscillation amplitude. be able to. In addition, this gain control circuit corresponds to a rectifier circuit (full-wave rectifier circuit) that converts the AC signal VD2 from the amplifier circuit 42 into a DC signal, or the difference between the voltage of the DC signal from the rectifier circuit and the reference voltage. A circuit for outputting a control voltage can be included.

2値化回路46は、正弦波である駆動側増幅信号VD2の2値化処理を行い、2値化処理により得られた同期信号(参照信号)CLKを、検出回路60の同期検波回路100に出力する。この2値化回路46は、増幅回路42からの正弦波(交流)の信号VD2が入力されて、矩形波の同期信号CLKを出力するコンパレータにより実現できる。なお増幅回路42と2値化回路46の間や2値化回路46と同期検波回路100の間に他の回路を設けてもよい。例えばハイパスフィルタや移相回路(位相シフタ)などを設けてもよい。   The binarization circuit 46 performs binarization processing of the drive side amplified signal VD2 that is a sine wave, and the synchronization signal (reference signal) CLK obtained by the binarization processing is supplied to the synchronization detection circuit 100 of the detection circuit 60. Output. The binarization circuit 46 can be realized by a comparator that receives the sine wave (alternating current) signal VD2 from the amplifier circuit 42 and outputs a rectangular wave synchronization signal CLK. Another circuit may be provided between the amplifier circuit 42 and the binarization circuit 46 or between the binarization circuit 46 and the synchronous detection circuit 100. For example, a high-pass filter or a phase shift circuit (phase shifter) may be provided.

検出回路60は、増幅回路70、同期検波回路100、フィルタ部110を含む。なおこれらの一部の構成要素を省略したり、他の構成要素を追加してもよい。   The detection circuit 60 includes an amplifier circuit 70, a synchronous detection circuit 100, and a filter unit 110. Note that some of these components may be omitted, or other components may be added.

検出側の増幅回路70は、振動子10からの検出信号ISP、ISMを増幅する。具体的には増幅回路70が含むQ/V変換回路72、74が、振動子10からの信号ISP、ISMを受け、振動子10で発生した電荷(電流)を電圧に変換して増幅する。   The detection-side amplifier circuit 70 amplifies the detection signals ISP and ISM from the vibrator 10. Specifically, the Q / V conversion circuits 72 and 74 included in the amplifier circuit 70 receive the signals ISP and ISM from the vibrator 10 and convert the electric charge (current) generated in the vibrator 10 into a voltage and amplify it.

同期検波回路(検波回路、検波器)100は、同期信号(同期クロック、参照信号)CLKに基づいて同期検波を行う。この同期検波により、機械振動漏れの不要信号の除去が可能になる。   A synchronous detection circuit (detection circuit, detector) 100 performs synchronous detection based on a synchronous signal (synchronous clock, reference signal) CLK. This synchronous detection makes it possible to eliminate unnecessary signals for mechanical vibration leakage.

同期検波回路100の後段側に設けられるフィルタ部110は、同期検波後の信号VS6のフィルタ処理を行う。具体的には、高周波成分を除去するローパスフィルタ処理を行う。   The filter unit 110 provided on the subsequent stage side of the synchronous detection circuit 100 performs a filtering process on the signal VS6 after the synchronous detection. Specifically, low-pass filter processing for removing high frequency components is performed.

振動子10からの検出信号(センサ信号)には、所望信号(所望波)と不要信号(不要波)が混在している。不要信号の振幅は一般的に所望信号の振幅の100〜500倍程度となるため、検出装置30に対する要求性能は高くなる。この不要信号には、機械振動漏れや、静電結合漏れや、離調周波数Δfや、2fd(2ωd)や、DCオフセットなどに起因するものがある。機械振動漏れの不要信号は、振動子10の形状のアンバランス等に起因して発生する。また静電結合漏れの不要信号は、図1の駆動信号VDが、寄生キャパシタCP、CMを通じてISP、ISMの入力端子等に漏洩することで発生する。   The detection signal (sensor signal) from the vibrator 10 includes a desired signal (desired wave) and an unnecessary signal (unnecessary wave). Since the amplitude of the unnecessary signal is generally about 100 to 500 times the amplitude of the desired signal, the required performance for the detection device 30 is increased. This unnecessary signal may be caused by mechanical vibration leakage, electrostatic coupling leakage, detuning frequency Δf, 2fd (2ωd), DC offset, or the like. The unnecessary signal of mechanical vibration leakage is generated due to an imbalance of the shape of the vibrator 10 or the like. 1 is generated when the drive signal VD in FIG. 1 leaks to the input terminals of the ISP and ISM through the parasitic capacitors CP and CM.

図3(A)〜図3(C)は、不要信号の除去について説明するための周波数スペクトラムである。図3(A)は同期検波前の周波数スペクトラムである。図3(A)に示すように、同期検波前の検出信号では、DCの周波数帯域にはDCオフセットの不要信号が存在する。またfdの周波数帯域には、機械振動漏れの不要信号と所望信号が存在する。   FIGS. 3A to 3C are frequency spectra for explaining the removal of unnecessary signals. FIG. 3A shows a frequency spectrum before synchronous detection. As shown in FIG. 3A, in the detection signal before synchronous detection, there is a DC offset unnecessary signal in the DC frequency band. Further, an unnecessary signal and a desired signal of mechanical vibration leakage exist in the frequency band of fd.

図3(B)は同期検波後の周波数スペクトラムである。図3(A)のfdの周波数帯域の所望信号は、図3(B)に示すように同期検波後はDC及び2fdの周波数帯域に現れる。また図3(A)のDCの周波数帯域の不要信号(DCオフセット)は、図3(B)に示すように同期検波後はfdの周波数帯域に現れる。また図3(A)のfdの周波数帯域の不要信号(機械振動漏れ)は、図3(B)に示すように同期検波後は2fdの周波数帯域に現れる。   FIG. 3B shows a frequency spectrum after synchronous detection. The desired signal in the fd frequency band in FIG. 3A appears in the DC and 2fd frequency bands after synchronous detection, as shown in FIG. 3B. Further, an unnecessary signal (DC offset) in the DC frequency band of FIG. 3A appears in the fd frequency band after synchronous detection, as shown in FIG. 3B. Further, an unnecessary signal (mechanical vibration leakage) in the fd frequency band in FIG. 3A appears in the 2fd frequency band after synchronous detection, as shown in FIG. 3B.

図3(C)はフィルタ処理後の周波数スペクトラムである。同期検波後の信号をフィルタ部110で平滑化(LPF)することで、fd、2fd等の周波数帯域の不要信号の周波数成分を除去できる。   FIG. 3C shows the frequency spectrum after the filter processing. By smoothing (LPF) the signal after synchronous detection by the filter unit 110, it is possible to remove frequency components of unnecessary signals in frequency bands such as fd and 2fd.

そして本実施形態では図1に示すように、オフセットの調整処理(オフセット電圧の除去)を行うオフセット調整回路20が設けられている。このオフセット調整回路20は、駆動側の増幅回路42により増幅された後の信号である駆動側の増幅信号VD2を駆動回路40から受ける。そして駆動側の増幅信号VD2と周波数が同一のオフセット調整信号VOFを、検出側の増幅回路70により増幅された後の信号である検出側の増幅信号VS3に対して合成(加算又は減算等)する。この信号の合成は例えば合成部21により行われる。この合成部21は、例えばアナログ回路の加算器や減算器などにより実現できる。なお検出回路60が元々有する回路や素子を利用して、オフセット調整信号VOFと信号VS3の合成を実現してもよい。   In this embodiment, as shown in FIG. 1, an offset adjustment circuit 20 that performs offset adjustment processing (offset voltage removal) is provided. The offset adjustment circuit 20 receives from the drive circuit 40 a drive-side amplified signal VD2 that is a signal after being amplified by the drive-side amplifier circuit. Then, the offset adjustment signal VOF having the same frequency as that of the drive-side amplification signal VD2 is combined (added or subtracted) with the detection-side amplification signal VS3 that is the signal after being amplified by the detection-side amplification circuit 70. . This signal synthesis is performed by, for example, the synthesis unit 21. The synthesizer 21 can be realized by an adder or a subtracter of an analog circuit, for example. The combination of the offset adjustment signal VOF and the signal VS3 may be realized using a circuit or an element that the detection circuit 60 originally has.

例えば図4に本実施形態の比較例を示す。この比較例では、同期検波回路101及びフィルタ部111の後段側に、アナログ回路の加算器(減算器)で構成されるオフセット調整回路21が設けられている。そして同期検波及びLPF(ローパスフィルタ)処理後の信号に対してオフセット調整処理が行われている。しかしながら、この比較例には以下のような問題点がある。
(A1)漏れ信号(不要信号、DCオフセット)のレベルが変動すると、出力オフセットも変動する。例えば電源電圧の変動等により駆動信号の振幅が変化すると、漏れ信号のレベルも変動し、これによりジャイロ出力信号VSQのオフセットも変動してしまう。
(A2)ジャイロセンサの信号帯域はDC〜数百Hzであるため、オフセット調整回路21が含むオペアンプ(増幅器)OPJの1/fノイズが影響し、ジャイロ出力信号VSQのSNR(Signal-to-Nose Ratio)が悪化する。
(A3)オフセット調整電圧VAを生成するために、基準電圧生成回路やD/A変換回路が必要になり、回路の大規模化や高コスト化を招く。
(A4)同期検波回路101の後段側にオフセット調整回路21が設けられているため、同期検波回路101の入力信号VS5に漏れ信号も重畳されてしまい、オペアンプ等の飽和制限により、検出できる角速度範囲が小さくなる。
For example, FIG. 4 shows a comparative example of this embodiment. In this comparative example, an offset adjustment circuit 21 composed of an adder (subtracter) of an analog circuit is provided on the subsequent stage side of the synchronous detection circuit 101 and the filter unit 111. An offset adjustment process is performed on the signal after the synchronous detection and the LPF (low-pass filter) process. However, this comparative example has the following problems.
(A1) When the level of the leakage signal (unnecessary signal, DC offset) varies, the output offset also varies. For example, when the amplitude of the drive signal changes due to fluctuations in the power supply voltage or the like, the level of the leakage signal also changes, thereby causing the offset of the gyro output signal VSQ to change.
(A2) Since the signal band of the gyro sensor is DC to several hundred Hz, the 1 / f noise of the operational amplifier (amplifier) OPJ included in the offset adjustment circuit 21 is affected, and the SNR (Signal-to-Nose) of the gyro output signal VSQ is affected. Ratio) gets worse.
(A3) In order to generate the offset adjustment voltage VA, a reference voltage generation circuit and a D / A conversion circuit are required, resulting in an increase in circuit scale and cost.
(A4) Since the offset adjustment circuit 21 is provided on the rear stage side of the synchronous detection circuit 101, a leakage signal is also superimposed on the input signal VS5 of the synchronous detection circuit 101, and the angular velocity range that can be detected by saturation limitation of an operational amplifier or the like. Becomes smaller.

これに対して図1の本実施形態によれば、駆動回路40からの信号VD2に基づいてオフセット調整信号VOFが生成されるため、オフセットの調整レベルが、駆動回路40の駆動電圧に比例するようになる。従って、ジャイロ出力信号VSQのオフセット変動を最小限に抑えることができる。   On the other hand, according to the present embodiment of FIG. 1, the offset adjustment signal VOF is generated based on the signal VD2 from the drive circuit 40, so that the offset adjustment level is proportional to the drive voltage of the drive circuit 40. become. Therefore, the offset fluctuation of the gyro output signal VSQ can be minimized.

また本実施形態によれば、同期検波回路100による同期検波前の信号VS3に対してオフセット調整が行われる。このような同期検波前であると、信号帯域が駆動周波数fdの付近になるため(図3(A)参照)、オペアンプの1/fノイズ等を小さくできる。   Further, according to the present embodiment, the offset adjustment is performed on the signal VS3 before the synchronous detection by the synchronous detection circuit 100. Before such synchronous detection, since the signal band is in the vicinity of the drive frequency fd (see FIG. 3A), 1 / f noise of the operational amplifier can be reduced.

また本実施形態によれば、図4のオフセット調整電圧VAを生成するための基準電圧生成回路やD/A変換回路が不要になるため、回路の小規模化や低コスト化を図れる。   Further, according to the present embodiment, the reference voltage generation circuit and the D / A conversion circuit for generating the offset adjustment voltage VA shown in FIG. 4 are not necessary, so that the circuit can be reduced in size and cost.

2.Q/V変換回路、I/V変換回路
図5(A)に、検出側の増幅回路70の構成例を示す。増幅回路70は、Q/V変換回路72、74、差動増幅回路76を含む。Q/V変換回路72、74は、振動子10で発生した電荷(電流)を電圧に変換する。差動増幅回路76は、Q/V変換回路72、74からの信号VS1P、VS1Mの差動増幅を行う。
2. Q / V Conversion Circuit and I / V Conversion Circuit FIG. 5A shows a configuration example of the detection-side amplifier circuit 70. The amplifier circuit 70 includes Q / V conversion circuits 72 and 74 and a differential amplifier circuit 76. The Q / V conversion circuits 72 and 74 convert the charge (current) generated in the vibrator 10 into a voltage. The differential amplifier circuit 76 performs differential amplification of the signals VS1P and VS1M from the Q / V conversion circuits 72 and 74.

図5(B)にQ/V(I/V)変換回路の構成例を示す。このQ/V(I/V)変換回路は、ノードNA1とNA2の間に設けられるキャパシタCA1及び抵抗RA1と、オペアンプ(演算増幅器)OPAを含み、ローパスフィルタの周波数特性を有する。オペアンプOPAの第1の入力端子(反転入力端子)には入力ノードNA1が接続され、第2の入力端子(非反転入力端子)にはAGNDの電源ノード(基準電源電圧ノード)が接続される。   FIG. 5B shows a configuration example of the Q / V (I / V) conversion circuit. The Q / V (I / V) conversion circuit includes a capacitor CA1 and a resistor RA1 provided between nodes NA1 and NA2, and an operational amplifier (operational amplifier) OPA, and has frequency characteristics of a low-pass filter. An input node NA1 is connected to the first input terminal (inverted input terminal) of the operational amplifier OPA, and an AGND power supply node (reference power supply voltage node) is connected to the second input terminal (non-inverted input terminal).

図5(B)の回路を、検出側の増幅回路70が含むQ/V変換回路(電荷/電圧変換回路)72、74として機能させる場合には、図6(A)に示すように、カットオフ周波数fc=1/2πCRが駆動周波数fdよりも十分に小さくなるように、CA1の容量値とRA1の抵抗値を設定する。これにより共振周波数fdにおいて位相が約−90度(90deg)だけ変化するようになる。   When the circuit of FIG. 5B is functioned as the Q / V conversion circuits (charge / voltage conversion circuits) 72 and 74 included in the detection-side amplifier circuit 70, as shown in FIG. The capacitance value of CA1 and the resistance value of RA1 are set so that the off frequency fc = 1 / 2πCR is sufficiently smaller than the drive frequency fd. As a result, the phase changes by about −90 degrees (90 deg) at the resonance frequency fd.

一方、図5(B)の回路を、駆動側の増幅回路42が含むI/V変換回路(電流/電圧変換回路)43として機能させる場合には、図6(B)に示すように、カットオフ周波数fc=1/2πCRが駆動周波数fdよりも十分に大きくなるように、CA1の容量値とRA1の抵抗値を設定する。   On the other hand, when the circuit of FIG. 5B is made to function as an I / V conversion circuit (current / voltage conversion circuit) 43 included in the driving-side amplifier circuit 42, as shown in FIG. The capacitance value of CA1 and the resistance value of RA1 are set so that the off frequency fc = 1 / 2πCR is sufficiently larger than the drive frequency fd.

図5(C)に差動増幅回路76の構成例を示す。差動増幅回路76は、抵抗RB1、RB2、RB3、RB4とオペアンプOPBを含む。RB1、RB2の抵抗比とRB3、RB4の抵抗比を等しくすることで、図5(C)の差動増幅回路76は、互いに逆相の信号である入力信号VS1P、VS1Mの差分を増幅する差動増幅を行う。この差動増幅により、振動子10からのQ/V変換回路72、74に入力されるコモンモードノイズや静電結合漏れ等の不要信号の除去が可能になる。   FIG. 5C shows a configuration example of the differential amplifier circuit 76. The differential amplifier circuit 76 includes resistors RB1, RB2, RB3, RB4 and an operational amplifier OPB. By making the resistance ratio of RB1 and RB2 equal to the resistance ratio of RB3 and RB4, the differential amplifier circuit 76 in FIG. 5C amplifies the difference between the input signals VS1P and VS1M which are opposite phase signals. Perform dynamic amplification. By this differential amplification, unnecessary signals such as common mode noise and electrostatic coupling leakage input to the Q / V conversion circuits 72 and 74 from the vibrator 10 can be removed.

例えば本実施形態の比較例として、オフセット調整回路20に対して、抵抗やキャパシタで構成されるパッシブの移相回路を設け、この移相回路により90度の移相を行う手法が考えられる。   For example, as a comparative example of the present embodiment, a method of providing a passive phase shift circuit composed of a resistor and a capacitor for the offset adjustment circuit 20 and performing a phase shift of 90 degrees by this phase shift circuit is conceivable.

しかしながら、この比較例の手法では、温度変動等による移相回路の伝達特性の変動が大きいため、オフセット調整量が変動してしまう。この結果、ジャイロ出力信号のオフセット変動が発生する。   However, in the method of this comparative example, the amount of offset adjustment varies because the variation in the transfer characteristic of the phase shift circuit due to temperature variation or the like is large. As a result, offset fluctuation of the gyro output signal occurs.

これに対して図1では、駆動側の増幅回路42にI/V変換回路43を含ませる一方で、検出側の増幅回路70にQ/V変換回路72、74を含ませている。このようにすれば、共振周波数fdにおいてそれぞれ、I/V変換回路43の移相は180度(又は0度)となる一方で、Q/V変換回路72、74の移相は−90度(又は+90度)になる。これにより、オフセット調整回路20にパッシブの移相回路を設けなくても済むようになる。この結果、温度変動等によるジャイロ出力信号のオフセット変動を最小限に抑えることが可能になる。   On the other hand, in FIG. 1, the drive side amplification circuit 42 includes the I / V conversion circuit 43, while the detection side amplification circuit 70 includes the Q / V conversion circuits 72 and 74. In this way, at the resonance frequency fd, the phase shift of the I / V conversion circuit 43 is 180 degrees (or 0 degrees), while the phase shift of the Q / V conversion circuits 72 and 74 is −90 degrees ( Or +90 degrees). This eliminates the need to provide a passive phase shift circuit in the offset adjustment circuit 20. As a result, it is possible to minimize the offset fluctuation of the gyro output signal due to the temperature fluctuation or the like.

3.オフセット調整
次に図7、図8の複素平面図を用いて、オフセット調整の詳細について説明する。図7、図8において、Idrは駆動回路40による振動子10の駆動電流であり、Vdrは駆動電圧である(図1のVD)。θdrは、駆動電圧Vdrと駆動電流Idrとの位相差である。この位相差θdrは、振動子10の寄生インダクタンスや寄生キャパシタ等により生じるものである。
3. Offset Adjustment Next, details of the offset adjustment will be described with reference to the complex plan views of FIGS. 7 and 8, I dr is a drive current of the vibrator 10 by the drive circuit 40, and V dr is a drive voltage (VD in FIG. 1). θ dr is a phase difference between the drive voltage V dr and the drive current I dr . This phase difference θ dr is caused by a parasitic inductance or a parasitic capacitor of the vibrator 10.

gyroは、ジャイロ検出信号であり、振動子10(ジャイロセンサ)の回転角速度から生じるコリオリ力に比例して生成される信号である。 V Gyro is a gyro detection signal, a signal generated in proportion to the Coriolis force resulting from the rotation angular velocity of the transducer 10 (gyro sensor).

vibは、振動子10の形状のアンバランス等を原因として、駆動用振動子の駆動機械振動が検出用駆動子側に漏れることで生成される信号である。 V vib is a signal generated when the drive mechanical vibration of the drive vibrator leaks to the detection driver side due to an imbalance in the shape of the vibrator 10 or the like.

esは、駆動電圧が素子端子(電極)、ワイヤボンディング、ICパターン等の等価結合キャパシタ(CP、CM)を介して検出回路60に混入される信号である。
(1)図7、図8において、駆動電流は下式のように表される。
V es is a signal in which the drive voltage is mixed into the detection circuit 60 via an equivalent coupling capacitor (CP, CM) such as an element terminal (electrode), wire bonding, or an IC pattern.
(1) In FIGS. 7 and 8, the drive current is represented by the following equation.

dr(ωt)=D・cosωt
ここでDは駆動電流振幅である。また図7、図8は、駆動信号の駆動電流ベクトルであるIdrの方向を実軸の正方向とする複素数平面図になっている。
(2)駆動電圧は下式のように表される。
I dr (ωt) = D 1 · cos ωt
Wherein by D 1 is the drive current amplitude. 7 and 8 are complex plan views in which the direction of I dr that is the drive current vector of the drive signal is the positive direction of the real axis.
(2) The drive voltage is expressed by the following equation.

dr(ωt)=D・cos(ωt+θdr
ここでDは駆動電圧振幅であり、θdrは駆動電圧と駆動電流の位相差である。
(3)フィードバック信号増幅信号(駆動側増幅信号VD2)は下式のように表される。
V dr (ωt) = D 2 · cos (ωt + θ dr )
Here, D 2 is the drive voltage amplitude, and θ dr is the phase difference between the drive voltage and the drive current.
(3) The feedback signal amplification signal (driving side amplification signal VD2) is expressed by the following equation.

dr2(ωt)=Adr・Vdr(ωt+θ
=Adr・D・cos(ωt+θ+θdr
=G・cos(ωt+θ+θdr
ここでAdrは駆動電圧−フィードバック信号増幅信号の増幅率である。またθ(第1の角度)は駆動側の移相であり、例えば駆動側の増幅回路42をI/V変換回路43で構成した場合には、θはπ[rad](180[deg])程度になる。
(4)ジャイロ検出電流は下式のように表される。
V dr2 (ωt) = A dr · V dr (ωt + θ 1 )
= A dr · D 2 · cos (ωt + θ 1 + θ dr )
= G · cos (ωt + θ 1 + θ dr )
Here, A dr is a drive voltage-amplification factor of the feedback signal amplification signal. Θ 1 (first angle) is a phase shift on the drive side. For example, when the amplifier circuit 42 on the drive side is configured by the I / V conversion circuit 43, θ 1 is π [rad] (180 [deg] ]).
(4) The gyro detection current is expressed by the following equation.

gyro(ωt)=F・K・cos(ωt+π/2)
ここでFはコリオリ力であり、Kはコリオリ力−検出電流の変換効率であり、ωは駆動角振動数である。
(5)同期検波前におけるジャイロ検出信号(所望信号)は下式のように表される。
I gyro (ωt) = F C · K g · cos (ωt + π / 2)
Here, F C is the Coriolis force, K g is the Coriolis force-detection current conversion efficiency, and ω is the drive angular frequency.
(5) A gyro detection signal (desired signal) before synchronous detection is represented by the following equation.

gyro(ωt)=Igyro(ωt+θ)・A
=F・K・A・cos(ωt+π/2+θ
=H・cos(ωt+π/2+θ
ここでAは検出回路の同期検波前増幅率であり、θ(第2の角度)は同期検波前の検出側の移相である。例えば検出側の増幅回路70をQ/V変換回路72、74で構成した場合には、θは−π/2[rad](−90[deg])程度になる。
(6)ジャイロ出力におけるジャイロ検出信号(所望信号)は下式のように表される。
V gyro (ωt) = I gyro (ωt + θ 2 ) · A 1
= F C · K g · A 1 · cos (ωt + π / 2 + θ 2 )
= H · cos (ωt + π / 2 + θ 2 )
Here, A 1 is the amplification factor before synchronous detection of the detection circuit, and θ 2 (second angle) is the phase shift on the detection side before synchronous detection. For example, when the detection-side amplifier circuit 70 is configured by the Q / V conversion circuits 72 and 74, θ 2 is about −π / 2 [rad] (−90 [deg]).
(6) The gyro detection signal (desired signal) at the gyro output is expressed by the following equation.

|Sgyro|=|Vgyro(ωt)|max・K・A・cos(θdr−π/2+θ−θ
=H・K・A・cos(θdr−π/2+θ−θ
ここでKは同期検波振幅変換の最大効率であり、Aは検出回路の同期検波以後の増幅率である。ここではAM変調が行われているため、|Vgyro(ωt)|max=F・K・A=Hとなる。
(7)同期検波前における機械漏れ信号は下式のように表される。
| S gyro | = | V gyro (ωt) | max · K d · A 2 · cos (θ dr −π / 2 + θ 1 −θ 2 )
= H · K d · A 2 · cos (θ dr −π / 2 + θ 1 −θ 2 )
Here, K d is the maximum efficiency of the synchronous detection amplitude conversion, and A 2 is the amplification factor after the synchronous detection of the detection circuit. Since AM modulation is performed here, | V gyro (ωt) | max = F C · K g · A 1 = H.
(7) The machine leakage signal before synchronous detection is expressed as follows.

vib(ωt)=Idr(ωt+θ)・Kvib・A
=Kvib・A・D・cos(ωt+θ
=I・cos(ωt+θ
ここでKvibは検出電流−機械漏れの比例定数である。
(8)ジャイロ出力における機械漏れ信号は下式のように表される。
V vib (ωt) = I dr (ωt + θ 2 ) · K vib · A 1
= K vib · A 1 · D 1 · cos (ωt + θ 2 )
= I · cos (ωt + θ 2 )
Here, K vib is a proportional constant of detected current-mechanical leakage.
(8) The machine leakage signal at the gyro output is expressed as follows.

|Svib|=|Vvib(ωt)|max・K・A・cos(θdr+θ−θ
=I・K・A・cos(θdr+θ−θ
(9)同期検波前における静電漏れ信号は下式のように表される。
| S vib | = | V vib (ωt) | max · K d · A 2 · cos (θ dr + θ 1 −θ 2 )
= I · K d · A 2 · cos (θ dr + θ 1 −θ 2 )
(9) The electrostatic leakage signal before synchronous detection is expressed by the following equation.

es(ωt)=Vdr(ωt+π/2+θ)・Kes・A
=Kes・A・D・cos(ωt+θdr+π/2+θ
=J・cos(ωt+θdr+π/2+θ
ここでKesは駆動電圧−静電漏れの比例定数である。
(10)ジャイロ出力における静電漏れ信号は下式のように表される。
V es (ωt) = V dr (ωt + π / 2 + θ 2 ) · K es · A 1
= K es · A 1 · D 2 · cos (ωt + θ dr + π / 2 + θ 2 )
= J · cos (ωt + θ dr + π / 2 + θ 2 )
Here, K es is a proportional constant of drive voltage-electrostatic leakage.
(10) The electrostatic leakage signal at the gyro output is expressed by the following equation.

|Ses|=|Ves(ωt)|max・K・A・cos(θ−θ−π/2)
=J・K・A・cos(θ−θ−π/2)
(11)その他の不要信号(機械漏れ、静電漏れ以外の不要信号)をVetc(ωt)とすると、同期検波前の漏れ信号の合計である合計漏れ信号は下式のようになる。
| S es | = | V es (ωt) | max · K d · A 2 · cos (θ 1 −θ 2 −π / 2)
= J · K d · A 2 · cos (θ 1 −θ 2 −π / 2)
(11) When other unnecessary signals (unnecessary signals other than mechanical leakage and electrostatic leakage) are V etc (ωt), the total leakage signal, which is the total of the leakage signals before synchronous detection, is expressed by the following equation.

ofs(ωt)=Vvib(ωt)+Ves(ωt)+Vetc(ωt)
(12)オフセット調整回路が出力すべきオフセット調整信号は下式のようになる。
V ofs (ωt) = V vib (ωt) + V es (ωt) + V etc (ωt)
(12) The offset adjustment signal to be output by the offset adjustment circuit is given by the following equation.

adj(ωt)=+/−|Vdr2(ωt)|max・K・Aofs・cos(θofs
ここでAofsは調整ゲインであり、θofsは図7、図8に示すように合計漏れ信号−駆動電圧の位相差である。
S adj (ωt) = + / − | V dr2 (ωt) | max · K d · A ofs · cos (θ ofs )
Here, A ofs is an adjustment gain, and θ ofs is a total leakage signal-phase difference of driving voltage as shown in FIGS.

図7、図8の複素平面では、移相の基準となる駆動電流Idrのベクトル(広義には駆動信号の電流ベクトル)の方向が、実軸(Re)の正方向となっている。 In the complex planes of FIGS. 7 and 8, the direction of the drive current Idr vector (current vector of the drive signal in a broad sense) serving as a phase shift reference is the positive direction of the real axis (Re).

また、駆動電流Idrのベクトルとジャイロ検出電流Igyroのベクトルは直交する((4)参照)。また検出側の増幅回路70が、移相θが−90度(−90deg)となるQ/V変換回路72、74を含むため、ジャイロ検出電流Igyroのベクトルと同期検波前のジャイロ検出信号Vgyroの電圧ベクトルは直交する((5)参照)。このため、図7、図8に示すように、Vgyroの電圧ベクトルは、Idrの電流ベクトルと平行になる。 Also, the vector of the vector and the gyro detection current I Gyro drive current I dr is orthogonal (see (4)). The amplifier circuit 70 on the detection side is to include the Q / V converting circuit 72, 74 phase shift theta 2 is -90 degrees (-90deg), the gyro detection current I Gyro vector and synchronous detection previous gyro detection signal The voltage vector of V gyro is orthogonal (see (5)). Therefore, as shown in FIGS. 7 and 8, the voltage vector of V gyro is parallel to the current vector of I dr .

また駆動側の増幅回路42が、移相θが180度となるI/V変換回路43を含むため、フィードバック信号増幅信号Vdr2の電圧ベクトルとIdrの電流ベクトルとの位相差は、図7、図8に示すように(180+θdr)度になる。また静電漏れ信号Vesの電圧ベクトルとIdrの電流ベクトルとの位相差も(180+θdr)度になり、機械漏れ信号Vvibの電圧ベクトルとIdrの電流ベクトルとの位相差は90度になる。そしてVesの電圧ベクトルとVvibの電圧ベクトルの合成ベクトルが、合計漏れ信号Vofsの電圧ベクトルになる。 Further, since the driving-side amplifier circuit 42 includes the I / V conversion circuit 43 in which the phase shift θ 1 is 180 degrees, the phase difference between the voltage vector of the feedback signal amplification signal V dr2 and the current vector of I dr is shown in FIG. 7 and (180 + θ dr ) degrees as shown in FIG. The phase difference between the voltage vector of the electrostatic leakage signal V es and the current vector of I dr is also (180 + θ dr ) degrees, and the phase difference between the voltage vector of the mechanical leakage signal V vib and the current vector of I dr is 90 degrees. become. A combined vector of the voltage vector of V es and the voltage vector of V vib becomes the voltage vector of the total leakage signal V ofs .

この場合には図8に示すように、合計漏れ信号Vofs(広義には不要信号)の電圧ベクトルを、Vdr2の電圧ベクトル(広義には駆動側増幅信号の電圧ベクトル)に平行な軸に投影した成分が、オフセット信号の電圧Sofsになる。即ち同期信号の電圧ベクトルに平行な軸に投影した成分が、オフセット信号Sofsの電圧になる。またVgyroの電圧ベクトルを、Vdr2の電圧ベクトル(同期信号の電圧ベクトル)に平行な軸に投影した成分が、ジャイロ検出信号Sgyroの電圧になる。 In this case, as shown in FIG. 8, the voltage vector of the total leakage signal V ofs (unnecessary signal in a broad sense) is set on an axis parallel to the voltage vector of V dr2 (the voltage vector of the drive side amplification signal in a broad sense). The projected component becomes the voltage S ofs of the offset signal. That is, the component projected on the axis parallel to the voltage vector of the synchronizing signal becomes the voltage of the offset signal S ofs . Also the voltage vector V Gyro, component projected onto the axis parallel voltage vector (a voltage vector of the synchronization signal) of the V dr2 becomes the voltage of the gyro detection signal S Gyro.

そこで図8に示すように、オフセット調整回路20は、オフセット信号Sofsの電圧に応じたオフセット調整信号Sadjを生成して、駆動側の増幅信号VS3に合成する。例えばオフセット信号Sofsの電圧が正の電圧レベルであれば、負の電圧レベルのオフセット調整信号Sadjを合成し、オフセット信号Sofsの電圧が負の電圧レベルであれば、正の電圧レベルのオフセット調整信号Sadjを合成する。またオフセット信号Sofsの電圧の絶対値が大きければ、電圧の絶対値が大きいオフセット調整信号Sadjを合成し、オフセット信号Sofsの電圧の絶対値が小さければ、電圧の絶対値が小さいオフセット調整信号Sadjを合成する。即ちオフセット信号Sofsを相殺するオフセット調整信号Sadjを合成(生成)する。これにより、漏れ信号Vofsによるオフセット電圧を除去することができ、適正なオフセット調整を実現できる。 Therefore, as shown in FIG. 8, the offset adjustment circuit 20 generates an offset adjustment signal S adj corresponding to the voltage of the offset signal S ofs, synthesizes the amplified signal VS3 of the drive side. For example, if the voltage of the offset signal S ofs is a positive voltage level, a negative voltage level offset adjustment signal S adj is synthesized, and if the voltage of the offset signal S ofs is a negative voltage level, the positive voltage level The offset adjustment signal Sadj is synthesized. Further, if the absolute value of the voltage of the offset signal S ofs is large, the offset adjustment signal S adj having a large absolute value of the voltage is synthesized. If the absolute value of the voltage of the offset signal S ofs is small, the offset adjustment having a small absolute value of the voltage is performed. The signal Sadj is synthesized. That offset adjustment signal S adj to cancel the offset signal S ofs synthesized (generated). Thereby, the offset voltage due to the leakage signal V ofs can be removed, and appropriate offset adjustment can be realized.

例えば比較例の手法として、オフセット調整を実現するために、抵抗やキャパシタにより構成され、移相が90度となるパッシブの移相回路をオフセット調整回路に設ける手法が考えられる。   For example, as a method of a comparative example, in order to realize offset adjustment, a method of providing a passive phase shift circuit configured by a resistor or a capacitor and having a phase shift of 90 degrees in the offset adjustment circuit is conceivable.

しかしながら、この比較例の手法では、温度変動等による移相回路の伝達特性変動が大きいため、オフセット調整量が変動し、この結果、出力のオフセット変動が発生する。   However, in the method of this comparative example, since the transfer characteristic variation of the phase shift circuit due to temperature variation or the like is large, the offset adjustment amount varies, and as a result, output offset variation occurs.

これに対して図1では、駆動側の増幅回路42に、移相がθ(180度)となるI/V変換回路43を含ませると共に、検出側の増幅回路70に、移相がθ(−90度)となるQ/V変換回路72、74を含ませている。そしてオフセット調整回路20は、I/V変換回路43により第1の角度θ(180度)だけ移相された駆動側の増幅信号VD2を受け、Q/V変換回路72、74により第2の角度θ(−90度)だけ移相された検出側の増幅信号VS3に対して、オフセット調整信号VOFを合成している。従って、I/V変換回路43とQ/V変換回路72、74とにより90度の位相差を実現できるため、オフセット調整回路20に移相回路を設けなくても済む。この結果、温度変動等によるオフセット変動を最小限に抑えることが可能になる。 In contrast, in FIG. 1, the drive-side amplifier circuit 42 includes the I / V conversion circuit 43 whose phase shift is θ 1 (180 degrees), and the detection-side amplifier circuit 70 has a phase shift of θ Q / V conversion circuits 72 and 74 that are 2 (−90 degrees) are included. The offset adjustment circuit 20 receives the drive-side amplification signal VD2 phase-shifted by the first angle θ 1 (180 degrees) by the I / V conversion circuit 43, and receives the second amplification signal VD2 by the Q / V conversion circuits 72 and 74. The offset adjustment signal VOF is synthesized with the detection-side amplified signal VS3 shifted in phase by the angle θ 2 (−90 degrees). Therefore, since the phase difference of 90 degrees can be realized by the I / V conversion circuit 43 and the Q / V conversion circuits 72 and 74, it is not necessary to provide a phase shift circuit in the offset adjustment circuit 20. As a result, offset fluctuation due to temperature fluctuation or the like can be minimized.

4.オフセット調整回路
図9(A)にオフセット調整回路20の第1の構成例を示す。このオフセット調整回路20は、抵抗RC1、RC2、オペアンプOPC1、位相反転切替回路22を含む。
4). Offset Adjustment Circuit FIG. 9A shows a first configuration example of the offset adjustment circuit 20. The offset adjustment circuit 20 includes resistors RC1 and RC2, an operational amplifier OPC1, and a phase inversion switching circuit 22.

ここで抵抗RC1、RC2、オペアンプOPC1によりゲイン調整付きの反転増幅回路(広義にはゲイン調整回路)が構成される。即ち可変抵抗RC1、RC2の抵抗値をオフセット調整データDADに基づいて可変に制御することで、駆動側の増幅信号VD2に対するオフセット調整信号VOFのゲイン(調整ゲインAofs)を制御できる。このようにゲインを制御することで、図8のオフセット信号Sofsの電圧に応じてオフセット調整信号Sadjの電圧を制御できるようになり、適正なオフセット調整を実現できる。 Here, the resistors RC1 and RC2 and the operational amplifier OPC1 constitute an inverting amplifier circuit (gain adjustment circuit in a broad sense) with gain adjustment. That is, the gain (adjustment gain A ofs ) of the offset adjustment signal VOF with respect to the drive-side amplified signal VD2 can be controlled by variably controlling the resistance values of the variable resistors RC1 and RC2 based on the offset adjustment data DAD. By controlling the gain in this way, the voltage of the offset adjustment signal S adj can be controlled in accordance with the voltage of the offset signal S ofs in FIG. 8, and appropriate offset adjustment can be realized.

また位相反転回路22は、オフセット調整信号VOFの位相の反転(180度)、非反転(0度)を切り替える回路である。この位相反転回路22は、例えばバイパス用のスイッチング素子SC1と通常パス用のスイッチング素子SC2と反転増幅器OPC2により構成できる。例えば位相を反転させる場合には、スイッチング素子SC1がオフになると共にスイッチング素子SC2がオンになり、反転増幅器OPC2により位相の反転が行われる。一方、位相を反転させない場合にはスイッチング素子SC1がオンになると共にスイッチング素子SC2がオフになり、信号がバイパスされる。このような位相反転回路22を設ければ、オフセット信号Sofsの電圧が正か負かであるかに応じて、位相の反転、非反転を切り替えて、適正なオフセット調整を実現できる。 The phase inversion circuit 22 is a circuit that switches between inversion (180 degrees) and non-inversion (0 degrees) of the phase of the offset adjustment signal VOF. The phase inverting circuit 22 can be constituted by, for example, a bypass switching element SC1, a normal path switching element SC2, and an inverting amplifier OPC2. For example, when the phase is inverted, the switching element SC1 is turned off and the switching element SC2 is turned on, and the phase is inverted by the inverting amplifier OPC2. On the other hand, when the phase is not inverted, the switching element SC1 is turned on and the switching element SC2 is turned off, thereby bypassing the signal. By providing such a phase inversion circuit 22, a voltage offset signal S ofs depending on whether it is positive or Makeka, switched phase inversion, a non-inverting, can realize an appropriate offset adjustment.

図9(B)、図9(C)にオフセット調整回路20の第2、第3の構成例を示す。図9(B)、図9(C)では、図9(A)の位相反転回路22が省略されている。そして図9(B)のオフセット調整回路では、抵抗RC3、RC4、オペアンプOPC3によりゲイン調整付きの反転増幅回路が構成される。また図9(C)のオフセット調整回路では、抵抗RC5、RC6、オペアンプOPC4によりゲイン調整付きの非反転増幅回路(広義にはゲイン調整回路)が構成される。   FIGS. 9B and 9C show second and third configuration examples of the offset adjustment circuit 20. 9B and 9C, the phase inversion circuit 22 in FIG. 9A is omitted. 9B, the resistors RC3 and RC4 and the operational amplifier OPC3 constitute an inverting amplifier circuit with gain adjustment. In the offset adjustment circuit of FIG. 9C, the resistors RC5 and RC6 and the operational amplifier OPC4 constitute a non-inverting amplifier circuit (gain adjustment circuit in a broad sense) with gain adjustment.

例えば図8のオフセット信号Sofsの電圧が、正又は負のいずれか一方で一定である場合がある。即ちセンサ素子やパッケージの構造などにより、図1の寄生キャパシタCP、CMのどちらか一方のみが大きい場合がある。或いは、図1の合成部21が、加算器と減算器の切替が可能な構成である場合もある。このような場合には、図9(A)の位相反転回路22は不要となり、図9(B)又は図9(C)の構成のオフセット調整回路で対応できる。 For example, the voltage of the offset signal S ofs in FIG. 8 may be constant in either positive or negative. That is, only one of the parasitic capacitors CP and CM in FIG. Alternatively, the combining unit 21 in FIG. 1 may be configured to be able to switch between an adder and a subtracter. In such a case, the phase inverting circuit 22 in FIG. 9A is not necessary, and can be dealt with by the offset adjusting circuit having the configuration in FIG. 9B or 9C.

図9(D)にオフセット調整回路20の第4の構成例を示す。図9(D)のオフセット調整回路20は、スイッチト・キャパシタ・フィルタSCF(広義には離散時間型フィルタ)により構成され、オフセット調整信号VOFの位相を変化させる移相回路24を含む。また抵抗RC7、RC8、オペアンプOPC5により構成されるゲイン調整付きの反転増幅回路を含む。なお図9(A)のような位相反転回路22や図9(C)のようなゲイン調整付きの非反転増幅回路を含む構成にしてもよい。   FIG. 9D shows a fourth configuration example of the offset adjustment circuit 20. The offset adjustment circuit 20 in FIG. 9D is configured by a switched capacitor filter SCF (discrete time filter in a broad sense), and includes a phase shift circuit 24 that changes the phase of the offset adjustment signal VOF. In addition, an inverting amplifier circuit with gain adjustment constituted by resistors RC7 and RC8 and an operational amplifier OPC5 is included. Note that the phase inverting circuit 22 as shown in FIG. 9A and the non-inverting amplifier circuit with gain adjustment as shown in FIG. 9C may be included.

例えば図10(A)に、SCFによりローパスフィルタLPFを構成した場合の周波数特性を示す。図10(A)では、動作周波数であるfdにおいて位相がαだけ変化している。このような周波数特性を有するSCFを移相回路24として用いることで、オフセット調整信号VOFの位相をαだけ変化させることができ、オフセット調整を容易化できる。   For example, FIG. 10A shows frequency characteristics when the low-pass filter LPF is configured by SCF. In FIG. 10A, the phase is changed by α at the operating frequency fd. By using the SCF having such frequency characteristics as the phase shift circuit 24, the phase of the offset adjustment signal VOF can be changed by α, and offset adjustment can be facilitated.

また図10(B)に、SCFによりハイパスフィルタHPFを構成した場合の周波数特性を示す。図10(B)では、動作周波数であるfdにおいて位相がβだけ変化している。このような周波数特性を有するSCFを移相回路24として用いることで、オフセット調整信号VOFの位相をβだけ変化させることができ、オフセット調整を容易化できる。   FIG. 10B shows frequency characteristics when the high-pass filter HPF is configured by SCF. In FIG. 10B, the phase changes by β at the operating frequency fd. By using the SCF having such frequency characteristics as the phase shift circuit 24, the phase of the offset adjustment signal VOF can be changed by β, and the offset adjustment can be facilitated.

例えば、抵抗やキャパシタで構成されるパッシブのローパスフィルタLPFやハイパスフィルタHPFで移相回路を実現する前述の比較例の手法では、温度変動等により大きなオフセット変動が生じてしまう。これに対して、図9(D)に示すようにSCFで移相回路24を構成すれば、温度変動等に対して影響を受けにくくなる。   For example, in the method of the comparative example described above in which the phase shift circuit is realized by a passive low-pass filter LPF or a high-pass filter HPF composed of a resistor or a capacitor, a large offset fluctuation occurs due to a temperature fluctuation or the like. On the other hand, if the phase shift circuit 24 is configured by SCF as shown in FIG. 9D, it is less susceptible to temperature fluctuations.

即ち、パッシブのLPF、HPFでは、温度変動等によりカットオフ周波数fcが変動するため、移相が変化し、オフセット変動が生じる。これに対して、SCFでは、温度変動等によるカットオフ周波数fcの変動が小さく、移相α、βの変動も小さくなるため、温度変動等によるオフセット変動を最小限に抑えることができる。従って、例えば図1においてQ/V変換回路72、74の代わりにI/V変換回路を増幅回路に設けた場合にも、移相回路24による位相調整により、適正なオフセット調整を実現できるようになる。   That is, in the passive LPF and HPF, the cutoff frequency fc varies due to temperature variation or the like, so the phase shift changes and offset variation occurs. On the other hand, in the SCF, fluctuations in the cutoff frequency fc due to temperature fluctuations and the like are small, and fluctuations in the phase shifts α and β are also small. Therefore, offset fluctuations due to temperature fluctuations can be minimized. Therefore, for example, even when an I / V conversion circuit is provided in the amplifier circuit in place of the Q / V conversion circuits 72 and 74 in FIG. 1, an appropriate offset adjustment can be realized by the phase adjustment by the phase shift circuit 24. Become.

なお、オフセット調整回路20によるオフセット調整は例えば以下のようにして実現できる。即ちオフセット調整回路20は、例えば環境温度が25℃(ティピカル温度)である場合に、検出装置30の出力電圧(VSQの電圧)が基準出力電圧(例えばVDD/2)に一致するように、調整を行う。例えば図11(A)では、出力電圧VQが基準出力電圧VRと一致していない。この場合には図11(B)に示すように、初期オフセット電圧である|VQ−VR|が除去されて0になるように、オフセット調整回路20が調整を行う。具体的には、ジャイロセンサの製造後に検出装置30の出力電圧VQをモニタする。そして出力電圧VQを基準出力電圧VRに一致させるための初期オフセットの調整データを、図示しない不揮発性メモリ等に書き込む。するとオフセット調整回路20は、検出装置30の出力電圧VQがVRに一致するように、上記調整データに基づいてオフセット調整を行う。即ち図9(A)〜図9(D)の抵抗(RC1〜RC8)の抵抗値を、オフセット調整データDADに基づいて変化させて、図8においてSadj=−Sofsとなるようにする。このようにすることで、環境温度が25℃であり、ジャイロセンサの角速度が0である静止時には、検出装置30の出力電圧(0点電圧)VQは基準出力電圧VRに一致するようになる。 The offset adjustment by the offset adjustment circuit 20 can be realized as follows, for example. That is, the offset adjustment circuit 20 adjusts so that the output voltage (VSQ voltage) of the detection device 30 matches the reference output voltage (for example, VDD / 2) when the environmental temperature is 25 ° C. (typical temperature), for example. I do. For example, in FIG. 11A, the output voltage VQ does not match the reference output voltage VR. In this case, as shown in FIG. 11B, the offset adjustment circuit 20 performs adjustment so that the initial offset voltage | VQ−VR | is removed and becomes zero. Specifically, the output voltage VQ of the detection device 30 is monitored after manufacturing the gyro sensor. Then, initial offset adjustment data for making the output voltage VQ coincide with the reference output voltage VR is written in a non-illustrated nonvolatile memory or the like. Then, the offset adjustment circuit 20 performs the offset adjustment based on the adjustment data so that the output voltage VQ of the detection device 30 matches VR. That is, the resistance values of the resistors (RC1 to RC8) in FIGS. 9A to 9D are changed based on the offset adjustment data DAD so that S adj = −S ofs in FIG. Thus, when the ambient temperature is 25 ° C. and the angular velocity of the gyro sensor is 0, the output voltage (zero point voltage) VQ of the detection device 30 becomes equal to the reference output voltage VR.

但し、このように初期オフセット電圧を除去して0にしても、図11(B)に示すように、電源電圧の変動などの環境変化によるオフセット変動が生じる。この点、本実施形態のオフセット調整手法によれば、電源電圧が変動して、漏れ信号の不要信号の電圧レベルが変動した場合には、オフセット調整信号VOFの電圧レベルも変化する。従って、電源電圧の変動によるオフセット変動を最小限に抑えることができる。   However, even if the initial offset voltage is removed and set to 0 in this way, offset fluctuations due to environmental changes such as fluctuations in the power supply voltage occur as shown in FIG. In this regard, according to the offset adjustment method of this embodiment, when the power supply voltage fluctuates and the voltage level of the unnecessary signal of the leakage signal fluctuates, the voltage level of the offset adjustment signal VOF also changes. Therefore, the offset fluctuation due to the fluctuation of the power supply voltage can be minimized.

5.同期検波回路
図1では、検出回路60は、駆動回路40からの同期信号CLKに基づいて同期検波を行う同期検波回路100を含んでいる。そして検出側の増幅信号VS3は、同期検波回路100による同期検波前の信号となっており、オフセット調整回路20は、同期検波前の増幅信号VS3に対して、オフセット調整信号VOFを合成している。
5. Synchronization Detection Circuit In FIG. 1, the detection circuit 60 includes a synchronization detection circuit 100 that performs synchronization detection based on the synchronization signal CLK from the drive circuit 40. The detection-side amplified signal VS3 is a signal before synchronous detection by the synchronous detection circuit 100, and the offset adjustment circuit 20 synthesizes the offset adjustment signal VOF with the amplified signal VS3 before synchronous detection. .

図12に同期検波回路100の第1の構成例を示す。この同期検波回路100は、同期信号CLKでオン・オフ制御されるスイッチング素子SEAと、反転同期信号CLKNでオン・オフ制御されるスイッチング素子SEBを含み、シングルバランス・ミキサ方式で同期検波を行う。スイッチング素子SEAには信号VS5が入力され、スイッチング素子SEBには、信号VS5を反転増幅器OPEBで反転した信号VS5Nが入力される。同期検波回路100の後段側のフィルタ部111は、ローパスフィルタLPF、バッファ回路(出力アンプ)BUFを含む。   FIG. 12 shows a first configuration example of the synchronous detection circuit 100. The synchronous detection circuit 100 includes a switching element SEA that is on / off controlled by a synchronization signal CLK and a switching element SEB that is on / off controlled by an inverted synchronization signal CLKN, and performs synchronous detection by a single balance mixer system. A signal VS5 is input to the switching element SEA, and a signal VS5N obtained by inverting the signal VS5 with the inverting amplifier OPEB is input to the switching element SEB. The filter unit 111 on the rear stage side of the synchronous detection circuit 100 includes a low-pass filter LPF and a buffer circuit (output amplifier) BUF.

図13に、シングルバランス・ミキサ方式で同期検波を行う場合の信号波形例を示す。図13に示すように、同期信号CLKがHレベルとなる第1の期間T1では、入力信号VS5が信号VS6として出力端子に出力され、同期信号CLKがLレベルとなる第2の期間T2では、入力信号VS5の反転信号VS5Nが信号VS6として出力端子に出力される。   FIG. 13 shows an example of a signal waveform when synchronous detection is performed by a single balance mixer method. As shown in FIG. 13, in the first period T1 in which the synchronization signal CLK is at the H level, the input signal VS5 is output to the output terminal as the signal VS6, and in the second period T2 in which the synchronization signal CLK is at the L level, An inverted signal VS5N of the input signal VS5 is output to the output terminal as the signal VS6.

このシングルバランス・ミキサ方式の同期検波回路100には、ミキサ・ゲインは2/πになる。このため、SNRの点で不利であるという課題がある。   In this single balance mixer type synchronous detection circuit 100, the mixer gain is 2 / π. For this reason, there is a problem that it is disadvantageous in terms of SNR.

図14に同期検波回路100の第2の構成例を示す。この同期検波回路100は、同期信号CLK又は反転同期信号CLKによりオン・オフ制御される第1〜第4のスイッチング素子SE1〜SE4を含み、ダブルバランス・ミキサ方式で同期検波を行う。   FIG. 14 shows a second configuration example of the synchronous detection circuit 100. The synchronous detection circuit 100 includes first to fourth switching elements SE1 to SE4 that are ON / OFF controlled by a synchronous signal CLK or an inverted synchronous signal CLK, and performs synchronous detection by a double balance mixer system.

図14において、第1の入力ノードNEI1には、増幅回路70により増幅された第1の信号VS5(非反転入力信号)に対応する信号が入力される。ここでVS5に対応する信号とは、VS5そのもの或いはVS5に応じて電圧レベルが変化する信号である。第2の入力ノードNEI2には、第1の信号VS5の反転信号となる第2の信号VS5N(反転入力信号)に対応する信号が入力される。ここでVS5Nに対応する信号とは、VS5Nそのもの或いはVS5Nに応じて電圧レベルが変化する信号である。この信号VS5Nは、例えばVS5を反転増幅器OPEで反転することで得られる。また第1の出力ノードNEQ1には第1の出力信号VS6P(非反転出力信号)が出力され、第2の出力ノードNEQ2には第2の出力信号VS6M(反転出力信号)が出力される。   In FIG. 14, a signal corresponding to the first signal VS5 (non-inverted input signal) amplified by the amplifier circuit 70 is input to the first input node NEI1. Here, the signal corresponding to VS5 is a signal whose voltage level changes according to VS5 itself or VS5. A signal corresponding to the second signal VS5N (inverted input signal) that is an inverted signal of the first signal VS5 is input to the second input node NEI2. Here, the signal corresponding to VS5N is a signal whose voltage level changes according to VS5N itself or VS5N. This signal VS5N is obtained, for example, by inverting VS5 with an inverting amplifier OPE. Further, the first output signal VS6P (non-inverted output signal) is output to the first output node NEQ1, and the second output signal VS6M (inverted output signal) is output to the second output node NEQ2.

第1のスイッチング素子SE1は、第1の入力ノードNEI1と第1の出力ノードNEQ1との間に設けられ、同期信号CLKがHレベル(広義には第1の電圧レベル)となる第1の期間T1においてオンになる。第2のスイッチング素子SE2は、第2の入力ノードNEI2と第1の出力ノードNEQ1との間に設けられ、同期信号CLKがLレベル(広義には第2の電圧レベル)となる第2の期間T2においてオンになる。   The first switching element SE1 is provided between the first input node NEI1 and the first output node NEQ1, and the first period in which the synchronization signal CLK is at the H level (first voltage level in a broad sense). Turns on at T1. The second switching element SE2 is provided between the second input node NEI2 and the first output node NEQ1, and the second period in which the synchronization signal CLK is at the L level (second voltage level in a broad sense). Turns on at T2.

第3のスイッチング素子SE3は、第2の入力ノードNEI2と第2の出力ノードNEQ2との間に設けられ、同期信号CLKがHレベルとなる第1の期間T1においてオンになる。第4のスイッチング素子SE4は、第1の入力ノードNEI1と第2の出力ノードNEQ2との間に設けられ、同期信号CLKがLレベルとなる第2の期間T2においてオンになる。   The third switching element SE3 is provided between the second input node NEI2 and the second output node NEQ2, and is turned on in the first period T1 in which the synchronization signal CLK is at the H level. The fourth switching element SE4 is provided between the first input node NEI1 and the second output node NEQ2, and is turned on in the second period T2 in which the synchronization signal CLK becomes L level.

同期検波回路100の後段側に設けられるフィルタ部110は、差動増幅回路112を含む。またローパスフィルタLPFやバッファ回路(出力アンプ)BUFを含むことができる。差動増幅回路112には、同期検波回路100からの第1、第2の出力信号VS6P、VS6Mが、第1、第2の差動入力信号(非反転差動入力信号、反転差動入力信号)として入力される。そして差動増幅回路112は、第1、第2の差動入力信号の差動増幅を行い、信号VS7をローパスフィルタLPFに出力する。ローパスフィルタLPFは信号VS7に対するローパスフィルタ処理を行う。バッファ回路BUFは、ローパスフィルタ処理後の信号VS8をバッファリングして、ジャイロ出力信号VSQとして出力する。   The filter unit 110 provided on the subsequent stage side of the synchronous detection circuit 100 includes a differential amplifier circuit 112. Further, a low-pass filter LPF and a buffer circuit (output amplifier) BUF can be included. The differential amplifier circuit 112 receives the first and second output signals VS6P and VS6M from the synchronous detection circuit 100 as first and second differential input signals (non-inverted differential input signal and inverted differential input signal). ). Then, the differential amplifier circuit 112 performs differential amplification of the first and second differential input signals and outputs the signal VS7 to the low-pass filter LPF. The low-pass filter LPF performs a low-pass filter process on the signal VS7. The buffer circuit BUF buffers the signal VS8 after the low-pass filter process and outputs it as a gyro output signal VSQ.

図15に、図14のダブルバランス・ミキサ方式を採用した場合の信号波形例を示す。図15に示すように、同期検波回路100は、同期信号CLKがHレベル(第1の電圧レベル)となる第1の期間T1では、増幅回路70により増幅された第1の信号VS5に対応する信号を、第1の出力信号VS6Pとして出力する。またVS5の反転信号となる第2の信号VS5Nに対応する信号を、第2の出力信号VS6Mとして出力する。   FIG. 15 shows an example of a signal waveform when the double balance mixer system of FIG. 14 is adopted. As shown in FIG. 15, the synchronous detection circuit 100 corresponds to the first signal VS5 amplified by the amplifier circuit 70 in the first period T1 in which the synchronous signal CLK is at the H level (first voltage level). The signal is output as the first output signal VS6P. Further, a signal corresponding to the second signal VS5N that is an inverted signal of VS5 is output as the second output signal VS6M.

一方、同期検波回路100は、同期信号CLKがLレベル(第2の電圧レベル)となる第2の期間T2では、第2の信号VS5Nに対応する信号を、第1の出力信号VS6Pとして出力する。また第1の信号VS5に対応する信号を、第2の出力信号VS6Mとして出力する。   On the other hand, the synchronous detection circuit 100 outputs a signal corresponding to the second signal VS5N as the first output signal VS6P in the second period T2 in which the synchronous signal CLK becomes L level (second voltage level). . A signal corresponding to the first signal VS5 is output as a second output signal VS6M.

同期検波回路100の第1、第2の出力信号VS6P、VS6Mは、差動増幅回路112により差動増幅される。そして差動増幅後の信号VS7に対して、ローパスフィルタLPF、バッファ回路BUFによるフィルタ処理、バッファリング処理が行われ、信号VSQ(ジャイロ出力信号)がフィルタ部110から出力される。この信号VSQの電圧レベルをA/D変換することで、振動子の回転角速度のデジタルデータを得ることができる。   The first and second output signals VS6P and VS6M of the synchronous detection circuit 100 are differentially amplified by the differential amplifier circuit 112. The differentially amplified signal VS7 is subjected to filter processing and buffering processing by a low-pass filter LPF and a buffer circuit BUF, and a signal VSQ (gyro output signal) is output from the filter unit 110. Digital data of the rotational angular velocity of the vibrator can be obtained by A / D converting the voltage level of the signal VSQ.

図14のダブルバランス・ミキサ方式の同期検波回路100によれば、シングルバランス・ミキサ方式の同期検波回路に比べて、ミキサ・ゲインを2倍にできる。従って、同期検波回路100の後段の回路のゲインを例えば1/2にできるため、後段の回路のSNRを改善できる。   According to the double-balanced mixer type synchronous detection circuit 100 of FIG. 14, the mixer gain can be doubled compared to the single-balanced mixer type synchronous detection circuit. Accordingly, since the gain of the subsequent circuit of the synchronous detection circuit 100 can be halved, for example, the SNR of the subsequent circuit can be improved.

特に、振動ジャイロセンサにおいては、ジャイロ信号であるコリオリ力信号の帯域はDCから数100Hzの範囲となる。このため、同期検波回路100の後段の回路(能動素子)の1/fノイズの影響が大きい。従って、ダブルバランス・ミキサ方式を採用して、同期検波回路100の後段の回路のSNRを改善することで、振動ジャイロセンサの全体のSNRを改善できる。   In particular, in a vibration gyro sensor, the band of the Coriolis force signal, which is a gyro signal, is in a range from DC to several hundred Hz. For this reason, the influence of 1 / f noise of the circuit (active element) at the subsequent stage of the synchronous detection circuit 100 is large. Therefore, by adopting the double balance mixer system and improving the SNR of the subsequent circuit of the synchronous detection circuit 100, the overall SNR of the vibration gyro sensor can be improved.

即ち図3(A)〜図3(C)に示すように、同期検波回路100の前段の回路が発生するノイズ(DCオフセット)や機械振動漏れの不要信号については、同期検波及びLPF処理により除去できる。これに対して図3(C)から明らかなように、同期検波回路100の後段の回路が発生する検波後混入ノイズについては、同期検波及びLPF処理によっては除去することができず、残存してしまう。   That is, as shown in FIGS. 3A to 3C, noise (DC offset) generated by a circuit preceding the synchronous detection circuit 100 and unnecessary signals of mechanical vibration leakage are removed by synchronous detection and LPF processing. it can. On the other hand, as apparent from FIG. 3C, the post-detection mixed noise generated by the subsequent circuit of the synchronous detection circuit 100 cannot be removed by the synchronous detection and the LPF process, and remains. End up.

そして、近年、携帯機器への組み込みのためにジャイロセンサが小型化され、振動子10からの検出信号が極めて微弱になってきている。このため、検波後混入ノイズによるシステム全体のSNRの劣化が無視できなくなってきた。そして、従来では、このようなジャイロセンサ等の検出装置に特有のノイズ混入のメカニズムについては、詳細に検討されておらず、スイッチング・ミキサやシングルバランス・ミキサ方式の同期検波回路が用いられていた。   In recent years, gyro sensors have been downsized for incorporation into portable devices, and detection signals from the vibrator 10 have become extremely weak. For this reason, deterioration of SNR of the entire system due to noise mixed after detection cannot be ignored. Conventionally, the mechanism of noise mixing peculiar to such a detection device such as a gyro sensor has not been studied in detail, and a switching mixer or a single balance mixer type synchronous detection circuit has been used. .

この点、ダブルバランス・ミキサ方式を採用してミキサ・ゲインを2倍にできれば、システム全体のゲイン設定において、同期検波回路100の後段の回路を小さなゲインに設定できる。そして、このように後段の回路のゲインを小さく設定できれば、後段の回路が発生する検波後混入ノイズも低減される。この結果、システム全体としてSNRを向上でき、振動子10からの検出信号が極めて微弱である場合にも、所望信号を適切に抽出できるようになる。   In this regard, if the double-balance mixer method is employed to double the mixer gain, the subsequent circuit of the synchronous detection circuit 100 can be set to a small gain in the overall system gain setting. If the gain of the subsequent circuit can be set to be small in this way, the post-detection mixed noise generated by the subsequent circuit is also reduced. As a result, the SNR can be improved as a whole system, and a desired signal can be appropriately extracted even when the detection signal from the vibrator 10 is extremely weak.

なお図14では、差動増幅回路112とLPF(ローパスフィルタ)が別々に設けられている。しかしながら、このような構成にすると、回路の構成要素数が増えるため、増幅器の数が増え、その分だけノイズ源が増えてしまい、SNRの点で不利になる。   In FIG. 14, the differential amplifier circuit 112 and the LPF (low pass filter) are provided separately. However, with such a configuration, the number of circuit components increases, so the number of amplifiers increases, and noise sources increase accordingly, which is disadvantageous in terms of SNR.

この点、図16では、差動増幅回路112に対して、差動アンプの機能とローパスフィルタLPFの機能の両方を持たせている。即ち差動増幅回路112が、第1、第2の差動入力信号VS6P、VS6Mの差動増幅を行う差動アンプとして動作すると共に、LPFとして動作する。例えば1つのオペアンプ(増幅器)を用いて差動アンプとLPFの両方の機能を実現している。このようにすれば、図14に比べて、回路の構成要素数を減らして、増幅器の数を減らすことが可能になるため、ノイズ源の数を減らすことができ、SNRを改善できる。   In this regard, in FIG. 16, the differential amplifier circuit 112 is provided with both the function of a differential amplifier and the function of a low-pass filter LPF. That is, the differential amplifier circuit 112 operates as a differential amplifier that performs differential amplification of the first and second differential input signals VS6P and VS6M, and also operates as an LPF. For example, the functions of both the differential amplifier and the LPF are realized using one operational amplifier (amplifier). In this way, the number of circuit components can be reduced and the number of amplifiers can be reduced as compared with FIG. 14, so that the number of noise sources can be reduced and the SNR can be improved.

図17(A)〜図17(C)に、差動アンプとLPFの両方の機能を実現できる差動増幅回路の第1〜第3の構成例を示す。   17A to 17C show first to third configuration examples of the differential amplifier circuit that can realize the functions of both the differential amplifier and the LPF.

例えば図17(A)のA1に示す部分の回路は、差動アンプとして動作すると共に1次のアクティブのLPFとして動作する。一方、A2に示す部分はパッシブのLPFとして動作する。従って、差動増幅回路の全体としては、差動アンプとして動作すると共に2次のLPFとして動作することになる。   For example, the circuit shown by A1 in FIG. 17A operates as a differential amplifier and also operates as a primary active LPF. On the other hand, the portion indicated by A2 operates as a passive LPF. Therefore, the differential amplifier circuit as a whole operates as a differential amplifier and as a secondary LPF.

一方、図17(B)、図17(C)の差動増幅回路は、差動アンプとして動作すると共に2次のアクティブのLPFとして動作する。この図17(B)、図17(C)の構成の差動増幅回路によれば、図17(A)のようなパッシブのLPF(RH5、CH3)を付加しなくても、2次のLPFを実現できるという特徴がある。従って、2次のLPFを実現する場合に、図17(A)に比べて差動増幅回路の出力インピーダンスを低くできるという利点がある。   On the other hand, the differential amplifier circuits of FIGS. 17B and 17C operate as a differential amplifier and operate as a secondary active LPF. According to the differential amplifier circuit configured as shown in FIGS. 17B and 17C, the secondary LPF can be obtained without adding passive LPFs (RH5, CH3) as shown in FIG. 17A. There is a feature that can be realized. Therefore, when realizing a secondary LPF, there is an advantage that the output impedance of the differential amplifier circuit can be lowered as compared with FIG.

なお図18に示すように、差動増幅回路112の後段に、離散時間型フィルタであるスイッチト・キャパシタ・フィルタSCFを設けてもよい。このSCFは、例えば、振動子の駆動側共振周波数fdと検出側共振周波数fsとの差に対応する離調周波数Δf=|fd−fs|の成分を除去し、所望信号の周波数成分(DC成分)を通過させる周波数特性を有する。即ち連続時間型のローパスフィルタだけでは、このような離調周波数Δfの成分の不要信号の除去が難しいが、急峻な減衰特性を有するSCFによれば、このような離調周波数の除去が可能になる。   As shown in FIG. 18, a switched capacitor filter SCF, which is a discrete time filter, may be provided after the differential amplifier circuit 112. This SCF, for example, removes the component of the detuning frequency Δf = | fd−fs | corresponding to the difference between the drive-side resonance frequency fd and the detection-side resonance frequency fs of the vibrator, and the frequency component (DC component) of the desired signal. ). That is, it is difficult to remove such an unnecessary signal of the component of the detuning frequency Δf only with the continuous time type low-pass filter, but the SCF having a steep attenuation characteristic makes it possible to remove such a detuning frequency. Become.

この場合に、例えば差動増幅回路112のローパスフィルタLPFを、SCFのプリフィルタとして用いるようにしてもよい。即ち差動増幅回路112を、第1、第2の差動入力信号VS6P、VS6Mの差動増幅を行う差動アンプとして動作させると共に、SCF(離散時間型フィルタ)のプリフィルタ(前置フィルタ)として動作させる。   In this case, for example, the low-pass filter LPF of the differential amplifier circuit 112 may be used as an SCF prefilter. That is, the differential amplifier circuit 112 is operated as a differential amplifier that performs differential amplification of the first and second differential input signals VS6P and VS6M, and a prefilter (pre-filter) of an SCF (discrete time filter). To act as.

例えば、差動増幅回路112にプリフィルタの機能を持たせずに、差動増幅回路112とSCFの間に別個のプリフィルタを設ける手法では、回路の構成要素が3つに増えるため、その分だけノイズ源が増えてしまい、SNRが低下する。これに対して、図18に示すように差動増幅回路112を、差動アンプとしてのみならずSCFのプリフィルタ(LPF)としても動作させれば、回路の構成要素が2つで済む。従って、ノイズ源の数を減らすことができ、SNRを向上できる。   For example, in the method of providing a separate prefilter between the differential amplifier circuit 112 and the SCF without providing the differential amplifier circuit 112 with a prefilter function, the number of circuit components increases to three. As a result, the number of noise sources increases, and the SNR decreases. On the other hand, if the differential amplifier circuit 112 is operated not only as a differential amplifier but also as an SCF prefilter (LPF) as shown in FIG. 18, only two components are required. Therefore, the number of noise sources can be reduced and the SNR can be improved.

この場合に、差動増幅回路112のプリフィルタに、温度変化や電圧変化などの環境変化による不要信号のオフセット変動分を除去する周波数特性を持たせてもよい。   In this case, the prefilter of the differential amplifier circuit 112 may have a frequency characteristic that removes an offset variation of an unnecessary signal due to an environmental change such as a temperature change or a voltage change.

即ち環境温度が25℃であれば、図11(A)のようにオフセット調整回路20によるオフセット調整を行うことにより、不要信号の成分が除去されて、現れないようになる。   That is, if the environmental temperature is 25 ° C., the offset adjustment circuit 20 performs the offset adjustment as shown in FIG. 11A, so that unnecessary signal components are removed and do not appear.

しかしながら、環境温度が25℃からずれると、温度変化によるこれらの不要信号のオフセット変動分が、DC、fdの周波数帯域に現れてくる。このような不要信号のオフセット変動分については、ジャイロセンサの製造後の調整工程では除去することができないという問題がある。   However, when the environmental temperature is deviated from 25 ° C., offset fluctuations of these unnecessary signals due to temperature changes appear in the frequency bands of DC and fd. There is a problem that such an offset variation of the unnecessary signal cannot be removed in the adjustment process after manufacturing the gyro sensor.

この点、差動増幅回路112のプリフィルタに、環境変化による不要信号のオフセット変動分を除去する周波数特性を持たせれば、このような問題を解消できる。   In this regard, such a problem can be solved if the pre-filter of the differential amplifier circuit 112 has a frequency characteristic that removes an offset variation of an unnecessary signal due to an environmental change.

6.変形例
図19に本実施形態の検出装置30の第1の変形例を示す。図1では、オフセット調整回路20は、駆動側増幅信号として、正弦波の信号VD2を受けて、オフセット調整信号VOFを生成している。これに対して図19では、オフセット調整回路20は、駆動側増幅信号として、矩形波の同期信号CLKを受けて、オフセット調整信号VOFを生成している。このように駆動側増幅信号は、正弦波であってもよいし、矩形波であってもよい。また例えば駆動信号VDを、駆動側増幅信号としてオフセット調整回路20に入力してもよい。このように、オフセット調整回路20に入力される駆動側増幅信号としては、種々の信号を用いることができる。
6). Modification FIG. 19 shows a first modification of the detection device 30 of the present embodiment. In FIG. 1, the offset adjustment circuit 20 receives a sine wave signal VD2 as a drive side amplification signal and generates an offset adjustment signal VOF. In contrast, in FIG. 19, the offset adjustment circuit 20 receives the rectangular wave synchronization signal CLK as the drive side amplification signal and generates the offset adjustment signal VOF. As described above, the drive side amplification signal may be a sine wave or a rectangular wave. Further, for example, the drive signal VD may be input to the offset adjustment circuit 20 as a drive side amplification signal. As described above, various signals can be used as the drive-side amplification signal input to the offset adjustment circuit 20.

図20に本実施形態の検出装置30の第2の変形例を示す。図20では、検出回路60は、同期検波回路100の前段側に設けられ、ゲインを可変に制御して感度(出力電圧の単位角速度当たりの変化量)の調整を行う感度調整回路80を含む。そして検出側増幅信号VS3は、感度調整回路80による感度調整前の信号となり、オフセット調整回路20は、感度調整前の検出側増幅信号VS3に対して、オフセット調整信号VOFを合成している。そして合成後の信号VS4が、同期検波回路100に入力される。このように、オフセット調整回路20からのオフセット調整信号VOFの合成対象となる検出側増幅信号としては、種々の信号を用いることができる。   FIG. 20 shows a second modification of the detection device 30 of the present embodiment. In FIG. 20, the detection circuit 60 includes a sensitivity adjustment circuit 80 that is provided on the upstream side of the synchronous detection circuit 100 and adjusts the sensitivity (change amount per unit angular velocity of the output voltage) by variably controlling the gain. The detection side amplification signal VS3 becomes a signal before sensitivity adjustment by the sensitivity adjustment circuit 80, and the offset adjustment circuit 20 synthesizes the offset adjustment signal VOF with the detection side amplification signal VS3 before sensitivity adjustment. The synthesized signal VS4 is input to the synchronous detection circuit 100. As described above, various signals can be used as the detection side amplification signal to be combined with the offset adjustment signal VOF from the offset adjustment circuit 20.

図20に示すように、感度調整前の信号にオフセット調整信号VOFを合成すれば、感度調整回路80には、不要信号が除去された信号が入力されるようになる。従って、感度調整回路80のオペアンプが過入力により飽和動作状態になり、出力がオーバフローしてしまうなどの事態を防止できる。   As shown in FIG. 20, if the offset adjustment signal VOF is synthesized with the signal before sensitivity adjustment, the sensitivity adjustment circuit 80 receives the signal from which unnecessary signals have been removed. Therefore, it is possible to prevent a situation in which the operational amplifier of the sensitivity adjustment circuit 80 is saturated due to excessive input and the output overflows.

また図20に示すように、同期検波回路100の前段側に感度調整回路80を設ければ、DC信号ではなく、周波数fdの信号の状態で感度調整が行われるようになる。従って、周波数が高いほど小さくなるフリッカノイズ(1/fノイズ)の悪影響を最小限に抑えることができる。また感度調整回路80自体に発生したノイズは、同期検波によりfdの周波数帯域に現れ、フィルタ部110により除去できる。従って、感度調整回路80自体に発生したノイズの悪影響も低減できる。更に、フィルタ部110の後段側に感度調整回路を設ける手法に比べて、感度調整回路80の前段側の回路ブロックの数が減るため、これらの回路ブロックのノイズを感度調整回路80が増幅することによるSNRの劣化を、最小限に抑えることができる。   Also, as shown in FIG. 20, if a sensitivity adjustment circuit 80 is provided on the upstream side of the synchronous detection circuit 100, sensitivity adjustment is performed in the state of a signal of frequency fd instead of a DC signal. Therefore, the adverse effect of flicker noise (1 / f noise) that decreases as the frequency increases can be minimized. Noise generated in the sensitivity adjustment circuit 80 itself appears in the fd frequency band by synchronous detection and can be removed by the filter unit 110. Therefore, the adverse effect of noise generated in the sensitivity adjustment circuit 80 itself can be reduced. Furthermore, since the number of circuit blocks on the front stage side of the sensitivity adjustment circuit 80 is reduced as compared with the method of providing the sensitivity adjustment circuit on the rear stage side of the filter unit 110, the sensitivity adjustment circuit 80 amplifies the noise of these circuit blocks. SNR degradation due to can be minimized.

図21(A)、図21(B)に感度調整回路(Programmable Gain Amp)80の構成例を示す。図21(A)は非反転増幅型の例である。図21(A)の感度調整回路80は、出力ノードND3と基準電源電圧AGND(第1の電源電圧)のノードの間に設けられる可変抵抗RD1、RD2を含む。また、その非反転入力端子(+)に入力ノードND1が接続され、その反転入力端子(−)に可変抵抗RD1、RD2の出力タップQT(ノードND2)が接続されるオペアンプOPD1を含む。   FIGS. 21A and 21B show a configuration example of a sensitivity adjustment circuit (Programmable Gain Amp) 80. FIG. FIG. 21A shows a non-inverting amplification type example. The sensitivity adjustment circuit 80 in FIG. 21A includes variable resistors RD1 and RD2 provided between the output node ND3 and a node of the reference power supply voltage AGND (first power supply voltage). In addition, the input node ND1 is connected to the non-inverting input terminal (+), and the operational amplifier OPD1 is connected to the inverting input terminal (−) of the output tap QT (node ND2) of the variable resistors RD1 and RD2.

図21(A)では、出力ノードND3と出力タップQTの間の可変抵抗RD2の抵抗値と、出力タップQTとAGNDのノードの間の可変抵抗RD1の抵抗値が、感度調整データDPGAに基づいて可変に制御される。これにより、感度調整回路80のゲインが調整されて、感度調整が行われる。   In FIG. 21A, the resistance value of the variable resistor RD2 between the output node ND3 and the output tap QT and the resistance value of the variable resistor RD1 between the node of the output tap QT and AGND are based on the sensitivity adjustment data DPGA. Variablely controlled. Thereby, the gain of the sensitivity adjustment circuit 80 is adjusted, and sensitivity adjustment is performed.

例えば抵抗RD1、RD2の抵抗値をR1、R2とすると、PGAである感度調整回路80のゲインはG=(R1+R2)/R1になる。このようにオペアンプOPD1は、可変抵抗RD1、RD2の抵抗値(抵抗比)で決まるゲインで信号を増幅する。   For example, assuming that the resistance values of the resistors RD1 and RD2 are R1 and R2, the gain of the sensitivity adjustment circuit 80 which is a PGA is G = (R1 + R2) / R1. Thus, the operational amplifier OPD1 amplifies the signal with a gain determined by the resistance values (resistance ratios) of the variable resistors RD1 and RD2.

図21(B)は反転増幅型の例である。図21(B)の感度調整回路80は、入力ノードND4とノードND5の間に設けられる可変抵抗RD3と、ノードND5と出力ノードND6の間に設けられる可変抵抗RD4を含む。また、その反転入力端子にノードND5が接続され、その非反転入力端子に電源電圧AGNDのノードが接続されるオペアンプOPD2を含む。図21(B)では、可変抵抗RD3、RD4の抵抗値をR3、R4とすると、感度調整回路80のゲインはG=−R4/R3になる。   FIG. 21B shows an example of an inverting amplification type. 21B includes a variable resistor RD3 provided between the input node ND4 and the node ND5, and a variable resistor RD4 provided between the node ND5 and the output node ND6. Further, it includes an operational amplifier OPD2 whose node ND5 is connected to its inverting input terminal and whose node of power supply voltage AGND is connected to its non-inverting input terminal. In FIG. 21B, when the resistance values of the variable resistors RD3 and RD4 are R3 and R4, the gain of the sensitivity adjustment circuit 80 is G = −R4 / R3.

図22(A)、図22(B)に、感度調整回路80の他の構成例を示す。図22(A)は非反転増幅型の例であり、図22(B)は反転増幅型の例である。図22(A)、図22(B)では、感度調整回路80が、可変ゲインアンプ(PGA)として動作すると共にハイパスフィルタとして動作する。またアクティブフィルタであるハイパスフィルタと可変ゲインアンプとで、オペアンプが共用される。   FIGS. 22A and 22B show another configuration example of the sensitivity adjustment circuit 80. FIG. FIG. 22A shows a non-inverting amplification type example, and FIG. 22B shows an inverting amplification type example. In FIGS. 22A and 22B, the sensitivity adjustment circuit 80 operates as a variable gain amplifier (PGA) and as a high-pass filter. An operational amplifier is shared by the high-pass filter, which is an active filter, and the variable gain amplifier.

図22(A)では、出力ノードND11と出力タップQTの間の可変抵抗RD7の抵抗値と、出力タップQTとAGNDのノードの間の可変抵抗RD6の抵抗値が、感度の調整データDPGAに基づいて可変に制御される。これにより、感度調整回路80のゲインが調整されて、感度調整が行われる。例えば可変抵抗RD6、RD7の抵抗値をR6、R7とすると、PGAである感度調整回路80のゲインはG=(R6+R7)/R6になる。一方、図22(B)では、可変抵抗RD8、RD9の抵抗値をR8、R9とすると、感度調整回路80のゲインはG=−R9/R8になる。   In FIG. 22A, the resistance value of the variable resistor RD7 between the output node ND11 and the output tap QT and the resistance value of the variable resistor RD6 between the output tap QT and the node of AGND are based on the sensitivity adjustment data DPGA. Are variably controlled. Thereby, the gain of the sensitivity adjustment circuit 80 is adjusted, and sensitivity adjustment is performed. For example, when the resistance values of the variable resistors RD6 and RD7 are R6 and R7, the gain of the sensitivity adjustment circuit 80 which is PGA is G = (R6 + R7) / R6. On the other hand, in FIG. 22B, when the resistance values of the variable resistors RD8 and RD9 are R8 and R9, the gain of the sensitivity adjustment circuit 80 is G = −R9 / R8.

図21(A)〜図22(B)の感度調整回路80を用いた感度調整は、具体的には以下のように実現する。まずジャイロセンサの製造後に検出装置30の出力電圧VQをモニタする。そして、例えばジャイロセンサを静止状態から所与の回転角速度で回転させ、その時の出力電圧VQの変化量(図7の直線の傾き)である感度を求める。そして求められた感度を、基準感度に一致させるための調整データDPGAを、図示しない不揮発性メモリ等に書き込む。すると感度調整回路80は、検出装置30の感度が基準感度に一致するように、上記の調整データDPGAに基づいて、オペアンプのゲインを調整するようになる。   The sensitivity adjustment using the sensitivity adjustment circuit 80 in FIGS. 21A to 22B is specifically realized as follows. First, after the manufacture of the gyro sensor, the output voltage VQ of the detection device 30 is monitored. Then, for example, the gyro sensor is rotated from a stationary state at a given rotational angular velocity, and the sensitivity that is the amount of change in the output voltage VQ at that time (straight line in FIG. 7) is obtained. Then, adjustment data DPGA for making the obtained sensitivity coincide with the reference sensitivity is written in a non-illustrated nonvolatile memory or the like. Then, the sensitivity adjustment circuit 80 adjusts the gain of the operational amplifier based on the adjustment data DPGA so that the sensitivity of the detection device 30 matches the reference sensitivity.

また図22(A)、図22(B)の感度調整回路80は、可変ゲインアンプとして動作すると共に、例えばハイパスフィルタとして動作する。具体的には図22(A)では、キャパシタCD1、抵抗RD5、オペアンプOPD3により、ハイパスのアクティブフィルタが構成される。即ちオペアンプOPD3は、キャパシタCD1、抵抗RD5で構成されるハイパスフィルタのバッファとして機能する。また、可変抵抗RD6、RD7、オペアンプOPD3により、可変ゲインアンプが構成される。即ち図22(A)では、オペアンプOPD3が、ハイパスのアクティブフィルタと可変ゲインアンプとで共用されている。   22A and 22B operates as a variable gain amplifier and, for example, operates as a high-pass filter. Specifically, in FIG. 22A, a capacitor CD1, a resistor RD5, and an operational amplifier OPD3 constitute a high-pass active filter. That is, the operational amplifier OPD3 functions as a buffer for a high-pass filter including the capacitor CD1 and the resistor RD5. The variable resistors RD6 and RD7 and the operational amplifier OPD3 constitute a variable gain amplifier. That is, in FIG. 22A, the operational amplifier OPD3 is shared by the high-pass active filter and the variable gain amplifier.

一方、図22(B)では、抵抗RD8、キャパシタCD2、抵抗RD9、オペアンプOPD4により、ハイパスのアクティブフィルタが構成される。また抵抗RD8、可変抵抗RD9、オペアンプOPD4により、可変ゲインアンプが構成される。即ち図22(B)では、オペアンプOPD4が、ハイパスのアクティブフィルタと可変ゲインアンプとで共用されている。   On the other hand, in FIG. 22B, the resistor RD8, the capacitor CD2, the resistor RD9, and the operational amplifier OPD4 constitute a high-pass active filter. The resistor RD8, the variable resistor RD9, and the operational amplifier OPD4 constitute a variable gain amplifier. That is, in FIG. 22B, the operational amplifier OPD4 is shared by the high-pass active filter and the variable gain amplifier.

感度調整回路80をハイパスフィルタとして動作させれば、DC成分をカットでき、可変ゲインアンプ(PGA)によりDC信号が増幅されてしまう事態を防止できる。従って、感度調整回路80の可変ゲインアンプや後段側のオペアンプ(例えば同期検波回路のオペアンプ)が、過入力により飽和動作状態になり、出力がオーバフローしてしまうなどの事態を防止できる。またこのハイパスフィルタによりDCノイズも除去でき、SNRの向上を図ることも可能になる。   If the sensitivity adjustment circuit 80 is operated as a high-pass filter, the DC component can be cut, and the situation where the DC signal is amplified by the variable gain amplifier (PGA) can be prevented. Therefore, it is possible to prevent a situation in which the variable gain amplifier of the sensitivity adjustment circuit 80 and the operational amplifier on the rear stage side (for example, the operational amplifier of the synchronous detection circuit) are saturated due to excessive input and the output overflows. In addition, DC noise can be removed by this high-pass filter, and the SNR can be improved.

また図22(A)、図22(B)では、ハイパスのアクティブフィルタと可変ゲインアンプとでオペアンプが共用される。従って、アクティブフィルタ用のオペアンプと可変ゲインアンプ用のオペアンプを別々に設ける場合に比べて、オペアンプの個数を減らすことができる。従って、回路の小規模化を図れると共に、ノイズ源となる回路ブロックの数も減るため、SNRを向上できる。   In FIGS. 22A and 22B, an operational amplifier is shared by the high-pass active filter and the variable gain amplifier. Therefore, the number of operational amplifiers can be reduced as compared with the case where an operational amplifier for an active filter and an operational amplifier for a variable gain amplifier are provided separately. Therefore, it is possible to reduce the circuit scale and reduce the number of circuit blocks serving as noise sources, thereby improving the SNR.

7.電子機器
図23に本実施形態の検出装置30を含むジャイロセンサ510(広義にはセンサ)と、ジャイロセンサ510を含む電子機器500の構成例を示す。なお電子機器500、ジャイロセンサ510は図23の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器500としては、デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、携帯型情報端末等の種々のものが考えられる。
7). Electronic Device FIG. 23 shows a configuration example of a gyro sensor 510 (sensor in a broad sense) including the detection device 30 of this embodiment and an electronic device 500 including the gyro sensor 510. Note that the electronic device 500 and the gyro sensor 510 are not limited to the configuration in FIG. 23, and various modifications such as omitting some of the components or adding other components are possible. In addition, as the electronic device 500 of the present embodiment, various devices such as a digital camera, a video camera, a mobile phone, a car navigation system, a robot, a game machine, and a portable information terminal can be considered.

電子機器500はジャイロセンサ510と処理部520を含む。またメモリ530、操作部540、表示部550を含むことができる。処理部(CPU、MPU等)520はジャイロセンサ510等の制御や電子機器500の全体制御を行う。また処理部520は、ジャイロセンサ510により検出された角速度情報(物理量)に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、GPS自律航法などのための処理を行う。メモリ(ROM、RAM等)530は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部540はユーザが電子機器500を操作するためのものであり、表示部550は種々の情報をユーザに表示する。本実施形態の検出装置30によれば、電子機器500に組み込まれるジャイロセンサ510として、小型のセンサを採用できる。これにより、電子機器500のコンパクト化、低コスト化を実現できる。   Electronic device 500 includes a gyro sensor 510 and a processing unit 520. Further, a memory 530, an operation unit 540, and a display unit 550 can be included. A processing unit (CPU, MPU, etc.) 520 performs control of the gyro sensor 510 and the like and overall control of the electronic device 500. The processing unit 520 performs processing based on angular velocity information (physical quantity) detected by the gyro sensor 510. For example, processing for camera shake correction, posture control, GPS autonomous navigation, and the like is performed based on the angular velocity information. A memory (ROM, RAM, etc.) 530 stores a control program and various data, and functions as a work area and a data storage area. The operation unit 540 is for the user to operate the electronic device 500, and the display unit 550 displays various information to the user. According to the detection device 30 of the present embodiment, a small sensor can be adopted as the gyro sensor 510 incorporated in the electronic apparatus 500. Thereby, the electronic device 500 can be reduced in size and cost.

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(物理量トランスデューサ、センサ、離散時間型フィルタ等)と共に記載された用語(振動子、ジャイロセンサ、SCF等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また振動子の構造、検出装置やセンサや電子機器の構成も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。またオフセット調整回路、駆動回路、検出回路の構成、動作も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。   Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention. For example, in the specification or the drawings, terms (vibrators, gyro sensors, SCFs, etc.) described at least once together with different terms (physical quantity transducers, sensors, discrete time filters, etc.) in a broader sense or synonymous The different terms can be used anywhere in the drawing. Further, the structure of the vibrator, the configuration of the detection device, the sensor, and the electronic device are not limited to those described in the present embodiment, and various modifications can be made. Further, the configurations and operations of the offset adjustment circuit, the drive circuit, and the detection circuit are not limited to those described in the present embodiment, and various modifications can be made.

本実施形態の検出装置の構成例。The structural example of the detection apparatus of this embodiment. 図2(A)、図2(B)は振動子の説明図。2A and 2B are explanatory diagrams of the vibrator. 図3(A)〜図3(C)は周波数スペクトラムの説明図。3A to 3C are explanatory diagrams of the frequency spectrum. 比較例のオフセット調整回路の構成例。6 is a configuration example of an offset adjustment circuit of a comparative example. 図5(A)〜図5(C)は増幅回路、Q/V(I/V)変換回路、差動増幅回路の構成例。5A to 5C are configuration examples of an amplifier circuit, a Q / V (I / V) conversion circuit, and a differential amplifier circuit. 図6(A)、図6(B)はQ/V変換回路、I/V変換回路の周波数特性。6A and 6B show frequency characteristics of the Q / V conversion circuit and the I / V conversion circuit. 本実施形態のオフセット調整手法を説明するための複素数平面図。The complex number top view for demonstrating the offset adjustment method of this embodiment. 本実施形態のオフセット調整手法を説明するための複素数平面図。The complex number top view for demonstrating the offset adjustment method of this embodiment. 図9(A)〜図9(D)はオフセット調整回路の構成例。9A to 9D show configuration examples of the offset adjustment circuit. 図10(A)、図10(B)は移相回路の周波数特性。10A and 10B show frequency characteristics of the phase shift circuit. 図11(A)、図11(B)は、オフセット調整の説明図。11A and 11B are explanatory diagrams of offset adjustment. シングルバランス・ミキサ方式の同期検波回路の構成例。Configuration example of a single balanced mixer type synchronous detection circuit. シングルバランス・ミキサ方式の場合の信号波形例。Signal waveform example for single balance mixer method. ダブルバランス・ミキサ方式の同期検波回路の構成例。Configuration example of double-balance mixer type synchronous detection circuit. ダブルバランス・ミキサ方式の場合の信号波形例。Signal waveform example for the double balance mixer method. 差動増幅回路を差動アンプ及びLPFとして動作させる場合の構成例。A configuration example in the case where a differential amplifier circuit is operated as a differential amplifier and an LPF. 図17(A)〜図17(C)は差動増幅回路の構成例。FIG. 17A to FIG. 17C are configuration examples of a differential amplifier circuit. 差動増幅回路をSCFのプリフィルタとして動作させる場合の構成例。6 is a configuration example when a differential amplifier circuit is operated as an SCF prefilter. 本実施形態の第1の変形例。The 1st modification of this embodiment. 本実施形態の第2の変形例。The 2nd modification of this embodiment. 図21(A)、図21(B)は感度調整回路の構成例。21A and 21B show configuration examples of the sensitivity adjustment circuit. 図22(A)、図22(B)は感度調整回路の構成例。22A and 22B show configuration examples of the sensitivity adjustment circuit. 電子機器、ジャイロセンサの構成例。Configuration examples of electronic devices and gyro sensors.

符号の説明Explanation of symbols

2、4 駆動端子、6、8 検出端子、10 振動子、11、12 駆動側振動子、
16、17 検出側振動子、20 オフセット調整回路、21 合成部、
22 位相反転切替回路、24 移相回路、30 検出装置、40 駆動回路、
42 増幅回路、43 I/V変換回路、44 AGC回路、46 2値化回路、
60 検出回路、70 増幅回路、72、74 Q/V変換回路、76 差動増幅回路、
80 感度調整回路、100 同期検波回路、110 フィルタ部、
112 差動増幅回路、500 電子機器、510 ジャイロセンサ、
520 処理部、530 メモリ、540 操作部、550 表示部
2, 4 drive terminals, 6, 8 detection terminals, 10 vibrators, 11, 12 drive side vibrators,
16, 17 Detection-side vibrator, 20 Offset adjustment circuit, 21 Synthesizer,
22 phase inversion switching circuit, 24 phase shift circuit, 30 detector, 40 drive circuit,
42 amplifier circuit, 43 I / V conversion circuit, 44 AGC circuit, 46 binarization circuit,
60 detection circuit, 70 amplification circuit, 72, 74 Q / V conversion circuit, 76 differential amplification circuit,
80 sensitivity adjustment circuit, 100 synchronous detection circuit, 110 filter unit,
112 differential amplifier circuit, 500 electronic device, 510 gyro sensor,
520 processing unit, 530 memory, 540 operation unit, 550 display unit

Claims (12)

駆動信号を出力して物理量トランスデューサを駆動し、前記物理量トランスデューサからフィードバック信号を受ける駆動回路と、
前記物理量トランスデューサから検出信号を受け、前記検出信号から所望信号を検出する検出回路と、
オフセットの調整処理を行うオフセット調整回路とを含み、
前記駆動回路は、
前記物理量トランスデューサからの前記フィードバック信号を増幅する駆動側増幅回路を含み、
前記検出回路は、
前記物理量トランスデューサからの前記検出信号を増幅する検出側増幅回路と、
前記検出側増幅回路の後段に設けられ、信号の加算又は減算を行う合成部と
前記駆動回路からの同期信号に基づいて、ダブルバランス・ミキサ方式で同期検波を行う同期検波回路と、
前記同期検波回路の後段側に設けられるフィルタ部とを含み、
前記オフセット調整回路は、
前記駆動側増幅回路により増幅された後の信号である駆動側増幅信号を前記駆動回路から受け、前記駆動側増幅信号と周波数が同一のオフセット調整信号を、前記合成部に出力し、
前記駆動信号の電流ベクトルの方向を実軸の正方向とする複素数平面において、前記検出信号に含まれる不要信号の電圧ベクトルを、前記駆動側増幅信号の電圧ベクトルに平行な軸に投影した成分をオフセット信号の電圧とした場合に、
前記合成部は、
前記検出側増幅回路により増幅された後の信号であって前記同期検波回路による同期検波前の検出側増幅信号に対して、前記オフセット信号の電圧に応じた前記オフセット調整信号を加算又は減算し、
前記フィルタ部は、
前記同期検波回路からの第1、第2の出力信号が、第1、第2の差動入力信号として入力される差動増幅回路を含むことを特徴とする検出装置。
A drive circuit that outputs a drive signal to drive the physical quantity transducer and receives a feedback signal from the physical quantity transducer;
A detection circuit that receives a detection signal from the physical quantity transducer and detects a desired signal from the detection signal;
An offset adjustment circuit for performing an offset adjustment process,
The drive circuit is
A drive side amplification circuit for amplifying the feedback signal from the physical quantity transducer;
The detection circuit includes:
A detection side amplification circuit for amplifying the detection signal from the physical quantity transducer;
A synthesizer that is provided at a subsequent stage of the detection side amplification circuit and performs addition or subtraction of a signal ;
Based on the synchronous signal from the drive circuit, a synchronous detection circuit that performs synchronous detection in a double balance mixer system,
Including a filter unit provided on a subsequent stage side of the synchronous detection circuit ,
The offset adjustment circuit includes:
A drive side amplified signal that is a signal after being amplified by the drive side amplifier circuit is received from the drive circuit, and an offset adjustment signal having the same frequency as the drive side amplified signal is output to the combining unit,
A component obtained by projecting a voltage vector of an unnecessary signal included in the detection signal onto an axis parallel to the voltage vector of the drive-side amplification signal in a complex plane having a current vector direction of the drive signal as a positive direction of a real axis. When the voltage of the offset signal is
The synthesis unit is
The signal after being amplified by the detection side amplification circuit and before the synchronous detection by the synchronous detection circuit is added to or subtracted from the offset adjustment signal according to the voltage of the offset signal,
The filter unit is
A detection apparatus comprising: a differential amplifier circuit in which first and second output signals from the synchronous detection circuit are input as first and second differential input signals .
請求項1において、
前記駆動回路の前記駆動側増幅回路は、
前記物理量トランスデューサからの前記フィードバック信号の増幅を行うための電流/電圧変換回路を含み、
前記検出回路の前記検出側増幅回路は、
前記物理量トランスデューサからの前記検出信号の増幅を行うための電荷/電圧変換回路を含み、
前記オフセット調整回路は、
前記電流/電圧変換回路により第1の角度だけ移相された前記駆動側増幅信号を受けて、前記オフセット調整信号を出力し、
前記合成部は、
前記電荷/電圧変換回路により第2の角度だけ移相された前記検出側増幅信号に対して、前記オフセット調整信号を加算又は減算することを特徴とする検出装置。
In claim 1,
The drive side amplifier circuit of the drive circuit is:
A current / voltage conversion circuit for amplifying the feedback signal from the physical quantity transducer;
The detection side amplification circuit of the detection circuit is:
A charge / voltage conversion circuit for amplifying the detection signal from the physical quantity transducer;
The offset adjustment circuit includes:
Receiving the drive side amplification signal phase-shifted by a first angle by the current / voltage conversion circuit, and outputting the offset adjustment signal;
The synthesis unit is
A detection apparatus, wherein the offset adjustment signal is added to or subtracted from the detection-side amplified signal phase-shifted by a second angle by the charge / voltage conversion circuit.
請求項1又は2において、
前記合成部は、
前記オフセット信号の電圧が正の電圧レベルである場合には、負の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して加算又は減算し、前記オフセット信号の電圧が負の電圧レベルである場合には、正の電圧レベルの前記オフセット調整信号を前記検出側増幅信号に対して加算又は減算することを特徴とする検出装置。
In claim 1 or 2,
The synthesis unit is
When the voltage of the offset signal is a positive voltage level, the offset adjustment signal having a negative voltage level is added to or subtracted from the detection side amplification signal, and the voltage of the offset signal is set to a negative voltage level. In some cases, the detection apparatus is characterized in that the offset adjustment signal having a positive voltage level is added to or subtracted from the detection side amplification signal.
請求項1乃至3のいずれかにおいて、
前記オフセット調整回路は、
オフセットの調整データに基づいて、前記駆動側増幅信号に対する前記オフセット調整信号のゲインを制御するゲイン制御回路を含むことを特徴とする検出装置。
In any one of Claims 1 thru | or 3,
The offset adjustment circuit includes:
A detection apparatus comprising: a gain control circuit that controls a gain of the offset adjustment signal with respect to the drive-side amplification signal based on offset adjustment data.
請求項1乃至4のいずれかにおいて、
前記オフセット調整回路は、
前記オフセット調整信号の位相の反転、非反転を切り替える位相反転切替回路を含むことを特徴とする検出装置。
In any one of Claims 1 thru | or 4,
The offset adjustment circuit includes:
A detection apparatus comprising: a phase inversion switching circuit for switching inversion and non-inversion of the phase of the offset adjustment signal.
請求項1乃至5のいずれかにおいて、
前記オフセット調整回路は、
離散時間型フィルタにより構成され、前記オフセット調整信号の位相を変化させる移相回路を含むことを特徴とする検出装置。
In any one of Claims 1 thru | or 5,
The offset adjustment circuit includes:
A detection apparatus comprising a phase shift circuit configured by a discrete-time filter and changing a phase of the offset adjustment signal.
請求項1乃至6のいずれかにおいて、
前記同期検波回路は、
前記同期信号が第1の電圧レベルとなる第1の期間では、前記増幅回路により増幅された第1の信号に対応する信号を、前記第1の出力信号として出力し、前記第1の信号の反転信号となる第2の信号に対応する信号を、前記第2の出力信号として出力し、
前記同期信号が第2の電圧レベルとなる第2の期間では、前記第2の信号に対応する信号を、前記第1の出力信号として出力し、前記第1の信号に対応する信号を、前記第2の出力信号として出力することを特徴とする検出装置。
In any one of Claims 1 thru | or 6 .
The synchronous detection circuit is
The synchronization signal is in the first period to be the first voltage level, a signal corresponding to the first signal amplified by the amplifying circuit, and output as the first output signal, said first signal a signal corresponding to the second signal is an inverted signal is output as the second output signal,
In the second period in which the synchronization signal is at the second voltage level, the signal corresponding to the second signal is output as the first output signal, and the signal corresponding to the first signal is A detection apparatus that outputs the second output signal.
請求項1乃至7のいずれかにおいて、
前記差動増幅回路は、
前記第1、第2の差動入力信号の差動増幅を行う差動アンプとして動作すると共にローパスフィルタとして動作することを特徴とする検出装置。
In any one of Claims 1 thru | or 7 ,
The differential amplifier circuit is:
A detection apparatus that operates as a differential amplifier that differentially amplifies the first and second differential input signals and operates as a low-pass filter.
請求項1乃至8のいずれかにおいて、
前記検出回路は、
前記同期検波回路の前段側に設けられ、ゲインを可変に制御して感度調整を行う感度調整回路を含み、
前記検出側増幅信号は、前記感度調整回路による感度調整前の信号であり、
前記合成部は、
感度調整前の前記検出側増幅信号に対して前記オフセット調整信号を加算又は減算することを特徴とする検出装置。
In any one of Claims 1 thru | or 8 .
The detection circuit includes:
A sensitivity adjustment circuit that is provided on the front side of the synchronous detection circuit and adjusts the sensitivity by variably controlling the gain;
The detection side amplified signal is a signal before sensitivity adjustment by the sensitivity adjustment circuit,
The synthesis unit is
A detection apparatus, wherein the offset adjustment signal is added to or subtracted from the detection side amplified signal before sensitivity adjustment.
請求項1乃至のいずれかにおいて、
前記物理量トランスデューサは振動ジャイロであることを特徴とする検出装置。
In any one of Claims 1 thru | or 9 ,
The physical quantity transducer is a vibrating gyroscope.
請求項1乃至10のいずれかに記載の検出装置と、
前記物理量トランスデューサと、
を含むことを特徴とするセンサ。
The detection device according to any one of claims 1 to 10 ,
The physical quantity transducer;
A sensor comprising:
請求項11に記載のセンサと、
前記センサの検出情報に基づいて処理を行う処理部と、
を含むことを特徴とする電子機器。
A sensor according to claim 11 ;
A processing unit that performs processing based on detection information of the sensor;
An electronic device comprising:
JP2006249136A 2006-09-14 2006-09-14 Detection device, sensor and electronic device Expired - Fee Related JP5181449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006249136A JP5181449B2 (en) 2006-09-14 2006-09-14 Detection device, sensor and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006249136A JP5181449B2 (en) 2006-09-14 2006-09-14 Detection device, sensor and electronic device

Publications (2)

Publication Number Publication Date
JP2008070229A JP2008070229A (en) 2008-03-27
JP5181449B2 true JP5181449B2 (en) 2013-04-10

Family

ID=39291937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249136A Expired - Fee Related JP5181449B2 (en) 2006-09-14 2006-09-14 Detection device, sensor and electronic device

Country Status (1)

Country Link
JP (1) JP5181449B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022053337A1 (en) * 2020-09-09 2022-03-17 Robert Bosch Gmbh Sensor system and method for compensating for an offset of a rotational rate signal

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261915B2 (en) * 2006-10-18 2013-08-14 セイコーエプソン株式会社 Detection device, gyro sensor, electronic device, and detection device adjustment method
JP2010185714A (en) * 2009-02-10 2010-08-26 Panasonic Corp System and device for physical quantity sensor
JP5423413B2 (en) * 2009-05-29 2014-02-19 ソニー株式会社 Angular velocity sensor, angular velocity signal amplification circuit, electronic device, camera shake correction device, angular velocity signal amplification method, and camera shake correction method
JP5660301B2 (en) * 2010-10-18 2015-01-28 セイコーエプソン株式会社 Detection circuit, physical quantity measuring device
JP6009142B2 (en) * 2010-12-02 2016-10-19 ソニーセミコンダクタソリューションズ株式会社 Vibration type gyro sensor and circuit for vibration type gyro
JP2012189610A (en) * 2012-06-04 2012-10-04 Seiko Epson Corp Detecting device, gyro sensor, electronic equipment and adjusting method for detecting device
JP6972845B2 (en) * 2017-09-28 2021-11-24 セイコーエプソン株式会社 Physical quantity measuring devices, electronic devices and mobile objects

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156312A (en) * 1989-11-15 1991-07-04 Nippondenso Co Ltd Oscillating type angular velocity detecting apparatus
US5052808A (en) * 1990-02-15 1991-10-01 Litton Systems, Inc. Method and apparatus for interferometric rotation sensor phase modulation, intensity demodulation, and control
US5383362A (en) * 1993-02-01 1995-01-24 General Motors Corporation Control for vibratory gyroscope
JP3381229B2 (en) * 1995-07-19 2003-02-24 ソニー株式会社 Angular velocity sensor device, offset error removing method, camera-integrated video tape recorder, and moving object position recognition device
JPH10281773A (en) * 1997-04-02 1998-10-23 Yukiharu Watanabe True direction detector employing vibration gyro sensor
JPH1144540A (en) * 1997-07-25 1999-02-16 Denso Corp Vibration-type angular velocity sensor
JP3116894B2 (en) * 1998-03-27 2000-12-11 ヤマハ株式会社 Electronic musical instrument
WO2001027559A2 (en) * 1999-10-13 2001-04-19 Analog Devices, Inc. Feedback mechanism for rate gyroscopes
DE10107547A1 (en) * 2001-02-17 2002-08-29 Bosch Gmbh Robert Method and device for synchronous modulation of multiply modulated signals
JP4058283B2 (en) * 2002-03-22 2008-03-05 株式会社リコー Vibration detector
JP2004279101A (en) * 2003-03-13 2004-10-07 Denso Corp Oscillatory type angular velocity sensor
DE10317158B4 (en) * 2003-04-14 2007-05-10 Litef Gmbh Method for determining a zero error in a Coriolis gyro
JP4645013B2 (en) * 2003-10-03 2011-03-09 パナソニック株式会社 Acceleration sensor and composite sensor using the same
WO2005068939A1 (en) * 2004-01-20 2005-07-28 Ngk Insulators, Ltd. Detection circuit, detection method, and physical amount measurement device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022053337A1 (en) * 2020-09-09 2022-03-17 Robert Bosch Gmbh Sensor system and method for compensating for an offset of a rotational rate signal

Also Published As

Publication number Publication date
JP2008070229A (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP4396725B2 (en) Detection device, gyro sensor, and electronic device
JP5181449B2 (en) Detection device, sensor and electronic device
JP5055904B2 (en) Detection device, sensor and electronic device
JP5286676B2 (en) Detection device, sensor and electronic device
JP6303411B2 (en) Detection device, sensor, electronic device, and moving object
JP4449972B2 (en) Detection device, sensor and electronic device
JP5638419B2 (en) Signal processing circuit, physical quantity detection device, angular velocity detection device, integrated circuit device, and electronic apparatus
JP2008209182A (en) Detection apparatus, sensor, and electronic apparatus
CN104061923B (en) Detection device, sensor, electronic equipment and moving body
JP5018028B2 (en) Reference voltage supply circuit, analog circuit and electronic equipment
JP2007327943A (en) Detection apparatus, gyro sensor, and electronic apparatus
JP4337866B2 (en) Analog circuit, electronic equipment and operational amplifier
JP6500522B2 (en) Circuit device, physical quantity detection device, electronic device and moving body
JP2008122186A (en) Detection device, sensor and electronic apparatus
JP6307840B2 (en) Detection device, sensor, electronic device, and moving object
CN104061924A (en) Detection Device, Sensor, Electronic Apparatus, And Moving Object
JP2008122122A (en) Detection device, gyro sensor and electronic apparatus
JP2008014932A (en) Detection device, gyro sensor, and electronic apparatus
JP2007327944A (en) Detection apparatus, gyro sensor, and electronic apparatus
JP6492949B2 (en) Circuit device, physical quantity detection device, electronic device, and moving object
US20140290361A1 (en) Apparatus for driving gyroscope sensor
JP2008101974A (en) Detector, gyro-sensor, and electronic apparatus
JP5261915B2 (en) Detection device, gyro sensor, electronic device, and detection device adjustment method
JP2008216187A (en) Detection device, gyro sensor, electronic device, and semiconductor equipment
JP2012189610A (en) Detecting device, gyro sensor, electronic equipment and adjusting method for detecting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees