JP5175465B2

JP5175465B2 - 表示装置におけるｄｄｃ回路および液晶プロジェクタ

Info

Publication number: JP5175465B2
Application number: JP2006254721A
Authority: JP
Inventors: 直紀海瀬; 聡中條
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-09-20
Filing date: 2006-09-20
Publication date: 2013-04-03
Anticipated expiration: 2026-09-20
Also published as: JP2008076653A

Description

この発明は、ＤＤＣ( Display Data Channel) 機能を備えかつＥＤＩＤデータが異なる複数種類の入力信号が入力可能な表示装置におけるＤＤＣ回路および液晶プロジェクタに関する。

ＤＤＣ機能は、コンピュータシステム上で自動環境設定機能、いわゆるプラグアンドプレイ方式を実現するためのＤＤＣ規格において規定される機能である。ＤＤＣ規格によると、コンピュータと表示装置間においてデータを交換する際の信号ラインとその手順が規定されている。

つまり、ＤＤＣ規格を支援する表示装置をコンピュータに接続した場合、当該コンピュータは表示装置とのＤＤＣ通信により、表示装置からプラグアンドプレイに必要な表示装置に関する情報（ＥＤＩＤ（ Extended Display Identification) ）を取り出すことが可能である。

このＥＤＩＤデータは、表示装置内の例えば、ＥＥＰＲＯＭ等の不揮発性メモリに記憶されており、製造者／製品ＩＤ、モニタの仕様、支援タイミング等の情報が含まれている。

複数種類のＥＤＩＤデータを切り替える機能を備えたＤＤＣ回路が既に開発されている。例えば、特開２００３−２９７２９号公報には、アナログ用ＥＤＩＤデータが格納されたＥＥＰＲＯＭと、デジタル用ＥＤＩＤデータが格納されたＥＥＰＲＯＭとをスイッチによって切り替えるようにしたＤＤＣ回路が開示されている。このように、異なる種類のＥＤＩＤデータが格納された複数のＥＥＰＲＯＭをスイッチによって切り替えるＤＤＣ回路では、ＥＤＩＤデータの種類数に応じた数のＥＥＰＲＯＭが必要となる。したがって、切り替えられるＥＤＩＤデータの種類数が多くなると、ＥＥＰＲＯＭの数も多くなるとともに、スイッチの数も多くなるため、その回路が複雑となるという問題がある。

図５を参照して、切り替えられるＥＤＩＤデータの種類が３種類の場合の、従来のＤＤＣ回路について、詳しく説明する。

図５は、ＤＤＣ機能を有する液晶プロジェクタ内に設けられた従来のＤＤＣ回路の構成を示している。

１０１は、アナログ仕様、ＤＶＩ（Digital Visual Interface) 仕様（第１のデジタル仕様）およびＨＤＣＰ（High-bandwidth Digital Content Protection system) 仕様（第２のデジタル仕様）の３系統の入力信号に対応したＤＶＩ−Ｉコネクタであり、液晶プロジェクタはＤＶＩ−Ｉコネクタ１０１を介して外部のコンピュータに接続される。なお、ＤＤＣ通信に使用される信号ラインは、データラインであるＳＤＡラインとクロックとして使用されるＳＣＬラインである。アナログ仕様の場合には、さらに、外部コンピュータから送られてくる同期信号ＶＳＹＮＣの通信ラインも、ＤＤＣ通信に使用されるラインとして使用される。

１２１は、アナログ用ＥＤＩＤデータが格納されたＥＥＰＲＯＭ（アナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ）である。１２２は、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータが格納されたＥＥＰＲＯＭ（ＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ）である。１２３は、ＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータが格納されたＥＥＰＲＯＭ（ＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ）である。

１１０は、マイコンである。１１１は、アナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２１を、ＤＶＩ−Ｉコネクタ１０１またはマイコン１１０に接続するためのスイッチ回路である。１１２、１１３は、ＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２２またはＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２３を、ＤＶＩ−Ｉコネクタ１０１またはマイコン１１０に接続するためのスイッチ回路である。各スイッチ回路１１１、１１２、１１３は、マイコン１１０によって制御される。

マイコン１１０とスイッチ回路１１１とは、アナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２１にアナログ用ＥＤＩＤデータを格納する際に使用されるＩ２Ｃバスで接続されている。また、マイコン１１０とスイッチ回路１１２とは、ＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２２にＤＶＩ用ＥＤＩＤデータを格納する際またはＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２３にＨＤＣＰ用ＥＤＩＤデータを格納する際に使用されるＩ２Ｃバスで接続されている。

マイコン１１０は、液晶プロジェクタ側において、ユーザによって入力信号の種類が切り替えられる毎に、ユーザによって切り替えられた入力信号の種類に基づいて、各スイッチ回路１１１、１１２、１１３を制御する。

ユーザによって入力信号の種類がアナログ信号に切り替えられた場合には、マイコン１１０は、各スイッチ回路１１１、１１２、１１３を制御して、ＤＶＩ−Ｉコネクタ１０１をアナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２１に接続させる。この状態においては、ＤＤＣ回路は、アナログ用のＤＤＣ回路として機能する。

ユーザによって入力信号の種類がＤＶＩ（第１のデジタル信号）に切り替えられた場合には、マイコン１１０は、各スイッチ回路１１１、１１２、１１３を制御して、ＤＶＩ−Ｉコネクタ１０１をＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２２に接続させる。この状態においては、ＤＤＣ回路は、ＤＶＩ用のＤＤＣ回路として機能する。

ユーザによって入力信号の種類がＨＤＣＰ（第２のデジタル信号）に切り替えられた場合には、マイコン１１０は、各スイッチ回路１１１、１１２、１１３を制御して、ＤＶＩ−Ｉコネクタ１０１をＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２３に接続させる。この状態においては、ＤＤＣ回路は、ＨＤＣＰ用のＤＤＣ回路として機能する。

上記従来例では、スイッチ回路１１１、１１２、１１３を制御するために必要なマイコン１１０のＩＯポートは３個となる。また、ＥＤＩＤデータを各ＥＥＰＲＯＭ１２１、１２２、１２３に格納するために使用されるマイコン１１０のＩ２Ｃバスが２系統必要となる。また、３つのスイッチ回路が必要となるとともに、３個のＥＥＰＲＯＭが必要となる。したがって、従来例では、回路が複雑であるという問題がある。
特開２００３−２９７２９号公報

この発明は、回路構成が簡単となる表示装置におけるＤＤＣ回路を提供することを目的とする。

請求項１に記載の発明は、ＤＤＣ機能を備え、ＥＤＩＤデータが異なる複数種類の入力信号が入力可能な表示装置におけるＤＤＣ回路において、上記複数種類の入力信号に対応したＤＶＩ−Ｉコネクタと、上記複数種類の入力信号に対応したＥＤＩＤデータが格納された第１の不揮発性メモリを備えた制御装置と、第１不揮発性メモリ内に格納されている複数種類のＥＤＩＤデータのうちから制御装置によって選択される１種類のＥＤＩＤデータが書き込まれる第２の不揮発性メモリと、第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するか、または、制御装置を接続するかを切り替えるためのスイッチ回路とを備え、前記スイッチ回路は、前記制御装置からの第１制御信号及び第２制御信号により制御され、第１制御信号により、第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するかまたは制御装置を接続するかが切り替えられ、第２制御信号により、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとが接続されるか、または、切断されるかが切り替えられ、前記入力信号がアナログ信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのアナログ用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリが接続されるように前記第１制御信号及び第２制御信号は制御され、前記入力信号がデジタル信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのデジタル用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断された状態を継続させるように前記第１制御信号及び第２制御信号は制御されることを特徴とする。

請求項２に記載の発明は、請求項１に記載の表示装置におけるＤＤＣ回路において、前記第１制御信号により、第２の不揮発性メモリと制御装置とが接続され、入力信号の種類に対応したＥＤＩＤデータを第１の不揮発性メモリから第２の不揮発性メモリに書き込む際には、その時点において第２の不揮発性メモリに書き込まれているＥＤＩＤデータと、今回において第２の不揮発性メモリに書き込もうとするＥＤＩＤデータとの差分のみを第２の不揮発性メモリに書き込むことを特徴とする。

請求項３に記載の発明は、液晶プロジェクタにおいて、請求項１乃至請求項２に記載のＤＤＣ回路を備えていることを特徴とする。

請求項１に係る発明によれば、回路構成が簡単となる表示装置におけるＤＤＣ回路が得られる。

請求項２に係る発明によれば、回路構成が簡単となる表示装置におけるＤＤＣ回路が得られるとともに、第２の不揮発性メモリ内のＥＤＩＤデータを書き換える際に、その書き換え処理時間の短縮化が図れるようになる。

請求項３に係る発明によれば、回路構成が簡単となるＤＤＣ回路を備えた液晶プロジェクタまたは回路構成が簡単となるＤＤＣ回路を備えかつ第２の不揮発性メモリ内のＥＤＩＤデータを書き換える際に、その書き換え処理時間の短縮化が図れるようになる液晶プロジェクタが得られる。

以下、図面を参照して、この発明を液晶プロジェクタに適用した場合の実施例について説明する。

図１は、ＤＤＣ機能を有する液晶プロジェクタの外観を示している。
液晶プロジェクタ本体１０の前面には、投射レンズ１１およびリモコン受光器１２が設けられている。液晶プロジェクタ本体１０の上面には、複数のＬＥＤ２１〜２４、複数の操作ボタン３１〜３７が設けられている。また、液晶プロジェクタ本体１０の上面には、開口部４１が形成されている。液晶プロジェクタ本体１０には、開口部４１を開閉するためのスライドシャッター４２が設けられている。液晶プロジェクタ本体内には、開口部４１の内側に、レンズ調整ダイヤル４３が設けられている。

図２は、図１の液晶プロジェクタ内に設けられたＤＤＣ回路の構成を示している。

１は、アナログ仕様、ＤＶＩ（Digital Visual Interface) 仕様（第１のデジタル仕様）およびＨＤＣＰ（High-bandwidth Digital Content Protection system) 仕様（第２のデジタル仕様）の３系統の入力信号に対応したＤＶＩ−Ｉコネクタであり、液晶プロジェクタはＤＶＩ−Ｉコネクタ１を介して外部のコンピュータに接続される。なお、ＤＤＣ通信に使用される信号ラインには、データラインであるＳＤＡラインとクロックとして使用されるＳＣＬラインがある。アナログ仕様の場合には、さらに、外部コンピュータから送られてくる同期信号ＶＳＹＮＣの通信ラインも、ＤＤＣ通信に使用されるラインとして使用される。

２は、スイッチ回路である。３は、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ（第２の不揮発性メモリ）である。４は、マイコンである。マイコン４は、アナログ用ＥＤＩＤデータ、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータおよびＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータが格納されているフラッシュメモリ（第１の不揮発性メモリ）５を備えている。マイコン４は、スイッチ回路２を制御するとともに、フラッシュメモリ５内のＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込み制御を行なう。

マイコン４とスイッチ回路２とは、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に各種ＥＤＩＤデータを格納するために使用されるＩ２Ｃバスで接続されている。スイッチ回路２は、マイコン４からの第１制御信号SWICH1および第２制御信号SWICH2によって制御される。

第１制御信号SWICH1がHIGHレベルにされると、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続されるので、マイコン４は、フラッシュメモリ５内の３種類のＥＤＩＤデータのうちから選択した１種類のＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込むことが可能となる。

第１制御信号SWICH1がLOW レベルにされると、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバス（ＳＤＡラインおよびＳＣＬライン）を介して接続される。

第２制御信号SWICH2がHIGHレベルにされると、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。

第２制御信号SWICH2がLOW レベルにされると、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）がＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に接続される。

図３は、マイコン４による制御処理手順を示している。

液晶プロジェクタ側において、ユーザによって入力信号の種類が切り替えられると（ステップＳ１）、マイコン４は切り替え後の入力信号の種類を判別し（ステップＳ２）、その判別結果に応じた処理を実行する。

上記ステップＳ２において、入力信号の種類がアナログ信号に切り替えられたと判別した場合には、マイコン４は、第１制御信号SWICH1をHIGHレベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ３）。これにより、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。

そこで、マイコン４は、フラッシュメモリ５内のアナログ用ＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込む（ステップＳ４）。アナログ用ＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込みが終了すると、マイコン４は、第１制御信号SWICH1をLOW レベルにするとともに、第２制御信号SWICH2をLOW レベルにする（ステップＳ５）。そして、今回の処理を終了する。

上記ステップＳ５の処理により、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）がＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に接続される。したがって、当該ＤＤＣ回路は、アナログ用のＤＤＣ回路として機能することになる。

上記ステップＳ２において、入力信号の種類がＤＶＩ（第１のデジタル信号）に切り替えられたと判別した場合には、マイコン４は、第１制御信号SWICH1をHIGHレベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ６）。これにより、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。

そこで、マイコン４は、フラッシュメモリ５内のＤＶＩ用ＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込む（ステップＳ７）。ＤＶＩ用ＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込みが終了すると、マイコン４は、第１制御信号SWICH1をLOW レベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ８）。そして、今回の処理を終了する。

上記ステップＳ８の処理により、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。したがって、当該ＤＤＣ回路は、ＤＶＩ（第１のデジタル信号）用のＤＤＣ回路として機能することになる。

上記ステップＳ２において、入力信号の種類がＨＤＣＰ（第２のデジタル信号）に切り替えられたと判別した場合には、マイコン４は、第１制御信号SWICH1をHIGHレベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ９）。これにより、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。

そこで、マイコン４は、フラッシュメモリ５内のＨＤＣＰ用ＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込む（ステップＳ１０）。ＨＤＣＰ用ＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込みが終了すると、マイコン４は、第１制御信号SWICH1をLOW レベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ１１）。そして、今回の処理を終了する。

上記ステップＳ１１の処理により、これにより、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。したがって、当該ＤＤＣ回路は、ＨＤＣＰ（第２のデジタル信号）用のＤＤＣ回路として機能することになる。

上記実施例では、スイッチ回路２を制御するために必要なマイコン４のＩＯポートは２個となる。また、ＥＤＩＤデータをＥＥＰＲＯＭ３に書き込むために必要なマイコン４のＩ２Ｃバスは、１系統となる。また、スイッチ回路は１個となる。したがって、図５に示す従来例に比べて回路構成が簡単となる。

ところで、ＨＤＣＰ用のＥＤＩＤデータを書き込むには、ＥＥＰＲＯＭとして例えば２５６バイトのデータ容量が必要となり、ＤＶＩ用のＥＤＩＤデータまたはアナログ用のＥＤＩＤデータを書き込むには、ＥＥＰＲＯＭとして例えば１２８バイトのデータ容量が必要となる。したがって、図２のＥＤＩＤデータ格納用ＥＥＰＲＯＭ３としては、容量が２５６バイト以上のものが用いられる。

しかしながら、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ３内のＥＤＩＤデータを書き換える場合、書き換えられるＥＤＩＤデータ間においては、共通する部分があるため、その差分のみを書き換えるようにしてもよい。そのようにすると、ＥＤＩＤデータの書き換えを高速に行なえるようになる。

図４は、ＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータ、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータおよびアナログ用ＥＤＩＤデータの一部を示している。図４において、Ａｄｄｒｅｓｓは、各ＥＤＩＤデータがＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込まれた場合のＥＤＩＤデータ格納用ＥＥＰＲＯＭ３のアドレスを示している。

図４から分かるように、３種類のＥＤＩＤデータ間で共通するデータや、２種類のＥＤＩＤデータ間で共通するデータが多く含まれていることがわかる。このため、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ３内のＥＤＩＤデータを書き換える場合、差分のみを書換えるようにすると、ＥＤＩＤデータの書き換えを高速に行なえるようになる。

ＤＤＣ機能を有する液晶プロジェクタの外観を示す斜視図である。ＤＤＣ機能を有する液晶プロジェクタ内に設けられたＤＤＣ回路の構成を示すブロック図である。マイコン４による制御処理手順を示すフローチャートである。ＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータ、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータおよびアナログ用ＥＤＩＤデータの一部を示す模式図である。ＤＤＣ機能を有する液晶プロジェクタ内に設けられた従来のＤＤＣ回路の構成を示すブロック図である。

符号の説明

１ＤＶＩ−Ｉコネクタ
２スイッチ回路
３ＥＤＩＤデータ格納用ＥＥＰＲＯＭ
４マイコン
５フラッシュメモリ

Claims

ＤＤＣ機能を備え、ＥＤＩＤデータが異なる複数種類の入力信号が入力可能な表示装置におけるＤＤＣ回路において、
上記複数種類の入力信号に対応したＤＶＩ−Ｉコネクタと、
上記複数種類の入力信号に対応したＥＤＩＤデータが格納された第１の不揮発性メモリを備えた制御装置と、
第１不揮発性メモリ内に格納されている複数種類のＥＤＩＤデータのうちから制御装置によって選択される１種類のＥＤＩＤデータが書き込まれる第２の不揮発性メモリと、
第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するか、または、制御装置を接続するかを切り替えるためのスイッチ回路とを備え、
前記スイッチ回路は、前記制御装置からの第１制御信号及び第２制御信号により制御され、
第１制御信号により、第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するかまたは制御装置を接続するかが切り替えられ、
第２制御信号により、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとが接続されるか、または、切断されるかが切り替えられ、
前記入力信号がアナログ信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのアナログ用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリが接続されるように前記第１制御信号及び第２制御信号は制御され、
前記入力信号がデジタル信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのデジタル用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断された状態を継続させるように前記第１制御信号及び第２制御信号は制御されることを特徴とする表示装置におけるＤＤＣ回路。
前記第１制御信号により、第２の不揮発性メモリと制御装置とが接続され、入力信号の種類に対応したＥＤＩＤデータを第１の不揮発性メモリから第２の不揮発性メモリに書き込む際には、その時点において第２の不揮発性メモリに書き込まれているＥＤＩＤデータと、今回において第２の不揮発性メモリに書き込もうとするＥＤＩＤデータとの差分のみを第２の不揮発性メモリに書き込むことを特徴とする請求項１に記載の表示装置におけるＤＤＣ回路。
請求項１乃至請求項２に記載のＤＤＣ回路を備えていることを特徴とする液晶プロジェクタ。