JP5169509B2 - 欠陥検出方法及び欠陥検出システム並びに発光素子の製造方法 - Google Patents

Description

本発明は、発光素子用ウエーハの製造過程で生じる、貼り合わせ不良による欠陥、エピタキシャル成長起因の欠陥、表面傷等の欠陥を検出する方法、及び欠陥検出システム、並びに発光素子の製造方法に関するものである。

超高輝度型発光素子を製造する場合、ＭＯＣＶＤのリアクター内にてＧａＡｓ基板の上に４元発光層、光取り出し用の窓層を順次成長させ取り出し、ＶＰＥのリアクターに入れて、窓層の上に更に厚い窓層を成長させてウエーハを製造する。窓層を厚くすることによって、発光素子側面からの光の取り出し効果を上げることができる。さらに、光の取り出し効率を上げるために、基板側へ放出される光を取り出す必要がある。しかし、成長用基板であるＧａＡｓ基板により発光層から放たれた基板側への光は、基板に吸収されてしまう。そのため、特許文献１に開示されているようにＧａＡｓ基板をエッチングにより除去して、成長基板を除去したエピウェーハと、透明基板であるＧａＰ基板とを直接接合または接着剤を介して貼り合わせることで、発光層から発光した光を、上部窓層と、直接接合または接着剤を介して貼り合わされている透明基板から外部に取り出すことができる。

しかし、直接接合方法または接着剤を介して貼り合わせた界面には、図１８のような貼り合わせ起因の肉眼で確認できるボイド欠陥や、図１９のような実体顕微鏡で視認できるマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥が多数観察される。更に、エピタキシャル成長時に取り込まれるパーティクル等によってもエピ層中に欠陥が取り込まれる。

これらの欠陥を含むチップを取り除く方法として２つ考えられる。一つは、ウエーハ段階で欠陥検査を実施し、見つかった欠陥部分を除去した後、ウエーハをチップに加工する方法であり、もう一つは、ウエーハをチップに加工した後、チップごとに欠陥検査を実施して欠陥チップを除去する方法である。

前者のウエーハ段階で欠陥検査を実施する方法は、ウエーハ段階で確認できるので欠陥の検出がしやすく、また、欠陥を除去してからチップに加工するので、無駄なチップ検査をしなくてよいことなどの利点がある。しかし、欠陥部分がウエーハの外周部にあるのならともかく、面内に存在する場合は、欠陥部分を除去するために良品部分も除去しなければならないことがある。また、欠陥を除去したウエーハは、形状が他と異なり、面積も小さくなることから、素子製造工程で搬送装置に載らない、あるいは真空吸着をする際に、すべての吸着口を塞ぐことができないために吸着できない等の問題点が存在する。従って、現実には量産工程では採用し得ない。

一方、後者のチップに加工した状態で欠陥検査を実施する方法は、上記問題点はない。しかし、２インチウエーハ１枚に対し１〜２万個のチップが加工されるため、すべてのチップを検査する必要があるため、非常に時間がかかり、検査員に負担がかかるのが問題となる。

また、欠陥を目視で取り除く場合、欠陥の種類によっては、非常に発見しづらいために角度を変えて何度も検査しなければならないこともあり、検査に多大な時間を要することが多い。特にマイクロボイドは、視認性が非常に悪い。マイクロボイドは、小さくなるほど視認性が悪くなる。チップ検査で欠陥の視認性を向上させるには、検査に用いる照明の光量を上げればよいのだが、光量を上げるとチップ検査員の目に負荷が掛かり、あまりの明るさに、検査員の検査できる時間は、せいぜい３０分が限度となってしまう。また、マイクロボイド及びクラックは、結晶方向依存性があるため、チップ検査は、角度を変えて２度検査する必要がある。そのため、各チップの検査をすることは一層大きな時間と費用と人材が必要であり、既に欠陥があると分かっているチップまで検査をすることは更に無駄な時間がかかり、コストアップの原因ともなる。しかも、見落としが発生する可能性があり、不良品を良品と判断してしまう恐れもある。

この点、ウエーハ段階での欠陥検査方法で、ウエーハ上の不良領域を認別できるように印をつけた後に、チップに加工し、印から認別されるチップを目視により取り除く半導体発光素子の製造方法が提案されている（特許文献２）。しかし、直接接合方法または接着剤を介して貼り合わせたウエーハで生じるマイクロボイドのような視認性が悪く、角度を変えて複数回検査しなくてはいけない欠陥の効率的な検出方法の具体的な提案はなされていない。また、従来、ダイシングした後、検査員が実体顕微鏡下で目視にて検査を行い、欠陥部分を含むチップを真空ピンセットで除去している。しかし、上記方法で印が付けられているとはいえ、２インチウエーハ１枚に対し１〜２万個のチップを一つずつ目視で確認していく作業は、正確性、生産性の観点において問題となる。

特開平６−３０２８５７号 特開２００１−８５４７６号公報

本発明はこのような問題点に鑑みてなされたもので、直接接合方法または接着剤を介して貼り合わせたウエーハにできる目視では発見が困難で時間がかかるマイクロボイド等の欠陥を含むチップを、正確にそして短時間で取り除くことができる欠陥検出方法および欠陥検出システムならびに発光素子の製造方法を提供することを目的とする。

本発明は、上記課題を解決するためになされたもので、直接接合方法または接着剤を介して貼り合わせた発光素子用ウエーハの欠陥を検出する方法であって、少なくとも、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出する工程と、該ウエーハの欠陥位置にマーキングする工程と、該マーキングしたウエーハをダイシングしてチップに加工する工程と、マーキングされたチップを機械的に検出する工程とを有することを特徴とする欠陥検出方法を提供する。

この場合、前記ウエーハの検出する欠陥を、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷のいずれか１つ以上とすることができる。

直接接合または接着剤を介して貼り合わせを行うと、ウエーハにはマイクロボイド、その他の微小欠陥が存在する。該欠陥は、チップに加工してから検査する工程よりも、ウエーハ段階で検査する工程の方が格段に検出しやすい。そして、２インチウエーハ１枚に対し加工できるチップは１〜２万個になるため、これらのチップを一つずつ目視で確認していく工程を採用した場合、時間的にも、精度的にも問題となるが、マーキングされたチップを機械的に検出する工程を有することで、目視により確認する工程よりも、短時間で正確に識別することができる方法となる。

この場合、前記ウエーハ段階で欠陥を検出する工程は、パーティクルカウンターを用いて欠陥を検出するものであることが好ましい。

このように、パーティクルカウンターを用いることで、正確かつ短時間で欠陥を検出できると共に、検査負担が軽減する方法となる。ここでパーティクルカウンターとはウエーハに光を照射した際にウエーハから得られる散乱光をＣＣＤで検出することでウエーハ上及び透明基板内部の異物、欠陥を検出する装置を言う。

この場合、前記欠陥位置にマーキングする工程は、レーザーマーカーを用いて欠陥位置にマーキングするものであることが好ましい。

このようにレーザーマーカーを用いれば、消えることのない鮮明で高品質なマーキングを非接触で高速に処理ができ、検査工程を容易に合理化できる方法となる。

この場合、前記マーキングされたチップを機械的に検出する工程は、外観検査装置を用いて検出するものであることが好ましい。

このように外観検査装置を用いることで、画像処理をし、マーキングされた位置を特定することができる方法となる。具体的な方法として、エキスパンドしたチップのブルーシートをチップ外観検査装置にかけて、マーキングした部分を濃淡や２値化または２５６階調に分けて画像処理をし、コントラストの異なる部分を持つチップを機械的に検出し、チップ座標を記憶する方法が挙げられる。このような方法であれば、正確にマーキングされたチップを検出することができる。

また、本発明は、直接接合方法または接着剤を介して貼り合わせた発光素子用ウエーハの欠陥を検出するシステムであって、少なくとも、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出する手段と、該ウエーハの欠陥位置を特定する欠陥位置特定手段と、特定された欠陥位置にマーキングを行うマーキング手段と、ウエーハダイシング後にマーキングされたチップを機械的に検出するチップ欠陥検出手段とからなることを特徴とする欠陥検出システムを提供する。

つまり、前述のように、直接接合または接着剤を介して貼り合わせを行うと、ウエーハにはマイクロボイド、その他の微小欠陥が存在するが、該欠陥は、チップに加工してから検査する手段よりも、ウエーハ段階で検査する手段の方が格段に検出しやすい。そして、２インチウエーハ１枚に対し加工できるチップは１〜２万個になるため、これらのチップを一つずつ目視で確認していく手段を採用した場合、時間的にも、精度的にも問題となるが、マーキングされたチップを機械的に検出するチップ欠陥検出手段を有することで、目視による確認するよりも、短時間で正確に識別することができるシステムとなる。

また、本発明は、更に欠陥位置にマーキングされたチップを機械的に除去する欠陥チップ除去手段を具備する欠陥検出システムを提供する。

上記本発明の欠陥検出システムにおけるマーキングされたチップを機械的に検出するチップ欠陥検出手段により、欠陥部分を含むチップの位置が特定されているため、その特定された座標データをもとに機械で取り除くことができる。このようなものであれば、欠陥を機械的に検出除去できるので、工数をかけずに正確かつ高スループットで欠陥を検査して除去できるシステムとなる。

この場合、前記ウエーハ段階で欠陥を検出する手段が、パーティクルカウンターを用いる手段であることが好ましい。

このようにパーティクルカウンターを用いることで、正確かつ短時間で欠陥を検出できるシステムとなる。

この場合、前記欠陥位置にマーキングを行うマーキング手段が、レーザーマーカーを用いる手段であることが好ましい。

このようにレーザーマーカーを用いることで、前述の通り、検査工程を容易に合理化できる点で効果的にマーキングができるシステムとなる。

この場合、前記マーキングされたチップを機械的に検出するチップ欠陥検出手段が、外観検査装置を用いる手段であることが好ましい。

このように外観検査装置を用いることで、前述の通り、前記マーキングされたチップを画像処理し、コントラストの異なる部分を持つチップを正確かつ迅速に機械的に検出することができるシステムとなる。

また、本発明は、発光素子の製造方法であって、ＧａＡｓ基板上に４元発光層、ＧａＰ窓層をエピタキシャル成長により順次形成した後、ＧａＡｓ基板をエッチング除去し、ＧａＰ基板を接着剤を介して貼り合わせるかまたは直接接合方法で熱処理をして貼り合わせた後、少なくとも、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出し、該ウエーハの欠陥位置にマーキングし、その後、ウエーハ裏面に保護膜を貼り付けた後、ウエーハをダイシングしてチップに加工し、前記マーキングされたチップを機械的に検出し除去することを特徴とする発光素子の製造方法を提供する。

また、この場合、前記ウエーハの検出する欠陥を、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷のいずれか１つ以上とすることができる。

本発明の発光素子の製造方法において、直接接合または接着剤を介して貼り合わせを行うと、ウエーハにはマイクロボイド、その他の微小欠陥が存在するが、該欠陥は、チップに加工してから検査するよりも、ウエーハ段階で検査する方が格段に検出しやすい。そして、２インチウエーハ１枚に対し加工できるチップは１〜２万個になるため、これらのチップを一つずつ目視で確認していくと、時間的にも、精度的にも問題となるが、マーキングされたチップを機械的に検出するチップ欠陥検出方法を有することで、目視による確認する工程よりも、短時間で正確に識別することができ、良品を短時間で製造できる製造方法となる。

以上説明したように、本発明の欠陥検出方法および欠陥検出システムならびに発光素子の製造方法は、直接接合または接着剤を介して貼り合わせる際にできる視認性の非常に悪い欠陥や、エピタキシャル成長起因の欠陥などの発見に対し効果を発揮し、これら欠陥を含むチップを機械的に検査し除去することができる。その結果、検査精度と検査速度を向上することができ、製品の精度向上、検査時間の短縮および人件コスト削減の課題に対し有望である。

以下、本発明の実施の形態を添付の図面を参照して、さらに詳しく説明する。
本発明者らは、直接接合方法または接着剤を介して貼り合わせたウエーハに生じる視認性が非常に悪い欠陥を含む発光素子を、従来の方法に比べ、正確にそして短時間で取り除くことができる欠陥検出方法および欠陥検出システムならびに発光素子の製造方法を開発すべく鋭意検討を重ねた。

その結果、本発明者らは、直接接合方法または接着剤を介して貼り合わせた発光素子用ウエーハを、少なくとも、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出する手段と、該ウエーハの欠陥位置を特定する欠陥位置特定手段と、特定された欠陥位置にマーキングを行うマーキング手段と、ウエーハをダイシング後にマーキングされたチップを機械的に検出するチップ欠陥検出手段とからなる欠陥検出システム、これを用いる欠陥検出方法ならびに発光素子の製造方法を見出し、本発明を完成させた。

以下、まず本発明の欠陥検出システムの実施の形態について説明する。

図１は、本発明に係る直接接合方法または接着剤を介して貼り合わせた発光素子用ウエーハの欠陥検出システム１の一例の概略を示したものである。この欠陥検出システム１は、Ｘ，Ｙ，Ｚステージ１２、欠陥検出カメラ１３、欠陥検出用ＰＣ１４、レーザーマーク機構１５、マーキング制御用ＰＣ１６、欠陥チップ検査カメラ１７、欠陥チップ検出用ＰＣ１８、欠陥チップ抜き取り装置１９、欠陥チップ抜き取り制御用ＰＣ２０が設置されている。このような欠陥検出システム１は、直接接合方法または接着剤を介して貼り合わせたウエーハをウエーハ段階で欠陥を検出する手段２と、該ウエーハの欠陥位置を特定する欠陥位置特定手段３と、特定された欠陥位置にマーキングを行うマーキング手段４と、ウエーハダイシング後にマーキングされたチップを機械的に検出するチップ欠陥検出手段５と、欠陥位置にマーキングされたチップを機械的に除去する欠陥チップ除去手段６に分かれ、順に連続的に設置されている。
以下、各手段及び各装置について直接接合方法で貼り合わせたウエーハを例に順次説明する。

（直接接合方法で貼り合わせたウエーハをウエーハ段階で欠陥を検出する手段２）
図２は直接接合方法で貼り合わせたウエーハ（以下、被検査体ウエーハ、とする）の観察写真である。図１において、この被検査体ウエーハ１１ａを、Ｘ，Ｙ，Ｚステージ１２上に置き、欠陥検出カメラ１３で欠陥を検出する。このウエーハ段階で欠陥を検出する手段は、特に限定はされないが、パーティクルカウンターを用いる手段であることが好ましい。

（該ウエーハの欠陥位置を特定する欠陥位置特定手段３）
欠陥検出カメラ１３で検出した欠陥位置を、欠陥検出用ＰＣ１４で座標平面に置き、欠陥位置の座標データ（欠陥マップ）を作成する。図３に該手段により作成した欠陥マップを示す。その欠陥マップのデータは、マーキング手段制御用ＰＣ１６へ転送される。

（特定された欠陥位置にマーキングを行うマーキング手段４）
マーキング手段制御用ＰＣ１６に転送された欠陥マップのデータをもとに、レーザーマーク機構１５で被検査体ウエーハ１１ａの欠陥部分にマーキングする。特定された欠陥位置にマーキングを行うマーキング手段は、特に限定はされないが、レーザーマーカーを用いる手段であることが好ましい。図４、図５に、該手段により欠陥位置にマーキングしたウエーハの観察写真を示す。
なお、これまでの、直接接合方法で貼り合わせたウエーハをウエーハ段階で欠陥を検出する手段２、該ウエーハの欠陥位置を特定する欠陥位置特定手段３、特定された欠陥位置にマーキングを行うマーキング手段４、について、図６に示すような、一連の手段をホストコンピュータ２１で制御する一体型の装置を用いてもよい。

（ウエーハダイシング後にマーキングされたチップを機械的に検出するチップ欠陥検出手段５）
マーキングされたウエーハをダイシングし、エキスパンドしたチップ１１ｂは、Ｘ，Ｙ，Ｚステージ１２上に置かれ、欠陥チップ検査カメラ１７で、マーキングされたチップの検出を行う。欠陥チップ検出用ＰＣ１８でカメラの情報を処理し、欠陥を含むチップの位置の座標データを作成する。マーキングされたチップを機械的に検出するチップ欠陥検出手段５は、特に限定はされないが、外観検査装置を用いる手段であることが好ましい。具体的な手段として、エキスパンドしたチップのブルーシートをチップ外観検査装置にかけて、マーキングした部分を濃淡や２値化または２５６階調に分けて画像処理をし、コントラストの異なる部分を持つチップを機械的に検出し、チップ座標を記憶する手段が挙げられる。こうして、欠陥を含むチップの座標データは、欠陥チップ抜き取り制御用ＰＣ２０へ転送する。

（欠陥位置にマーキングされたチップを機械的に除去する欠陥チップ除去手段６）
欠陥チップ抜き取り制御用ＰＣ２０に転送された欠陥チップの座標データにより、該欠陥チップが在る位置のステージ１２上のチップが上に突き上げられる。その突出したチップを抜き取り装置１９により除去する。なお、チップ欠陥検出手段５と欠陥チップ除去手段６とが一体になったものを使用しても良い。

以上の欠陥検出システム１は、直接接合の際にできる視認性の非常に悪い欠陥や、エピタキシャル成長起因の欠陥などの発見に対し効果を発揮し、これら欠陥を含むチップを機械的に検査し除去することができるシステムである。この欠陥検出システム１を用いることで、従来は、目視で取り除いていた欠陥チップを除去する作業を、正確性と処理速度を向上させ、自動的に欠陥を含むチップの除去が可能である。

次に、以下、本発明の欠陥検出方法の実施の形態について直接接合方法で貼り合わせたウエーハを例に説明する。

図７は、本発明に係る直接接合方法で貼り合わせた発光素子用ウエーハの欠陥検出方法のフローチャートの一例を示したものである。この欠陥検出方法は、直接接合方法で貼り合わせたウエーハをウエーハ段階で欠陥を検出する工程１０１と、該ウエーハの欠陥位置にマーキングする工程１０２と、該マーキングしたウエーハをダイシングしてチップに加工する工程１０３と、マーキングされたチップを機械的に検出する工程１０４、まで順に連続して工程を経ることで、欠陥を検出することができる。
以下、各工程について順次説明する。

（直接貼り合わせたウエーハをウエーハ段階で欠陥を検出する工程１０１）
直接接合方法で貼り合わせたウエーハをウエーハ段階で欠陥を検出する。ウエーハ段階で欠陥を検出する方法は、特に限定はされないが、パーティクルカウンターを用いて欠陥を検出する方法が好ましい。また、検出される欠陥は、特に限定はされないが、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷が挙げられる。検出した欠陥をＰＣで処理をし、欠陥マップを作成する。

（該ウエーハの欠陥位置にマーキングする工程１０２）
前工程により作成された欠陥マップをもとに、検出された該ウエーハの欠陥位置にマーキングを行う。欠陥位置にマーキングする方法は、特に限定はされないが、レーザーマーカーを用いて欠陥位置にマーキングする方法が好ましい。

（該マーキングしたウエーハをダイシングしてチップに加工する工程１０３）
マーキングしたウエーハをダイシングしてチップに加工する。後の工程で、１つのウエーハにできたチップをまとめて欠陥検出できるように、ダイシングに際しては、ウエーハ裏面に保護膜として粘着シールを貼り付け、シールを切断しないようにチップに加工する。

（マーキングされたチップを機械的に検出する工程１０４）
ウエーハダイシング後、マーキングされたチップを機械的に検出する。マーキングされたチップを機械的に検出する方法は、特に限定はされないが、外観検査装置を用いて検出する方法が好ましい。具体的な方法の一例として、エキスパンドしたチップのブルーシートをチップ外観検査装置にかけて、マーキングした部分を濃淡や２値化または２５６階調に分けて画像処理をし、コントラストの異なる部分を持つチップを機械的に検出し、チップ座標を記憶する手段が挙げられる。

以上の欠陥検出方法は、直接接合の際にできる視認性の非常に悪い欠陥や、エピタキシャル成長起因の欠陥などの発見に対し効果を発揮し、これら欠陥を含むチップを機械的に検査し除去することができる方法である。この欠陥検出方法を用いることで、従来は、検査員が目視により一つずつ検査をしていた作業に対し、検査員の負担を減らし、時間も短縮できるため、人件コストの軽減と、同じ時間でより多くのチップ検査を行うことができる。また、機械的に検出するので、見落としを防ぐ効果もある。

次に、以下、本発明の発光素子の製造方法の実施の形態について直接接合方法で貼り合わせたウエーハを例に説明する。

本発明の発光素子の製造方法の一例は、ＧａＡｓ基板上に４元発光層、ＧａＰ窓層をエピタキシャル成長により順次形成する工程、ＧａＡｓ基板をエッチング除去する工程、ＧａＰ基板を直接接合方法で熱処理をして貼り合わせをする工程、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出する工程、該ウエーハの欠陥位置にマーキングする工程、ウエーハ裏面に保護膜を貼り付けた後、ウエーハをダイシングしてチップに加工する工程、前記マーキングされたチップを機械的に検出し除去する工程、まで順に連続して工程を経ることで発光素子が製造される。図８は、本発明に係る発光素子の製造方法のより細かい工程のフローチャートの一例を示したものである。また、図９は本発明の製造方法により製造される発光素子の概念図である。

本発明の製造方法により製造される発光素子は、発光層部を有するとともに、第一主表面側がｐ型となり、第二主表面側がｎ型となるように定められた貼り合せ対象層の第一主表面を部分的に覆う形で光取出側電極が形成される。発光層部５３ａ、５３ｂ、５３ｃは、ＩＩＩ−Ｖ族化合物半導体からなり、ＧａＡｓと格子整合する組成を有するＡＩＧａｌｎＰにて各々構成されたｎ型クラッド層５３ａ、活性層５３ｂ、及び、ｐ型クラッド層５３ｃがこの順序で積層されたダブルヘテロ構造を有する。貼り合せ対象層の第二主表面には、活性層よりもバンドギャップエネルギーが大きいＩＩＩ−Ｖ族化合物半導体からなるｎ型透明素子基板５２ａが貼り合されている。

透明素子基板はｎ型ＧａＰ単結晶基板５２ａであり、その第二主表面の全面が裏面電極５１ａにより覆われている。光取出側電極５１ｂは、電流拡散層５２ｂの第一主表面の略中央に形成され、該光取出側電極の周囲の領域が発光層部からの光取出領域とされている。また、光取出側電極の中央部に電極ワイヤ５５を接合するためのＡｕ等にて構成されたボンディングパッド５４が配置されている。

発光層部はＭＯＶＰＥ法で成長されたものであり、組成式（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０≦ｘ≦１、０≦ｙ≦１）にて表される化合物半導体のうち、ＧａＡｓと格子整合する組成を有する化合物半導体にて構成されている。具体的には、発光層部は、ノンドープ（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）混晶からなる活性層５３ｂを、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ＺＩｎ_１−ＺＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層５３ｃと、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ＺＩｎ_１−ＺＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層５３ａとにより、挟んだ構造を有する。図９の発光素子では、光取出側電極側５１ｂに、ｐ型ＡｌＧａＩｎＰクラッド層５３ｃが配置されており、裏面電極側５１ａに、ｎ型ＡｌＧａＩｎＰクラッド層５３ａが配置されている。従って、通電極性は光取出側電極側５１ｂが正である。

一方、電流拡散層５２ｂは、ドーパントをＺｎとしたｐ型ＧａＰ層として形成されている。ドーパントは、Ｍｇでもよく、ＺｎとＭｇとを併用してもよい。電流拡散層はハイドライド気相成長（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ ｐｈａｓｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ Ｍｅｔｈｏｄ：ＨＶＰＥ）法により形成されたものであり、その形成厚さは例えば５μｍ以上２００μｍ以下（一例として、１５０μｍ）である。また、電流拡散層と発光層部との間に発光層部に続く形でＭＯＶＰＥ法によりｎ型ＧａＰ接続層を形成してもよい。

次に、本発明の発光素子の製造方法について直接接合方法で貼り合わせたウエーハを例に図８のフローチャートに従って説明する。

（ＧａＡｓ単結晶基板の準備の工程２０１）
成長用単結晶基板としてのｎ型ＧａＡｓ単結晶基板を用意する。該基板は、活性層よりもバンドギャップエネルギーが小さいため、発光層部からの発光光束に対して不透明である。

（４元発光層、ＧａＰ窓層をエピタキシャル成長により順次形成する工程２０２）
基板の第一主表面に発光層部として、各々（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰよりなる、１μｍのｎ型クラッド層５３ａ（ｎ型ドーパントはＳｉ）、０．６μｍの活性層５３ｂ（ノンドープ）、及び１μｍのｐ型クラッド層５３ｃ（ｐ型ドーパントはＭｇ：有機金属分子からのＣもｐ型ドーパントとして寄与しうる）を、この順序にてエピタキシャル成長させる。なお、発光層部の成長の前にｎ型ＧａＡｓバッファ層およびＡｌＩｎＰからなるエッチストップ層を成長させる場合もある。

これら各層のエピタキシャル成長は、公知のＭＯＶＰＥ法により行なわれる。Ａｌ、Ｇａ、Ｉｎ（インジウム）、Ｐ（リン）の各成分源となる原料ガスとして、Ａｌ源ガス（例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ））、Ｇａ源ガス（例えば、トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ））、Ｉｎ源ガス（例えば、トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ））、Ｐ源ガス（例えば、トリメチルリン（ＴＭＰ）、トリエチルリン（ＴＥＰ）、ホスフイン（ＰＨ_３））などが挙げられる。

ｐ型ＧａＰよりなる電流拡散層５２ｂを、ＨＶＰＥ法によりエピタキシャル成長させる。ＨＶＰＥ法は、具体的には、容器内にてＩＩＩ族元素であるＧａを所定の温度に加熱保持しながら、そのＧａ上に塩化水素を導入することにより、下記（１）式の反応によりＧａＣｌを生成させ、キャリアガスであるＨ_２ガスとともに基板上に供給する。なお、成長温度は、例えば６４０℃以上８６０℃以下に設定する。

また、Ｖ族元素であるＰは、ＰＨ_３をキャリアガスであるＨ_２とともに基板上に供給する。さらに、ｐ型ドーパントであるＺｎは、ＤＭＺｎ（ジメチルＺｎ）の形で供給する。ＧａＣｌはＰＨ_３との反応性に優れ、下記（２）式の反応により、効率よく電流拡散層を成長させることができる。なお、ＨＶＰＥ法によるｐ型ＧａＰの成長の前に発光層部の上にｐ型ＧａＰからなる接続層をＭＯＶＰＥ法によりへテロエピタキシャル成長させる場合もある。

ここまでの工程で、ＧａＡｓ単結晶基板上には化合物半導体成長層が２種の気相成長法によりエピタキシャル成長され、中間積層体が形成されている。中間積層体のうち、発光層部及び電流拡散層が貼り合せ対象層であり、ＧａＡｓ単結晶基板は非素子化部分である。

（ＧａＡｓ基板をエッチング除去する工程２０３）
ＧａＡｓ単結晶基板を除去する。該除去は、ＧａＡｓ単結晶基板の第二主表面側から研削を行って基板厚さをある程度減じてから、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板をエッチング除去する。

（ＧａＰ基板を直接接合方法で熱処理をして貼り合わせをする工程２０４）
ｎ型ＧａＰ基板５２ａを中間積層体の発光層側に貼り付ける。貼り付けに際しては、４００℃以上７００℃以下に昇温して貼り合わせ熱処理を行う。その際、貼り合わせ熱処理時に加圧するようにしてもよい。なお、貼り合せ前にｎ型ＧａＰ単結晶基板の第一主表面にＩｎＧａＰ中間層をエピタキシャル成長させてもよい。ＩｎＧａＰ中間層のエピタキシャル成長は、発光層部と同様にＭＯＶＰＥ法にて実施される。以上の工程により、発光素子製造用半導体ウエーハが完成する。

（貼り合わせたウエーハをウエーハ段階で欠陥を検出する工程２０５）
前記貼り合わせたウエーハをウエーハ段階で欠陥を検出する。欠陥を検出する方法として、特に限定はされないが、パーティクルカウンターを用いる方法が好ましい。その際、検出する欠陥は、特に限定はされないが、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷などが考えられる。

（ウエーハの欠陥位置にマーキングをする工程２０６）
ウエーハ段階で検出された欠陥位置にマーキングする。マーキングする方法として、特に限定はされないが、レーザーマーカーを用いる方法が好ましい。

（真空蒸着法による電極形成と保護膜の貼付工程２０７）
発光素子製造用半導体ウエーハの各チップ領域に真空蒸着法により光取出側電極及び裏面電極５１ａを形成する。さらに光取出側電極５１ｂ上にボンディングパッド５４を配置して、適当な温度で電極定着用のシンター処理を施す。また、次工程のダイシングに備えて、ウエーハ裏面に保護膜としてシールを貼り付ける。シールはダイシング後の工程で、１つのウエーハにできたチップをまとめて欠陥検出できるようにするために貼る。

（ウエーハをダイシングしてチップに加工する工程２０８）
このウエーハを各チップにダイシングする。ダイシングに際してはウエーハ裏面に貼着したシールを切断しないように素子を分離する。

（マーキングされたチップを機械的に検出し除去する工程２０９）
前記マーキングされたチップを機械的に検出し、除去する。マーキングされたチップを機械的に検出する方法は、特に限定はされないが、外観検査装置を用いて検出する方法が好ましい。具体的な方法の一例として、エキスパンドしたチップのブルーシートをチップ外観検査装置にかけて、マーキングした部分を濃淡や２値化または２５６階調に分けて画像処理をし、コントラストの異なる部分を持つチップを機械的に検出し、チップ座標を記憶する手段が挙げられる。そして、欠陥チップの座標データをもとに、機械で欠陥チップを除去することも可能である。

（ワイヤ接合および樹脂モールドの形成工程２１０）
ダイシングされたチップの裏面電極をＡｇペースト等の導電性ペーストを用いて支持体を兼ねた図示しない端子電極に固着するー方、ボンディングパッド５４と、別の端子電極とにまたがる形態でＡｕ製のワイヤ５５を、ボンデイングし、さらに樹脂モールドを形成することにより、最終の発光素子が得られる。

以上の発光素子の製造方法は、直接接合の際にできる視認性の非常に悪い欠陥や、エピタキシャル成長起因の欠陥などの発見に対し効果を発揮し、これら欠陥を含むチップを機械的に検査し除去することができる方法である。この発光素子の製造方法を用いることで、従来は、目視で取り除いていた欠陥チップを除去する作業を、すべて自動的にやることも可能になり、時間と人件費を抑え、製品の不良品が混じる確率も下げることができることから、低価格で、高品質な製品を提供することができる。
また、直接接合方法による貼り合わせに限らず、ＢＣＢ（Ｂステージビスベンゾシクロブテン）やエポキシ等からなる接着剤を介して、ＧａＰ等の透明な半導体基板やガラス基板を貼り合わせる場合にも、本発明の欠陥検出システム、欠陥検出方法、発光素子の製造方法を適用することができる。

以下、本発明を実施例、比較例を示して、より具体的に説明する。
（実施例）
直径５０ｍｍの直接接合ウエーハをタカノ社製フィルム検査装置（ＣＳＩ−７０００）にて検査し、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷をＸＹ座標データで取得した。この欠陥データＸＹ座標を元に、ＨＯＹＡ社製「ＹＡＧレーザー（ＨＳＬ−５５００：波長３５５ｎｍ）」にて、欠陥上にレーザーマークを行った。レーザーヘッドは、また、タカノ社製ＹＡＧレーザー（ＵＶＴＳ−４３００：波長２６６ｎｍ）を搭載した物についても行った。図１０にマーキングされたチップの様子を示す。

ウエーハからダイシングされたチップの個数は２万個であった。これらのチップをヒューブレイン社製「Ｎ面外観検査装置ＨＳ−２５６Ｅ」を用いて検査した様子は図１１、図１２に示すようになった。また、ＭＴＥＣ社製「チップ外観検査装置」を用いて、チップ背面を検査した様子は図１３、電極のみ抽出した結果は図１４、レーザーマークのみ抽出した結果は図１５に示すようになった。さらに、オプトシステム社製「チップ外観検査装置」を用いて検査した様子は図１６、図１７に示すようになった。何れの外観検査装置でもマーキングした部分を確認することができ、マーキングされたチップを即座に選別することができた。ウエーハの欠陥検査、レーザーマーキング及び外観検査による不良チップの選別に要した時間は約１時間であった。

（比較例）
直径５０ｍｍ直接接合ウェーハ（直径５０ｍｍ）をマーキングせずにダイシングにより分割した後、目視で欠陥を検査し不良チップを選別した。この場合、ウエーハ全面のチップ検査に約５時間を要した。このようにウエーハ１枚あたりチップの選別に要した時間は比較例の場合、視認性が悪く検査に時間がかかったため実施例の約５倍の時間を要した。

このようにウエーハ１枚あたりチップの選別に要した時間は比較例の場合、視認性が悪く検査に時間がかかったため実施例の約５倍の時間を要した上に、不良品を見落とすこともあった。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

本発明に係る直接接合方法で貼り合わせた発光素子用ウエーハの欠陥検出システムの一例の概略を示したものである。 直接接合方法で貼り合わせたウエーハの観察写真である。 欠陥カメラが検出された欠陥位置を元に作成した欠陥マップである。 欠陥位置にマーキングしたウエーハの観察写真である。 欠陥位置にマーキングしたウエーハの観察写真である。 ウエーハ段階での欠陥検出手段、欠陥位置特定手段、およびマーキング手段が一体となった装置の概略を示したものである。 本発明に係る直接接合方法で貼り合わせた発光素子用ウエーハの欠陥検出方法のフローチャートの一例を示したものである。 本発明に係る発光素子の製造方法のフローチャートの一例を示したものである。 本発明に係る発光素子の製造方法で製造される発光素子の一例の概略を示したものである。 実施例におけるマーキングされたチップの写真およびダイシングされエキスパンドしたチップの観察写真である。 実施例におけるヒューブレイン社製「Ｎ面外観検査装置ＨＳ−２５６Ｅ」を用いて検査した様子である。 実施例におけるヒューブレイン社製「Ｎ面外観検査装置ＨＳ−２５６Ｅ」を用いて検査した様子である。 実施例におけるＭＴＥＣ社製「チップ外観検査装置」を用いてチップ背面を検査した様子である。 実施例におけるＭＴＥＣ社製「チップ外観検査装置」を用いて電極のみ抽出した様子である。 実施例におけるＭＴＥＣ社製「チップ外観検査装置」を用いてレーザーマークのみ抽出した様子である。 実施例におけるオプトシステム社製「チップ外観検査装置」を用いて検査した様子である。 実施例におけるオプトシステム社製「チップ外観検査装置」を用いて検査した様子である。 直接接合方法または接着剤を介して貼り合わせた界面にできるボイド欠陥の様子である。 実体顕微鏡で視認できるマイクロボイド欠陥の様子である。

符号の説明

１…欠陥検出システム、
２…直接接合方法で貼り合わせたウエーハをウエーハ段階で欠陥を検出する手段、
３…該ウエーハの欠陥位置を特定する欠陥位置特定手段、
４…特定された欠陥位置にマーキングを行うマーキング手段、
５…ウエーハダイシング後にマーキングされたチップを機械的に検出するチップ欠陥検
出手段、
６…欠陥位置にマーキングされたチップを機械的に除去する欠陥チップ除去手段、
１１ａ…被検査体ウエーハ、 １１ｂ…エキスパンド済みチップ、
１２…Ｘ，Ｙ，Ｚステージ、 １３…欠陥検出カメラ、 １４…欠陥検出用ＰＣ、
１５…レーザーマーク機構、 １６…マーキング制御用ＰＣ、
１７…欠陥チップ検査カメラ、 １８…欠陥チップ検出用ＰＣ、
１９…欠陥チップ抜き取り装置、 ２０…欠陥チップ抜き取り制御用ＰＣ、
２１…ホストコンピュータ、
５１ａ…裏面電極、 ５１ｂ…光取出側電極、 ５２ａ…ｎ−ＧａＰ、
５２ｂ…ｐ−ＧａＰ、 ５３ａ…ｎ−ＡｌＧaＩｎＰ、 ５３ｂ…ｉ−ＡｌＧaＩｎＰ、
５３ｃ…ｐ−ＡｌＧaＩｎＰ、 ５４…ボンディングパッド、 ５５…ワイヤ。

Claims (10)

1. 直接接合方法または接着剤を介して貼り合わせた発光素子用ウエーハの欠陥を検出する方法であって、少なくとも、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出する工程と、該ウエーハの欠陥位置にマーキングする工程と、該マーキングしたウエーハをダイシングしてチップに加工する工程と、エキスパンドしたチップをステージ上に置き、マーキングされたチップを機械的に検出する工程と、マーキングされたチップが在る位置の前記ステージ上のチップを上に突き上げ、該突出したチップを除去する工程を有し、該マーキングされたチップを機械的に検出する工程は、外観検査装置を用いてエキスパンドしたチップのブルーシートを前記外観検査装置にかけて、前記マーキングした部分を画像処理し、コントラストの異なる部分を持つ前記チップを機械的に検出することを特徴とする欠陥検出方法。
2. 前記ウエーハの検出する欠陥を、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷のいずれか１つ以上とすることを特徴とする請求項１に記載の欠陥検出方法。
3. 前記ウエーハ段階で欠陥を検出する工程は、パーティクルカウンターを用いて欠陥を検出するものであることを特徴とする請求項１又は２に記載の欠陥検出方法。
4. 前記欠陥位置にマーキングする工程は、レーザーマーカーを用いて欠陥位置にマーキングするものであることを特徴とする請求項１ないし３のいずれか１項に記載の欠陥検出方法。
5. 直接接合方法または接着剤を介して貼り合わせた発光素子用ウエーハの欠陥を検出するシステムであって、少なくとも、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出する手段と、該ウエーハの欠陥位置を特定する欠陥位置特定手段と、特定された欠陥位置にマーキングを行うマーキング手段と、ウエーハダイシング後にエキスパンドしたチップをステージ上に置き、マーキングされたチップを機械的に検出するチップ欠陥検出手段と、マーキングされたチップが在る位置の前記ステージ上のチップを上に突き上げ、該突出したチップを除去する欠陥チップ除去手段からなり、該チップ欠陥検出手段が、外観検査装置を用いてエキスパンドしたチップのブルーシートを前記外観検査装置にかけて、前記マーキングした部分を画像処理し、コントラストの異なる部分を持つ前記チップを機械的に検出するものであることを特徴とする欠陥検出システム。
6. 更に欠陥位置にマーキングされたチップを機械的に除去する欠陥チップ除去手段を具備することを特徴とする請求項５に記載の欠陥検出システム。
7. 前記ウエーハ段階で欠陥を検出する手段が、パーティクルカウンターを用いる手段であることを特徴とする請求項５又は６に記載の欠陥検出システム。
8. 前記欠陥位置にマーキングを行うマーキング手段が、レーザーマーカーを用いる手段であることを特徴とする請求項５ないし７のいずれか１項に記載の欠陥検出システム。
9. 発光素子の製造方法であって、ＧａＡｓ基板上に４元発光層、ＧａＰ窓層をエピタキシャル成長により順次形成した後、ＧａＡｓ基板をエッチング除去し、ＧａＰ基板を接着剤を介して貼り合わせるかまたは直接接合方法で熱処理をして貼り合わせた後、少なくとも、前記貼り合わせたウエーハをウエーハ段階で欠陥を検出し、該ウエーハの欠陥位置にマーキングし、その後、ウエーハ裏面に保護膜を貼り付けた後、ウエーハをダイシングしてチップに加工し、エキスパンドしたチップをステージ上に置き、外観検査装置を用いてエキスパンドしたチップのブルーシートを前記外観検査装置にかけて、前記マーキングした部分を画像処理し、コントラストの異なる部分を持つ前記チップを機械的に検出することで前記マーキングされたチップを機械的に検出し、マーキングされたチップが在る位置の前記ステージ上のチップを上に突き上げ、該突出したチップを除去することを特徴とする発光素子の製造方法。
10. 前記ウエーハの検出する欠陥を、接合不良によるボイド及びマイクロボイド欠陥、接合界面の異物及び該異物によるエピタキシャル層のクラック、エピタキシャル成長起因の欠陥、表面傷のいずれか１つ以上とすることを特徴とする請求項９に記載の発光素子の製造方法。

Images