JP5164745B2 - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP5164745B2 JP5164745B2 JP2008219066A JP2008219066A JP5164745B2 JP 5164745 B2 JP5164745 B2 JP 5164745B2 JP 2008219066 A JP2008219066 A JP 2008219066A JP 2008219066 A JP2008219066 A JP 2008219066A JP 5164745 B2 JP5164745 B2 JP 5164745B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- substrate
- memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Thin Film Transistor (AREA)
Description
(実施の形態1)
(実施の形態2)
(実施の形態3)
(実施の形態4)
(実施の形態5)
(実施の形態6)
101 ワード線
102 第2の信号線(ビット線ともいう)
103 読み出し回路
104 電源線
105 第1の信号線(アドレス信号線ともいう)
106 出力端子
107 第1のトランジスタ
108 記憶素子
109 第2のトランジスタ
110 第3のトランジスタ
111 インバータ
112 クロックドインバータ
113 外部端子
1000 基板
1001 第1のゲート電極
1002 第1のゲート絶縁膜
1003 半導体層
1004 第1の不純物領域
1005 第2の不純物領域
1006 第2のゲート絶縁膜
1007 第2のゲート電極
1009 絶縁層
1010 第1の配線
1011 第2の配線
1012 基板
1013 ウェル領域
1014 第1の不純物領域
1015 第2の不純物領域
1016 第3の不純物領域
1017 第1の絶縁層
1018 第2の絶縁層
1019 ゲート絶縁膜
1020 ゲート電極
1021 絶縁層
1022 第1の配線
1023 第2の配線
1024 第3の配線
200 メモリセルアレイ
201 読み出し/書き込み回路
202 カラムデコーダ
203 セレクタ回路
204 ロウデコーダ
205 ワード線
206 第2の信号線
207 メモリセル
2000 基板
2001 半導体層
2002 ゲート絶縁膜
2003 ゲート電極
2004 不純物領域
2005 不純物領域
2006 第1の絶縁層
2007 第2の絶縁層
2008 配線
2009 配線
2010 第3の絶縁層
2011 第1の電極
2012 第4の絶縁層
2013 有機化合物層
2014 第2の電極
300 半導体装置
301 高周波回路
302 クロック生成回路
303 ロジック回路
304 電源回路
305 復調回路
306 変調回路
307 分周回路
309 カウンタ回路
310 CPU(中央演算装置ともいう)
311 ROM(Read Only Memory)
312 RAM(Random Access Memory)
313 コントローラ
314 CPUインターフェイス
315 RFインターフェイス
316 メモリコントローラ
317 アンテナ
318 アンテナ部
319 クロック生成回路
400 基板
401 素子部
402 アンテナ
403 層間膜
404 素子
405 導電層
406 導電層
407 端子部
408 導電性粒子
409 樹脂
410 基板
411 素子部
412 基板
413 半導体装置
414 基板
501 保護層
502 素子部
503 保護層
504 アンテナ
505 ドレイン電極
506 ソース電極
507 ゲート電極
600 半導体装置
700 抵抗値
701 抵抗値
702 抵抗値
703 抵抗値
704 未書き込み状態と判別される抵抗値の範囲
705 書き込み状態と判別される抵抗値の範囲
Claims (3)
- 第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、記憶素子と、電源線と、を有し、
前記記憶素子は、一対の電極と、前記一対の電極間に挟まれた有機化合物層と、を有し、
前記第1のトランジスタのソース端子又はドレイン端子の一方には、前記記憶素子が電気的に接続され、
前記第1のトランジスタのソース端子又はドレイン端子の他方には、前記第2のトランジスタのソース端子又はドレイン端子の一方が電気的に接続され、
前記第2のトランジスタのソース端子又はドレイン端子の他方には、前記第3のトランジスタのソース端子又はドレイン端子の一方が電気的に接続され、
前記第3のトランジスタのソース端子又はドレイン端子の他方には、前記電源線が電気的に接続され、
前記第2のトランジスタのゲート端子には、アドレス信号が入力され、
前記第3のトランジスタのゲート端子は、接地され、
前記第2のトランジスタは、前記記憶素子の抵抗値の変化に応じて、しきい値電圧を制御するための第4の端子を有することを特徴とする記憶装置。 - 第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、記憶素子と、電源線と、を有し、
前記記憶素子は、一対の電極と、前記一対の電極間に挟まれた有機化合物層と、を有し、
前記第1のトランジスタのソース端子又はドレイン端子の一方には、前記記憶素子が電気的に接続され、
前記第1のトランジスタのソース端子又はドレイン端子の他方には、前記第2のトランジスタのソース端子又はドレイン端子の一方が電気的に接続され、
前記第2のトランジスタのソース端子又はドレイン端子の他方には、前記第3のトランジスタのソース端子又はドレイン端子の一方が電気的に接続され、
前記第3のトランジスタのソース端子又はドレイン端子の他方には、前記電源線が電気的に接続され、
前記第2のトランジスタのゲート端子には、アドレス信号が入力され、
前記第3のトランジスタのゲート端子は、接地され、
前記第3のトランジスタは、前記記憶素子の抵抗値の変化に応じて、しきい値電圧を制御するための第4の端子を有することを特徴とする記憶装置。 - 請求項1又は2において、
前記有機化合物層には、絶縁物が混合されていることを特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219066A JP5164745B2 (ja) | 2007-09-03 | 2008-08-28 | 記憶装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007227386 | 2007-09-03 | ||
JP2007227386 | 2007-09-03 | ||
JP2008219066A JP5164745B2 (ja) | 2007-09-03 | 2008-08-28 | 記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009080922A JP2009080922A (ja) | 2009-04-16 |
JP2009080922A5 JP2009080922A5 (ja) | 2011-09-15 |
JP5164745B2 true JP5164745B2 (ja) | 2013-03-21 |
Family
ID=40407209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219066A Expired - Fee Related JP5164745B2 (ja) | 2007-09-03 | 2008-08-28 | 記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8018755B2 (ja) |
JP (1) | JP5164745B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010071183A1 (en) * | 2008-12-19 | 2010-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US20110156012A1 (en) * | 2009-11-12 | 2011-06-30 | Sony Corporation | Double layer hardmask for organic devices |
KR101922849B1 (ko) * | 2009-11-20 | 2018-11-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011125455A1 (en) | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor memory device |
WO2011145634A1 (en) | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9129703B2 (en) * | 2010-08-16 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor memory device |
WO2018220471A1 (ja) * | 2017-06-02 | 2018-12-06 | 株式会社半導体エネルギー研究所 | 記憶装置及びその動作方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3833894A (en) * | 1973-06-20 | 1974-09-03 | Ibm | Organic memory device |
US4763183A (en) * | 1984-08-01 | 1988-08-09 | American Telephone And Telegraph Co., At&T Bell Laboratories | Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method |
US5242851A (en) * | 1991-07-16 | 1993-09-07 | Samsung Semiconductor, Inc. | Programmable interconnect device and method of manufacturing same |
JPH08116109A (ja) | 1994-10-14 | 1996-05-07 | Matsushita Giken Kk | 有機薄膜スイッチング・メモリー複合素子の製造方法および有機薄膜スイッチング・メモリー複合素子 |
US5583819A (en) * | 1995-01-27 | 1996-12-10 | Single Chip Holdings, Inc. | Apparatus and method of use of radiofrequency identification tags |
US6720866B1 (en) * | 1999-03-30 | 2004-04-13 | Microchip Technology Incorporated | Radio frequency identification tag device with sensor input |
US6654275B2 (en) * | 2001-03-15 | 2003-11-25 | Micron Technology, Inc. | SRAM cell with horizontal merged devices |
US6534841B1 (en) * | 2001-12-14 | 2003-03-18 | Hewlett-Packard Company | Continuous antifuse material in memory structure |
EP1559278B1 (en) | 2002-10-18 | 2013-05-15 | Symbol Technologies, Inc. | System and method for minimizing unwanted re-negotiation of a passive rfid tag |
US7504663B2 (en) * | 2004-05-28 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a floating gate electrode that includes a plurality of particles |
US7067868B2 (en) * | 2004-09-29 | 2006-06-27 | Freescale Semiconductor, Inc. | Double gate device having a heterojunction source/drain and strained channel |
US7791066B2 (en) * | 2005-05-20 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof and method for writing memory element |
US7700984B2 (en) * | 2005-05-20 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device including memory cell |
JP2006352104A (ja) * | 2005-05-20 | 2006-12-28 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
CN101950732B (zh) * | 2005-11-09 | 2014-12-10 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP4203506B2 (ja) * | 2006-01-13 | 2009-01-07 | シャープ株式会社 | 不揮発性半導体記憶装置及びその書き換え方法 |
-
2008
- 2008-08-28 JP JP2008219066A patent/JP5164745B2/ja not_active Expired - Fee Related
- 2008-09-02 US US12/202,516 patent/US8018755B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009080922A (ja) | 2009-04-16 |
US8018755B2 (en) | 2011-09-13 |
US20090059650A1 (en) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5452959B2 (ja) | 半導体記憶装置、及び半導体装置 | |
KR101201698B1 (ko) | 반도체 장치 | |
US7358590B2 (en) | Semiconductor device and driving method thereof | |
JP5632945B2 (ja) | 半導体装置 | |
US8295104B2 (en) | Semiconductor device | |
CN100565900C (zh) | 半导体器件 | |
JP5164745B2 (ja) | 記憶装置 | |
JP5377839B2 (ja) | 半導体装置 | |
JP4954537B2 (ja) | 半導体装置 | |
JP4712592B2 (ja) | 記憶素子、半導体装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5164745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |