JP5160201B2 - はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 - Google Patents
はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP5160201B2 JP5160201B2 JP2007300792A JP2007300792A JP5160201B2 JP 5160201 B2 JP5160201 B2 JP 5160201B2 JP 2007300792 A JP2007300792 A JP 2007300792A JP 2007300792 A JP2007300792 A JP 2007300792A JP 5160201 B2 JP5160201 B2 JP 5160201B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- zinc
- solder material
- power semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C18/00—Alloys based on zinc
- C22C18/04—Alloys based on zinc with aluminium as the next major constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/28—Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
- B23K35/282—Zn as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/40—Making wire or rods for soldering or welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29118—Zinc [Zn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0134—Quaternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0135—Quinary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12222—Shaped configuration for melting [e.g., package, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
しかし、鉛は毒性を有するために使用廃止の方向にあり、鉛フリーのはんだ材料の開発が望まれている。
しかし、錫系はんだ材料の融点は220℃程度であるが故に、220℃程度で溶融してしまい、また、200℃前後において引っ張り強度が著しく低下してしまう。
パワー半導体モジュールは、通常、パワー半導体と電流通電部とが電気的に絶縁されるよう、パワー半導体に絶縁体を設けた構成となっている。このパワー半導体と絶縁体とは、はんだなどによって接合されている。
したがって、パワー半導体モジュールでは、半導体素子と絶縁体との間、及び絶縁体と放熱板との間の2箇所を接合することが一般的である。
次世代のパワー半導体素子であるGaNやSiCは、200℃以上の耐熱性を有し、且つ絶縁破壊電界及び飽和電子密度等が大きいことから、高い動作電圧を用いて大電流を扱うことが可能である。この電流の大きさに起因して半導体素子からの発熱が200℃程度にまで上昇するため、はんだによる接合部分に対しても200℃以上の耐熱性が要求されている。
本発明の第二の課題は、耐熱性が高く緻密に接合された接合体およびパワー半導体モジュールを提供することである。
本発明の第三の課題は、緻密な接合を可能とするはんだ材料、接合体、およびパワー半導体モジュールのそれぞれの製造方法を提供することである。
しかし、この方法では破れた酸化膜がはんだ材料の表面付近に残存し、緻密な接合を阻害していることが明らかとなった。緻密に接合していない接合体は、接合部で熱抵抗や電気抵抗を増大させる。特に接合体としてパワー半導体モジュールを作製した場合、そのパワー半導体モジュールの接合部では発熱密度と電流量が大きくなり、熱抵抗や電気抵抗に対する影響が甚大となる。
(1)銅の表面に生成する自然酸化膜は、還元などによって容易に除去できる。
(2)接合時に生じる亜鉛系はんだ材料の溶融状態で、表面の銅は亜鉛系はんだに溶け込み、接合後には銅の層が消失する。よって、銅をはんだ材料の表面に備えても、接合後の接合体の耐久性に大きな影響を与えない。
更なるはんだ接合における操作性を考慮すると、亜鉛単体(融点:420℃)よりも融点を下げることが望ましい場合がある。亜鉛にアルミニウムを添加したZn(1−x−y)AlxMyで表される合金は、融点(固相線温度)が380℃程度に降下しているので、実用的である。
第1部材と第2部材とを有し、
前記第1部材と第2部材の間が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とする接合体である。
本発明のZn系はんだ材料を用いた接合体は、酸化膜によって接合が阻害されないため、緻密に接合している。そのため、接合体の接合部における熱抵抗や電気抵抗の増大を抑えることができる。
したがって、請求項6に記載の発明によれば、緻密な接合ができることに加え、不要な反応生成物の生成を抑えることができる。結果、反応生成物に起因するクラックの発生が防止でき、界面での剥離などの不具合の発生が抑えられる。
そこで、請求項7にかかる発明では、被接合面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備えて、Zn系はんだ材料の濡れ性を向上させる。溶融Zn系はんだ材料は、金属表面層と接触することで合金を形成し、さらに反応性金属を求めて濡れ拡がることにより濡れ性が向上しているものと推測される。
パワー半導体素子と、絶縁基板と、放熱板と、を有し、
前記パワー半導体素子と前記絶縁基板との間の第一接合部、及び前記絶縁基板と前記放熱板との間の第二接合部の少なくとも一方が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とするパワー半導体モジュールである。
本発明のZn系はんだ材料を用いたパワー半導体モジュールは、酸化膜によって接合が阻害されないため、緻密に接合している。そのため、パワー半導体モジュールの接合部で熱抵抗や電気抵抗の増大を抑えることができる。
したがって、絶縁基板としては、絶縁性があることは勿論、熱伝導が良好であることが好ましく、さらに高い導電性と高い熱伝導率を有する導電層を備えることが好ましい。請求項10に記載の発明によれば、これら物性的な要求を満たすことができる。
また、請求項10におけるCu/Si3N4/Cu積層体は、冷熱サイクルなどの試験に対しても、クラックなどの不具合を発生させ難い。
前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を有することを特徴とする請求項8〜請求項12のいずれか1項に記載のパワー半導体モジュールである。
亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、
前記表面に、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を設けることを特徴とする、
亜鉛を主成分とするはんだ材料の製造方法である。
亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
第1部材と第2部材の間に前記亜鉛を主成分とするはんだ材料を挟持し、
加熱して、前記第1部材と第2部材を接合し且つ前記被覆層を消失させることを特徴とする、
接合体の製造方法である。
つまり、請求項19に記載の発明によれば、別途工程を増やすことなく、接合時の加熱によって、前記被覆層の消失および被覆層の表面の酸化膜の還元を行なうことが可能である。
また、請求項19に記載の発明では、前述の亜鉛を主成分とするはんだ材料を適用するため、第1部材と第2部材とを緻密に接合できる。
被接合面にニッケル層を設けた第1部材および第2部材を用いることを特徴とする請求項19に記載の接合体の製造方法である。
接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
接合時の前記加熱によって、前記金属表面層を消失させることを特徴とする請求項20に記載の接合体の製造方法である。
また、請求項21に記載の発明では、別途工程を増やすことなく、接合時の加熱によって、付設した前記金属表面層を消失させることができる。
接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項21に記載の接合体の製造方法である。
接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項21に記載の接合体の製造方法である。
亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
パワー半導体素子と絶縁基板との間の第一接合部、及び絶縁基板と前記放熱板との間の第二接合部の少なくとも一方に、前記亜鉛を主成分とするはんだ材料を挟持し、
加熱して、接合し且つ前記被覆層を消失させることを特徴とする、
パワー半導体モジュールの製造方法である。
また、請求項24に記載の発明によれば、別途工程を増やすことなく、接合時の加熱によって、前記被覆層の消失および被覆層の表面の酸化膜の還元を行なうことが可能である。
前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、前記亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を備えることを特徴とする請求項24に記載のパワー半導体モジュールの製造方法である。
接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
接合時の前記加熱により、前記金属表面層を消失させることを特徴とする請求項25に記載のパワー半導体モジュールの製造方法である。
また、請求項26に記載の発明では、別途工程を増やすことなく、接合時の加熱によって、付設した前記金属表面層を消失させることができる。
接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法である。
接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法である。
である。
また、本発明によれば、耐熱性が高く緻密に接合された接合体およびパワー半導体モジュールを提供することができる。
さらに、本発明によれば、緻密な接合を可能とする亜鉛を主成分とするはんだ材料、接合体、およびパワー半導体モジュールのそれぞれの製造方法を提供することができる。
本発明の亜鉛を主成分とするはんだ材料は、表面の酸化膜を除去した後に、又は酸化膜が存在しない状態で、該表面に前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を前記表面に設けたものである。
以下、本発明では、被覆層を設けるなどの表面処理を施す前の亜鉛を主成分とする材料を、「Zn系材料」と称する場合があり、表面処理を施した後の本発明の亜鉛を主成分とするはんだ材料を、「Zn系はんだ材料」と称する場合がある。また、前記酸化膜よりもその酸化物が還元され易い金属を、「易還元金属」と称する場合がある。
更に、これら亜鉛単体、Zn−Al合金、Zn(1−x−y)AlxMyで表される合金、又はこれらの2種類以上を併用したものに、添加物としてGe、Mg、Sn、In、P等を添加したものも適用することができる。このようなZn系材料としては、特開平11−288955号公報、特開平11−208487号公報、特開平11−172354号公報、特開平11−172353号公報、特開平11−172352号公報、特開2000−208533号公報、特開2000−61686号公報、特開2004−358540号公報、特開2004−358539号公報などのZn系材料を挙げることができる。
本発明では、亜鉛の自然酸化膜に起因する問題が解決されるので、亜鉛は単体であっても合金であっても、或いは添加物が含まれていても、同様の効果を奏することができる。
具体的な事例としては、パワー半導体モジュールの場合を挙げることができる。パワー半導体モジュールの1回目の接合に用いるはんだ材料として亜鉛単体を適用することは可能であるが、半導体素子の熱による破壊を防止するには450℃よりも融点を低くすることが望ましい。
Alを含まない場合(xが0の場合)には上述のように融点は約420℃であって、Alの含有率が増加するに従い、溶解終了温度(液相線温度)は徐々に降下し、Alの含有率が約2質量%で溶解終了温度(液相線温度)が約410℃となり、Alの含有率が約4〜6質量%で液相線温度が約382℃となる。Alの含有率が約6質量%よりも多くなると、溶解し始める温度(固相線温度)と溶解の完了する温度(液相線温度)との差が大きくなり、Alの含有率が10質量%の場合には、固相線温度が約382℃で、液相線温度が約410℃となる。Alの含有率が10質量%よりも多くなると固相線温度と液相線温度との温度差が30℃よりも大きくなるので作業性が低下する可能性がある。
Zn(1−x−y)AlxMyで表される合金において、金属Mの含有量(yの範囲)としては、0〜2質量%であり、好ましくは0〜1.5質量%である。金属Mの含有量が2質量%よりも多くなると、溶解完了までの温度差が30℃よりも大きくなるので作業性が低下し、接合する際に位置ずれや接合部材の傾斜等の不具合が発生し易くなる。
図1(A)に示すように、Zn系材料50が大気中に放置されると、その表面には自然酸化膜501が形成される。前記表面処理では、図1(B)に示すように、Zn系材料50の表面の酸化膜501を除去した後に、図1(C)に示すように、当該表面に易還元金属を主成分とする被覆層51を設けて、表面処理したZn系はんだ材料55を得る。
プラズマによって酸化膜を除去した場合には、その後該酸化膜を生成させないためには、真空中で被覆層51を形成することが好ましい。特に、プラズマでの酸化膜除去の工程を真空中で行なっている場合には、引き続き、その真空環境下で金属層を形成させることが好ましい。
特に、銅を主成分とすることが、(1)銅の表面に生成する自然酸化膜の還元のしやすさ、(2)亜鉛系はんだ浴へ溶け込み易く、接合後にこの銅層を消失させることができる、という観点から好適である。
銅を主成分とする被覆層に添加する添加物としては、Au、Ag、Ni、Sn、Zn、Ni、Mnなどを挙げることができる。
被覆層51を形成するときのスパッタリングの条件は特に限定されず、直流電流であっても交流電流であってもよい。使用電力も適宜設定することが好ましい。
めっき前処理液によって前記酸化膜を除去した場合には、被覆層51をめっきにより形成することが好ましい。特に、酸化膜除去のために使用しためっき浴から空気中に試料を引き上げることなく、引き続き同じめっき浴で金属層の形成のためのめっきを行なうことが、酸化膜を生成させない観点から好ましい。
被覆層51の厚さが薄すぎると、被覆層51が島状に形成され、部分的にZn系材料50が露出し、空気中に取り出した際に酸化膜が生成することがある。一方、被覆層51が厚すぎると、接合の条件によっては、内部のZn系材料50が溶融の際に接合面に現出せず、あるいは接合工程後も被覆層51が接合界面に残存することがある。
本発明の接合体は、第1部材と第2部材とを有し、前記第1部材と第2部材の間が、上述のZn系はんだ材料55で接合され、Zn系はんだ材料55で接合した後の接合面では、前記被覆層51が消失している。
第一の実施形態の接合体の製造手順の一例を図2に示す。図2(A)では接合前の各部材を示し、得られる接合体300を図2(B)に示す。
第1部材101と第2部材102の被接合面には、ニッケル(Ni)層111,112をそれぞれ備えることが好ましい。Ni層111,112を備えることで、Zn系はんだ材料55との界面において不要な反応生成物の生成を抑えることができ、温度変化に対しても耐性が高くなる。
Ni層111,112は、スパッタリングやめっき、蒸着等によって形成することができる。
接合の際には、不活性ガス又は還元ガス雰囲気下で行なうが、上述のように、被覆層51の表面に生成した酸化膜を還元するには、還元ガス雰囲気下で行なうことが好ましい。
第二の実施形態の接合体の製造手順の一例を図3に示す。図3(A)では接合前の各部材を示し、得られる接合体を図3(B)に示す。第1部材101と第2部材102の形状や大きさに特に制限はなく、図3では、第1部材101の被接合面が、第2部材102の被接合面よりも大きい場合で説明する。
しかし、第二の実施形態の接合体では、第一の実施形態の接合体のように加熱しながら外圧を加えるという煩雑な操作を行なわなくとも、被接合部材を傾けさせずに接合することができる。
そこで、金属表面層121,122は、はんだ材料が濡れ拡がった後は、Znのはんだ浴中に取り込み消失させることが望ましい。
しかしながら、概ね、3nm以上1000nm以下であることが好ましく、10nm以上200nm以下であることが好ましい。膜厚が薄すぎると、接合部分が島状となり均一に接合することができない場合がある。一方、1000nmよりも厚い場合には、Zn系はんだ浴中に全てが取り込まれず、金属表面層121,122が残存する場合がある。
本実施形態においては、金属表面層121,122を備えたことにより亜鉛の濡れ性が向上しているため、図3(B)に示すように、接合の加熱によってはんだ材料が均一に濡れ広がる。濡れ広がった結果、形成された接合部57はフィレットと呼ばれる裾広がりの形状となる場合がある。このような接合形状であっても均一に接合しているのであれば問題ないが、フィレットの広がりを抑制する方法としては、以下の方法を例示することができる。
所望の面積の金属表面層121を形成するには、第1部材101板上にマスキングシートなどを貼ってメッキしたり、或いは、開口部を有するマスク部材を装着してスパッタリングしたりすればよい。したがって、この方法では簡易な方法で、はんだ材料の濡れ広がる面積を制御することができる。
これに対して、従来のように、はんだ材料に他の物質を添加して濡れ性を向上させる方法では、濡れ性に直接影響を及ぼす界面のみならず、はんだ材料全体も改質されているので、はんだ材料が濡れ広がる範囲を制御することは、本発明に比べて困難である。
接合後に不要なレジストを除去することも可能であり、耐熱性の高いレジストの場合には、そのまま残存させておいてもよい。
本発明のパワー半導体モジュールは、パワー半導体素子と、絶縁基板と、放熱板と、を有する。パワー半導体素子と絶縁基板との間の第一接合部、及び絶縁基板と放熱板との間の第二接合部の少なくとも一方が、前記Zn系はんだ材料55で接合されていればよく、第一接合部と第二接合部の両方がZn系はんだ材料55で接合されていてもよい。
図6に、本発明のパワー半導体モジュール10の要部断面図を模式的に示す。
パワー半導体モジュール10は、パワー半導体素子20と絶縁部30と放熱板40とを有する。パワー半導体素子20と絶縁部30との間は第一接合部500によって接合される。絶縁部30と放熱板40との間は第二接合部600によって接合される。
また、各部材の熱膨張係数が近い値であることも、冷熱サイクルによる亀裂や剥離などの発生を抑制するのに重要である。熱膨張係数が全く異なる部材を接合すると、冷熱サイクルによって繰り返し起こる部材の体積変化によって、亀裂や剥離等を発生させやすくなる。
しかし、いずれにしても2回目のはんだ付けの温度が、1回目に用いたはんだ材料の融点よりも高いと、2回目のはんだ付けの際に1回目にはんだ付けした部分が溶融して、位置ずれを起こしたり傾斜したりといった不具合を発生させてしまう。
本発明における第一接合部500は、パワー半導体素子20と絶縁部30との間を接合するために設けられる。第一接合部500では、亜鉛を主成分とするはんだ材料を適用する。
なお、図6のパワー半導体モジュールでは、Zn系材料50及び被覆層51を点線で図示しているが、接合後の第一接合部500では、被覆層51は取り込まれ消失している。
Zn系はんだ材料を接合部材として用いる場合には、接合する部材の被接合面には、Ni層を備えることが好ましい。つまり、第一の実施形態では、第一接合部500にZn系はんだ材料55を適用するので、パワー半導体素子20と絶縁部30のそれぞれの被接合面にNi層22,38を備えることが好適である。Ni層22,38を備えることで、Zn系はんだ材料55との界面において不要な反応生成物の生成を抑えることができ、温度変化に対しても耐性が高くなる。
Ni層22,38は、スパッタリングやめっき、蒸着等によって形成することができる。
本発明における第二接合部600は、絶縁部30と放熱板40との間を接合するために設けられる。第二接合部600の材質としては特に制限されないが、第一の実施形態では上記第一接合部500に約330〜420℃の融点を有するZn系はんだ材料55を適用するため、製造工程上、230℃〜300℃程度の融点を有する材料を適用することが好ましい。
更に、下記(1)〜(4)に記載のBi系はんだ材料の中でも、Biの脆性の高さを解消して機械的強度を高める観点からは、下記(2)〜(4)のBi系はんだ材料であることが好ましい。
(2)Bi中にCuAlMn合金粒子を分散させたBi−CuAlMn
(3)BiにCuを添加した材料
(4)BiにNiを添加した材料
パワー半導体素子20としては、特に制限することなく用途に応じて適宜適用することができ、一般的なSi基板なども適用できる。
本発明では、次世代素子としてGaN基板やSiC基板などを用いた場合であっても、第一接合部500に用いるZn系はんだ材料55の融点(固相線温度)が約330〜420℃のため、半導体素子の繰り返し使用によって放熱される200℃を超える高温に対しても、亀裂や剥離などの不具合を生じさせない信頼性の高いパワー半導体モジュールとなる。
絶縁部30における絶縁基板32としては、絶縁性を確保できるものであれば特に制限されず適用することができるが、好ましくは冷熱サイクル時に顕著な熱応力を生じさせないよう、半導体素子の熱膨張係数と同程度の熱膨張係数を有するものである。
つまり、AlNのセラミックスを絶縁基板32として適用する場合には、絶縁部30としては、Cu/Si3N4/Cu積層体又はAl/Si3N4/Al積層体であることが好ましい。
放熱板40としては、放熱性を有するものであれば特に制限されず適用することができるが、熱伝導率が充分高く放熱板としての機能に優れ、また半導体素子の熱膨張係数に近いものを用いることが好ましい。
まず、上述の方法により表面処理を施したZn系はんだ材料55を準備する。このZn系はんだ材料55は、酸化膜501が除去され、且つ表面に被覆層51が設けられている。
次に、図7(A)に示すように、パワー半導体素子20と絶縁部30とが対向するように配置し、その間に前記表面処理を施したZn系はんだ材料55を挟む。Zn系はんだ材料55は、Zn系材料50の表面に被覆層51を備えたものである。したがって、パワー半導体素子20/Ni層22/被覆層51/Zn系材料50/被覆層51/Ni層38/絶縁部30の順に積層した状態で、リフロー法等を利用して接合して、第一接合部500を形成する。
第二接合部600による接合では、図7(C)に示すように、第一接合部500によってパワー半導体素子20と接合した絶縁部30と、放熱板40とを用い、絶縁部30と放熱板40とが対向するように配置し、その間に第二接合部600に用いるはんだ材料を挟み、絶縁部30/はんだ材料60/放熱板40の順に積層した状態で、リフロー法等を利用して接合し、図6に示すパワー半導体モジュールを得る。
また、第一の実施形態では、大量の熱を発する半導体素子に近い側の第一接合部500には、より融点の高いZn系はんだ材料55を適用し、半導体素子から遠い側の第二接合部600には、第一接合部500に用いたZn系はんだ材料55よりも融点の低いはんだ材料を適用するので、更に耐熱性に優れたパワー半導体モジュールとなる。
第一の実施形態のパワー半導体モジュールでは、第一接合部500にZn系はんだ材料55を適用し、第二接合部600にはZn系はんだ材料55よりも融点の低いはんだ材料を適用したが、第二の実施形態のパワー半導体モジュールでは、第一接合部500にZn系はんだ材料55よりも融点の低いはんだ材料を適用し、第二接合部600にZn系はんだ材料55を適用する。
第二の実施形態のパワー半導体モジュールでは、第二接合部600を先に接合し、第一接合部500を2回目に接合する。Zn系はんだ材料55を用いる第二接合部600の被接合面には、Ni層を設けることが好ましい。その他については、第一の実施形態のパワー半導体モジュールと同様であるので、説明を省略する。
Zn系はんだ材料55に含まれる合金組成の種類や添加剤の種類、添加剤の添加量を変えることで、融点が大きく変わる場合には、第一接合部と第二接合部の両者に、Zn系はんだ材料55を適用することができる。
この場合においても、2回目の接合に用いるはんだ材料の融点は、1回目の接合に用いるはんだ材料の融点よりも30℃以上低いことが望ましく、且つパワー半導体からの発熱を考慮して200℃以上であることが望ましい。
さらに、融点のより高い方のはんだ材料を第一接合部に適用し、それよりも融点の低いはんだ材料を第二接合部に適用することが、パワー半導体素子20からの発熱を考慮した場合に好ましい。
第三の実施形態のパワー半導体モジュールでは、第一接合部500と第二接合部600の被接合面に、Ni層を設けることが好ましい。その他については、第一の実施形態のパワー半導体モジュールと同様であるので、説明を省略する。
第二の実施形態の接合体と同様に、Zn系はんだ材料55の濡れ性を向上させるために、被接合面に金属表面層を設ける。図8では、第一接合部にZn系はんだ材料55を適用した場合として説明する。
図8(A)(B)に示すように、Ni層22,38の表面に、金属表面層24,39を設ける。金属表面層24,39は、はんだ材料が濡れ広がった後は、亜鉛のはんだ浴中に取り込まれて消失させることが望ましい。
また、濡れ性向上のために、Zn系はんだ材料55の接合面であるパワー半導体素子20及び絶縁部30の表面に、金属表面層24,39を設けた以外は、第一の実施形態のパワー半導体モジュールと同様であるので、その他の説明を省略する。
本発明の製造方法によって得られたパワー半導体モジュールは、Zn系はんだ材料55と被接合面との間に酸化膜が存在しないので、緻密な接合界面を得ることができる。その結果、接合部の熱抵抗の増大を抑えることが可能であり、パワー半導体素子で発生した熱を、効率よく冷却水などの冷却媒体に伝えることができる。
また、熱膨張係数差に伴い、接合部に熱応力がかかる場合でも、接合部に空隙などの欠陥が少ないために、クラックなどが入り難く、冷熱サイクルに対して信頼性の高いパワー半導体モジュールとなる。
図7(A)(B)に従い、パワー半導体素子と絶縁基板とをZn系はんだ材料55で接合して、図7(B)に示す構成の評価試験体−1を作製した。
GaNを用いたパワー半導体素子20を準備し、その最表面にNi層22をスパッタリングで形成した。Ni層22の表面にはAu層(図示せず)をスパッタリングで形成した。
一方、絶縁基板32としてのSi3N4のセラミックス板の両面にロウ付けによってCu層34、36を貼り付け、Cu層34/Si3N4層32/Cu層36の積層体を作製した。更にこの積層体のCu層の表面にNi層38をメッキにより形成し絶縁部30を作製した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。
亜鉛に4質量%のAlを添加したはんだ材料(Zn0.96Al0.04合金:融点380℃)を準備し、圧延により、厚さ0.1mmの箔状に加工した。次に、そのはんだ箔をスパッタリング装置に入れ、逆スパッタリングにより、はんだ箔表面をエッチングした。エッチングは、真空中にアルゴンガスを注入した状態で、13.56MHzの高周波で、100Wの電圧でプラズマを発生させて行なった。エッチングの時間は、15分とした。
上記準備したパワー半導体素子20のNi層22と、絶縁部30のNi層38とを対向するように配置し、その間にZn0.96Al0.04層50を挟み込んだ状態で、位置決めをするためのカーボン治具にセットし、電気炉に入れた。
電気炉の炉心管には、5vol%の水素ガスを含む窒素ガスが常時流入され、内部は還元性雰囲気となっている。その状態で、室温から430℃まで30分かけて昇温させた後、5分間430℃の状態を保ち、その後、常温付近まで冷却してから取り出して、評価試験体−1を得た。
評価試験体−1は、始めに超音波探傷によって、接合面全体を非破壊で観察した後に、評価試験体−1を切断して断面を研磨した後に、その断面を電子顕微鏡により観察した。
その結果、評価試験体−1の接合面には若干のボイドが確認されたものの、全体的に緻密な接合であることが分かった。
また、評価試験体−1の接合界面近傍に銅が残存している様子は見られず、はんだが溶融した際に、はんだ浴に取り込まれたものと思われる。
実施例1の評価試験体−1と同様の構成で、但し、逆スパッタリングや銅の成膜を行なっていないZn0.96Al0.04合金を第一接合部に適用して、比較の評価試験体−2を作製した。こ
ここで、第一接合部の接合の際に、Zn0.96Al0.04合金の表面に生成した自然酸化膜を破って内部のZn0.96Al0.04合金を接合面に流出させるよう、パワー半導体素子20と絶縁部30の間にZn0.96Al0.04層を挟み込んだ状態で、パワー半導体素子20及び絶縁部30に外圧を加えた。
実施例1では、自然酸化膜の除去とその後の銅膜の形成を、逆スパッタリングとスパッタリングとによって行なったが、実施例2では、めっきによって行なった。
図8(A)(B)に従い、パワー半導体素子と絶縁基板とをZn系はんだ材料55で接合して、図8(B)に示す構成の評価試験体−4を作製した。
接合面が1cm2のGaNパワー半導体素子20を準備し、その最表面にNi層22をスパッタリングで形成した。Ni層22の表面にはCu層24をスパッタリングで形成した。Ni層22とCu層24の厚さを電子顕微鏡で観測したところ、Ni層22の厚さは、0.7μmであり、Cu層24の厚さは、50nmであった。
一方、絶縁基板32としてのSi3N4のセラミックス板の両面にロウ付けによってCu層34、36を貼り付け、Cu層34/Si3N4層32/Cu層36の積層体を作製した。
更にこの積層体のCu層の表面にNi層38をメッキにより形成し、更にNi層38の上にCu層39をスパッタリングにより成膜し、絶縁部30を作製した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。Cu層39の厚さは、50nmであった。
得られた評価試験体−4について、実施例1と同様の方法で接合面の観察を行なった。その結果、評価試験体−4の接合面は実施例1における評価試験体−1の接合面よりも、緻密な接合であることが分かった。
また、評価試験体−4の接合界面近傍に銅が残存している様子は見られず、はんだが溶融した際に、はんだ浴に取り込まれたものと思われる。
20 パワー半導体素子
22,38,111,112 ニッケル(Ni)層
24,39,121,122 金属表面層
30 絶縁部
32 絶縁基板
34、36 導電層
40 放熱板
42 モリブデン(Mo)層
44、46 銅(Cu)層
51 Zn系はんだ材料表面の酸化膜よりも還元され易い金属を主成分とする被覆層
55 亜鉛を主成分とするはんだ材料(Zn系はんだ材料)
57 接合部
70 レジスト
101 第1部材
102 第2部材
500 第一接合部
501 酸化膜
600 第二接合部
Claims (28)
- 亜鉛を主成分とする材料の表面における酸化膜を除去した後に、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を前記表面に設けた、亜鉛を主成分とするはんだ材料。
- 前記被覆層が、銅を主成分とする層であることを特徴とする請求項1に記載の亜鉛を主成分とするはんだ材料。
- 前記亜鉛を主成分とする材料が、亜鉛単体、又はZn(1−x−y)AlxMy(xは0.02〜0.10であり、yは0〜0.02であり、Mは亜鉛及びアルミニウム以外の金属を表す。)で表される合金であることを特徴とする請求項1又は請求項2に記載の亜鉛を主成分とするはんだ材料。
- 前記被覆層の厚さが、5nm以上500nm以下であることを特徴とする請求項1〜請求項3のいずれか1項に記載の亜鉛を主成分とするはんだ材料。
- 第1部材と第2部材とを有し、
前記第1部材と第2部材の間が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とする接合体。 - 第1部材および第2部材の被接合面に、ニッケル層が設けられてなることを特徴とする請求項5に記載の接合体。
- 接合前の前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備え、接合後の接合面では、前記金属表面層が消失していることを特徴とする請求項6に記載の接合体。
- パワー半導体素子と、絶縁基板と、放熱板と、を有し、
前記パワー半導体素子と前記絶縁基板との間の第一接合部、及び前記絶縁基板と前記放熱板との間の第二接合部の少なくとも一方が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とするパワー半導体モジュール。 - 前記パワー半導体素子が、GaN又はSiCを用いて形成されてなることを特徴とする請求項8に記載のパワー半導体モジュール。
- 前記絶縁基板がSi3N4層であり、Si3N4層の両表面に銅で形成される導電層を備えることを特徴とする請求項8又は請求項9に記載のパワー半導体モジュール。
- 前記放熱板が、モリブデン(Mo)層の両面に銅(Cu)層を有するCu層/Mo層/Cu層の積層体であることを特徴とする請求項8〜請求項10のいずれか1項に記載のパワー半導体モジュール。
- 前記放熱板におけるCu層/Mo層/Cu層の厚さの比率が、1/5/1〜1/12/1であることを特徴とする請求項11に記載のパワー半導体モジュール。
- 前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、前記亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を有することを特徴とする請求項8〜請求項12のいずれか1項に記載のパワー半導体モジュール。
- 接合前の前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備え、接合後の接合面では、前記金属表面層が消失していることを特徴とする請求項13に記載のパワー半導体モジュール。
- 亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、
前記表面に、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を設けることを特徴とする、
亜鉛を主成分とするはんだ材料の製造方法。 - 前記酸化膜の除去を、プラズマによって行なうことを特徴とする請求項15に記載の亜鉛を主成分とするはんだ材料の製造方法。
- 前記酸化膜の除去を、めっき前処理液によって行なうことを特徴とする請求項15に記載の亜鉛を主成分とするはんだ材料の製造方法。
- 真空中で、前記被覆層を前記表面に設けることを特徴とする請求項15又は請求項16に記載の亜鉛を主成分とするはんだ材料の製造方法。
- 亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
第1部材と第2部材の間に前記亜鉛を主成分とするはんだ材料を挟持し、
加熱して、前記第1部材と第2部材を接合し且つ前記被覆層を消失させることを特徴とする、
接合体の製造方法。 - 被接合面にニッケル層を設けた第1部材および第2部材を用いることを特徴とする請求項19に記載の接合体の製造方法。
- 接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
接合時の前記加熱によって、前記金属表面層を消失させることを特徴とする請求項20に記載の接合体の製造方法。 - 接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項21に記載の接合体の製造方法。
- 接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項21に記載の接合体の製造方法。
- 亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
パワー半導体素子と絶縁基板との間の第一接合部、及び絶縁基板と前記放熱板との間の第二接合部の少なくとも一方に、前記亜鉛を主成分とするはんだ材料を挟持し、
加熱して、接合し且つ前記被覆層を消失させることを特徴とする、
パワー半導体モジュールの製造方法。 - 前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、前記亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を備えることを特徴とする請求項24に記載のパワー半導体モジュールの製造方法。
- 接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
接合時の前記加熱により、前記金属表面層を消失させることを特徴とする請求項25に記載のパワー半導体モジュールの製造方法。 - 接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法。
- 接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007300792A JP5160201B2 (ja) | 2007-11-20 | 2007-11-20 | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
US12/669,346 US8283783B2 (en) | 2007-11-20 | 2008-11-19 | Solder material, method for manufacturing the same, joined body, method for manufacturing the same, power semiconductor module, and method for manufacturing the same |
CN2008800226496A CN101687284B (zh) | 2007-11-20 | 2008-11-19 | 接合体及其制造方法、以及功率半导体模块及其制造方法 |
PCT/JP2008/071043 WO2009066704A1 (ja) | 2007-11-20 | 2008-11-19 | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
EP08852575.3A EP2213404A4 (en) | 2007-11-20 | 2008-11-19 | SOLDERING MATERIAL, METHOD FOR PRODUCING THE SOLDER MATERIAL, CONNECTING PRODUCT, METHOD FOR PRODUCING THE CONNECTING PRODUCT, POWER-SEMICONDUCTOR MODULE, AND METHOD FOR PRODUCING THE POWER-SEMICONDUCTOR MODULE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007300792A JP5160201B2 (ja) | 2007-11-20 | 2007-11-20 | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009125753A JP2009125753A (ja) | 2009-06-11 |
JP5160201B2 true JP5160201B2 (ja) | 2013-03-13 |
Family
ID=40667526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007300792A Expired - Fee Related JP5160201B2 (ja) | 2007-11-20 | 2007-11-20 | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8283783B2 (ja) |
EP (1) | EP2213404A4 (ja) |
JP (1) | JP5160201B2 (ja) |
CN (1) | CN101687284B (ja) |
WO (1) | WO2009066704A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3891647B2 (ja) * | 1997-07-28 | 2007-03-14 | 株式会社バッファロー | 発電式無電源マウス |
JP2010179336A (ja) * | 2009-02-05 | 2010-08-19 | Toyota Central R&D Labs Inc | 接合体、半導体モジュール、及び接合体の製造方法 |
US8193040B2 (en) * | 2010-02-08 | 2012-06-05 | Infineon Technologies Ag | Manufacturing of a device including a semiconductor chip |
EP2544225A4 (en) * | 2010-03-01 | 2018-07-25 | Osaka University | Semiconductor device and bonding material for semiconductor device |
JP5828618B2 (ja) * | 2010-05-13 | 2015-12-09 | 住友金属鉱山株式会社 | コーティング膜付きPbフリーZn系はんだ合金及びその製造方法 |
JP5601275B2 (ja) | 2010-08-31 | 2014-10-08 | 日立金属株式会社 | 接合材料、その製造方法、および接合構造の製造方法 |
CN103222053A (zh) * | 2010-09-24 | 2013-07-24 | 半导体元件工业有限责任公司 | 电路装置 |
JP5206779B2 (ja) * | 2010-12-08 | 2013-06-12 | 住友金属鉱山株式会社 | Znを主成分とするPbフリーはんだ合金 |
JP5325917B2 (ja) * | 2011-03-17 | 2013-10-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN103563074B (zh) * | 2011-04-04 | 2018-09-14 | 陶瓷技术有限责任公司 | 具有Al冷却体的陶瓷印刷电路板 |
JP5672132B2 (ja) * | 2011-04-27 | 2015-02-18 | 住友金属鉱山株式会社 | Znを主成分とするPbフリーはんだ合金およびその製造方法 |
US9735126B2 (en) | 2011-06-07 | 2017-08-15 | Infineon Technologies Ag | Solder alloys and arrangements |
JP5675525B2 (ja) | 2011-07-28 | 2015-02-25 | 日産自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5588419B2 (ja) * | 2011-10-26 | 2014-09-10 | 株式会社東芝 | パッケージ |
JP6104518B2 (ja) | 2012-04-27 | 2017-03-29 | 日産自動車株式会社 | 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法 |
US9105561B2 (en) * | 2012-05-14 | 2015-08-11 | The Boeing Company | Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide |
JP2014024082A (ja) * | 2012-07-26 | 2014-02-06 | Sumitomo Metal Mining Co Ltd | はんだ合金 |
TWI476883B (zh) * | 2012-11-15 | 2015-03-11 | Ind Tech Res Inst | 焊料、接點結構及接點結構的製作方法 |
JP2014143342A (ja) * | 2013-01-25 | 2014-08-07 | Sanken Electric Co Ltd | 半導体モジュール及びその製造方法 |
EP2992553A4 (en) | 2013-05-03 | 2017-03-08 | Honeywell International Inc. | Lead frame construct for lead-free solder connections |
JP6116413B2 (ja) * | 2013-07-09 | 2017-04-19 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
JP2015098048A (ja) * | 2013-11-19 | 2015-05-28 | 住友金属鉱山株式会社 | Pbを含まないZn−Ge系はんだ合金およびそれを用いた電子部品 |
CN105992669A (zh) | 2014-02-20 | 2016-10-05 | 霍尼韦尔国际公司 | 无铅焊料组合物 |
JP2015165527A (ja) * | 2014-02-28 | 2015-09-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2015208765A (ja) * | 2014-04-28 | 2015-11-24 | 三菱電機株式会社 | 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法 |
JP6387697B2 (ja) * | 2014-06-13 | 2018-09-12 | Tdk株式会社 | 磁性体コアおよびコイル装置 |
JP6468412B2 (ja) * | 2014-06-13 | 2019-02-13 | Tdk株式会社 | 磁性体コアおよびコイル装置 |
JP6078577B2 (ja) * | 2015-04-22 | 2017-02-08 | 株式会社日立製作所 | 接続材料、接続方法、半導体装置及び半導体装置の製造方法 |
JP6493161B2 (ja) * | 2015-11-05 | 2019-04-03 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US9802274B2 (en) * | 2016-03-21 | 2017-10-31 | Indium Corporation | Hybrid lead-free solder wire |
WO2019189329A1 (ja) * | 2018-03-28 | 2019-10-03 | 三菱マテリアル株式会社 | ヒートシンク付き絶縁回路基板 |
CN109534842B (zh) * | 2018-11-26 | 2021-08-10 | 北京卫星制造厂有限公司 | 功率半导体模块用焊接工艺 |
JP7080161B2 (ja) * | 2018-12-05 | 2022-06-03 | 三菱電機株式会社 | 半導体装置 |
KR102564459B1 (ko) * | 2019-05-09 | 2023-08-07 | 현대자동차주식회사 | 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법 |
CN112935633A (zh) * | 2021-02-03 | 2021-06-11 | 新疆应用职业技术学院 | 复合焊丝的制造方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63293952A (ja) | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体素子接続端子形成方法 |
CN1006046B (zh) * | 1987-10-20 | 1989-12-13 | 国家机械工业委员会上海材料研究所 | 空气热交换器用钎焊材料及钎剂 |
JPH08164496A (ja) * | 1994-10-11 | 1996-06-25 | Hitachi Ltd | Sn−Zn系、Sn−Zn−Bi系はんだ及びその表面処理方法並びにそれを用いた実装品 |
JPH11208487A (ja) | 1997-11-14 | 1999-08-03 | Toyota Motor Corp | ステアリングギヤボックス取付け構造 |
JP3878305B2 (ja) | 1997-12-04 | 2007-02-07 | 住友金属鉱山株式会社 | 高温はんだ付用Zn合金 |
JPH11172354A (ja) | 1997-12-04 | 1999-06-29 | Sumitomo Metal Mining Co Ltd | 高温はんだ付用Zn合金 |
JPH11172353A (ja) | 1997-12-04 | 1999-06-29 | Sumitomo Metal Mining Co Ltd | 高温はんだ付用Zn合金 |
JP3335896B2 (ja) * | 1997-12-26 | 2002-10-21 | 株式会社東芝 | ハンダ材及びハンダ材の製造方法 |
JP3850135B2 (ja) | 1998-04-02 | 2006-11-29 | 住友金属鉱山株式会社 | 高温はんだ付用Zn合金 |
JP3945915B2 (ja) | 1998-08-25 | 2007-07-18 | 住友金属鉱山株式会社 | はんだ用Zn合金 |
JP4138965B2 (ja) * | 1998-10-01 | 2008-08-27 | 三井金属鉱業株式会社 | 無鉛ハンダ粉及びその製造方法 |
JP4022013B2 (ja) | 1999-01-14 | 2007-12-12 | 住友金属鉱山株式会社 | ダイボンディング用Zn合金 |
JP2002120086A (ja) * | 2000-10-12 | 2002-04-23 | Sanyo Electric Co Ltd | 無鉛はんだ及びその製造方法 |
US6361626B1 (en) * | 2000-10-24 | 2002-03-26 | Fujitsu Limited | Solder alloy and soldered bond |
JP4081073B2 (ja) | 2000-12-25 | 2008-04-23 | Tdk株式会社 | はんだ付け方法 |
US6680128B2 (en) * | 2001-09-27 | 2004-01-20 | Agilent Technologies, Inc. | Method of making lead-free solder and solder paste with improved wetting and shelf life |
US6770971B2 (en) * | 2002-06-14 | 2004-08-03 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2004165637A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US6841867B2 (en) * | 2002-12-30 | 2005-01-11 | Intel Corporation | Gel thermal interface materials comprising fillers having low melting point and electronic packages comprising these gel thermal interface materials |
JP2007300792A (ja) | 2003-01-09 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 電源システム |
JP2004358540A (ja) | 2003-06-06 | 2004-12-24 | Sumitomo Metal Mining Co Ltd | 高温ろう材 |
JP2004358539A (ja) | 2003-06-06 | 2004-12-24 | Sumitomo Metal Mining Co Ltd | 高温ろう材 |
JP4453498B2 (ja) * | 2004-09-22 | 2010-04-21 | 富士電機システムズ株式会社 | パワー半導体モジュールおよびその製造方法 |
JP4772320B2 (ja) * | 2004-12-15 | 2011-09-14 | 富士通株式会社 | 亜鉛−アルミニウムはんだ合金 |
TWI514522B (zh) | 2005-03-18 | 2015-12-21 | 同和電子科技有限公司 | 副載置片及其製造方法 |
JP2006320912A (ja) | 2005-05-17 | 2006-11-30 | Sumitomo Metal Mining Co Ltd | 高温はんだ合金 |
JP4699822B2 (ja) * | 2005-07-04 | 2011-06-15 | 株式会社豊田中央研究所 | 半導体モジュ−ルの製造方法 |
JP5224430B2 (ja) * | 2006-03-17 | 2013-07-03 | 株式会社豊田中央研究所 | パワー半導体モジュール |
JP4964009B2 (ja) * | 2007-04-17 | 2012-06-27 | 株式会社豊田中央研究所 | パワー半導体モジュール |
-
2007
- 2007-11-20 JP JP2007300792A patent/JP5160201B2/ja not_active Expired - Fee Related
-
2008
- 2008-11-19 CN CN2008800226496A patent/CN101687284B/zh not_active Expired - Fee Related
- 2008-11-19 EP EP08852575.3A patent/EP2213404A4/en not_active Withdrawn
- 2008-11-19 WO PCT/JP2008/071043 patent/WO2009066704A1/ja active Application Filing
- 2008-11-19 US US12/669,346 patent/US8283783B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8283783B2 (en) | 2012-10-09 |
US20100193801A1 (en) | 2010-08-05 |
JP2009125753A (ja) | 2009-06-11 |
CN101687284A (zh) | 2010-03-31 |
WO2009066704A1 (ja) | 2009-05-28 |
CN101687284B (zh) | 2013-06-05 |
EP2213404A1 (en) | 2010-08-04 |
EP2213404A4 (en) | 2016-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5160201B2 (ja) | はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
JP5224430B2 (ja) | パワー半導体モジュール | |
US9393645B2 (en) | Junction material, manufacturing method thereof, and manufacturing method of junction structure | |
JP6696215B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法 | |
JP6432466B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP4964009B2 (ja) | パワー半導体モジュール | |
JP5549118B2 (ja) | 半導体装置の製造方法 | |
JP6432465B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
US12002732B2 (en) | Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board | |
KR20210046670A (ko) | 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법 | |
JP2009129983A (ja) | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
JP2006114827A (ja) | 半導体装置 | |
JP5004792B2 (ja) | Cu−Mo基板およびその製造方法 | |
JP6928297B2 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
JP2018111111A (ja) | 金属接合体及び半導体装置の製造方法 | |
JP4822526B2 (ja) | 接合体 | |
JP4917375B2 (ja) | パワー半導体モジュールの製造方法 | |
JP2021098641A (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
JP2008147307A (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP6156693B2 (ja) | 半導体装置の製造方法 | |
WO2021117327A1 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
KR20210043586A (ko) | 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법 | |
JP6887184B1 (ja) | 積層体および積層体の製造方法 | |
JP6344605B2 (ja) | 半導体装置の製造方法 | |
WO2015019677A1 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5160201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |