[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5160201B2 - はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 - Google Patents

はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP5160201B2
JP5160201B2 JP2007300792A JP2007300792A JP5160201B2 JP 5160201 B2 JP5160201 B2 JP 5160201B2 JP 2007300792 A JP2007300792 A JP 2007300792A JP 2007300792 A JP2007300792 A JP 2007300792A JP 5160201 B2 JP5160201 B2 JP 5160201B2
Authority
JP
Japan
Prior art keywords
layer
zinc
solder material
power semiconductor
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007300792A
Other languages
English (en)
Other versions
JP2009125753A (ja
Inventor
靖 山田
雄二 八木
佳和 高久
郁雄 大沼
清仁 石田
貴司 渥美
郁朗 中川
幹夫 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Tohoku University NUC
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Tohoku University NUC
Priority to JP2007300792A priority Critical patent/JP5160201B2/ja
Priority to US12/669,346 priority patent/US8283783B2/en
Priority to CN2008800226496A priority patent/CN101687284B/zh
Priority to PCT/JP2008/071043 priority patent/WO2009066704A1/ja
Priority to EP08852575.3A priority patent/EP2213404A4/en
Publication of JP2009125753A publication Critical patent/JP2009125753A/ja
Application granted granted Critical
Publication of JP5160201B2 publication Critical patent/JP5160201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C18/00Alloys based on zinc
    • C22C18/04Alloys based on zinc with aluminium as the next major constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/28Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
    • B23K35/282Zn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/40Making wire or rods for soldering or welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0134Quaternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0135Quinary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12222Shaped configuration for melting [e.g., package, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

本発明は、はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法に関する。詳細には、鉛フリーのはんだ材料、これを用いた接合体、パワー半導体モジュール及びこれらの製造方法に関する。
これまで、はんだ材料としては鉛(Pb)系はんだ材料が広く用いられていた。特に、Pb−Snはんだ材料を用い、鉛(Pb)と錫(Sn)の比率を変えることによって、融点を183〜300℃前後の範囲で変化させて、そのはんだ付け温度に適したはんだ材料を得ていた(例えば、非特許文献1参照。)。
しかし、鉛は毒性を有するために使用廃止の方向にあり、鉛フリーのはんだ材料の開発が望まれている。
このようなはんだ材料に対する要求の中、例えば、Sn−Ag合金、Sn−Cu合金などの種々の組成の錫(Sn)系はんだ材料が提案されている。
しかし、錫系はんだ材料の融点は220℃程度であるが故に、220℃程度で溶融してしまい、また、200℃前後において引っ張り強度が著しく低下してしまう。
はんだ材料で接合される接合体の例としては、パワー半導体モジュールがある。
パワー半導体モジュールは、通常、パワー半導体と電流通電部とが電気的に絶縁されるよう、パワー半導体に絶縁体を設けた構成となっている。このパワー半導体と絶縁体とは、はんだなどによって接合されている。
また、パワー半導体モジュールでは、半導体素子から発生する熱を効率よく放散するために、あるいは一時的に熱を分散するために、放熱板が設けられ、この放熱板と上記絶縁体とは、はんだなどによって接合されている。
したがって、パワー半導体モジュールでは、半導体素子と絶縁体との間、及び絶縁体と放熱板との間の2箇所を接合することが一般的である。
これまではパワー半導体モジュールの2箇所の接合部に、鉛と錫の比率を変えた上述のPb−Snはんだ材料が適用されていた。
次世代のパワー半導体素子であるGaNやSiCは、200℃以上の耐熱性を有し、且つ絶縁破壊電界及び飽和電子密度等が大きいことから、高い動作電圧を用いて大電流を扱うことが可能である。この電流の大きさに起因して半導体素子からの発熱が200℃程度にまで上昇するため、はんだによる接合部分に対しても200℃以上の耐熱性が要求されている。
融点が250℃を超える無害なはんだ材料は、未だ研究段階において散見するに留まり、実用化されているものは極めて少ない。特殊な用途向けにAu−Sn合金(融点280℃)を用いる例があるが、この合金は全体の80%がAuであるために非常に高価な材料であり、民生機器への適用は困難である。
また、融点が250℃を超える無害な接合材料の1種として、Ag系のロウ材料が一般的に知られているが、それらの融点は600℃以上と高く、このような温度で溶融し接合させると半導体素子を壊したり変質させてしまうために、本用途に用いることができない。半導体モジュールの製造工程を考慮すると、接合時の加熱に適用し得る上限温度は、450℃程度である。
このような状況から、融点の高いはんだ材料として、亜鉛系の材料が検討されている。例えば、Zn−Al合金にGeやMgを添加したはんだ材料(例えば、特許文献1参照。)、Zn−Al合金にMgとSnを添加したはんだ材料(例えば、特許文献2参照。)、Zn−Al合金にMgとInを添加したはんだ材料(例えば、特許文献3参照。)、Zn−Al合金にGeとSnとInを添加したはんだ材料(例えば、特許文献4参照。)、Zn−Al合金にGeとMgを添加したはんだ材料(例えば、特許文献5〜7参照。)、Zn−Al合金にGeとPを添加したはんだ材料(例えば、特許文献8参照。)、Zn−Al合金にGeとMgとPを添加したはんだ材料(例えば、特許文献9参照。)などが開示されている。
特開平11−288955号公報 特開平11−208487号公報 特開平11−172354号公報 特開平11−172353号公報 特開平11−172352号公報 特開2000−208533号公報 特開2000−61686号公報 特開2004−358540号公報 特開2004−358539号公報 馬場陽一郎「HVインバータ品質確保の取り組み」溶接学会全国大会講演概要、第77章(2005−9)
本発明の第一の課題は、緻密に接合することのできる、亜鉛を主成分とするはんだ材料を提供することである。
本発明の第二の課題は、耐熱性が高く緻密に接合された接合体およびパワー半導体モジュールを提供することである。
本発明の第三の課題は、緻密な接合を可能とするはんだ材料、接合体、およびパワー半導体モジュールのそれぞれの製造方法を提供することである。
亜鉛を主成分とするはんだ材料は、融点が高く耐熱性に優れるが、表面が自然酸化されやすく、且つその酸化膜は還元され難いという性質を有している。そのため、還元性雰囲気において亜鉛を主成分とするはんだ材料を溶融温度付近にまで加熱しても、表面のすべての酸化膜を除去することが困難である。
そこで従来は表面の酸化膜を除去するため、はんだ接合のはんだ溶解時にスクラブなどの物理的な外力を付与している。物理的な外力により表面の酸化膜が破れて、溶融したはんだ材料が流出し、被接合面とはんだ材料とが接触して接合する。
しかし、この方法では破れた酸化膜がはんだ材料の表面付近に残存し、緻密な接合を阻害していることが明らかとなった。緻密に接合していない接合体は、接合部で熱抵抗や電気抵抗を増大させる。特に接合体としてパワー半導体モジュールを作製した場合、そのパワー半導体モジュールの接合部では発熱密度と電流量が大きくなり、熱抵抗や電気抵抗に対する影響が甚大となる。
他方、表面の酸化膜を薬液の使用により化学的に除去しようとしても、酸化膜が溶解する前に、薬液がはんだ材料の端部などの微細な隙間からはんだ材料内に浸入し、はんだ材料が先に溶解してしまう。結果、酸化膜除去という本来の目的を達成し難い。
表面の酸化膜を除去する他の方法としては、機械的な研磨も考えられるが、亜鉛を主成分とするはんだ材料の表面は酸化されやすいため、大気中で機械的に研磨すると再び速やかに酸化膜が生成される。また、機械的な研磨の作業を還元雰囲気中で行なう方法では、研磨装置全体を還元雰囲気に置く必要があるため、安全上あるいは設備的に困難である。
特に、パワー半導体モジュールでは、被接合体の接合面に合わせて、はんだ材料の形状も箔状であることが、均一な接合を行なう観点から好ましい。そのため、はんだ材料の体積に対する表面積が増加し、自然酸化膜の占める割合も増加しやすいという問題を抱えている。
以上を勘案して鋭意研究を行ったところ、本発明の課題解決には、以下の発明が有効であることが見出された。
請求項1に記載の発明は、亜鉛を主成分とする材料の表面における酸化膜を除去した後に、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を前記表面に設けた、亜鉛を主成分とするはんだ材料である。
請求項1に記載の発明では、亜鉛を主成分とするはんだ材料(以下、「Zn系はんだ材料」と称する場合がある。)の表面に存在する酸化膜を除去し、或いは、該酸化膜が存在しない状態で、その後、再度酸化膜が生成するのを防ぐよう、前記酸化膜よりもその酸化物が還元され易い金属(以下、「易還元金属」と称する場合がある。)を主成分とする被覆層を形成する。本発明では、酸化膜を除去し被覆層を有するZn系はんだ材料を利用することで、接合面での酸化膜の残存による望ましくない接合状態を回避し、緻密な接合を可能とする。
ここで、酸化膜の再度の生成を抑えるのに、「表面に生成する酸化膜よりもその酸化物が還元され易い金属を主成分とする材料」を被覆層に用いるのは、被覆層の表面に自然酸化膜が生成したとしても、その自然酸化膜は還元によって容易に除去できるからである。つまり、このような易還元金属の自然酸化膜は、はんだ接合の溶融のための加熱で還元され得る。したがって、自然酸化膜によって接合が阻害されることなく、はんだ材料と被接合面とが緻密に接合できる。
なお、「表面に酸化膜が存在しない状態」とは、そもそも酸化膜が生成していない状態であって、亜鉛を主成分とするはんだ材料の表面に存在する酸化膜の除去を要しない場合を意味する。具体的には、例えば、亜鉛を主成分とする材料の切り出し加工を還元雰囲気下などで行なった場合、当該はんだ材料の表面には酸化膜は生成しない。
請求項2に記載の発明は、前記被覆層が、銅を主成分とする層であることを特徴とする請求項1に記載の亜鉛を主成分とするはんだ材料である。
酸化膜の再度の生成を抑えるのに、銅を主成分とする材料が好適であるのは、大きくは以下の観点からである。
(1)銅の表面に生成する自然酸化膜は、還元などによって容易に除去できる。
(2)接合時に生じる亜鉛系はんだ材料の溶融状態で、表面の銅は亜鉛系はんだに溶け込み、接合後には銅の層が消失する。よって、銅をはんだ材料の表面に備えても、接合後の接合体の耐久性に大きな影響を与えない。
請求項3に記載の発明は、前記亜鉛を主成分とする材料が、亜鉛単体、又はZn(1−x−y)Al(xは0.02〜0.10であり、yは0〜0.02であり、Mは亜鉛及びアルミニウム以外の金属を表す。)で表される合金であることを特徴とする請求項1又は請求項2に記載の亜鉛を主成分とするはんだ材料である。
Zn系はんだ材料は、高熱伝導率で、高導電であり、且つ軟らかい性質を持つため、箔状はんだの作製が容易であるという利点を有する。また、Zn系はんだ材料は、融点が約330〜420℃であり、耐熱性に優れ、かつ操作性に優れる。
更なるはんだ接合における操作性を考慮すると、亜鉛単体(融点:420℃)よりも融点を下げることが望ましい場合がある。亜鉛にアルミニウムを添加したZn(1−x−y)Alで表される合金は、融点(固相線温度)が380℃程度に降下しているので、実用的である。
請求項4に記載の発明は、前記被覆層の厚さが、5nm以上500nm以下であることを特徴とする請求項1〜請求項3のいずれか1項に記載の亜鉛を主成分とするはんだ材料である。
本発明では、接合後の接合面では、はんだ材料の表面の被覆層が消失していることが、接合後の被覆層による予期せぬ影響を避ける観点から望ましい。これを実現するために、被覆層の接合前の厚さは500nm以下であることが好適である。一方、Zn系はんだ材料の表面で酸化膜の生成を抑えるには、被覆層の膜厚は5nm以上とすることが好適である。
請求項5に記載の発明は、
第1部材と第2部材とを有し、
前記第1部材と第2部材の間が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とする接合体である。
請求項5に記載の発明は、請求項1〜請求項4のいずれか1項に記載のZn系はんだ材料によって接合した接合体である。
本発明のZn系はんだ材料を用いた接合体は、酸化膜によって接合が阻害されないため、緻密に接合している。そのため、接合体の接合部における熱抵抗や電気抵抗の増大を抑えることができる。
請求項6に記載の発明は、第1部材および第2部材の被接合面に、ニッケル層が設けられてなることを特徴とする請求項5に記載の接合体である。
請求項6に記載の発明では、Zn系はんだ材料とニッケル層とが接触する。亜鉛(Zn)とニッケル(Ni)は、接触した状態で高温になっても不要な反応生成物を生成させ難い。よって、冷熱サイクルに晒されても接合界面で不要な反応生成物を生成させにくい。
したがって、請求項6に記載の発明によれば、緻密な接合ができることに加え、不要な反応生成物の生成を抑えることができる。結果、反応生成物に起因するクラックの発生が防止でき、界面での剥離などの不具合の発生が抑えられる。
請求項7に記載の発明は、接合前の前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備え、接合後の接合面では、前記金属表面層が消失していることを特徴とする請求項6に記載の接合体である。
亜鉛は濡れ性の低い物質である。はんだ材料が接合の加熱時に濡れ広がらないと、均一に接合することができず、被接合部材が傾いた状態で接合してしまうなど、不具合を発生させる場合がある。
そこで、請求項7にかかる発明では、被接合面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備えて、Zn系はんだ材料の濡れ性を向上させる。溶融Zn系はんだ材料は、金属表面層と接触することで合金を形成し、さらに反応性金属を求めて濡れ拡がることにより濡れ性が向上しているものと推測される。
一方で、濡れ性を向上させるために形成した前記金属表面層が、はんだ接合後も残存すると、パワー半導体モジュールを製品として使用する際に、冷熱サイクルによって金属表面層の金属と亜鉛とで不要な反応生成物を生成させる場合がある。そこで、請求項7にかかる発明では、前記金属表面層は、はんだ材料が濡れ広がった後は、亜鉛のはんだ浴中に取り込まれて消失させるようにする。
これにより、請求項7に記載の発明によれば、被接合部材が傾いて接合されるなどの不具合を発生させ難く、接合部での接合が均一であるパワー半導体モジュールを得ることができる。
請求項8に記載の発明は、
パワー半導体素子と、絶縁基板と、放熱板と、を有し、
前記パワー半導体素子と前記絶縁基板との間の第一接合部、及び前記絶縁基板と前記放熱板との間の第二接合部の少なくとも一方が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とするパワー半導体モジュールである。
請求項8に記載の発明は、請求項1〜請求項4のいずれか1項に記載のZn系はんだ材料によって接合したパワー半導体モジュールである。
本発明のZn系はんだ材料を用いたパワー半導体モジュールは、酸化膜によって接合が阻害されないため、緻密に接合している。そのため、パワー半導体モジュールの接合部で熱抵抗や電気抵抗の増大を抑えることができる。
請求項9に記載の発明は、前記パワー半導体素子が、GaN又はSiCを用いて形成されてなることを特徴とする請求項8に記載のパワー半導体モジュールである。
本発明において接合部に用いられるZn系はんだ材料の融点は約330℃〜420℃である。よって、次世代のパワー半導体素子であるGaNやSiCを用いて200℃を超えた高温での繰り返し使用に対しても、接合部において亀裂や剥離などの不具合を生じさせない信頼性の高いパワー半導体モジュールとなる。
請求項10に記載の発明は、前記絶縁基板がSi層であり、Si層の両表面に銅で形成される導電層を備えることを特徴とする請求項8又は請求項9に記載のパワー半導体モジュールである。
絶縁基板のパワー半導体素子側に備える導電層は、当該導電層からパワー半導体素子に電気を効率よく伝導させることが好ましい。また絶縁基板は、パワー半導体素子と放熱板との間に設置されるため、効率よく伝熱することが望ましい。
したがって、絶縁基板としては、絶縁性があることは勿論、熱伝導が良好であることが好ましく、さらに高い導電性と高い熱伝導率を有する導電層を備えることが好ましい。請求項10に記載の発明によれば、これら物性的な要求を満たすことができる。
また、請求項10におけるCu/Si/Cu積層体は、冷熱サイクルなどの試験に対しても、クラックなどの不具合を発生させ難い。
請求項11に記載の発明は、前記放熱板が、モリブデン(Mo)層の両面に銅(Cu)層を有するCu層/Mo層/Cu層の積層体であることを特徴とする請求項8〜請求項10のいずれか1項に記載のパワー半導体モジュールである。
Cu/Mo/Cuの積層体は熱伝導率が高く、放熱板としての機能を効果的に発揮する。また、Cu/Mo/Cuの積層体は熱膨張係数が4ppm/K程度となり、パワー半導体素子の熱膨張係数の値に近くなる。その結果、冷熱サイクル時に顕著な熱応力が生じず、亀裂や剥離などの不具合を発生させない。
請求項12に記載の発明は、前記放熱板におけるCu層/Mo層/Cu層の厚さの比率が、1/5/1〜1/12/1であることを特徴とする請求項11に記載のパワー半導体モジュールである。
Cu層/Mo層/Cu層の積層体の中でも、各層の厚さの比率が、1/5/1〜1/12/1の場合に、熱伝導率と熱膨張係数とのバランスが良好となり、放熱板としての機能を効果的に発揮する。
請求項13に記載の発明は、
前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を有することを特徴とする請求項8〜請求項12のいずれか1項に記載のパワー半導体モジュールである。
請求項13に記載の発明によれば、冷熱サイクルに晒されても不要な反応生成物の生成を抑えることができ、結果、反応生成物に起因するクラックの発生が防止され、界面での剥離などの不具合の発生が抑えられる。
請求項14に記載の発明は、接合前の前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備え、接合後の接合面では、前記金属表面層が消失していることを特徴とする請求項13に記載のパワー半導体モジュールである。
請求項14に記載の発明では、Zn系はんだ材料の濡れ性が向上しているため、傾いて接合されるなどの不具合を発生させ難く、接合が均一なパワー半導体モジュールを得ることができる。
請求項15に記載の発明は、
亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、
前記表面に、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を設けることを特徴とする、
亜鉛を主成分とするはんだ材料の製造方法である。
請求項16に記載の発明は、前記酸化膜の除去を、プラズマによって行なうことを特徴とする請求項15に記載の亜鉛を主成分とするはんだ材料の製造方法である。
請求項17に記載の発明は、前記酸化膜の除去を、めっき前処理液によって行なうことを特徴とする請求項15に記載の亜鉛を主成分とするはんだ材料の製造方法である。
Zn系はんだ材料の表面における自然酸化膜を除去する方法として、プラズマ又はめっき前処理液を適用することが好適である。これらの方法を適用すれば、スクラブなどの物理的な外力の利用では達成し得なかった精巧な酸化膜の除去を実現できる。
請求項18に記載の発明は、真空中で、前記被覆層を前記表面に設けることを特徴とする請求項15又は請求項16に記載の亜鉛を主成分とするはんだ材料の製造方法である。
真空中で、Zn系はんだ材料の表面に前記被覆層(好ましくは銅を主成分とする層)を設ければ、前記酸化膜を除去したZn系はんだ材料の表面に再び酸化膜を生成させることなく、被覆層を形成することができる。
請求項19に記載の発明は、
亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
第1部材と第2部材の間に前記亜鉛を主成分とするはんだ材料を挟持し、
加熱して、前記第1部材と第2部材を接合し且つ前記被覆層を消失させることを特徴とする、
接合体の製造方法である。
はんだ材料の前記被覆層は、接合時の加熱によってめっき浴に取り込まれて消失する。被覆層の表面に酸化膜が生成したとしても、この酸化膜は還元され易いので、接合時の加熱によって還元され得る。
つまり、請求項19に記載の発明によれば、別途工程を増やすことなく、接合時の加熱によって、前記被覆層の消失および被覆層の表面の酸化膜の還元を行なうことが可能である。
また、請求項19に記載の発明では、前述の亜鉛を主成分とするはんだ材料を適用するため、第1部材と第2部材とを緻密に接合できる。
請求項20に記載の発明は、
被接合面にニッケル層を設けた第1部材および第2部材を用いることを特徴とする請求項19に記載の接合体の製造方法である。
請求項21に記載の発明は、
接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
接合時の前記加熱によって、前記金属表面層を消失させることを特徴とする請求項20に記載の接合体の製造方法である。
請求項21に記載の発明によれば、第1部材と第2部材とを緻密に接合できるのに加え、はんだの濡れ性が向上し、傾いて接合されるなどの不具合が発生し難い。
また、請求項21に記載の発明では、別途工程を増やすことなく、接合時の加熱によって、付設した前記金属表面層を消失させることができる。
請求項22に記載の発明は、
接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項21に記載の接合体の製造方法である。
請求項23に記載の発明は、
接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項21に記載の接合体の製造方法である。
接合後の接合界面では金属表面層を消失させる。金属表面層が消失するような条件は、接合時の加熱温度や加熱時間などによって調節することができるが、金属表面層の厚さとしては、3nm以上1000nm以下であることが好ましく、より好ましくは10nm以上200nm以下である。
請求項24に記載の発明は、
亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
パワー半導体素子と絶縁基板との間の第一接合部、及び絶縁基板と前記放熱板との間の第二接合部の少なくとも一方に、前記亜鉛を主成分とするはんだ材料を挟持し、
加熱して、接合し且つ前記被覆層を消失させることを特徴とする、
パワー半導体モジュールの製造方法である。
請求項24に記載の発明によれば、パワー半導体モジュールの部材を緻密に接合することができる。
また、請求項24に記載の発明によれば、別途工程を増やすことなく、接合時の加熱によって、前記被覆層の消失および被覆層の表面の酸化膜の還元を行なうことが可能である。
請求項25に記載の発明は、
前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、前記亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を備えることを特徴とする請求項24に記載のパワー半導体モジュールの製造方法である。
請求項26に記載の発明は、
接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
接合時の前記加熱により、前記金属表面層を消失させることを特徴とする請求項25に記載のパワー半導体モジュールの製造方法である。
請求項26に記載の発明によれば、緻密に接合できるのに加え、はんだの濡れ性が向上し、傾いて接合されるなどの不具合が発生し難い。
また、請求項26に記載の発明では、別途工程を増やすことなく、接合時の加熱によって、付設した前記金属表面層を消失させることができる。
請求項27に記載の発明は、
接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法である。
請求項28に記載の発明は、
接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法である。
である。
本発明によれば、緻密に接合することのできる亜鉛を主成分とするはんだ材料を提供することができる。
また、本発明によれば、耐熱性が高く緻密に接合された接合体およびパワー半導体モジュールを提供することができる。
さらに、本発明によれば、緻密な接合を可能とする亜鉛を主成分とするはんだ材料、接合体、およびパワー半導体モジュールのそれぞれの製造方法を提供することができる。
<Zn系はんだ材料>
本発明の亜鉛を主成分とするはんだ材料は、表面の酸化膜を除去した後に、又は酸化膜が存在しない状態で、該表面に前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を前記表面に設けたものである。
以下、本発明では、被覆層を設けるなどの表面処理を施す前の亜鉛を主成分とする材料を、「Zn系材料」と称する場合があり、表面処理を施した後の本発明の亜鉛を主成分とするはんだ材料を、「Zn系はんだ材料」と称する場合がある。また、前記酸化膜よりもその酸化物が還元され易い金属を、「易還元金属」と称する場合がある。
本発明において、「亜鉛を主成分とする」とは、亜鉛を80質量%以上含むことをいう。
具体的に、Zn系材料およびZn系はんだ材料としては、亜鉛単体、Zn−Al合金、Zn(1−x−y)Alで表される合金、或いはこれらの2種類以上を組み合わせたものを挙げることができる。
更に、これら亜鉛単体、Zn−Al合金、Zn(1−x−y)Alで表される合金、又はこれらの2種類以上を併用したものに、添加物としてGe、Mg、Sn、In、P等を添加したものも適用することができる。このようなZn系材料としては、特開平11−288955号公報、特開平11−208487号公報、特開平11−172354号公報、特開平11−172353号公報、特開平11−172352号公報、特開2000−208533号公報、特開2000−61686号公報、特開2004−358540号公報、特開2004−358539号公報などのZn系材料を挙げることができる。
本発明では、亜鉛の自然酸化膜に起因する問題が解決されるので、亜鉛は単体であっても合金であっても、或いは添加物が含まれていても、同様の効果を奏することができる。
ここで、Zn単体の融点は約420℃である。約420℃での接合も可能であるが、接合部材への熱によるダメージを考慮して、これよりも融点を低くすることも好適な態様である。
具体的な事例としては、パワー半導体モジュールの場合を挙げることができる。パワー半導体モジュールの1回目の接合に用いるはんだ材料として亜鉛単体を適用することは可能であるが、半導体素子の熱による破壊を防止するには450℃よりも融点を低くすることが望ましい。
このような場合には、亜鉛にアルミニウムを添加して融点(固相線温度)を降下させるよう、亜鉛とアルミニウムの合金とすることが好ましい。また、亜鉛とアルミニウムの他に、2質量%以下の金属Mを含有してもよい。すなわち、Zn(1−x−y)Alで表される合金を適用することが好ましい。
Zn(1−x−y)Alで表される合金において、Alの含有率(xの範囲)は、好ましくは、2質量%以上10質量%以下であり、3質量%以上8質量%以下であることがより好ましい。
Alを含まない場合(xが0の場合)には上述のように融点は約420℃であって、Alの含有率が増加するに従い、溶解終了温度(液相線温度)は徐々に降下し、Alの含有率が約2質量%で溶解終了温度(液相線温度)が約410℃となり、Alの含有率が約4〜6質量%で液相線温度が約382℃となる。Alの含有率が約6質量%よりも多くなると、溶解し始める温度(固相線温度)と溶解の完了する温度(液相線温度)との差が大きくなり、Alの含有率が10質量%の場合には、固相線温度が約382℃で、液相線温度が約410℃となる。Alの含有率が10質量%よりも多くなると固相線温度と液相線温度との温度差が30℃よりも大きくなるので作業性が低下する可能性がある。
また、Zn(1−x−y)Alで表される合金における金属Mは、亜鉛及びアルミニウム以外の金属を表し、銅などを挙げることができる。銅を2質量%以下含有させると、濡れ性が良好となり密着性が向上する。なお銅を2質量%含有しても液相線温度は殆ど変化しない。
Zn(1−x−y)Alで表される合金において、金属Mの含有量(yの範囲)としては、0〜2質量%であり、好ましくは0〜1.5質量%である。金属Mの含有量が2質量%よりも多くなると、溶解完了までの温度差が30℃よりも大きくなるので作業性が低下し、接合する際に位置ずれや接合部材の傾斜等の不具合が発生し易くなる。
Zn(1−x−y)Alで表される合金の調製方法は特に制限されず、公知の合金調製方法を適宜適用することができる。
Zn(1−x−y)Alで表される合金によって接合する場合、合金の液相線温度よりも数十℃高い温度で接合することが、接合部を一様に溶融させ、充分な流動性を得る観点から好ましい。例えば、382℃の液相線温度を有するZn95.8AlCu0.2合金の場合には、410℃〜440℃程度で接合することが好ましい。
本発明におけるZn系材料は、はんだ接合に用いる前に表面処理が施される。
図1(A)に示すように、Zn系材料50が大気中に放置されると、その表面には自然酸化膜501が形成される。前記表面処理では、図1(B)に示すように、Zn系材料50の表面の酸化膜501を除去した後に、図1(C)に示すように、当該表面に易還元金属を主成分とする被覆層51を設けて、表面処理したZn系はんだ材料55を得る。
Zn系材料の表面の酸化膜を除去できるのであれば、除去の方法は特に限定されないが、プラズマ又はめっき前処理液によって除去することが好ましく、特にプラズマによって除去することが好ましい。
プラズマによって除去する際は、真空中で行なうことが好ましい。より好ましくは、真空中にアルゴンガスを微量導入して高周波電力を印加する方法(逆スパッタリング)であることが、酸化膜の除去後に酸化膜が生じないという観点から好ましい。具体的に高周波とは、14MHz程度である。プラズマ放電を行なう時間は、除去する酸化膜の量によって異なるため、適宜調整することが好ましい。
なお、Zn系材料50の表面に酸化膜が存在していないのであれば、上記酸化膜の除去の工程は省略することができる。
Zn系材料の表面の酸化膜を除去した後に、或いは表面に酸化膜が存在しない状態で、表面で酸化膜が生成しないよう易還元金属を主成分とする被覆層51を設ける。
プラズマによって酸化膜を除去した場合には、その後該酸化膜を生成させないためには、真空中で被覆層51を形成することが好ましい。特に、プラズマでの酸化膜除去の工程を真空中で行なっている場合には、引き続き、その真空環境下で金属層を形成させることが好ましい。
易還元金属としては、銅(Cu)、金u(Au)、錫(Sn)、銀(Ag)、パラジウム(Pd)、白金(Pt)、などを挙げることができ、銅(Cu)、金u(Au)、銀(Ag)などがより好適である。
特に、銅を主成分とすることが、(1)銅の表面に生成する自然酸化膜の還元のしやすさ、(2)亜鉛系はんだ浴へ溶け込み易く、接合後にこの銅層を消失させることができる、という観点から好適である。
前記銅を主成分とする被覆層とは、銅を50質量%以上含む層をいい、銅単体であっても、これに添加物を添加したものであってもよい。
銅を主成分とする被覆層に添加する添加物としては、Au、Ag、Ni、Sn、Zn、Ni、Mnなどを挙げることができる。
被覆層51は、プラズマによって酸化膜を除去した場合には、スパッタリング、蒸着などによって形成することが好ましく、スパッタリングで形成することがより簡易な方法であり好ましい。
被覆層51を形成するときのスパッタリングの条件は特に限定されず、直流電流であっても交流電流であってもよい。使用電力も適宜設定することが好ましい。
一方、めっき前処理液によって、亜鉛表層を除去することで、表面に生成した酸化膜を除去することもできる。
めっき前処理液によって前記酸化膜を除去した場合には、被覆層51をめっきにより形成することが好ましい。特に、酸化膜除去のために使用しためっき浴から空気中に試料を引き上げることなく、引き続き同じめっき浴で金属層の形成のためのめっきを行なうことが、酸化膜を生成させない観点から好ましい。
接合前の被覆層51の厚さは、5nm以上500nm以下であることが好ましく、10nm以上250nm以下であることがより好ましく、20nm以上100nm以下であることがさらに好ましい。
被覆層51の厚さが薄すぎると、被覆層51が島状に形成され、部分的にZn系材料50が露出し、空気中に取り出した際に酸化膜が生成することがある。一方、被覆層51が厚すぎると、接合の条件によっては、内部のZn系材料50が溶融の際に接合面に現出せず、あるいは接合工程後も被覆層51が接合界面に残存することがある。
<接合体>
本発明の接合体は、第1部材と第2部材とを有し、前記第1部材と第2部材の間が、上述のZn系はんだ材料55で接合され、Zn系はんだ材料55で接合した後の接合面では、前記被覆層51が消失している。
[第一の実施形態の接合体及びその製造方法]
第一の実施形態の接合体の製造手順の一例を図2に示す。図2(A)では接合前の各部材を示し、得られる接合体300を図2(B)に示す。
第1部材101と第2部材102の被接合面には、ニッケル(Ni)層111,112をそれぞれ備えることが好ましい。Ni層111,112を備えることで、Zn系はんだ材料55との界面において不要な反応生成物の生成を抑えることができ、温度変化に対しても耐性が高くなる。
Ni層111,112の厚みは、0.1μm〜10μmであることが好ましく、0.5μm〜8μmであることがより好ましい。この膜厚の範囲内では、接合時にはんだ材料に溶け込み消失する恐れが少なく、且つ接合体全体に対する熱膨張係数への影響が少ない。
Ni層111,112は、スパッタリングやめっき、蒸着等によって形成することができる。
更にNi層111,112の表面には、酸化防止や触れ性確保のために、薄いAu層(図示せず)が設けられていてもよい。なお、この薄いAu層は、接合時にはんだ浴に溶け込み、最終的なパワー半導体モジュールには殆ど残存しない。
このようなAu層の厚さは、0.01μm〜0.5μm程度であることが好ましく、より好ましくは、0.03μm〜0.1μmである。
まず、図1に示すようにして上述の方法により表面処理を施したZn系はんだ材料55を準備する。このZn系はんだ材料55は、酸化膜501が除去されたZn系材料50の表面に、被覆層51が設けられたものである。
次に、図2(A)に示すように、第1部材101及び第2部材102の表面に設けられたNi層111,112が対向するように配置し、その間に前記表面処理を施したZn系はんだ材料55を挟む。したがって、第1部材101/Ni層111/被覆層51/Zn系材料50/被覆層51/Ni層112/第2部材102の順に積層した状態で、リフロー法等を利用して接合して、接合体を形成する。
Zn系はんだ材料55の表面の被覆層51は、易還元金属を主成分として形成されている。酸素存在下でZn系はんだ材料55を放置すると、被覆層51の表面に易還元金属(好ましくは銅)の酸化膜が生成するが、易還元金属の酸化膜は亜鉛の酸化膜よりも還元しやすい。したがって、還元ガス雰囲気下で接合を行うと、Zn系材料50が溶融する温度(約400℃)よりも低い温度で、易還元金属の酸化膜が還元して、易還元金属が露出する。例えば易還元金属が銅の場合には、約200℃で酸化銅の酸化膜が還元されて、銅が露出する
さらに加熱すると、Zn系材料50が溶融し始める。そのときの体積膨張により、Zn系はんだ材料50の表面の薄い被覆層51が破れ、内部に存在する溶融したZn系材料50が、被接合面上に濡れ広がる。
このとき、Zn系はんだ材料55の表面に設けられた被覆層51は非常に薄く、Zn系材料50の体積に比べて桁違いに少ない。よって、被覆層51は溶融したZn系材料50のはんだ浴の中に取り込まれて、図2(B)に示すように接合界面には残存しない。接合後の接合部は、被覆層51を取り込んで、接合部57となる。
接合温度は、Zn系はんだ材料55の融点よりも30℃〜60℃程度高い温度で行うことが好ましい。
接合の際には、不活性ガス又は還元ガス雰囲気下で行なうが、上述のように、被覆層51の表面に生成した酸化膜を還元するには、還元ガス雰囲気下で行なうことが好ましい。
[第二の実施形態の接合体及びその製造方法]
第二の実施形態の接合体の製造手順の一例を図3に示す。図3(A)では接合前の各部材を示し、得られる接合体を図3(B)に示す。第1部材101と第2部材102の形状や大きさに特に制限はなく、図3では、第1部材101の被接合面が、第2部材102の被接合面よりも大きい場合で説明する。
図3(A)に示すように、第1部材101と第2部材102のそれぞれの接合面の表面にNi層111,112を形成する。更に、Ni層111,112の上に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層121,122を形成する。
ここで、「亜鉛との反応性が高い金属」とは、亜鉛に対して数秒程度で合金を形成するような金属で、その反応量も大きい金属を意味する。具体的には、亜鉛との反応性が高く亜鉛と合金を生成する金属(反応性金属)としては、銅(Cu)、銀(Ag)、金(Au)などが挙げられる。
特に、金属表面層は銅を主成分とする層(Cu系層)であることが、(1)亜鉛に対する反応性の高さ、(2)Zn系はんだ浴へ溶け込み易く接合後に銅層を消失させることができる、という観点から好適である。
銅を主成分とする層(Cu系層)とは、Cuを50質量%以上含む金属層をいう。銅単体であっても銅合金であってもよく、更にこれらに添加物を添加したものであってもよい。銅合金としては、Cu−Au、Cu−Ag、Cu−Ni、Cu−Snなどを挙げることができる。銅を主成分とする層に添加する添加物としては、亜鉛(Zn)、ニッケル(Ni)、マンガン(Mn)などを挙げることができる。
Cu系層は、より好ましくはCuを65質量%以上含む金属層であり、更に好ましくはCuを80質量%以上含む金属層である。
Znは濡れ性の低い物質であるが、溶融したZnと反応して合金を作り易い金属(反応性金属)をZn系はんだ材料55の接合面に設けることで、Zn系はんだ材料55の濡れ性を向上させている。詳細には、接合時の加熱において、Zn系はんだ材料55が融点を超えて溶融した際に、Zn系はんだ材料55は、反応性金属と合金の生成反応を起こしながら反応性金属を求めて自ら拡がるという現象を利用している。
なお、第一の実施形態の接合体のように、金属表面層121,122を第1部材101と第2部材102のそれぞれの接合面の表面に設けない場合には、接合の加熱時に被接合部材に外圧を加えながら擦動させれば、被接合部材を傾けさせずに接合することは可能である。
しかし、第二の実施形態の接合体では、第一の実施形態の接合体のように加熱しながら外圧を加えるという煩雑な操作を行なわなくとも、被接合部材を傾けさせずに接合することができる。
なお、濡れ性を向上させるために形成した前記金属表面層121,122が、はんだ接合後も残存すると、パワー半導体モジュールを製品として使用する際に、冷熱サイクルによってZnと反応性金属とで不要な反応生成物を生成させる場合がある。
そのような不要な反応生成物は、通常、脆い物質であったり、硬い物質であったりするので、その不要な反応生成物の存在する位置を起点にクラックが発生し、その結果、接合部材のクラックの発生や接合界面から生じる剥離などの不具合を発生させ易い。
そこで、金属表面層121,122は、はんだ材料が濡れ拡がった後は、Znのはんだ浴中に取り込み消失させることが望ましい。
はんだ材料が濡れ拡がった後の接合界面で、金属表面層121,122が消失するような金属表面層121,122の厚さは、はんだ接合時の加熱温度や加熱時間、更にははんだ材料の種類などによって異なるため、一概に決めることはできず、適宜好適な膜厚を採用することが望ましい。
しかしながら、概ね、3nm以上1000nm以下であることが好ましく、10nm以上200nm以下であることが好ましい。膜厚が薄すぎると、接合部分が島状となり均一に接合することができない場合がある。一方、1000nmよりも厚い場合には、Zn系はんだ浴中に全てが取り込まれず、金属表面層121,122が残存する場合がある。
金属表面層121,122は、スパッタリングやめっき、蒸着等によって形成することができる。
第1部材101と第2部材102の接合は、図3(A)に示すように、第1部材101と第2部材102におけるそれぞれの金属表面層121,122が対向するように配置し、その間に、上述の表面処理を施したZn系はんだ材料55を挟む。したがって、第1部材101/Ni層111/金属表面層121/被覆層51/Zn系材料50/被覆層51/金属表面層122/Ni層112/第2部材102の順に積層した状態で、リフロー法等を利用して接合して、接合部57が形成される。
ここで、第二の実施形態の接合体において、濡れ広がったZn系はんだ材料55の状態を、図3(B)を参照しながら説明する。
本実施形態においては、金属表面層121,122を備えたことにより亜鉛の濡れ性が向上しているため、図3(B)に示すように、接合の加熱によってはんだ材料が均一に濡れ広がる。濡れ広がった結果、形成された接合部57はフィレットと呼ばれる裾広がりの形状となる場合がある。このような接合形状であっても均一に接合しているのであれば問題ないが、フィレットの広がりを抑制する方法としては、以下の方法を例示することができる。
例えば、図4(A)(B)に示すように、第1部材101に設ける金属表面層121の面積を第1部材101の面積よりも小さくする方法が挙げられる。
所望の面積の金属表面層121を形成するには、第1部材101板上にマスキングシートなどを貼ってメッキしたり、或いは、開口部を有するマスク部材を装着してスパッタリングしたりすればよい。したがって、この方法では簡易な方法で、はんだ材料の濡れ広がる面積を制御することができる。
なお、本発明の技術は、濡れ性に最も影響のある界面の状態を直接的に変えるので、図4(A)(B)に示すように、はんだ材料の濡れ広がる範囲を制御することが容易である。
これに対して、従来のように、はんだ材料に他の物質を添加して濡れ性を向上させる方法では、濡れ性に直接影響を及ぼす界面のみならず、はんだ材料全体も改質されているので、はんだ材料が濡れ広がる範囲を制御することは、本発明に比べて困難である。
また、図5(A)(B)に示すように、予めはんだ材料の広がりを抑止する部分にレジスト70等をパターニングしておくことで、はんだ材料の濡れ広がりを制御することができる。
接合後に不要なレジストを除去することも可能であり、耐熱性の高いレジストの場合には、そのまま残存させておいてもよい。
なお、Zn系はんだ材料55で接合した後の接合面では、金属表面層121,122が消失していることが好ましい。金属表面層121,122を適用していたかを接合後の接合体から確認するには、図3(B)に示すように、金属表面層121が残存している領域Aによって行うことも可能である。
濡れ性向上のために、第1部材101と第2部材102の接合面の表面に、金属表面層121,122を設けた以外は、第一の実施形態と同様であるので、その他の説明を省略する。
<パワー半導体モジュール>
本発明のパワー半導体モジュールは、パワー半導体素子と、絶縁基板と、放熱板と、を有する。パワー半導体素子と絶縁基板との間の第一接合部、及び絶縁基板と放熱板との間の第二接合部の少なくとも一方が、前記Zn系はんだ材料55で接合されていればよく、第一接合部と第二接合部の両方がZn系はんだ材料55で接合されていてもよい。
[第一の実施形態のパワー半導体モジュール及びその製造方法]
図6に、本発明のパワー半導体モジュール10の要部断面図を模式的に示す。
パワー半導体モジュール10は、パワー半導体素子20と絶縁部30と放熱板40とを有する。パワー半導体素子20と絶縁部30との間は第一接合部500によって接合される。絶縁部30と放熱板40との間は第二接合部600によって接合される。
パワー半導体モジュール10は、車載用インバータなどに用いられるものである。パワー半導体モジュール10の周辺には図示しない内燃機関が設けられているために、パワー半導体モジュール10が置かれている環境はかなり高温となっている。さらに、パワー半導体素子として次世代のGaNやSiCを用いた場合には、パワー半導体素子20からの発熱が大きく、パワー半導体モジュール10の温度が上昇する。
パワー半導体素子が自身の発する熱や高温の周囲環境によって破壊するのを防ぐよう、冷却水が流動する冷却管(図示せず)が設けられ、冷却管とパワー半導体素子との間に放熱板40が設けられる。
したがって、一般的にパワー半導体モジュールに求められる性能としては、第一に冷熱サイクルに対して亀裂、剥離などの不具合を生じさせないことであり、第二に絶縁基板によって確実に絶縁させることであり、第三にパワー半導体素子から発せられた熱を放熱板までなるべく蓄積することなく伝えることである。
冷熱サイクルに対して亀裂、剥離などを発生させないためには、半導体素子、絶縁基板、放熱板及び接合部材などの部材そのものが温度変化に対して耐久性がなければならず、加えて、冷熱サイクルにおいて不要な反応生成物を発生させないことが重要である。かかる反応生成物は脆い物質であったり、硬すぎる物質であったりして、反応生成物が発生した部位を起点として亀裂や剥離等を起こしやすい。
また、各部材の熱膨張係数が近い値であることも、冷熱サイクルによる亀裂や剥離などの発生を抑制するのに重要である。熱膨張係数が全く異なる部材を接合すると、冷熱サイクルによって繰り返し起こる部材の体積変化によって、亀裂や剥離等を発生させやすくなる。
本発明の接合体であるパワー半導体モジュールでは、第一接合部500及び第二接合部600の少なくとも一方に、Zn系はんだ材料55を用いて接合しているため、接合部分の耐熱性はパワー半導体モジュールの動作に十分耐えるものである。また、表面の自然酸化膜を除去した後に前記被覆層を設けたZn系はんだ材料55で接合しているため、接合界面に不要な亜鉛の酸化膜が存在せず、緻密に接合している。その結果、接合部分での熱抵抗や電気抵抗の増大を抑えることができる。
なお、本発明のパワー半導体モジュールでは、Zn系はんだ材料55を、第一接合部500及び第二接合部600のいずれに適用してもよく、また、第一接合部500を先に接合し次に第二接合部600を接合してもよいし、第二接合部600を先に接合した後、第一接合部500を接合してもよい。
しかし、いずれにしても2回目のはんだ付けの温度が、1回目に用いたはんだ材料の融点よりも高いと、2回目のはんだ付けの際に1回目にはんだ付けした部分が溶融して、位置ずれを起こしたり傾斜したりといった不具合を発生させてしまう。
この問題を回避するため、一般的に、1回目に用いるはんだ材料の融点は、2回目に用いるはんだ材料の融点よりも高くなるように、はんだの材料を選択する。好適には、2回目の接合に用いるはんだ材料の融点は、1回目の接合に用いるはんだ材料の融点よりも30℃以上低いことが望ましい。
つまり1回目の接合に、融点が約330℃〜420℃のZn系はんだ材料55を適用した場合、2回目の接合に用いるはんだ材料は、Zn系はんだ材料55の融点よりも30℃以上低い融点を有するものとすることが好ましい。一方で、パワー半導体からの発熱を考慮すると、2回目の接合に用いるはんだ材料の融点は200℃以上であることが望ましい。よって、1回目の接合に、Zn系はんだ材料55を適用した場合には、2回目の接合に用いるはんだ材料は、融点が230℃〜300℃程度のものを適用することが好ましい。
他方、2回目の接合に、Zn系はんだ材料55を適用した場合には、1回目の接合に用いるはんだ材料は、Zn系はんだ材料55の融点よりも30℃以上高い固相線温度を有するものであることが好ましい。一方で、はんだ付けの際の加熱によって半導体素子が破壊されるのを防ぐには、融点が650℃以下、好ましくは450℃以下であることが好ましい。よって、2回目の接合にZn系はんだ材料55を適用した場合には、1回目の接合に用いるはんだ材料は、融点が450〜650℃のものを適用することが好ましい。
上記から、Zn系はんだ材料55は、その融点が約330℃〜420℃であるという観点から1回目の接合に用いることが好ましく、2回目の接合に用いるはんだ材料は、230℃〜300℃程度の融点を有する材料を適用することが好ましい。
そこで、2回目の接合に用いるはんだ材料としては、Bi系はんだ材料(融点:約270℃)やAu系はんだ材料(融点:約280℃)、Sn−Sb系はんだ材料(融点:約250℃)などを挙げることができる。これらの中でも、2回目の接合に用いるはんだ材料としては、Bi系はんだ材料を適用することが、貴金属を用いないというコスト面、安全性の観点から好適である。
なお、大量の熱を発する半導体素子に近い側の第一接合部500には、融点の高いZn系はんだ材料55を適用し、半導体素子から遠い側の第二接合部600には、Bi系はんだ材料等を適用することが好適である。
したがって、以下、図6に示す第一の実施形態では、第一接合部500にはZn系はんだ材料55を適用し、第二接合部600にはその他のはんだ材料を適用する場合について説明する。
(第一接合部)
本発明における第一接合部500は、パワー半導体素子20と絶縁部30との間を接合するために設けられる。第一接合部500では、亜鉛を主成分とするはんだ材料を適用する。
なお、図6のパワー半導体モジュールでは、Zn系材料50及び被覆層51を点線で図示しているが、接合後の第一接合部500では、被覆層51は取り込まれ消失している。
(Zn系はんだ材料に対する被接合面)
Zn系はんだ材料を接合部材として用いる場合には、接合する部材の被接合面には、Ni層を備えることが好ましい。つまり、第一の実施形態では、第一接合部500にZn系はんだ材料55を適用するので、パワー半導体素子20と絶縁部30のそれぞれの被接合面にNi層22,38を備えることが好適である。Ni層22,38を備えることで、Zn系はんだ材料55との界面において不要な反応生成物の生成を抑えることができ、温度変化に対しても耐性が高くなる。
Zn系はんだ材料55との被接合面に設けるNi層22,38の厚みは、0.1μm〜10μmであることが好ましく、0.5μm〜8μmであることがより好ましい。0.1μmよりも薄いと、接合時にはんだ材料に溶け込み消失する恐れがあり、10μmよりも厚いと、パワー半導体モジュール全体の熱膨張係数に影響を与え、熱応力を生じさせるようになることがある。
Ni層22,38は、スパッタリングやめっき、蒸着等によって形成することができる。
(第二接合部)
本発明における第二接合部600は、絶縁部30と放熱板40との間を接合するために設けられる。第二接合部600の材質としては特に制限されないが、第一の実施形態では上記第一接合部500に約330〜420℃の融点を有するZn系はんだ材料55を適用するため、製造工程上、230℃〜300℃程度の融点を有する材料を適用することが好ましい。
上記融点を有するはんだ材料としては、Bi系はんだ材料(融点:約270℃)やAu系はんだ材料(融点:約280℃)、Sn−Sb系はんだ材料(融点:約250℃)などを適用することができる。
Bi系はんだ材料としては、Bi単体のほかに、Biに銅、Ni、Agを添加したものなどを挙げることができるが、下記(1)〜(4)に記載のBi系はんだ材料であることが固相線温度を低下させない観点から好ましい。
更に、下記(1)〜(4)に記載のBi系はんだ材料の中でも、Biの脆性の高さを解消して機械的強度を高める観点からは、下記(2)〜(4)のBi系はんだ材料であることが好ましい。
(1)Bi単体
(2)Bi中にCuAlMn合金粒子を分散させたBi−CuAlMn
(3)BiにCuを添加した材料
(4)BiにNiを添加した材料
また、Au系はんだ材料としては、Au−20Sn(融点280℃)、Au−12.5Ge(融点361℃)などを挙げることができる。
Sn−Sb系はんだ材料としては、Sn−5Sb(融点236℃)、Sn−9Sb(融点246℃)などを挙げることができる。
第二接合部600に対する被接合部材の表面には、第二接合部600のはんだ材料に応じて、金属膜(図示せず)を適宜設けることもできる。
(パワー半導体素子)
パワー半導体素子20としては、特に制限することなく用途に応じて適宜適用することができ、一般的なSi基板なども適用できる。
本発明では、次世代素子としてGaN基板やSiC基板などを用いた場合であっても、第一接合部500に用いるZn系はんだ材料55の融点(固相線温度)が約330〜420℃のため、半導体素子の繰り返し使用によって放熱される200℃を超える高温に対しても、亀裂や剥離などの不具合を生じさせない信頼性の高いパワー半導体モジュールとなる。
第一の実施形態では、第一接合部500にZn系はんだ材料55を適用するので、パワー半導体素子20は、第一接合部500側の表面にNi層22を設ける。Zn系はんだ材料55とNi層22との界面においては、冷熱サイクルによる界面に存在する生成物の成長速度は非常に遅いので、温度変化に対しても耐性が高くなる。
更にNi層22の表面には、酸化防止やぬれ性(密着性)確保のために、薄いAu層(図示せず)が設けられていてもよい。なお、この薄いAu層は、接合時にはんだ浴に溶け込み、最終的なパワー半導体モジュールには殆ど残存しない。
このようなAu層の厚さは、0.01μm〜0.5μm程度であることが好ましく、より好ましくは、0.03μm〜0.1μmである。Au層は、スパッタリングやめっき、蒸着等によって形成することができる。
(絶縁部)
絶縁部30における絶縁基板32としては、絶縁性を確保できるものであれば特に制限されず適用することができるが、好ましくは冷熱サイクル時に顕著な熱応力を生じさせないよう、半導体素子の熱膨張係数と同程度の熱膨張係数を有するものである。
具体的に好適な絶縁基板32としては、AlN、Si、Alなどで形成されるものを挙げることができ、この中でも熱伝導率及び熱膨張係数の観点から、Si又はAlNが好適である。更に、Siの破壊強度はAlNの破壊強度よりも高く、絶縁部材自体の寿命が長くなることから、絶縁基板32としてはSiであることがより好適である。
また、絶縁基板32におけるパワー半導体素子側の表面から半導体素子に電気を通すために絶縁基板32の表面に導電層34を設ける。また、温度変化に対するそりを抑制するために、放熱板40側にも導電層36を設けることが好ましい。
絶縁基板32としてAlNのセラミックスを用いる場合には、導電層34、36としては、Al、Cu、Mo、Niなどが好適であり、この中でもAl及びCuが好ましい。AlNの表面にAl層を設けると、温度変化に対して塑性変形を生じ、熱応力を緩和でき、Cu層を設けると導電率が高いことから薄くすることができ、熱応力を緩和できるため好適である。
つまり、AlNのセラミックスを絶縁基板32として適用する場合には、絶縁部30としては、Cu/Si/Cu積層体又はAl/Si/Al積層体であることが好ましい。
一方、絶縁基板32としてSiのセラミックスを用いる場合には、導電層34、36としては、Al、Cu、Mo、Niなどが好適であり、この中でもAl及びCuが好ましく、Cuであることがより好ましい。Cuは導電率が高いことからCu層を設けると導電率が高いことから薄くすることができ、熱応力を緩和できるため好適である。また、Cu/Si/Cu積層体は、冷熱サイクル試験においても破壊され難く、絶縁部30としての信頼性が高い。
絶縁基板32に備える導電層34、36の厚さは、0.01mm〜1mmであることが好ましく、0.1mm〜0.8mmであることがより好ましい。導電層34、36の厚さが0.01mm未満の場合には、横方向への電流による損失及び発熱が無視できなくなり、1mmを超える場合には、パワー半導体モジュール全体の熱膨張係数に影響を与え、熱応力を生じさせるようになるため好ましくない。
絶縁基板32の両表面に導電層34、36を貼付する方法は特に制限されず、ロウ付けなどの公知の方法を適宜採用することができる。
Zn系はんだ材料55を適用する第一接合部500側の絶縁部30の表面には、Ni層38を設けることが好ましい。上述の通り、Zn系はんだ材料55は、Ni層との界面においては、冷熱サイクルによる界面に存在する生成物の成長速度は非常に遅いので、Ni層38を設けることで温度変化に対しても亀裂や剥離などの不具合を生じさせない。
Ni層38の厚みは、0.1μm〜10μmであることが好ましく、3μm〜8μmであることがより好ましい。0.1μmよりも薄いと、接合時にはんだ材料に溶け込み消失する恐れがあり、10μmよりも厚いと、パワー半導体モジュール全体の熱膨張係数に影響を与え、熱応力を生じさせるようになるため好ましくない。
更にNi層38の表面には、酸化防止や触れ性確保のために、薄いAu層(図示せず)が設けられていてもよい。なお、この薄いAu層は、接合時にはんだ浴に溶け込み、最終的なパワー半導体モジュールには殆ど残存しない。
このようなAu層の厚さは、0.01μm〜0.5μm程度であることが好ましく、より好ましくは、0.03μm〜0.1μmである。
第二接合部600側の絶縁部30の表面には、第二接合部600のはんだ材料に応じて、金属膜(図示せず)を適宜設けることもできる。
(放熱板)
放熱板40としては、放熱性を有するものであれば特に制限されず適用することができるが、熱伝導率が充分高く放熱板としての機能に優れ、また半導体素子の熱膨張係数に近いものを用いることが好ましい。
具体的に好適な放熱板40としては、Mo、Cu−Mo合金、Al−SiC、Cu、Alなどで形成されるものを挙げることができ、この中でも高い熱伝導率とパワー半導体素子に近い熱膨張係数を有することから、Moが好適である。
Moを放熱板に用いる場合には、はんだによる接合を可能とする観点から、Moの両面に他の金属層を設けることが好ましく、このような金属層としては、Cu、Niなどを挙げることができ、この中でもCuが好ましい。特に、放熱板40が、Moの表面にCu層を設けたCu層44/Mo層42/Cu層46の積層体であることが、熱伝導率と熱膨張係数との調整を図る観点から好適である。
このように、放熱板40が、Cu層44/Mo層42/Cu層46で構成される積層体である場合、各層の厚さの比率が、1/5/1〜1/12/1であることが好ましく、1/7/1〜1/9/1であることがより好ましい。1/5/1よりもMo層が薄くなると、パワー半導体素子の熱膨張係数から離れた熱膨張係数を有することになるため好ましくない。1/12/1よりもMo層が厚くなると、放熱板としての放熱機能が充分に発揮され難くなり、好ましくない。
具体的な層の厚さとしては、Cu層44、46は、0.05mm〜1mmであることが好ましく、0.2mm〜0.5mmであることがより好ましい。Mo層42の厚さは、1mm〜7mmであることが好ましく、2mm〜4mmであることがより好ましい。
Cu層44/Mo層42/Cu層46で構成される積層体は、放熱機能を充分に発揮させるため、全体の厚さは1mm〜8mmであることが好ましく、2mm〜5mmであることがより好ましい。
第二接合部600側の放熱板40の表面には、第二接合部600のはんだ材料に応じて、金属膜(図示せず)を適宜設けることもできる。
第一の実施形態のパワー半導体モジュールの製造手順の一例を図7に示す。
(Zn系はんだ材料の準備)
まず、上述の方法により表面処理を施したZn系はんだ材料55を準備する。このZn系はんだ材料55は、酸化膜501が除去され、且つ表面に被覆層51が設けられている。
(第一接合部の接合)
次に、図7(A)に示すように、パワー半導体素子20と絶縁部30とが対向するように配置し、その間に前記表面処理を施したZn系はんだ材料55を挟む。Zn系はんだ材料55は、Zn系材料50の表面に被覆層51を備えたものである。したがって、パワー半導体素子20/Ni層22/被覆層51/Zn系材料50/被覆層51/Ni層38/絶縁部30の順に積層した状態で、リフロー法等を利用して接合して、第一接合部500を形成する。
Zn系はんだ材料55の表面に設けられた被覆層51の表面には、易還元金属の酸化膜が生成する。しかし、易還元金属の酸化膜は亜鉛の酸化膜よりも還元されやすく、還元ガス雰囲気下で接合を行った際に、Zn系はんだ材料55が溶融する温度(約400℃)よりも低い温度(易還元金属が銅の場合は約200℃)において、易還元金属の酸化膜が還元されて、易還元金属(好ましくは銅)が露出する。
さらに加熱すると、Zn系材料50が溶融し始める。そのときの体積膨張により、Zn系材料50の表面に設けられた被覆層が破れ、内部に存在する溶融したZn系材料50が、被接合面上に濡れ広がる。
このとき、Zn系はんだ材料55の表面に設けられた被覆層51は非常に薄く、Zn系材料50の体積に比べて桁違いに少ないため、溶融したZn系材料50のはんだ浴の中に取り込まれて、図7(B)に示すように、接合界面には残存しない。
接合温度は、Zn系はんだ材料55の融点よりも30℃〜60℃程度高い温度で行うことが好ましい。
接合の際には、不活性ガス又は還元ガス雰囲気下で行なうが、上述のように、前記被覆層の表面に生成した酸化膜を還元するには、還元ガス雰囲気下で行なうことが好ましい。
形成された第一接合部500の層の厚さは、熱伝導及び熱応力の観点から5μm以上500μm以下であることが好ましく、10μm以上200μm以下であることがより好ましい。
(第二接合部の接合)
第二接合部600による接合では、図7(C)に示すように、第一接合部500によってパワー半導体素子20と接合した絶縁部30と、放熱板40とを用い、絶縁部30と放熱板40とが対向するように配置し、その間に第二接合部600に用いるはんだ材料を挟み、絶縁部30/はんだ材料60/放熱板40の順に積層した状態で、リフロー法等を利用して接合し、図6に示すパワー半導体モジュールを得る。
第一接合部500による接合と同様に、第二接合部600による接合でも、不活性ガス又は還元ガス雰囲気下で接合する。第二接合部600の接合温度は、第二接合部600のはんだ材料の融点よりも30℃〜60℃程度高い温度で、かつ第一接合部500に用いたZn系はんだ材料55の融点よりも30℃以上低い温度で接合することが好ましい。
1回目の接合に用いるZn系はんだ材料55の融点は、2回目に用いるはんだ材料の融点よりも高いので、2回目のはんだ付けの際に1回目にはんだ付けした部分が溶融して、位置ずれを起こしたり傾斜したりといった不具合が生じない。
また、第一の実施形態では、大量の熱を発する半導体素子に近い側の第一接合部500には、より融点の高いZn系はんだ材料55を適用し、半導体素子から遠い側の第二接合部600には、第一接合部500に用いたZn系はんだ材料55よりも融点の低いはんだ材料を適用するので、更に耐熱性に優れたパワー半導体モジュールとなる。
第二接合部600の厚さは、熱伝導及び熱応力の観点から5μm以上500μm以下であることが好ましく、10μm以上300μm以下であることがより好ましい。
[第二の実施形態のパワー半導体モジュール]
第一の実施形態のパワー半導体モジュールでは、第一接合部500にZn系はんだ材料55を適用し、第二接合部600にはZn系はんだ材料55よりも融点の低いはんだ材料を適用したが、第二の実施形態のパワー半導体モジュールでは、第一接合部500にZn系はんだ材料55よりも融点の低いはんだ材料を適用し、第二接合部600にZn系はんだ材料55を適用する。
第二の実施形態のパワー半導体モジュールでは、第二接合部600を先に接合し、第一接合部500を2回目に接合する。Zn系はんだ材料55を用いる第二接合部600の被接合面には、Ni層を設けることが好ましい。その他については、第一の実施形態のパワー半導体モジュールと同様であるので、説明を省略する。
[第三の実施形態のパワー半導体モジュール]
Zn系はんだ材料55に含まれる合金組成の種類や添加剤の種類、添加剤の添加量を変えることで、融点が大きく変わる場合には、第一接合部と第二接合部の両者に、Zn系はんだ材料55を適用することができる。
この場合においても、2回目の接合に用いるはんだ材料の融点は、1回目の接合に用いるはんだ材料の融点よりも30℃以上低いことが望ましく、且つパワー半導体からの発熱を考慮して200℃以上であることが望ましい。
さらに、融点のより高い方のはんだ材料を第一接合部に適用し、それよりも融点の低いはんだ材料を第二接合部に適用することが、パワー半導体素子20からの発熱を考慮した場合に好ましい。
第三の実施形態のパワー半導体モジュールでは、第一接合部500と第二接合部600の被接合面に、Ni層を設けることが好ましい。その他については、第一の実施形態のパワー半導体モジュールと同様であるので、説明を省略する。
[第四の実施形態のパワー半導体モジュール]
第二の実施形態の接合体と同様に、Zn系はんだ材料55の濡れ性を向上させるために、被接合面に金属表面層を設ける。図8では、第一接合部にZn系はんだ材料55を適用した場合として説明する。
図8(A)(B)に示すように、Ni層22,38の表面に、金属表面層24,39を設ける。金属表面層24,39は、はんだ材料が濡れ広がった後は、亜鉛のはんだ浴中に取り込まれて消失させることが望ましい。
金属表面層24,39は、第二の実施形態の接合体で説明した金属表面層121,122と同義である。
また、濡れ性向上のために、Zn系はんだ材料55の接合面であるパワー半導体素子20及び絶縁部30の表面に、金属表面層24,39を設けた以外は、第一の実施形態のパワー半導体モジュールと同様であるので、その他の説明を省略する。
なお、第四の実施形態では、第一接合部500にZn系はんだ材料55を適用したため、パワー半導体素子20及び絶縁部30の表面に、金属表面層24,39を設けたが、Zn系はんだ材料55を第二接合部600に適用する場合には、絶縁部30及び放熱板40の接合面に金属表面層24,39を設ける。
<効果>
本発明の製造方法によって得られたパワー半導体モジュールは、Zn系はんだ材料55と被接合面との間に酸化膜が存在しないので、緻密な接合界面を得ることができる。その結果、接合部の熱抵抗の増大を抑えることが可能であり、パワー半導体素子で発生した熱を、効率よく冷却水などの冷却媒体に伝えることができる。
また、熱膨張係数差に伴い、接合部に熱応力がかかる場合でも、接合部に空隙などの欠陥が少ないために、クラックなどが入り難く、冷熱サイクルに対して信頼性の高いパワー半導体モジュールとなる。
以下では実施例により本発明を説明するが、本発明のパワー半導体モジュールの製造方法の一例について述べるものであり、本発明はこれらの実施例に限定されるものではない。
[実施例1]
図7(A)(B)に従い、パワー半導体素子と絶縁基板とをZn系はんだ材料55で接合して、図7(B)に示す構成の評価試験体−1を作製した。
<パワー半導体素子の準備>
GaNを用いたパワー半導体素子20を準備し、その最表面にNi層22をスパッタリングで形成した。Ni層22の表面にはAu層(図示せず)をスパッタリングで形成した。
<絶縁部の準備>
一方、絶縁基板32としてのSiのセラミックス板の両面にロウ付けによってCu層34、36を貼り付け、Cu層34/Si層32/Cu層36の積層体を作製した。更にこの積層体のCu層の表面にNi層38をメッキにより形成し絶縁部30を作製した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。
<第一接合部の準備>
亜鉛に4質量%のAlを添加したはんだ材料(Zn0.96Al0.04合金:融点380℃)を準備し、圧延により、厚さ0.1mmの箔状に加工した。次に、そのはんだ箔をスパッタリング装置に入れ、逆スパッタリングにより、はんだ箔表面をエッチングした。エッチングは、真空中にアルゴンガスを注入した状態で、13.56MHzの高周波で、100Wの電圧でプラズマを発生させて行なった。エッチングの時間は、15分とした。
次に、高真空を維持したまま、真空装置内で試料を移動させ、試料の表面に銅をスパッタリングにより成膜した。スパッタリングは直流で行い、電圧は40Wとし、別途測定しておいた成膜速度から、膜厚が50nmになるように、スパッタリングの時間を調整した。
銅を成膜したはんだ箔を真空装置から取り出して、はんだ箔を裏返した後、同様に逆スパッタリングによるエッチングと、銅の成膜を行い、真空装置から取り出した。
<第一接合部の接合>
上記準備したパワー半導体素子20のNi層22と、絶縁部30のNi層38とを対向するように配置し、その間にZn0.96Al0.04層50を挟み込んだ状態で、位置決めをするためのカーボン治具にセットし、電気炉に入れた。
電気炉の炉心管には、5vol%の水素ガスを含む窒素ガスが常時流入され、内部は還元性雰囲気となっている。その状態で、室温から430℃まで30分かけて昇温させた後、5分間430℃の状態を保ち、その後、常温付近まで冷却してから取り出して、評価試験体−1を得た。
<接合面の観察>
評価試験体−1は、始めに超音波探傷によって、接合面全体を非破壊で観察した後に、評価試験体−1を切断して断面を研磨した後に、その断面を電子顕微鏡により観察した。
その結果、評価試験体−1の接合面には若干のボイドが確認されたものの、全体的に緻密な接合であることが分かった。
また、評価試験体−1の接合界面近傍に銅が残存している様子は見られず、はんだが溶融した際に、はんだ浴に取り込まれたものと思われる。
[比較例1]
実施例1の評価試験体−1と同様の構成で、但し、逆スパッタリングや銅の成膜を行なっていないZn0.96Al0.04合金を第一接合部に適用して、比較の評価試験体−2を作製した。こ
ここで、第一接合部の接合の際に、Zn0.96Al0.04合金の表面に生成した自然酸化膜を破って内部のZn0.96Al0.04合金を接合面に流出させるよう、パワー半導体素子20と絶縁部30の間にZn0.96Al0.04層を挟み込んだ状態で、パワー半導体素子20及び絶縁部30に外圧を加えた。
得られた比較の評価試験体−2についても、実施例1と同様にして接合面を観察した。その結果、比較の評価試験体−2では、接合されていない部分が多く観察された。これは、はんだ箔に精製していた自然酸化膜は破れてはんだ材料は流出したものの、酸化膜が接合部に残存し、その部分が未接合になったものと思われる。
[実施例2]
実施例1では、自然酸化膜の除去とその後の銅膜の形成を、逆スパッタリングとスパッタリングとによって行なったが、実施例2では、めっきによって行なった。
亜鉛に4質量%のAlを添加したはんだ材料(Zn0.96Al0.04合金:融点380℃)を準備し、圧延により、厚さ0.1mmの箔状に加工した。次に、そのはんだ箔を、酸化膜を除去する前処理液に入れ、その後銅めっき液に漬けた。めっきの条件は、めっき厚が50nmになるように、予め求めていためっき厚とめっき時間との関係から調整した。
めっき後に試料を、実施例1と同様の方法で接合体を作製して、評価試験体−3を得た。
得られた評価試験体−3について、実施例1と同様にして接合面を観察した。その結果、評価試験体−3では、若干のボイドが発生するなど接合が完全ではない部分が見られたが、全体としては緻密な接合であることが分かった。
[実施例3]
図8(A)(B)に従い、パワー半導体素子と絶縁基板とをZn系はんだ材料55で接合して、図8(B)に示す構成の評価試験体−4を作製した。
<パワー半導体素子の準備>
接合面が1cmのGaNパワー半導体素子20を準備し、その最表面にNi層22をスパッタリングで形成した。Ni層22の表面にはCu層24をスパッタリングで形成した。Ni層22とCu層24の厚さを電子顕微鏡で観測したところ、Ni層22の厚さは、0.7μmであり、Cu層24の厚さは、50nmであった。
<絶縁部の準備>
一方、絶縁基板32としてのSiのセラミックス板の両面にロウ付けによってCu層34、36を貼り付け、Cu層34/Si層32/Cu層36の積層体を作製した。
更にこの積層体のCu層の表面にNi層38をメッキにより形成し、更にNi層38の上にCu層39をスパッタリングにより成膜し、絶縁部30を作製した。なお、メッキの際には、メッキしない面はマスキングシートなどを貼って保護した。Cu層39の厚さは、50nmであった。
上記のようにして準備したパワー半導体素子と絶縁部を用いた以外は、実施例1と同様にして、評価試験体−4を得た。
得られた評価試験体−4について、実施例1と同様の方法で接合面の観察を行なった。その結果、評価試験体−4の接合面は実施例1における評価試験体−1の接合面よりも、緻密な接合であることが分かった。
また、評価試験体−4の接合界面近傍に銅が残存している様子は見られず、はんだが溶融した際に、はんだ浴に取り込まれたものと思われる。
亜鉛を主成分とする材料の表面処理法を説明する図である。 本実施形態の接合体の製造方法の一例を説明する図である。(A)は接合前の状態を示し、(B)は接合後の接合体の状態を示す。 金属表面層を被接合面に設けたときの亜鉛を主成分とするはんだ材料について、濡れ拡がりの様子を説明する図である。 金属表面層を被接合面に設けたときの亜鉛を主成分とするはんだ材料について、濡れ拡がりの制御方法の一例を示す図であり、(A)は接合前の状態を説明する図であり、(B)は接合後の状態を説明する図である。 金属表面層を被接合面に設けたときの亜鉛を主成分とするはんだ材料について、濡れ拡がりの制御方法の他の一例を示す図であり、(A)は接合前の状態を説明する図であり、(B)は接合後の状態を説明する図である。 第一の実施形態のパワー半導体モジュールの構成を説明する図である。 第一の実施形態のパワー半導体モジュールの製造方法の一例を説明する図である。 第二の実施形態のパワー半導体モジュールの製造方法の一例を説明する図である。
符号の説明
10 パワー半導体モジュール
20 パワー半導体素子
22,38,111,112 ニッケル(Ni)層
24,39,121,122 金属表面層
30 絶縁部
32 絶縁基板
34、36 導電層
40 放熱板
42 モリブデン(Mo)層
44、46 銅(Cu)層
51 Zn系はんだ材料表面の酸化膜よりも還元され易い金属を主成分とする被覆層
55 亜鉛を主成分とするはんだ材料(Zn系はんだ材料)
57 接合部
70 レジスト
101 第1部材
102 第2部材
500 第一接合部
501 酸化膜
600 第二接合部

Claims (28)

  1. 亜鉛を主成分とする材料の表面における酸化膜を除去した後に、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を前記表面に設けた、亜鉛を主成分とするはんだ材料。
  2. 前記被覆層が、銅を主成分とする層であることを特徴とする請求項1に記載の亜鉛を主成分とするはんだ材料。
  3. 前記亜鉛を主成分とする材料が、亜鉛単体、又はZn(1−x−y)Al(xは0.02〜0.10であり、yは0〜0.02であり、Mは亜鉛及びアルミニウム以外の金属を表す。)で表される合金であることを特徴とする請求項1又は請求項2に記載の亜鉛を主成分とするはんだ材料。
  4. 前記被覆層の厚さが、5nm以上500nm以下であることを特徴とする請求項1〜請求項3のいずれか1項に記載の亜鉛を主成分とするはんだ材料。
  5. 第1部材と第2部材とを有し、
    前記第1部材と第2部材の間が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
    前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とする接合体。
  6. 第1部材および第2部材の被接合面に、ニッケル層が設けられてなることを特徴とする請求項5に記載の接合体。
  7. 接合前の前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備え、接合後の接合面では、前記金属表面層が消失していることを特徴とする請求項6に記載の接合体。
  8. パワー半導体素子と、絶縁基板と、放熱板と、を有し、
    前記パワー半導体素子と前記絶縁基板との間の第一接合部、及び前記絶縁基板と前記放熱板との間の第二接合部の少なくとも一方が、請求項1〜請求項4のいずれか1項に記載の、被覆層を表面に有する亜鉛を主成分とするはんだ材料で接合されてなり、
    前記亜鉛を主成分とするはんだ材料で接合した後の接合面では、前記被覆層が消失していることを特徴とするパワー半導体モジュール。
  9. 前記パワー半導体素子が、GaN又はSiCを用いて形成されてなることを特徴とする請求項8に記載のパワー半導体モジュール。
  10. 前記絶縁基板がSi層であり、Si層の両表面に銅で形成される導電層を備えることを特徴とする請求項8又は請求項9に記載のパワー半導体モジュール。
  11. 前記放熱板が、モリブデン(Mo)層の両面に銅(Cu)層を有するCu層/Mo層/Cu層の積層体であることを特徴とする請求項8〜請求項10のいずれか1項に記載のパワー半導体モジュール。
  12. 前記放熱板におけるCu層/Mo層/Cu層の厚さの比率が、1/5/1〜1/12/1であることを特徴とする請求項11に記載のパワー半導体モジュール。
  13. 前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、前記亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を有することを特徴とする請求項8〜請求項12のいずれか1項に記載のパワー半導体モジュール。
  14. 接合前の前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を備え、接合後の接合面では、前記金属表面層が消失していることを特徴とする請求項13に記載のパワー半導体モジュール。
  15. 亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、
    前記表面に、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層を設けることを特徴とする、
    亜鉛を主成分とするはんだ材料の製造方法。
  16. 前記酸化膜の除去を、プラズマによって行なうことを特徴とする請求項15に記載の亜鉛を主成分とするはんだ材料の製造方法。
  17. 前記酸化膜の除去を、めっき前処理液によって行なうことを特徴とする請求項15に記載の亜鉛を主成分とするはんだ材料の製造方法。
  18. 真空中で、前記被覆層を前記表面に設けることを特徴とする請求項15又は請求項16に記載の亜鉛を主成分とするはんだ材料の製造方法。
  19. 亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
    第1部材と第2部材の間に前記亜鉛を主成分とするはんだ材料を挟持し、
    加熱して、前記第1部材と第2部材を接合し且つ前記被覆層を消失させることを特徴とする、
    接合体の製造方法。
  20. 被接合面にニッケル層を設けた第1部材および第2部材を用いることを特徴とする請求項19に記載の接合体の製造方法。
  21. 接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
    接合時の前記加熱によって、前記金属表面層を消失させることを特徴とする請求項20に記載の接合体の製造方法。
  22. 接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項21に記載の接合体の製造方法。
  23. 接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項21に記載の接合体の製造方法。
  24. 亜鉛を主成分とする材料における表面の酸化膜を除去し、又は前記酸化膜が存在しない状態で、前記酸化膜よりもその酸化物が還元され易い金属を主成分とする被覆層が前記表面に設けられてなる亜鉛を主成分とするはんだ材料を、請求項15〜請求項18のいずれか1項に記載の製造方法によって準備し、
    パワー半導体素子と絶縁基板との間の第一接合部、及び絶縁基板と前記放熱板との間の第二接合部の少なくとも一方に、前記亜鉛を主成分とするはんだ材料を挟持し、
    加熱して、接合し且つ前記被覆層を消失させることを特徴とする、
    パワー半導体モジュールの製造方法。
  25. 前記パワー半導体素子、前記絶縁基板及び前記放熱板のうち、前記亜鉛を主成分とするはんだ材料で接合される被接合部材が、その被接合面にニッケル層を備えることを特徴とする請求項24に記載のパワー半導体モジュールの製造方法。
  26. 接合前に、前記ニッケル層の表面に、亜鉛との反応性が高く亜鉛と合金を生成する金属表面層を設け、
    接合時の前記加熱により、前記金属表面層を消失させることを特徴とする請求項25に記載のパワー半導体モジュールの製造方法。
  27. 接合前の前記金属表面層の厚さが、3nm以上1000nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法。
  28. 接合前の前記金属表面層の厚さが、10nm以上200nm以下であることを特徴とする請求項26に記載のパワー半導体モジュールの製造方法。
JP2007300792A 2007-11-20 2007-11-20 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 Expired - Fee Related JP5160201B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007300792A JP5160201B2 (ja) 2007-11-20 2007-11-20 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
US12/669,346 US8283783B2 (en) 2007-11-20 2008-11-19 Solder material, method for manufacturing the same, joined body, method for manufacturing the same, power semiconductor module, and method for manufacturing the same
CN2008800226496A CN101687284B (zh) 2007-11-20 2008-11-19 接合体及其制造方法、以及功率半导体模块及其制造方法
PCT/JP2008/071043 WO2009066704A1 (ja) 2007-11-20 2008-11-19 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
EP08852575.3A EP2213404A4 (en) 2007-11-20 2008-11-19 SOLDERING MATERIAL, METHOD FOR PRODUCING THE SOLDER MATERIAL, CONNECTING PRODUCT, METHOD FOR PRODUCING THE CONNECTING PRODUCT, POWER-SEMICONDUCTOR MODULE, AND METHOD FOR PRODUCING THE POWER-SEMICONDUCTOR MODULE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007300792A JP5160201B2 (ja) 2007-11-20 2007-11-20 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009125753A JP2009125753A (ja) 2009-06-11
JP5160201B2 true JP5160201B2 (ja) 2013-03-13

Family

ID=40667526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007300792A Expired - Fee Related JP5160201B2 (ja) 2007-11-20 2007-11-20 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法

Country Status (5)

Country Link
US (1) US8283783B2 (ja)
EP (1) EP2213404A4 (ja)
JP (1) JP5160201B2 (ja)
CN (1) CN101687284B (ja)
WO (1) WO2009066704A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891647B2 (ja) * 1997-07-28 2007-03-14 株式会社バッファロー 発電式無電源マウス
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
EP2544225A4 (en) * 2010-03-01 2018-07-25 Osaka University Semiconductor device and bonding material for semiconductor device
JP5828618B2 (ja) * 2010-05-13 2015-12-09 住友金属鉱山株式会社 コーティング膜付きPbフリーZn系はんだ合金及びその製造方法
JP5601275B2 (ja) 2010-08-31 2014-10-08 日立金属株式会社 接合材料、その製造方法、および接合構造の製造方法
CN103222053A (zh) * 2010-09-24 2013-07-24 半导体元件工业有限责任公司 电路装置
JP5206779B2 (ja) * 2010-12-08 2013-06-12 住友金属鉱山株式会社 Znを主成分とするPbフリーはんだ合金
JP5325917B2 (ja) * 2011-03-17 2013-10-23 株式会社東芝 半導体装置及びその製造方法
CN103563074B (zh) * 2011-04-04 2018-09-14 陶瓷技术有限责任公司 具有Al冷却体的陶瓷印刷电路板
JP5672132B2 (ja) * 2011-04-27 2015-02-18 住友金属鉱山株式会社 Znを主成分とするPbフリーはんだ合金およびその製造方法
US9735126B2 (en) 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
JP5675525B2 (ja) 2011-07-28 2015-02-25 日産自動車株式会社 半導体装置の製造方法及び半導体装置
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP6104518B2 (ja) 2012-04-27 2017-03-29 日産自動車株式会社 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
US9105561B2 (en) * 2012-05-14 2015-08-11 The Boeing Company Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide
JP2014024082A (ja) * 2012-07-26 2014-02-06 Sumitomo Metal Mining Co Ltd はんだ合金
TWI476883B (zh) * 2012-11-15 2015-03-11 Ind Tech Res Inst 焊料、接點結構及接點結構的製作方法
JP2014143342A (ja) * 2013-01-25 2014-08-07 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
EP2992553A4 (en) 2013-05-03 2017-03-08 Honeywell International Inc. Lead frame construct for lead-free solder connections
JP6116413B2 (ja) * 2013-07-09 2017-04-19 三菱電機株式会社 電力用半導体装置の製造方法
JP2015098048A (ja) * 2013-11-19 2015-05-28 住友金属鉱山株式会社 Pbを含まないZn−Ge系はんだ合金およびそれを用いた電子部品
CN105992669A (zh) 2014-02-20 2016-10-05 霍尼韦尔国际公司 无铅焊料组合物
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
JP2015208765A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法
JP6387697B2 (ja) * 2014-06-13 2018-09-12 Tdk株式会社 磁性体コアおよびコイル装置
JP6468412B2 (ja) * 2014-06-13 2019-02-13 Tdk株式会社 磁性体コアおよびコイル装置
JP6078577B2 (ja) * 2015-04-22 2017-02-08 株式会社日立製作所 接続材料、接続方法、半導体装置及び半導体装置の製造方法
JP6493161B2 (ja) * 2015-11-05 2019-04-03 トヨタ自動車株式会社 半導体装置の製造方法
US9802274B2 (en) * 2016-03-21 2017-10-31 Indium Corporation Hybrid lead-free solder wire
WO2019189329A1 (ja) * 2018-03-28 2019-10-03 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板
CN109534842B (zh) * 2018-11-26 2021-08-10 北京卫星制造厂有限公司 功率半导体模块用焊接工艺
JP7080161B2 (ja) * 2018-12-05 2022-06-03 三菱電機株式会社 半導体装置
KR102564459B1 (ko) * 2019-05-09 2023-08-07 현대자동차주식회사 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법
CN112935633A (zh) * 2021-02-03 2021-06-11 新疆应用职业技术学院 复合焊丝的制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293952A (ja) 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子接続端子形成方法
CN1006046B (zh) * 1987-10-20 1989-12-13 国家机械工业委员会上海材料研究所 空气热交换器用钎焊材料及钎剂
JPH08164496A (ja) * 1994-10-11 1996-06-25 Hitachi Ltd Sn−Zn系、Sn−Zn−Bi系はんだ及びその表面処理方法並びにそれを用いた実装品
JPH11208487A (ja) 1997-11-14 1999-08-03 Toyota Motor Corp ステアリングギヤボックス取付け構造
JP3878305B2 (ja) 1997-12-04 2007-02-07 住友金属鉱山株式会社 高温はんだ付用Zn合金
JPH11172354A (ja) 1997-12-04 1999-06-29 Sumitomo Metal Mining Co Ltd 高温はんだ付用Zn合金
JPH11172353A (ja) 1997-12-04 1999-06-29 Sumitomo Metal Mining Co Ltd 高温はんだ付用Zn合金
JP3335896B2 (ja) * 1997-12-26 2002-10-21 株式会社東芝 ハンダ材及びハンダ材の製造方法
JP3850135B2 (ja) 1998-04-02 2006-11-29 住友金属鉱山株式会社 高温はんだ付用Zn合金
JP3945915B2 (ja) 1998-08-25 2007-07-18 住友金属鉱山株式会社 はんだ用Zn合金
JP4138965B2 (ja) * 1998-10-01 2008-08-27 三井金属鉱業株式会社 無鉛ハンダ粉及びその製造方法
JP4022013B2 (ja) 1999-01-14 2007-12-12 住友金属鉱山株式会社 ダイボンディング用Zn合金
JP2002120086A (ja) * 2000-10-12 2002-04-23 Sanyo Electric Co Ltd 無鉛はんだ及びその製造方法
US6361626B1 (en) * 2000-10-24 2002-03-26 Fujitsu Limited Solder alloy and soldered bond
JP4081073B2 (ja) 2000-12-25 2008-04-23 Tdk株式会社 はんだ付け方法
US6680128B2 (en) * 2001-09-27 2004-01-20 Agilent Technologies, Inc. Method of making lead-free solder and solder paste with improved wetting and shelf life
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP2004165637A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置
US6841867B2 (en) * 2002-12-30 2005-01-11 Intel Corporation Gel thermal interface materials comprising fillers having low melting point and electronic packages comprising these gel thermal interface materials
JP2007300792A (ja) 2003-01-09 2007-11-15 Matsushita Electric Ind Co Ltd 電源システム
JP2004358540A (ja) 2003-06-06 2004-12-24 Sumitomo Metal Mining Co Ltd 高温ろう材
JP2004358539A (ja) 2003-06-06 2004-12-24 Sumitomo Metal Mining Co Ltd 高温ろう材
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP4772320B2 (ja) * 2004-12-15 2011-09-14 富士通株式会社 亜鉛−アルミニウムはんだ合金
TWI514522B (zh) 2005-03-18 2015-12-21 同和電子科技有限公司 副載置片及其製造方法
JP2006320912A (ja) 2005-05-17 2006-11-30 Sumitomo Metal Mining Co Ltd 高温はんだ合金
JP4699822B2 (ja) * 2005-07-04 2011-06-15 株式会社豊田中央研究所 半導体モジュ−ルの製造方法
JP5224430B2 (ja) * 2006-03-17 2013-07-03 株式会社豊田中央研究所 パワー半導体モジュール
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール

Also Published As

Publication number Publication date
US8283783B2 (en) 2012-10-09
US20100193801A1 (en) 2010-08-05
JP2009125753A (ja) 2009-06-11
CN101687284A (zh) 2010-03-31
WO2009066704A1 (ja) 2009-05-28
CN101687284B (zh) 2013-06-05
EP2213404A1 (en) 2010-08-04
EP2213404A4 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5224430B2 (ja) パワー半導体モジュール
US9393645B2 (en) Junction material, manufacturing method thereof, and manufacturing method of junction structure
JP6696215B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP6432466B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP4964009B2 (ja) パワー半導体モジュール
JP5549118B2 (ja) 半導体装置の製造方法
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
US12002732B2 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
KR20210046670A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP2006114827A (ja) 半導体装置
JP5004792B2 (ja) Cu−Mo基板およびその製造方法
JP6928297B2 (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
JP4822526B2 (ja) 接合体
JP4917375B2 (ja) パワー半導体モジュールの製造方法
JP2021098641A (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
JP6156693B2 (ja) 半導体装置の製造方法
WO2021117327A1 (ja) 銅/セラミックス接合体、及び、絶縁回路基板
KR20210043586A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법
JP6887184B1 (ja) 積層体および積層体の製造方法
JP6344605B2 (ja) 半導体装置の製造方法
WO2015019677A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees