[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5159040B2 - 低温成長バッファ層の形成方法および発光素子の製造方法 - Google Patents

低温成長バッファ層の形成方法および発光素子の製造方法 Download PDF

Info

Publication number
JP5159040B2
JP5159040B2 JP2006016988A JP2006016988A JP5159040B2 JP 5159040 B2 JP5159040 B2 JP 5159040B2 JP 2006016988 A JP2006016988 A JP 2006016988A JP 2006016988 A JP2006016988 A JP 2006016988A JP 5159040 B2 JP5159040 B2 JP 5159040B2
Authority
JP
Japan
Prior art keywords
substrate
buffer layer
forming
setting
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006016988A
Other languages
English (en)
Other versions
JP2006310765A (ja
JP2006310765A5 (ja
Inventor
泰久 牛田
大輔 篠田
大輔 山崎
宏治 平田
由平 池本
直樹 柴田
和夫 青木
ビヨラ エンカルナシオン アントニア ガルシア
清史 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koha Co Ltd
Original Assignee
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koha Co Ltd filed Critical Koha Co Ltd
Priority to JP2006016988A priority Critical patent/JP5159040B2/ja
Priority to DE102006000150.8A priority patent/DE102006000150B4/de
Priority to KR1020060028774A priority patent/KR100887470B1/ko
Priority to TW095111414A priority patent/TWI317178B/zh
Priority to US11/393,808 priority patent/US7524741B2/en
Priority to CNB2006100670051A priority patent/CN100461475C/zh
Publication of JP2006310765A publication Critical patent/JP2006310765A/ja
Publication of JP2006310765A5 publication Critical patent/JP2006310765A5/ja
Application granted granted Critical
Publication of JP5159040B2 publication Critical patent/JP5159040B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K63/00—Receptacles for live fish, e.g. aquaria; Terraria
    • A01K63/06—Arrangements for heating or lighting in, or attached to, receptacles for live fish
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K63/00—Receptacles for live fish, e.g. aquaria; Terraria
    • A01K63/003—Aquaria; Terraria
    • A01K63/006—Accessories for aquaria or terraria
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Animal Husbandry (AREA)
  • Marine Sciences & Fisheries (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体材料からなる発光素子およびこれを用いた発光装置に関し、特に、Ｈ２雰囲気においてＧａ２Ｏ３低温成長バッファ層を形成しても、Ｇａ２Ｏ３基板が変質しない低温成長バッファ層の形成方法、発光素子の製造方法、結晶品質に優れるＧａＮを形成することのできる発光素子およびこれを用いた発光装置に関する。
従来、青色や短波長領域の発光素子材料としてＧａＮ系半導体を用いたものが知られている。特に、紫外領域の光を発する発光素子は、環境に対する配慮から水銀フリーが望まれている蛍光灯、クリーンな環境を提供する光触媒、ＤＶＤ(Digital Versatile Disk)等の大容量記録媒体の光源等の用途が見込まれており、更なる短波長化が望まれている。
ＧａＮは融点が極めて高く、また、窒素の平衡蒸気圧が極めて高いことにより、高品質、大面積でバルク状の単結晶基板を製造することが難しいという問題がある。そのため、下地基板としてサファイア（Ａｌ２Ｏ３）基板を用い、ＧａＮとの格子定数不整合を解消するバッファ層を設けてその表面にＧａＮ系半導体を結晶成長させる方法が取られてきたが、発光素子の電極構造が水平型となる構造上の制約を有しており、また、今後様々な用途に応えるには、発光素子の寿命、実装時のハンドリング性の更なる向上が望まれている。
このような背景から、近年、紫外領域の光を透過し、バルク状単結晶の製造が可能な透明導電性材料であるβ−Ｇａ２Ｏ３を基板に用いた発光素子が提案されている（例えば、非特許文献１参照。）。
非特許文献１によると、β−Ｇａ２Ｏ３基板上に６００℃で低温ＧａＮバッファ層を形成し、その上に１０７０℃でＧａＮを形成することが記載されている。
Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．４４， Ｎｏ．１，２００５． ｐｐ．Ｌ７−Ｌ８
しかし、非特許文献１に記載された発光素子によると、低温成長バッファ層の形成方法によってはβ−Ｇａ２Ｏ３の熱分解が生じるため、その後の工程で良質なＧａＮ系半導体層を成長させることができないという問題がある。
β−Ｇａ２Ｏ３基板上へのＧａＮバッファ層の形成は、一般にＨ２雰囲気中で行うことが知られているが、本発明者によれば、Ｈ２雰囲気中で６００℃以上の温度条件でバッファ層の形成を行うとβ−Ｇａ２Ｏ３の表面が黒色状に変質することを確認している。
従って、本発明の目的は、Ｈ２雰囲気においてＧａ２Ｏ３低温成長バッファ層を形成しても、Ｇａ２Ｏ３基板が変質しない低温成長バッファ層の形成方法、発光素子の製造方法、結晶品質に優れるＧａＮを形成することのできる発光素子およびこれを用いた発光装置を提供することにある。
本発明は、上記目的を達成するため、Ｇａ２Ｏ３基板をＭＯＣＶＤ装置内にセットする基板セットステップと、前記ＭＯＣＶＤ装置内をＨ２雰囲気とし、雰囲気温度を前記Ｇａ ２ Ｏ ３ 基板が熱分解しない３５０℃から５５０℃にするバッファ層成長条件を設定する条件設定ステップと、前記バッファ層成長条件において原料ガスとしてＴＭＧ及びＴＭＡの少なくとも一方と、ＮＨ３とを前記Ｇａ２Ｏ３基板上に供給して前記Ｇａ２Ｏ３基板上にＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である低温成長ＡｌＧａＮバッファ層を形成するバッファ層形成ステップとを有する低温成長バッファ層の形成方法を提供する。
上記低温成長バッファ層の形成方法において、前記基板セットステップの前に、Ｇａ ２ Ｏ ３ 基板を酸洗浄する基板洗浄ステップを有することが好ましい。
上記低温成長バッファ層の形成方法において、前記基板セットステップの後に、Ｇａ２Ｏ３基板を窒化処理する基板窒化ステップを有することが好ましい。
上記低温成長バッファ層の形成方法において、前記基板洗浄ステップ、及び前記基板セットステップの後に、Ｇａ２Ｏ３基板を窒化処理する基板窒化ステップを有することが好ましい。
上記低温成長バッファ層の形成方法において、前記窒化処理ステップは、前記Ｇａ２Ｏ３基板を７５０℃から８５０℃の温度範囲で窒化処理することが好ましい。
また、本発明は、前記目的を達成するため、Ｇａ２Ｏ３基板を酸洗浄する基板洗浄ステップと、Ｎ ２ を供給して前記酸洗浄された前記Ｇａ２Ｏ３基板を窒化処理する基板窒化ステップと、前記窒化処理を施された前記Ｇａ２Ｏ３基板をＭＯＣＶＤ装置内にセットする基板セットステップと、前記ＭＯＣＶＤ装置内をＨ２雰囲気とし、雰囲気温度を前記Ｇａ２Ｏ３基板が熱分解しない３５０℃から５５０℃にするバッファ層成長条件を設定する条件設定ステップと、前記バッファ層成長条件において原料ガスとしてＴＭＧ及びＴＭＡの少なくとも一方と、ＮＨ３とを前記Ｇａ２Ｏ３基板上に供給して前記Ｇａ２Ｏ３基板上にＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である低温成長ＡｌＧａＮバッファ層を形成するバッファ層形成ステップと、前記ＭＯＣＶＤ装置内をＮ２雰囲気とし、前記低温成長ＡｌＧａＮバッファ層上に第１のＧａＮ層を形成する第１ＧａＮ層形成ステップと、前記ＭＯＣＶＤ装置内をＨ２雰囲気とし、前記第１のＧａＮ層上に第２のＧａＮ層を形成する第２ＧａＮ層形成ステップとを有する発光素子の製造方法を提供する。
上記発光素子の製造方法において、前記窒化処理ステップは、前記Ｇａ２Ｏ３基板を７５０℃から８５０℃の温度範囲で窒化処理することが好ましい。
第１の層を熱分解しない成膜条件とは、第３の層を構成するＧａＮ系半導体の結晶成長性を損なうことのない表面状態が得られるものをいい、そのことにより得られる発光素子の安定した動作を実現できるものをいう。
本発明によると、酸化ガリウム系からなる導電性および透明性の第１の層を熱分解しない成膜条件でＡｌＧａＮからなる第２の層を形成することにより、結晶品質に優れるＧａＮ系半導体からなる第３の層を形成することができる。このようにして製造された発光素子を用いることで、素子実装におけるハンドリング性に優れる信頼性の高い発光装置が得られる。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るＬＥＤ素子を示す側面図である。
以下に説明するＬＥＤ素子１は、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)装置を用いて製造される。
（ＬＥＤ素子１の構成）
このＬＥＤ素子１は、ｎ型の導電型を有するβ−Ｇａ２Ｏ３からなる基板（以下、「Ｇａ２Ｏ３基板」という。）１０を有し、Ｇａ２Ｏ３基板１０上に低温成長条件で形成したＡｌＮバッファ層１１と、Ｓｉドープのｎ＋−ＧａＮ層１２と、Ｓｉドープのｎ−ＡｌＧａＮ層１３と、ＩｎＧａＮ／ＧａＮの多重量子井戸構造を有するＭＱＷ（Multiple-Quantum Well）１４と、Ｍｇドープのｐ−ＡｌＧａＮ層１５と、Ｍｇドープのｐ＋−ＧａＮ層１６と、ＩＴＯ(Indium Tin Oxide)からなる電流拡散層１７とを順次積層して形成されており、更に電流拡散層１７の上面に設けられるｐ側電極１８と、電流拡散層１７からエッチングを施すことにより露出させたＧａＮ層１２に設けられるｎ側電極１９とを有する。
ＡｌＮバッファ層１１は、３５０℃から５５０℃、好ましくは４００℃から５５０℃の温度条件でキャリアガスとしてＨ２を使用し、ＮＨ ３ と、トリメチルアルミニウム（ＴＭＡ）をＧａ２Ｏ３基板１０が配置されたリアクタ内に供給することにより形成される。
ｎ＋−ＧａＮ層１２およびｐ＋−ＧａＮ層１６は、１０５０℃の成長温度条件でキャリアガスとしてＮ２を使用し、ＮＨ３とトリメチルガリウム（ＴＭＧ）をＧａ２Ｏ３基板１０が配置されたリアクタ内に供給することにより形成される。ｎ＋−ＧａＮ層１２についてはｎ型の導電性を付与するためのドーパントとしてモノシラン（ＳｉＨ４）をＳｉ原料として使用し、ｐ＋−ＧａＮ層１６についてはｐ型の導電性を付与するためのドーパントとしてシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）をＭｇ原料として使用する。また、ｎ−ＡｌＧａＮ層１３およびｐ−ＡｌＧａＮ層１５については、上記したもののほかに更にＴＭＡをリアクタ内に供給することによって形成される。
ＭＱＷ１４は、１１００℃の成長温度条件でキャリアガスとしてＨ２を使用し、トリメチルインジウム（ＴＭＩ）とＴＭＧをリアクタ内に供給することによって形成される。ＩｎＧａＮの形成時にはＴＭＩとＴＭＧが供給され、ＧａＮの形成時にはＴＭＧが供給される。
図２は、ＬＥＤ素子の製造プロセスを概略的に示す概略工程図である。同図において縦軸を温度、横軸を時間として示しており、以下、各工程について説明する。
（基板洗浄工程）
まず、本製造プロセスで使用する１ｃｍ×２ｃｍ×３５０μｍ厚のＧａ２Ｏ３基板１０に対し、６０℃のＨＮＯ３で１０分の酸洗浄を行い、続いてエタノール中で５分の超音波洗浄を行い、その後純水中で５分の超音波洗浄を行うことにより、基板洗浄を行う。
（基板表面の窒化処理）
次に、ＭＯＣＶＤ装置のサセプタに基板洗浄処理されたＧａ２Ｏ３基板１０を搭載する。次に、リアクタ内にＮ２を供給して時刻ｔ１から昇温を開始し、８００℃となった時刻ｔ２において昇温を停止し、その温度を維持する。このようにして安定化を図ることにより時刻ｔ３から基板表面が窒化処理される。
（ＡｌＮバッファ層形成工程）
次に、時刻ｔ４においてリアクタへのＮ２の供給を停止し、Ｈ２の供給を開始する。次に、時刻ｔ５においてリアクタ内の昇温を停止し、４００℃となった時刻ｔ６でリアクタの温度を４００℃に保ちながらＮＨ３とともにＴＭＡをそれぞれ５０ｓｃｃｍ供給する。このことにより、時刻ｔ７からＧａ２Ｏ３基板１０上には膜厚１００〜３００ÅのＡｌＮバッファ層１１が形成される。
（ＧａＮ形成工程）
次に、時刻ｔ８においてリアクタへのＨ２の供給を停止し、Ｎ２の供給を開始する。続いて時刻ｔ９よりリアクタ内の昇温を開始し、１０５０℃となった時刻ｔ１０において昇温を停止し、その温度を維持するとともにＴＭＧを６０ｓｃｃｍ供給することによってＡｌＮバッファ層１１上に膜厚１μｍのｎ＋−ＧａＮ層１２を形成する。次に、時刻ｔ１１となったところでリアクタへのＮ２の供給を停止し、Ｈ２ を供給する。このことによってＡｌＮバッファ層１１上に更に膜厚２μｍのｎ＋−ＧａＮ層１２を形成し、時刻ｔ１２においてリアクタへのＨ２の供給を停止する。
以降、ｎ−ＡｌＧａＮ層１３、ＭＱＷ１４、ｐ−ＡｌＧａＮ１５層、ｐ＋−ＧａＮ層１６、電流拡散層１７、ｐ側電極１８、およびｎ側電極１９を順次作成するが、これらについての製造工程については説明を省略する。
このようにして製造したＡｌＮバッファ層１１上のｎ＋−ＧａＮ層１２について表面を観察したところ、良好な平坦性を有するＧａＮが得られていることを確認した。すなわち、Ｈ２雰囲気でＧａ２Ｏ３基板１０上にバッファ層を形成しても、熱によるダメージを受けることなくＧａＮの鏡面部を形成できる。更に、ｎ＋−ＧａＮ層１２上に図１に示すＧａＮ系ＬＥＤ構造を形成したところ、２０ｍＡの通電条件で４８０ｎｍの青色発光が生じることを確認した。
（第１の実施の形態の効果）
上記した第１の実施の形態によると、温度条件を３５０℃から５５０℃の範囲、より好ましくは４００℃のＨ２雰囲気中でＧａ２Ｏ３基板１０上にＡｌＮバッファ層１１を形成することにより、Ｈ２雰囲気におけるβ−Ｇａ２Ｏ３の熱分解を生じることなくＡｌＮバッファ層１１を安定して成膜させることができ、その表面に結晶品質に優れる良質なｎ＋−ＧａＮ層１２を形成することができる。
なお、上記した第１の実施の形態では、Ｇａ２Ｏ３基板１０上にＡｌＮバッファ層１１を形成したＬＥＤ素子１を説明したが、ＡｌＮバッファ層１１の組成はＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の範囲であることが望ましく、より好ましくは（０＜ｘ≦１）の範囲、更に好ましくは（０．５≦ｘ≦１）の範囲であることが望ましい。
なお、第１の実施の形態では、基板表面の窒化処理における温度を８００℃としたが、本発明者の更なる実験において、窒化処理の温度が７５０℃から８５０℃の範囲でｎ＋−ＧａＮ層１２の結晶成長が可能であることを確認している。
（第２の実施の形態）
（発光装置２０の構成）
図３は、本発明の第２の実施の形態に係る発光装置の縦断面図である。
この発光装置２０は、ＳＭＤ（Surface Mount Device）型ＬＥＤであり、タングステン（Ｗ）によってパターン形成された配線部２１、２２を有するＡｌ２Ｏ３等のセラミックス基板２３と、セラミックス基板２３と一体的に成形された無機材料の焼結体からなる本体２４と、本体２４の底部に露出した配線部２１，２２にｎ側電極およびｐ側電極がＡｕからなるワイヤ２５を介して電気的に接続されたＬＥＤ素子１と、蛍光体２６を含有してＬＥＤ素子１を封止する蛍光体含有シリコーン樹脂２７とを有する。
ＬＥＤ素子１は、第１の実施の形態で説明した、Ｇａ２Ｏ３基板１０上にＨ２雰囲気中でＡｌＮバッファ層１１を形成し、その上にＭＱＷ等のＬＥＤ構造を設けることによって形成されたフェイスアップ型のＬＥＤ素子であり、発光に基づいて中心発光波長４８０ｎｍの青色光を放射する。
セラミックス基板２３は、本体２４との接合面から側面、そして底面の一部にかけてＷによる配線部２１、２２が形成されており、素子底面および側面での半田リフロー等による実装を可能にしている。
本体２４は、上面から配線部２１、２２に達する深さを有した開口部２４Ａを有し、開口部２４Ａの側壁部２４Ｂは光放射方向に対して内径が拡大するように形成された傾斜面で構成され、更にＡｌの蒸着によってＬＥＤ素子１から放射された光を反射する光反射層を形成されている。
蛍光体含有シリコーン樹脂２７は、蛍光体としてＬＥＤ素子１から放射される青色光によって励起されて黄色光を発するＣｅ：ＹＡＧ(Yttrium Aluminum Garnet)を含有しており、青色光の励起に基づいて生じる黄色光と、ＬＥＤ素子１からの青色光とを混合することで補色の関係により白色光を生じる。なお、シリコーン樹脂に蛍光体を含有せずにＬＥＤ素子１の光取り出し面に薄膜状に設ける構成としても、白色光を放射する波長変換型の発光装置とすることができる。
（第２の実施の形態の効果）
上記した第２の実施の形態によると、第１の実施の形態で説明したＬＥＤ素子１を用いて量産性に優れる小型パッケージのＬＥＤが得られる。なお、第２の実施の形態では、封止樹脂として蛍光体含有シリコーン樹脂２７を用いた構成を説明したが、蛍光体を含有しないシリコーン樹脂、あるいはエポキシ樹脂であっても良く、更に、本体２４との熱膨張差を小にするフィラーを所定の量含有させても良い。
（第３の実施の形態）
（発光装置２０の構成）
図４は、本発明の第３の実施の形態に係る発光装置の縦断面図である。
この発光装置２０は、Ｃｕ合金からなるリードフレームに第１の実施の形態で説明したＬＥＤ素子１を搭載した砲弾型のＬＥＤランプであり、Ｃｕ合金を打ち抜き加工することにより形成されて表面に光反射性を付与するためのＡｇめっきが施されたリードフレーム３０，３１と、リードフレーム３１に搭載されるＬＥＤ素子１と、ＬＥＤ素子１のｎ側電極およびｐ側電極とリードフレーム３０，３１とを電気的に接続するＡｕからなるワイヤ２５と、ＬＥＤ素子１、ワイヤ２５、およびリードフレーム３０，３１とを一体的に封止する透明なエポキシ樹脂からなる封止樹脂３２とで構成されている。
リードフレーム３１は、打ち抜き加工に基づいてＬＥＤ素子１を搭載するためのカップ部３１Ａが形成されており、カップ部３１Ａの側壁部３１Ｂは光放射方向に対して内径が拡大するように形成された傾斜面で構成されている。
ＬＥＤ素子１は、カップ部３１Ａの底面にＡｇペースト等の接着剤によって固定されており、ｎ側電極およびｐ側電極に対するワイヤボンディング後にカップ部３１Ａに注入されるエポキシ樹脂等の透明なコーティング樹脂３３によって封止されている。コーティング樹脂３３は、例えば、ＬＥＤ素子１から放射される青色光によって励起されて黄色光を放射するＹＡＧ等の蛍光体を含有させることも可能である。
（第３の実施の形態の効果）
上記した第３の実施の形態によると、第１の実施の形態で説明したＬＥＤ素子１を用いて量産性に優れる砲弾型のＬＥＤが得られる。なお、第３の実施の形態では、リードフレーム３１に設けたカップ部３１Ａの底面にＬＥＤ素子１を固定した構成を説明したが、カップ部３１Ａを形成せずにリードフレーム３１の上面に固定する構成としても良い。この場合にはコーティング樹脂３３による封止工程を省略でき、コストダウンを図ることができる。
本発明の第１の実施の形態に係るＬＥＤ素子を示す側面図である。 第１の実施の形態に係るＬＥＤ素子の製造プロセスを概略的に示す概略工程図である。 本発明の第２の実施の形態に係る発光装置の縦断面図である。 本発明の第３の実施の形態に係る発光装置の縦断面図である。
符号の説明
１…ＬＥＤ素子、１０…Ｇａ２Ｏ３基板、１１…ＡｌＮバッファ層、１２…ｎ＋−ＧａＮ層、１３…ｎ−ＡｌＧａＮ層、１４…ＭＱＷ、１５…ｐ−ＡｌＧａＮ層、１６…ｐ＋−ＧａＮ層、１７…電流拡散層、１８…ｐ側電極、１９…ｎ側電極、２０…発光装置、２１，２２…配線部、２３…セラミックス基板、２４…本体、２４Ａ…開口部、２４Ｂ…側壁部、２５…ワイヤ、２６…蛍光体、２７…蛍光体含有シリコーン樹脂、３０，３１…リードフレーム、３１Ａ…カップ部、３１Ｂ…側壁部、３２…封止樹脂、３３…コーティング樹脂

Claims (9)

  1. Ｇａ２Ｏ３基板をＭＯＣＶＤ装置内にセットする基板セットステップと、
    前記ＭＯＣＶＤ装置内をＨ２雰囲気とし、雰囲気温度を前記Ｇａ２Ｏ３基板が熱分解しない３５０℃から５５０℃にするバッファ層成長条件を設定する条件設定ステップと、
    前記バッファ層成長条件において原料ガスとしてＴＭＧ及びＴＭＡの少なくとも一方と、ＮＨ３とを前記Ｇａ２Ｏ３基板上に供給して前記Ｇａ２Ｏ３基板上にＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である低温成長ＡｌＧａＮバッファ層を形成するバッファ層形成ステップとを有する低温成長バッファ層の形成方法。
  2. 前記基板セットステップの前に、Ｇａ２Ｏ３基板を酸洗浄する基板洗浄ステップを有する請求項１に記載の低温成長バッファ層の形成方法。
  3. 前記基板洗浄ステップ、及び前記基板セットステップの後に、Ｎ ２ を供給してＧａ２Ｏ３基板を窒化処理する基板窒化ステップを有する請求項２に記載の低温成長バッファ層の形成方法。
  4. 前記基板窒化ステップは、前記Ｇａ２Ｏ３基板を７５０℃から８５０℃の温度範囲でＮ ２ を供給して窒化処理する請求項３に記載の低温成長バッファ層の形成方法。
  5. 前記基板セットステップの後に、Ｇａ２Ｏ３基板を窒化処理する基板窒化ステップを有する請求項１に記載の低温成長バッファ層の形成方法。
  6. 前記基板窒化ステップは、前記Ｇａ２Ｏ３基板を７５０℃から８５０℃の温度範囲でＮ ２ を供給して窒化処理する請求項５に記載の低温成長バッファ層の形成方法。
  7. Ｇａ２Ｏ３基板を酸洗浄する基板洗浄ステップと、
    前記Ｇａ２Ｏ３基板をＭＯＣＶＤ装置内にセットする基板セットステップと、
    Ｎ ２ を供給して前記酸洗浄された前記Ｇａ２Ｏ３基板を窒化処理する基板窒化ステップと、
    前記ＭＯＣＶＤ装置内をＨ２雰囲気とし、雰囲気温度を前記Ｇａ２Ｏ３基板が熱分解しない３５０℃から５５０℃にするバッファ層成長条件を設定する条件設定ステップと、
    前記バッファ層成長条件において原料ガスとしてＴＭＧ及びＴＭＡの少なくとも一方と、ＮＨ３とを前記Ｇａ２Ｏ３基板上に供給して前記Ｇａ２Ｏ３基板上にＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である低温成長ＡｌＧａＮバッファ層を形成するバッファ層形成ステップと、
    前記ＭＯＣＶＤ装置内をＮ２雰囲気とし、前記低温成長ＡｌＧａＮバッファ層上に第１のＧａＮ層を形成する第１ＧａＮ層形成ステップと、
    前記ＭＯＣＶＤ装置内をＨ２雰囲気とし、前記第１のＧａＮ層上に第２のＧａＮ層を形成する第２ＧａＮ層形成ステップとを有する発光素子の製造方法。
  8. 前記基板窒化ステップは、前記Ｇａ２Ｏ３基板を７５０℃から８５０℃の温度範囲でＮ ２ を供給して窒化処理する請求項７に記載の発光素子の製造方法。
  9. Ｇａ２Ｏ３基板をＭＯＣＶＤ装置内にセットする基板セットステップと、
    前記ＭＯＣＶＤ装置内をＨ２雰囲気とし、雰囲気温度を前記Ｇａ２Ｏ３基板が熱分解しない３５０℃から５５０℃にするバッファ層成長条件を設定する条件設定ステップと、
    前記バッファ層成長条件において原料ガスとしてＴＭＡとＮＨ３とを前記Ｇａ２Ｏ３基板上に供給して前記Ｇａ２Ｏ３基板上に低温成長ＡｌＮバッファ層を形成するバッファ層形成ステップとを有する低温成長バッファ層の形成方法。
JP2006016988A 2005-03-31 2006-01-25 低温成長バッファ層の形成方法および発光素子の製造方法 Expired - Fee Related JP5159040B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006016988A JP5159040B2 (ja) 2005-03-31 2006-01-25 低温成長バッファ層の形成方法および発光素子の製造方法
KR1020060028774A KR100887470B1 (ko) 2005-03-31 2006-03-30 저온 성장 버퍼층을 형성하는 방법, 발광 소자, 발광소자를 제조하는 방법 및 발광 장치
DE102006000150.8A DE102006000150B4 (de) 2005-03-31 2006-03-30 Verfahren zur Ausbildung einer bei einer niedrigen Temperatur gewachsenen Pufferschicht
US11/393,808 US7524741B2 (en) 2005-03-31 2006-03-31 Method of forming a low temperature-grown buffer layer, a light emitting element and method of making same, and light emitting device
TW095111414A TWI317178B (en) 2005-03-31 2006-03-31 Method of forming a low temperature-grown buffer layer, light emitting element, method of making same, and light emitting device
CNB2006100670051A CN100461475C (zh) 2005-03-31 2006-03-31 形成低温生长缓冲层的方法、以及制造发光元件的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005101603 2005-03-31
JP2005101603 2005-03-31
JP2006016988A JP5159040B2 (ja) 2005-03-31 2006-01-25 低温成長バッファ層の形成方法および発光素子の製造方法

Publications (3)

Publication Number Publication Date
JP2006310765A JP2006310765A (ja) 2006-11-09
JP2006310765A5 JP2006310765A5 (ja) 2008-08-21
JP5159040B2 true JP5159040B2 (ja) 2013-03-06

Family

ID=37071111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016988A Expired - Fee Related JP5159040B2 (ja) 2005-03-31 2006-01-25 低温成長バッファ層の形成方法および発光素子の製造方法

Country Status (6)

Country Link
US (1) US7524741B2 (ja)
JP (1) JP5159040B2 (ja)
KR (1) KR100887470B1 (ja)
CN (1) CN100461475C (ja)
DE (1) DE102006000150B4 (ja)
TW (1) TWI317178B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152945A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体発光装置及びその製造方法
CN100546058C (zh) * 2007-10-15 2009-09-30 佛山市国星光电股份有限公司 功率发光二极管封装结构
EP2221855A4 (en) * 2007-11-21 2013-08-07 Mitsubishi Chem Corp NITRIDE SEMICONDUCTOR AND METHOD FOR GROWING NITRIDE SEMICONDUCTOR CRYSTAL
JP2009227545A (ja) * 2008-03-25 2009-10-08 Nippon Light Metal Co Ltd 光デバイス用基板及びその製造方法
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JP5378829B2 (ja) 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5706696B2 (ja) * 2011-01-06 2015-04-22 株式会社タムラ製作所 発光素子の製造方法及び発光素子
CN103503148A (zh) * 2011-04-08 2014-01-08 株式会社田村制作所 半导体层叠体及其制造方法以及半导体元件
JPWO2012137783A1 (ja) * 2011-04-08 2014-07-28 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子
WO2013054916A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子
JP2013089616A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体及びその製造方法
JP5777479B2 (ja) * 2011-10-14 2015-09-09 株式会社タムラ製作所 β−Ｇａ２Ｏ３系基板の製造方法、及び結晶積層構造体の製造方法
CN103173738A (zh) * 2013-03-22 2013-06-26 新疆大学 一种Ga空位可调的GaN纳米结构的制备方法
JP5734362B2 (ja) * 2013-07-12 2015-06-17 株式会社タムラ製作所 半導体積層構造体及び半導体素子
CN105261683B (zh) * 2015-11-03 2017-10-10 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法
JP6934473B2 (ja) * 2016-06-24 2021-09-15 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子
CN109378377B (zh) * 2018-10-17 2020-06-23 湘能华磊光电股份有限公司 Led外延生长方法
CN109378371B (zh) * 2018-10-17 2020-10-09 湘能华磊光电股份有限公司 Led外延片生长方法
CN113614292B (zh) * 2019-03-28 2024-08-23 日本碍子株式会社 半导体膜
UA124713C2 (uk) * 2019-10-03 2021-11-03 Юрій Юрійович Синиця Акваріум з підсвічуванням
JP7549322B2 (ja) * 2020-04-01 2024-09-11 株式会社ノベルクリスタルテクノロジー 半導体基板及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203388A (ja) * 1989-12-29 1991-09-05 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JPH088217B2 (ja) * 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3147316B2 (ja) * 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
JPH07235692A (ja) * 1993-12-30 1995-09-05 Sony Corp 化合物半導体装置及びその形成方法
JP3274271B2 (ja) * 1994-03-09 2002-04-15 株式会社東芝 半導体発光素子
JP3239622B2 (ja) * 1994-08-12 2001-12-17 松下電器産業株式会社 半導体薄膜の形成方法
US5930656A (en) * 1996-10-21 1999-07-27 Kabushiki Kaisha Toshiba Method of fabricating a compound semiconductor device
US6159834A (en) * 1998-02-12 2000-12-12 Motorola, Inc. Method of forming a gate quality oxide-compound semiconductor structure
US6078064A (en) * 1998-05-04 2000-06-20 Epistar Co. Indium gallium nitride light emitting diode
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6423984B1 (en) * 1998-09-10 2002-07-23 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
DE19856245A1 (de) * 1998-12-07 2000-06-15 Deutsche Telekom Ag Verfahren zur Herstellung von mehrschichtigen Halbleiterstrukturen
JP3470054B2 (ja) * 1998-12-28 2003-11-25 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
CN2386534Y (zh) 1999-07-23 2000-07-05 亿光电子工业股份有限公司 发光二极管封装装置
US6852161B2 (en) * 2000-08-18 2005-02-08 Showa Denko K.K. Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP5283293B2 (ja) 2001-02-21 2013-09-04 ソニー株式会社 半導体発光素子
JP2002314203A (ja) * 2001-04-12 2002-10-25 Pioneer Electronic Corp ３族窒化物半導体レーザ及びその製造方法
KR100419611B1 (ko) * 2001-05-24 2004-02-25 삼성전기주식회사 발광다이오드 및 이를 이용한 발광장치와 그 제조방법
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
KR20040044701A (ko) * 2002-11-21 2004-05-31 삼성전기주식회사 발광소자 패키지 및 그 제조방법
JP4565062B2 (ja) * 2003-03-12 2010-10-20 学校法人早稲田大学 薄膜単結晶の成長方法
JP4020314B2 (ja) * 2003-05-15 2007-12-12 学校法人早稲田大学 Ｇａ２Ｏ３系発光素子およびその製造方法
FR2853141A1 (fr) * 2003-03-26 2004-10-01 Kyocera Corp Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d'un appareil a semi-conducteur
CN1198340C (zh) 2003-04-16 2005-04-20 方大集团股份有限公司 复合量子阱结构GaN基蓝光LED外延片生长方法
JP4754164B2 (ja) * 2003-08-08 2011-08-24 株式会社光波 半導体層

Also Published As

Publication number Publication date
CN100461475C (zh) 2009-02-11
DE102006000150A1 (de) 2006-11-30
CN1841800A (zh) 2006-10-04
US7524741B2 (en) 2009-04-28
KR100887470B1 (ko) 2009-03-10
TW200735410A (en) 2007-09-16
DE102006000150B4 (de) 2018-02-08
JP2006310765A (ja) 2006-11-09
TWI317178B (en) 2009-11-11
KR20060105546A (ko) 2006-10-11
US20060223287A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP5159040B2 (ja) 低温成長バッファ層の形成方法および発光素子の製造方法
JP4989978B2 (ja) 窒化物系発光素子及びその製造方法
WO2009154129A1 (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2008078613A (ja) 窒化物半導体の製造方法及び窒化物半導体素子
JP2011517098A (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎベースの発光ダイオードの製造のための方法
JP2005064153A (ja) 半導体層
JP2009124149A (ja) Ｉｉｉ族元素窒化物半導体発光デバイス及びその作成方法
KR20080095134A (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2007227671A (ja) 発光素子
JP2002252177A (ja) 半導体素子
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2010199236A (ja) 発光素子の製造方法および発光素子
JPH11112030A (ja) ３−５族化合物半導体の製造方法
JP2014187159A (ja) 半導体発光素子
JP4882351B2 (ja) 半導体積層基板、その製造方法及び発光素子
JP2007200933A (ja) 窒化物系半導体素子の製造方法
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP4806993B2 (ja) Ｉｉｉ−ｖ族化合物半導体膜の形成方法
JP2006210692A (ja) ３族窒化物系化合物半導体発光素子
JP5706696B2 (ja) 発光素子の製造方法及び発光素子
JP2006032739A (ja) 発光素子
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP4057473B2 (ja) 化合物半導体発光素子及びその製造方法
JP2009272316A (ja) 窒化物系半導体素子及びその製造方法
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees