[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5158859B2 - 遅延復調デバイスおよびその位相調整方法 - Google Patents

遅延復調デバイスおよびその位相調整方法 Download PDF

Info

Publication number
JP5158859B2
JP5158859B2 JP2008049222A JP2008049222A JP5158859B2 JP 5158859 B2 JP5158859 B2 JP 5158859B2 JP 2008049222 A JP2008049222 A JP 2008049222A JP 2008049222 A JP2008049222 A JP 2008049222A JP 5158859 B2 JP5158859 B2 JP 5158859B2
Authority
JP
Japan
Prior art keywords
mach
zehnder interferometer
waveguides
waveguide
interferometer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008049222A
Other languages
English (en)
Other versions
JP2008250304A (ja
Inventor
淳一 長谷川
一孝 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2008049222A priority Critical patent/JP5158859B2/ja
Priority to US12/042,768 priority patent/US7480091B2/en
Publication of JP2008250304A publication Critical patent/JP2008250304A/ja
Application granted granted Critical
Publication of JP5158859B2 publication Critical patent/JP5158859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Communication System (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、遅延復調デバイスおよびその位相調整方法に関する。
近年、ブロードバンドの急速な普及を背景に、光伝送システムの高速化(伝送速度40Gbpsへ)の検討が盛んに行われている。しかしながら、伝送速度を上げると、光信号1bitあたりの時間幅が減少し、光ファイバの特性の影響により、信号波形が劣化し、通信回線の品質の劣化を引き起こしてしまうという問題がある。40Gbps級の長距離伝送を行う際には、伝送経路の途中で、光信号を電気に信号に変換して、再び、光信号に変換し直すといった中継器が必要であるため、既存のファイバ網を使用し、ネットワークを構築することを困難にさせている。このため、現在では光信号の時間幅を拡大させることによって信号波形劣化を低減できる多値変調の差動四値位相変調(DQPSK:Differential Quadrature Phase Shift Keying) の研究開発が行われている。DQPSKは4つの情報を異なる4つの光位相差に対応させて伝送する変調方式であり、従来の2値変調方式を用いた40Gbps伝送よりも4倍の距離を伝送できることになる。このDQPSKにより、既存のファイバ網を利用した大都市間のネットワークの構築が可能になると考えられる。
図4にDQPSK方式を用いた従来の光伝送システム(光送受信器)の概略構成を示す。この光伝送システムは、光送信器100と、光受信機101とを備える。光受信器101には、遅延復調デバイス102、バランスドレシーバ103,104、受信電気回路105などが設けられている。
光送信器100から光ファイバ伝送路106には、ビット情報が0、π/2、π、3/2πの位相情報に変調された光位相信号(DQPSK信号)が伝送される。光ファイバ伝送路106から光受信器101に送られてきた光位相信号は遅延復調デバイス102により光強度信号に変換され、さらには、その光強度信号がバランスドレシーバ103,104により電気信号に変換され、光位相信号のビット情報を復調させることができる。受信電気回路105では、復号化処理などがなされる。
この遅延復調デバイス102は、図5に示されるように平面光波回路(PLC:Planar Lightwave Circuit)であり、1つのY分岐導波路200と2つのマッハツェンダー干渉計回路(MZI)210,220によって構成されている。また、一方のMZI210の位相に対し、もう一方のMZI220の位相はπ/2だけシフトさせる必要がある。ところでMZI210は2つの方向性結合器(DC:Directional Coupler)211,212と、2つの方向性結合器211,212間に接続された導波路長の異なる2つの導波路213,214とを備える。MZI220は2つの方向性結合器221,222と、2つの方向性結合器221,222間に接続された導波路長の異なる2つの導波路223,224とを備える。PLCの作製時のガラスの屈折率の揺らぎのため、2つのMZI210,220間の相対的な位相を精密に制御することは困難である。そのため、PLCの作製後に導波路213,223部分の位相を調整する位相トリミング技術を用いて、2つのMZI210,220の位相を調整する必要がある。位相トリミング技術は各種開発されているが、その中でも、薄膜ヒータによる局所的な加熱による永久屈折率変化を用いた局所加熱位相トリミング技術(例えば、特許文献1、非特許文献1参照)は、特別な装置を必要とせずに高精度の位相トリミングが実現できる現実的な方法である。そのため、図5に示されているように、位相トリミングのために導波路213,223に薄膜ヒータ215,225が形成されている。局所加熱位相トリミングにおいては、PLC膜に内在する応力やヒータ膜起因の応力が局所的且
つ高電力(数W/mm)のヒータ加熱により不可逆的に変化するため、光弾性効果によってコアの等価屈折率が変化するとされている。
特開2004−61656号公報 川島他 2006年電子情報通信学会エレクトロニクスソサイエティ大会 C-3-12
ところで、上記局所加熱位相トリミングは、時間や電力に比例して大きな位相シフト量が得られるが、同時に偏波乖離量も次第に大きくなってしまうという問題がある(非特許文献1参照)。特にDQPSK方式を用いた光伝送システム(光送受信器)の遅延復調デバイ
スにおいては、スペクトルの幅が小さいため、偏波乖離量が大きいとデバイスとして機能しなくなる。例えば伝送速度が40GbpsのDQPSK方式を用いた光送受信器において、偏波乖離量の許容量は0.1GHz (0.0184nm)程度である。そのため、偏波乖離量が小さい遅延復調デバイスを実現することは非常に困難であった。
本発明は、このような従来の問題点に着目してなされたもので、その目的は、偏波乖離量が極めて小さい遅延復調デバイスおよびその位相調整方法を提供することにある。
上記課題を解決するために、本発明の第1の態様に係る遅延復調デバイスは、1本の光入力導波路から分岐された2本の導波路にそれぞれ接続された2×2の第1のマッハツェンダー干渉計回路および2×2の第2のマッハツェンダー干渉計回路と、前記第1のマッハツェンダー干渉計回路を構成する導波路長の異なる2つの導波路上にそれぞれ形成されたヒータと、前記第2のマッハツェンダー干渉計回路を構成する2つの導波路上にそれぞれ形成されたヒータと、を備えることを特徴とする。
この態様によれば、各マッハツェンダー干渉計回路では、2つの導波路のうちの導波路長の短い導波路(第1の導波路)上に形成されたヒータ(第1のヒータ)を駆動させると位相が短波長側にシフトし、導波路長の長い導波路(第2の導波路)上に形成されたヒータ(第1のヒータ)を駆動させると位相が長波長側にシフトする。このため、第1のマッハツェンダー干渉計回路の2つの導波路上にそれぞれ形成されたヒータのいずれか一方と、第2のマッハツェンダー干渉計回路の2つの導波路上にそれぞれ形成されたヒータのいずれか一方とを駆動させることにより、位相調整量の一部を第1のマッハツェンダー干渉計回路側のヒータで調整でき、残りを第2のマッハツェンダー干渉計回路側のヒータで調整することができる。これにより、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスは、前記第1のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されており、かつ、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されていることを特徴とする。
この態様によれば、第1のマッハツェンダー干渉計回路の2つの導波路上に2つずつ形成されたヒータ(C,D)とヒータ(A,B)のいずれか一方と、第2のマッハツェンダー干渉計回路の2つの導波路上に2つずつ形成されたヒータ(E,F)とヒータ(G,H)のいずれか一方とを駆動させる。これにより、位相調整量の一部を第1のマッハツェンダー干渉計回路側の2つのヒータで調整し、残りを第2のマッハツェンダー干渉計回路側の2つのヒータで調整することができる。
例えば、2つのマッハツェンダー干渉計回路間での必要な位相差(例えばπ/2)よりも初期位相差が小さい場合には、第1のマッハツェンダー干渉計回路の短い導波路(第1の導波路)上に形成されたヒータ(C,D)を駆動させると共に、第2のマッハツェンダー干渉計回路の長い導波路(第2の導波路)上に形成されたヒータ(G,H)を駆動させる。逆に、必要な位相差(例えばπ/2)よりも初期位相差が大きい場合には、第1のマッハツェンダー干渉計回路の長い導波路(第2の導波路)上に形成されたヒータ(A,B)を駆動させると共に、第2のマッハツェンダー干渉計回路の短い導波路(第1の導波路)上に形成されたヒータ(E,H)を駆動させる。
このように、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスは、前記第1のマッハツェンダー干渉計回路の前記2つの導波路の中央部、および前記第2のマッハツェンダー干渉計回路の前記2つの導波路の中央部に1/2波長板が挿入されていることを特徴とする。
この態様によれば、各マッハツェンダー干渉計回路を伝播する信号光の透過スペクトルの偏波乖離を抑制することができる。これにより、偏波乖離量がより小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスは、前記第1のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されており、かつ、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されていることを特徴とする。
本発明の他の態様に係る遅延復調デバイスは、前記第1および第2のマッハツェンダー干渉計回路各々において、前記2つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されていることを特徴とする。
この態様によれば、各マッハツェンダー干渉計回路の2つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、長い導波路がその中央部でそれぞれ折り返されているので、デバイスの小型化を図ることができる。つまり、各マッハツェンダー干渉計回路の長い導波路(第2の導波路)を折り返さない場合には、その長い導波路の中央部が外側へそれぞれ大きく膨らむので、マッハツェンダー干渉計回路などを同一基板上に形成した平面光波回路(PLC)型の遅延復調デバイスの基板サイズが大型化する。これに対して、この態様によれば、各マッハツェンダー干渉計回路の導波路長の長い導波路がその中央部で折り返されているので、各マッハツェンダー干渉計回路の導波路長の長い導波路の中央部が外側へそれぞれ大きく膨らむことがなく、平面光波回路の遅延復調デバイスの基板サイズを小型化することができる。
また、第1のマッハツェンダー干渉計回路の2つの導波路の中央部と第2のマッハツェンダー干渉計回路の2つの導波路の中央部とを含む領域に一つの1/2波長板を配置する場合、高価な1/2波長板がサイズの小さいもので済むので、コストの低減を図れる。
上記課題を解決するために、本発明の第2の態様に係る遅延復調デバイスの位相調整方法は、1本の光入力導波路から分岐された2本の導波路にそれぞれ接続された2×2の第1のマッハツェンダー干渉計回路および2×2の第2のマッハツェンダー干渉計回路と、前記第1のマッハツェンダー干渉計回路を構成する導波路長の異なる2つの導波路上にそれぞれ形成されたヒータと、前記第2のマッハツェンダー干渉計回路を構成する2つの導波路上にそれぞれ形成されたヒータと、を備えた遅延復調デバイスの位相調整方法において、前記第1のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第1のステップと、前記第2のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第2のステップと、を備え、前記第1のステップでの前記ヒータの駆動と前記第2のステップでの前記ヒータの駆動とにより、前記第1および第2のマッハツェンダー干渉計回路の位相を調整することを特徴とする。
この態様によれば、第1および第2のマッハツェンダー干渉計回路各々の、2つの導波路のいずれか一方の導波路上にあるヒータを駆動させることにより、各第1および第2のマッハツェンダー干渉計回路の位相を調整する。つまり、各マッハツェンダー干渉計回路では、2つの導波路のうちの導波路長の短い導波路(第1の導波路)上に形成されたヒータ(第1のヒータ)を駆動させると位相が短波長側にシフトし、導波路長の長い導波路(第2の導波路)上に形成されたヒータ(第1のヒータ)を駆動させると位相が長波長側にシフトする。このため、第1のマッハツェンダー干渉計回路の2つの導波路上にそれぞれ形成されたヒータのいずれか一方と、第2のマッハツェンダー干渉計回路の2つの導波路上にそれぞれ形成されたヒータのいずれか一方とを駆動させることにより、位相調整量の一部を第1のマッハツェンダー干渉計回路側のヒータで調整でき、残りを第2のマッハツェンダー干渉計回路側のヒータで調整することができる。これにより、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第1および第2のマッハツェンダー干渉計回路間での必要な位相差よりも初期位相差が小さい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の短い第1の導波路上に形成されたヒータを駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の長い第2の導波路上に形成されたヒータを駆動させ、そして、前記必要な位相差よりも初期位相差が大きい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の長い第2の導波路上に形成されたヒータを駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の短い第1の導波路上に形成されたヒータを駆動させることを特徴とする。
この態様によれば、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第1および第2のマッハツェンダー干渉計回路の各位相調整量の絶対値は同じであることを特徴とする。
この態様によれば、必要な位相調整量の半分を第1のマッハツェンダー干渉計回路側のヒータの駆動により調整し、残りの半分を第2のマッハツェンダー干渉計回路側のヒータの駆動により調整することができる。このため、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第1および第2のマッハツェンダー干渉計回路各々の位相調整量の絶対値は、π/2から前記第1および第2のマッハツェンダー干渉計回路間の初期位相差を引いた位相の半分であることを特徴とする。
この態様によれば、必要な位相調整量の半分を第1のマッハツェンダー干渉計回路側のヒータの駆動により調整し、残りの半分を第2のマッハツェンダー干渉計回路側のヒータの駆動により調整することができる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第1のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成され、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されており、前記必要な位相差よりも初期位相差が小さい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(C,D)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(G,H)を駆動させ、そして、前記必要な位相差よりも初期位相差が大きい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(A,B)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(E,F)を駆動させることを特徴とする。
この態様によれば、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各ヒータへ印加する電力(電圧)を更に小さくすることができると共に、各ヒータへの給電時間を更に短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第1および第2のマッハツェンダー干渉計回路各々の、前記2つの導波路の中央部に1/2波長板を挿入した状態で、前記第1のステップおよび前記第2のステップを実施することを特徴とする。
この態様によれば、各マッハツェンダー干渉計回路の、2つの導波路の中央部に1/2波長板を挿入することにより、各マッハツェンダー干渉計回路を伝播する信号光の透過スペクトルの偏波乖離を1/2波長板を抑制することができる。これにより、偏波乖離量がより小さい遅延復調デバイスを実現できる。
請求項1に記載の本発明によれば、偏波乖離が極めて小さいDQPSK用の遅延復調デバイスを作製することができる。
請求項6に記載の発明によれば、偏波乖離が極めて小さいDQPSK用の遅延復調デバイスを作製することができる。
本発明を具体化した一実施態様に係る遅延復調デバイスおよびその調整方法を図面に基づいて説明する。
(一実施態様)
図1は、一実施形態に係る遅延復調デバイスの概略構成を示している。
図1に示す遅延復調デバイス1は、図4に示す遅延復調デバイス102と同様に、光送受信器の光受信器に使用される。
この遅延復調デバイス1は、平面光波回路(PLC)であり、1本の光入力導波路2と、この光入力導波路2を分岐するY分岐導波路3と、Y分岐導波路3により分岐された2本の導波路4,5にそれぞれ接続された2×2の第1のマッハツェンダー干渉計回路6,2×2の第2のマッハツェンダー干渉計回路7とを備える。
第1のマッハツェンダー干渉計回路6は、2つの方向性結合器8,9と、これら2つの方向性結合器8,9間に接続された導波路長の異なる2つの導波路10,11とを備えている。なお、以下の説明で、2つの導波路10,11のうち、導波路長の短い導波路10を第1の導波路と呼び、導波路長の長い導波路11を第2の導波路と呼ぶ。
同様に、第2のマッハツェンダー干渉計回路7は、2つの方向性結合器12,13と、これら2つの方向性結合器12,13間に接続された導波路長の異なる2つの導波路14,15とを備えている。なお、以下の説明で、2つの導波路14,15のうち、導波路長の短い導波路14を第1の導波路と呼び、導波路長の長い導波路15を第2の導波路と呼ぶ。
本実施形態では、第1のマッハツェンダー干渉計回路6にあっては、2つの導波路10,11のうちの第1の導波路10上に第1の薄膜ヒータ(2つのヒータ)C,Dが、第2の導波路11上に第2の薄膜ヒータ(2つのヒータ)A,Bがそれぞれ形成されている。第1の薄膜ヒータC,Dは、シリコン基板20上に形成された第1の導波路10の上部クラッド上に形成されている。また、第2の薄膜ヒータA,Bは、シリコン基板20上に形成された第2の導波路11の上部クラッド上に形成されている。
同様に、第2のマッハツェンダー干渉計回路7にあっては、2つの導波路14,15のうち、第1の導波路14に第1の薄膜ヒータE,Fが、第2の導波路15に第2の薄膜ヒータG,Hがそれぞれ形成されている。第1の薄膜ヒータE,Fは、シリコン基板20上に形成された第1の導波路14の上部クラッド上に形成されている。また、第2の薄膜ヒータG,Hは、シリコン基板20上に形成された第2の導波路15の上部クラッド上に形成されている。
また、第1のマッハツェンダー干渉計回路6の2つの導波路10,11の中央部、および第2のマッハツェンダー干渉計回路7の2つの導波路14,15の中央部に一つの1/2波長板21が配置されている。この1/2波長板21は、シリコン基板20に形成された溝に挿入されている。
第1のマッハツェンダー干渉計回路6にあって、第2の導波路11の中央部が第1の導波路10に近接するように、第2の導波路11がその中央部で折り返した形状に形成されている。同様に、第2のマッハツェンダー干渉計回路7にあっては、第2の導波路15の中央部が第1の導波路14に近接するように、第2の導波路15がその中央部で折り返した形状に形成されている。
そして、第1のマッハツェンダー干渉計回路6の方向性結合器9には、2つの光出力導波路23,24が接続されている。第2のマッハツェンダー干渉計回路7の方向性結合器13には、2つの光出力導波路25,26が接続されている。
次に、このような構成を有する遅延復調デバイス1の位相調整方法を説明する。
第1のマッハツェンダー干渉計回路6の位相に対し、第2のマッハツェンダー干渉計回路7の位相はπ/2だけシフトさせる必要がある。
(1)2つのマッハツェンダー干渉計回路6,7間での必要な位相差(π/2)よりも2つのマッハツェンダー干渉計回路6,7間の初期位相差が小さい場合には、第1のマッハツェンダー干渉計回路6の第1の薄膜ヒータC,Dと第2のマッハツェンダー干渉計回路7の第2の薄膜ヒータG,Hを駆動させる。
つまり、第1のマッハツェンダー干渉計回路6の、2つの導波路10,11のいずれか一方の導波路上にある薄膜ヒータ(ヒータ)を駆動させる第1のステップと、第2のマッハツェンダー干渉計回路7の、2つの導波路のいずれか一方の導波路上にある薄膜ヒータ(ヒータ)を駆動させる第2のステップとを実施する。ここでは、必要な位相差(π/2)よりも2つのマッハツェンダー干渉計回路6,7間の初期位相差が小さい場合であるので、第1のステップでは、第1のマッハツェンダー干渉計回路6の導波路長の短い第1の導波路10上に形成された第1の薄膜ヒータC,Dを駆動させ、第2のステップでは、第2のマッハツェンダー干渉計回路7の導波路長の長い第2の導波路15上に形成された第2の薄膜ヒータG,Hを駆動させる。第1のステップでの薄膜ヒータC,Dの駆動と第2のステップでの薄膜ヒータG,Hの駆動とにより、第1および第2のマッハツェンダー干渉計回路6,7間の位相差が必要な位相差(π/2)になるように、両マッハツェンダー干渉計回路6,7の位相を調整する。なお、第1のステップでの薄膜ヒータの駆動と、第2のステップでの薄膜ヒータの駆動とは、同じタイミング(時間)に行っても良い、或いは異なるタイミングで行っても良い。
このとき、第1の薄膜ヒータC,Dを駆動させることによる第1のマッハツェンダー干渉計回路6の位相調整量の絶対値は、第2の薄膜ヒータG,Hを駆動させることによる第2のマッハツェンダー干渉計回路7の位相調整量の絶対値と同じにする。
つまり、第1,第2のマッハツェンダー干渉計回路6,7の各位相調整量の絶対値は、π/2から第1,第2のマッハツェンダー干渉計回路6,7間の初期位相差を引いた位相の半分である。例えば、その初期位相差がπ/16とすると、各マッハツェンダー干渉計回路6,7でのシフトさせる位相量の絶対値は、π/2から初期位相差(π/16)を引いた位相の半分(7π/32)である。
このように、第1のマッハツェンダー干渉計回路6では第1の薄膜ヒータC,Dを駆動させることで位相が短波長側に7π/32だけシフトし、第2のマッハツェンダー干渉計回路7では第2の薄膜ヒータG,Hを駆動させることで位相が長波長側に7π/32シフトする。これにより、第1のマッハツェンダー干渉計回路6,第2のマッハツェンダー干渉計回路7間での位相差はπ/2に調整されたことになる。なお、ここにいう「位相差」は、位相差=(第2のマッハツェンダー干渉計回路7の位相)―(第1のマッハツェンダー干渉計回路6の位相)である。
(2)上記必要な位相差(π/2)よりもマッハツェンダー干渉計回路6,7間の初期位相差が大きい場合には、第1のマッハツェンダー干渉計回路6の第2の薄膜ヒータA,Bと第2のマッハツェンダー干渉計回路7の第1の薄膜ヒータE,Fを駆動させる。
つまり、第1のマッハツェンダー干渉計回路の6、2つの導波路10,11のいずれか一方の導波路上にある薄膜ヒータを駆動させる第1のステップと、前記第2のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にある薄膜ヒータを駆動させる第2のステップとを実施する。ここでは、必要な位相差(π/2)よりも2つのマッハツェンダー干渉計回路6,7間の初期位相差が大きい場合であるので、第1のステップでは、第1のマッハツェンダー干渉計回路6の導波路長の長い第2の導波路11上に形成された第1の薄膜ヒータA,Bを駆動させ、第2のステップでは、第2のマッハツェンダー干渉計回路7の導波路長の短い第1の導波路14上に形成された第2の薄膜ヒータE,Fを駆動させる。第1のステップでの薄膜ヒータA,Bの駆動と第2のステップでの薄膜ヒータE,Fの駆動とにより、第1および第2のマッハツェンダー干渉計回路6,7間の位相差が必要な位相差(π/2)になるように、両マッハツェンダー干渉計回路6,7の位相を調整する。なお、第1のステップでの薄膜ヒータの駆動と、第2のステップでの薄膜ヒータの駆動とは、同じタイミング(時間)に行っても良い、或いは異なるタイミングで行っても良い。
このときも、第2の薄膜ヒータA,Bを駆動させることによる第1のマッハツェンダー干渉計回路6の位相調整量の絶対値は、第1の薄膜ヒータE,Fを駆動させることによる第2のマッハツェンダー干渉計回路7の位相調整量の絶対値と同じにする。
つまり、各マッハツェンダー干渉計回路6,7の位相調整量の絶対値は、π/2から初期位相差を引いた位相の半分である。例えば、その初期位相差が(π/2+π/16)とすると、各マッハツェンダー干渉計回路6,7でのシフトさせる位相量の絶対値は、π/2から初期位相差(π/2)を引いた位相の半分(π/32)である。
このように、第1のマッハツェンダー干渉計回路6では第2の薄膜ヒータA,Bを駆動させることで位相が長波長側にπ/32だけシフトし、第2のマッハツェンダー干渉計回路7では第1の薄膜ヒータE,Fを駆動させることで位相が短波長側にπ/32だけシフトする。これにより、第1のマッハツェンダー干渉計回路6,第2のマッハツェンダー干渉計回路7間での位相差はπ/2に調整されたことになる。
以上の構成を有する一実施形態によれば、以下のような作用効果を奏する。
○2つのマッハツェンダー干渉計回路6,7間での必要な位相差(π/2)よりも2つのマッハツェンダー干渉計回路6,7間の初期位相差が小さい場合には、第1のマッハツェンダー干渉計回路6の第1の薄膜ヒータC,Dと第2のマッハツェンダー干渉計回路7の第2の薄膜ヒータG,Hを駆動させる。第1のマッハツェンダー干渉計回路6では第1の薄膜ヒータC,Dを駆動させることで位相が短波長側にシフトし、第2のマッハツェンダー干渉計回路7では第2の薄膜ヒータG,Hを駆動させることで位相が長波長側にシフトする。このため、必要な位相調整量の半分を第1の薄膜ヒータC,Dの駆動により調整でき、残りの半分を第2の薄膜ヒータG,Hの駆動により調整できるので、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
○マッハツェンダー干渉計回路6,7間での必要な位相差(π/2)よりもマッハツェンダー干渉計回路6,7間の初期位相差が大きい場合には、第1のマッハツェンダー干渉計回路6の第2の薄膜ヒータA,Bと第2のマッハツェンダー干渉計回路7の第1の薄膜ヒータE,Fを駆動させる。第1のマッハツェンダー干渉計回路6では第2の薄膜ヒータA,Bを駆動させることで位相が長波長側にシフトし、第2のマッハツェンダー干渉計回路7では第1の薄膜ヒータE,Fを駆動させることで位相が短波長側にシフトする。このため、必要な位相調整量の半分を第2の薄膜ヒータA,Bの駆動により調整でき、残りの半分を第1の薄膜ヒータE,Fの駆動により調整できるので、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
○2つのマッハツェンダー干渉計回路間6,7での必要な位相差(例えばπ/2)よりも2つのマッハツェンダー干渉計回路間の初期位相差が小さい場合には、第1のマッハツェンダー干渉計回路の第1の薄膜ヒータC,Dにより必要な位相差から初期位相差を引いた位相の半分を調整し、第2のマッハツェンダー干渉計回路7の第2の薄膜ヒータG,Hにより残りの半分を調整すればよい。一方、必要な位相差(例えばπ/2)よりも初期位相差が大きい場合には、第1のマッハツェンダー干渉計回路の第2の薄膜ヒータA,Bと第2のマッハツェンダー干渉計回路の前記第1の薄膜ヒータE,Fにより必要な位相差から初期位相差を引いた位相の半分を調整し、第2のマッハツェンダー干渉計回路の前記第1の薄膜ヒータE,Fにより残りの半分を調整すればよい。
このように、必要な位相差よりも初期位相差が小さい場合および大きい場合のいずれの場合にも、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
○第1のマッハツェンダー干渉計回路6の2つの導波路10,11の中央部、および第2のマッハツェンダー干渉計回路7の2つの導波路14,15の中央部に一つの1/2波長板21を配置してあるので、各マッハツェンダー干渉計回路6,7を伝播する信号光の透過スペクトルの偏波乖離を抑制することができる。これにより、偏波乖離量がより小さい遅延復調デバイスを実現できる。
○第1のマッハツェンダー干渉計回路6にあって、第2の導波路11の中央部が第1の導波路10に近接するように、第2の導波路11がその中央部で折り返した形状に形成されている。第2のマッハツェンダー干渉計回路7にあっては、第2の導波路15の中央部が第1の導波路14に近接するように、第2の導波路15がその中央部で折り返した形状に形成されている。このように各マッハツェンダー干渉計回路6,7の第2の導波路11,15をその中央部で折り返した形状に形成することで、デバイスの小型化を図ることができる。
つまり、各マッハツェンダー干渉計回路6,7の第2の導波路11,15を折り返さない場合には、第2の導波路の中央部が外側へそれぞれ大きく膨らむので、マッハツェンダー干渉計回路などを同一基板上に形成した平面光波回路型の遅延復調デバイスの基板サイズが大型化する。これに対して、第2の導波路11,15をその中央部で折り返した形状にすることで、第2の導波路11,15の中央部が外側へそれぞれ大きく膨らむことがなく、平面光波回路の遅延復調デバイスの基板サイズを小型化することができる。
○各マッハツェンダー干渉計回路6,7の第2の導波路11,15をその中央部で折り返した形状に形成してある。このため、第2のマッハツェンダー干渉計回路6の2つの導波路10,11の中央部と第2のマッハツェンダー干渉計回路7の2つの導波路14,15の中央部とを含む領域に一つの1/2波長板21を配置する場合、高価な1/2波長板21がサイズの小さいもので済むので、コストの低減を図れる。
[実施例]
シリコン基板20上に火炎加水分解法、フォトリソグラフィー、反応性イオンエッチングにより石英系ガラスで構成される1つのY分岐導波路3、マッハツェンダー干渉計回路6,7を有する40GbpsのDQPSK用の遅延復調デバイス(図1参照)を作製した。
各マッハツェンダー干渉計回路6,7の導波路11,10,14,15には、Ta系の薄膜ヒータA〜Hがスパッタにより形成されている。各薄膜ヒータA〜Hのヒータ長を13000um、ヒータ幅を80umとした。
さらにスペクトルの偏波乖離を抑制するために各マッハツェンダー干渉計回路6,7の中央部に1/2波長板21を挿入した。1/2波長板21の挿入部分は、1/2波長板21の挿入を容易にするため、かつ、高価な1/2波長板21のサイズを抑えるため、各マッハツェンダー干渉計回路6,7の第2の導波路11,15をその中央部で折り返し、1/2波長板21の挿入部分を一箇所に集めている。また、遅延部を折り返すことにより、チップの小型化が実現できる。表1にその回路パラメータを示す。

その後、光入力導波路2と光出力導波路23〜16にそれぞれ光ファイバアレイを接続し、位相トリミングのために各薄膜ヒータA〜Hに外部から給電可能な簡易的なモジュールを作製した。
給電前に各マッハツェンダー干渉計回路6,7の初期位相差を測定した。その初期位相差は7π/16であったため、各マッハツェンダー干渉計回路6,7でのシフトさせる位相調整量はそれぞれ、(π/2-7π/16)÷2=π/32とした。そこで、第1のマッハツェンダー干渉計回路6の薄膜ヒータC,Dと第2のマッハツェンダー干渉計回路7の薄膜ヒータG,Hにそれぞれ電圧70Vを4秒間かけた。
図2に位相トリミング後のスペクトラムを示す。図2において、曲線41は図1の出力1から出射される信号光の透過スペクトルを、曲線42は出力2から出射される信号光の透過スペクトルを、曲線43は出力3から出射される信号光の透過スペクトルを、曲線44は出力4から出射される信号光の透過スペクトルをそれぞれ示している。
この図2から、第1のマッハツェンダー干渉計回路6と第2のマッハツェンダー干渉計回路7の位相はπ/2シフトしていることがわかる。これは、上記位相トリミングにより、第1のマッハツェンダー干渉計回路6は短波長側にπ/32、第2のマッハツェンダー干渉計回路7は長波長側にπ/32それぞれシフトしたことを意味する。また、このときの偏波乖離量は0.005nm以下であり、DQPSKの復調デバイスとしては使用できる値であった。図3には、出力1から出射される信号光のTE偏波(出力1-TE)の透過スペクトルを曲
線51で、同信号光のTM偏波(出力1-TM)の透過スペクトルを曲線52でそれぞれ示している。この図3で、両曲線51,52がほとんど重なっていることから、偏波乖離量が極めて小さいことがわかる。
なお、この発明は以下のように変更して具体化することもできる。
・上記一実施形態では、各マッハツェンダー干渉計回路6、7の2つの導波路の両方に薄膜ヒータをそれぞれ形成してあるが、本発明はこのような構成に限定されない。第1のマッハツェンダー干渉計回路6の2つの導波路10,11の一方(第1の導波路10)に薄膜ヒータを形成し、第2のマッハツェンダー干渉計回路7を構成する2つの導波路14,15の他方(第2の導波路15)に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。これとは逆に、第1のマッハツェンダー干渉計回路6の2つの導波路10,11の他方(第2の導波路11)に薄膜ヒータを形成し、第2のマッハツェンダー干渉計回路7を構成する2つの導波路14,15の一方(第1の導波路14)に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。
・上記一実施形態では、各マッハツェンダー干渉計回路6,7の第2の導波路1,15をその中央部で折り返した形状に形成してあるが、第2の導波路1,15をその中央部で折り返していない構成の遅延復調デバイスにも本発明は適用可能である。
・上記一実施形態では、各マッハツェンダー干渉計回路6,7の中央部に1/2波長板21を挿入した構成について説明したが、1/2波長板21の無い構成の遅延復調デバイスにも本発明は適用可能である。
・上記一実施形態では、マッハツェンダー干渉計回路6の導波路10,11に薄膜ヒータを2つずつ形成し、マッハツェンダー干渉計回路7の導波路14,15にも薄膜ヒータを2つずつ形成してあるが、各導波路10,11,14,15にそれぞれ一つずつ薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。
一実施形態に係る遅延復調デバイスの概略構成を示す斜視図。 同遅延復調デバイスにおける位相トリミング後のスペクトラムを示すグラフ。 同遅延復調デバイスにおける位相トリミング後の偏波乖離量を示すグラフ。 DQPSK方式を用いた従来の光伝送システムの概略構成を示すブロック図。 平面光波回路で構成された従来の遅延復調デバイスを示す斜視図。
符号の説明
1…遅延復調デバイス、2…光入力導波路、3…Y分岐導波路、
4,5…分岐された2本の導波路、6…2×2の第1のマッハツェンダー干渉計回路、
7…2×2の第2のマッハツェンダー干渉計回路、8,9…方向性結合器、
10,11…導波路長の異なる2つの導波路、12,13…方向性結合器、
14,15…導波路長の異なる2つの導波路、
A〜H…薄膜ヒータ(ヒータ)、20…シリコン基板(基板)、21…1/2波長板、
23,24,25,26…光出力導波路。

Claims (8)

  1. 1本の光入力導波路から分岐された2本の導波路にそれぞれ接続された2×2の第1のマッハツェンダー干渉計回路および2×2の第2のマッハツェンダー干渉計回路と、前記第1のマッハツェンダー干渉計回路を構成する導波路長の異なる2つの導波路上にそれぞれ形成されたヒータと、前記第2のマッハツェンダー干渉計回路を構成する2つの導波路上にそれぞれ形成されたヒータと、を備える遅延復調デバイスであって
    前記第1のマッハツェンダー干渉計回路の前記2つの導波路の中央部、および前記第2のマッハツェンダー干渉計回路の前記2つの導波路の中央部に1/2波長板がそれぞれ挿入され、
    前記第1および第2のマッハツェンダー干渉計回路各々において、前記2つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されていることを特徴とする遅延復調デバイス。
  2. 前記第1のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されており、かつ、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されていることを特徴とする請求項1に記載の遅延復調デバイス。
  3. 前記第1のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されており、かつ、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されていることを特徴とする請求項1又は2に記載の遅延復調デバイス。
  4. 1本の光入力導波路から分岐された2本の導波路にそれぞれ接続された2×2の第1のマッハツェンダー干渉計回路および2×2の第2のマッハツェンダー干渉計回路と、前記第1のマッハツェンダー干渉計回路を構成する導波路長の異なる2つの導波路上にそれぞれ形成されたヒータと、前記第2のマッハツェンダー干渉計回路を構成する2つの導波路上にそれぞれ形成されたヒータと、を備え、
    前記第1のマッハツェンダー干渉計回路の前記2つの導波路の中央部、および前記第2のマッハツェンダー干渉計回路の前記2つの導波路の中央部に1/2波長板がそれぞれ挿入され、
    前記第1および第2のマッハツェンダー干渉計回路各々において、前記2つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されている遅延復調デバイスの位相調整方法において、
    前記第1のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第1のステップと、
    前記第2のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第2のステップと、を備え、
    前記第1のステップでの前記ヒータの駆動と前記第2のステップでの前記ヒータの駆動とにより、前記第1および第2のマッハツェンダー干渉計回路の位相を調整することを特徴とする遅延復調デバイスの位相調整方法。
  5. 前記第1および第2のマッハツェンダー干渉計回路間での必要な位相差よりも初期位相差が小さい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の短い第1の導波路上に形成されたヒータを駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の長い第2の導波路上に形成されたヒータを駆動させ、そして、 前記必要な位相差よりも初期位相差が大きい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の長い第2の導波路上に形成されたヒータを駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の短い第1の導波路上に形成されたヒータを駆動させることを特徴とする請求項4に記載の遅延復調デバイスの位相調整方法。
  6. 前記第1および第2のマッハツェンダー干渉計回路各々の位相調整量の絶対値は同じであることを特徴とする請求項5に記載の遅延復調デバイスの位相調整方法。
  7. 前記第1および第2のマッハツェンダー干渉計回路各々の位相調整量の絶対値は、π/2から前記第1および第2のマッハツェンダー干渉計回路間の初期位相差を引いた位相の半分であることを特徴とする請求項6に記載の遅延復調デバイスの位相調整方法。
  8. 前記第1のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成され、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されており、
    前記必要な位相差よりも初期位相差が小さい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(C,D)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(G,H)を駆動させ、そして、
    前記必要な位相差よりも初期位相差が大きい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(A,B)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(E,F)を駆動させることを特徴とする請求項5に記載の遅延復調デバイスの位相調整方法。
JP2008049222A 2007-03-06 2008-02-29 遅延復調デバイスおよびその位相調整方法 Expired - Fee Related JP5158859B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008049222A JP5158859B2 (ja) 2007-03-06 2008-02-29 遅延復調デバイスおよびその位相調整方法
US12/042,768 US7480091B2 (en) 2007-03-06 2008-03-05 Delay-line demodulator and method of adjusting a phase shift in the demodulator

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007055888 2007-03-06
JP2007055888 2007-03-06
JP2008049222A JP5158859B2 (ja) 2007-03-06 2008-02-29 遅延復調デバイスおよびその位相調整方法

Publications (2)

Publication Number Publication Date
JP2008250304A JP2008250304A (ja) 2008-10-16
JP5158859B2 true JP5158859B2 (ja) 2013-03-06

Family

ID=39975263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008049222A Expired - Fee Related JP5158859B2 (ja) 2007-03-06 2008-02-29 遅延復調デバイスおよびその位相調整方法

Country Status (1)

Country Link
JP (1) JP5158859B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889128B2 (ja) * 2009-02-24 2012-03-07 日本電信電話株式会社 導波路型光干渉回路
WO2011122539A1 (ja) 2010-03-30 2011-10-06 古河電気工業株式会社 Plc型復調用遅延回路
JP2013172400A (ja) * 2012-02-22 2013-09-02 Nippon Telegr & Teleph Corp <Ntt> 光直交周波数分割多重信号分離回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429277B2 (ja) * 2000-01-21 2003-07-22 日本電信電話株式会社 偏波無依存導波路型光回路
GB2385144B (en) * 2002-01-23 2006-02-08 Marconi Optical Components Ltd Optical signal demodulators
JP4922594B2 (ja) * 2005-05-23 2012-04-25 富士通株式会社 光送信装置、光受信装置、およびそれらを含む光通信システム
JP4365416B2 (ja) * 2007-01-17 2009-11-18 日本電信電話株式会社 光多値変調信号用光遅延検波回路

Also Published As

Publication number Publication date
JP2008250304A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
JP4934566B2 (ja) 遅延復調デバイス
JP4615578B2 (ja) 遅延復調デバイス
JP4558814B2 (ja) 遅延復調デバイス
JP5684131B2 (ja) Plc型復調器及び光伝送システム
US7480091B2 (en) Delay-line demodulator and method of adjusting a phase shift in the demodulator
WO2011001679A1 (ja) 光90度ハイブリッド回路
US10386576B2 (en) Optical waveguide circuit having identical polarization-cancelling S-shaped curves
US20160127070A1 (en) Integrated two-channel spectral combiner and wavelength locker in silicon photonics
JP5158859B2 (ja) 遅延復調デバイスおよびその位相調整方法
US8477409B2 (en) PLC-type delay demodulation circuit and PLC-type optical interferometer
JP4763013B2 (ja) 遅延復調デバイスの位相調整方法
US8441717B2 (en) PLC-type delay demodulation circuit
JP2013061431A (ja) 復調用遅延回路および光受信器
JP5421007B2 (ja) 光90度ハイブリッド回路
US20130208348A1 (en) Plc-type delay demodulation circuit
CN110998429B (zh) 光学装置
Vyrsokinos et al. DPSK-Demodulation based on Ultra-Compact micron-scale SOI platform
Nasu et al. Asymmetric half-wave plate configuration of PLC Mach–Zehnder interferometer for polarization insensitive DQPSK demodulator
JP5019632B2 (ja) 遅延復調デバイスおよび遅延復調デバイスの位相調整方法
Takiguchi et al. Integrated-optic dispersion slope equalizer for N× several tens of Gb/s WDM transmission
JP2012203129A (ja) 光導波回路およびその製造方法ならびに光導波回路装置
Nasu et al. Polarization insensitive MZI-based DQPSK demodulator with asymmetric half-wave plate configuration
Inoue et al. Development of PBS-integrated coherent mixer using silica-based planar lightwave circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees