JP5158859B2 - 遅延復調デバイスおよびその位相調整方法 - Google Patents
遅延復調デバイスおよびその位相調整方法 Download PDFInfo
- Publication number
- JP5158859B2 JP5158859B2 JP2008049222A JP2008049222A JP5158859B2 JP 5158859 B2 JP5158859 B2 JP 5158859B2 JP 2008049222 A JP2008049222 A JP 2008049222A JP 2008049222 A JP2008049222 A JP 2008049222A JP 5158859 B2 JP5158859 B2 JP 5158859B2
- Authority
- JP
- Japan
- Prior art keywords
- mach
- zehnder interferometer
- waveguides
- waveguide
- interferometer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Communication System (AREA)
- Optical Integrated Circuits (AREA)
Description
つ高電力(数W/mm)のヒータ加熱により不可逆的に変化するため、光弾性効果によってコアの等価屈折率が変化するとされている。
スにおいては、スペクトルの幅が小さいため、偏波乖離量が大きいとデバイスとして機能しなくなる。例えば伝送速度が40GbpsのDQPSK方式を用いた光送受信器において、偏波乖離量の許容量は0.1GHz (0.0184nm)程度である。そのため、偏波乖離量が小さい遅延復調デバイスを実現することは非常に困難であった。
本発明の他の態様に係る遅延復調デバイスは、前記第1のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されており、かつ、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されていることを特徴とする。
。
この態様によれば、必要な位相調整量の半分を第1のマッハツェンダー干渉計回路側のヒータの駆動により調整し、残りの半分を第2のマッハツェンダー干渉計回路側のヒータの駆動により調整することができる。このため、各ヒータへ印加する電力(電圧)を小さくすることができると共に、各ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
本発明の他の態様に係る遅延復調デバイスの位相調整方法は、前記第1のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成され、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されており、前記必要な位相差よりも初期位相差が小さい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(C,D)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(G,H)を駆動させ、そして、前記必要な位相差よりも初期位相差が大きい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(A,B)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(E,F)を駆動させることを特徴とする。
(一実施態様)
図1は、一実施形態に係る遅延復調デバイスの概略構成を示している。
第1のマッハツェンダー干渉計回路6の位相に対し、第2のマッハツェンダー干渉計回路7の位相はπ/2だけシフトさせる必要がある。
(1)2つのマッハツェンダー干渉計回路6,7間での必要な位相差(π/2)よりも2つのマッハツェンダー干渉計回路6,7間の初期位相差が小さい場合には、第1のマッハツェンダー干渉計回路6の第1の薄膜ヒータC,Dと第2のマッハツェンダー干渉計回路7の第2の薄膜ヒータG,Hを駆動させる。
つまり、第1のマッハツェンダー干渉計回路の6、2つの導波路10,11のいずれか一方の導波路上にある薄膜ヒータを駆動させる第1のステップと、前記第2のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にある薄膜ヒータを駆動させる第2のステップとを実施する。ここでは、必要な位相差(π/2)よりも2つのマッハツェンダー干渉計回路6,7間の初期位相差が大きい場合であるので、第1のステップでは、第1のマッハツェンダー干渉計回路6の導波路長の長い第2の導波路11上に形成された第1の薄膜ヒータA,Bを駆動させ、第2のステップでは、第2のマッハツェンダー干渉計回路7の導波路長の短い第1の導波路14上に形成された第2の薄膜ヒータE,Fを駆動させる。第1のステップでの薄膜ヒータA,Bの駆動と第2のステップでの薄膜ヒータE,Fの駆動とにより、第1および第2のマッハツェンダー干渉計回路6,7間の位相差が必要な位相差(π/2)になるように、両マッハツェンダー干渉計回路6,7の位相を調整する。なお、第1のステップでの薄膜ヒータの駆動と、第2のステップでの薄膜ヒータの駆動とは、同じタイミング(時間)に行っても良い、或いは異なるタイミングで行っても良い。
○2つのマッハツェンダー干渉計回路6,7間での必要な位相差(π/2)よりも2つのマッハツェンダー干渉計回路6,7間の初期位相差が小さい場合には、第1のマッハツェンダー干渉計回路6の第1の薄膜ヒータC,Dと第2のマッハツェンダー干渉計回路7の第2の薄膜ヒータG,Hを駆動させる。第1のマッハツェンダー干渉計回路6では第1の薄膜ヒータC,Dを駆動させることで位相が短波長側にシフトし、第2のマッハツェンダー干渉計回路7では第2の薄膜ヒータG,Hを駆動させることで位相が長波長側にシフトする。このため、必要な位相調整量の半分を第1の薄膜ヒータC,Dの駆動により調整でき、残りの半分を第2の薄膜ヒータG,Hの駆動により調整できるので、各薄膜ヒータへ印加する電力(電圧)を小さくすることができると共に、各薄膜ヒータへの給電時間を短くすることができる。従って、偏波乖離量が極めて小さい遅延復調デバイスを実現できる。
シリコン基板20上に火炎加水分解法、フォトリソグラフィー、反応性イオンエッチングにより石英系ガラスで構成される1つのY分岐導波路3、マッハツェンダー干渉計回路6,7を有する40GbpsのDQPSK用の遅延復調デバイス(図1参照)を作製した。
その後、光入力導波路2と光出力導波路23〜16にそれぞれ光ファイバアレイを接続し、位相トリミングのために各薄膜ヒータA〜Hに外部から給電可能な簡易的なモジュールを作製した。
線51で、同信号光のTM偏波(出力1-TM)の透過スペクトルを曲線52でそれぞれ示している。この図3で、両曲線51,52がほとんど重なっていることから、偏波乖離量が極めて小さいことがわかる。
・上記一実施形態では、各マッハツェンダー干渉計回路6、7の2つの導波路の両方に薄膜ヒータをそれぞれ形成してあるが、本発明はこのような構成に限定されない。第1のマッハツェンダー干渉計回路6の2つの導波路10,11の一方(第1の導波路10)に薄膜ヒータを形成し、第2のマッハツェンダー干渉計回路7を構成する2つの導波路14,15の他方(第2の導波路15)に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。これとは逆に、第1のマッハツェンダー干渉計回路6の2つの導波路10,11の他方(第2の導波路11)に薄膜ヒータを形成し、第2のマッハツェンダー干渉計回路7を構成する2つの導波路14,15の一方(第1の導波路14)に薄膜ヒータを形成した構成の遅延復調デバイスにも本発明は適用可能である。
4,5…分岐された2本の導波路、6…2×2の第1のマッハツェンダー干渉計回路、
7…2×2の第2のマッハツェンダー干渉計回路、8,9…方向性結合器、
10,11…導波路長の異なる2つの導波路、12,13…方向性結合器、
14,15…導波路長の異なる2つの導波路、
A〜H…薄膜ヒータ(ヒータ)、20…シリコン基板(基板)、21…1/2波長板、
23,24,25,26…光出力導波路。
Claims (8)
- 1本の光入力導波路から分岐された2本の導波路にそれぞれ接続された2×2の第1のマッハツェンダー干渉計回路および2×2の第2のマッハツェンダー干渉計回路と、前記第1のマッハツェンダー干渉計回路を構成する導波路長の異なる2つの導波路上にそれぞれ形成されたヒータと、前記第2のマッハツェンダー干渉計回路を構成する2つの導波路上にそれぞれ形成されたヒータと、を備える遅延復調デバイスであって、
前記第1のマッハツェンダー干渉計回路の前記2つの導波路の中央部、および前記第2のマッハツェンダー干渉計回路の前記2つの導波路の中央部に1/2波長板がそれぞれ挿入され、
前記第1および第2のマッハツェンダー干渉計回路各々において、前記2つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されていることを特徴とする遅延復調デバイス。 - 前記第1のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されており、かつ、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されていることを特徴とする請求項1に記載の遅延復調デバイス。
- 前記第1のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されており、かつ、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上には、前記1/2波長板を挟んでその両側に前記ヒータが一つずつ形成されていることを特徴とする請求項1又は2に記載の遅延復調デバイス。
- 1本の光入力導波路から分岐された2本の導波路にそれぞれ接続された2×2の第1のマッハツェンダー干渉計回路および2×2の第2のマッハツェンダー干渉計回路と、前記第1のマッハツェンダー干渉計回路を構成する導波路長の異なる2つの導波路上にそれぞれ形成されたヒータと、前記第2のマッハツェンダー干渉計回路を構成する2つの導波路上にそれぞれ形成されたヒータと、を備え、
前記第1のマッハツェンダー干渉計回路の前記2つの導波路の中央部、および前記第2のマッハツェンダー干渉計回路の前記2つの導波路の中央部に1/2波長板がそれぞれ挿入され、
前記第1および第2のマッハツェンダー干渉計回路各々において、前記2つの導波路のうち、導波路長の長い導波路の中央部が導波路長の短い導波路に近接するように、前記導波路長の長い導波路がその中央部でそれぞれ折り返されている遅延復調デバイスの位相調整方法において、
前記第1のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第1のステップと、
前記第2のマッハツェンダー干渉計回路の、前記2つの導波路のいずれか一方の導波路上にあるヒータを駆動させる第2のステップと、を備え、
前記第1のステップでの前記ヒータの駆動と前記第2のステップでの前記ヒータの駆動とにより、前記第1および第2のマッハツェンダー干渉計回路の位相を調整することを特徴とする遅延復調デバイスの位相調整方法。 - 前記第1および第2のマッハツェンダー干渉計回路間での必要な位相差よりも初期位相差が小さい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の短い第1の導波路上に形成されたヒータを駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の長い第2の導波路上に形成されたヒータを駆動させ、そして、 前記必要な位相差よりも初期位相差が大きい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の長い第2の導波路上に形成されたヒータを駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記2つの導波路のうち、導波路長の短い第1の導波路上に形成されたヒータを駆動させることを特徴とする請求項4に記載の遅延復調デバイスの位相調整方法。
- 前記第1および第2のマッハツェンダー干渉計回路各々の位相調整量の絶対値は同じであることを特徴とする請求項5に記載の遅延復調デバイスの位相調整方法。
- 前記第1および第2のマッハツェンダー干渉計回路各々の位相調整量の絶対値は、π/2から前記第1および第2のマッハツェンダー干渉計回路間の初期位相差を引いた位相の半分であることを特徴とする請求項6に記載の遅延復調デバイスの位相調整方法。
- 前記第1のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成され、前記第2のマッハツェンダー干渉計回路の前記2つの導波路上に、前記ヒータが2つずつ形成されており、
前記必要な位相差よりも初期位相差が小さい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(C,D)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(G,H)を駆動させ、そして、
前記必要な位相差よりも初期位相差が大きい場合には、前記第1のステップで、前記第1のマッハツェンダー干渉計回路の前記第2の導波路上に形成された2つのヒータ(A,B)を駆動させ、かつ、前記第2のステップで、前記第2のマッハツェンダー干渉計回路の前記第1の導波路上に形成された2つのヒータ(E,F)を駆動させることを特徴とする請求項5に記載の遅延復調デバイスの位相調整方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008049222A JP5158859B2 (ja) | 2007-03-06 | 2008-02-29 | 遅延復調デバイスおよびその位相調整方法 |
US12/042,768 US7480091B2 (en) | 2007-03-06 | 2008-03-05 | Delay-line demodulator and method of adjusting a phase shift in the demodulator |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007055888 | 2007-03-06 | ||
JP2007055888 | 2007-03-06 | ||
JP2008049222A JP5158859B2 (ja) | 2007-03-06 | 2008-02-29 | 遅延復調デバイスおよびその位相調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008250304A JP2008250304A (ja) | 2008-10-16 |
JP5158859B2 true JP5158859B2 (ja) | 2013-03-06 |
Family
ID=39975263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008049222A Expired - Fee Related JP5158859B2 (ja) | 2007-03-06 | 2008-02-29 | 遅延復調デバイスおよびその位相調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5158859B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4889128B2 (ja) * | 2009-02-24 | 2012-03-07 | 日本電信電話株式会社 | 導波路型光干渉回路 |
WO2011122539A1 (ja) | 2010-03-30 | 2011-10-06 | 古河電気工業株式会社 | Plc型復調用遅延回路 |
JP2013172400A (ja) * | 2012-02-22 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 光直交周波数分割多重信号分離回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3429277B2 (ja) * | 2000-01-21 | 2003-07-22 | 日本電信電話株式会社 | 偏波無依存導波路型光回路 |
GB2385144B (en) * | 2002-01-23 | 2006-02-08 | Marconi Optical Components Ltd | Optical signal demodulators |
JP4922594B2 (ja) * | 2005-05-23 | 2012-04-25 | 富士通株式会社 | 光送信装置、光受信装置、およびそれらを含む光通信システム |
JP4365416B2 (ja) * | 2007-01-17 | 2009-11-18 | 日本電信電話株式会社 | 光多値変調信号用光遅延検波回路 |
-
2008
- 2008-02-29 JP JP2008049222A patent/JP5158859B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008250304A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4934566B2 (ja) | 遅延復調デバイス | |
JP4615578B2 (ja) | 遅延復調デバイス | |
JP4558814B2 (ja) | 遅延復調デバイス | |
JP5684131B2 (ja) | Plc型復調器及び光伝送システム | |
US7480091B2 (en) | Delay-line demodulator and method of adjusting a phase shift in the demodulator | |
WO2011001679A1 (ja) | 光90度ハイブリッド回路 | |
US10386576B2 (en) | Optical waveguide circuit having identical polarization-cancelling S-shaped curves | |
US20160127070A1 (en) | Integrated two-channel spectral combiner and wavelength locker in silicon photonics | |
JP5158859B2 (ja) | 遅延復調デバイスおよびその位相調整方法 | |
US8477409B2 (en) | PLC-type delay demodulation circuit and PLC-type optical interferometer | |
JP4763013B2 (ja) | 遅延復調デバイスの位相調整方法 | |
US8441717B2 (en) | PLC-type delay demodulation circuit | |
JP2013061431A (ja) | 復調用遅延回路および光受信器 | |
JP5421007B2 (ja) | 光90度ハイブリッド回路 | |
US20130208348A1 (en) | Plc-type delay demodulation circuit | |
CN110998429B (zh) | 光学装置 | |
Vyrsokinos et al. | DPSK-Demodulation based on Ultra-Compact micron-scale SOI platform | |
Nasu et al. | Asymmetric half-wave plate configuration of PLC Mach–Zehnder interferometer for polarization insensitive DQPSK demodulator | |
JP5019632B2 (ja) | 遅延復調デバイスおよび遅延復調デバイスの位相調整方法 | |
Takiguchi et al. | Integrated-optic dispersion slope equalizer for N× several tens of Gb/s WDM transmission | |
JP2012203129A (ja) | 光導波回路およびその製造方法ならびに光導波回路装置 | |
Nasu et al. | Polarization insensitive MZI-based DQPSK demodulator with asymmetric half-wave plate configuration | |
Inoue et al. | Development of PBS-integrated coherent mixer using silica-based planar lightwave circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |