[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5039126B2 - 有機半導体素子及びその製造方法 - Google Patents

有機半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5039126B2
JP5039126B2 JP2009506109A JP2009506109A JP5039126B2 JP 5039126 B2 JP5039126 B2 JP 5039126B2 JP 2009506109 A JP2009506109 A JP 2009506109A JP 2009506109 A JP2009506109 A JP 2009506109A JP 5039126 B2 JP5039126 B2 JP 5039126B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
channel region
electrode
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009506109A
Other languages
English (en)
Other versions
JPWO2008117395A1 (ja
Inventor
隆 中馬
千寛 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Publication of JPWO2008117395A1 publication Critical patent/JPWO2008117395A1/ja
Application granted granted Critical
Publication of JP5039126B2 publication Critical patent/JP5039126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

【技術分野】
【0001】
本発明は、有機半導体素子及びその製造方法に関する。
【背景技術】
【0002】
有機半導体素子である有機TFT(Thin Film Transistor)は、有機半導体材料を用いて作製されるため、素子を軽量化でき、低温で簡単に製造することができる。また、基板にフィルム材料を用いれば、フレキシビリティな素子を得ることができる。有機TFTは、一対のソース・ドレイン電極間のチャネル領域に有機半導体層が形成され、チャネル領域で有機半導体層にゲート絶縁層を介してゲート電極が対向する。有機半導体材料をそれぞれのTFTに分離して成膜する場合に、フォトリソグラフィやエッチング等の処理は、有機半導体材料が熱や水で劣化することがあるため好ましくない。そこで、例えば、ペンタセン等の低分子系の有機半導体材料を真空蒸着法等でマスクを用いて成膜する方法がある。しかし、真空蒸着法では、工程を真空にするため処理が複雑になり、また、高精細なマスクが必要になるためコストが掛かる。そのため、有機半導体材料を簡単に常温で処理できる方法として塗布法の開発が望まれている。
【0003】
塗布法の一つであるインクジェット法は、液体状の有機半導体材料をインク状として基板面に直接パターニングすることができ、常温かつ大気圧下での処理が可能である。また、パターンを基板面に直接形成するため、マスクが不要であるとともに、原料の消費を抑えることができる。
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、インクジェット法等の塗布法で有機半導体層を形成する場合には次のような問題が一例として挙げられる。
【0005】
図8にボトムコンタクト型の有機TFTの一例を示す。図8に示す有機TFTは、基板101上にゲート電極102、ゲート絶縁層103、及びソース・ドレイン電極104、105が順に形成され、チャネル領域を囲む隔壁107内に有機半導体層106が形成される。インクジェット法を用いて有機半導体層を形成する場合では、チャネル領域を囲む隔壁107内で、ソース・ドレイン電極104、105とゲート絶縁層103という表面エネルギーの異なる材料の上にインク状の有機半導体材料を塗布することになる。そのため、図9に示すように、比較的表面エネルギーが高いソース・ドレイン電極104、105上に有機半導体材料が引っ張られ、ゲート絶縁層103上には有機半導体層106が形成されない、又は層が不均一になる可能性がある。
[0006]
また、有機TFTの特性を向上させるためにゲート絶縁層表面にHMDS(Hexamethyldisilazane)処理やOTS(Octadecyltrichlorosilane)処理等の撥液処理をして表面エネルギーを低下させることが知られており、これによりソース・ドレイン電極とゲート絶縁層の表面エネルギーにさらに差が生じ、有機半導体材料がソース・ドレイン電極側に引き寄せられ、有機半導体層が不均一になりやすいことがある。
[0007]
そこで、本発明の目的の一つとしては、より高精細なパターン形成を可能とし、チャネル領域に有機半導体層をより均一に形成することである。
課題を解決するための手段
【0008】
本発明の有機半導体素子としては、請求項1に記載のとおり、基板、ゲート電極、ゲート絶縁層、ソース電極とドレイン電極、及び前記ソース電極と前記ドレイン電極間で前記ゲート絶縁層を介して前記ゲート電極に対向する有機半導体層を有する半導体素子であって、前記ソース電極と前記ドレイン電極面に、記ソース電極と前記ドレイン電極間に形成されるチャネル領域を除き、前記ソース電極及び前記ドレイン電極と前記チャネル領域の縁部まで、表面エネルギーが前記チャネル領域よりも低い被覆層が形成されることを特徴とする。
【0009】
本発明の有機半導体素子の製造方法としては、請求項に記載のとおり、基板、ゲート電極、ゲート絶縁層、ソース電極とドレイン電極、及び前記ソース電極と前記ドレイン電極間で前記ゲート絶縁層を介して前記ゲート電極に対向する有機半導体層を有する有機半導体素子の製造方法であって、前記ソース電極と前記ドレイン電極面に、記ソース電極と前記ドレイン電極間に形成されるチャネル領域を除き、前記ソース電極及び前記ドレイン電極と前記チャネル領域の縁部まで、表面エネルギーが前記チャネル領域よりも低い被覆層を形成し、前記チャネル領域に前記有機半導体層を形成することを特徴とする。
【図面の簡単な説明】
【0010】
【図1】本発明の実施の形態1の有機TFTの断面模式図である。
【図2】図1に示す有機TFTの製造方法を説明するための図である。
【図3】本発明の実施の形態2の有機TFTの断面模式図である。
【図4】図2に示す有機TFTの製造方法を説明するための図である。
【図5】本発明の実施の形態3の有機TFTの断面模式図である。
【図6】本発明の実施の形態4の有機TFTの断面模式図である。
【図7】図6に示す有機TFTの製造方法を説明するための図である。
【図8】本発明の課題を説明するための有機TFTの断面模式図である。
【図9】本発明の課題を説明するための有機TFTの断面模式図である。
【符号の説明】
【0011】
1 基板
2 ゲート電極
3 ゲート絶縁層
4 ソース電極
5 ドレイン電極
6 有機半導体層
6a インク状有機半導体材料
7 隔壁
8 被覆膜
10 インクジェットヘッド
101 基板
102 ゲート電極
103 ゲート絶縁層
104 ソース電極
105 ドレイン電極
106 有機半導体層
107 隔壁
【発明を実施するための最良の形態】
【0012】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の説明における例示が本発明を限定することはない。
【0013】
(実施の形態1)
図1には、本発明である有機半導体素子の実施の形態1として、ボトムコンタクト型の有機TFTの断面模式図を示す。
【0014】
図1に示す有機TFTは、基板1上にゲート電極2が形成され、ゲート電極2上にゲート絶縁層3が形成され、ゲート絶縁層3上にソース電極4とドレイン電極5が形成され、及び、ソース・ドレイン電極4、5間でゲート絶縁層3を介してゲート電極2に対向するP3HT(ポリ−3−ヘキシルチオフェン)等の有機半導体材料からなる有機半導体層6を有する。
【0015】
ソース・ドレイン電極4、5面には、ソース・ドレイン電極4、5間に形成されるチャネル領域を除いて、表面エネルギーがチャネル領域より低い被覆層としての隔壁7を有する。隔壁7は、チャネル領域の縁部まで形成され、有機半導体層6の形成領域を規定し、液体状の有機半導体材料がチャネル領域に供給されるときに、有機半導体材料が飛散や流出しないようにする。また、隔壁7が形成されることで、隣接する素子間での電気的な干渉を防ぐことができる。
【0016】
隔壁7は、チャネル領域のゲート絶縁層3及びソース・ドレイン電極4、5よりも表面エネルギーが低く、その表面で液体をはじきやすい性質である。隔壁7は、例えば、フッ素系樹脂等の絶縁性で撥液性のある材料からなることが好ましい。
【0017】
このように、比較的表面エネルギーが高く液体を引き寄せやすいソース・ドレイン電極4、5を表面エネルギーが低い隔壁7で覆って、表面エネルギーを低くし液体をはじくようにする。これによって、比較的表面エネルギーが低く液体をはじきやすいゲート絶縁層3が、隔壁7に比べると相対的に表面エネルギーが高くなり、チャネル領域のゲート絶縁層3上に液体状の有機半導体材料が引き寄せられ、均一に有機半導体層6を形成することができる。
【0018】
チャネル領域に供給された有機半導体材料は、チャネル領域で表面エネルギーの低い隔壁7によって囲まれているため、チャネル領域から周囲に引っ張られることなく、ゲート絶縁層3上で均一な有機半導体層6を維持することができる。
【0019】
また、液体状の有機半導体材料をチャネル領域に供給するときに、有機半導体材料は隔壁7に接触してもはじかれ、チャネル領域に集中して供給されるため、適当量の有機半導体材料によって均一に有機半導体層6を形成することができる。
【0020】
また、有機TFTの特性を向上させるためにゲート絶縁層3面にHMDS処理やOTS処理等の撥液処理をし、ゲート絶縁層3とソース・ドレイン電極4、5との表面エネルギーの差が大きくなる場合でも、ソース・ドレイン電極4、5面を隔壁7で覆うことで表面エネルギーを低くし、チャネル領域のゲート絶縁層3上で有機半導体層6を均一に形成することができる。
【0021】
図1に示す例では、隔壁7の形状が順テーパ形状であり傾斜角θが約40°になっているが、特に限定されず、処理工程や用途に応じて矩形形状等の他の形状としてもよい。また、隔壁7の傾斜角θは40°に限らず、20°〜90°の範囲で調整することができる。さらに厚さも特に限定されず、100nm〜10μmの範囲で調整することができる。なお、図1に示す例のように、ソース電極4及びドレイン電極5のチャネル側端部まで隔壁7で覆った場合、傾斜角θを大きくするとインク状材料を滴下する領域(開口領域)が狭くなってしまうため、傾斜角を約40°程度に設定するのが好ましい。
【0022】
図2は、本実施の形態における有機TFTの製造方法を説明するための図である。
【0023】
図2(a)に示すように、基板1上にゲート電極2、ゲート絶縁層3、及びソース・ドレイン電極4、5を順に積層する。例えば、基板1としてガラス基板を用い、基板1上にゲート電極2としてCrを成膜し、ウェットエッチング法でパターニングし、ゲート電極2上にゲート絶縁層3としてSiOを形成する。次に、ゲート絶縁層3上にソース・ドレイン電極4、5としてCr/Arの積層膜を形成し、ウェットエッチング法でパターニングする。
【0024】
次に、図2(b)に示すように、ソース・ドレイン電極4、5面上に、チャネル領域を除いて、チャネル領域の縁部まで覆うように、隔壁7を形成する。例えば、隔壁7として感光性のフッ素系樹脂を成膜しフォトリソグラフィでパターングする。ポジ型レジストのフッ素系樹脂を用いると、露光時に隔壁7の底面方向で光が散乱し、除去時に光の散乱によって露光された部分を残して、隔壁7が底面方向に徐々に広がった形状にパターニングされる。これによって、隔壁7は順テーパ形状となる。テーパ角度θは露光時間や強度によって調整することができる。
【0025】
次に、図2(c)に示すように、隔壁7で囲まれたチャネル領域に液体状の有機半導体材料をインクジェット法で塗布し、チャネル領域に有機半導体層6を形成する。例えば、チャネル領域に位置調整したインクジェットヘッド10からインク状の有機半導体材料6aを塗布する。P3HT等の高分子系の有機半導体材料を用いることで、有機半導体材料をインク状として印刷することができる。低分子系の有機半導体材料でも、前躯体等にすることで溶媒に溶解することが可能になり、インク状として印刷することができる。なお、液体状の半導体材料を塗布する方法としては、インクジェット法に限らず、ディスペンサーを用いて塗布する等の他の塗布法を用いることもできる。
【0026】
このような製造方法によれば、隔壁7の表面エネルギーがチャネル領域より低いため、チャネル領域のゲート絶縁層3上に均一に有機半導体層6を形成することができる。また、有機半導体材料が隔壁7に接触してもはじかれてチャネル領域に供給されるため、適当量の有機半導体材料で均一に有機半導体層6を形成することができる。また、チャネル領域では、周囲が隔壁7で囲まれるため、均一に有機半導体層6を維持することができる。
【0027】
(実施の形態2)
図3には、本発明である有機半導体素子の実施の形態2として、有機TFTの断面模式図を示す。上述した実施の形態1と同様の部材には同一の符号を付し、共通する構成には説明を省略する。
【0028】
図3に示す有機TFTは、基板1上にゲート電極2が形成され、ゲート電極2上にゲート絶縁層3が形成され、ゲート絶縁層3上にソース電極4とドレイン電極5が形成され、及び、ソース・ドレイン電極4、5間のチャネル領域にP3HT等の有機半導体材料からなる有機半導体層6を有する。
【0029】
ソース・ドレイン電極4、5面には、チャネル領域を除いて、表面エネルギーがチャネル領域よりも低い被覆層の膜部としての被覆膜8が形成される。被覆膜8は、チャネル領域の縁部まで形成され、ソース・ドレイン電極4、5面を覆う。被覆膜8は、チャネル領域のゲート絶縁層3及びソース・ドレイン電極4、5よりも表面エネルギーが低く、その表面で液体をはじきやすい性質である。被覆膜8は、例えば、フッ素系樹脂等の絶縁性で撥液性のある材料からなることが好ましい。
【0030】
このように、比較的表面エネルギーが高く液体を引き寄せやすいソース・ドレイン電極4、5を表面エネルギーが低い被覆膜8で覆って、表面エネルギーを低くし液体をはじくようにする。これによって、比較的表面エネルギーが低く液体をはじきやすいゲート絶縁層3が、被覆膜8に比べると相対的に表面エネルギーが高くなり、チャネル領域に液体状の有機半導体材料が引き寄せられ、均一に有機半導体層6を形成することができる。
【0031】
また、この被覆膜8は、ソース・ドレイン電極4、5をパターニングするときに、マスクとして使用することもできる。ソース・ドレイン電極4、5を全面に形成しておき、チャネル領域に相当する領域を除いて被覆膜8を形成し、被覆膜8をマスクとしてチャネル領域のソース・ドレイン電極4、5を除去してパターニングする。これによって、被覆膜8とソース・ドレイン電極4、5の縁部がそろう形状とすることができる。また、被覆膜8は素子の一部として用いるため除去する必要がなく、従来のマスク除去に相当する工程を省略することができる。
【0032】
被覆膜8上には、チャネル領域を囲むように被覆膜8と同じ材料で被覆層の隔壁部としての隔壁7が形成される。隔壁7は、液体状の有機半導体材料がチャネル領域に供給されるときに、有機半導体材料が飛散や流出しないようにする。被覆膜8がチャネル領域の縁部まで形成されるため、隔壁7の縁部をチャネル領域の縁部に合わせなくても、チャネル領域の縁部近傍での表面エネルギーを低く保つことができる。また、隔壁7で囲まれた領域は被覆膜8がある分だけ広がるため、インク状材料を滴下する領域を広くすることができ、図3に示すように、隔壁7の傾斜角度θを約70°程度と大きくすることができる。
【0033】
図4は、本実施の形態における有機TFTの製造方法を説明するための図である。
【0034】
図4(a)に示すように、基板上にゲート電極2、及びゲート絶縁層3を順に積層し、ゲート絶縁層3上に全面にソース・ドレイン電極4、5を形成する。
【0035】
次に、図4(b)に示すように、ソース・ドレイン電極4、5上に、チャネル領域に相当する領域を除いて、被覆膜8を形成する。次に、図4(c)に示すように、被覆膜8をマスクとして、ソース・ドレイン電極4、5をパターニングし、チャネル領域を形成する。例えば、ソース・ドレイン電極4、5としてCr/Auの積層膜を用いて、被覆膜8としてフッ素系樹脂を用いてチャネル領域が開口するようにパターニングし、被覆膜8をマスクとしてソース・ドレイン電極4、5をウェットエッチング法で除去しパターニングする。
【0036】
次に、図4(d)に示すように、被覆膜8上にチャネル領域を囲むように隔壁7を形成する。隔壁7は、被覆膜8と同様の材料とし、上述したように、ポジ型レジストのフッ素系樹脂を用いることで、順テーパ形状とすることができる。また、被覆膜8がチャネル領域の縁部まで形成されているため、隔壁7の端部をチャネル領域の縁部に位置調整する必要がなくなる。
【0037】
次に、図4(e)に示すように、液体状の有機半導体材料をチャネル領域にインクジェット法で塗布し、有機半導体層6を形成する。有機半導体材料は、チャネル領域に塗布されるときに、被覆膜8と隔壁7に接触しても表面エネルギーが低いためはじかれて、相対的に表面エネルギーが高いチャネル領域に集められる。そのため、チャネル領域では、適当量の有機半導体材料が供給され、均一に有機半導体層6を形成することができる。
【0038】
(実施の形態3)
図5には、本発明である有機半導体素子の実施の形態3として、有機TFTの断面模式図を示す。上述した実施の形態1及び2と同様の部材には同一の符号を付し、共通する構成には説明を省略する。
【0039】
上述した実施の形態2では被覆膜8と隔壁7に同様の材料を用いたが、本実施の形態では被覆膜8と隔壁7に異なる材料を用いる。その他の構成は、実施の形態2と同様の構成を用いることができる。
【0040】
本実施の形態では、ソース・ドレイン電極4、5面に、チャネル領域を除いて、チャネル領域の縁部まで、被覆膜8を形成し、被覆膜8上に被覆膜8とは異なる材料で隔壁7を形成する。例えば、被覆膜8と隔壁7にそれぞれ異なるフッ素系樹脂を用いることができる。
【0041】
これによって、例えば、被覆膜8に適した材料と隔壁7に適した材料が、塗布後の膜厚や解像度等を考慮して異なる方がよい場合に、被覆膜8と隔壁7にそれぞれ異なる適した材料を用いることができる。
【0042】
(実施の形態4)
図6には、本発明である有機半導体素子の実施の形態4として、トップゲート型の有機TFTの断面模式図を示す。上述した実施の形態1から3と同様の部材には同一の符号を付し、共通する構成には説明を省略する。
【0043】
図6に示す有機TFTは、基板1上にソース・ドレイン電極4、5が形成され、ソース・ドレイン電極4、5面にチャネル領域を除いてチャネル領域の縁部まで表面エネルギーがチャネル領域よりも低い隔壁7が形成され、隔壁7で囲まれたチャネル領域にP3HT等の有機半導体材料からなる有機半導体層6が形成され、さらに隔壁7に囲まれた領域内で有機半導体層6上にゲート絶縁層3が形成され、ゲート絶縁層3上にゲート電極2が形成される。
【0044】
隔壁7は、チャネル領域の基板1及びソース・ドレイン電極4、5よりも表面エネルギーが低く、その表面で液体をはじきやすい性質である。隔壁7は、例えば、フッ素系樹脂等の絶縁性で撥液性のある材料からなることが好ましい。
【0045】
このように、比較的表面エネルギーが高く液体を引き寄せやすいソース・ドレイン電極4、5を表面エネルギーが低い隔壁7で覆って、表面エネルギーを低くし液体をはじくようにする。これによって、チャネル領域の基板1が隔壁7に比べると相対的に表面エネルギーが高くなるため、チャネル領域の基板1上に液体状の有機半導体材料が引き寄せられ、均一に有機半導体層6を形成することができる。
【0046】
また、チャネル領域に供給された有機半導体材料は、チャネル領域で表面エネルギーの低い隔壁7によって囲まれているため、チャネル領域から周囲に引っ張られることなく、基板1上で均一な有機半導体層6を維持することができる。
【0047】
また、液体状の有機半導体材料をチャネル領域に供給するときに、有機半導体材料は隔壁7に接触してもはじかれ、チャネル領域に集中して供給されるため、適当量の有機半導体材料によって均一に有機半導体層6を形成することができる。
【0048】
また、有機半導体層6上にゲート絶縁層3を形成するときには、隔壁7がゲート絶縁層3の形成領域を規定することができる。
【0049】
このようなトップゲート型の有機TFTの構造では、ソース・ドレイン電極4、5とゲート電極2が垂直方向に重なる領域が少なくなり、また、重なる領域には絶縁性の隔壁7が存在する。このため、電極間に発生し素子特性を劣化させる寄生容量を抑えることができる。
【0050】
図7は、本実施の形態における有機TFTの製造方法を説明するための図である。
【0051】
図7(a)に示すように、基板1上にソース・ドレイン電極4、5を形成する。次に、図7(b)に示すように、ソース・ドレイン電極4、5面に、チャネル領域を除いて、チャネル領域の縁部まで隔壁7を形成する。液隔壁7は、上述したように、ポジ型レジストのフッ素系樹脂を用いることで、順テーパ形状とすることができる。
【0052】
次に、図7(c)に示すように、隔壁7で囲まれたチャネル領域に、液体状の有機半導体材料を供給し、有機半導体層6を形成する。隔壁7の表面エネルギーがチャネル領域の基板1よりも低いため、チャネル領域の基板1上に均一に有機半導体層6を形成することができる。また、液体状の有機半導体材料は、隔壁7に接触してもはじかれてチャネル領域6に集められる。チャネル領域6では、隔壁7の表面エネルギーが低いため、有機半導体材料はチャネル領域の周囲に引っ張られずに、均一に有機半導体層6を形成することができる。
【0053】
次に、図7(d)に示すように、有機半導体層6上にゲート絶縁層3を形成し、図7(e)に示すように、ゲート絶縁層3上にゲート電極2を形成する。
【0054】
本発明の被覆層としては、上述したフッ素系樹脂に限らず、表面エネルギーがチャネル領域よりも低い材料であれば、有機材料と無機材料のいずれでもよく、これらを複数積層した構造であってもよい。また、被覆層のパターニング方法としては、上述したように感光性の樹脂を用いてフォトリソグラフィを用いることができるが、これに限らず、ドライエッチング等のドライプロセスを用いることもできる。また、被覆層は、表面エネルギーが低い材料で形成することに限らず、絶縁性の材料で形状を形成した後に表面処理をして表面エネルギーが低くしてもよい。
【0055】
また、本発明の被覆層は、ソース・ドレイン電極面に、少なくともチャネル領域を除いて形成されていればよい。ソース・ドレイン電極面をチャネル領域の縁部まで被覆層で覆わなくても、チャネル領域の周囲でソース・ドレイン電極が有機半導体材料と対向する面の一部に被覆層が形成されることで本発明の効果を得ることができる。
【0056】
本発明の有機半導体層としては、上述したP3HTに限らず、半導体特性を示す有機材料であればよい。また、塗布法に適用できるようにインク状となることが望ましく、液体状の有機半導体材料や、溶媒に可溶な有機半導体材料を用いるとよい。例えば、高分子材料ではその構造がポリエチレン鎖、ポリシロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリアミド鎖、ポリイミド鎖等の高分子の主鎖中に用いられた物あるいは側鎖としてペンダント状に結合したもの、又はポリパラフェニレン等の芳香族系共役性高分子、ポリアセチレン等の脂肪族系共役性高分子、ポリピノールやポリチオフェン率の複素環式共役性高分子、ポリアニリン類やポリフェニレンサルファイド等の含ヘテロ原子共役性高分子、ポリ(フェニレンビニレン)やポリ(アニーレンビニレン)やポリ(チェニレンビニレン)等の共役性高分子の構成単位が交互に結合した構造を有する複合型共役系高分子等の炭素系共役高分子が用いられる。また、ポリシラン類やジシラニレンアリレンポリマー類、(ジシラニレン)エチニレンポリマー類のようなジシラニレン炭素系共役性ポリマー構造等のオリゴシラン類と炭素系共役性構造が交互に連鎖した高分子類等が用いられる。他にも、リン系、窒素系等の無機元素からなる高分子鎖でもよく、さらにフタロシアナートポリシロキサンのような高分子鎖の芳香族系配位子が配位した高分子類、ペリレンテトラカルボン酸のようなペリレン類を熱処理して縮環させた高分子類、ポリアクリロニトリル等のシアノ基を有するポリエチレン誘導体を熱処理して得られるラダー型高分子類、さらにペロブスカイト類に有機化合物がインターカレートした複合材料を用いてもよい。また、低分子系材料ではフタロシアニン系誘導体、ナフタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、インジゴ系誘導体、キナクリドン系誘導体、アントラキノン類等の多環キノン系誘導体、シアニン系誘導体、フラーレン類誘導体、あるいはインドール、カルバゾール、オキサゾール、インオキサゾール、チアゾール、イミダゾール、ピラゾール、オキサアジアゾール、ピラゾリン、チアチアゾール、トリアゾール等の含窒素環式化合物誘導体、ヒドラジン誘導体、トリフェニルアミン誘導体、トリフェニルメタン誘導体、スチルベン類、アントラキノンジフェノキノン等のキノン化合物誘導体、アントラセン、ビレン、フェナントレン、コロネン等の多環芳香族化合物誘導体等のうち、官能基の付与等によって溶媒に可溶なものであればよい。
【0057】
本発明のゲート絶縁層としては、上述したSiOに限らず、絶縁性を有すれば無機材料と有機材料のいずれでもゲート絶縁層として使用することができる。例えば、LiOx、LiNx、NaOx、KOx、RbOx、CsOx、BeOx、MgOx、MgNx、CaOx、CaNx、SrOx、BaOx、ScOx、YOx、YNx、LaOx、LaNx、CeOx、PrOx、NdOx、SmOx、EuOx、GdOx、TbOx、DyOx、HoOx、ErOx、TmOx、YbOx、LuOx、TiOx、TiNx、ZrOx、ZrNx、HfOx、HfNx、ThOx、VOx、VNx、NbOx、TaOx、TaNx、CrOx、CrNx、MoOx、MoNx、WOx、WNx、MnOx、ReOx、FeOx、FeNx、RuOx、OsOx、CoOx、RhOx、IrOx、NiOx、PdOx、PtOx、CuOx、CuNx、AgOx、AuOx、ZnOx、CdOx、HgOx、BOx、BNx、AlOx、AlNx、GaOx、GaNx、InOx、TiOx、TiNx、SiNx、GeOx、SnOx、PbOx、POx、PNx、AsOx、SbOx、SeOx、TeOx等の金属酸化物でも、LiAlO、LiSiO、LiTiO、NaAl2234、NaFeO、NaSiO、KSiO、KTiO、KWO、RbCrO、CsCrO、MgAl、MgFe、MgTiO、CaTiO、CaWO、CaZrO、SrFe1219、SrTiO、SrZrO、BaAl、BaFe1219、BaTiO、Yl512、YFe12、LaFeO、LaFe12、LaTi、CeSnO、CeTiO、SmFe12、EuFeO、EuFe12、GdFeO、GdFe12、DyFeO、DyFe12、HoFeO、HoFe12、ErFeO、ErFe12、TmFe12、LuFeO、LuFe12、NiTiO、AlTiO、FeTiO、BaZrO、LiZrO、MgZrO、HfTiO、NHVO、AgVO、LiVO、BaNb、NaNbO、SrNb、KTaO、NaTaO、SrTa、CuCr、AgCrO、BaCrO、KMoO、NaMoO、NiMoO、BaWO、NaWO、SrWO、MnCr、MnFe、MnTiO、MnWO、CoFe、ZnFe、FeWO、CoMoO、CuTiO、CuWO、AgMoO、AgWO、ZnAl、ZnMoO、ZnWO、CdSnO、CdTiO、CdMoO、CdWO、NaAlO、MgAl、SrAl、GdGa12、InFeO、MgIn、AlTiO、FeTiO、MgTiO、NaSiO、CaSiO、ZrSiO、KGeO、LiGeO、NaGeO、BiSn、MgSnO、SrSnO、PbSiO、PbMoO、PbTiO、SnO−Sb、CuSeO、NaSeO、ZnSeO、KTeO、KTeO、NaTeO、NaTeO等の金属複合酸化物でも、FeS、Al、MgS、ZnS等の硫化物、LiF、MgF、SmF等のフッ化物、HgCl、FeCl、CrCl等の塩化物、AgBr、CuBr、MnBr等の臭化物、PbI、CuI、FeI等のヨウ化物、またはSiAlON等の金属酸化窒化物でも有効である。またゲート電極を陽極酸化することによりゲート絶縁層を形成してもよい。例えば、Ta、Al、Mg、Ti、Nb、Zr等の単体又はそれらの合金等が有効である。また、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、エポキシ樹脂、フェノール樹脂、ポリビニルアルコール等のポリマー系材料でも有効である。また、上述したように、ゲート絶縁層表面をHMDS処理や、OTS処理等で撥液処理を行ってもよい。
【0058】
本発明のゲート電極、ソース電極とドレイン電極としては、上述したゲート電極としてのCr、ソース電極とドレイン電極としてのCr/Auに限らず、十分な導電性がある材料であればよい。例えば、Pt、Au、W、Ru、Ir、Al、Sc、Ti、V、Mn、Fe、Co、Ni、Zn、Ga、Y、Zr、Nb、Mo、Tc、Rh、Pd、Ag、Cd、Ln、Sn、Ta、Re、Os、Tl、Pb、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等の金属単体、これらの化合物、又はこれらの積層でもよい。また、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)のような金属酸化物類、ポリアニリン類、ポリチオフェン類、ポリピロール類等の共役性高分子化合物を含む有機導電材料でもよい。
【0059】
本発明の有機半導体素子としては、基板、ゲート電極、ゲート絶縁層、ソース電極とドレイン電極、及びソース電極とドレイン電極間でゲート絶縁層を介してゲート電極に対向する有機半導体層を有する半導体素子であって、ソース電極とドレイン電極面に、少なくともソース電極とドレイン電極間に形成されるチャネル領域を除き、表面エネルギーがチャネル領域よりも低い被覆層が形成される。
【0060】
また、本発明の有機半導体素子の製造方法としては、基板、ゲート電極、ゲート絶縁層、ソース電極とドレイン電極、及びソース電極とドレイン電極間でゲート絶縁層を介してゲート電極に対向する有機半導体層を有する有機半導体素子の製造方法であって、ソース電極とドレイン電極面に、少なくともソース電極とドレイン電極間に形成されるチャネル領域を除き、表面エネルギーがチャネル領域よりも低い被覆層を形成し、チャネル領域に有機半導体層を形成する。
【0061】
このような本発明によれば、より高精細なパターン形成を可能とし、チャネル領域に有機半導体層をより均一に形成することができる。
【実施例】
【0062】
以下、本発明の実施例を説明する。なお、本発明は実施例によって限定されない。
【0063】
(実施例1)
本実施例では、図1に示す有機トランジスタを作製し、その特性を評価した。
有機TFTのチャネル長/幅は5μm/300μmとした。基板1としてガラス基板を用い、基板1上にゲート電極2としてCrを成膜、パターニングした。Crの膜厚は100nmとし、パターニングにはウェットエッチング法を用いた。次に、ゲート電極2上にゲート絶縁層3としてSiOを厚さ200nmで形成した。ゲート絶縁層3上にソース・ドレイン電極4、5としてCr/Auの積層膜をそれぞれ5nm/100nmで形成した。なお、ソース・ドレイン電極4、5のパターニングにはウェットエッチング法を用いた。次に、チャネル領域を除いてチャネル領域の縁部まで隔壁7としてフッ素系樹脂(PMA−#702、チッソ石油化学製)をパターニングした。隔壁7は順テーパ構造とし、その端部がチャネル領域の縁部にあるようにした。隔壁7の高さは約4μm、テーパ角度は約40°であった。次に、有機半導体層6としてP3HTをインクジェット法により約100nm厚で成膜し、有機TFT素子を作製した。この素子のTFT特性を評価したところ、移動度:0.03cm/Vs、スレッショルド電圧:−2.0V、on/off:10と良好な特性を示した。
【0064】
(実施例2)
本実施例では、図3に示す有機トランジスタを作製し、その特性を評価した。
有機TFTのチャネル長/幅を5μm/300μmとした。基板1としてガラス基板を用い、基板1上にゲート電極2としてCrを成膜、パターニングした。Crの膜厚は100nmとし、パターニングにはウェットエッチング法を用いた。次に、ゲート電極2上にゲート絶縁層3としてSiOを厚さ200nmで形成した。ゲート絶縁層3上にソース・ドレイン電極4、5としてCr/Auの積層膜をそれぞれ5nm/100nmで形成した。次に、被覆膜8としてフッ素系樹脂(PMA−#702、チッソ石油化学製)をソース・ドレイン電極4、5の形状にパターニングし、この被覆膜8をマスクとしてソース・ドレイン電極4、5のパターニングをウェットエッチング法で行った。被覆膜8を残したまま、さらに、被覆膜8と同じフッ素系樹脂で隔壁7をチャネル領域を囲むようにパターニングした。隔壁7は順テーパ構造であり、チャネル領域より広く開口するようにした。隔壁7の高さは約4μm、テーパ角度は約70°であった。次に、有機半導体層6としてP3HTをインクジェット法により約100nm厚で成膜し、有機TFT素子を作製した。この素子のTFT特性を評価したところ、移動度:0.04cm/Vs、スレッショルド電圧:−1.5V、on/off:10と良好な特性を示した。
【0065】
(実施例3)
本実施例では、図5に示す有機トランジスタを作製し、その特性を評価した。
有機TFTのチャネル長/幅を5μm/300μmとした。基板1としてガラス基板を用い、基板1上にゲート電極2としてCrを成膜、パターニングした。Crの膜厚は100nmであり、パターニングにはウェットエッチング法を用いた。次に、ゲート電極2上にゲート絶縁層3としてSiOを厚さ200nmで形成した。ゲート絶縁層3上にソース・ドレイン電極4、5としてCr/Auの積層膜をそれぞれ5nm/100nm形成した。次に、被覆膜8としてフッ素系樹脂(PMA−#802、チッソ石油化学製)をソース・ドレイン電極4、5の形状にパターニングし、被覆膜8をマスクとして、ソース・ドレイン電極4、5のパターニングをウェットエッチング法で行った。被覆膜8を残したまま、さらに、被覆膜8とは異なるフッ素系樹脂(PMA−#702、チッソ石油化学製)を用いて隔壁7をチャネル領域を囲むようにパターニングした。隔壁7は順テーパ構造であり、チャネル領域より広く開口するようにした。隔壁7の高さは約4μm、テーパ角度は約70°であった。次に、有機半導体層6としてP3HTをインクジェット法により約100nm厚で成膜し、有機TFT素子を作製した。この素子のTFT特性を評価したところ、移動度:0.04cm/Vs、スレッショルド電圧:−2.0V、on/off:10と良好な特性を示した。
【0066】
(実施例4)
本実施例では、図6に示す有機トランジスタを作製し、その特性を評価した。
有機TFTのチャネル長/幅を5μm/300μmとした。基板1としてガラス基板を用い、基板1上にソース・ドレイン電極4、5としてCr/Auの積層膜をそれぞれ5nm/100nm形成した。ソース・ドレイン電極4、5のパターニングにはウェットエッチング法を用いた。次に、隔壁7としてフッ素系樹脂(PMA−#702、チッソ石油化学製)を、チャネル領域を除いて形成されるようにパターニングした。隔壁7は順テーパ構造であり、隔壁7の端部がチャネル領域の縁部にあるようにした。隔壁7の高さは約4μm、テーパ角度は約40°であった。隔壁7で囲まれた領域内に有機半導体層6としてP3HTをインクジェット法により約100nm厚で成膜した。有機半導体層6上にゲート絶縁層3としてSiO膜を200nm厚形成し、次に、ゲート電極2としてCrを成膜し、パターニングした。Crの膜厚は100nmであり、パターニングにはウェットエッチング法を用いた。この素子のTFT特性を評価したところ、移動度:0.02cm/Vs、スレッショルド電圧:+1.0V、on/off:10と良好な特性を示した。

Claims (9)

  1. 基板、ゲート電極、ゲート絶縁層、ソース電極とドレイン電極、及び前記ソース電極と前記ドレイン電極間で前記ゲート絶縁層を介して前記ゲート電極に対向する有機半導体層を有する半導体素子であって、
    前記ソース電極と前記ドレイン電極面に、記ソース電極と前記ドレイン電極間に形成されるチャネル領域を除き、前記ソース電極及び前記ドレイン電極と前記チャネル領域の縁部まで、表面エネルギーが前記チャネル領域よりも低い被覆層が形成されることを特徴とする有機半導体素子。
  2. 前記被覆層は前記チャネル領域を囲む隔壁形状である請求項1に記載された有機半導体素子。
  3. 前記被覆層は、前記ソース電極と前記ドレイン電極面を覆う膜部と、前記チャネル領域を囲む隔壁部を有することを特徴とする請求項1に記載された有機半導体素子。
  4. 前記膜部と前記隔壁部の材料が異なることを特徴とする請求項に記載された有機半導体素子。
  5. 前記基板上に前記ゲート電極、前記ゲート絶縁層、前記ソース電極と前記ドレイン電極、及び前記被覆層が順に積層され、前記チャネル領域に前記有機半導体層を有することを特徴とする請求項1から4のいずれか1項に記載された有機半導体素子。
  6. 前記基板上に前記ソース電極と前記ドレイン電極、及び前記被覆層が順に積層され、前記チャネル領域に前記有機半導体層を有し、前記有機半導体層上にゲート絶縁層、及びゲート電極が順に積層されることを特徴とする請求項1から4のいずれか1項に記載された有機半導体素子。
  7. 基板、ゲート電極、ゲート絶縁層、ソース電極とドレイン電極、及び前記ソース電極と前記ドレイン電極間で前記ゲート絶縁層を介して前記ゲート電極に対向する有機半導体層を有する有機半導体素子の製造方法であって、
    前記ソース電極と前記ドレイン電極面に、記ソース電極と前記ドレイン電極間に形成されるチャネル領域を除き、前記ソース電極及び前記ドレイン電極と前記チャネル領域の縁部まで、表面エネルギーが前記チャネル領域よりも低い被覆層を形成し、前記チャネル領域に前記有機半導体層を形成することを特徴とする有機半導体素子の製造方法。
  8. 前記有機半導体層をインクジェット法で形成することを特徴とする請求項に記載された有機半導体素子の製造方法。
  9. 前記ソース電極と前記ドレイン電極を形成するときに前記被覆層をマスクとして用いることを特徴とする請求項またはに記載された有機半導体素子の製造方法。
JP2009506109A 2007-03-26 2007-03-26 有機半導体素子及びその製造方法 Expired - Fee Related JP5039126B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056212 WO2008117395A1 (ja) 2007-03-26 2007-03-26 有機半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008117395A1 JPWO2008117395A1 (ja) 2010-07-08
JP5039126B2 true JP5039126B2 (ja) 2012-10-03

Family

ID=39788138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506109A Expired - Fee Related JP5039126B2 (ja) 2007-03-26 2007-03-26 有機半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US20100090204A1 (ja)
JP (1) JP5039126B2 (ja)
KR (1) KR101062108B1 (ja)
WO (1) WO2008117395A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325465B2 (ja) * 2008-06-03 2013-10-23 株式会社日立製作所 薄膜トランジスタおよびそれを用いた装置
TWI469224B (zh) * 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
KR20120048590A (ko) * 2009-07-31 2012-05-15 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 반도체 장치, 반도체 장치의 제조 방법, 및 표시 장치
JP5560629B2 (ja) * 2009-09-04 2014-07-30 コニカミノルタ株式会社 薄膜トランジスタの製造方法
JP5656049B2 (ja) * 2010-05-26 2015-01-21 ソニー株式会社 薄膜トランジスタの製造方法
DE112011102916T5 (de) 2010-09-02 2013-06-27 Merck Patent Gmbh Zwischenschicht für elektronische Vorrichtungen
JP5841158B2 (ja) 2011-09-26 2016-01-13 パナソニック株式会社 有機薄膜トランジスタ
KR102082019B1 (ko) 2012-04-25 2020-04-14 메르크 파텐트 게엠베하 유기 전자 소자용 뱅크 구조체
JP6499966B2 (ja) 2012-09-21 2019-04-10 メルク パテント ゲーエムベーハー 有機半導体電子デバイス
WO2014072016A1 (en) 2012-11-08 2014-05-15 Merck Patent Gmbh Method for producing organic electronic devices with bank structures, bank structures and electronic devices produced therewith
US20180197927A1 (en) 2015-06-12 2018-07-12 Merck Patent Gmbh Organic electronic devices with fluoropolymer bank structures
US11282906B2 (en) 2016-08-17 2022-03-22 Merck Patent Gmbh Electronic device with bank structures
JPWO2018186377A1 (ja) * 2017-04-04 2020-02-20 パイオニア株式会社 発光装置の製造方法及び発光装置
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN111640800B (zh) * 2020-04-30 2023-04-11 中国科学院微电子研究所 一种半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354051A (ja) * 2004-06-08 2005-12-22 Palo Alto Research Center Inc 印刷トランジスタ製造方法
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
JP2007036259A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
DE10228772A1 (de) * 2002-06-27 2004-01-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Nitrilen und Isonitrilen
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
TWI237899B (en) * 2004-08-06 2005-08-11 Ind Tech Res Inst Method for manufacturing OTFT by high precision printing
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100668838B1 (ko) * 2005-03-15 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR101197053B1 (ko) * 2005-09-30 2012-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100647710B1 (ko) * 2005-10-21 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR101157270B1 (ko) * 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
US8017940B2 (en) * 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354051A (ja) * 2004-06-08 2005-12-22 Palo Alto Research Center Inc 印刷トランジスタ製造方法
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
JP2007036259A (ja) * 2005-07-27 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法

Also Published As

Publication number Publication date
KR101062108B1 (ko) 2011-09-02
KR20100005086A (ko) 2010-01-13
US20100090204A1 (en) 2010-04-15
WO2008117395A1 (ja) 2008-10-02
JPWO2008117395A1 (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5039126B2 (ja) 有機半導体素子及びその製造方法
JP4531850B2 (ja) 有機トランジスタ及びその製造方法
US7872413B2 (en) Organic light emitting display device provided with an organic layer including an amorphous molybdenum oxide layer and a crystal molybdenum oxide layer
US20090026443A1 (en) Organic thin-film transistor and method of manufacture thereof
US20090072734A1 (en) Organic el display device, method of manufacturing organic el display device, organic transistor, and method of manufacturing organic transistor
JP5141325B2 (ja) 有機elディスプレイパネルの製造方法
JP5333221B2 (ja) カーボンナノチューブ構造物及び薄膜トランジスタ
KR102248144B1 (ko) 고분자 절연체와 나노 플로팅 게이트를 이용한 비휘발성 유기 메모리 장치 및 그 제조방법
US20100033407A1 (en) Organic el display apparatus and manufacture method thereof
JPWO2006106826A1 (ja) 有機el表示装置、有機トランジスタ、これらの製造方法
JP4529571B2 (ja) 電界効果トランジスタ
Dai et al. High-performance organic nano-floating-gate memory devices based on graphite nanocrystals as charge-trapping elements and high-k Ta 2 O 5 as a controlled gate dielectric
JP4708476B2 (ja) 有機エレクトロルミネセンス表示パネル及びその製造方法
TWI345326B (en) Organic thin film transistor device and manufacturing method therefor
JP2007273874A (ja) 有機半導体装置及びその製造方法
US20070194312A1 (en) Subpixel
JP2005223049A (ja) 半導体装置、半導体装置の製造方法、および表示装置
JP4506228B2 (ja) 有機電界効果トランジスタ、表示素子及び電子ペーパー
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
WO2010146645A1 (ja) 半導体装置および半導体装置の製造方法
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법
WO2010146692A1 (ja) 半導体装置および半導体装置の製造方法
WO2009147746A1 (ja) 有機トランジスタ及びその製造方法
KR100911380B1 (ko) 탄소 나노튜브를 이용한 메모리 소자 및 그 제조 방법
JP2008198804A (ja) 有機強誘電体メモリの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20090820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5039126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees