JP5031455B2

JP5031455B2 - 記録ヘッド用素子基板、記録ヘッド及び該記録ヘッドを用いた記録装置

Info

Publication number: JP5031455B2
Application number: JP2007165229A
Authority: JP
Inventors: 將貴櫻井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-06-23
Filing date: 2007-06-22
Publication date: 2012-09-19
Anticipated expiration: 2027-06-22
Also published as: JP2008023990A

Description

本発明はデータを受け取って記録素子で記録を行う記録ヘッドおよびその記録ヘッドに用いられる記録ヘッド用素子基板に関する。特にインクを吐出するために必要な熱エネルギを発生する電気熱変換素子とそれを駆動するための駆動回路を同一の素子基板上に形成したインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。

一般に、インクジェット方式の記録装置に搭載される記録ヘッドの吐出エネルギー発生素子としての電気熱変換素子（ヒータ）とその駆動回路は、例えば特許文献１に示されているように半導体プロセス技術を用いて同一基板上に形成されている。

最近のインクジェット方式の記録装置では、記録品位や記録速度の向上などを目的として、多色、多列のノズルをヘッドに設ける傾向がある。

このような例として、テキストなどの記録を目的とした黒インク吐出用の素子基板と、写真や図表の記録を目的としたカラーインク吐出用の素子基板とを一つの記録装置に搭載する構成などが普及している。

また、他の例として、記録画像の色空間の拡張や階調性の向上を目的とした６色や８色といった多色記録を実現する記録装置が普及している。

これら最近の記録装置の特徴としては、複数のノズル列を有する記録ヘッドを搭載することで記録品位や記録速度などの高性能化を進めていることが挙げられる。
特開平５−１８５５９４号公報

図１はこの種のインクジェット記録ヘッド用の半導体基板（素子基板）１００の回路ブロックとインク供給口のレイアウトを模式的に示す図である。図１の半導体基板は、インクを供給するためのインク供給口１０１を６個形成した列を示すものである。

これらのインク供給口からそれぞれの吐出口列にインクが供給され、記録速度の高速化や多色化による色空間の拡張、階調性の向上などが達成される。

ここでは便宜上、ヒータ列とヒータを駆動するための駆動回路で構成される回路ブロック１０５内の構成をインク供給口１０１の左側の１つについてのみ図示している。他の５個のインク供給口に対応する回路ブロック内の構成は省略している。駆動回路ブロック１０５内には、複数のヒータを列状に配置したヒータ列１０２がインク供給口１０１を挟んで対向する位置にインク供給口に沿って設けられている。またヒータ列内の個々のヒータを選択的に駆動するための駆動回路１０３がヒータ列に対応して配置されている。これらのヒータ列１０２と駆動回路１０３とで一組の列回路１０６を構成している。これらのヒータや回路ブロックへの電源や信号の印加を行うパッド１０４が半導体基板の端部に配置されている。

図２に図１の駆動回路１０３の回路構成と信号の流れを模式的に示す。

入力端子としてのパッド１０４を介して各ヒータを時間的に分けて駆動するためのデータである時分割データや画像データなどを含んだ信号が、入力回路２０２を介して駆動回路を構成するブロック選択回路２０４や時分割選択回路２０５へと供給される。ここで示した例では、入力されるデータはシリアルデータ形式であり、そのシリアルデータ形式のデータをブロック選択回路や時分割選択回路内のシフトレジスタでパラレル変換している。パラレル変換された画像データは、ラッチを介して複数配置されたヒータ駆動ブロック２０６へ信号線を介して供給される。

このブロック選択回路はこの画像データに基づいてヒータ駆動ブロック１〜８（２０６）を駆動可能とするか否か（有効・無効）を選択する機能を持つ。ここではヒータ駆動ブロックを８個配置している。またデータの一部は、隣接配置された時分割選択回路内のシフトレジスタに供給される。時分割駆動回路内のデコーダは、シフトレジスタからの信号を受けヒータ駆動ブロック内で駆動可能なヒータを時間的に順次切替える時分割選択信号を出力する機能を持つ。

ブロック選択回路２０４と時分割選択回路２０５とで選択信号出力回路２０３を構成しており、それぞれの出力信号で駆動すべきヒータを選択する。またヒータ駆動ブロック１〜８はヒータ駆動ブロックアレイ２０６を構成している。

図３にヒータ駆動ブロック内の回路図およびヒータ列３０６を示す。

ヒータ駆動ブロック２０６は、ヒータに対応して配置されるヒータ駆動ＭＯＳトランジスタ３０５、レベル変換回路３０４、ヒータ選択回路（ＡＮＤゲート）３０７で構成されている。ここでヒータ駆動ＭＯＳトランジスタ３０５はヒータに電流を通電するかどうかのスイッチとしての機能を果たす（スイッチングトランジスタ）。ブロック選択信号３０２及び時分割信号３０３はヒータ選択回路であるＡＮＤゲートへ３０７へと入力され、これら２つの信号が共にアクティブとなった場合にそのＡＮＤゲートの出力がアクティブとなる。

ブロック選択信号３０５は図２におけるブロック選択回路２０４から、時分割信号３０３は時分割選択回路２０５からの出力信号である。

ＡＮＤゲート３０７の出力信号は、レベル変換回路３０４によりその信号の電圧振幅を、入力回路からヒータ選択回路３０７までで使用される駆動電圧（第１電源電圧）よりも高い電源電圧（第２電源電圧）に変換する（レベル変換）。レベル変換された信号は、スイッチングトランジスタ３０５のゲートに印加される。そして、ゲートに電圧が印加されたスイッチングトランジスタに接続されたヒータ３０６に電流がヒータ電源配線３０１の＋から−へ向けて流れ、ヒータが駆動することになる。

第１電源電圧から第２電圧にレベル変換を行うのは、スイッチングトランジスタ３０５のゲートに印加する電圧を高くすることで、そのオン抵抗を低下させ、高い効率でヒータに電流を流すことを可能とするためである。

図４に画像データの供給を受けるブロック選択回路２０４とヒータを所定時間単位で分割（時分割）して駆動するための時分選択回路２０５との電気的な接続関係を示す回路ブロック図を示す。

また図５に画像データを転送するときのタイミングチャートを示す。

なお、ここではヒータ列あたり１２８個のヒータを有し、同時に８個のヒータを駆動することが可能な１６時分割駆動のヒータ駆動ブロックが８個配置された場合の例を示している。

ヒータ駆動ブロックのオン・オフを行うための画像データをブロックの数である８個（ｂｉｔ）分ヘッド外部からブロック選択回路は受取る必要がある。この画像データをブロック選択回路２０４を構成する８個の１ｂｉｔＳ／Ｒ４０１と８個の１ｂｉｔラッチ回路４０２で受取る。また時分割選択回路は、画像データとシリアルに転送される時分割データを受取る回路であり、４個の１ｂｉｔＳ／Ｒ４０１と４個の１ｂｉｔラッチ回路４０２の組み合わせで構成されている。これらのシフトレジスタを直列に接続し、クロック信号Ｃｌｏｃｋ、データ信号Ｄａｔａ、ラッチ（Ｌａｔｃｈ）信号を印加して画像を順次転送しシリアル信号をパラレル変換するよう回路構成がなされている。パラレル変換された画像データはブロック選択回路を構成する８個のラッチ回路４０２から出力され８個のヒータ駆動ブロック２０５へと個別に供給される。一方、時分割選択回路２０５の１ｂｉｔラッチ回路からの４つの出力信号はデコーダ４０３へと入力される。ここでデコーダ４０３は４入力１６出力のデコーダであり、入力されたデータに応じて１６ビット出力のうち任意の１ビットを選択するものである。この選択された時分割信号３０３は、各ヒータ駆動ブロック１〜８に共通に供給されている。

図５のタイミングチャートはこのうちの１時分割分のデータを転送する時の例を示している。

データはクロック信号の立ち上がりエッジに同期してブロック選択回路２０４の８ｂｉｔと時分割選択回路２０５の４ｂｉｔの合計１２ｂｉｔのＳ／Ｒへ順次転送される。

このデータはＬａｔｃｈ信号がＨｉからＬｏｗに遷移したところでそれぞれＳ／Ｒ１ｂｉｔごとに対応して設けられているラッチ回路４０２にデータを送り、Ｌａｔｃｈ信号がＬｏｗからＨｉとなった状態で読み込んだ画像データは保持される。なお、ここではラッチ回路４０２はＬｏｗアクティブとしている。

先述のとおり、最近の記録装置では、記録品位や記録速度の向上などを目的として、複数色に対応した複数列の記録素子をヘッドに設ける傾向がある。

複数列の記録素子を有するヘッドに対しては、その記録素子数の列分のデータ（画像データと時分割駆動データ）をそれぞれ入力していた。これらのデータはプリンタ本体から与えられることとなる。記録ヘッドにはプリンタ本体からデータを受け取るための記録素子列数分のデータ入力パッドが必要となる。インク供給口を６個有し１２列の吐出口列を有するような図１に示した構成においてはデータ転送のためにデータ入力パッド（データ入力端子）を１２個ヘッドに設ける構成が一般的である。

図６にインクジェットヘッドの各列回路１０６と入力されるデータ信号、クロック信号、ラッチ信号の関係を模式的に示す。

６個のインク供給口１０１をそれぞれ挟んで対向するように列回路が１２個配置されている。これら列回路は図に示したような選択信号出力回路（シフトレジスタ及びデコーダ）とヒータ駆動ブロックアレイとから構成されるものである。

パッドに印加される信号は、入力回路を経由し各列へと供給される。ラッチ信号及びクロック信号はそれぞれの各列回路に共通に信号が印加される。クロックによって画像データ信号が各列回路に個別のパッドを介してブロック選択回路を構成するシフトレジスタに入力回路を介して入力される。それぞれの列回路では同じクロック信号のタイミングに同期して個別のデータ信号を印加し列ごとに任意のヒータを選択駆動する構成となっている。

特にインクジェット記録ヘッドにおいては回路を形成した基板にインク供給口する必要があるため、ヒータとその周辺回路の配置がインク供給口により制限される。インク供給口は基板表面から裏面まで至る貫通口を基板に形成したものであるため、このインク供給口の位置には回路や配線を形成することができない。そのため列回路はインク供給口にはさまれた領域に配置することとなり、列間の回路を電気的に独立させる構成となっている。

そのため各列ごとに任意のヒータを選択駆動するための信号であるデータは個別に印加する構成となり、列数の増加に伴い装置本体からヘッドに供給するデータ信号線数が増加することになる。

このデータ信号線数の増加は信号を生成するためのプリンタ本体コストの上昇、ヘッドやキャリッジ大型化などの弊害を招くこととになる。

上記の目的を達成するための本発明によるインクジェット記録ヘッドは以下の構成を備える。すなわち、本発明における記録ヘッドは、記録を行うための記録素子の群と、この列の記録素子を駆動するための駆動回路とが複数組設けられた記録ヘッドである。そして、このヘッドは記録素子の駆動を行うためのデータを入力する入力端子と、この入力端子に入力された前記データを複数の記録素子の群に対応した複数の駆動回路列に対して共通に供給する配線とを有している。そして、さらに駆動回路のそれぞれは、供給された画像データを受け取るべきか否かを識別する識別回路とを有する。

本発明の実施例によれば駆動回路にデータを識別する回路を設けることで、どの群に対するデータが転送されてきたのかを判別可能な構成とすることができる。

このことにより、例えばインクジェット記録ヘッドの場合のように回路配置が制限され回路の共通化が困難である場合でも、回路の共通化を図ることができる。

以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。

なお、説明に用いる「素子基板」とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた基体を示すものである。

「素子基板上」とは、単に素子基板の表面上を指し示すだけでなく、素子基板の表面上、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み」とは、別体の各素子を単に基体上に配置することを示すものではなく、各素子を半導体回路の製造工程等によって素子基板上に一体的に形成、製造することを示すものである。

「記録素子」とは、インクジェット記録方式の場合ではインクを吐出するための吐出エネルギーを発生する吐出エネルギー発生素子と吐出口や流路などを含む構成である。昇華型などのサーマル記録方式の場合にはヒータ自体が記録素子に相当する。

＜第１の実施例＞
図７は素子基板に設けられたインク供給口と、素子基板に作り込まれた第１の実施例の回路を説明するための回路ブロック図と、電気信号の流れを模式的に示す図である。

ここでは列回路に対してのデータ、クロック信号、ラッチ信号の供給経路について模式的に示している。

実体配置として６個のインク供給口１０７をそれぞれ挟んで列回路７０６が１２個配置されている。これら列回路は図１で示したような駆動回路１０３（シフトレジスタやデコーダなど）とヒータ列１０２と、さらに後述する識別回路で構成されるものである。

なお、本実施例ではインク供給口の形状からヒータや駆動回路が列状に配置されている場合を例として説明する。しかしこれに限らず、インク供給口の形状や素子基板上での回路配置を行う上で制限を生じさせる構成などによって、駆動回路が複数の群をなしていれば良く、列状の群でなくても本発明は適用可能である。

パッドに印加される信号は、バッファなどの入力回路を経由し配線を介して各列へ供給される。ラッチ信号やクロック信号はそれぞれの列回路に同じ信号が印加される。つまりラッチ信号線は複数の列回路のラッチに共通に接続されており、クロック信号も複数の列回路のシフトレジスタに共通に接続されている。本実施例においては画像データもクロック、ラッチなどの信号と同様に複数の列回路のシフトレジスタに共通に、１つのパッド及び入力回路から与えられる。

図８は本実施例における１つの列回路７０６内の駆動回路の具体的な構成を示すもので、シフトレジスタ４０１、デコーダ４０２、識別回路２１０を有し、これらの電気的な接続関係を示す回路ブロック図である。なお、図８の回路構成から記録素子を構成するヒータまでの構成は図３で説明した構成と同様の回路が適用できここでは説明は省略する。シフトレジスタ、時分割用デコーダは図４で説明した機能と同様の機能を有している。識別回路２１０は後述するようにデコーダ８０１を有する構成であり、デコーダからは１つの信号だけが出力されるように構成されておりこの信号が識別信号となる。

図９は図８の回路に対してデータを転送するときのタイミングチャートを１回の時分割分抜き出したものである。

図８の回路はノズル列ごとに配置されることになる。従来構成では、クロック信号（Ｃｌｏｃｋ）、ラッチ信号（Ｌａｔｃｈ）は全１２列に共通に印加される。一方、データ（Ｄａｔａ）は各列個別に印加される構成となっていた（図６）。それに対し本実施例（図７、図８）においては、データ、クロック信号、ラッチ信号の各信号を全１２列に共通に印加する構成となっている。

なお、ここでは図２のブロック単位と同様に、列あたり１２８個のヒータを有し、同時に８個のヒータを駆動することが可能な１６時分割駆動のヒータ駆動ブロックが８個配置した場合の例を示している。

ヒータ駆動ブロックのオン・オフを行うための画像データをブロックの数である８個（ｂｉｔ）分ヘッド外部からブロック選択回路が受取る。この画像データをブロック選択回路２０４を構成する８個の１ｂｉｔＳ／Ｒ４０１と８個の１ｂｉｔＬａｔｃｈ回路４０２で受取る。

また１ブロック内の複数のヒータを複数の異なるタイミングに分けて選択して駆動するための時分割選択回路は、画像データとシリアルに転送される時分割データを受取る回路である。そして４個の１ｂｉｔＳ／Ｒ４０１と４個の１ｂｉｔＬａｔｃｈ回路４０２の組み合わせで構成されている。これらのシフトレジスタを直列に接続し、クロック信号、データ信号、ラッチ信号を印加して画像を順次転送しシリアル信号をパラレル変換するよう構成されている。パラレル変換されたブロック選択信号はブロック選択回路を構成する８個のＬａｔｃｈ４０２から出力され８個のヒータ駆動ブロック２０５（図２参照）へと個別に供給される。一方時分割選択回路２０５の１ｂｉｔＬａｔｃｈからの４つの出力信号（時分割信号）はデコーダ４０３へと入力される。ここでデコーダ４０２は４入力１６出力のデコーダであり、入力されたデータに応じて１６ビット出力のうち任意の１ビットを選択するものである。この時分割信号３０３は、各ヒータ駆動ブロック１〜８に共通に供給されている。

以上の通りデータの中で画像データと時分割データに基づく構成については図２〜図４で説明した構成と同様であるが、本発明の特徴としてはさらに識別回路２１０を有している。そしてブロック選択信号、時分割選択信号の他に識別データに基づく識別信号を出力することを特徴としている。

本実施例では４ビットの識別データが時分割データ及び画像データより先に装置本体から転送される場合の回路構成を示している。しかしこれに限らず、時分割データ及び画像データより後に識別データを受け取る回路構成であっても良い。

４ビットの識別データは本体から受取る画像データや時分割データなどが１２列回路のどの列回路に対するデータであるかを示すデータである。この４ビットの識別データはヘッド外部から４ビットのシフトレジスタに入力されラッチ信号のタイミングでラッチ４０２に保持される。デコーダ８０１はラッチされた識別データを受取り識別信号を出力する。

識別データを読み込み出力を行う本実施例の識別回路２１０は、１２列の列回路のそれぞれで異なった構成となっており、特定の識別データが入力された場合にだけ信号が出力されるようになっている。例えば識別回路を構成するデコーダ８０１では、４ビット入力によって本来１６ビットの出力が可能であるが、この１６ビットの内で１ビットだけが配線が接続されており、外部に信号が出力できるような構成になっている。

特定の列に対応した４ビットの識別データが送られてきた場合、ラッチ信号に同期して特定の識別回路のデコーダからの出力が真となる。

識別回路のデコーダの出力（識別信号）とラッチ信号との論理積が識別回路２１０の出力信号としてブロック選択回路、時分割選択回路の各ラッチ回路に供給される。

本実施例では、識別回路の出力信号が真のときに出力信号がブロック選択回路や時分割選択回路のラッチのラッチ信号として各ラッチ回路に供給されることとなる。また識別回路のデコーダの出力が偽のときにはブロック選択回路や時分割選択回路内のラッチにはデータは保持されないことになる。

なお、ここでラッチ信号は負論理であり、デコーダの出力は正論理となっている。

本実施例では、この動作を１２回繰り返すことで、各列回路に対応したデータ入力端子を共通しすべての列回路に対してデータの転送を行うことが可能となる。

ここで画像データの転送は、各列分のデータを順次行う必要があるため画像データの転送速度を向上する必要が生じる場合がある。このようなときには低振幅の差動信号などによる高速データ転送を用いることが望ましい。

以上のように、識別データにより、供給されたデータが各列の回路で受け取るべきデータであるか否かを識別することにより、各列は電気的に独立してデータを受け取ることが可能となり、また信号数の削減を達成することができる。

またさらに、別実施例としては、同じデータを複数列で受け取ることができる回路構成にすることも可能である。

すなわち、前述の識別回路は任意の１列ずつでデータを受け取り可能な信号を出力するものとしていたものを、複数列で同じデータを受け取り可能にするものである。識別データが送られてきた場合、該当する複数の列の識別回路から真の信号が出力され、転送された同じデータが異なる列のラッチに供給されるものである。

たとえば画像の高濃度部を記録するような場合、複数の列のノズルから同じ画像データを用いて同時にインク吐出を行わせることがある。このとき画像データをそれぞれの列に個別に入力するのではなく、識別回路に複数列に対応した情報を付加することで一度のデータ転送で複数列へのデータ転送を達成することができる。

このような複数の列に対応する識別情報として、隣り合う２列を選択するコード、すべての列を選択するコードなどを用いることができる。このように複数列に対応する識別情報によって複数列同時にデータを入力するように設定することにより画像データの効率的な転送が可能となる。

＜第２の実施例＞
図１０は本発明第２の実施例を説明するための回路ブロック図と電気信号の流れを模式的に示す図である。

本実施例においては、第１の実施例において１２列分のデータを１つのデータ端子から入力する構成としていたものを、インク供給口を挟んだ左列と右列ごとにＤａｔａ１、Ｄａｔａ２と別々の２つのデータに分けている構成をとっている。第一の実施例においては１２列分のデータを転送するために図に示したタイミングチャートのデータ転送を１２回繰り返す必要があったが、この転送を２系統のデータ端子を用いて行うために６回の繰り返しとなる。データ信号線数は２本に増加するがデータ信号線が１本の場合に比べて低速なデータ転送でデータを転送することができる。

＜第３の実施例＞
図１１は本実施例における任意の１列に対応したシフトレジスタとデコーダの電気的な接続関係を示す回路ブロック図である。

本実施例では、１列のノズル列の中に２つのサイズの液滴を吐出することが可能な記録素子が混在している構成となっている。

なお、各回路構成において「ａ」が付された符号は大液滴用回路の構成であり、「ｂ」が付された符号は小液適用回路の構成である。なお、各符号の数値が同じ構成は特記しない限り同様な構成を示している。

ここで記録素子は交互に大液滴と小液滴を吐出できるように配置されており、大液滴用の記録素子のヒータを駆動するための大液滴用回路１１０１ａと小液滴用の記録素子タを駆動するための小液滴用回路１１０１ｂが１列の記録素子列に対応して配置されている。

大液滴用回路１１０１ａと小液滴用回路１１０１ｂの内部構成は同じものであるが、識別回路２１０ａと２１０ｂについては対応する識別情報が異なる。

またそれぞれの大液滴用回路１１０１ａと小液滴用回路１１０１ｂには同じＤａｔａ、Ｃｌｏｃｋ、Ｌａｔｃｈ信号が印加されるものである。

これらの２系統の列回路にはそれぞれ別々の識別回路（２１０ａ、２１０ｂ）が割り当てられているため、それぞれ所望の識別データを入力することで異なる液滴サイズに対応したラッチへ時分割選択データ、ブロック選択データを転送することができる。

ここで異なる液滴サイズが吐出できる構成をとっているのは、高速化と高画質化とを両立するためである。高速化を達成するには大きなインク液滴で画像形成を少ないインク吐出回数により達成する必要がある。一方、階調や精細度などを向上するためには、より小さい液滴のインクにより画像を形成する必要がある。これらの両立のために大小異なるインク液滴サイズ用の吐出口を備える記録素子を有しているものである。

本構成をとることで、大液滴、小液滴それぞれのデータを１つの入力端子から行うことが可能となる。

ここで通常の記録を行う場合、本実施例に示す構成においては大液滴用のデータと小液滴用のデータをそれぞれ転送し、各々の吐出口からのインク吐出を同時ないし別々のタイミングで行うこととなる。

また高速記録モードにおいては大液滴のみを使用する、または大液滴の使用頻度を増加させることで短時間での画像記録を実現する。また高画質モードにおいては小液滴のみを使用する、または小液滴の使用頻度を増加させることで階調性や精細度などを向上させる。

本実施例の特徴的な点としては、必要なデータ転送を効率よく行うことが可能となる点である。大液滴のみを用いた高速記録モードにおいては、大液滴のみのデータ転送すればよく、高画質モードにおいては必要に応じて大液滴用、小液滴用のどちらか一方ないし両方のデータを形成画像に応じて入力すればよい。

本実施例の構成により、パッド数の増加を抑制しつつ、任意の液滴サイズに対応したデータ転送を効率よく行うことが可能となる。

＜その他の実施例＞
以下に図１２を用いて本発明を適用した記録ヘッドの概略構成を説明する。図１２は３色のカラーインクを吐出する記録ヘッドの立体的な構造を示す斜視図である。

記録ヘッドには、シアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）のインクをそれぞれ供給するインク供給口２Ｃ、２Ｍ、２Ｙがある。

インク流路３０１Ｃ、３０１Ｍ、３０１Ｙが電気熱変換体（ヒータ）１２１に対応して設けられており、これらのインク流路を経てＣインク、Ｍインク、Ｙインクは夫々、素子基板上に設けられた電気熱変換体（ヒータ）１２１まで導かれる。そして、電気熱変換体（ヒータ）１２１が駆動されると、インクが沸騰し、生じた泡によって吐出口３０２Ｃ、３０２Ｍ、３０２Ｙからインク液滴９００Ｃ、９００Ｍ、９００Ｙが吐出される。

なお、図１２において、100は電気熱変換体や上述の駆動回路やパッドが形成された素子基板である。

また、熱を用いるインクジェットヘッドの場合には電気熱変換体（ヒータ）及び吐出口や流路をまとめて記録素子という。

図１２では３つのインク供給口を有するカラータイプの記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図３に示す構成の３分の１である。即ち、インク供給口は１つであり、配置する記録素子数が同じであれば素子基板の規模も約３分の１程度となる。

次に、このような記録ヘッドを搭載して記録を行う記録装置の概略構成について説明する。

＜インクジェット記録装置の説明＞
図１３は本発明の代表的な実施例であるインクジェット記録装置ＩＪＲＡの概観図である。キャリッジＨＣは、リードスクリュー５００４の螺旋溝５００５に対して係合するピン（不図示）を有し、リードスクリュー５００４の回転に伴って、ガイドレール５００３に支持されて矢印ａ，ｂ方向に往復移動される。このキャリッジＨＣには、インクジェットカートリッジＩＪＣが搭載されている。インクジェットカートリッジＩＪＣは、インクジェット記録ヘッドＩＪＨ（以下、記録ヘッドという）及び記録用のインクを貯蔵するインクタンクＩＴを具備する。

インクジェットカートリッジＩＪＣは記録ヘッドＩＪＨとインクタンクＩＴとを一体化した構成となっている。プラテン５０００は不図示の搬送モータにより回転し記録紙Ｐを搬送する。

図１４は記録装置の制御回路の構成を示すブロック図である。図１４において、１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録ヘッドに供給される記録データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する記録データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。

さらに、１７０９は記録紙Ｐを搬送するための搬送モータ（図１３では不図示）、１７０６は搬送モータ１７０９を駆動するためのモータドライバである。１７０７はキャリッジモータ１７１０を駆動するためのモータドライバ、１７０５は記録ヘッドＩＪＨを駆動するためのヘッドドライバである。このヘッドドライバは画像データや時分割データや識別データなどもヘッドに対して出力する。

上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、キャリッジＨＣに送られた記録データに従って記録ヘッドＩＪＨが駆動され、記録紙Ｐ上への画像記録が行われる。

なお上述した各実施例においては、記録素子を構成する吐出エネルギー発生素子として電気熱変換体（ヒータ）を用いたインクジェット記録ヘッドを例にして説明した。しかし、本発明は吐出エネルギー発生素子としてピエゾ素子を用いたインクジェット記録ヘッドや昇華型などに利用可能なサーマルヘッドなどでも適用可能である。

ただし、上述のインク供給口を有するインクジェット記録ヘッドの場合には、インク供給口によって回路構成が分断される点でヒータ列は駆動回路を各列単位で設ける必要があるため、本発明の構成を適用する効果が大きい。

素子基板の回路ブロックとインク供給口の配置を模式的に示す図。駆動回路１０３の回路構成と信号の流れを模式的に示す図。ヒータ駆動ブロック内の回路を説明するための図。ブロック選択回路２０４と時分割選択回路２０５との電気的な接続関係を示す回路ブロック図。１時分割分の画像データを転送する場合のタイミングチャート。各列回路と入力されるデータ、クロック信号、ラッチ信号の関係を模式的に示す図。回路ブロック図と電気信号の流れを模式的に示す図。シフトレジスタとデコーダの電気的な接続関係を示す回路ブロック図。図８における画像データ信号を転送するときの１時分割分のタイミングチャートである。回路ブロック図と電気信号の流れを模式的に示す図。任意の１列に対応したシフトレジスタとデコーダの電気的な接続関係を示す回路図。３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図。本発明に適用可能な記録装置の概略構成図。記録装置の制御構成を示すブロック図。

符号の説明

１０１インク供給口
１０２ヒータ列
１０３駆動回路
１０４入力端子
２０１識別回路

Claims

記録を行うための複数のヒータで構成された群と、この群に対応しヒータを駆動するための画像データを受取るシフトレジスタとラッチとの組が複数設けられた記録ヘッドであって、
前記画像データを入力するための入力端子と、
この入力端子に入力された前記画像データを複数のヒータの群に対応した複数のシフトレジスタに対して共通に供給する配線と、
前記複数のシフトレジスタのそれぞれに対応して設けられ、供給された前記画像データを対応した前記シフトレジスタで受け取るか否かを識別する識別回路とを有することを特徴とする記録ヘッド。
前記識別回路はデコーダで構成されている請求項１に記載の記録ヘッド。
記録を行うための記録素子の群と、この群の記録素子を駆動するための駆動回路とが複数組設けられた記録ヘッドであって、
前記記録素子の駆動を行うためのデータを入力する入力端子と、
この入力端子に入力された前記データを複数の記録素子の群に対応した複数の駆動回路に対して共通に供給する配線と、
前記複数の駆動回路のそれぞれは、供給されたデータを受け取るか否かを識別する識別回路を有することを特徴とする記録ヘッド。
前記記録素子はインクを吐出させるための吐出エネルギー発生素子と吐出エネルギー発生素子に対応して設けられた吐出口を有しており、前記吐出エネルギー発生素子の列と駆動回路の組がインクを供給するためのインク供給口を挟んで素子基板上に配置されている請求項３に記載の記録ヘッド。
前記駆動回路は、前記配線を介してデータの供給を受けるシフトレジスタと、シフトレジスタに供給されたデータを受け取って保持するラッチ回路とを有し、前記識別回路の出力信号に応じて前記ラッチ回路でデータを受け取る請求項３に記載の記録ヘッド。
前記識別回路の出力信号と、データを保持するタイミングを示すラッチ信号とに応じて前記ラッチ回路でデータを受け取る請求項５に記載の記録ヘッド。
前記入力端子には少なくとも画像データを含む前記データと、さらにこの画像データがどの群に対するデータであるかを示す識別データが入力される請求項３に記載の記録ヘッド。
複数設けられた前記インク供給口に対応して前記吐出エネルギー発生素子の列と駆動回路の組も複数設けられており、インク供給口を挟んだ右列の複数と左列との複数でそれぞれ前記入力端子と前記配線が異なる系統になっている請求項２に記載の記録ヘッド。
前記駆動回路は画像データと時分割データと識別データを受取るシフトレジスタとラッチをそれぞれ有しており、前記識別回路は前記識別データを受取ったシフトレジスタとラッチからの出力に応じてシフトレジスタに入力された画像データと時分割データとをラッチするか否かの信号を出力する回路である請求項３に記載の記録ヘッド。
前記入力端子と前記配線を異なる量のインクを吐出するための前記駆動回路毎に複数系統持つ請求項４に記載の記録ヘッド。
前記識別回路は、他のいずれの群の識別回路とも異なる識別を行う回路である請求項３に記載の記録ヘッド。
前記識別回路は、他の少なくとも一つの識別回路と同じ識別を行う回路を有する請求項３に記載の記録ヘッド。
記録を行うための記録素子の群と、この群の記録素子を駆動するための駆動回路との複数組と、前記記録素子の駆動を行うためのデータを入力する入力端子と、
この入力端子に入力された前記データを複数の記録素子の群に対応した複数の駆動回路に対して共通に供給する配線と、前記複数の駆動回路のそれぞれは、供給されたデータを受け取るか否かを識別する識別回路とを有する記録ヘッドと、
この記録ヘッドの前記入力端子に対して、画像データ及び前記識別回路が識別するための識別データを出力する制御回路とを有することを特徴とする記録装置。
記録を行うための記録素子の群と、この群の記録素子を駆動するための駆動回路とが複数組設けられた素子基板であって、
前記記録素子の駆動を行うためのデータを入力する入力端子と、
この入力端子に入力された前記データを複数の記録素子の群に対応した複数の駆動回路に対して共通に供給する配線と、
前記複数の駆動回路のそれぞれは、供給されたデータを受け取るか否かを識別する識別回路とを有することを特徴とする記録装置。