[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5030992B2 - サンドブラスト処理された裏面を有するsoi基板の製造方法 - Google Patents

サンドブラスト処理された裏面を有するsoi基板の製造方法 Download PDF

Info

Publication number
JP5030992B2
JP5030992B2 JP2009110790A JP2009110790A JP5030992B2 JP 5030992 B2 JP5030992 B2 JP 5030992B2 JP 2009110790 A JP2009110790 A JP 2009110790A JP 2009110790 A JP2009110790 A JP 2009110790A JP 5030992 B2 JP5030992 B2 JP 5030992B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
back surface
soi substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009110790A
Other languages
English (en)
Other versions
JP2010262984A (ja
Inventor
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009110790A priority Critical patent/JP5030992B2/ja
Priority to US12/766,985 priority patent/US8288251B2/en
Priority to KR1020100039832A priority patent/KR101672547B1/ko
Priority to EP10161579.7A priority patent/EP2246878B1/en
Publication of JP2010262984A publication Critical patent/JP2010262984A/ja
Application granted granted Critical
Publication of JP5030992B2 publication Critical patent/JP5030992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、粗面化された裏面を有するSOI(Silicon On Insulator)基板、より具体的にはサンドブラスト処理された裏面を有するSOI基板の製造方法に関する。
SOQ(Silicon On Quartz)基板やSOG(Silicon On Glass)基板等を作製する方法としては、SOITEC(Smart Cut)法やSiGen法と呼ばれる方法が用いられる。
SOITEC法は、貼り合せ面側に水素イオンを注入したシリコン基板(ドナー基板)と、石英基板やガラス基板等の絶縁性基板(ハンドリング基板)とを貼り合わせ、400℃以上(例えば500℃)の熱処理を施して、注入水素イオンの濃度が最も高い領域からシリコン薄膜を熱剥離させてSOI基板を得る方法である(例えば、特許文献1や非特許文献1)。この方法は、水素イオンの注入で形成された「マイクロキャビティ」と呼ばれる高密度の「気泡」を加熱により「成長」させ、この「気泡成長」を利用してシリコン薄膜を剥離するというメカニズムを基礎としている。
また、SiGen法は、貼り合せ面側に水素イオンを注入したシリコン基板(ドナー基板)と、石英基板やガラス基板等の絶縁性基板(ハンドリング基板)とを貼り合わせる前に、これらの基板の貼り合せ面の双方もしくは一方の表面をプラズマ処理し、表面が活性化された状態で両基板を貼り合わせ、低温(例えば、100〜300℃)で熱処理を施して接合強度を高めた後に、常温で機械的に剥離してSOI基板を得る方法である(例えば、特許文献2〜4)。
これら2つの方法の相違点は、主としてシリコン薄膜の剥離プロセスにあり、SOITEC法はシリコン薄膜の剥離のために高温での処理を必要とするが、SiGen法は常温での剥離が可能である。
シリコン薄膜の剥離に高温を要するSOITEC法は、ハンドル基板がシリコンとは異なる材料の基板である場合、熱膨張率等の熱的諸特性の相違に起因して、割れや局所的なクラック等のダメージが生じ易くなる。
一方、低温剥離が可能なSiGen法は、熱的諸特性の相違に起因した割れや局所的クラックは生じ難いものの、機械的にシリコン薄膜を剥離するため、剥離工程中にハンドル基板との接着面が剥がれたり、剥離痕が生じたり或いはシリコン薄膜に機械的なダメージが導入され易い。
これらの熱的剥離又は機械的剥離によるダメージは表層に近いほど激しいことが知られている(非特許文献2)。
また、ガラス、石英等のSiOベースの基板や部品、サファイアベースの基板や部品等の曇り処理(フロスト処理)をする際に、サンドブラスト法が用いられることが知られている。これは、アルミナやシリカの微粉を荒らしたい面に吹き付ける方法であり、様々な用途に広く用いられている。
特許第3048201号公報 米国特許第6263941号明細書 米国特許第6513564号明細書 米国特許第6582999号明細書
A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106). 大見忠弘ら著「SOIの科学」第二章・第二節・第二項、リアライズ理工センター社、2000年
この技術をシリコン薄膜がハンドル基板に積層されたSOI(silicon on insulator)基板に応用することが可能である。特に単結晶シリコン薄膜を積層したSOQ(Silicon On Quartz)基板やSOG(Silicon On Glass)基板、SOS(Silicon On Sapphire)基板などは、通常のシリコンウェーハと同じようなCMOSプロセスに投入されるため、ロボット・自動搬送の滑り止め、または搬送センサー対応の意味からも裏面を故意に荒らすことは特に重要である。
電子材料・デバイス分野において、サンドブラスト法を用いて曇り処理や滑り止め等を行う場合を検討する。
サンドブラスト法では、微粉がシリコン層を傷つけないようにシリコン側を保護する必要がある。最も簡単な方法は、半導体工程に広く用いられている保護テープ(例えば、バックグラインド用、ダイシング用)をシリコン側に貼ることであり、サンドブラスト処理後に、テープを剥がし、シリコン面を研磨・洗浄するという方法が考えられる。テープを貼るために、シリコン表面には多少の異物や有機物、微小なキズが入るために、手順としては、テープ貼り工程、サンドブラスト工程、テープ剥がし工程、研磨・洗浄工程が合理的と考えられる。例えば、SiGen法やSOITEC法を用いてSOQ、SOGを作製する際は、図4に示すように、剥離による薄膜転写工程の後、テープ貼り工程、サンドブラスト工程、テープ剥がし工程、研磨・洗浄工程の手順が適当と思われる。
しかし、本発明者らは、保護テープを用いる方法では保護テープを剥がす際に表面のダメージ部や欠陥部分がテープとともに剥がれ、もしくは欠陥が拡大することを見出した。剥離後のシリコン薄膜の表面がアモルファスとなっており、また微小なクラックが導入されていることから、取り扱いが非常に難しいことが問題となっている。したがって、本発明は、SOI基板の裏面にサンドブラスト処理を施しても、表面のシリコン層の欠陥が少ない、粗面化された裏面を有するSOI基板の製造方法を提供する。
本発明者らは、SiGen法及びSOITEC法に代表される方法で作製したSOI基板を用意し、その剥離後のシリコン薄膜の表面を観察した。これらの方法では、転写膜の厚さはシリコン基板に打ち込まれる水素イオンの深さで規定される。剥離直後のシリコン薄膜の表層にはアモルファス及び/又は微小なダメージが残存しており、その深さは100〜200nm以上に及ぶことが断面TEM観察による判明した。
図5は、後述する製造方法によって得られた剥離直後のSOQ基板の断面TEM写真を示す。SOQ基板5は、絶縁性基板(石英基板)1とシリコン薄膜2からなり、シリコン薄膜2は、絶縁性基板と接する面から順に単結晶部2a、ダメージが部分的に残存する2b、ダメージ部2c、剥離面2dを有する。図5は、約150nmのダメージ層を示す。
本発明者らは、シリコン薄膜の表面のダメージ層の少なくとも一部を除去して保護テープを貼り、SOI基板の裏面をサンドブラスト処理すると、テープを剥がす際に生じるシリコン薄膜の欠陥部分が低減できることを見出し、本発明を完成した。
本発明は、具体的には、SOI基板のシリコン薄膜の表面を10nm以上エッチングするエッチング工程と、上記エッチングされたシリコン薄膜の表面に保護テープを貼り、該表面の反対側となる上記SOI基板の裏面のサンドブラスト処理を行う工程と、上記サンドブラスト処理後、上記保護テープを剥がす工程と、上記保護テープを剥がされたシリコン層の表面を研磨し、洗浄する工程とを少なくとも含んでなる、粗面化された裏面を有するSOI基板の製造方法を提供する。
本発明によれば、SOI基板のシリコン薄膜の表面に保護テープを貼り、SOI基板の裏面(シリコン薄膜とは反対側の絶縁性基板の面)をサンドブラスト処理しても、テープを剥がす際に生じるシリコン薄膜の欠陥部分が低減できる。これにより、滑り止めや曇り処理(フロスト処理)等のために、サンドブラスト処理をSOI基板の裏面に施すことが可能となる。
剥離による薄膜転写工程から研磨・洗浄工程までを示すフロー図である。 エッチング量と、得られたSOQ基板のシリコン表面の欠陥数の関係を示すグラフである。 使用したアルカリ溶液の種類と、得られたSOQ基板のシリコン表面の欠陥数の関係を示すグラフである。 想定される、剥離による薄膜転写工程から研磨・洗浄工程までを示すフロー図である。 剥離直後のSOQ基板の断面TEM写真を示す。 SOI基板の製造方法の例を示す図である。 有機汚染物が付着したSOI基板の裏面をサンドブラスト処理した後、シリコン薄膜を研磨したときに生じる膜厚ムラの推察される発生機構を示す。
本発明は、例えば、滑り止め処理や曇り処理(フロスト処理)等により、裏面をサンドブラスト処理することが必要となるSOI基板に適用できる。
SOI基板は、シリコン薄膜を提供するドナー基板である単結晶シリコン基板と、ハンドル基板である絶縁性基板とを接合させて製造できる。
絶縁性基板としては、特に限定されないが、石英基板、ガラス基板(例えば、ホウケイ酸ガラスウェーハ、結晶化ガスウェーハ等)、サファイア基板、アルミナ基板、窒化アルミニウム基板等が挙げられ、曇り処理(フロスト処理)の点からは、好ましくは、石英基板、ガラス基板及びサファイア基板である。
したがって、SOI基板としては、好ましくは、SOG基板、SOQ基板及びSOS基板に適用できる。
本発明に用いるSOI基板は、SOITEC法やSiGen法(これらの改良方法を含む)を用いて、好ましくは、単結晶シリコン基板の一つの表面に水素イオンを注入するイオン注入工程と、絶縁性基板と上記単結晶シリコン基板のイオン注入面とを接合させる接合工程と、上記接合後、上記イオン注入層から上記絶縁性基板上のシリコン薄膜を剥離し、上記絶縁性基板上にシリコン薄膜を転写されたSOI基板を得る剥離工程とを少なくとも含んでなる製造方法より得られたものであり、SOI基板のシリコン薄膜は剥離後のシリコン薄膜となる。SOITEC法及びSiGen法の改良方法についても多くの報告があるが、その一つの例として特開2007−220900号公報が挙げられる。
絶縁性基板の好ましい厚さは、特に限定されないが、SEMI等で規定されているシリコンウェーハの厚さに近いものが望ましい。これは半導体装置はこの厚さのウェーハを扱うように設定されていることが多いためである。この観点から好ましくは300〜900μmである。
単結晶シリコン基板としては、特に限定されないが、例えばチョクラルスキー法により育成された単結晶をスライスして得られたもので、例えば直径が100〜300mm、導電型がP型またはN型、抵抗率が10Ω・cm程度のものが挙げられる。
単結晶シリコン基板の表面は、あらかじめ薄い絶縁膜を形成しておくことが好ましい。絶縁膜を通して水素イオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜としては、好ましくは50〜500nmの厚さを有するシリコン酸化膜が好ましい。これはあまり薄いと、膜厚の酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。シリコン酸化膜は、一般的な熱酸化法により形成することができる。
以下、SOI基板の製造方法を図6に示す例に基づき説明する。
単結晶シリコン基板12は、表面12sから水素イオンを注入し、シリコン基板中にイオン注入層を形成しておく。この際、例えば、単結晶シリコン基板の温度を250〜450℃とし、その表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオンまたは希ガスイオンの少なくとも一方を注入する。このときの条件として、例えば注入エネルギーは50〜100keV、注入線量は2×1016〜1×1017/cmとできる。
注入される水素イオンとしては、2×1016〜1×1017(atoms/cm)のドーズ量の水素イオン(H)、又は1×1016〜5×1016(atoms/cm)のドーズ量の水素分子イオン(H )が好ましい。
単結晶シリコン基板のイオン注入面12sからイオン注入層13までの深さは、絶縁性基板1上に設けるシリコン薄膜の所望の厚さに依存するが、好ましくは300〜500nm、更に好ましくは400nm程度である。また、イオン注入層3の厚さは、機械衝撃によって容易に剥離できる厚さが良く、好ましくは200〜400nm、更に好ましくは300nm程度である。単結晶シリコン基板の厚さは、このようなイオン注入層を含有できるものであれば特に限定されないが、あまり厚くなると不経済となるため、通常500〜800μmである。
予め水素イオンを注入して水素イオン注入層13を設けた単結晶シリコン基板の水素イオン注入面12sと、絶縁性基板11の表面11sとの双方もしくは片方に表面活性化処理を施してもよい。表面活性化処理は、表面のOH基を増加させて活性化させる処理であり、例えばプラズマ処理、オゾン処理、又はこれらの組合せが挙げられる。
次に、水素イオン注入面12sと絶縁性基板の表面11sとを接合して接合基板4を得る。例えば、貼り合わせことにより、この時点である程度の結合強度を確保できる。単結晶シリコン基板2のイオン注入面12s又は絶縁性基板11の表面11sの少なくとも一方が活性化処理されている場合、これらを、例えば、減圧または常圧下、好ましくは冷却や加熱をすることなく一般的な室温(約20℃)程度の温度下で密着させるだけで後工程での機械的剥離に耐え得る強度で強く接合できる。加熱して、接合強度を高めてもよい。
接合基板14の水素イオン注入層13に、例えば機械的衝撃を加えてシリコン薄膜12Bを剥離させ、絶縁性基板11上にシリコン薄膜を転写されたSOI基板15を得る。イオン注入層に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを接合したウェーハの側面から連続的または断続的に吹き付ければよい。
サンドブラスト処理された裏面を有するSOI基板の製造方法を図1に基づき説明する。
剥離後のSOI基板は、エッチング工程において、そのシリコン薄膜の表面をエッチングされる。
エッチングは、好ましくは、アリカリエッチング液を使用して行われる。アルカエッチング液は、好ましくは、アンモニア過水、アンモニア、水酸化カリウム、水酸化ナトリウム、水酸化セシウム、水酸化テトラメチルアンモニウム(TMAH)、エチレンジアミン−パイロカテコール−水(EDP)及びヒドラジンからなる群から選ばれる一以上を含む。アンモニア過水は、水酸化アンモニウム、過酸化水素及び水を混合したものであり、例えば、シリコン製ウェーハのRCA洗浄に用いられるSC1溶液を用いても良く、好ましくは、過酸化水素水の量を減らし、エッチング効果を高めたものが使用できる。
好ましい濃度範囲は、例えば、SC1溶液の好ましい組成は、質量比でHOを10としたときにNHOHが0.05〜2、Hが0.01〜0.05である。
アルカリ溶液の溶媒としては、通常水であるが、特に限定はされない。アルカリ溶液のアルカリ濃度は、特に限定されない。
エッチング処理の温度は、好ましくは室温〜80℃である。エッチング溶液の組成や処理温度、浸漬時間等を変えることでエッチング量を変化させた。
欠陥低減に有効なエッチング量は、10nm以上、好ましくは20nm以上であり、の上限は、150nmである。これ以上エッチングを行っても良いが、ダメージ層の除去という観点からは意味がない。
エッチングされたシリコン薄膜の表面に保護テープを貼り、該表面の反対側となる上記SOI基板の裏面のサンドブラスト処理を行う。
保護テープは、サンドブラスト処理中にシリコン薄膜の表面を保護できるものであれば特に限定されないが、紫外線照射により粘着性が低下するUV硬化型テープが好ましい。保護テープは、好ましくは、バックグラインド用保護テープ、ダイシング用テープ、又はダイボンディングテープである。
サンドブラスト処理は、公知の方法を用いて行うことができる。例えば、ブラスト用の微粉としては、平均粒径5〜50μmのアルミナやシリカが挙げられ、サンドブラスト処理は、市販の装置を用いて行うことができる。
上記サンドブラスト処理後、保護テープを剥がし、保護テープを剥がされたシリコン層の表面を研磨し、洗浄して、粗面化された裏面を有するSOI基板が得られる。
保護テープを剥がす工程は、処理の利便性から、好ましくは、追加処理としてサンドブラスト後にHFを含む溶液で裏面の洗浄を行ってからテープ剥がしを行うとよい。HFを含む溶液は、好ましくは1〜49体積%のフッ化水素酸やバッファードフッ化水素酸(BHF:Buffered HF)が挙げられる。
続いて、研磨・洗浄工程を行う。
研磨は、特に限定されないが、半導体プロセスで一般的に用いられる化学機械研磨(CMP:Chemical Mechanical Polishing)を用いることができる。
洗浄は、特に限定されないが、半導体プロセスで一般的に用いられるRCA洗浄などを用いることができる。
図1に記載した処理をすることで製造されたSOI基板は、図3に示すように、結晶欠陥の数が低減することが判明した(図3参照)。
サンドブラスト処理工程において、好ましくは、サンドブラスト処理前に、サンドブラスト処理の対象となるSOI基板の裏面(シリコン薄膜ではない側)の有機汚染物を除去するための洗浄をする。SOI基板の裏面に多くの有機汚染物が付着している場合があり、これらの有機汚染物を除去してサンドブラスト処理を行うと、その後のシリコン薄膜の均一な研磨が可能となり、局所的にシリコン薄膜が薄くなる膜厚ムラを低減できからである。
有機汚染物が付着したSOI基板の裏面をサンドブラスト処理した後、シリコン薄膜を研磨したときに生じる膜厚ムラの推察される発生機構を、図7に示す。
図7(A)に示すように、絶縁性基板22上のシリコン薄膜22を有するSOI基板25には、有機汚染物質Cが存在する。この有機汚染物Cは、例えば、糊、油分等であり、環境中からもしくはウェーハのハンドリング中に絶縁性基板3上に付着する。有機汚染物Cの大きさはさまざまであるが、膜厚ムラに与える影響の大きさを考慮すると、通常1μ〜900μm程度のものである。これより大きくなるとサンドブラストにより飛ばされる可能性が高くなり、これより小さいと後述するような突起物として残る可能性が低くなるためである。
サンドブラスト処理を行うと、図7(B)に示すように、ブラストされた絶縁性基板21の面は荒れると同時に数百nm〜数μm程度除去されるため、未処理部分21bは、突起部となって残存する。すなわち、サンドブラスト処理の完了部分21aとともに、未処理部分21bが存在する。サンドブラストは強い圧力で微粉を吹き付けるため、大抵の異物は処理と同時に除去されるが、粘着力の高い有機汚染物はマスクの働きをして均一なサンドブラスト処理妨げる。また、通常、サンドブラスト工程は、粉塵を発生する工程であることから、綺麗な環境化で行うことが非常に難しい工程といえる。未処理部分21bの大きさは、通常50〜200μmのものである。これらを大きくなるとサンドブラストにより飛ばされる可能性が高くなり、これらより小さいと突起物として残る可能性が低くなるためである。
この未処理部分21bを有するSOI基板25を、図7(C)に示すように、例えば、研磨器のウェーハチャック32でSOI基板25の裏面を固定し、研磨布31でシリコン薄膜22を研磨する。その結果、図7(D)に示すように、未処理部分21bに対応する箇所のシリコン薄膜22が多く研磨されることとなる。したがって、SOI基板25は、膜厚ムラを有するものとなる。
有機汚染物は、洗浄液を用いて除去でき、洗浄液は、有機汚染物除去に有効なものであれば特に限定されないが、利便性や価格等から、好ましくは、有機溶剤、酸又はアルカリ溶液を用いることができる。
有機溶剤としては、好ましくは、メタノール、エタノール、イソプロピルアルコール(IPA)等のアルコール、アセトン等のケトン、トルエン等の芳香族炭化水素、又はこれらの組み合わせが挙げられる。好ましくは、メタノール、エタノール、イソプロピルアルコール、アセトン及びトルエンからなる群から選ばれる一以上を含み、更に好ましくはエタノール又はイソプロピルアルコールである。
酸としては、硫酸、硫酸と過酸化水素と水の混合物である硫酸過水が挙げられ、硫酸と過酸化水素の好ましい濃度は、それぞれ30〜98質量%であり、好ましくは体積比で1:1から4:1(98質量%硫酸:30質量%過酸化水素水)である。アルカリ溶液としては、好ましくは、アンモニア、水酸化アンモニウムと過酸化水素と水の混合物であるアンモニア過水、水酸化カリウム、水酸化ナトリウム、水酸化セシウム、水酸化テトラメチルアンモニウム(TMAH)、エチレンジアミン−パイロカテコール−水(EDP)及びヒドラジンからなる群からなる選らばれる一以上を含むものが挙げられる。使用するアルカリ濃度は、特に限定されないが、OHの濃度[OH]が0.002mol/L以上であることが望ましい。アンモニア過水では、アルカリエッチング液の例として記載した範囲と同様であり、EDPでは100質量%、TMAHでは2〜50質量%である。
有機汚染物の除去は、基板のパーティクル除去が目的ではなく、あくまで有機物除去である。
有機汚染物の除去は、有機溶剤を含ませた布や紙等でふき取る方法や、または基板を有機溶剤、酸又はアルカリ溶液に浸漬し、洗浄する方法がある。いずれの方法も有効であるが、対象となる基板をサンドブラスト装置にセットする際に有機物汚染が発生する恐れがある場合は、基板セットの後に、有機溶剤を含ませた布や紙等でふき取る方法が単純で有効な方法といえる。
本発明を実施例及び比較例に基づき説明するが、本発明に実施例に限定されるものではない。
<SOQ基板の準備>
用いたウェーハのサイズは150mmである。
SOQ基板として、次の方法で製造したSOQウェーハ(直径150mm、シリコン薄膜の厚さ325nm、石英基板の厚さ625μm)を使用した。
製造方法は、予め水素イオン注入を施した酸化膜付きシリコンウェーハにプラズマ活性化処理を施し、石英ウェーハを貼り合せた。250℃で熱処理を24時間施した後にイオン注入界面で機械剥離を行い、薄膜転写を行った。
得られたSOQウェーハの一つの断面TEM写真を図5に示す。
実施例1〜6及び比較例1〜3
剥離後のSOQ基板を複数枚用意し、以下の処理を施した。用いたアルカリ溶液は、SC1溶液とし、過酸化水素水の量を故意に減らし、エッチング効果を高めたものである。組成は、NHOH:H:HO=1:0.2:10であり処理温度は80℃とした。浸漬時間を変えることでエッチング量を変化させた。エッチングを行った基板に、保護テープ(リンテック社製D636)を貼り、サンドブラスト装置を使用し、平均粒径10μmのアルミナの微粉を噴射して、表面粗さ(中心線粗さRa500nm)となるようにしてサンドブラスト処理を行った。その後、保護テープ剥がして、フッ化水素酸を用いて洗浄し、CMPを用いて研磨し、粗面化した裏面を有するSOQ基板を完成させた。エッチング量は、10nm(実施例1)、15nm(実施例2)、20nm(実施例3)、30nm(実施例4)、40nm(実施例5)、50nm(実施例6)、6nm(比較例2)、8nm(比較例3)であった。比較例1は、保護を貼った後、エッチング処理を行わずに保護テープを剥がして、研磨及び洗浄を行って得た基板であった。
完成した基板を50質量%フッ化水素酸に3分間浸漬し、欠陥の数を目視検査によりカウントした。結果を図2に示す。
実施例1〜6及び比較例1〜3の結果から、シリコン表面を10nm以上エッチングしたものは、欠陥の数の減少を示すことが判明した。
実施例7〜11
アルカリ溶液として、SC1溶液に換えて、NHOH(実施例7)、KOH(実施例8)、NaOH(実施例9)、TMAH(実施例10)、EDP(実施例11)を用いた以外は実施例4と同様な処理を行い、シリコン層を30nmエッチングした後粗面化した裏面を有するSOQ基板を完成させた。
完成した基板を50質量%フッ化水素酸に3分間浸漬し、欠陥の数をカウントした。結果を図3に示す。
実施例4及び実施例7〜11の結果から、シリコン層をエッチング溶液の種類の違いによる影響は少ないことが分かる。
1 絶縁性基板
2 シリコン薄膜
2a 単結晶シリコン
2b
2c ダメージ部
2d 剥離面
5 SOI基板
11 絶縁性基板
11s 絶縁性基板の表面
12 単結晶シリコン基板
12B シリコン薄膜
12s 単結晶シリコンのイオン注入面
13 水素注入層
14 接合基板
15 SOI基板
21 絶縁性基板
21a サンドブラスト処理の完了部分
21b サンドブラスト処理の未処理部分
22 シリコン薄膜
25 SOI基板
31 研磨布
32 ウェーハチャック

Claims (5)

  1. SOI基板のシリコン薄膜の表面を10nm以上エッチングするエッチング工程と、
    上記エッチングされたシリコン薄膜の表面に保護テープを貼り、該表面の反対側となる上記SOI基板の裏面のサンドブラスト処理を行うサンドブラスト処理工程と、
    上記サンドブラスト処理後、上記保護テープを剥がす工程と、
    上記保護テープを剥がされたシリコン層の表面を研磨し、洗浄する工程と
    を少なくとも含んでなる、粗面化された裏面を有するSOI基板の製造方法であって、
    上記サンドブラスト処理工程において、該サンドブラスト処理前に、サンドブラスト処理の対象となるSOI基板の裏面の有機汚染物を除去するための洗浄を行い、
    上記エッチング工程において該エッチングの対象となるSOI基板が、
    単結晶シリコン基板の一つの表面に水素イオンを注入するイオン注入工程と、
    絶縁性基板と上記単結晶シリコン基板のイオン注入面とを接合させる接合工程と、
    上記接合後、上記イオン注入層から上記絶縁性基板上のシリコン薄膜を剥離し、上記絶縁性基板上にシリコン薄膜を転写されたSOI基板を得る剥離工程と
    を少なくとも含んでなる製造方法より得られたものであり、上記シリコン薄膜が剥離後のシリコン薄膜である、粗面化された裏面を有するSOI基板の製造方法
  2. 上記絶縁性基板が、石英基板、ガラス基板又はサファイア基板である請求項1に記載の粗面化された裏面を有するSOI基板の製造方法。
  3. 上記エッチング工程が、アリカリエッチング液の使用を含み、該アルカリエッチング液が、アンモニア過水、アンモニア、水酸化カリウム、水酸化ナトリウム、水酸化セシウム、水酸化テトラメチルアンモニウム、エチレンジアミン−パイロカテコール−水(EDP)及びヒドラジンからなる群から選ばれる一以上を含む請求項1又は請求項2に記載の粗面化された裏面を有するSOIの製造方法。
  4. 上記保護テープが、バックグラインド用保護テープ、ダイシング用テープ、又はダイボンディングテープである請求項1〜のいずれかに記載の粗面化された裏面を有するSOI基板の製造方法。
  5. 上記保護テープを剥がす工程が、上記サンドブラスト処理後、HFを含む溶液でサンドブラスト面を洗浄してから上記保護テープを剥がす請求項1〜のいずれかに記載の粗面化された裏面を有するSOI基板の製造方法。
JP2009110790A 2009-04-30 2009-04-30 サンドブラスト処理された裏面を有するsoi基板の製造方法 Active JP5030992B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009110790A JP5030992B2 (ja) 2009-04-30 2009-04-30 サンドブラスト処理された裏面を有するsoi基板の製造方法
US12/766,985 US8288251B2 (en) 2009-04-30 2010-04-26 Method for preparing SOI substrate having backside sandblasted
KR1020100039832A KR101672547B1 (ko) 2009-04-30 2010-04-29 샌드 블라스트 처리된 이면을 갖는 soi 기판의 제조 방법
EP10161579.7A EP2246878B1 (en) 2009-04-30 2010-04-30 Method for preparing soi substrate having backside sandblasted

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110790A JP5030992B2 (ja) 2009-04-30 2009-04-30 サンドブラスト処理された裏面を有するsoi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010262984A JP2010262984A (ja) 2010-11-18
JP5030992B2 true JP5030992B2 (ja) 2012-09-19

Family

ID=42455349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110790A Active JP5030992B2 (ja) 2009-04-30 2009-04-30 サンドブラスト処理された裏面を有するsoi基板の製造方法

Country Status (4)

Country Link
US (1) US8288251B2 (ja)
EP (1) EP2246878B1 (ja)
JP (1) JP5030992B2 (ja)
KR (1) KR101672547B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338818B1 (ko) 2010-11-29 2013-12-06 주식회사 팬택 이동 단말기 및 이를 이용한 정보 표시 방법
US9136192B2 (en) * 2012-03-30 2015-09-15 Sintokogio, Ltd. Warp correction device and warp correction method for semiconductor element substrate
JP5935751B2 (ja) 2012-05-08 2016-06-15 信越化学工業株式会社 放熱基板及びその製造方法
RU2587096C2 (ru) * 2013-01-09 2016-06-10 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ обработки поверхности кремниевой подложки
TWI538043B (zh) * 2013-05-28 2016-06-11 國立中央大學 單晶矽基板碗狀凹槽結構之製造方法及具有碗狀凹槽結構之單晶矽基板
US9275868B2 (en) 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
JP2015103661A (ja) * 2013-11-25 2015-06-04 信越半導体株式会社 貼り合わせウェーハの製造方法
CN104282545A (zh) * 2014-10-15 2015-01-14 易德福 一种晶片研磨方法
US9330988B1 (en) * 2014-12-23 2016-05-03 International Business Machines Corporation Method of fine-tuning process controls during integrated circuit chip manufacturing based on substrate backside roughness
CN111261554A (zh) * 2020-01-19 2020-06-09 长江存储科技有限责任公司 清洗装置及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3927977B2 (ja) * 1996-12-18 2007-06-13 キヤノン株式会社 半導体部材の製造方法
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
US6927146B2 (en) 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
JP5128761B2 (ja) * 2005-05-19 2013-01-23 信越化学工業株式会社 Soiウエーハの製造方法
JP5064695B2 (ja) 2006-02-16 2012-10-31 信越化学工業株式会社 Soi基板の製造方法
US8088670B2 (en) * 2007-04-18 2012-01-03 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded substrate with sandblast treatment
JP5274859B2 (ja) * 2007-04-18 2013-08-28 信越化学工業株式会社 貼り合わせ基板の製造方法
JP5248838B2 (ja) * 2007-10-25 2013-07-31 信越化学工業株式会社 半導体基板の製造方法

Also Published As

Publication number Publication date
KR101672547B1 (ko) 2016-11-03
EP2246878A1 (en) 2010-11-03
EP2246878B1 (en) 2015-01-28
JP2010262984A (ja) 2010-11-18
US8288251B2 (en) 2012-10-16
US20100279488A1 (en) 2010-11-04
KR20100119514A (ko) 2010-11-09

Similar Documents

Publication Publication Date Title
JP5030992B2 (ja) サンドブラスト処理された裏面を有するsoi基板の製造方法
EP2261954B1 (en) Method for producing soi substrate
JP5274859B2 (ja) 貼り合わせ基板の製造方法
JP5496598B2 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
EP1983575B1 (en) Method for manufacturing bonded substrate
WO2001048825A1 (fr) Procédé de production de tranche collée
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
EP2879177B1 (en) Method for producing sos substrates, and sos substrate
JP5443819B2 (ja) 粗面化された基板の製造方法
JP2012182201A (ja) 半導体ウェーハの製造方法
JP5443833B2 (ja) 貼り合わせsoi基板の製造方法
JP5335564B2 (ja) サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法
JP5368000B2 (ja) Soi基板の製造方法
JP5364345B2 (ja) Soi基板の作製方法
WO2015056386A1 (ja) 貼り合わせウェーハの製造方法
KR20240151781A (ko) 반도체 구조물들을 박리 및 세정하기 위한 방법들

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Ref document number: 5030992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3