[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5019649B2 - Waveguide type optical circuit - Google Patents

Waveguide type optical circuit Download PDF

Info

Publication number
JP5019649B2
JP5019649B2 JP2010162186A JP2010162186A JP5019649B2 JP 5019649 B2 JP5019649 B2 JP 5019649B2 JP 2010162186 A JP2010162186 A JP 2010162186A JP 2010162186 A JP2010162186 A JP 2010162186A JP 5019649 B2 JP5019649 B2 JP 5019649B2
Authority
JP
Japan
Prior art keywords
waveguide
optical
dummy pattern
coupler
type optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010162186A
Other languages
Japanese (ja)
Other versions
JP2012022273A (en
Inventor
礼高 松原
一孝 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2010162186A priority Critical patent/JP5019649B2/en
Publication of JP2012022273A publication Critical patent/JP2012022273A/en
Application granted granted Critical
Publication of JP5019649B2 publication Critical patent/JP5019649B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a waveguide type optical circuit with reduced PDL. <P>SOLUTION: A waveguide type optical circuit has an optical coupler which is an optical branch coupler constructed such that waveguide cores are arranged adjacent to each other, and a dummy pattern formed along the both sides of the waveguide cores of the optical coupler and restricting the inclination of an optical main axis of the waveguide cores. It is preferable that the length of the dummy pattern is the same as or exceeds the length of the coupling part contributing to the coupling of the optical coupler. It is preferable that the distance between the dummy pattern and the waveguide cores of the optical coupler is the same as or exceeds the size of the gap between the waveguide cores of the optical coupler. <P>COPYRIGHT: (C)2012,JPO&amp;INPIT

Description

本発明は、方向性結合器などの光カプラを備えた導波路型光回路に関する。   The present invention relates to a waveguide optical circuit including an optical coupler such as a directional coupler.

従来の方向性結合器(Directional Coupler、DC)において、特許文献1に記載されているように、導波路近接部の2つの導波路コアに挟まれた領域(ギャップ部)では、導波路パターンが近接していることが原因で上部クラッド形成時にガラス微粒子の供給が少なくなり、ガラス微粒子密度が疎になる。一方、2つの導波路コアに挟まれていない領域(非ギャップ部)ではガラス微粒子の供給は十分である。このため、ギャップ部と非ギャップ部においてガラス微粒子密度が異なることになり、上部クラッド形成後に2つの導波路コアにギャップ部の内側へ傾ける応力が発生する。その結果、2つの導波路コアの光学主軸が傾き、偏波モード結合が生じる。   In a conventional directional coupler (Directional Coupler, DC), as described in Patent Document 1, in a region (gap portion) sandwiched between two waveguide cores in a waveguide proximity portion, a waveguide pattern is formed. Due to the proximity, the supply of glass particles is reduced when the upper clad is formed, and the density of the glass particles becomes sparse. On the other hand, in a region (non-gap portion) that is not sandwiched between the two waveguide cores, the glass fine particles are sufficiently supplied. For this reason, the glass fine particle density is different between the gap part and the non-gap part, and stress that tilts inward of the gap part is generated in the two waveguide cores after the formation of the upper clad. As a result, the optical principal axes of the two waveguide cores are inclined, and polarization mode coupling occurs.

国際公開WO2006/075702号公報(段落0024)International Publication No. WO2006 / 075702 (paragraph 0024)

従って、DC或いはDCを用いたマッハツェンダ干渉計(Mach-Zehnder Interferometer、MZI)回路では、DCでの偏波モード結合起因の偏波依存損失(Polarization Dependent Loss、PDL)が発生する。DCなどの光分岐結合器として例えば平面光導波路(Planar Lightwave Circuit、PLC)型2x2カプラなどのPLC型光カプラがある。また、DCを用いたMZI回路としてPLC型可変光減衰器などがある。しかし、PDLが大きいことがPLC型光カプラやPLC型可変光減衰器などの普及を妨げているという問題があった。また、導波路コアが近接した構造を持つ多モード干渉(Multi-Mode Interference、MMI)カプラやY分岐器などの光分岐結合器においてもDCと同じ現象が起きるため、MMIカプラやY分岐器などの光分岐結合器を用いたMZI回路でも、偏波モード結合起因のPDLが発生する。   Therefore, in a Mach-Zehnder Interferometer (MZI) circuit using DC or DC, polarization dependent loss (PDL) due to polarization mode coupling in DC occurs. As an optical branching coupler such as DC, there is a PLC type optical coupler such as a planar lightwave circuit (PLC) type 2 × 2 coupler. Further, as an MZI circuit using DC, there is a PLC type variable optical attenuator. However, there is a problem that the large PDL prevents the spread of PLC type optical couplers and PLC type variable optical attenuators. In addition, the same phenomenon as DC occurs in optical branch couplers such as multi-mode interference (MMI) couplers and Y-branches that have a structure in which the waveguide cores are close to each other, so MMI couplers, Y-branches, etc. Even in the MZI circuit using the optical branching coupler, PDL caused by polarization mode coupling occurs.

本発明は、上記に鑑みてなされたものであって、PDLが低減された導波路型光回路を提供することを目的とする。   The present invention has been made in view of the above, and an object thereof is to provide a waveguide-type optical circuit with reduced PDL.

上述した課題を解決し、目的を達成するために、本発明に係る導波路型光回路は、導波路コア同士が近接して配置されて構成された光分岐結合器である光カプラと、前記光カプラの前記導波路コアの両側に沿って形成され、該導波路コアの光学主軸が傾くのを抑制するダミーパターンと、を備えることを特徴とする。   In order to solve the above-described problems and achieve the object, a waveguide type optical circuit according to the present invention includes an optical coupler that is an optical branching coupler configured by arranging waveguide cores close to each other, and And a dummy pattern which is formed along both sides of the waveguide core of the optical coupler and suppresses the inclination of the optical principal axis of the waveguide core.

また、本発明に係る導波路型光回路は、上記の発明において、前記ダミーパターンの長さは、前記光カプラの結合に寄与する結合部の長さと同等、或いはそれ以上であることを特徴とする。   The waveguide type optical circuit according to the present invention is characterized in that, in the above invention, the length of the dummy pattern is equal to or longer than the length of the coupling portion contributing to coupling of the optical coupler. To do.

また、本発明に係る導波路型光回路は、上記の発明において、前記ダミーパターンと前記光カプラの導波路コアとの間隔は、前記光カプラの前記導波路コア間のギャップサイズと同じ大きさか、或いはそれ以上であることを特徴とする。   In the waveguide type optical circuit according to the present invention, in the above invention, is the gap between the dummy pattern and the waveguide core of the optical coupler equal to the gap size between the waveguide cores of the optical coupler? Or more.

また、本発明に係る導波路型光回路は、上記の発明において、前記ダミーパターンの幅は、前記光カプラの導波路伝播光の基底モードが結合しない幅、或いはそれ以上であることを特徴とする。   The waveguide-type optical circuit according to the present invention is characterized in that, in the above-mentioned invention, the width of the dummy pattern is such that the fundamental mode of the waveguide propagation light of the optical coupler is not coupled or more. To do.

また、本発明に係る導波路型光回路は、上記の発明において、前記光カプラが、方向性結合器であることを特徴とする。   The waveguide type optical circuit according to the present invention is characterized in that, in the above invention, the optical coupler is a directional coupler.

また、本発明に係る導波路型光回路は、上記の発明において、前記ダミーパターンの長さは、結合部の長さL1と同等、或いはそれ以上であることを特徴とする。   The waveguide type optical circuit according to the present invention is characterized in that, in the above invention, the length of the dummy pattern is equal to or longer than the length L1 of the coupling portion.

また、本発明に係る導波路型光回路は、上記の発明において、前記光カプラが、多モード干渉カプラであることを特徴とする。   The waveguide type optical circuit according to the present invention is characterized in that, in the above invention, the optical coupler is a multimode interference coupler.

また、本発明に係る導波路型光回路は、上記の発明において、前記光カプラの偏波モード結合量が−25dB以下となるように、前記ダミーパターンと前記光カプラの導波路コアとの間隔、前記ダミーパターンの長さおよび前記ダミーパターンの幅の少なくとも一つを設定したことを特徴とする。   In the waveguide type optical circuit according to the present invention, the distance between the dummy pattern and the waveguide core of the optical coupler is such that the polarization mode coupling amount of the optical coupler is −25 dB or less. At least one of the length of the dummy pattern and the width of the dummy pattern is set.

また、本発明に係る導波路型光回路は、上記の発明において、2つの前記光カプラと、該2つの光カプラ間に接続された2本のアーム導波路とで構成されるマッハツェンダ干渉計回路を備えることを特徴とする。   The waveguide type optical circuit according to the present invention is a Mach-Zehnder interferometer circuit comprising the two optical couplers and two arm waveguides connected between the two optical couplers. It is characterized by providing.

また、本発明に係る導波路型光回路は、上記の発明において、火炎堆積法でオーバークラッドを形成した平面光波回路であることを特徴とする。   The waveguide type optical circuit according to the present invention is a planar lightwave circuit having an overcladding formed by a flame deposition method in the above invention.

また、本発明に係る導波路型光回路は、上記の発明において、前記平面光波回路は、PLC型光カプラであることを特徴とする。   The waveguide type optical circuit according to the present invention is characterized in that, in the above invention, the planar lightwave circuit is a PLC type optical coupler.

また、本発明に係る導波路型光回路は、上記の発明において、前記平面光波回路は、PLC型スターカプラであることを特徴とする。   The waveguide type optical circuit according to the present invention is characterized in that, in the above invention, the planar lightwave circuit is a PLC type star coupler.

また、本発明に係る導波路型光回路は、上記の発明において、前記平面光波回路は、2つの前記光カプラと該2つの光カプラ間に接続された2本のアーム導波路とで構成されるマッハツェンダ干渉計回路と、前記2本のアーム導波路の少なくとも一方の上部に形成された薄膜ヒータとを備え、前記薄膜ヒータを位相シフタとして機能させるPLC型可変光減衰器であることを特徴とする。   In the waveguide type optical circuit according to the present invention, the planar lightwave circuit is composed of two optical couplers and two arm waveguides connected between the two optical couplers. A PLC-type variable optical attenuator comprising a Mach-Zehnder interferometer circuit and a thin film heater formed on at least one of the two arm waveguides, wherein the thin film heater functions as a phase shifter. To do.

本発明によれば、PDLが低減された導波路型光回路を実現できるという効果を奏する。   According to the present invention, there is an effect that a waveguide type optical circuit with reduced PDL can be realized.

図1は、本発明の第1実施形態に係る導波路型光回路の概略構成を示す平面図である。FIG. 1 is a plan view showing a schematic configuration of a waveguide optical circuit according to the first embodiment of the present invention. 図2は、図1のX−X線に沿った断面図である。FIG. 2 is a cross-sectional view taken along line XX in FIG. 図3は、図1でのダミーパターンの長さを説明する図である。FIG. 3 is a diagram for explaining the length of the dummy pattern in FIG. 図4は、ダミーパターンの無い従来の導波路型光回路を示す平面図である。FIG. 4 is a plan view showing a conventional waveguide type optical circuit having no dummy pattern. 図5は、図4のY−Y線に沿った断面図である。FIG. 5 is a cross-sectional view taken along line YY of FIG. 図6は、コアにかかる応力とコアが傾く様子を説明するための図である。FIG. 6 is a diagram for explaining the stress applied to the core and how the core is tilted. 図7は、本発明の第2実施形態に係る導波路型光回路の概略構成を示す平面図である。FIG. 7 is a plan view showing a schematic configuration of a waveguide optical circuit according to the second embodiment of the present invention. 図8は、図7に示す導波路型光回路の結合効率を示すグラフである。FIG. 8 is a graph showing the coupling efficiency of the waveguide type optical circuit shown in FIG. 図9は、図7に示す導波路型光回路のPDLを示すグラフである。FIG. 9 is a graph showing the PDL of the waveguide type optical circuit shown in FIG. 図10は、図7に示す導波路型光回路の過剰損失を示すグラフである。FIG. 10 is a graph showing excess loss of the waveguide type optical circuit shown in FIG. 図11は、図7に示す導波路型光回路の変形例を示す平面図である。FIG. 11 is a plan view showing a modification of the waveguide type optical circuit shown in FIG. 図12は、図7に示す導波路型光回路の別の変形例を示す平面図である。FIG. 12 is a plan view showing another modification of the waveguide type optical circuit shown in FIG.

以下に、図面を参照して本発明に係る導波路型光回路の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なる場合がことに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。   Embodiments of a waveguide type optical circuit according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. Moreover, in each drawing, the same code | symbol is attached | subjected suitably to the same or corresponding element. Furthermore, it should be noted that the drawings are schematic, and the relationship between the thickness and width of each layer, the ratio of each layer, and the like may differ from the actual ones. Even between the drawings, there are cases in which portions having different dimensional relationships and ratios are included.

(第1実施形態)
はじめに、本発明の第1実施形態に係る導波路型光回路について説明する。
図1は、本発明の第1実施形態に係る導波路型光回路の概略構成を示す平面図である。図2は、図1のX−X線に沿った断面図である。図3は、図1でのダミーパターンの長さを説明する図である。
(First embodiment)
First, the waveguide type optical circuit according to the first embodiment of the present invention will be described.
FIG. 1 is a plan view showing a schematic configuration of a waveguide optical circuit according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view taken along line XX in FIG. FIG. 3 is a diagram for explaining the length of the dummy pattern in FIG.

本第1実施形態に係る導波路型光回路10は、一つの方向性結合器11を備えている。方向性結合器11は、導波路コア11a,11b同士が近接して対向するように配置されて構成された光カプラ(光分岐結合器)である。導波路コア11a,11bの両側に沿って、導波路コア11a,11bの光学主軸が傾くのを抑制するダミーパターン21,21がそれぞれ形成されている。つまり、ダミーパターン21,21は、導波路コア11a,11bの近接した部分を挟むように、該導波路コア11a,11bの両側に形成されている。また、図2に示すように、導波路コア11a,11bおよびダミーパターン21,21は、下部クラッド層32、側部クラッド層33、および上部クラッド層34によりその周囲を囲まれている。   The waveguide type optical circuit 10 according to the first embodiment includes one directional coupler 11. The directional coupler 11 is an optical coupler (optical branching coupler) that is configured so that the waveguide cores 11a and 11b are close to each other and face each other. Dummy patterns 21 and 21 are formed along both sides of the waveguide cores 11a and 11b, respectively, to suppress tilting of the optical principal axes of the waveguide cores 11a and 11b. That is, the dummy patterns 21 and 21 are formed on both sides of the waveguide cores 11a and 11b so as to sandwich the adjacent portions of the waveguide cores 11a and 11b. Further, as shown in FIG. 2, the waveguide cores 11 a and 11 b and the dummy patterns 21 and 21 are surrounded by the lower cladding layer 32, the side cladding layer 33, and the upper cladding layer 34.

なお、ダミーパターン21,21は、偏波保持性を高めるために、それ自身に付与される複屈折率が1x10−4以上となる材質を用いることが望ましく、たとえば、導波路コア11a,11bと同じ材質を用いることができる。 The dummy patterns 21 and 21 are preferably made of a material having a birefringence index of 1 × 10 −4 or more to improve polarization maintaining properties. For example, the dummy patterns 21 and 21 may include waveguide cores 11a and 11b. The same material can be used.

各ダミーパターン21,21の長さL(図1参照)は、方向性結合器11の結合に寄与する結合部の長さL1(図3参照)と同等、或いはそれ以上であっても良い。ここで、結合部とは結合効率が0%より大きい領域を指す。   The length L (see FIG. 1) of each of the dummy patterns 21 and 21 may be equal to or longer than the length L1 (see FIG. 3) of the coupling portion that contributes to the coupling of the directional coupler 11. Here, the coupling portion refers to a region where the coupling efficiency is greater than 0%.

図1および図2に示すように、ダミーパターン21と導波路コア11aとの間隔B及びダミーパターン21と導波路コア11bとの間隔Bは、方向性結合器11の近接した導波路コア11a,11b間のギャップサイズAと同じか、或いはそれ以上であっても良い。   As shown in FIGS. 1 and 2, the distance B between the dummy pattern 21 and the waveguide core 11 a and the distance B between the dummy pattern 21 and the waveguide core 11 b are the waveguide core 11 a and the waveguide core 11 a close to the directional coupler 11. It may be the same as or larger than the gap size A between 11b.

間隔Bについては、方向性結合器11での偏波モード結合起因のPDLを低減するためには、間隔BをギャップサイズAと同じ大きさにするのが一番よい。また、各ダミーパターン21を方向性結合器11の導波路コア11a,11bに近づけ過ぎると、ダミーパターン21と導波路コア11a,11bとの間で微小な光結合が生じてしまうので、間隔BをギャップサイズA×1.0より大きくすることで、微小な光結合が生じるのを抑制して、損失を抑えつつ、偏波モード結合起因のPDLを低減することができる。   Regarding the interval B, in order to reduce the PDL caused by the polarization mode coupling in the directional coupler 11, it is best to set the interval B to the same size as the gap size A. Further, if each dummy pattern 21 is too close to the waveguide cores 11a and 11b of the directional coupler 11, minute optical coupling occurs between the dummy pattern 21 and the waveguide cores 11a and 11b. Is made larger than the gap size A × 1.0, it is possible to reduce the PDL caused by the polarization mode coupling while suppressing the occurrence of minute optical coupling and suppressing the loss.

各ダミーパターン21,21の最小幅W(図1、図2参照)は、方向性結合器11の導波路伝播光の基底モード(導波路コア11a,11bを導波することができる単一のモード)が結合しない幅、或いはそれ以上であっても良い。なお、ここで「導波路伝播光の基底モードが結合しない」とは結合効率がほぼ0%であることを意味する。   The minimum width W (see FIGS. 1 and 2) of each of the dummy patterns 21 and 21 is a single mode that can guide the waveguide propagation light of the directional coupler 11 (waveguide cores 11a and 11b can be guided). The width of the mode) may not be combined, or may be larger. Here, “the fundamental mode of the waveguide propagation light is not coupled” means that the coupling efficiency is almost 0%.

ダミーパターン21の幅Wが、方向性結合器11の導波路伝播光の基底モードが結合する幅であると、方向性結合器11の導波路コア11a,11bを導波する基底モードの光がダミーパターン21に結合し、出力側導波路には光が結合せず、クラッドモードの光となって過剰損失になる。ダミーパターン21の幅Wを、導波路伝播光の基底モードが結合しない幅、或いはそれ以上に広くすると、導波路コア11a,11bとダミーパターン21とで伝播定数が違うので、導波路コア11a,11bを導波する基底モードの光がダミーパターン21には結合しなくなり、過剰損失が生じない。これにより、過剰損失を抑制することができる。   When the width W of the dummy pattern 21 is such that the fundamental mode of the waveguide propagation light of the directional coupler 11 is coupled, the light of the fundamental mode guided through the waveguide cores 11a and 11b of the directional coupler 11 can be obtained. The light is coupled to the dummy pattern 21 and light is not coupled to the output-side waveguide, resulting in excessive loss as clad mode light. If the width W of the dummy pattern 21 is made wider than the width at which the fundamental mode of the waveguide propagation light is not coupled or more than that, the propagation constants of the waveguide cores 11a and 11b and the dummy pattern 21 are different. The fundamental mode light guided through 11b is not coupled to the dummy pattern 21, and no excessive loss occurs. Thereby, excess loss can be suppressed.

また、導波路型光回路10では、方向性結合器11の偏波モード結合量が−25dB以下となるように、ダミーパターン21の長さL、上記間隔Bおよびダミーパターン21の幅Wの少なくとも一つを設定するのが好ましい。   In the waveguide type optical circuit 10, at least the length L of the dummy pattern 21, the distance B, and the width W of the dummy pattern 21 so that the polarization mode coupling amount of the directional coupler 11 is −25 dB or less. It is preferable to set one.

(第1実施形態の作製方法)
以上の構成を有する導波路型光回路10の作製方法(以下の工程(1)〜(3))を図2に基づいて説明する。
(Production method of the first embodiment)
A method of manufacturing the waveguide type optical circuit 10 having the above configuration (the following steps (1) to (3)) will be described with reference to FIG.

(1)火炎堆積(Flame Hydrolysis Deposition、FHD)法により、シリコン(Si)基板31上に、下部クラッド層32および導波路およびダミーパターンを形成するための不図示のコア層となるシリカ材料(SiO2系のガラス微粒子)を堆積し、加熱してガラス膜を溶融透明化する。 (1) A silica material (SiO 2) serving as a core layer (not shown) for forming a lower clad layer 32, a waveguide and a dummy pattern on a silicon (Si) substrate 31 by a flame deposition (FHD) method. 2 type glass fine particles) are deposited and heated to melt and clear the glass film.

(2)この後、フォトリソグラフィと反応性イオンエッチングでコア層から所望の導波路およびダミーパターンを形成する。ここでは、方向性結合器11の導波路コア11a,11bと、導波路コア11a,11bに沿ったダミーパターン21、21とを形成する。ここで、ダミーパターン21、21を導波路コア11a,11bと同じ材質で形成するものとする。フォトリソグラフィで用いる導波路パターンが描かれたフォトマスクに、ダミーパターン21,21を描いておけば、作製工程の追加をすることなく、コア層に導波路コア11a,11bとダミーパターン21,21とを同時に形成できる。   (2) Thereafter, desired waveguides and dummy patterns are formed from the core layer by photolithography and reactive ion etching. Here, waveguide cores 11a and 11b of the directional coupler 11 and dummy patterns 21 and 21 along the waveguide cores 11a and 11b are formed. Here, the dummy patterns 21 and 21 are formed of the same material as the waveguide cores 11a and 11b. If the dummy patterns 21 and 21 are drawn on a photomask on which a waveguide pattern used in photolithography is drawn, the waveguide cores 11a and 11b and the dummy patterns 21 and 21 are formed on the core layer without adding a manufacturing process. Can be formed simultaneously.

(3)この後、FHD法により、側部クラッド層33および上部クラッド層34となるシリカ材料(SiO2系のガラス微粒子)を堆積して各導波路コア11a,11bおよびダミーパターン21,21を側部クラッド層33および上部クラッド層34で埋め込み、高温で加熱してガラス膜を溶融透明化(ガラス化)する。 (3) Thereafter, a silica material (SiO 2 glass fine particles) to be the side clad layer 33 and the upper clad layer 34 is deposited by the FHD method, and the waveguide cores 11a and 11b and the dummy patterns 21 and 21 are formed. The glass film is melted and transparentized (vitrified) by being filled with the side clad layer 33 and the upper clad layer 34 and heated at a high temperature.

このようにして、図1に示す導波路型光回路10が作製される。ところで、上記工程(3)で、側部クラッド層33および上部クラッド層34となるガラス微粒子を堆積し、ガラス化して側部クラッド層33および上部クラッド層34を形成する際に、導波路コア11a,11bの間隔Bの間隔Bが数μmと狭く、ガラス微粒子が導波路コア11a,11b間にあまり入っていかない。このため、導波路コア11a,11b間のガラス微粒子密度がそれぞれ疎になる。   In this way, the waveguide type optical circuit 10 shown in FIG. 1 is manufactured. By the way, when the glass fine particles to be the side clad layer 33 and the upper clad layer 34 are deposited and vitrified in the step (3) to form the side clad layer 33 and the upper clad layer 34, the waveguide core 11a. , 11b, the interval B is as narrow as several μm, and the glass particles do not enter between the waveguide cores 11a, 11b. For this reason, the glass particle density between the waveguide cores 11a and 11b becomes sparse.

しかしながら、本第1実施形態に係る導波路型光回路10では、方向性結合器11の両側にダミーパターン21,21が設けられ、ダミーパターン21と導波路コア11a,11bとの間隔Bを上記ギャップサイズAと同じか、或いはそれ以上にしている。このため、導波路コア11a,11b間のガラス微粒子密度は疎になるが、その周囲もガラス微粒子密度が疎になるので、導波路コア11a,11bがそれぞれ内側に傾く等の不具合は発生しない。   However, in the waveguide type optical circuit 10 according to the first embodiment, the dummy patterns 21 and 21 are provided on both sides of the directional coupler 11, and the distance B between the dummy pattern 21 and the waveguide cores 11a and 11b is set to the above. It is equal to or larger than the gap size A. For this reason, the glass fine particle density between the waveguide cores 11a and 11b is sparse, but the glass fine particle density is also sparse around the waveguide cores 11a and 11b. Therefore, there is no problem that the waveguide cores 11a and 11b are inclined inward.

つまり、導波路コア11a,11b間のガラス微粒子密度が、各ダミーパターン21,21と各導波路コア間のガラス微粒子密度に近づくので、両導波路コア11a,11bを内側へ傾けようとする応力の発生が抑制される。このため、両導波路コアコア11a,11bの光学主軸が傾くことが抑制され、方向性結合器11において偏波クロストーク光の発生が抑制され、偏波モード結合が抑えられる。これにより、偏波モード結合起因のPDLを低減することができる。   That is, since the glass particle density between the waveguide cores 11a and 11b approaches the glass particle density between the dummy patterns 21 and 21 and each waveguide core, the stress that tends to incline both the waveguide cores 11a and 11b inward. Is suppressed. For this reason, it is suppressed that the optical principal axis of both waveguide core cores 11a and 11b inclines, generation | occurrence | production of polarization | polarized-light crosstalk light is suppressed in the directional coupler 11, and polarization mode coupling | bonding is suppressed. Thereby, PDL resulting from polarization mode coupling can be reduced.

(ダミーパターンの無い導波路型光回路)
次に、上記第1実施形態の比較例として、ダミーパターンの無い従来の導波路型光回路の作製方法(以下の工程(1a)〜(3a))を、図4〜図6に基づいて説明する。
(Waveguide type optical circuit without dummy pattern)
Next, as a comparative example of the first embodiment, a conventional method for producing a waveguide type optical circuit without a dummy pattern (the following steps (1a) to (3a)) will be described with reference to FIGS. To do.

図4は、方向性結合器110を備えた従来の導波路型光回路を示す平面図である。この導波路型光回路は次のようにして作製する。図5、図6は、図4のY−Y線に沿った断面図である。特に、図6(A),(B)は、コアにかかる応力とコアが傾く様子を説明するための図である。   FIG. 4 is a plan view showing a conventional waveguide-type optical circuit provided with the directional coupler 110. This waveguide type optical circuit is manufactured as follows. 5 and 6 are cross-sectional views taken along line YY of FIG. In particular, FIGS. 6A and 6B are views for explaining the stress applied to the core and how the core is tilted.

(1a)FHD法により、シリコン(Si)基板310上に、下部クラッド層320および導波路を形成するための不図示のコア層となるシリカ材料(SiO2系のガラス微粒子)を堆積し(図5参照)、加熱してガラス膜を溶融透明化する。 (1a) By a FHD method, a silica material (SiO 2 glass fine particles) serving as a core layer (not shown) for forming a lower cladding layer 320 and a waveguide is deposited on a silicon (Si) substrate 310 (see FIG. 5), the glass film is melted and transparentized by heating.

(2a)この後、フォトリソグラフィと反応性イオンエッチングでコア層から所望の導波路を形成する。ここでは、方向性結合器110の導波路コア110a,110b等の導波路を形成する。   (2a) Thereafter, a desired waveguide is formed from the core layer by photolithography and reactive ion etching. Here, waveguides such as the waveguide cores 110a and 110b of the directional coupler 110 are formed.

(3a)この後、FHD法により、側部クラッド層330および上部クラッド層340となるシリカ材料を堆積して各導波路コア110a,110bを側部クラッド層330および上部クラッド層340で埋め込み、高温で加熱してガラス膜を溶融透明化(ガラス化)する。
このようにして、方向性結合器110を含む導波路型光回路が作製される。
(3a) Thereafter, a silica material to be used as the side cladding layer 330 and the upper cladding layer 340 is deposited by the FHD method, and the respective waveguide cores 110a and 110b are embedded in the side cladding layer 330 and the upper cladding layer 340. And the glass film is melted and transparentized (vitrified).
In this way, a waveguide type optical circuit including the directional coupler 110 is manufactured.

ところで、上記工程(3a)で、側部クラッド層330および上部クラッド層340となるガラス微粒子を堆積し、ガラス化して側部クラッド層330および上部クラッド層340を形成する際に、導波路コア110a,110bの間隔が1μmと狭く、ガラス微粒子が導波路コア110a,110b間にあまり入っていかない。このため、導波路コア110a,110b間のガラス微粒子密度がそれぞれ疎になる。このとき、両導波路コア110a,110bを内側へ傾ける力F(図6(A)参照)が働いてガラス化される。これにより、非常に極端な場合で言えば、両導波路コア110a,110bが若干変形した状態で内側へ傾き、導波路コア110a,110bの光学主軸が傾く(図6(B)参照)。   By the way, in the step (3a), when the glass fine particles to be the side cladding layer 330 and the upper cladding layer 340 are deposited and vitrified to form the side cladding layer 330 and the upper cladding layer 340, the waveguide core 110a. , 110b is as narrow as 1 μm, and glass particles do not enter much between the waveguide cores 110a, 110b. For this reason, the glass particle density between the waveguide cores 110a and 110b becomes sparse. At this time, a force F (see FIG. 6A) for inclining both the waveguide cores 110a and 110b inward acts to vitrify. Accordingly, in a very extreme case, both the waveguide cores 110a and 110b are tilted inward in a slightly deformed state, and the optical main axes of the waveguide cores 110a and 110b are tilted (see FIG. 6B).

このような比較例の状態では異なる偏波の光同士での結合(偏波モード結合)が起き、光回路の偏波依存性が大きくなるため、偏波モード結合起因のPDLが発生する。   In such a comparative example, coupling between polarized lights having different polarizations (polarization mode coupling) occurs, and the polarization dependence of the optical circuit increases, so that PDL due to polarization mode coupling occurs.

以上のように構成された第1実施形態によれば、以下の作用効果を奏する。   According to 1st Embodiment comprised as mentioned above, there exist the following effects.

(1)方向性結合器11の導波路コア11a,11bの両側に沿ってダミーパターン21,21を形成し、非ギャップ部(2つの導波路コアに挟まれていない領域)にダミーパターン21と導波路コア11aまたは導波路コア11bとに挟まれた構造を設けている。これにより、2つの導波路コア11a,11b間(ギャップ部)においてガラス微粒子密度が疎になるのと同じように、上記非ギャップ部におけるガラス微粒子密度を疎にすることができる。従って、ダミーパターン21の形成により、非ギャップ部のガラス微粒子密度をギャップ部のガラス微粒子密度に近づけることができる。このとき各導波路コア11a,11bの両側(非ギャップ部とギャップ部)におけるガラス微粒子密度が近くなるため、上部クラッド層形成過程においてガラス微粒子密度の差によって生じる導波路コア11a,11bをギャップ内側へ傾けようとする応力の発生を抑制することができる。すなわち、ダミーパターン21を設けることで、前記応力により両導波路コア11a,11bの光学主軸が傾き方向性結合器11において異なる偏波同士の光で結合が起きる偏波モード結合を抑制でき、偏波モード結合起因のPDLを低減することができる。   (1) Dummy patterns 21 and 21 are formed along both sides of the waveguide cores 11a and 11b of the directional coupler 11, and the dummy pattern 21 is formed in a non-gap portion (a region not sandwiched between two waveguide cores). A structure sandwiched between the waveguide core 11a or the waveguide core 11b is provided. As a result, the glass fine particle density in the non-gap part can be made sparse in the same manner as the glass fine particle density becomes sparse between the two waveguide cores 11a and 11b (gap part). Therefore, by forming the dummy pattern 21, the glass fine particle density in the non-gap portion can be brought close to the glass fine particle density in the gap portion. At this time, since the glass particle density on both sides (non-gap part and gap part) of each of the waveguide cores 11a and 11b is close, the waveguide cores 11a and 11b generated due to the difference in glass particle density in the upper clad layer forming process It is possible to suppress the generation of stress that tends to tilt. That is, the provision of the dummy pattern 21 can suppress polarization mode coupling in which the optical principal axes of the two waveguide cores 11a and 11b are coupled by light of different polarizations in the tilt directional coupler 11 due to the stress. PDL caused by wave mode coupling can be reduced.

(2)各ダミーパターン21,21の長さLを、方向性結合器11の結合に寄与する結合部の長さL1と同等、或いはそれ以上にしている。これにより、結合に寄与している全領域(結合部の長さL1)において、導波路コア11a,11bの光学主軸が傾くことが抑制されるため、偏波モード結合を抑制でき、偏波モード結合起因のPDLを低減することができるという効果がより適切にあらわれる。上記偏波モード結合起因のPDLをより効果的に低減することができる。   (2) The length L of each of the dummy patterns 21 and 21 is equal to or longer than the length L1 of the coupling portion that contributes to the coupling of the directional coupler 11. As a result, since the optical principal axes of the waveguide cores 11a and 11b are suppressed from being inclined in the entire region contributing to the coupling (the length L1 of the coupling portion), the polarization mode coupling can be suppressed, and the polarization mode can be suppressed. The effect that the PDL caused by the binding can be reduced appears more appropriately. The PDL caused by the polarization mode coupling can be more effectively reduced.

(3)上記間隔Bを上記ギャップサイズAと同じか、或いはそれ以上にしている。これにより、数μm程度のギャップ構造ではギャップサイズAに依存してガラス微粒子密度が疎になるため、間隔BとギャップサイズAを一致させることにより、各導波路コア11a,11bの両側(非ギャップ部とギャップ部)におけるガラス微粒子密度を一致させることができ、前記応力発生を最も効果的に抑制することができる。このため、両導波路コア11a,11bの光学主軸が傾くことが抑制され、方向性結合器11での偏波モード結合が抑えられ、偏波モード結合起因のPDLを低減することができる。上記間隔Bは上記ギャップサイズAと同じ大きさが一番よい。しかし、ダミーパターン21を導波路コア11a,11bに近づけ過ぎると、ダミーパターン21と導波路コア11a,11bとの間で微小な光結合が生じてしまうので、間隔BをギャップサイズA以上にすることで、微小な光結合が生じるのを抑制して、損失を抑えることができる。さらに、ダミーパターン21を設けることで、前記応力により両導波路コア11a,11bの光学主軸が傾き方向性結合器11において偏波同士で結合が起きる偏波モード結合を抑制でき、偏波モード結合起因のPDLを低減することができる。このように、損失を抑えることができると共に、偏波モード結合起因のPDLを低減することができる。   (3) The interval B is equal to or larger than the gap size A. As a result, in the gap structure of about several μm, the glass fine particle density becomes sparse depending on the gap size A. Therefore, by matching the gap B with the gap size A, both sides of the waveguide cores 11a and 11b (non-gap) The glass fine particle density in the portion and the gap portion can be matched, and the generation of the stress can be most effectively suppressed. For this reason, it is suppressed that the optical principal axis of both waveguide cores 11a and 11b inclines, polarization mode coupling in the directional coupler 11 is suppressed, and PDL resulting from polarization mode coupling can be reduced. The interval B is best the same as the gap size A. However, if the dummy pattern 21 is too close to the waveguide cores 11a and 11b, minute optical coupling occurs between the dummy pattern 21 and the waveguide cores 11a and 11b. Thus, it is possible to suppress the loss by suppressing the occurrence of minute optical coupling. Furthermore, by providing the dummy pattern 21, polarization mode coupling in which the optical principal axes of the two waveguide cores 11a and 11b are coupled to each other in the directional coupler 11 due to the stress can be suppressed. Caused PDL can be reduced. Thus, loss can be suppressed and PDL caused by polarization mode coupling can be reduced.

(4)ダミーパターン21の幅Wを、方向性結合器11の導波路伝播光の基底モードが結合しない幅、或いはそれ以上にしている。ダミーパターン21の幅Wが、方向性結合器11の導波路伝播光の基底モードがダミーパターン21に結合する幅であると、方向性結合器11の導波路コアを導波する基底モードの光がダミーパターン21に結合し、出力側導波路には光が結合せず、クラッドモードの光となって過剰損失になる。ダミーパターン21の幅Wを、導波路伝播光の基底モードが結合しない幅、或いはそれ以上に広くすると、導波路コア11a,11bとダミーパターン21とで伝播定数が違うことになる。その結果、導波路コア11a,11bを導波する基底モードの光がダミーパターン21には結合しなくなり、過剰損失が生じない。これにより、過剰損失を抑制することができる。   (4) The width W of the dummy pattern 21 is set to a width that does not couple the fundamental mode of the waveguide propagation light of the directional coupler 11 or more. When the width W of the dummy pattern 21 is such that the fundamental mode of the waveguide propagation light of the directional coupler 11 is coupled to the dummy pattern 21, the light of the fundamental mode that guides the waveguide core of the directional coupler 11. Is coupled to the dummy pattern 21, and light is not coupled to the output-side waveguide, resulting in excessive loss as clad mode light. If the width W of the dummy pattern 21 is made wider than the width at which the fundamental mode of the waveguide propagation light is not coupled or more than that, the propagation constants of the waveguide cores 11a and 11b and the dummy pattern 21 will be different. As a result, the fundamental mode light guided through the waveguide cores 11a and 11b is not coupled to the dummy pattern 21, and excess loss does not occur. Thereby, excess loss can be suppressed.

(5)方向性結合器11の偏波モード結合量が−25dB以下となるように、ダミーパターン21の長さL、上記間隔Bおよびダミーパターン21の幅Wの少なくとも一つを設定している。これにより、方向性結合器11において過剰損失を抑制しつつ、偏波モード結合を−25dB以下という十分に小さい値にすることができ、PDL低減効果が得られる。   (5) At least one of the length L of the dummy pattern 21, the interval B, and the width W of the dummy pattern 21 is set so that the polarization mode coupling amount of the directional coupler 11 is −25 dB or less. . Thereby, the polarization mode coupling can be set to a sufficiently small value of −25 dB or less while suppressing excess loss in the directional coupler 11, and a PDL reduction effect can be obtained.

(6)上述した導波路型光回路10の作製方法によれば、その製法は従来とほぼ同じであり、特段の作製工程の追加をすることなく導波路型光回路10を作製することができる。   (6) According to the manufacturing method of the waveguide type optical circuit 10 described above, the manufacturing method is almost the same as the conventional method, and the waveguide type optical circuit 10 can be manufactured without adding a special manufacturing process. .

(第2実施形態)
図7は、本発明の第2実施形態に係る導波路型光回路10Aの概略構成を示す平面図である。図7に示す第2実施形態に係る導波路型光回路は、PLC型可変光減衰器(PLC-VOA)10Aとして構成されている。
(Second Embodiment)
FIG. 7 is a plan view showing a schematic configuration of a waveguide type optical circuit 10A according to the second embodiment of the present invention. The waveguide type optical circuit according to the second embodiment shown in FIG. 7 is configured as a PLC type variable optical attenuator (PLC-VOA) 10A.

PLC-VOA10Aは、2つの方向性結合器11,12と、2つの方向性結合器11,12間に接続された2本のアーム導波路13,14と、アーム導波路14上部に設けた薄膜ヒータ15とで構成されるマッハツェンダ干渉計(MZI)回路20を備える。なお、ここでは1つのMZI回路から構成されるPLC-VOAについて説明するが、本発明はMZI回路中の光カプラに適用するものであるため、MZI回路を多段に接続して構成されるPLC-VOAにも本発明は適用可能である。   The PLC-VOA 10A includes two directional couplers 11 and 12, two arm waveguides 13 and 14 connected between the two directional couplers 11 and 12, and a thin film provided on the upper portion of the arm waveguide 14. A Mach-Zehnder interferometer (MZI) circuit 20 including a heater 15 is provided. Here, a PLC-VOA composed of one MZI circuit will be described. However, since the present invention is applied to an optical coupler in the MZI circuit, a PLC- constructed by connecting MZI circuits in multiple stages. The present invention is also applicable to VOA.

PLC-VOA10Aでは、薄膜ヒータ15に外部から電力を印加することにより、アーム導波路14を加熱し、発熱量に応じた熱光学効果を介して、アーム導波路14の実効屈折率を変化させることができる。アーム導波路14の実効屈折率の変化は、伝播する信号光にとって光路長が変化することに対応する。すなわち、薄膜ヒータ15への印加電圧を変えることによりアーム導波路13、14間の光路長差を設定することが可能である。   In the PLC-VOA 10A, by applying electric power to the thin film heater 15 from the outside, the arm waveguide 14 is heated, and the effective refractive index of the arm waveguide 14 is changed through a thermo-optic effect corresponding to the amount of heat generated. Can do. The change in the effective refractive index of the arm waveguide 14 corresponds to the change in the optical path length for the propagating signal light. That is, the optical path length difference between the arm waveguides 13 and 14 can be set by changing the voltage applied to the thin film heater 15.

PLC-VOA10Aでは、MZI回路20の入力ポートP1から入力された信号光は入力側の方向性結合器11で分岐され、2本のアーム導波路13、14を独立に伝播した後、所望の光路長差をもって出力側の方向性結合器12で再結合され、出力ポートP3から出力される。このとき、MZI回路20の結合効率は、アーム導波路13、14間の光路長差が0のとき最大(1)となり、光路長差が信号光波長の2分の1に等しいとき最小(0)となる。また光路長差がこれらの間のとき結合効率は1から0まで連続的に変化する。すなわち、光路長差を適時設定することにより所望の結合効率を得ることができ、可変光減衰器として動作させることができる。   In the PLC-VOA 10A, the signal light input from the input port P1 of the MZI circuit 20 is branched by the directional coupler 11 on the input side, propagates independently through the two arm waveguides 13 and 14, and then the desired optical path. The output signal is recombined by the directional coupler 12 on the output side with a long difference and output from the output port P3. At this time, the coupling efficiency of the MZI circuit 20 is maximum (1) when the optical path length difference between the arm waveguides 13 and 14 is 0, and is minimum (0) when the optical path length difference is equal to one half of the signal light wavelength. ) When the optical path length difference is between these, the coupling efficiency changes continuously from 1 to 0. That is, by setting the optical path length difference in a timely manner, a desired coupling efficiency can be obtained, and it can be operated as a variable optical attenuator.

PLC-VOA10Aでは、方向性結合器11の両側にその導波路コア11a,11bの光学主軸が傾くのを抑制するダミーパターン21が形成されていると共に、方向性結合器12の両側にその導波路コア12a,12bの光学主軸が傾くのを抑制するダミーパターン22が形成されている。なお、図2に示すPLC-VOA10Aにおける間隔B,ギャップサイズA,ダミーパターン21,22の長さL、およびダミーパターン21,22の幅Wなどの各パラメータは、図1に示す導波路型光回路10における各パラメータと同じである。また、PLC-VOA10Aでは、方向性結合器11,12の偏波モード結合量が−25dB以下となるように、ダミーパターン21,22の長さL、上記間隔Bおよびダミーパターン21,22の幅Wの少なくとも一つを設定するのが好ましい。   In the PLC-VOA 10 </ b> A, dummy patterns 21 are formed on both sides of the directional coupler 11 to prevent the optical principal axes of the waveguide cores 11 a and 11 b from being inclined, and the waveguides are formed on both sides of the directional coupler 12. A dummy pattern 22 is formed to suppress tilting of the optical principal axes of the cores 12a and 12b. Note that the parameters such as the interval B, the gap size A, the length L of the dummy patterns 21 and 22 and the width W of the dummy patterns 21 and 22 in the PLC-VOA 10A shown in FIG. The parameters are the same as those in the circuit 10. In the PLC-VOA 10A, the length L of the dummy patterns 21, 22 and the interval B and the width of the dummy patterns 21, 22 are set so that the polarization mode coupling amount of the directional couplers 11 and 12 is -25 dB or less. It is preferable to set at least one of W.

(第2実施形態の作製方法)
このような構成を有するPLC-VOA10Aの作製方法(以下の工程(1)〜(4))を、上述した第1実施形態の作製方法および図7に基づいて説明する。
(Production Method of Second Embodiment)
A manufacturing method of PLC-VOA 10A having the above configuration (the following steps (1) to (4)) will be described based on the manufacturing method of the first embodiment described above and FIG.

(1)FHD法により、シリコン(Si)基板上に、下部クラッド層および導波路コアおよびダミーパターンを形成するためのコア層となるシリカ材料(SiO2系のガラス微粒子)を堆積し、加熱してガラス膜を溶融透明化する。 (1) Deposit a silica material (SiO 2 -based glass fine particles) on the silicon (Si) substrate and form a core layer for forming the lower cladding layer, waveguide core and dummy pattern on the silicon (Si) substrate, and heat it. To melt and clear the glass film.

(2)この後、フォトリソグラフィと反応性イオンエッチングでコア層から所望の導波路およびダミーパターンを形成する。ここでは、方向性結合器11の導波路コア11a,11b、2本のアーム導波路13,14、および方向性結合器12の導波路コア12a,12b等の導波路と、導波路コア11a,11b,12a,12bに沿ったダミーパターン21,22とを形成する。ここで、フォトリソグラフィで用いる導波路パターンが描かれたフォトマスクに、ダミーパターンを描いておけば、作製工程の追加をすることなく、コア層に導波路とダミーパターンを同時に形成できる。   (2) Thereafter, desired waveguides and dummy patterns are formed from the core layer by photolithography and reactive ion etching. Here, waveguide cores 11a and 11b of the directional coupler 11, two arm waveguides 13 and 14, and waveguide cores 12a and 12b of the directional coupler 12, and the waveguide cores 11a and 11a, Dummy patterns 21 and 22 along 11b, 12a, and 12b are formed. Here, if a dummy pattern is drawn on a photomask on which a waveguide pattern used in photolithography is drawn, the waveguide and the dummy pattern can be simultaneously formed on the core layer without adding a manufacturing process.

(3)この後、FHD法により、側部クラッド層および上部クラッド層となるシリカ材料(SiO2系のガラス微粒子)を堆積して各導波路およびダミーパターンを側部クラッド層および上部クラッド層で埋め込み、高温で加熱してガラス膜を溶融透明化(ガラス化)する。 (3) Thereafter, a silica material (SiO 2 glass fine particles) to be the side cladding layer and the upper cladding layer is deposited by the FHD method, and each waveguide and dummy pattern is formed on the side cladding layer and the upper cladding layer. It is embedded and heated at a high temperature to melt and transparentize (vitrify) the glass film.

(4)続いて上部クラッド層上にヒータと配線電極を形成する。   (4) Subsequently, a heater and a wiring electrode are formed on the upper clad layer.

このようにして、PLC-VOA10Aが作製される。ところで、上記工程(3)で、側部クラッド層および上部クラッド層となるガラス微粒子を堆積し、ガラス化して側部クラッド層および上部クラッド層を形成する際に、導波路コア11a,11bの間隔B及び導波路コア12a,12bの間隔Bが数μmと狭く、ガラス微粒子が導波路コア11a,11b間および導波路コア12a,12b間にあまり入っていかない。このため、導波路コア11a,11b間及び導波路コア12a,12b間のガラス微粒子密度がそれぞれ疎になる。   In this way, the PLC-VOA 10A is manufactured. By the way, when the glass fine particles to be the side cladding layer and the upper cladding layer are deposited and vitrified in the step (3) to form the side cladding layer and the upper cladding layer, the distance between the waveguide cores 11a and 11b. The distance B between B and the waveguide cores 12a and 12b is as narrow as several μm, and glass particles do not enter much between the waveguide cores 11a and 11b and between the waveguide cores 12a and 12b. For this reason, the glass particle density between the waveguide cores 11a and 11b and between the waveguide cores 12a and 12b becomes sparse.

しかしながら、本実施形態に係るPLC-VOA10Aでは、方向性結合器11,12の両側にダミーパターン21,22がそれぞれ設けられ、ダミーパターン21と導波路コア11a,11bとの間隔B及びダミーパターン22と導波路コア12a,12bとの間隔Bを上記ギャップサイズAと同じか、或いはそれ以上にしている。このため、導波路コア11a,11b間及び導波路コア12a,12b間のガラス微粒子密度は疎になるが、その周囲もガラス微粒子密度が疎になるので、導波路コア11a,11b及び導波路コア12a,12bがそれぞれ内側に傾く等の不具合は発生しない。   However, in the PLC-VOA 10A according to this embodiment, the dummy patterns 21 and 22 are provided on both sides of the directional couplers 11 and 12, respectively, and the interval B between the dummy pattern 21 and the waveguide cores 11a and 11b and the dummy pattern 22 are provided. The gap B between the waveguide cores 12a and 12b is equal to or larger than the gap size A. Therefore, the glass particle density between the waveguide cores 11a and 11b and between the waveguide cores 12a and 12b is sparse, but the glass particle density is also sparse around the waveguide cores 11a and 11b. There is no problem that 12a and 12b are inclined inward.

つまり、導波路コア11a,11b間及び導波路コア12a,12b間のガラス微粒子密度が、各ダミーパターン21,22と各導波路コア間のガラス微粒子密度に近づくので、両導波路コア11a,11b及び12a,12bを内側へ傾けようとする応力の発生が抑制される。このため、両導波路コア11a,11b及び12a,12bの光学主軸が傾くことが抑制され、各方向性結合器11,12において異なる偏波の光同士で結合が起きる偏波モード結合が抑えられ、偏波モード結合起因のPDLを低減することができる。   That is, since the glass particle density between the waveguide cores 11a and 11b and between the waveguide cores 12a and 12b approaches the glass particle density between the dummy patterns 21 and 22 and each waveguide core, both the waveguide cores 11a and 11b. And the generation of stress that tends to tilt 12a and 12b inward is suppressed. For this reason, tilting of the optical principal axes of both waveguide cores 11a, 11b and 12a, 12b is suppressed, and polarization mode coupling in which coupling between lights having different polarizations in each directional coupler 11, 12 is suppressed. PDL caused by polarization mode coupling can be reduced.

以上のように構成された第2実施形態によれば、以下のように、上記第2実施形態と同様の作用効果およびこれに加えてさらなる作用効果を奏する。   According to 2nd Embodiment comprised as mentioned above, there exist an effect similar to the said 2nd Embodiment and the further effect in addition to this as follows.

(1)方向性結合器11,12の両側にダミーパターン21,22がそれぞれ設けられているので、上記第1実施形態の場合と同様に、方向性結合器11,12において偏波モード結合が抑えられ、偏波モード結合起因のPDLを低減することができる。   (1) Since the dummy patterns 21 and 22 are provided on both sides of the directional couplers 11 and 12, respectively, polarization mode coupling is performed in the directional couplers 11 and 12, as in the case of the first embodiment. Thus, PDL caused by polarization mode coupling can be reduced.

(2)PLC-VOA10Aでは、結合効率が0と100の間の領域を使って光を消光させるが消光比が大きい(すなわち結合効率が小さい)ほど偏波依存性の影響が出やすくなりPDLが大きくなるので、低PDL化が重要なデバイスである。本実施形態によれば、偏波モード結合起因のPDLを低減したPLC-VOA10Aを実現することができる。   (2) In the PLC-VOA 10A, the light is extinguished using the region where the coupling efficiency is between 0 and 100. However, the larger the extinction ratio (that is, the smaller the coupling efficiency), the more easily the influence of the polarization dependence occurs. Since it becomes large, it is an important device to reduce PDL. According to the present embodiment, it is possible to realize the PLC-VOA 10A in which PDL caused by polarization mode coupling is reduced.

(3)図7に示すPLC-VOA10AにおいてMZI回路20のポートP1(入力ポート)からポートP3(出力ポート)への結合効率を4%程度に設定した場合において、上記間隔BをそれぞれギャップサイズAと同じ大きさである1(μm),あるいはギャップサイズAより大きい3(μm),5(μm)及び10(μm)とした場合と、比較のためダミーパターンが無い場合について、実測した結合効率、PDL、過剰損失をそれぞれ図8、図9、図10に示している。   (3) When the coupling efficiency from the port P1 (input port) to the port P3 (output port) of the MZI circuit 20 is set to about 4% in the PLC-VOA 10A shown in FIG. Measured coupling efficiency in the case of 1 (μm) which is the same size as 3 or 3 (μm), 5 (μm) and 10 (μm) larger than the gap size A, and no dummy pattern for comparison , PDL, and excess loss are shown in FIGS. 8, 9, and 10, respectively.

図8より、上記間隔Bをそれぞれ1(μm),3(μm),5(μmm)及び10(μm)とした場合に、ダミーパターンが無い場合と同程度の上記結合効率が得られることが分かる。   From FIG. 8, when the distance B is set to 1 (μm), 3 (μm), 5 (μmm), and 10 (μm), the above coupling efficiency can be obtained to the same extent as when there is no dummy pattern. I understand.

図9において、PDLは、間隔B=1(μm)のときに最も小さく、間隔B=1,3,5(μm)の順に増加し、B=5(μm)以上のB=10(μm)ではほとんど変わらない。また間隔B=1,3,5,10(μm)のいずれもダミーパターン無しの場合に比べてPDLは小さい。したがって、ダミーパターンを形成することによりPDLが小さくなり本発明の効果が得られていることがわかる。さらにB≦5(μm)の範囲ではPDLはギャップ幅に依存して小さくなり、間隔BをギャップサイズAと同じ大きさである1(μm)にした場合に、PDLが最も小さくなる。すなわち間隔BをギャップサイズAと同じ大きさとした場合に本発明のPDL低減効果が最も高く得られていることが分かる。またB≧5(μm)において、PDLはB=5(μm)の場合とほぼ同じ値であり、PDLの間隔B依存性はほとんどない上に、PDLはダミーパターン無しよりも小さい。すなわち間隔B≧5(μm)を用いれば、Bの作製誤差に影響を受けず一定のPDL低減効果を得ることができる。   In FIG. 9, the PDL is the smallest when the interval B = 1 (μm), increases in the order of the interval B = 1, 3, 5 (μm), and B = 10 (μm) B = 5 (μm) or more. Then it is almost the same. In addition, the PDL is smaller in each of the intervals B = 1, 3, 5, 10 (μm) than in the case without the dummy pattern. Therefore, it can be seen that the PDL is reduced by forming the dummy pattern, and the effect of the present invention is obtained. Further, in the range of B ≦ 5 (μm), the PDL becomes smaller depending on the gap width, and when the interval B is set to 1 (μm) which is the same size as the gap size A, the PDL becomes the smallest. That is, it can be seen that when the distance B is the same as the gap size A, the PDL reduction effect of the present invention is most highly obtained. In addition, when B ≧ 5 (μm), the PDL is almost the same value as in the case of B = 5 (μm), and the PDL has almost no dependency on the interval B, and the PDL is smaller than that without the dummy pattern. That is, if the interval B ≧ 5 (μm) is used, a constant PDL reduction effect can be obtained without being affected by the B manufacturing error.

一方、図10より、B=1(μm)のときのみ過剰損失が高いことがわかる。これは各ダミーパターン21,22を各方向性結合器11,12の導波路コアに近づけ過ぎると、微小な光結合が生じてしまうためである。すなわち、B=1(μm)ではPDL低減効果は最も高いが過剰損失が生じてしまう。そこで、間隔BをギャップサイズAより大きくして、たとえばB=3,5,10(μm)を用いれば、その過剰損失を抑えつつPDL低減効果を得ることができる。なお、図10に示す過剰損失には、結合損失も含まれている。   On the other hand, FIG. 10 shows that the excess loss is high only when B = 1 (μm). This is because if the dummy patterns 21 and 22 are too close to the waveguide cores of the directional couplers 11 and 12, minute optical coupling occurs. That is, when B = 1 (μm), the PDL reduction effect is the highest, but excess loss occurs. Therefore, if the interval B is made larger than the gap size A and, for example, B = 3, 5, 10 (μm) is used, the PDL reduction effect can be obtained while suppressing the excessive loss. The excess loss shown in FIG. 10 includes coupling loss.

(4)上述したPLC-VOA10Aの作製方法によれば、その製法は従来とほぼ同じであり、特段の作製工程の追加をすることなくPLC-VOA10Aを作製することができる。   (4) According to the manufacturing method of the PLC-VOA 10A described above, the manufacturing method is almost the same as the conventional method, and the PLC-VOA 10A can be manufactured without adding a special manufacturing process.

なお、この発明は以下のように変更して参考例とすることもできる。
上記第2実施形態に係るPLC-VOA10Aにおいて、導波路コア同士が近接した光カプラ(光分岐結合器)の一例として説明した方向性結合器11,12に代えて、図11に示すようなMMIカプラ40を2つ用い、これら2つのMMIカプラ40と、2つのMMIカプラ40間に接続された2本のアーム導波路でそれぞれ構成される複数のMZI回路を備えたPLC-VOA等の導波路型光回路を構成することが可能である。MMIカプラ40は、互いに近接した入力側の2つの導波路コア41a,41bと、互いに近接した出力側の2つの導波路コア42a,42bと、を備えている。導波路コア41a,41bの両側にダミーパターン43,43が、導波路コア42a,42bの両側にダミーパターン44,44がそれぞれ形成されている。なお、図11において符号「45」はマルチモード光干渉を発生させるためのスラブ導波路である。
In addition, this invention can also be changed as follows and can also be set as a reference example .
In the PLC-VOA 10A according to the second embodiment, instead of the directional couplers 11 and 12 described as an example of the optical coupler (optical branching coupler) in which the waveguide cores are close to each other, the MMI as shown in FIG. A waveguide, such as a PLC-VOA, using two couplers 40 and having a plurality of MZI circuits each composed of these two MMI couplers 40 and two arm waveguides connected between the two MMI couplers 40 Type optical circuit can be configured . The MMI coupler 40 includes two waveguide cores 41a and 41b on the input side close to each other, and two waveguide cores 42a and 42b on the output side close to each other. Dummy patterns 43 and 43 are formed on both sides of the waveguide cores 41a and 41b, and dummy patterns 44 and 44 are formed on both sides of the waveguide cores 42a and 42b, respectively. In FIG. 11, reference numeral “45” denotes a slab waveguide for generating multimode optical interference.

また、参考例として、上記第2実施形態に係るPLC-VOA10Aにおいて、導波路コア同士が近接した光カプラの一例として説明した方向性結合器11,12に代えて、図11と同様のMMIカプラ40を2つ用いる場合、図12に示すようにMMIカプラ40の両側にダミーパターン46,46を形成しても良い。ダミーパターン46、46は、導波路コア41a,42aの外側および導波路コア41b,42bの外側にそれぞれ位置するダミーパターン43,44がMMIカプラ40の外側で接続されてそれぞれ1つのダミーパターンとなっているものである。 As a reference example, in the PLC-VOA 10A according to the second embodiment, instead of the directional couplers 11 and 12 described as an example of the optical coupler in which the waveguide cores are close to each other, the same MMI coupler as in FIG. When two 40 are used, dummy patterns 46 and 46 may be formed on both sides of the MMI coupler 40 as shown in FIG. The dummy patterns 46 and 46 are connected to the outside of the waveguide cores 41a and 42a and the outside of the waveguide cores 41b and 42b, respectively, and are connected to the outside of the MMI coupler 40 to form one dummy pattern. It is what.

また、上記第2実施形態に係るPLC-VOA10Aにおいて方向性結合器11,12に代えて、非対称X型分岐器など、導波路コアが近接する領域において偏波モード結合が発生する光カプラ(光分岐結合器)を用いたPLC-VOA等の導波路型光回路を構成することも可能である。 Further, in the PLC-VOA 10A according to the second embodiment, instead of the directional couplers 11 and 12, an optical coupler that generates polarization mode coupling in an area where the waveguide core is close, such as an asymmetric X-type branching device (optical It is also possible to construct a waveguide type optical circuit such as PLC-VOA using a branch coupler.

また、上記第2実施形態では、導波路型光回路の一例としてPLC型可変光減衰器(PLC-VOA)について説明したが、PLC型スターカプラやPLC型2×2カプラなどのPLC型光カプラとして構成された導波路型光回路にも本発明は適用可能である。   In the second embodiment, the PLC type variable optical attenuator (PLC-VOA) has been described as an example of the waveguide type optical circuit. However, a PLC type optical coupler such as a PLC type star coupler or a PLC type 2 × 2 coupler is described. The present invention can also be applied to a waveguide type optical circuit configured as follows.

また、本発明は、導波路コアを近接した構造をそれぞれ持つ2つの光カプラと、2つの光カプラ間に接続された2本のアーム導波路で構成されるMZI回路を備える導波路型光回路で、DQPSK(Differential Quadrature Phase Shift Keying)方式を用いた光伝送システムに用いる遅延復調デバイスにも適用可能である。このような遅延復調デバイスに、上記PLC-VOA10Aと同様に、本発明を適用することにより、偏波モード結合起因のPDLを低減した遅延復調デバイスを実現することができる。   The present invention also provides a waveguide-type optical circuit comprising an MZI circuit composed of two optical couplers each having a structure in which a waveguide core is close to each other and two arm waveguides connected between the two optical couplers. Therefore, the present invention can also be applied to a delay demodulation device used in an optical transmission system using a DQPSK (Differential Quadrature Phase Shift Keying) method. By applying the present invention to such a delay demodulation device in the same manner as the PLC-VOA 10A, a delay demodulation device with reduced PDL caused by polarization mode coupling can be realized.

10 導波路型光回路
10A PLC-VOA
11,12 方向性結合器
11a,11b,12a,12b 導波路コア
13,14 アーム導波路
15 薄膜ヒータ
20 MZI回路
21,22 ダミーパターン
A ギャップサイズ
B 間隔
L,L1 長さ
P1 入力ポート
P3 出力ポート
W 幅
10 Waveguide type optical circuit 10A PLC-VOA
11, 12 Directional coupler 11a, 11b, 12a, 12b Waveguide core 13, 14 Arm waveguide 15 Thin film heater 20 MZI circuit 21, 22 Dummy pattern A Gap size B Spacing L, L1 Length P1 Input port P3 Output port W width

Claims (9)

導波路コア同士が近接して配置されて構成された光分岐結合器である光カプラと、
前記光カプラの前記導波路コアの両側に沿って形成され、該導波路コアの光学主軸が傾くのを抑制するダミーパターンと、
を備え、
前記光カプラは、方向性結合器であり
記ダミーパターンは、前記導波路コア同士の間隔が最も狭い部分から徐々に広がるように形成されている曲がり導波路部分にまで延在しており、
前記ダミーパターンの形状は、前記ダミーパターンの前記導波路コアに近い側面が、対向する前記導波路コアと一定の間隔を保つように形成され、前記両側のダミーパターンの前記導波路コアから遠い側面が、互いに平行になるように形成されていることを特徴とする導波路型光回路。
An optical coupler which is an optical branching coupler configured by arranging waveguide cores close to each other;
A dummy pattern that is formed along both sides of the waveguide core of the optical coupler and suppresses the tilt of the optical principal axis of the waveguide core;
With
The optical coupler is a directional coupler ;
Before SL dummy pattern is extended up to the curved waveguide portion distance between the waveguide core is formed so as to expand gradually from the narrowest portion,
The shape of the dummy pattern is such that a side surface of the dummy pattern close to the waveguide core is formed so as to maintain a certain distance from the opposing waveguide core, and the side surfaces of the dummy patterns on both sides far from the waveguide core Are formed so as to be parallel to each other .
前記ダミーパターンの長さは、前記光カプラの結合効率が0%より大きい結合部の長さThe length of the dummy pattern is the length of the coupling portion where the coupling efficiency of the optical coupler is greater than 0%.
と同等、或いはそれ以上であることを特徴とする請求項1に記載の導波路型光回路。The waveguide-type optical circuit according to claim 1, wherein the waveguide-type optical circuit is equal to or more than the same.
前記ダミーパターンの幅は、前記光カプラの導波路伝播光の基底モードが結合しない幅、或いはそれ以上であることを特徴とする請求項1または2に記載の導波路型光回路。   3. The waveguide type optical circuit according to claim 1, wherein the width of the dummy pattern is a width in which a fundamental mode of waveguide propagation light of the optical coupler is not coupled or more. 前記光カプラの偏波モード結合量が−25dB以下となるように、前記ダミーパターンと前記光カプラの導波路コアとの間隔、前記ダミーパターンの長さおよび前記ダミーパターンの幅の少なくとも一つを設定したことを特徴とする請求項1〜3のいずれか一つに記載の導波路型光回路。   At least one of an interval between the dummy pattern and the waveguide core of the optical coupler, a length of the dummy pattern, and a width of the dummy pattern is set so that a polarization mode coupling amount of the optical coupler is −25 dB or less. The waveguide type optical circuit according to claim 1, wherein the waveguide type optical circuit is set. 2つの前記光カプラと、該2つの光カプラ間に接続された2本のアーム導波路とで構成されるマッハツェンダ干渉計回路を備えることを特徴とする請求項1〜のいずれか一つに記載の導波路型光回路。 And two of said optical coupler, to claim 1-4, characterized in that it comprises a Mach-Zehnder interferometer circuit composed of the two arm waveguides connected between said two optical couplers The waveguide type optical circuit described. 火炎堆積法でオーバークラッドを形成した平面光波回路であることを特徴とする請求項1〜のいずれか一つに記載の導波路型光回路。 Waveguide-type optical circuit according to any one of claims 1-5, characterized in that the planar lightwave circuit forming the overclad flame deposition method. 前記平面光波回路は、PLC型光カプラであることを特徴とする請求項に記載の導波路型光回路。 The waveguide type optical circuit according to claim 6 , wherein the planar lightwave circuit is a PLC type optical coupler. 前記平面光波回路は、PLC型スターカプラであることを特徴とする請求項に記載の導波路型光回路。 The waveguide type optical circuit according to claim 6 , wherein the planar lightwave circuit is a PLC type star coupler. 前記平面光波回路は、2つの前記光カプラと該2つの光カプラ間に接続された2本のアーム導波路とで構成されるマッハツェンダ干渉計回路と、前記2本のアーム導波路の少なくとも一方の上部に形成された薄膜ヒータとを備え、前記薄膜ヒータを位相シフタとして機能させるPLC型可変光減衰器であることを特徴とする請求項に記載の導波路型光回路。 The planar lightwave circuit includes a Mach-Zehnder interferometer circuit including two optical couplers and two arm waveguides connected between the two optical couplers, and at least one of the two arm waveguides. The waveguide-type optical circuit according to claim 6 , wherein the waveguide-type optical circuit is a PLC-type variable optical attenuator that includes a thin-film heater formed on an upper portion and causes the thin-film heater to function as a phase shifter.
JP2010162186A 2010-07-16 2010-07-16 Waveguide type optical circuit Active JP5019649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010162186A JP5019649B2 (en) 2010-07-16 2010-07-16 Waveguide type optical circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010162186A JP5019649B2 (en) 2010-07-16 2010-07-16 Waveguide type optical circuit

Publications (2)

Publication Number Publication Date
JP2012022273A JP2012022273A (en) 2012-02-02
JP5019649B2 true JP5019649B2 (en) 2012-09-05

Family

ID=45776582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010162186A Active JP5019649B2 (en) 2010-07-16 2010-07-16 Waveguide type optical circuit

Country Status (1)

Country Link
JP (1) JP5019649B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024171357A1 (en) * 2023-02-15 2024-08-22 日本電信電話株式会社 Optical circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531634B2 (en) * 1986-08-20 1996-09-04 株式会社日立製作所 Optical multiplexer / demultiplexer
JP2862625B2 (en) * 1990-03-16 1999-03-03 日本電信電話株式会社 Embedded quartz optical waveguide and method of manufacturing the same
JP3067299B2 (en) * 1991-09-06 2000-07-17 日本電信電話株式会社 Embedded quartz optical waveguide and method of manufacturing the same
JP3093362B2 (en) * 1991-10-02 2000-10-03 日本電信電話株式会社 Optical directional coupler
JPH0756032A (en) * 1993-08-12 1995-03-03 Hitachi Cable Ltd Glass waveguide and its production
JP3905797B2 (en) * 2002-06-21 2007-04-18 Nttエレクトロニクス株式会社 Optical directional coupler
JP5053301B2 (en) * 2009-01-16 2012-10-17 古河電気工業株式会社 Waveguide type optical circuit

Also Published As

Publication number Publication date
JP2012022273A (en) 2012-02-02

Similar Documents

Publication Publication Date Title
US6704487B2 (en) Method and system for reducing dn/dt birefringence in a thermo-optic PLC device
JP4932029B2 (en) Waveguide-type variable optical attenuator
US7343071B2 (en) Optical component and a method of fabricating an optical component
JP4615578B2 (en) Delay demodulation device
JP2002221630A (en) Interference device optical circuit and its manufacturing method
Memon et al. Recent advances in mode converters for a mode division multiplex transmission system
US8380023B2 (en) Waveguide-type optical circuit
WO2017169711A1 (en) Optical waveguide structure and optical waveguide circuit
WO2016051698A1 (en) Rib type optical waveguide and optical multiplexer/demultiplexer using same
JP5019649B2 (en) Waveguide type optical circuit
JP3719644B2 (en) Waveguide type optical circuit
JP2001272561A (en) Polarization independent waveguide type optical circuit
JP5053301B2 (en) Waveguide type optical circuit
JPH08334639A (en) Mach-zehnder optical circuit
JP4086485B2 (en) Polarization-independent directional coupler and optical circuit using the same
JP2006235379A (en) Thermo-optical phase modulator and its manufacturing method
WO2023243018A1 (en) Silicon photonic circuit and method for manufacturing silicon photonic circuit
WO2012128043A1 (en) Optical waveguide circuit, method for manufacturing same, and optical waveguide circuit device
JPH06308338A (en) Waveguide type optical parts
JP3691823B2 (en) Optical circuit device and method for controlling optical circuit device
JP5275951B2 (en) Optical waveguide
JP2003005232A (en) Optical device
Shrestha et al. Silicon nitride waveguide router enabling directional power transmission
JP2002221631A (en) Method for manufacturing interference device optical circuit
JP5019632B2 (en) Delay demodulation device and phase adjustment method of delay demodulation device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R151 Written notification of patent or utility model registration

Ref document number: 5019649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350