[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5010774B2 - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
JP5010774B2
JP5010774B2 JP2000403183A JP2000403183A JP5010774B2 JP 5010774 B2 JP5010774 B2 JP 5010774B2 JP 2000403183 A JP2000403183 A JP 2000403183A JP 2000403183 A JP2000403183 A JP 2000403183A JP 5010774 B2 JP5010774 B2 JP 5010774B2
Authority
JP
Japan
Prior art keywords
growth
convex structure
semiconductor device
manufacturing
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000403183A
Other languages
Japanese (ja)
Other versions
JP2002203963A (en
Inventor
頌 西永
重弥 成塚
大輔 岸本
了典 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000403183A priority Critical patent/JP5010774B2/en
Publication of JP2002203963A publication Critical patent/JP2002203963A/en
Application granted granted Critical
Publication of JP5010774B2 publication Critical patent/JP5010774B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、より詳細には、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ハイポーラトランジスタ、ダイオード等に適用可能な高耐圧化と大電流容量化を両立させるための縦形半導体構造およびその構造を備えた半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
従来の高耐圧半導体素子は、高い降伏電圧を得るために高比抵抗のドリフト領域を主電流経路にもうけるため、高耐圧のものほどこの部分の電圧降下が大きくなってオン電圧が高くなるという問題があった。
【０００３】
この問題に対する解決法として、ドリフト層を不純物濃度を高めたｎ型とｐ型の領域とを交互に積層した並列ｐｎ層で構成し、オフ状態のときは空乏化して耐圧を負担するようにした構造の半導体装置が、例えば、特公平２−５４６６１号公報、米国特許第５２１６２７５号明細書、特開平７−７１５４号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
このような超接合構造を形成するために、エピタキシャル成長によってトレンチ構造を埋め込む方法や、プレーナー基板上においてエピタキシャル成長とイオン打ち込みを繰り返す方法が使われてきた。
【０００５】
しかしながら、トレンチ構造を形成しこのトレンチ部を埋め込む方法には、２つの問題点があった。その第１の問題点は、アスペクト比の高いトレンチ構造を形成する過程で、エッチングによるダメージが基板に残り、このダメージを除去するために工程が増えるほか、除去しきれないダメージが残るという問題点である。
【０００６】
また、第２の問題点は、従来のエピタキシャル成長技術による場合、アスペクト比が１０前後である極めて深いトレンチ構造を埋め込む必要があり、成長中にトレンチの開口部がふさがってしまい、トレンチ内部に空間が残るという問題点である。トレンチに対するエピタキシャル成長によるこの問題を解決する指針は、これまでに与えられていなかった。
【０００７】
また、エピタキシャル成長とイオン打ち込みを繰り返す形成方法では、工程数が増加するため耐圧構造部のコストが極めて高くなり、また、リソグラフィとイオン打ち込みの繰り返しによりプロセスダメージや不純物汚染が増え、結晶品質を劣化するという問題点があった。また、この方法は、特定の位置にイオンを打ち込みした不純物を熱拡散により広げる方法であるため、超接合領域における不純物分布が均一であり、この不均一性がデバイス特性を不安定にするという問題があった。
【０００８】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、トレンチ構造に相当する、櫛形の断面形状を有する凹凸構造を選択的なエピタキシャル成長によって形成し、ダメージフリーで高品質な凹凸構造を低コストで量産する半導体装置の製造方法及び半導体装置を提供することにある。
【０００９】
また、本発明の他の目的は、トレンチ構造または凹凸構造を１回のエピタキシャル成長で確実に量産性よく埋め込み、ダメージフリーで高品質な超接合構造を低コストで量産する半導体素子の製造方法及び半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、このような目的を達成するために、請求項１に記載の発明は、第１導電型の半導体基板の表面にマスクとなる第１の絶縁膜を形成する第１の工程と、前記第１の絶縁膜に窓開け部を形成する第２の工程と、前記窓開け部のみに、選択的に第１導電型の半導体エピタキシャル層を成長させ、櫛形の断面形状を有する凹凸構造を形成する第３の工程と、前記第３の工程後、前記第１の絶縁膜を除去する第４の工程と、前記凹凸構造の全面に窒化膜を堆積する第５の工程と、前記凹凸構造の頭部における前記窒化膜のみを除去する第６の工程と、前記窒化膜が除去された凹凸構造の頭部に第２の絶縁膜を形成する第７の工程と、前記第７の工程後、前記頭部以外に残存する窒化膜を除去する第８の工程と、前記第８の工程後、前記第２の絶縁膜を選択成長のマスクに用い、前記凹凸構造の凹部の側壁の成長を抑えて底部のみに選択的に第２導電型の半導体エピタキシャル層を成長させ、前記凹凸構造の凹部内を第２導電型の半導体エピタキシャル層で埋め込む第９の工程とを有することを特徴とする半導体装置の製造方法である。
【００１３】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第９の工程が、原子線または分子線を用いたエピタキシーによる原子線または分子線の直進性を利用し、前記櫛形の断面形状を有する凹凸構造の凹部の側壁の成長を抑え、底部のみに選択的に前記第２導電型の半導体エピタキシャル層を成長させて凹部内を埋め込むことを特徴とするものである。
【００１４】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記原子線または分子線に含まれる原子または分子の運動の角度成分が、前記半導体基板の垂直方向から６°以内で方位が揃っているものであることを特徴とするものである。
【００１５】
また、請求項４に記載の発明は、請求項１に記載の発明において、前記第９の工程が、気相成長法または液相成長法による異方性成長効果を利用し、前記櫛形の断面形状を有する凹凸構造の凹部の側壁の成長を抑え、開口部が塞がって内部に空間が残ることを防ぎ、底部のみに選択的に前記第２導電型の半導体エピタキシャル層を成長させて凹部内を埋め込むことを特徴とするものである。
【００１６】
また、請求項５に記載の発明は、請求項４に記載の発明において、前記液相成長法を利用し、融液が表面張力により前記櫛形の断面形状を有する凹凸構造の凹部内に浸入しない現象を防ぐため、前記櫛形の断面形状を有する凹凸構造の凹部の内壁にあらかじめ前記融液と同じ成分の金属を蒸着しておき、前記第２導電型の半導体エピタキシャル層の成長時に前記融液を前記櫛形の断面形状を有する凹凸構造の凹部内に浸入させることを特徴とするものである。
【００１７】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記凹凸構造の底部の融液の温度が、前記凹凸構造の開口部の温度よりも低いことを特徴とする。
また、請求項７に記載の発明は、請求項１に記載の発明において、原子線または分子線エピタキシーにより、前記原子線または分子線に含まれる原子または分子の運動の角度成分が、前記半導体基板の垂直方向から６°以内で方位が揃っているものにより前記第２導電型の半導体エピタキシャル層を成長させることを特徴とするものである。
【００１８】
また、請求項８に記載の発明は、請求項７に記載の発明において、前記原子線または分子線の供給口に、中空の柱を設けることにより前記原子線または分子線に含まれる原子または分子の運動の角度成分を前記半導体基板の垂直方向から６°以内とすることを特徴とするものである。
【００１９】
また、請求項９に記載の発明は、請求項８に記載の発明において、前記中空の柱を円筒状にした場合の長さは、口径の５倍乃至２０倍であり、前記凹凸構造の凹部の側壁における前記第２導電型の半導体エピタキシャル層の成長速度が底部の１０％以下であることを特徴とする。
また、請求項１０に記載の発明は、請求項１乃至９のいずれかに記載の発明において、前記半導体基板がシリコンからなり、該半導体基板の表面の面方位が（１１０）面であることを特徴とするものである。
また、請求項１１に記載の発明は、請求項１乃至１０のいずれかに記載の半導体装置の製造方法により形成された超接合構造を有することを特徴とする半導体装置である。
【００２０】
つまり、本発明の目的を達成するため、面間選択性の高いエピタキシャル成長技術を導入することが望ましい。選択比を高める方法としては、以下の２つの方法がある。
【００２１】
第１は、原子線または分子線を用いたエピタキシー法により、分子の直進性を使って特定の面だけに原子線または分子線を当て、選択的に成長する方法である。すなわち、トレンチ構造または凹凸構造の底部のみに選択的に原子線または分子線を当てエピタキシャル成長を促し、側壁には当たりにくくして側壁の成長を抑え、エピタキシャル成長中に開口部が塞がらないようにする方法である。
【００２２】
第２は、異方性成長効果を利用するもので、平坦化して安定しやすく成長速度が遅い面での成長と、荒れやすく成長速度が速い面での成長との差を利用して選択成長を行う方法である。この異方性成長効果は液相成長（ＬＰＥ；Liquid Phase Epitaxial）法で最も顕著に現われるが、気相成長（ＣＶＤ；Chemical Vapor Deposition）法でも得ることができ、原子線または分子線を用いたエピタキシー法でもわずかに得ることができる。この場合、トレンチ構造または凹凸構造の側壁として平坦化しやすい面を選び、底面に荒れやすい面を選び、底面の成長速度を上げて、エピタキシャル成長中に開口部が塞がらないようにする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施例について説明する。
[第１の実施形態]
図１は、本発明の第１の実施形態に係わる超接合構造の断面図で、図２〜図１０は、本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図である。本発明は、耐圧領域の構造と製造方法にかかわるもので、ソース構造およびドレイン構造は任意である。従って、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やバイポーラトランジスタ、ＧＴＯサイリスタ、ダイオード等にも適用される。
【００２４】
以下、第１の実施形態に係わる超接合構造の製造方法について、図２〜図１０に基づいて説明する。
まず、図２に示すように、低抵抗のｎ型半導体基板１を準備する。次いで、このｎ型半導体基板１の表面領域にエピタキシャル成長のマスクとなる酸化膜または窒化膜などの絶縁膜２を形成する。次いで、図３に示すように、図示しないマスクを使って、絶縁膜２にストライプ状の窓開け部２ａを形成する。ストライプの窓開け部２ａとマスク部の幅は１μｍないし２０μｍ程度とする。
【００２５】
次いで、図４に示すように、原子線または分子線を用いたエピタキシーまたはＣＶＤまたはＬＰＥにより、窓開け部２ａのみに垂直に切り立ったｎ型のエピタキシャル層３を選択的に形成し、図５に示すように、櫛形の断面形状を有する凹凸構造を得る。例えば、６００Ｖ耐圧品でトレンチ幅を５μｍとした場合、米国特許第５２１６２７５号明細書に従って、ｎ型エピタキシャル層３の厚さ、すなわち凹凸の深さは約５０μｍとし、不純物濃度は約２×１０16ｃｍ-3とする。
【００２６】
材料としてシリコンを使い、エピタキシャル成長を原子線または分子線を用いて行う場合、成長条件は次のように設定する。シリコンのソースには、次に挙げる３種類のものを使うことができる。第１はガスソースであり、供給ガスとしてＳｉ2Ｈ6、ＳｉＨ4などのほか、ハロゲンを含むＳｉＨ3Ｃｌ、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4を利用してもよい。第２は、Ｓｉ固体ソースであり、これを電子線照射により再蒸発させ分子線を供給してもよい。第３は、同じくＳｉ固体ソースでありクヌードセンセルによる分子線を供給してもよい。
【００２７】
また、原子線または分子線を用いたエピタキシーでｎ型ドーピングをするためには、固体ソースのＡｓまたはＰまたはガスソースのＡｓＨ3またはＰＨ3利用する。ｐ型ドーピングをするためには、ＢまたはＢＨ3等のIII族分子線を利用する。
【００２８】
原子線または分子線を用いたエピタキシーで選択成長する場合、入射原子分子線の直進性を利用する。すなわち、図４に示すように、分子線６の入射方向を基板１に対してほぼ垂直とすることにより、窓開け部２ａに対する分子線の入射量がエピタキシャル層３の側壁に対する分子線の入射量よりも１桁か、それ以上大きくなる条件とし、エピタキシャル層３が垂直方向のみにのびるようにする。
【００２９】
原子線または分子線を用いたエピタキシー装置の成長チャンバーの雰囲気は、１０-3Torrから１０-10Torr の範囲の超高真空となっているため、分子の平均自由工程は十分長いので、上述した各種ソースから方位のそろった分子線を供給すれば、直進性を利用した選択成長が可能となる。分子線に含まれる分子運動の角度成分は６°以内（ｔａｎ６°≒０．１）で方位がそろっていることが望ましい。
【００３０】
そのため、図１２に示すように、分子線ソース７からの分子線の出口に吸着用の中空の柱８を取付け、基板１に垂直な方向から大きく離れた運動速度成分をもつ分子を取り除くとよい。ここで、中空の柱８を円筒状とした場合の長さＬは、口径ｒの５倍ないし２０倍程度であるのが望ましい。実際の装置では、口径ｒは１ｍｍないし１０ｃｍ、Ｌは５ｍｍないし２００ｃｍ程度とするのがよい。このとき、供給される分子線に含まれる運動方向の角度成分９は、中空の柱８と平行で基板に垂直な方向の速度をもつ分子の占める割合が最も高く、基板に垂直な方向からずれるに従って成分が減り、６°以上ずれた成分はほとんど含まれない。従って、到達分子が付着率１で結晶に取り込まれると近似したとき、エピタキシャル層３の横方向への成長速度は、エピタキシャル層３の上方への成長速度に比べて１０％以下となる。
【００３１】
面積の広い基板に原子線または分子線を用いてエピタキシャル成長を行う場合は、図１３に示すように、複数の分子線吸着用の中空の柱８ａ〜８ｃを設けて、分子線ソース７の複数の供給口から分子線を供給すると同時に、成長中に基板を平行移動させるとよい。また、基板表面の各部位に特定の方位に偏りを持つ分子線が入射し続けることなく、到達分子線の速度成分の偏りを平均化すると同時に、面内均一性を向上させるため、成長中は基板を自転させるのがよい。
【００３２】
例えば、基板の直径Ｒが３０ｃｍとした場合、口径１ｃｍの分子線の供給口を３つ設ける。隣り合う供給口の間の間隔ｄは５ｃｍとし、供給口の先端から基板までの距離Ｄを５０ｃｍとする。
【００３３】
前述のように、角度成分が基板の垂直方向から６°以内に揃った分子線を均一に供給するため、一般に原子線または分子線を用いたエピタキシー成長装置の構造設計は次のように行うとよい。一般に供給口の数をｎとしたときは、Ｒ／２＝ｎｄとする。また、ｄ／Ｄ＜＝０．１≒ｔａｎ６°という条件を満たすようにする。これにより基板上のすべての位置に分子線が供給され、かつ分子線の偏向は６°以内に絞られる。また、成長用の真空チャンバーが巨大になることもない。
【００３４】
成長中の基板温度は０℃ないし１０００℃とし、分子線の供給圧は基板表面において１０-3Torrないし１０-10Torr とする。成長速度は０．０１μｍ／ｈないし１００μｍ／ｈの範囲とするのがよい。ここで、図３に示した絶縁膜２上に多結晶が形成されないよう成長条件を選ぶ必要がある。
【００３５】
また、仮りに微量の多結晶が形成されたとしても、エピタキシャル層３の成長に影響を与えない範囲に抑えなくてはならない。これらの条件を加味すると、最も適切な成長条件は、基板温度６００℃〜８００℃、成長速度１μｍ〜２μｍ程度となる。また、多結晶の形成を抑えるため、成長中に基板表面に対してレーザー光照射や放射光照射を行うと、選択性を向上させることができる。
【００３６】
また、多結晶の生成を抑えるため、ハロゲンを含むガスを供給することも有効である。ハロゲンはエッチング効果を有し、絶縁膜２の表面に一時的に形成された多結晶を取り除く効果を有する。したがって、原子線または分子線を用いたエピタキシーのガスソースとしてハロゲンを多く含むＳｉＨＣｌ3やＳｉＣｌ4を利用したり、Ｓｉ2Ｈ6やＳｉＨ4とともに補助的にＨＣｌを加えて供給することも有効である。
【００３７】
さらに、選択性を向上させるため、分子線の直進性に加えてエピタキシャル成長の異方性の効果を取り入れることもできる。この場合、窓開け部２ａに露出する面が不安定で荒れやすく成長速度の早い面方位となるようにするのがよい。
【００３８】
例えば、シリコン基板を使う場合、基板表面の面方位を（１１０）面とし、窓開け部のストライプ方向を＜１１２＞方向とし、エピタキシャル成長により形成されたエピタキシャル層３の側面に（１１１）面を露出させるのが有利である。その理由はシリコンの（１１１）面は平坦化して安定となる性質があり、成長に必要な核を作りにくく、仮りに一時的に核が形成されたとしてもエッチング効果により除去されて成長を持続できない。
【００３９】
エピタキシャル層３の側壁としてシリコンの（１１１）面を露出させ、安定化させる利点は２つある。１つ目は、エピタキシャル層３を成長する途中において、エピタキシャル層３が横方向にのびて凹部を埋めてしまうのを防ぐことである。２つ目は、後述するように、凹部をさらにエピタキシャル成長で埋め込む際、開口部が横方向に広がって、バルク内に空洞が残るのを防ぐことにある。
【００４０】
側壁をより安定化させて成長速度を抑制するためには、エッチング効果を利用するとよい。これは仮に側壁に結晶核が生成されたとしても、エッチングにより取り除いて成長を阻害するもので、絶縁膜の表面におけるエッチング効果と近いものである。エッチング効果を高めるためには、絶縁膜上における場合と同様に、ハロゲンを含むガスを供給することが望ましい。
【００４１】
これに対して、（１１０）面は荒れやすく原子を吸収しやすいので、（１１０）面の方が（１１１）面よりも成長速度が速くなる。従って、縦方向に長いエピタキシャル層３を形成するには上面を（１１０）面とし、ストライプ方向を＜１１２＞方向とし、その結果側壁に（１１１）面が現れるようにするとよい。
【００４２】
同じ理由により、材料としてガリウム砒素基板を使う場合は、表面が（１００）面または（１１１）面ではない基板を使い、側面に（１００）面または（１１１）面が現れる方位を選ぶとよい。
【００４３】
エピタキシャル成長にＣＶＤを使う場合、成長条件は、基板温度を１０００℃ないし１７００℃の範囲とし、ＳｉＨ4、ＳｉＨＣｌ3、ＳｉＨ6などのガスを供給し、０．１μｍ／ｈから１００μｍ／ｈの範囲の成長速度とするのがよい。このとき、ｎ型ドーピングする場合はＡｓＨ3、ＰＨ3などのV族含有分子、ｐ型ドーピングする場合はＢＨ3などのIII族含有分子ガスを同時に供給する。
【００４４】
エピタキシャル成長にＬＰＥを使う場合、成長条件は次のように設定する。６００℃から１０００℃の範囲のＳｎやＩｎなどの金属の融液にＳｉを飽和状態になるまで溶かし込み、同じ温度の基板に接触させ徐々に降温し、０．１μｍ／ｈから１００μｍ／ｈの範囲の成長速度とするのがよい。ＬＰＥの場合、融液の成分であるＳｎやＩｎは相図に従って決定されるがシリコン結晶の中には取り込まれにくい。
【００４５】
しかしながら、数％から１０％程度の割合で取り込まれてしまうため、ＬＰＥを利用する場合は不純物濃度を下げるという課題が残る。ＬＰＥでｎ型ドープする場合は融液にＡｓまたはＰなどのV族元素を、ｐ型ドープする場合は融液にＢ、Ａｌ、ＧａなどのIII族元素を、それぞれ溶かし込んで成長させる。また、融液にＩｎを使う場合はＩｎが取り込まれて自動的にｐ型ドープとなる。
【００４６】
ＣＶＤおよびＬＰＥでは、異方性成長効果を利用して選択成長を行う。異方性成長効果に関する説明は、前記原子線または分子線を用いてエピタキシー成長の場合に述べた原理と同じである。特に、シリコン（１１１）面のファセット形成による成長抑制効果はＬＰＥが最も強く、次いで、ＣＶＤ、原子線または分子線を用いてエピタキシーの順に強い。そのため、原子線または分子線を用いてエピタキシー成長に比べてより強い異方性成長を得ることができる。この点が、基本的には原子線または分子線の直進性を利用するエピタキシー成長との相異点である。
【００４７】
このように、上述した原子線または分子線を用いてエピタキシー、ＣＶＤ、ＬＰＥのいずれかの方法を使い、その成長原理の特徴を生かして、図５に示すような、櫛形の断面形状を有する凹凸構造を形成できる。
【００４８】
図１１に示すように、ｎ型ドープされた凹凸構造を有する基板１から、エピタキシャル成長のマスクとして利用した、図５に示した絶縁膜２を除去する。次いで、次に述べるエピタキシャル成長のマスクとしてあらたに基板表面の非開口部の領域に、絶縁膜４を形成する。
【００４９】
図５において、エピタキシャル層３の成長が終了したのち、以下に説明する処理を行なう。まず、絶縁層２をエッチングにより除去し、次いで、図６に示すように、例えば窒化膜２ｂをＣＶＤなどで全面に堆積する。次いで、図７に示すように、エピタキシャル層３の頭部領域に付着した窒化膜２ｂのみをポリシングにより除去し、頭部領域のみエピタキシャル層３を露出させる。次いで、図８に示すように、熱酸化または水蒸気酸化により頭部領域に酸化膜２ｃを形成する。次いで、選択エッチュングにより窒化膜２ｂのみを除去し、酸化膜２ｃだけを残す。その結果、図９に示す構造を得る。ここで酸化膜２ｃは、図９に示す絶縁膜４に相当する。すなわち、２種類以上の絶縁膜を使いわけることで、図５の構造から図９の構造を得ることができる。
【００５０】
次いで、図１０に示すように、ｐ型ドープのエピタキシャル層５を凹部内に成長させ、凹部を埋め込む。このとき、凹部の側壁が急速に成長すると凹部に空洞が残ってしまう可能性がある。これを防ぐため、凹部側壁の成長を抑制しながら凹部底面の成長を促進しなければならない。エピタキシャル層５の成長方法は、原子線または分子線を用いてエピタキシー、ＣＶＤ、ＬＰＥの３種類が考えられるが、トレンチを埋め込むためにはそれぞれ以下に述べる成長条件で成長する必要がある。
【００５１】
原子線または分子線を用いてエピタキシーを使う場合は、図１１に示すように、上述した窓開け部２ａへの選択成長の過程で述べたのと同様に、原子線または分子線の直進性を利用して、凹部の底面だけに原子線または分子線を供給し、側壁にはなるべく供給されないような条件で成長を行う。そのため、上述した選択成長と同様に、原子線または分子線に含まれる原子または分子の運動方向の分布が６°以内であることが望ましい。ただし、図１４に示すように、仮りに凹部の形状がわずかに下膨れになっていたとすると、底面だけに選択成長したのでは、側壁付近に空洞が残る可能性がある。
【００５２】
従って、側壁にも微弱に原子線または分子線が供給され、底面の成長速度の１０％以下の低速度で成長するのが望ましい。そのためには、原子線または分子線の運動方向分布は基板と垂直な方向にシャープに揃っているよりもむしろ、６°以内の広がりをもった分布である方がよい。図１２に示した原子線または分子線の速度分布はこの条件を満たすので、凹部をエピタキシャル層で埋め込むための原子線または分子線の供給源として適切である。原子線または分子線の速度成分以外の成長条件も上述した選択成長の際と同様である。さらに、異方性成長効果も合わせて利用することができ、その場合は、側壁の面方位を（１１１）とし、上面の面方位（１１０）とする。その結果、側壁の成長速度が小さくなり、開口部１３が塞がりにくくなる。
【００５３】
エピタキシャル成長にＣＶＤを使う場合も、上述した窓開け部２ａへの選択成長と同じ条件を使い、異方性成長効果を利用する。
【００５４】
エピタキシャル成長にＬＰＥを使う場合、成長条件は上述した窓開け部２ａへの選択成長のものと同様である。ただし、図１５に断面図を示すように、基板表面を覆っている酸化膜マスクまたは窒化膜マスク４により融液１２がはじかれ、表面張力によりトレンチ内部に融液１２が浸入しないという問題が生じる。これを解決するため、次のようなプロセスを行うとよい。
【００５５】
図１６に示すように、エピタキシャル成長を行う前に、融液１２と同じ成分の金属（通常はＩｎまたはＳｎ）にＳｉを加えた合金１４を、凹部の壁面に１０ｎｍないし１０００ｎｍ程度蒸着する。これにより融液１２と基板１とのぬれ（親和性）がよくなり、表面張力を克服して融液が凹部内に浸入し、エピタキシャル成長が可能となる。
【００５６】
また、異方性成長効果をさらに強く引き出すため、次のような手法が有効である。すなわち、融液中の媒質であるＳｉが開口部１３の外から凹部底面へ効率よく輸送され、底面でＳｉが結晶に取り込まれやすくするためトレンチの深さ方向に温度勾配をつける。理想的にはトレンチ底部の温度が開口部１３よりも１０℃以上低いことが望ましいが、１℃程度であってもよい。
【００５７】
このようにトレンチをエピタキシャル成長によって埋め込み、次いで、上述した絶縁膜マスク４を除去する。次いで、表面を平坦化するためラッピングし、図１７に示すような超接合構造が完成する。
【００５８】
[第２の実施形態]
超接合構造を形成する過程で、第１の実施形態で述べた凹凸構造をエピタキシャル成長によって形成するのではなく、エッチングによってアスペクト比の高いトレンチ構造を形成してもよい。
【００５９】
すなわち、エッチングによって深いトレンチが形成されたｎ型またはｐ型基板に対して、ｐ型またはｎ型のエピタキシャル成長を行い、トレンチを埋め込む。このとき、第１の実施形態と同様に、原子線または分子線を用いてエピタキシー、ＣＶＤ、ＬＰＥの各種成長方法をとることができる。成長条件と成長後のプロセスも第１の実施形態と同様である。
【００６０】
[第３の実施形態]
超接合構造の周縁部耐圧構造の形成方法について説明する。
一般に、周縁部耐圧構造は不純物濃度が低く、高抵抗であることが望ましい。さらに、基板と同じ第１導伝型であるのが一般的である。これを達成するために、図１８に示す構造が完成した後、図１９に示すように、周縁部をエッチングにより除去する。次いで、超接合構造の表面領域を絶縁膜などのマスク１５で保護し、エッチングより除去した周縁部に、図２０に示すように改めてドーピングレベルが低いエピタキシャル層１６を成長する。次いで、マスク１５を除去し、表面をラッピングする。その結果、耐圧層１６を有する超接合素子が完成する。耐圧層１６の表面領域には、図２１に示すように、ガードリング１７を形成したり、他に高抵抗性窒化膜などの耐圧構造を作り込む。
【００６１】
エピタキシャル層１６の成長過程は、選択成長である必要はなく、またマスク１５は成長後に除去するものであることから、マスク１５の表面に多結晶が付着してもかまわない。したがって、エピタキシャル層１６の成長条件は結晶性を損なわない範囲であれば、厳しく指定する必要はない。
【００６２】
[第４の実施形態]
超接合構造のセル形状は、必ずしもストライプ状である必要はなく、例えば、図２２に示すように、市松模様状であってもかまわない。たたし、第１の実施例で述べたように、選択成長の手段として異方性成長効果を利用する場合は、トレンチの側壁が特異面である必要があり、面方位を慎重に選ばなければならない。原子線または分子線を用いてエピタキシーにおける分子線の直進性を利用する場合は、側壁の面方位を慎重に選ぶ必要はない。
【００６３】
【発明の効果】
以上説明したように本発明によれば、トレンチ構造を構成する櫛形の断面形状を有する凹凸構造を選択的なエピタキシャル成長によって形成する半導体装置の製造方法であって、第１導電型の櫛形の断面形状を有する凹凸構造の非開口部にマスクとなる第２の絶縁膜を形成する第１の工程と、櫛形の断面形状を有する凹凸構造の凹部の側壁の成長を抑えて底部のみを選択的に第２導電型の半導体エピタキシャル層を成長させ、櫛形の断面形状を有する凹凸構造の凹部内を第１導電型の半導体エピタキシャル層で埋め込む第２の工程とを有するので、櫛形の断面形状を有する半導体凹凸構造をエピタキシャル成長により形成することで、アスペクト比の高いトレンチ構造に相当するものを、プロセスダメージを受けることなく提供できる。これによりダメージ除去工程が不要となり、高品質で低コストな半導体超接合構造を形成するために有利となる。
【００６４】
また、凹凸構造またはトレンチ構造を１回のエピタキシャル成長で埋め込むことにより、超接合構造を得ることが特徴である。従来、アスペクト比の高いトレンチをエピタキシャル層で埋め込むことは、成長中に開口部が塞がってしまうため困難とされてきた。しかし、原子線または分子線を用いてエピタキシーまたはＣＶＤ、ＬＰＥによる異方性成長効果の利用、あるいはこれら両者を合わせて利用することにより、アスペクト比の高いトレンチであっても開口部が塞がることなくエピタキシャル層で埋め込む方法を提供するものである。また、エピタキシャル成長が１回で終わるため、イオン打ち込みを繰り返す方法に比べてプロセスダメージや不純物汚染を受けにくく、高品質な超接合構造を低コストで量産できるという特徴を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係わる超接合構造の断面図である。
【図２】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その１）である。
【図３】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その２）である。
【図４】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その３）である。
【図５】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その４）である。
【図６】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その５）である。
【図７】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その６）である。
【図８】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その７）である。
【図９】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その８）である。
【図１０】本発明の第１の実施形態に係わる超接合構造を主要な製造工程を示した断面図（その９）である。
【図１１】ＭＢＥで選択成長する場合の、入射分子線の直進性を利用することを説明するための図である。
【図１２】基板に垂直な方向から大きく離れた運動速度成分をもつ分子を取り除く場合について説明するための図である。
【図１３】面積の広い基板にＭＢＥでエピタキシャル成長を行う場合について説明するための図である。
【図１４】エピタキシャル成長にＭＢＥを使う場合の他の例を説明するための図である。
【図１５】エピタキシャル成長にＬＰＥを使う場合の説明図である。
【図１６】エピタキシャル成長にＬＰＥを使う場合の他の例を示す説明図である。
【図１７】完成された超接合構造を示す図である。
【図１８】本発明の他の実施形態を説明するための図（その１）である。
【図１９】本発明の他の実施形態を説明するための図（その２）である。
【図２０】本発明の他の実施形態を説明するための図（その３）である。
【図２１】本発明の他の実施形態を説明するための図（その４）である。
【図２２】本発明のさらに他の実施形態を説明するための図である。
【符号の説明】
１ ｎ型半導体基板
２ 酸化膜または窒化膜マスク
２ａ 窓開け部
２ｂ 窒化膜
２ｃ 酸化膜
３ ｎ型エピタキシャル層
４ 酸化膜または窒化膜マスク
５ ｐ型エピタキシャル層
６ 分子線
７ 分子線ソース
８、８ａ〜８ｃ 分子線吸着用筒
９ 分子線の速度分布
１０ 基板の平行移動
１１ 基板の自転
１２ Ｓｉを溶解したＩｎまたはＳｎ融液
１３ 開口部
１４ 合金
１５ マスク
１６ エピタキシャル層
１７ ガードリング[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a method for manufacturing a semiconductor device.And semiconductor deviceMore specifically, a vertical semiconductor for achieving both high withstand voltage and large current capacity applicable to MOSFET (insulated gate field effect transistor), IGBT (insulated gate bipolar transistor), high polar transistor, diode, etc. Structure and manufacturing method of semiconductor device having the structureAnd semiconductor deviceAbout.
[0002]
[Prior art]
Conventional high-voltage semiconductor elements have a high resistivity drift region in the main current path in order to obtain a high breakdown voltage, so the higher the withstand voltage, the larger the voltage drop in this part, and the higher the on-voltage. was there.
[0003]
As a solution to this problem, the drift layer is composed of parallel pn layers in which n-type and p-type regions with an increased impurity concentration are alternately stacked, and is depleted in the off state to bear a withstand voltage. A semiconductor device having a structure is disclosed in, for example, Japanese Patent Publication No. 2-54661, US Pat. No. 5,216,275, and Japanese Patent Laid-Open No. 7-7154.
[0004]
[Problems to be solved by the invention]
In order to form such a superjunction structure, a method of filling a trench structure by epitaxial growth or a method of repeating epitaxial growth and ion implantation on a planar substrate has been used.
[0005]
However, there are two problems in the method of forming a trench structure and embedding the trench portion. The first problem is that in the process of forming a trench structure with a high aspect ratio, damage due to etching remains on the substrate, and the number of processes increases to remove this damage, and damage that cannot be removed remains. It is.
[0006]
The second problem is that, when the conventional epitaxial growth technique is used, it is necessary to bury a very deep trench structure having an aspect ratio of around 10, and the opening of the trench is blocked during the growth, so that there is a space inside the trench. The problem is that it remains. No guidance has been given to solve this problem with epitaxial growth on trenches.
[0007]
In addition, in the formation method in which epitaxial growth and ion implantation are repeated, the number of steps increases, so the cost of the pressure-resistant structure portion becomes extremely high, and process damage and impurity contamination increase due to repetition of lithography and ion implantation, thereby deteriorating crystal quality. There was a problem. In addition, since this method is a method in which impurities implanted with ions at a specific position are spread by thermal diffusion, the impurity distribution in the superjunction region is uniform, and this non-uniformity makes device characteristics unstable. was there.
[0008]
  The present invention has been made in view of such problems. The object of the present invention is to form a concavo-convex structure having a comb-like cross-sectional shape corresponding to a trench structure by selective epitaxial growth, and to prevent damage and increase the height. Manufacturing method of semiconductor device for mass production of quality uneven structure at low costAnd semiconductor deviceIs to provide.
[0009]
  Another object of the present invention is to provide a method for manufacturing a semiconductor device, which reliably embeds a trench structure or a concavo-convex structure with a single epitaxial growth with high mass productivity, and mass-produces a damage-free and high-quality superjunction structure at low cost.And semiconductor deviceIs to provide.
[0010]
[Means for Solving the Problems]
  In order to achieve the above object, the present invention provides the invention described in claim 1.A first step of forming a first insulating film serving as a mask on the surface of the first conductivity type semiconductor substrate; a second step of forming a window opening in the first insulating film; and A third step of selectively growing a semiconductor epitaxial layer of the first conductivity type only on the portion to form a concavo-convex structure having a comb-shaped cross-sectional shape; and after the third step, the first insulating film is formed A fourth step of removing, a fifth step of depositing a nitride film on the entire surface of the concavo-convex structure, a sixth step of removing only the nitride film on the head of the concavo-convex structure, and removing the nitride film A seventh step of forming a second insulating film on the head of the concavo-convex structure formed; an eighth step of removing a nitride film remaining after the seventh step; and the eighth step After the step, the second insulating film is used as a selective growth mask to grow the sidewall of the concave portion of the concave-convex structure. Ete bottom only selectively grown semiconductor epitaxial layer of a second conductivity type, and a ninth step of embedding the recess of the uneven structure in the semiconductor epitaxial layer of a second conductivity typeIt is characterized by havingManufacturing method of semiconductor deviceIt is.
[0013]
  The invention according to claim 2 is the invention according to claim 1, wherein9This process utilizes the straightness of the atomic beam or molecular beam by epitaxy using an atomic beam or molecular beam, and suppresses the growth of the side wall of the concave portion of the concavo-convex structure having the comb-shaped cross-sectional shape.InSelectivelySecond conductivity type semiconductorEpitaxialLayerGrowIn the recessIt is characterized by embedding.
[0014]
  Claims3The invention described in claim2In the invention described in item 1, the angular component of the motion of atoms or molecules contained in the atomic beam or molecular beam is aligned within 6 ° from the vertical direction of the semiconductor substrate. It is.
[0015]
  Claims4The invention according to claim 1 is the invention according to claim 1,The ninth step includesUtilizing the anisotropic growth effect by the vapor phase growth method or liquid phase growth method, the growth of the side wall of the concave portion of the concavo-convex structure having the above-mentioned comb-shaped cross-section is suppressed, and the opening is blocked and the space is not left inside. , Bottom onlyInSelectivelySecond conductivity type semiconductorEpitaxialLayerGrowIn the recessIt is characterized by embedding.
[0016]
  Claims5The invention described in claim4In the invention described in the above, the liquid phase growthLawIn order to prevent the melt from entering into the concave portion of the concave-convex structure having the comb-shaped cross-sectional shape due to surface tension, the inner wall of the concave portion of the concave-convex structure having the comb-shaped cross-sectional shape isAboveEvaporate the same metal component as the melt,The second conductivity type semiconductor epitaxial layer;When growingAboveThe melt is allowed to enter a concave portion of the concave-convex structure having the comb-shaped cross-sectional shape.
[0017]
  Claims6The invention described in claim5The temperature of the melt at the bottom of the concavo-convex structure is lower than the temperature of the opening of the concavo-convex structure.
  Claims7The invention described in claim1In the described invention, by atomic beam or molecular beam epitaxy, the angular component of the motion of atoms or molecules contained in the atomic beam or molecular beam is aligned within 6 ° from the vertical direction of the semiconductor substrate. SaidSecond conductivity type semiconductorAn epitaxial layer is grown.
[0018]
  Claims8The invention described in claim7In the invention described in the above, by providing a hollow column at the supply port of the atomic beam or molecular beam, the angular component of the motion of atoms or molecules contained in the atomic beam or molecular beam can be reduced from the vertical direction of the semiconductor substrate. It is characterized by being within °.
[0019]
  Claims9The invention described in claim8In the invention described in the above, the length when the hollow column is cylindrical is 5 to 20 times the diameter,Of the recesses of the uneven structureSide wallInSecond conductivity type semiconductorEpitaxial layerThe growth rate is 10% or less of the bottom.
  Claim 10The invention described in claim 1 to claim 19In the invention according to any one of the above, the semiconductor substrate is made of silicon, and the surface orientation of the surface of the semiconductor substrate is a (110) plane..
MaClaim 11According to the invention described in claim 1,0A semiconductor device having a superjunction structure formed by the method for manufacturing a semiconductor device according to any one of the above.
[0020]
That is, in order to achieve the object of the present invention, it is desirable to introduce an epitaxial growth technique with high inter-surface selectivity. There are the following two methods for increasing the selection ratio.
[0021]
The first is a method of selectively growing by applying an atomic beam or a molecular beam only to a specific surface by using the straightness of the molecule by an epitaxy method using an atomic beam or a molecular beam. That is, a method in which an atomic beam or a molecular beam is selectively applied only to the bottom of a trench structure or a concavo-convex structure to promote epitaxial growth, make it difficult to hit the side wall, suppress side wall growth, and prevent the opening from being blocked during epitaxial growth. It is.
[0022]
Second, the anisotropic growth effect is used. Selective growth is made by using the difference between the growth on the surface that is flat and stable and has a slow growth rate, and the growth on the surface that is rough and has a fast growth rate. It is a method to do. This anisotropic growth effect appears most prominently in the liquid phase epitaxy (LPE) method, but it can also be obtained by the chemical vapor deposition (CVD) method, using atomic or molecular beams. A slight amount can also be obtained by the epitaxy method. In this case, a surface that is easily flattened is selected as the sidewall of the trench structure or the concavo-convex structure, a surface that is easily roughened is selected as the bottom surface, the growth rate of the bottom surface is increased, and the opening is not blocked during epitaxial growth.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
FIG. 1 is a cross-sectional view of the superjunction structure according to the first embodiment of the present invention, and FIGS. 2 to 10 show the main manufacturing steps of the superjunction structure according to the first embodiment of the present invention. It is sectional drawing. The present invention relates to the structure of the breakdown voltage region and the manufacturing method, and the source structure and the drain structure are arbitrary. Therefore, the present invention is also applied to IGBTs (insulated gate bipolar transistors), bipolar transistors, GTO thyristors, diodes, and the like.
[0024]
Hereinafter, the manufacturing method of the super-junction structure concerning 1st Embodiment is demonstrated based on FIGS.
First, as shown in FIG. 2, a low-resistance n-type semiconductor substrate 1 is prepared. Next, an insulating film 2 such as an oxide film or a nitride film serving as an epitaxial growth mask is formed on the surface region of the n-type semiconductor substrate 1. Next, as shown in FIG. 3, stripe-shaped window openings 2a are formed in the insulating film 2 using a mask (not shown). The width of the stripe window opening portion 2a and the mask portion is about 1 μm to 20 μm.
[0025]
Next, as shown in FIG. 4, an n-type epitaxial layer 3 that stands vertically only at the window opening 2a is selectively formed by epitaxy using an atomic beam or molecular beam, CVD, or LPE. As shown, a concavo-convex structure having a comb-like cross-sectional shape is obtained. For example, in the case of a 600V withstand voltage product and a trench width of 5 μm, according to US Pat. No. 5,216,275, the thickness of the n-type epitaxial layer 3, that is, the unevenness depth is about 50 μm, and the impurity concentration is about 2 × 1016cm-3And
[0026]
When silicon is used as a material and epitaxial growth is performed using an atomic beam or a molecular beam, the growth conditions are set as follows. The following three types of silicon sources can be used. The first is a gas source, with Si as the supply gas2H6, SiHFourIn addition to SiH containing halogenThreeCl, SiH2Cl2, SiHClThree, SiClFourMay be used. The second is a Si solid source, which may be re-evaporated by electron beam irradiation to supply a molecular beam. The third is also a Si solid source and may be supplied with a molecular beam by Knudsen cell.
[0027]
In addition, in order to perform n-type doping by epitaxy using atomic beams or molecular beams, solid source As or P or gas source AsHThreeOr PHThreeUse. B or BH for p-type dopingThreeGroup III molecular beams such as
[0028]
In the case of selective growth by epitaxy using an atomic beam or molecular beam, the straightness of the incident atomic molecular beam is used. That is, as shown in FIG. 4, by making the incident direction of the molecular beam 6 substantially perpendicular to the substrate 1, the incident amount of the molecular beam with respect to the window opening portion 2 a becomes the incident amount of the molecular beam with respect to the side wall of the epitaxial layer 3. And the epitaxial layer 3 extends only in the vertical direction.
[0029]
The atmosphere of the growth chamber of the epitaxy apparatus using atomic beam or molecular beam is 10-310 from Torr-TenSince the average free path of molecules is sufficiently long because of the ultra-high vacuum in the range of Torr, selective growth utilizing straightness can be achieved by supplying molecular beams with uniform orientation from the various sources mentioned above. . It is desirable that the angle components of the molecular motion included in the molecular beam are within 6 ° (tan 6 ° ≈0.1) and the orientation is aligned.
[0030]
Therefore, as shown in FIG. 12, it is preferable to attach a hollow column 8 for adsorption to the exit of the molecular beam from the molecular beam source 7 and remove molecules having a motion velocity component far away from the direction perpendicular to the substrate 1. . Here, it is desirable that the length L when the hollow column 8 is cylindrical is about 5 to 20 times the diameter r. In an actual apparatus, the diameter r is preferably about 1 mm to 10 cm, and L is about 5 mm to 200 cm. At this time, the angular component 9 in the motion direction included in the supplied molecular beam has the highest proportion of molecules having a velocity in the direction perpendicular to the substrate parallel to the hollow column 8 and deviates from the direction perpendicular to the substrate. The component decreases according to the above, and almost no component shifted by 6 ° or more is included. Accordingly, when it is approximated that the reaching molecule is taken into the crystal with an adhesion rate of 1, the growth rate in the lateral direction of the epitaxial layer 3 is 10% or less as compared with the growth rate upward of the epitaxial layer 3.
[0031]
When epitaxial growth is performed using an atomic beam or molecular beam on a substrate having a large area, as shown in FIG. 13, a plurality of hollow columns 8 a to 8 c for molecular beam adsorption are provided, and a plurality of molecular beam sources 7 are arranged. It is preferable to translate the substrate during growth while supplying the molecular beam from the supply port. In addition, while the molecular beam having a bias in a specific direction continues to enter each part of the substrate surface, the speed component of the reaching molecular beam is averaged at the same time, and at the same time, in-plane uniformity is improved. It is better to rotate the substrate.
[0032]
For example, when the diameter R of the substrate is 30 cm, three molecular beam supply ports with a diameter of 1 cm are provided. The distance d between adjacent supply ports is 5 cm, and the distance D from the tip of the supply port to the substrate is 50 cm.
[0033]
As described above, in order to uniformly supply molecular beams whose angle components are within 6 ° from the vertical direction of the substrate, the structure design of an epitaxy growth apparatus using atomic beams or molecular beams is generally performed as follows. Good. In general, when n is the number of supply ports, R / 2 = nd. Further, the condition of d / D <= 0.1≈tan 6 ° is satisfied. As a result, the molecular beam is supplied to all positions on the substrate, and the deflection of the molecular beam is reduced to within 6 °. Further, the growth vacuum chamber does not become huge.
[0034]
The substrate temperature during growth is 0 ° C. to 1000 ° C., and the molecular beam supply pressure is 10 at the substrate surface.-3Torr or 10-TenTorr. The growth rate is preferably in the range of 0.01 μm / h to 100 μm / h. Here, it is necessary to select a growth condition so that a polycrystal is not formed on the insulating film 2 shown in FIG.
[0035]
Even if a very small amount of polycrystal is formed, it must be limited to a range that does not affect the growth of the epitaxial layer 3. Taking these conditions into consideration, the most suitable growth conditions are a substrate temperature of 600 ° C. to 800 ° C. and a growth rate of about 1 μm to 2 μm. In order to suppress the formation of polycrystals, the selectivity can be improved by performing laser light irradiation or radiation light irradiation on the substrate surface during growth.
[0036]
In order to suppress the formation of polycrystals, it is also effective to supply a gas containing halogen. Halogen has an etching effect and has an effect of removing polycrystals temporarily formed on the surface of the insulating film 2. Therefore, SiHCl rich in halogen as a gas source for epitaxy using atomic or molecular beamsThreeAnd SiClFourOr Si2H6And SiHFourAt the same time, it is also effective to supply supplementary HCl.
[0037]
Furthermore, in order to improve selectivity, the effect of anisotropy of epitaxial growth can be incorporated in addition to the linearity of the molecular beam. In this case, it is preferable that the surface exposed to the window opening portion 2a has a surface orientation that is unstable and rough, and has a high growth rate.
[0038]
For example, when using a silicon substrate, the surface orientation of the substrate surface is the (110) plane, the stripe direction of the window opening is the <112> direction, and the (111) plane is exposed on the side surface of the epitaxial layer 3 formed by epitaxial growth. It is advantageous to do so. The reason is that the (111) surface of silicon is flat and stable, making it difficult to form nuclei necessary for growth, and even if nuclei are temporarily formed, they are removed by the etching effect and continue to grow. Can not.
[0039]
There are two advantages of exposing and stabilizing the (111) plane of silicon as the sidewall of the epitaxial layer 3. The first is to prevent the epitaxial layer 3 from extending in the lateral direction and filling the recesses during the growth of the epitaxial layer 3. Second, as will be described later, when the recess is further buried by epitaxial growth, the opening is expanded in the lateral direction to prevent a cavity from remaining in the bulk.
[0040]
In order to stabilize the side wall and suppress the growth rate, it is preferable to use the etching effect. Even if crystal nuclei are generated on the side wall, this is removed by etching to inhibit growth, and is close to the etching effect on the surface of the insulating film. In order to enhance the etching effect, it is desirable to supply a gas containing halogen as in the case of over the insulating film.
[0041]
On the other hand, since the (110) plane is likely to be rough and easily absorb atoms, the (110) plane has a higher growth rate than the (111) plane. Therefore, in order to form the epitaxial layer 3 that is long in the vertical direction, it is preferable that the upper surface is the (110) plane and the stripe direction is the <112> direction, so that the (111) plane appears on the side wall.
[0042]
For the same reason, when a gallium arsenide substrate is used as the material, it is preferable to use a substrate whose surface is not the (100) plane or the (111) plane and to select an orientation in which the (100) plane or the (111) plane appears on the side surface.
[0043]
When CVD is used for epitaxial growth, the growth conditions are such that the substrate temperature is in the range of 1000 ° C. to 1700 ° C. and SiHFour, SiHClThree, SiH6It is preferable to supply a gas such as 0.1 μm / h to 100 μm / h. At this time, in the case of n-type doping, AsHThree, PHThreeV group-containing molecules such as BH for p-type dopingThreeA group III-containing molecular gas such as
[0044]
When LPE is used for epitaxial growth, the growth conditions are set as follows. Si is dissolved in a melt of a metal such as Sn or In in the range of 600 ° C. to 1000 ° C. until saturated, and is brought into contact with the substrate at the same temperature and gradually cooled down. A range of growth rates is recommended. In the case of LPE, Sn and In which are components of the melt are determined according to the phase diagram, but are not easily taken into the silicon crystal.
[0045]
However, since it is taken in at a rate of about several to 10%, the problem of lowering the impurity concentration remains when using LPE. In the case of n-type doping with LPE, a group V element such as As or P is dissolved in the melt, and in the case of p-type doping, a group III element such as B, Al, or Ga is dissolved in the melt. When In is used for the melt, In is taken in and automatically becomes p-type dope.
[0046]
In CVD and LPE, selective growth is performed utilizing the anisotropic growth effect. The explanation regarding the anisotropic growth effect is the same as the principle described in the case of the epitaxy growth using the atomic beam or the molecular beam. In particular, LPE has the strongest growth suppressing effect due to the facet formation on the silicon (111) surface, and then strong in the order of epitaxy using CVD, atomic beam or molecular beam. Therefore, stronger anisotropic growth can be obtained using atomic beam or molecular beam than epitaxy growth. This point is fundamentally different from epitaxy growth using the straightness of atomic beams or molecular beams.
[0047]
In this way, using the above-described atomic beam or molecular beam, any one of epitaxy, CVD, and LPE is used to make the most of the characteristics of the growth principle, as shown in FIG. A structure can be formed.
[0048]
As shown in FIG. 11, the insulating film 2 shown in FIG. 5 used as a mask for epitaxial growth is removed from a substrate 1 having an n-type doped concavo-convex structure. Next, an insulating film 4 is newly formed in a non-opening region on the substrate surface as a mask for epitaxial growth described below.
[0049]
In FIG. 5, after the growth of the epitaxial layer 3 is completed, the processing described below is performed. First, the insulating layer 2 is removed by etching, and then, as shown in FIG. 6, for example, a nitride film 2b is deposited on the entire surface by CVD or the like. Next, as shown in FIG. 7, only the nitride film 2b adhering to the head region of the epitaxial layer 3 is removed by polishing to expose the epitaxial layer 3 only in the head region. Next, as shown in FIG. 8, an oxide film 2c is formed in the head region by thermal oxidation or steam oxidation. Next, only the nitride film 2b is removed by selective etching, leaving only the oxide film 2c. As a result, the structure shown in FIG. 9 is obtained. Here, the oxide film 2c corresponds to the insulating film 4 shown in FIG. That is, by using two or more kinds of insulating films, the structure of FIG. 9 can be obtained from the structure of FIG.
[0050]
Next, as shown in FIG. 10, the p-type doped epitaxial layer 5 is grown in the recess to fill the recess. At this time, if the side wall of the recess grows rapidly, a cavity may remain in the recess. In order to prevent this, it is necessary to promote the growth of the bottom surface of the recess while suppressing the growth of the sidewall of the recess. The epitaxial layer 5 can be grown in three types of epitaxy, CVD, and LPE using an atomic beam or molecular beam. In order to fill the trench, it is necessary to grow under the growth conditions described below.
[0051]
When using epitaxy using an atomic beam or a molecular beam, as shown in FIG. 11, the straightness of the atomic beam or the molecular beam is set in the same manner as described in the process of selective growth on the window opening portion 2a. Utilizing this, the growth is carried out under such a condition that an atomic beam or a molecular beam is supplied only to the bottom surface of the recess and not supplied to the side wall as much as possible. Therefore, similarly to the selective growth described above, it is desirable that the distribution of the movement directions of atoms or molecules included in the atomic beam or molecular beam is within 6 °. However, as shown in FIG. 14, if the shape of the concave portion is slightly swollen downward, there is a possibility that a cavity remains in the vicinity of the side wall if it selectively grows only on the bottom surface.
[0052]
Therefore, it is desirable that the atomic beam or the molecular beam is supplied to the side wall weakly, and grows at a low rate of 10% or less of the growth rate of the bottom surface. For this purpose, the motion direction distribution of atomic beams or molecular beams should be a distribution having a spread within 6 °, rather than being sharply aligned in a direction perpendicular to the substrate. Since the velocity distribution of the atomic beam or molecular beam shown in FIG. 12 satisfies this condition, it is suitable as a source of the atomic beam or molecular beam for filling the recess with the epitaxial layer. Growth conditions other than the velocity component of the atomic beam or molecular beam are the same as those in the selective growth described above. Furthermore, an anisotropic growth effect can also be used. In this case, the plane orientation of the side wall is (111), and the top plane orientation (110). As a result, the growth rate of the side walls is reduced, and the openings 13 are not easily blocked.
[0053]
Even when CVD is used for epitaxial growth, the anisotropic growth effect is utilized using the same conditions as the selective growth to the window opening portion 2a described above.
[0054]
When LPE is used for epitaxial growth, the growth conditions are the same as those for the selective growth to the window opening portion 2a described above. However, as shown in the sectional view of FIG. 15, the melt 12 is repelled by the oxide film mask or the nitride film mask 4 covering the substrate surface, and the melt 12 does not enter the trench due to surface tension. . To solve this, the following process should be performed.
[0055]
As shown in FIG. 16, before epitaxial growth, an alloy 14 in which Si is added to the same component metal (usually In or Sn) as the melt 12 is deposited on the wall surface of the recess by about 10 nm to 1000 nm. As a result, the wettability (affinity) between the melt 12 and the substrate 1 is improved, the surface tension is overcome, the melt enters the recess, and epitaxial growth is possible.
[0056]
Further, the following method is effective in order to further bring out the anisotropic growth effect. That is, Si, which is a medium in the melt, is efficiently transported from the outside of the opening 13 to the bottom surface of the recess, and a temperature gradient is formed in the depth direction of the trench so that Si is easily taken into the crystal at the bottom surface. Ideally, it is desirable that the temperature at the bottom of the trench is 10 ° C. or more lower than the opening 13, but it may be about 1 ° C.
[0057]
The trench is thus buried by epitaxial growth, and then the above-described insulating film mask 4 is removed. Next, lapping is performed to flatten the surface, and a super junction structure as shown in FIG. 17 is completed.
[0058]
[Second Embodiment]
In the process of forming the superjunction structure, a trench structure having a high aspect ratio may be formed by etching instead of forming the uneven structure described in the first embodiment by epitaxial growth.
[0059]
That is, p-type or n-type epitaxial growth is performed on an n-type or p-type substrate in which a deep trench has been formed by etching, and the trench is buried. At this time, as in the first embodiment, various growth methods such as epitaxy, CVD, and LPE can be employed using atomic beams or molecular beams. The growth conditions and post-growth processes are the same as in the first embodiment.
[0060]
[Third embodiment]
A method of forming the peripheral pressure resistance structure of the super junction structure will be described.
In general, it is desirable that the peripheral portion withstand voltage structure has a low impurity concentration and a high resistance. Furthermore, it is common that it is the 1st conductivity type same as a board | substrate. In order to achieve this, after the structure shown in FIG. 18 is completed, the peripheral portion is removed by etching as shown in FIG. Next, the surface region of the superjunction structure is protected by a mask 15 such as an insulating film, and an epitaxial layer 16 having a low doping level is again grown on the peripheral portion removed by etching as shown in FIG. Next, the mask 15 is removed and the surface is lapped. As a result, a superjunction element having the breakdown voltage layer 16 is completed. As shown in FIG. 21, a guard ring 17 is formed in the surface region of the breakdown voltage layer 16, or a breakdown voltage structure such as a high-resistance nitride film is formed.
[0061]
The growth process of the epitaxial layer 16 does not have to be selective growth, and since the mask 15 is removed after growth, polycrystal may be attached to the surface of the mask 15. Therefore, it is not necessary to specify the growth conditions of the epitaxial layer 16 strictly as long as the crystallinity is not impaired.
[0062]
[Fourth Embodiment]
The cell shape of the super-junction structure is not necessarily a stripe shape, and may be a checkered pattern as shown in FIG. However, as described in the first embodiment, when the anisotropic growth effect is used as a means of selective growth, the side wall of the trench must be a singular plane, and the plane orientation must be carefully selected. I must. When utilizing the straightness of the molecular beam in epitaxy using an atomic beam or a molecular beam, it is not necessary to carefully select the plane orientation of the side wall.
[0063]
【The invention's effect】
  As described above, according to the present invention,A method of manufacturing a semiconductor device, wherein a concavo-convex structure having a comb-like cross-sectional shape constituting a trench structure is formed by selective epitaxial growth,First conductivity typeCombformofNon-opening part of concavo-convex structure having a cross-sectional shapeInmaskA second insulating film is formedA first step of:An uneven structure with a comb-shaped cross-sectionRecessSuppress the growth of the side wall of the bottom onlySelectively growing a semiconductor epitaxial layer of the second conductivity type;An uneven structure with a comb-shaped cross-sectionRecessInsideTheOf the first conductivity typeThe semiconductor concavo-convex structure having a comb-shaped cross-sectional shape is formed by epitaxial growth, thereby providing a trench structure having a high aspect ratio without any process damage. it can. This eliminates the need for a damage removal step, which is advantageous for forming a high-quality and low-cost semiconductor superjunction structure.
[0064]
  Also, ConcaveIt is characterized in that a superjunction structure is obtained by embedding a convex structure or a trench structure by one epitaxial growth. Conventionally, it has been difficult to fill a trench with a high aspect ratio with an epitaxial layer because an opening is blocked during growth. However, using an atomic beam or molecular beam for epitaxy or CVD, utilizing the anisotropic growth effect by LPE, or using both of them together, the opening is not blocked even in a trench with a high aspect ratio. A method of embedding with an epitaxial layer is provided. In addition, since epitaxial growth is completed once, it is less susceptible to process damage and impurity contamination than a method in which ion implantation is repeated, and a high-quality super junction structure can be mass-produced at low cost.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a superjunction structure according to a first embodiment of the present invention.
FIG. 2 is a sectional view (No. 1) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 3 is a sectional view (No. 2) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 4 is a sectional view (No. 3) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 5 is a sectional view (No. 4) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 6 is a sectional view (No. 5) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 7 is a sectional view (No. 6) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 8 is a sectional view (No. 7) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 9 is a sectional view (No. 8) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention;
FIG. 10 is a sectional view (No. 9) showing main manufacturing steps of the superjunction structure according to the first embodiment of the present invention.
FIG. 11 is a diagram for explaining the use of the rectilinearity of an incident molecular beam in the case of selective growth by MBE.
FIG. 12 is a diagram for explaining a case where a molecule having a motion velocity component greatly separated from a direction perpendicular to the substrate is removed.
FIG. 13 is a diagram for explaining a case where epitaxial growth is performed by MBE on a substrate having a large area.
FIG. 14 is a diagram for explaining another example when MBE is used for epitaxial growth;
FIG. 15 is an explanatory diagram when LPE is used for epitaxial growth.
FIG. 16 is an explanatory diagram showing another example of using LPE for epitaxial growth.
FIG. 17 is a diagram showing a completed super-junction structure.
FIG. 18 is a diagram (No. 1) for describing another embodiment of the present invention;
FIG. 19 is a diagram (No. 2) for describing another embodiment of the present invention;
FIG. 20 is a diagram (No. 3) for describing another embodiment of the present invention;
FIG. 21 is a diagram (No. 4) for describing another embodiment of the present invention;
FIG. 22 is a diagram for explaining still another embodiment of the present invention.
[Explanation of symbols]
1 n-type semiconductor substrate
2 Oxide or nitride mask
2a Window opening
2b Nitride film
2c Oxide film
3 n-type epitaxial layer
4 Oxide or nitride mask
5 p-type epitaxial layer
6 Molecular beam
7 Molecular beam source
8, 8a to 8c Tube for molecular beam adsorption
9 Molecular beam velocity distribution
10 Translation of substrate
11 Substrate rotation
12 Si melted In or Sn melt
13 opening
14 Alloy
15 mask
16 Epitaxial layer
17 Guard ring

Claims (11)

第１導電型の半導体基板の表面にマスクとなる第１の絶縁膜を形成する第１の工程と、
前記第１の絶縁膜に窓開け部を形成する第２の工程と、
前記窓開け部のみに、選択的に第１導電型の半導体エピタキシャル層を成長させ、櫛形の断面形状を有する凹凸構造を形成する第３の工程と、
前記第３の工程後、前記第１の絶縁膜を除去する第４の工程と、
前記凹凸構造の全面に窒化膜を堆積する第５の工程と、
前記凹凸構造の頭部における前記窒化膜のみを除去する第６の工程と、
前記窒化膜が除去された凹凸構造の頭部に第２の絶縁膜を形成する第７の工程と、
前記第７の工程後、前記頭部以外に残存する窒化膜を除去する第８の工程と、
前記第８の工程後、前記第２の絶縁膜を選択成長のマスクに用い、前記凹凸構造の凹部の側壁の成長を抑えて底部のみに選択的に第２導電型の半導体エピタキシャル層を成長させ、前記凹凸構造の凹部内を第２導電型の半導体エピタキシャル層で埋め込む第９の工程と、
を有することを特徴とする半導体装置の製造方法。 A first step of forming a first insulating film serving as a mask on a surface of a first conductivity type semiconductor substrate;
A second step of forming a window opening in the first insulating film;
A third step of selectively growing a semiconductor epitaxial layer of a first conductivity type only in the window opening portion to form a concavo-convex structure having a comb-shaped cross-sectional shape;
A fourth step of removing the first insulating film after the third step;
A fifth step of depositing a nitride film on the entire surface of the uneven structure;
A sixth step of removing only the nitride film at the head of the concavo-convex structure;
A seventh step of forming a second insulating film on the head of the concavo-convex structure from which the nitride film has been removed;
After the seventh step, an eighth step of removing the remaining nitride film other than the head;
After the eighth step, the second insulating film is used as a selective growth mask to suppress the growth of the side wall of the concave portion of the concave-convex structure, and the second conductivity type semiconductor epitaxial layer is selectively grown only on the bottom portion. A ninth step of filling the recesses of the concavo-convex structure with a second conductivity type semiconductor epitaxial layer;
A method for manufacturing a semiconductor device, comprising: 前記第９の工程が、原子線または分子線を用いたエピタキシーによる原子線または分子線の直進性を利用し、前記櫛形の断面形状を有する凹凸構造の凹部の側壁の成長を抑え、底部のみに選択的に前記第２導電型の半導体エピタキシャル層を成長させて凹部内を埋め込むことを特徴とする請求項１に記載の半導体装置の製造方法。The ninth step uses the straightness of the atomic beam or molecular beam by epitaxy using an atomic beam or molecular beam, suppresses the growth of the side wall of the concave portion of the concave-convex structure having the comb-shaped cross-sectional shape, and only on the bottom portion 2. The method of manufacturing a semiconductor device according to claim 1, wherein the second conductive type semiconductor epitaxial layer is selectively grown to fill the recess . 前記原子線または分子線に含まれる原子または分子の運動の角度成分が、前記半導体基板の垂直方向から６°以内で方位が揃っているものであることを特徴とする請求項２に記載の半導体装置の製造方法。 3. The semiconductor according to claim 2 , wherein the angular component of the motion of atoms or molecules contained in the atomic beam or molecular beam is aligned within 6 ° from the vertical direction of the semiconductor substrate. Device manufacturing method. 前記第９の工程が、気相成長法または液相成長法による異方性成長効果を利用し、前記櫛形の断面形状を有する凹凸構造の凹部の側壁の成長を抑え、開口部が塞がって内部に空間が残ることを防ぎ、底部のみに選択的に前記第２導電型の半導体エピタキシャル層を成長させて凹部内を埋め込むことを特徴とする請求項１に記載の半導体装置の製造方法。 The ninth step utilizes the anisotropic growth effect by the vapor phase growth method or the liquid phase growth method, suppresses the growth of the side wall of the concave portion of the concavo-convex structure having the comb-shaped cross-section, and closes the opening to close the inside. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the second conductive type semiconductor epitaxial layer is selectively grown only on the bottom portion to fill the recess . 前記液相成長法を利用し、融液が表面張力により前記櫛形の断面形状を有する凹凸構造の凹部内に浸入しない現象を防ぐため、前記櫛形の断面形状を有する凹凸構造の凹部の内壁にあらかじめ前記融液と同じ成分の金属を蒸着しておき、前記第２導電型の半導体エピタキシャル層の成長時に前記融液を前記櫛形の断面形状を有する凹凸構造の凹部内に浸入させることを特徴とする請求項４に記載の半導体装置の製造方法。In order to prevent the melt from entering the concave portion of the concave-convex structure having the comb-shaped cross-section due to surface tension using the liquid phase growth method , the inner wall of the concave portion of the concave-convex structure having the comb-shaped cross-sectional shape is previously leave depositing a metal of the same composition as the melt, characterized in that for infiltration of the melt during the growth of the second conductivity type semiconductor epitaxial layer in the recesses of the uneven structure having a comb cross-sectional shape A method for manufacturing a semiconductor device according to claim 4 . 前記凹凸構造の底部の融液の温度が、前記凹凸構造の開口部の温度よりも低いことを特徴とする請求項５に記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5 , wherein the temperature of the melt at the bottom of the concavo-convex structure is lower than the temperature of the opening of the concavo-convex structure. 原子線または分子線エピタキシーにより、前記原子線または分子線に含まれる原子または分子の運動の角度成分が、前記半導体基板の垂直方向から６°以内で方位が揃っているものにより前記第２導電型の半導体エピタキシャル層を成長させることを特徴とする請求項１に記載の半導体装置の製造方法。By the atomic beam or molecular beam epitaxy, the angular component of the motion of atoms or molecules contained in the atomic beam or molecular beam is aligned within 6 ° from the vertical direction of the semiconductor substrate, so that the second conductivity type The method of manufacturing a semiconductor device according to claim 1, wherein a semiconductor epitaxial layer is grown. 前記原子線または分子線の供給口に、中空の柱を設けることにより前記原子線または分子線に含まれる原子または分子の運動の角度成分を前記半導体基板の垂直方向から６°以内とすることを特徴とする請求項７に記載の半導体装置の製造方法。By providing a hollow column at the supply port of the atomic beam or molecular beam, the angular component of the movement of atoms or molecules contained in the atomic beam or molecular beam is set within 6 ° from the vertical direction of the semiconductor substrate. 8. The method of manufacturing a semiconductor device according to claim 7 , wherein 前記中空の柱を円筒状にした場合の長さは、口径の５倍乃至２０倍であり、前記凹凸構造の凹部の側壁における前記第２導電型の半導体エピタキシャル層の成長速度が底部の１０％以下であることを特徴とする請求項８に記載の半導体装置の製造方法。When the hollow pillar is cylindrical, the length is 5 to 20 times the diameter, and the growth rate of the second conductivity type semiconductor epitaxial layer on the side wall of the concave portion of the concave-convex structure is 10% of the bottom. The method of manufacturing a semiconductor device according to claim 8 , wherein: 前記半導体基板がシリコンからなり、該半導体基板の表面の面方位が（１１０）面であることを特徴とする請求項１乃至９のいずれかに記載の半導体装置の製造方法。Wherein becomes semiconductor substrate of silicon, a method of manufacturing a semiconductor device according to any one of claims 1 to 9 the plane orientation of the surface of the semiconductor substrate is characterized in that it is a (110) plane. 請求項１乃至１０のいずれかに記載の半導体装置の製造方法により形成された超接合構造を有することを特徴とする半導体装置。Wherein a has a super junction structure formed by the method of manufacturing a semiconductor device according to any one of claims 1 to 1 0.
JP2000403183A 2000-12-28 2000-12-28 Semiconductor device manufacturing method and semiconductor device Expired - Lifetime JP5010774B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000403183A JP5010774B2 (en) 2000-12-28 2000-12-28 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000403183A JP5010774B2 (en) 2000-12-28 2000-12-28 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JP2002203963A JP2002203963A (en) 2002-07-19
JP5010774B2 true JP5010774B2 (en) 2012-08-29

Family

ID=18867353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000403183A Expired - Lifetime JP5010774B2 (en) 2000-12-28 2000-12-28 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP5010774B2 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405697B2 (en) 1999-09-20 2003-05-12 ローム株式会社 Semiconductor chip
JP3973395B2 (en) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 Semiconductor device and manufacturing method thereof
JP3715971B2 (en) 2003-04-02 2005-11-16 ローム株式会社 Semiconductor device
JP2004311673A (en) * 2003-04-07 2004-11-04 Denso Corp Method for manufacturing semiconductor device
JP4194890B2 (en) 2003-06-24 2008-12-10 株式会社豊田中央研究所 Semiconductor device and manufacturing method thereof
JP4489384B2 (en) * 2003-08-04 2010-06-23 新電元工業株式会社 Semiconductor device
JP4773716B2 (en) 2004-03-31 2011-09-14 株式会社デンソー Manufacturing method of semiconductor substrate
JP4764999B2 (en) * 2004-07-09 2011-09-07 富士電機株式会社 Manufacturing method of semiconductor device
JP4913339B2 (en) * 2004-11-11 2012-04-11 新電元工業株式会社 Manufacturing method of semiconductor device
JP5072221B2 (en) * 2005-12-26 2012-11-14 株式会社東芝 Semiconductor device and manufacturing method thereof
JP5217118B2 (en) * 2006-06-09 2013-06-19 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
US9230810B2 (en) 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
JP5397402B2 (en) * 2011-03-28 2014-01-22 富士電機株式会社 Manufacturing method of semiconductor device
CN103178111B (en) * 2011-12-21 2015-08-19 上海华虹宏力半导体制造有限公司 A kind of deep groove structure and preparation method thereof
CN103681321B (en) * 2012-09-17 2016-05-18 中国科学院微电子研究所 Manufacturing method of high-voltage super-junction IGBT
CN106158626A (en) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 Power device and forming method thereof
US11075264B2 (en) 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
JP2018129444A (en) * 2017-02-09 2018-08-16 トヨタ自動車株式会社 Method of manufacturing semiconductor device
CN115020478B (en) * 2022-08-08 2022-10-04 北京芯可鉴科技有限公司 Transverse double-diffusion field effect transistor, manufacturing method, chip and circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226990B2 (en) * 1973-03-20 1977-07-18
US3984173A (en) * 1974-04-08 1976-10-05 Texas Instruments Incorporated Waveguides for integrated optics
JPS5821820B2 (en) * 1976-10-21 1983-05-04 三菱電機株式会社 Selective growth method for semiconductor crystals
JPS63253660A (en) * 1987-04-10 1988-10-20 Oki Electric Ind Co Ltd Manufacture of trench capacitor
JPH01105567A (en) * 1987-10-16 1989-04-24 Fujitsu Ltd Forming method for capacitor
JPH0499329A (en) * 1990-08-18 1992-03-31 Nec Corp Manufacture of semiconductor device
JPH04214617A (en) * 1990-12-13 1992-08-05 Sharp Corp Manufacture of semiconductor device
JPH05267473A (en) * 1992-03-18 1993-10-15 Mitsubishi Electric Corp Method and device for formation of wiring film for semiconductor
JPH0621388A (en) * 1992-04-23 1994-01-28 Nippon Steel Corp Semiconductor memory and manufacture thereof
JPH07113169A (en) * 1993-10-13 1995-05-02 Mitsubishi Electric Corp Device for forming thin film
JPH07331424A (en) * 1994-06-09 1995-12-19 Mitsubishi Electric Corp Semiconductor thin film forming device
JP2000124142A (en) * 1998-10-15 2000-04-28 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor layer
JP3940518B2 (en) * 1999-03-10 2007-07-04 株式会社東芝 High voltage semiconductor element
JP2000340578A (en) * 1999-05-28 2000-12-08 Hitachi Ltd Manufacture of semiconductor device
JP2001102528A (en) * 1999-09-28 2001-04-13 Toshiba Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2002203963A (en) 2002-07-19

Similar Documents

Publication Publication Date Title
JP5010774B2 (en) Semiconductor device manufacturing method and semiconductor device
US7554137B2 (en) Power semiconductor component with charge compensation structure and method for the fabrication thereof
JP4695824B2 (en) Manufacturing method of semiconductor wafer
US7855413B2 (en) Diode with low resistance and high breakdown voltage
JP5741583B2 (en) Semiconductor device and manufacturing method thereof
US10950487B2 (en) Method for forming an alignment mark
US20130065384A1 (en) Method for manufacturing silicon carbide semiconductor device
US9293549B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US20150311325A1 (en) Igbt structure on sic for high performance
JP2009518862A (en) Self-aligned trench field effect transistor with regrowth gate and bipolar transistor with regrowth base contact region and fabrication method
JP3913564B2 (en) Superjunction semiconductor device manufacturing method
JP2007243092A (en) Semiconductor device and manufacturing method thereof
US11158705B2 (en) Method for forming a superjunction transistor device
TW201826529A (en) Semiconductor device and method of manufacturing the semiconductor device
JP3600406B2 (en) SiC semiconductor device and method of manufacturing the same
JP4783975B2 (en) MIS semiconductor device and manufacturing method thereof
JP5529908B2 (en) Method for manufacturing power semiconductor device having charge compensation structure
CN109461767A (en) A kind of super-junction structure and preparation method thereof
JP2022503888A (en) Masking systems and methods during high energy injection when manufacturing wide bandgap semiconductor devices
JP2002353451A (en) Method for manufacturing super junction semiconductor element
KR101329352B1 (en) Method for manufacturing of semiconductor device
JP2008153454A (en) Method of manufacturing mos type semiconductor device
JP2004158835A (en) Method of manufacturing super junction semiconductor element
JP4779204B2 (en) MIS semiconductor device
JP2020533810A (en) How to make a grid

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20070810

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5010774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term