JP5007582B2 - 半導体基板の熱処理温度測定方法 - Google Patents
半導体基板の熱処理温度測定方法 Download PDFInfo
- Publication number
- JP5007582B2 JP5007582B2 JP2007052412A JP2007052412A JP5007582B2 JP 5007582 B2 JP5007582 B2 JP 5007582B2 JP 2007052412 A JP2007052412 A JP 2007052412A JP 2007052412 A JP2007052412 A JP 2007052412A JP 5007582 B2 JP5007582 B2 JP 5007582B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- resistance
- temperature
- post
- treatment temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Description
特許文献2には、AlとTiの積層膜を形成した半導体基板を用いて、半導体熱処理装置の熱処理温度を測定する技術が開示されている。この技術では、Al−Ti積層膜を形成した半導体基板を半導体熱処理装置で熱処理する。半導体基板を高温に保持すると、Al−Ti積層膜の組成が変化してAl−Ti積層膜の抵抗が上昇する。この抵抗の上昇量から、半導体熱処理装置内で半導体基板が保持された温度を特定する。
特許文献3には、イオンの注入によってアモルファス層を形成した半導体基板を用いて、半導体熱処理装置の熱処理温度を測定する技術が開示されている。この技術では、アモルファス層を形成した半導体基板を半導体熱処理装置で熱処理する。半導体基板が高温に保持されると、アモルファス層が再結晶化してアモルファス層の抵抗が低下する。この抵抗の低下量から、半導体熱処理装置内で半導体基板が保持された温度を特定する。
特許文献2の技術では、AlとTiの積層膜を形成した半導体基板を利用する。この半導体基板を熱処理すると、半導体熱処理装置内にAlとTiが拡散する。したがって、熱処理後に、半導体熱処理装置内が汚染されてしまう。したがって、この方法は、半導体熱処理装置内にAlとTiが残留しても問題がない場合にしか使用することができず、汎用性が低かった。また、AlとTiの組成変化が起きる温度は400℃〜550℃であるため、この方法によって測定可能な温度は400℃〜550℃に限定されてしまう。
特許文献3の技術では、アモルファス層を形成した半導体基板を利用する。アモルファスが再結晶化する温度は530℃〜720℃であるため、この方法によって測定可能な温度は530℃〜720℃に限定されてしまう。特許文献3の技術は、比較的低い温度を測定することができないという問題があった。
低抵抗領域に結晶欠陥を形成した半導体基板を熱処理すると、熱処理温度及び熱処理時間t1に応じて低抵抗領域の結晶欠陥の数が減少し、低抵抗領域の抵抗が低下する。したがって、低抵抗領域の熱処理後抵抗R1は、熱処理温度及び熱処理時間t1に応じた抵抗となる。したがって、熱処理温度特定工程において、熱処理温度と熱処理時間と熱処理後抵抗との相関関係と、熱処理時間t1と、熱処理後抵抗R1から、熱処理工程における熱処理温度を特定することができる。
低抵抗領域の結晶欠陥の数は、常温においても減少する。したがって、この熱処理温度測定方法によれば、常温以上の温度を測定することができる。また、この半導体基板は、通常の半導体装置の製造に用いられる装置だけを利用して実施することができる。また、この半導体基板は、通常の半導体装置の製造に用いられる物質のみで構成することができる。したがって、この熱処理温度測定方法は、汎用性が非常に高い。
このような場合には、上述した熱処理温度測定方法は、結晶欠陥形成工程を実施してから熱処理工程を開始するまでの欠陥形成後経過時間t2を計測する欠陥形成後経過時間計測工程をさらに有し、熱処理温度特定工程では、熱処理温度と熱処理時間と熱処理後抵抗と欠陥形成後経過時間との相関関係と、熱処理時間t1と、熱処理後抵抗R1と、欠陥形成後経過時間t2から、熱処理工程における熱処理温度を特定することが好ましい。
このような構成によれば、結晶欠陥形成工程を実施してから熱処理工程を開始するまでの間の欠陥形成後経過時間によって熱処理後抵抗が異なる値となる場合にも、熱処理温度を正確に測定することができる。
このような構成によれば、低抵抗領域の抵抗を測定するときに、低抵抗領域と低抵抗領域外の半導体領域の間を電流が流れることが防止されるので、低抵抗領域の抵抗を正確に測定することができる。
このような構成によれば、半導体基板内における熱処理温度の分布を測定することができる。
この熱処理温度測定方法では、分離層形成工程で半導体基板の表面上に分離層を形成し、熱処理工程で分離層上に絶縁層を形成する。したがって、低抵抗領域の熱処理温度が絶縁層の形成による熱影響を受けた温度となる。絶縁層を形成したら、分離層除去工程で絶縁層と分離層を除去し、熱処理後抵抗測定工程で低抵抗領域の熱処理後抵抗R1を測定し、熱処理温度特定工程で熱処理温度を特定する。したがって、この熱処理温度測定方法によれば、絶縁層を形成するときの半導体基板の温度(熱処理温度)を測定することができる。結晶欠陥形成工程より前に分離層を形成することから、分離層形成工程によって熱処理温度の測定が阻害されることがない。また、分離層は常温で除去するので、分離層除去工程によって熱処理温度の測定が阻害されることもない。
このような構成によっても、結晶欠陥形成工程を実施してから熱処理工程を開始するまでの間の欠陥形成後経過時間によって熱処理後抵抗が異なる値となる場合にも、熱処理温度を正確に測定することができる。
まず、第1実施例の半導体基板製造方法の特徴を列記する。
(特徴1)不純物注入工程と結晶欠陥形成工程では、同種のイオンを注入する。
(特徴2)結晶欠陥形成工程では、不純物注入工程よりも少量のイオンを注入する。
(特徴3)不純物注入工程では、1×1015ions/cm2以上のイオンを注入する。
(特徴4)結晶欠陥形成工程では、1×1013ions/cm2以下のイオンを注入する。
以下に、本発明の好ましい実施例について、図面を参照しながら説明する。第1実施例では、電気炉によるシリコン基板の熱処理温度を測定する。図1は、本発明の熱処理温度測定方法のフローチャートを示している。図2は、図1の熱処理温度測定方法で使用するシリコン基板10の概略断面図を示している。シリコン基板10は、p型のシリコン基板である。
なお、リンイオンを注入するときには、上面12の表面部分に結晶欠陥が形成される。結晶欠陥には、リンイオンの注入によりシリコン結晶中に生成される格子間シリコン(格子間位置にあるシリコン原子)、空孔(格子点に原子が無い状態)等がある。
ステップS2でリンイオンを注入する条件とステップS4の熱処理条件を制御することによって、低抵抗領域20のシート抵抗と低抵抗領域20の厚さを正確に制御することができる。本実施例では、ステップS4実施後の低抵抗領域20のシート抵抗を約50Ω/sqに制御する。また、本実施例では、低抵抗領域20の厚さを約5μmに制御する。なお、低抵抗領域20の厚さは、5μm以下にすることが好ましい。
ステップS6でリンイオンを注入する条件を制御することによって、低抵抗領域20のシート抵抗R0は正確に制御することができる。本実施例では、シート抵抗R0を約300Ω/sqに調整する。
低抵抗領域20に形成されている結晶欠陥の数は常温下でも減少する(すなわち、常温下でも低抵抗領域20のシート抵抗が低下する)ので、この熱処理温度測定方法によれば、常温以上の温度を測定することができる。
また、低抵抗領域20に形成されている結晶欠陥の数は、シリコン基板10が800度以上の温度となると急速に減少する。したがって、この熱処理温度測定方法によれば、800℃未満の温度を測定することができる。
なお、n型のシリコン基板10の表面部分にp型の低抵抗領域20を形成するようにしてもよい。
次に、第2実施例の熱処理温度(成膜処理温度)の測定方法について説明する。第2実施例の熱処理温度測定方法では、CVD装置によってシリコン基板上に絶縁膜を形成するときに、シリコン基板が保持される温度を測定する。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
20:低抵抗領域
30:シリコン基板
40:低抵抗領域
42:酸化シリコン膜
44:絶縁膜
Claims (6)
- 半導体基板の熱処理温度を測定する方法であって、
半導体基板の表面部分にドーパント不純物を注入する不純物注入工程と、
半導体基板を熱処理することによって不純物注入工程で注入した不純物を活性化させ、半導体基板の表面部分に低抵抗領域を形成する低抵抗領域形成工程と、
低抵抗領域にイオンを注入することによって低抵抗領域に結晶欠陥を形成し、低抵抗領域の抵抗を所定抵抗まで上昇させる結晶欠陥形成工程と、
結晶欠陥形成工程後に、一定の熱処理温度に保持されている熱処理装置に半導体基板を所定熱処理時間t1だけ投入する熱処理工程と、
熱処理工程後に、低抵抗領域の熱処理後抵抗R1を測定する熱処理後抵抗測定工程と、
熱処理温度と熱処理時間と熱処理後抵抗との相関関係と、熱処理時間t1と、熱処理後抵抗R1から、熱処理工程における熱処理温度を特定する熱処理温度特定工程、
を有する半導体基板の熱処理温度測定方法。 - 結晶欠陥形成工程を実施してから熱処理工程を開始するまでの欠陥形成後経過時間t2を計測する欠陥形成後経過時間計測工程をさらに有し、
熱処理温度特定工程では、熱処理温度と熱処理時間と熱処理後抵抗と欠陥形成後経過時間との相関関係と、熱処理時間t1と、熱処理後抵抗R1と、欠陥形成後経過時間t2から、熱処理工程における熱処理温度を特定することを特徴とする請求項1に記載の熱処理温度測定方法。 - 不純物注入工程では、第1導電型の半導体基板に、第2導電型のドーパント不純物を注入することを特徴とする請求項1または2に記載の熱処理温度測定方法。
- 熱処理後抵抗測定工程では、熱処理後抵抗R1を低抵抗領域の複数の測定点で測定し、
熱処理温度特定工程では、各測定点の熱処理後抵抗R1から、熱処理工程における各測定点での熱処理温度を特定することを特徴とする請求項1〜3の何れかに記載の熱処理温度測定方法。 - 結晶欠陥形成工程より前に実施する分離層形成工程と、熱処理工程と熱処理後抵抗測定工程の間に実施する分離層除去工程とをさらに有し、
分離層形成工程では、半導体基板の表面上に分離層を形成し、
結晶欠陥形成工程では、前記イオンを分離層を貫通させて半導体基板の表面部分に注入し、
熱処理工程では、分離層上に絶縁層を形成し、
分離層除去工程では、半導体基板を常温に保持した状態で絶縁層と分離層を除去することを特徴とする請求項1〜4の何れかに記載の熱処理温度測定方法。 - 熱処理工程を実施する直前に、低抵抗領域の熱処理前抵抗R2を測定する熱処理前抵抗測定工程をさらに有し、
熱処理温度特定工程では、熱処理温度と熱処理時間と熱処理後抵抗と熱処理前抵抗との相関関係と、熱処理時間t1と、熱処理後抵抗R1と、熱処理前抵抗R2から、熱処理工程における熱処理温度を特定する請求項1に記載の熱処理温度測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052412A JP5007582B2 (ja) | 2007-03-02 | 2007-03-02 | 半導体基板の熱処理温度測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052412A JP5007582B2 (ja) | 2007-03-02 | 2007-03-02 | 半導体基板の熱処理温度測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218612A JP2008218612A (ja) | 2008-09-18 |
JP5007582B2 true JP5007582B2 (ja) | 2012-08-22 |
Family
ID=39838317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007052412A Expired - Fee Related JP5007582B2 (ja) | 2007-03-02 | 2007-03-02 | 半導体基板の熱処理温度測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5007582B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479690B (zh) * | 2010-11-23 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 提高晶圆上源漏极退火时工作电流均匀性的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01181436A (ja) * | 1988-01-09 | 1989-07-19 | Sharp Corp | 半導体製造装置の温度測定方法 |
JPH0758730B2 (ja) * | 1989-10-30 | 1995-06-21 | 信越半導体株式会社 | ウエーハの表面温度測定方法 |
JPH0729954A (ja) * | 1993-07-14 | 1995-01-31 | Sony Corp | 結晶欠陥測定方法 |
US5435646A (en) * | 1993-11-09 | 1995-07-25 | Hughes Aircraft Company | Temperature measurement using ion implanted wafers |
JP2000208524A (ja) * | 1999-01-13 | 2000-07-28 | Tokyo Electron Ltd | 温度モニタ用半導体ウエハの温度測定方法 |
JP2004039776A (ja) * | 2002-07-02 | 2004-02-05 | Matsushita Electric Ind Co Ltd | 温度測定方法および装置温度の管理方法 |
JP4229273B2 (ja) * | 2003-08-01 | 2009-02-25 | Sumco Techxiv株式会社 | 熱処理炉内の半導体ウェーハの表面温度測定方法およびこの方法に用いられる温度モニタウェーハ |
-
2007
- 2007-03-02 JP JP2007052412A patent/JP5007582B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008218612A (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6876148B2 (ja) | 安定化高ドープ・シリコン・カーバイド | |
CN102396055B (zh) | 退火晶片、退火晶片的制造方法以及器件的制造方法 | |
KR20100029778A (ko) | 고농도로 도핑된 기판에서의 확산 제어 | |
JP2010532584A5 (ja) | ||
KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
KR101856012B1 (ko) | 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼 | |
US20060170078A1 (en) | Silicon member and method of manufacturing the same | |
JP5099023B2 (ja) | エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法 | |
CN108022840A (zh) | 包括高电阻基板的半导体元件的制造方法 | |
WO2024050866A1 (zh) | 基于高温退火技术的氧化镓器件制备方法及氧化镓器件 | |
JP5007582B2 (ja) | 半導体基板の熱処理温度測定方法 | |
JP4876442B2 (ja) | Simoxウェーハの製造方法およびsimoxウェーハ | |
JP2010027959A (ja) | 高抵抗simoxウェーハの製造方法 | |
US20200027727A1 (en) | Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer | |
JP6176593B2 (ja) | シリコンウェーハの製造方法 | |
JP6303321B2 (ja) | 貼り合わせウェーハの製造方法および貼り合わせウェーハ | |
WO2021199687A1 (ja) | シリコン単結晶基板中のドナー濃度の制御方法 | |
JP2011054656A (ja) | 高抵抗シリコンウェーハおよびその製造方法 | |
WO2001086710A1 (fr) | Procede de production de plaquettes epitaxiales de silicium | |
KR101616467B1 (ko) | 반도체 기판의 비저항을 측정하는 방법 | |
JP2011054655A (ja) | 高周波デバイス向けシリコンウェーハおよびその製造方法 | |
JP5922858B2 (ja) | 高抵抗シリコンウェーハの製造方法 | |
JP6819174B2 (ja) | ダイオードの製造方法 | |
JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
JP2943369B2 (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |