JP5005179B2 - 固体撮像装置 - Google Patents

Description

本発明は、たとえば、固体撮像装置など、物理量分布検知装置並びに物理情報取得方法および物理情報取得装置に関する。
より詳細には、本発明は、たとえば光や放射線などの外部から入力される電磁波に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を電気信号として読出可能な、たとえば固体撮像装置などの、物理量分布検知の装置（物理量分布検知装置）を用いる場合に好適な、所定目的用の情報を取得する技術に関する。特に、検知部で検知された信号をアナログ信号のままで、あるいはデジタルデータに変換して、出力側まで伝送する際の耐ノイズ性に関する。

たとえば光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。

一例として映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ；金属酸化膜半導体）やＣＭＯＳ（Complementary Metal-oxide Semiconductor； 相補金属酸化膜半導体）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。

また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。

また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセル、画素内アンプともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている（たとえば非特許文献１を参照）。

米本和也著、"ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用"、ＣＱ出版社、2003年8月10日、初版：第６章および第７章

このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている撮像部に対してアドレス制御をし、個々の単位画素からの信号を決められたアドレスの順または任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。

アドレス型固体撮像装置は、たとえば画素を選択するスイッチング素子や、信号電荷を読み出すスイッチング素子にＭＯＳトランジスタが用いられている。また、水平走査回路や垂直走査回路にＭＯＳトランジスタが用いられ、スイッチング素子と撮像部とを一連の構成で製造を行なうことができる利点を有している。

そして、たとえばＭＯＳ型固体撮像装置では、各単位画素がＭＯＳトランジスタを有して構成され、光電変換により画素に蓄積された信号電荷を画素信号生成部に読み出して、信号電荷を電流信号や電圧信号に変換して出力する構成となっている。

たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子やホール）を画素信号生成部の前記能動素子で増幅し、画像情報として読み出す。

ところで、この種のＸ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが２次元行列状に多数配列されて撮像部が構成され、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される。ここで、ＭＯＳ（ＣＭＯＳを含む）型においては、アドレス制御の一例として、１行分を同時にアクセスして行単位で画素信号を撮像部から読み出す方式（以下行単位読出方式あるいはカラム読出方式ともいう）が多く用いられている。

図１４は、カラム読出方式の固体撮像装置１の概略構成図である。この固体撮像装置１は、複数の単位画素３が行および列に配列された画素アレイ（Pixel Array ）構造の撮像部１０の周辺に、水平走査部１２や垂直走査部１４を有する駆動制御部７を備えている。駆動制御部７は、水平走査部１２や垂直走査部１４の他に、マスタークロックCLK0を外部から受け取り、種々の内部クロックを生成し水平走査部１２や垂直走査部１４などを制御するＰＬＬ（Phase Lock Loop；位相同期回路）構成のタイミング制御部１１を備えている。また、撮像部１０から出力される画素信号を処理する信号処理部としてのカラム処理部２０と、選択スイッチ（ＳＷ）６０ａを有する水平選択スイッチ部６０と、水平信号線８６と、出力部８８とを備えている。

撮像部１０内には、一例として、水平方向（Ｈ）に１２８０個、垂直方向（Ｖ）に９６０個の単位画素３が配されている。各単位画素３は、垂直走査部１４で制御される行制御線１５や画素信号をカラム処理部２０に伝達する垂直信号線１８と接続されている。

カラム処理部２０は、図示しない蓄積容量を持ちＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理を利用したノイズ除去手段２２ａや、信号をサンプル／ホールド（Ｓ／Ｈ）する手段（Ｓ／Ｈ手段）２２ｂを有するカラム信号処理部２２を備えている。

このような構成では、１行分を処理するための１Ｈ期間（例；６３．３μＳ）において、撮像部１０からの画素信号の読出しに要する期間が８．５μＳ程度で、水平選択スイッチ部６０による水平転送に要する期間が残りの５４．８μＳ程度である。

また、撮像部から読み出されたアナログの画素信号は、必要に応じて、アナログ−デジタル変換装置（ＡＤ変換装置；Analog Digital Converter）にてデジタルデータに変換する。図１４の構成においては、一例として、出力部８８内にＡＤ変換装置（ＡＤＣ）を組み込むことになる。

ここで、一般的には、画素信号は、リセット成分に信号成分が加わった形態で出力されるので、リセット成分に応じた信号電圧と信号成分に応じた信号電圧との差を取ることで、真の有効な信号成分を取り出す必要がある。

アナログの画素信号をデジタルデータに変換する場合も同様であり、最終的には、リセット成分に応じた信号電圧と信号成分に応じた信号電圧との差信号成分をデジタルデータにする必要がある。このため、種々のＡＤ変換の仕組みが提案されている（たとえば上記の非特許文献１や下記の非特許文献２〜５参照）。

W. Yang et. al., "An Integrated 800x600 CMOS ImageSystem," ISSCC Digest of Technical Papers, pp. 304-305, Feb., 1999 今村俊文、山本美子、"３．高速・機能ＣＭＯＳイメージセンサの研究"、［online］、［平成16年3月15日検索］、インターネット＜URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h12/h12index.html＞ 今村俊文、山本美子、長谷川尚哉、"３．高速・機能ＣＭＯＳイメージセンサの研究"、［online］、［平成16年3月15日検索］、インターネット＜URL:http://www.sankaken.gr.jp/project/iwataPJ/report/h14/h14index.html＞ Oh-Bong Kwon et. al.,"A Novel Double Slope Analog-to-Digital Converter for a High-Quality 640x480 CMOS Imaging System"、VL3-03 1999 IEEE p335〜338

たとえば、非特許文献１〜５には、マトリクス状に配置された画素の信号出力を、行ごとに順次垂直信号線に読み出した後、その垂直信号線ごとに設けたＡＤ変換回路にてデジタルデータへ変換する仕組みが開示されている。以下、このようなＡＤ方式をカラムＡＤＣ方式ともいう。

ここで、非特許文献１〜５に記載のＡＤ変換の仕組み（カラムＡＤＣ方式）では、より詳細には、撮像部からの画素信号と一定の傾きで電圧値が変化するランプ波形の電圧（参照信号RAMP）とを比較し、比較処理に要した時間をカウンタクロックでカウントする、具体的には、比較開始と略同時にカウントを開始し、比較器の出力が反転したときのランプ波形の電圧を表すカウンタの値（デジタルデータ）を出力することにより、各垂直列の画素信号を垂直列ごとにデジタルの画素データに変換している。

図１５は、カラムＡＤＣ方式の固体撮像装置１の概略構成図である。この固体撮像装置１は、撮像部１０の外側に設けられた駆動制御部７と、カウント処理部（ＣＮＴ）２３および垂直列ごとに配されたカラムＡＤ回路２４を有するカラム処理部２０と、カラム処理部２０のカラムＡＤ回路２４にＡＤ変換用の参照電圧を供給するＤＡＣ（Digital Analog Converter）を有して構成された参照信号生成部２６と、デジタル信号処理を用いたセンスアンプとしての機能を持つ出力部８８とを備えている。

カラムＡＤ回路２４は、参照信号生成部２６で生成される参照電圧RAMPと、行制御線１５（Ｖ１，Ｖ２，…）ごとに単位画素３から垂直信号線１８（Ｈ１，Ｈ２，…）を経由し得られるアナログの画素信号とを比較する電圧比較部２４２と、電圧比較部２４２が比較処理を完了するまでの時間をカウント処理部２４を利用してカウントした結果をビットデータごとに保持するメモリ装置としてのｎ個のラッチ（フリップフロップ）を２組有して構成されたデータ記憶部２４４とを備えて構成され、ｎビットＡＤ変換機能を有している。ｎ個のラッチを２組有することで、リセット成分に応じたデータと信号成分に応じたデータとをそれぞれ個別に保持することができるようにしている。

電圧比較部２４の一方の入力端子は、他の電圧比較部２４２の入力端子と共通に、参照信号生成部２６で生成される階段状の参照電圧RAMPが入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線１８が接続され、撮像部１０からの画素信号電圧が個々に入力される。電圧比較部２４２の出力信号はデータ記憶部２４４に供給される。

カウント処理部２４は、マスタークロックCLK0に対応したカウンタクロックＣＫ０（たとえば双方のクロック周波数が等しい）に基づいてカウント処理を行ない、カウント出力ＣＫ１，ＣＫ２，…，ＣＫｎを同期用のカウンタクロックＣＫ０とともに、カラム処理部２０の各カラムＡＤ回路２４に共通に供給する。

つまり、垂直列ごとに配されるデータ記憶部２４４の各ラッチに対しカウント処理部２４からの各カウント出力ＣＫ１，ＣＫ２，…，ＣＫｎの配線を引き回すことで、各垂直列のカラムＡＤ回路２４が１つのカウント処理部２４を共通に使用する構成となっている。

個々のカラムＡＤ回路２４の出力側は、水平信号線８６に接続されている。水平信号線８６は、２ｎビット幅分の信号線を有し、出力部８８内の図示しないそれぞれの出力線に対応した２ｎ個のセンスアンプに供給される。出力部８８内には、図示しない減算回路が設けられており、リセット成分に応じたデータと信号成分に応じたデータとの差を取ることで、真の有効な信号データを取り出すようにしている。

このようなカラムＡＤＣ方式によれば、各カラム（垂直列）でＡＤ変換を行なうので、読出速度とＡＤ変換処理の高速化にとって有利である。

しかしながら、従来の物理量分布検知半導体装置では、前述のように、光電変換により画素に蓄積された信号電荷を画素信号生成部に読み出して、信号電荷を電流信号や電圧信号に変換して出力する構成となっている。

つまり、電圧振幅もしくは電流振幅に信号電荷量に応じた強弱をつけ、この強弱の違いによって単位信号量を割り当てることで、情報伝達を行なうようにしている。このため、出力信号が基板バイアス効果や配線長の影響を受け易く、耐ノイズ性に劣るという問題がある（第１の問題という）。

また、ＡＤ変換に際しても、信号電荷を電流信号や電圧信号に変換してからＡＤ変換するので、前述の基板バイアス効果や配線長の影響がＡＤ変換結果に表れ、第１の問題が同様に発生する。

加えて、カラムＡＤＣ方式では、より大規模（２０００万画素級）かつ高速（５００ｆｐｓ）のＣＭＯＳイメージセンサに適用しようとすると、以下の問題が発生する。

たとえば、ランプ信号線が長くなると抵抗および配線容量や接続されているゲート総容量が増大する。またチップ内部の位置によってその値が異なり、ランプ信号線が長くなるほどその影響を大きく受けるようになる。その結果、ＣＭＯＳイメージセンサチップ内部の位置によってランプ信号線の電圧（参照信号RAMP）が異なり、各画素の色感度を正確に補正できない、それが画像のシェーディングとして現れる、などの問題が発生する（第２の問題という）。

これは、チップサイズが大きく、かつ変換速度の大きなＣＭＯＳイメージセンサを動作させようとしたときより顕著になる。換言すれば、センサのチップサイズが大きくなり、高い変換レートが求められるようになると、ＡＤ変換処理用の参照信号を全比較器に正確かつ高速に伝達することが難しくなり、その結果、正確な感度補正（カラーの場合には色感度補正）ができなくなる。

また、画素数を増やすと、参照電圧を利用したＡＤ変換では、処理期間を要する。すなわち、図１５に示した従来のカラムＡＤＣ方式の構成では高速ＡＤ変換の点で難がある。ＡＤ変換処理時間を短縮するには、カウンタクロックＣＫ０の周波数を高くすることが考えられるが、そうすると、同期用のカウンタクロックＣＫ０やカウント処理部２４からの各カウント出力ＣＫ１，ＣＫ２，…，ＣＫｎを、垂直列ごとに配されるデータ記憶部２４４の各ラッチまで配線する必要があり、この配線の引き回しのため、雑音の増加や消費電力の増大が生じてしまう（第３の問題という）。

本発明は、上記事情に鑑みてなされたものであり、上記第１〜第３の問題の少なくとも１つを解消することのできる新たな仕組みを提供することを目的とする。

本発明によれば、入射光量に応じた信号を出力する検知部としての受光素子を含む単位画素が複数、行および列の２次元マトリクス状に配置された撮像部と、前記複数の単位画素から信号電荷を取り出すため、前記２次元マトリクス状に配置された行方向または列方向の走査を行う垂直走査部と、前記走査により前記複数の画素から出力された信号電荷を出力する複数の第１出力線と、前記複数の第１出力線に対応して接続された複数のカラム回路を有するカラム処理部と、を具備し、
前記複数のカラム回路は、前記検知部としての受光素子で検出した入射光量に応じた信号を変調信号として搬送周波数を持つ搬送信号を変調した周波数信号に変換する、周波数変換回路と、当該周波数変換回路の後段に設けられ、所定のカウント対象パルスの幅を前記周波数変換回路から出力された周波数信号でパルスカウント処理を行い、前記検知部としての受光素子で検出した入射光量に応じた信号をデジタルデータに変換するＡＤ変換処理部とを有する、ことを特徴とする、固体撮像装置が提供される。

好ましくは、前記周波数変換回路は、前記検知部で検出した入射光量に応じた信号の振幅の大きさに応じた発振周波数の周波数信号を出力する、電圧制御型発振回路を有する。 さらに好ましくは、前記カラム回路の前記ＡＤ変換処理部は、前記電圧制御型発振回路の後段に設けられ、前記電圧制御型発振回路のパルス信号を計数するカウンタ回路を有する。

好ましくは、当該固体撮像装置は、複数の画素に対して１つの前記周波数変換回路を割り当てる、または複数の前記周波数変換回路に対して１つの出力端を割り当てる選択切替部をさらに備えている。

好ましくは、当該固体撮像装置は、複数の前記周波数変換回路および／または前記ＡＤ変換処理部に対して１つの出力端を割り当てる選択切替部をさらに備える。

本発明によれば、検出部で検出した変化情報に基づいて搬送信号を周波数に関わる信号（被変調信号）に変換し、この被変調信号を使用して所定目的用の物理情報を取得することとした。

検出部で検出した変化情報を電圧モードや電流モードの信号で出力側に伝送するのではなく、周波数に関わる被変調信号に変換して伝送するので、信号伝達時に搬送信号（被変調信号）の振幅や周波数や位相が変動しても、被変調信号に担持された信号に与える影響が少なく、基板バイアス効果や配線長や配線容量やゲート総容量などの影響を受け難く、また受信側での入力信号が弱くなった場合のＳＮ比（信号電力対雑音電力の比）の劣化量が少く、耐ノイズ性が良好である。

また、信号変換部において生成された被変調波を使用して、ＡＤ変換処理部でパルスカウント処理にてＡＤ変換処理を行なうことで、ＡＤ変換処理を効率的に行なうことができる。加えて、ＡＤ変換用のカウント処理に使用されるカウンタクロックやゲート信号をＡＤ変換処理部まで配線する場合でも、カウンタクロックやゲート信号の周波数を低くする仕組みを採ることが容易であり、この配線の引回しに起因した雑音や消費電力の問題を低減することが容易に実現できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。

ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する実施形態が同様に適用できる。

＜撮像装置の概略構成；第１実施形態＞
図１は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第１実施形態の概略構成図である。この固体撮像装置１は、たとえばカラー画像を撮像し得る電子スチルカメラやＦＡ（Factory Automation）カメラとして適用されるようになっている。固体撮像装置１は、物理量分布検知装置の一例である。

固体撮像装置１は、入射光量に応じた信号を出力する図示を割愛する検知部としての受光素子を含む単位画素が行および列の正方格子状に配列された（すなわち２次元マトリクス状の）撮像部を有し、各単位画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。

ここで、第１実施形態の構成においては、本願発明の特徴部分である“光量を反映した信号電荷に基づき、搬送信号を周波数に関わる信号に変換する機能部”を、カラム処理部２０内に設けている点に特徴を有する。以下具体的に説明する。

すなわち、図１（Ａ）に示すように、第１実施形態の固体撮像装置１は、複数の単位画素３（単位構成要素の一例）が行および列に（２次元行列状に）多数配列された撮像部（画素部）１０いわゆるエリアセンサ部と、撮像部１０の外側に設けられた駆動制御部７と、各垂直列に配されたカラム信号処理部（図ではカラム回路と記す）２２を有するカラム処理部２０と、水平選択スイッチ部６０とを備えている。また、図示を割愛するが、撮像部１０が設けられている半導体領域とは別の回路基板上に外部回路が設けられる。

なお、読出電流源部２７は、撮像部１０とカラム処理部２０との間の信号経路（垂直信号線１８）上に設けられ、信号読出線および読出電流供給線の両機能を持つ各垂直信号線１８に対してドレイン端子が接続された図示を割愛する負荷ＭＯＳトランジスタを含む負荷トランジスタ部が配され、各負荷ＭＯＳトランジスタを駆動制御する負荷制御部（負荷ＭＯＳコントローラ）が設けられている。この際には、電流消費量の低減や寄生容量への累積チャージの影響を排除することなどを目的として、読出行を切り替えるごとに垂直信号線１８の電流供給をオン／オフ制御する。

駆動制御部７としては、たとえば水平走査部１２と垂直走査部１４とを備える。また、駆動制御部７の他の構成要素として、水平走査部１２、垂直走査部１４、あるいはカラム処理部２０などの固体撮像装置１の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部（読出アドレス制御装置の一例）１６が設けられている。

これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。

図１では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部１０の各行や各列には、数十から数千の単位画素３が配置される。なお、図示を割愛するが、撮像部１０には、各画素に所定のカラーコーディングを持つ色分離フィルタやオンチップレンズが形成される。また図示を割愛するが、撮像部１０の各単位画素３は、フォトダイオードやフォトゲートなどの光電変換素子およびトランジスタ回路によって構成されている。

単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査部１４と、また複数の検知部で検知され増幅素子を有する単位信号生成部で増幅された後に単位画素３から出力される画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）をそれぞれ伝送する伝送線としての垂直信号線１８を介してカラム処理部２０と、それぞれ接続されている。

水平走査部１２や垂直走査部１４は、駆動信号操作部１６から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。

水平走査部１２は、水平方向の読出列（水平方向のアドレス）を規定する（カラム処理部２０内の個々のカラム信号処理部２２を選択する）水平アドレス設定部１２ｘと、水平アドレス設定部１２ｘにて規定された読出アドレスに従ってカラム処理部２０の各信号を水平信号線８６に導く水平駆動部１２ｙとを有する。

水平アドレス設定部１２ｘは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部２２からの画素情報を所定の順に選択し、その選択した画素情報を水平信号線８６に出力する選択手段としての機能を持つ。

垂直走査部１４は、垂直方向の読出行（垂直方向のアドレス）や水平方向の読出列（水平方向のアドレス）を規定する（撮像部１０の行を選択する）垂直アドレス設定部１４ｘと、垂直アドレス設定部１４ｘにて規定された水平行方向における読出アドレス上の単位画素３に対する行制御線１５にパルスを供給して単位画素３を駆動する垂直駆動部１４ｙとを有する。

垂直アドレス設定部１４ｘは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。

垂直シフトレジスタは、撮像部１０から画素情報を読み出すに当たって各単位画素３を行単位で選択するためのものであり、各行の垂直駆動部１４ｙとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｙとともに電子シャッタ行選択手段を構成する。

駆動信号操作部１６は、図示を割愛するが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子１ａを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子１ｂを介して固体撮像装置１の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部１２ｘへ、また垂直アドレス信号を垂直アドレス設定部１４ｘへ出力し、各アドレス設定部１２ｘ，１４ｘは、それを受けて対応する行もしくは列を選択する。

なお、駆動信号操作部１６は、撮像部１０や水平走査部１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部１０や水平走査部１２などから成る撮像デバイスと駆動信号操作部１６とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。

カラム処理部２０は、垂直列（カラム）ごとにカラム信号処理部２２を有して構成されており、１行分の画素の信号を受けて、各カラム信号処理部２２が対応列の画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）を処理して、処理済みの画素信号Ｓ１（＿１〜ｈ；１行中の画素番号）を出力する。

たとえば、カラム信号処理部２２は、図示を割愛するが、蓄積容量を具備した記憶部を有し、単位画素３から垂直信号線１８を介して読み出された画素信号（単位信号）Ｓ０に基づく所定目的用の物理情報を表わす電位信号Ｖｍを記憶するラインメモリ構造の信号保持機能を備えるようにすることができる。また同様に蓄積容量を持ち、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理を利用したノイズ除去手段の機能を備えるようにしてもよい。

ＣＤＳ処理を行なう場合、駆動信号操作部１６から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１８を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル（ノイズレベル；０レベル）と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。

なお、カラム信号処理部２２には、ＣＤＳ処理機能部などの後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。

また、詳細は後述するが、本実施形態特有の構成として、図１（Ｂ）に示すように、カラム信号処理部２２は、光量を反映した信号電荷に基づき搬送信号を周波数に関わる信号に変換する機能部として信号変換部１００を備える。なお、変調済みの搬送信号（被変調信号）に基づきデジタルカウント処理を行なうことでＡＤ変換を実現するパルスカウント方式のＡＤ変換部１２０を信号変換部１００の後段に備えることもできる。

ここで信号変換部１００としては、撮像部１０で取得される電圧モードの画素信号に基づき搬送信号を周波数に関わる被変調信号に変換する機能を備えていればよく、搬送信号の周波数ｆそのものを変調信号としての画素信号で変調する周波数変調部としての電圧／周波数変換部（Ｖ／Ｆ）１０２もしくは位相φを変調信号としての画素信号で変調する位相変調部としての電圧／位相変換部（Ｖ／Ｐ）１０６の何れかを有していればよい。

信号変換部１００の後段に設けられるＡＤ変換部１２０は、信号変換部１００による変調済みの搬送信号（被変調信号）に基づきデジタルカウント処理を行なうものであればよく、基準信号で被変調信号のパルス幅もしくは位相変動幅をカウント処理する構成、あるいは逆に被変調信号で基準信号のパルス幅もしくは基準信号との位相変動幅をカウント処理する、すなわち設定時間当たりのパルス数を被変調信号で数える構成の何れをも採用することができる。

なお、撮像部１０から出力される画素信号は、リセットレベルなどの基準レベルとリセットレベルに重畳された真の信号レベルとで表わされるので、真の信号レベルを抽出するには、リセットレベルと信号レベルとの間で差分処理することが行なわれる。この際、前述の信号変換部１００とＡＤ変換部１２０との関わりにおいては、リセットレベルと信号レベルの各パルス数の差分を取ることで実現できる。しかも、この差分処理により、電圧制御発振器の周波数オフセットや位相オフセットなどの信号変換部１００の固体ばらつきを排除できる。

カラム処理部２０の後段には、図示を割愛する水平読出用のスイッチ（選択スイッチ）を備えた水平選択スイッチ部６０が設けられている。各垂直列のカラム信号処理部２２の出力端は、カラム信号処理部２２から画素信号Ｓ２を順次読み出すための各垂直列に対応する水平選択スイッチ部６０の選択スイッチの入力端ｉにそれぞれ接続されている。

水平選択スイッチ部６０の各垂直列の制御ゲート端ｃは、水平方向の読出アドレスを制御・駆動する水平走査部１２の水平駆動部１２ｙに接続される。一方、水平選択スイッチ部６０の各垂直列の選択スイッチの出力端ｏは、行方向に画素信号を順次転送出力する水平信号線８６が共通接続されている。水平信号線８６の後端には出力部８８が設けられている。

水平信号線８６は、単位画素３のそれぞれから垂直信号線１８を介して伝送される個々の画素信号Ｓ０（詳しくはそれに基づく画素信号Ｓ２）を、垂直信号線１８の配列方向である水平方向に所定順に出力するための読出線として機能するものであり、カラム信号処理部２２から、垂直列ごとに存在する図示を割愛した選択スイッチによって選択された信号を取り出して出力部８８に渡す。

すなわち、カラム信号処理部２２により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部１２からの水平選択信号φＨ１〜φＨｈに応じた水平読出パルスφｇ１〜φｇｈにより駆動される垂直列ごとに設けられた選択スイッチにより所定のタイミングで選択され水平信号線８６に読み出される。そして、水平信号線８６の後端に設けられた出力部８８に入力される。

出力部８８は、撮像部１０から水平信号線８６を通して出力される各単位画素３の画素信号Ｓ２＿１〜ｈ（ｈ＝ｎ）を適当なゲインで増幅した後、撮像信号Ｓ３として外部回路に出力端子８８ａを介して供給する。この出力部８８は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、色関係処理などを行なうこともある。なお、カラム信号処理部２２にＡＤ変換機能部を設ける場合には、出力部８８はパラレル／シリアル変換機能を持つようにし、カラム信号処理部２２で取得されるｎビットパラレルのデジタルデータをシリアルデータに変換して出力する構成を採ることもできる。

つまり、本実施形態のカラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１８→カラム処理部２０（カラム信号処理部２２）→水平信号線８６→出力部８８の順で伝送される。その駆動は、１行分の画素出力信号は垂直信号線１８を介してパラレルにカラム処理部２０に送り、処理後の信号は水平信号線８６を介してシリアルに出力するようにする。この画素信号のカラム処理部２０までの転送動作は１行分の単位画素３に対して同時に行なわれる。

なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。

このような構成の固体撮像装置１において、水平走査部１２や垂直走査部１４およびそれらを制御する駆動信号操作部１６により、撮像部１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。

出力部８８の後段に設けられる外部回路は、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。

撮像部１０や駆動制御部７などからなる固体撮像素子（本発明に係る半導体装置や物理情報取得装置の一例）と外部回路とによって、固体撮像装置１が構成されている。駆動制御部７を撮像部１０やカラム処理部２０と別体にして、撮像部１０やカラム処理部２０で固体撮像素子（半導体装置の一例）を構成し、この固体撮像素子と別体の駆動制御部７とで、撮像装置（本発明に係る物理情報取得装置の一例）として構成してもよい。

図示を割愛するが、外部回路はたとえば、出力部８８から出力されたアナログの撮像信号Ｓ３をデジタルの撮像データＤ３に変換するＡ／Ｄ（Analog to Digital ）変換部と、Ａ／Ｄ変換部によりデジタル化された撮像データに基づいてデジタル信号処理を施すデジタル信号処理部（ＤＳＰ；Digital Signal Processor）とを備える。カラム信号処理部２２がＡＤ変換機能を備える場合、外部回路は、Ａ／Ｄ変換部を備える必要はない。

デジタル信号処理部は、たとえば、Ａ／Ｄ変換部から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データを生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。

また外部回路は、デジタル信号処理部にてデジタル処理された画像データをアナログの画像信号に変換するＤ／Ａ（Digital to Analog ）変換部を備える。Ｄ／Ａ変換部から出力された画像信号は、図示を割愛する液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になっている。

なおここでは、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子（撮像チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路を構成して、実質的に、固体撮像装置１と物理情報取得装置とが同一のものとして構成してもよい。

また図では、水平選択スイッチ部６０や駆動制御部７を撮像部１０とともに備えて固体撮像装置１を構成し、実質的に、固体撮像装置１が物理情報取得装置としても機能するように構成しているが、物理情報取得装置は、必ずしもこのような構成に限定されない。水平選択スイッチ部６０や駆動制御部７の全体もしくは一機能部分が撮像部１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部６０および駆動制御部７を、撮像部１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）、たとえば外部回路が設けられる回路基板に形成してもよい。

＜信号変換部およびＡＤ変換部の詳細＞
図２は、カラム信号処理部２２に設けられる信号変換部１００およびＡＤ変換部１２０を説明する図である。ここで信号変換部１００としては、搬送信号を画素信号に基づいて周波数に関わる被変調信号に変換する機能を備えていればよく、搬送信号の周波数ｆそのものもしくは位相φの何れかを変調信号としての画素信号で変調するものであればよい。

たとえば、図２（Ａ）や図２（Ｂ）に示すように、搬送信号のパラメータの中で周波数ｆを画素信号で変調する、すなわち画素信号の振幅を搬送信号の周波数に対応させ振幅が一定で周波数を変調信号としての画素信号の振幅によって変化させる周波数変調（ＦＭ；Frequency Modulation）方式、すなわち電圧／周波数変換（Ｖ／Ｆ変換）方式を用いた周波数変調部にすることができる。

たとえば、電圧／周波数変換部１０２は、画素信号の信号振幅を搬送信号の周波数偏差になるよう、たとえば大きい信号レベルを高い／低い周波数に、小さい信号レベルを低い／高い周波数に偏移（シフト）させて変調する。

原理的には、発振周波数を電圧で制御できる発振器すなわち電圧制御発振器（ＶＣＯ；Voltage controlled oscillator ）の制御電圧に、変調信号としての画素信号を加えることにより、被変調信号としてのＦＭ変調信号（被変調信号Ｆout1）が得られる。

人間は、目で得た情報をパルス化して脳に伝えている。図２（Ａ）や図２（Ｂ）に示すような周波数変調方式を採用すれば、光量に応じた周波数を発信し伝送する仕組みになり、人間の目の情報伝達の仕組みに近い形態となる。

あるいは、図２（Ｃ）に示すように、搬送信号のパラメータの中で位相φを画素信号で変調する、すなわち画素信号の振幅を搬送信号の位相に対応させ、振幅および周波数が一定で位相を変調信号としての画素信号の振幅によって変化させる位相変調（ＰＭ；Phase Modulation）方式、すなわち電圧／位相変換（Ｖ／Ｐ変換）方式を用いた位相変調部にすることができる。

たとえば、電圧／位相変換部１０６は、画素信号の信号振幅を搬送信号の位相偏差になるよう、たとえば大きい信号レベルを大きい／小さい位相変動に、小さい信号レベルを小さい／大きい位相変動に偏移（シフト）させて変調することで被変調信号Ｆout2を取得する。

この位相変調方式は、搬送信号の位相φに変調を掛け、振幅一定で信号の位相を被変調信号によって変化させるもので、変調信号を搬送信号の周波数そのものに割り当てるか位相に割り当てるかの違いといえ、波形的にも数式的にもＦＭ変調と類似したものとなり、特性的には周波数変調方式と同様に考えることができる。

ＦＭ方式やＰＭ方式を用いると、信号伝達時に搬送信号（被変調信号）の振幅や周波数や位相が変動しても、被変調信号に担持された画像信号に与える影響が少なく、また受信側での入力信号が弱くなった場合のＳＮ比（信号電力対雑音電力の比）の劣化量が少く、耐ノイズ性が良好である。

また、信号変換部１００の後段に設けられるＡＤ変換部１２０は、信号変換部１００による変調済みの搬送信号（被変調信号）に基づきデジタルカウント処理を行なうものであればよい。

たとえば、電圧／周波数変換部１０２の後段にＡＤ変換部１２０を設ける場合、図２（Ａ）に示すように、電圧／周波数変換部１０２から出力された被変調信号Ｆout1で、相対的に低周波数の基準信号Ｆ１のパルス幅をカウント処理するパルスカウント処理部１２２を設けることができる。この図２（Ａ）に示す構成では、基準信号Ｆ１を時間ゲート信号として機能させることができ、基準信号Ｆ１の周波数を低くすることができる利点がある。基準信号Ｆ１を、垂直列ごとに配されるＡＤ変換部１２０まで配線する場合でも、基準信号Ｆ１の周波数を低くすることで、この配線の引回しに起因した雑音や消費電力の問題を低減することができる。

あるいは、図２（Ｂ）に示すように、外部から入力される相対的に高周波数の基準信号Ｆ１で電圧／周波数変換部１０２から出力された被変調信号Ｆout1のパルス幅をカウント処理するパルスカウント処理部１２４を設けることができる。この図２（Ｂ）に示す構成では、被変調信号Ｆout1が時間ゲート信号として機能するので、被変調信号Ｆout1をさらに分周してから基準信号Ｆ１でカウント処理するようにすれば、カウンタクロックとして機能する基準信号Ｆ１の周波数を低くすることができる利点がある。基準信号Ｆ１をカウンタクロックとして、垂直列ごとに配されるＡＤ変換部１２０まで配線する場合でも、基準信号Ｆ１の周波数を低くすることで、この配線の引回しに起因した雑音や消費電力の問題を低減することができる。

また、電圧／位相変換部１０６の後段にＡＤ変換部１２０を設ける場合、図２（Ｃ）に示すように、先ず所定周波数の基準信号Ｆ２と位相変調部としての電圧／位相変換部１０６から出力された被変調信号Ｆout2に基づきデジタル処理にて位相情報を抽出する（位相弁別を行なう）位相弁別部１２６を設ける。位相弁別部１２６は、外部から入力される基準信号Ｆ２と電圧／位相変換部１０６から出力された被変調信号Ｆout2との間で位相弁別処理を行なうことで、画素信号を表わす位相変動幅信号ＰＷｏを出力する。

そして、位相弁別部１２６で検知された画素信号に対応する位相変動幅信号ＰＷｏを電圧／位相変換部１０６から出力された被変調信号Ｆout2もしくは基準信号Ｆ２でカウント処理するパルスカウント処理部１２８を設ける。

位相変動幅信号ＰＷｏが時間ゲート信号として機能するので、位相変動（位相変動幅信号ＰＷｏ）を被変調信号Ｆout2の周波数を維持して表わすことに限らず、基準信号Ｆ２の周波数を低くして、より低周波に落として表わす構成を採れば、カウンタクロックとして機能する基準信号の周波数を低くできる利点が得られる。基準信号Ｆ２をカウンタクロックとして、垂直列ごとに配されるＡＤ変換部１２０まで配線する場合でも、基準信号Ｆ２の周波数を低くすることで、この配線の引回しに起因した雑音や消費電力の問題を低減することができる。

＜固体撮像装置の動作；第１実施形態；第１例＞
図３は、図１に示した第１実施形態の固体撮像装置１のカラム信号処理部２２（特に信号変換部１００とＡＤ変換部１２０）における第１例の動作を説明するためのタイミングチャートである。比較例として、ランプ状の参照信号RAMPと画素信号電圧とを比較し、その比較に要する時間をカウンタクロックCLK0でカウントすることでＡＤ変換を行なう従来方式のタイミングを点線で示しておく。

この第１例では、図２（Ａ）に示すように、外部から入力される相対的に低周波数の基準信号Ｆ１のパルス幅を電圧／周波数変換部１０２から出力された被変調信号Ｆout1でカウント処理する、もしくは、図２（Ｃ）に示すように、位相弁別部１２６で検知された画素信号に対応する位相変動幅信号ＰＷｏを外部から入力される相対的に高周波数の基準信号Ｆ２もしくは被変調信号Ｆout2でカウント処理する場合を示している。要するに、設定時間当たりもしくは位相変動幅信号ＰＷｏ当たりのパルス数を被変調信号Ｆout1や被変調信号Ｆout2（もしくは基準信号Ｆ１）で数える場合である。

撮像部１０の各単位画素３で感知されたアナログの画素信号をデジタル信号に変換する仕組みとしては、前述のように、単位画素３からの画素信号における基準成分や信号成分の各電圧信号に対応した被変調信号Ｆout1を基準信号Ｆ１でパルスカウントする、あるいは、単位画素３からの画素信号における基準成分や信号成分の各電圧信号に対応した被変調信号Ｆout2に基づいて位相弁別した位相変動幅信号ＰＷｏを基準信号Ｆ１でパルスカウント（計数）することで、基準成分や信号成分の各大きさに対応したカウント値を得る手法を採る。

ここで、垂直信号線１８から出力される画素信号は、時間系列として、基準成分としての画素信号の雑音を含むリセット成分ΔＶの後に信号成分Ｖsig が現れるものである。１回目の処理を基準成分（リセット成分ΔＶ）についてカウント処理を行なう場合、２回目のカウント処理は基準成分（リセット成分ΔＶ）に信号成分Ｖsig を加えた信号についての処理となる。以下具体的に説明する。

１回目の読出し（Ｐ相検出ともいう）のため、先ず駆動信号操作部１６は、パルスカウント処理部１２２もしくはパルスカウント処理部１２８のカウント値を初期値“０”にリセットさせるとともに、パルスカウント処理部１２２もしくはパルスカウント処理部１２８をダウンカウントモードに設定する。そして、任意の行Ｈｘの単位画素３から垂直信号線１８（Ｈ１，Ｈ２，…）への１回目の読出しが安定した後、駆動信号操作部１６は、電圧／周波数変換部１０２や電圧／位相変換部１０６および位相弁別部１２６に処理起動を指示する。必要なときにのみこれらを作動させることで周辺部への影響を排除するためである。なお、常時電圧／周波数変換部１０２や電圧／位相変換部１０６や位相弁別部１２６を起動しておいてもよい。

これを受けて、電圧／周波数変換部１０２は、撮像部１０から供給される任意の垂直信号線１８（Ｖｘ）の画素信号電圧に応じた周波数を被変調信号Ｆout1として出力する（ｔ３２）。また電圧／位相変換部１０６は、撮像部１０から供給される任意の垂直信号線１８（Ｖｘ）の画素信号電圧に応じた位相変動を持つ所定周波数の被変調信号Ｆout2として出力する（ｔ３２）。位相弁別部１２６は、この被変調信号Ｆout2に基づき位相弁別を行なって、前記の垂直信号線１８（Ｖｘ）の画素信号電圧に応じた位相変動を示す位相変動幅信号ＰＷｏを出力する（ｔ３２）。

次に、行ごとに配置されたパルスカウント処理部１２２もしくはパルスカウント処理部１２８において、１回目に撮像部１０から読み出された画素信号に応じたパルス数を計測するために、被変調信号Ｆout1や位相変動幅信号ＰＷｏの出力が安定した時点で、駆動信号操作部１６は、基準信号Ｆ１や基準信号Ｆ２をパルスカウント処理部１２２やパルスカウント処理部１２８に供給し、１回目のカウント動作として、初期値“０”からダウンカウントを開始させる（ｔ３４）。

この際には、パルスカウント処理部１２２やパルスカウント処理部１２８は、被変調信号Ｆout1や基準信号Ｆ２（もしくは被変調信号Ｆout2）で、基準信号Ｆ１や位相変動幅信号ＰＷｏの１クロック幅（アクティブ期間；本例ではＨレベルのみでよい）を負の方向にカウント処理する。

パルスカウント処理部１２２もしくはパルスカウント処理部１２８は、１クロック幅をカウントし終えるとカウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する（ｔ３６）。つまり、１回目の読出時には、被変調信号Ｆout1や位相変動幅信号ＰＷｏの１クロックを、基準信号Ｆ１や基準信号Ｆ２でカウント（計数）することで、リセット成分Ｖrst の大きさに対応したカウント値を得る。

この１回目の読出し時は、画素信号電圧ＶｘにおけるリセットレベルＶrst についてカウント処理を行なっているので、単位画素３のリセット成分ΔＶを読み出していることになる。

このリセット成分ΔＶ内には、単位画素３ごとにばらつく雑音がオフセットとして含まれている。しかし、このリセット成分ΔＶのばらつきは一般に小さく、またリセットレベルＶrst は概ね全画素共通であるので、任意の垂直信号線１８の画素信号電圧Ｖｘにおけるリセット成分ΔＶの出力値はおおよそ既知である。よって、リセット成分ΔＶについてのビット分解能は信号成分Ｖsig についてのビット分解能よりも低く抑えることができ、たとえば信号成分Ｖsig が１１ビット（＋１０２３まで）に対して、７ビット（−１２７まで）程度にすることができる。

このためには、図示した信号形態の場合、リセット成分ΔＶの方が信号成分Ｖsig よりも大きい信号形態であるので、電圧／周波数変換部１０２は、画素信号の信号振幅を大きい信号レベル（リセット成分ΔＶ）を低い周波数に、小さい信号レベル（信号成分Ｖsig ）を高い周波数に偏移（シフト）させて変調するのがよい。なお、基準信号Ｆ１の計測幅（カウント期間）を短くしてＡＤ変換期間を短縮するには、被変調波Ｆout1の周波数を、第２例の場合よりも相対的に高くするのがよい。

また本実施形態では、画素信号電圧Ｖｘを被変調信号Ｆout1や位相変動幅信号ＰＷｏに直接に変換してからカウント処理するので、非特許文献１などのような参照電圧を利用して画素信号電圧に応じたパルス幅信号を生成してそのパルス幅を所定のカウンタクロックでカウントする仕組みとは異なり、被変調信号Ｆout1や位相変動幅信号ＰＷｏが安定した時点すなわち任意の行Ｈｘの単位画素３から垂直信号線１８（Ｈ１，Ｈ２，…）への１回目の読出しが安定した時点と略同時期に、直ちにカウント処理を開始することができる。

たとえば、被変調信号Ｆout1そのものや被変調信号Ｆout2と同周波数の位相変動幅信号ＰＷｏを高周波数の基準信号Ｆ１や被変調信号Ｆout2でカウントすれば、垂直信号線１８（Ｈ１，Ｈ２，…）への１回目の読出しが安定した時点と略同時期にカウント結果が得られる。

また、被変調信号Ｆout1を分周してから基準信号Ｆ１でカウント処理する、あるいは被変調信号Ｆout2の周波数をより低周波に落として位相変動幅信号ＰＷｏを生成して基準信号Ｆ１や被変調信号Ｆout2でカウント処理する場合でも、カウント対象のパルス幅を、非特許文献１などにおける、任意の行Ｖｘの単位画素３から垂直信号線１８（Ｈ１，Ｈ２，…）への１回目の読出しが安定した時点からリセット成分ΔＶと参照電圧とが一致するまでの幅よりも狭く設定することで、１回目の読出しが安定した時点からカウント終了までの期間（ｔ３２〜ｔ３６）を短くすることが可能である。

ただし、基準信号Ｆ１や被変調信号Ｆout2（あるいは基準信号Ｆ１）の周波数すなわちカウント処理のクロック周波数は、被変調信号Ｆout1や被変調信号Ｆout2の１クロック分（あるいは一方のアクティブ期間；本例ではＨレベル期間）を所定ビット幅で計数可能とする周波数で決まるので、被変調信号Ｆout1や被変調信号Ｆout2の周波数を高くするほど高速ロックが必要となる。ただし、前述のように分周してからカウント処理する構成を採ることで、その周波数を低く抑えることもできる。

何れにしても、従来と同等のビット分解能を確保することはでき、たとえば、１回目のリセット成分ΔＶの読出し時には、リセット成分ΔＶについてのカウント処理の最長期間を、７ビット分のカウント期間（１２８クロック）にして、リセット成分ΔＶの比較を行なうことができる。そのようにビット分解能を確保しても、１回目の読出しが安定した時点からカウント終了までの期間（ｔ３２〜ｔ３６）を短くすることが可能である。

続いての２回目の読出し（Ｄ相検出ともいう）時には、リセット成分ΔＶに加えて、単位画素３ごとの入射光量に応じた信号成分Ｖsig を読み出し、１回目の読出しと同様の動作を行なう。すなわち、先ず駆動信号操作部１６は、パルスカウント処理部１２２もしくはパルスカウント処理部１２８をアップカウントモードに設定する。そして、任意の行Ｈｘの単位画素３から垂直信号線１８（Ｈ１，Ｈ２，…）への２回目の読出しが安定した後、駆動信号操作部１６は、電圧／周波数変換部１０２や電圧／位相変換部１０６および位相弁別部１２６に処理起動を指示する。必要なときにのみこれらを作動させることで周辺部への影響を排除するためである。なお、常時電圧／周波数変換部１０２や電圧／位相変換部１０６や位相弁別部１２６を起動しておいてもよい。

これを受けて、電圧／周波数変換部１０２は、撮像部１０から供給される任意の垂直信号線１８（Ｖｘ）の画素信号電圧に応じた周波数を被変調信号Ｆout1として出力する（ｔ４２）。また電圧／位相変換部１０６は、撮像部１０から供給される任意の垂直信号線１８（Ｖｘ）の画素信号電圧に応じた位相変動を持つ所定周波数の被変調信号Ｆout2として出力する（ｔ４２）。位相弁別部１２６は、この被変調信号Ｆout2に基づき位相弁別を行なって、前記の垂直信号線１８（Ｖｘ）の画素信号電圧に応じた位相変動を示す位相変動幅信号ＰＷｏを出力する（ｔ４２）。なお、図では、従来例のｔ２０とほぼ同じ時点にｔ４２を設定しているが、実際には、１回目の処理を従来例よりも早くできるので、１回目の処理完了ｔ３６から２回目の処理開始ｔ４２までの間隔を、従来例の１回目の処理完了ｔ１２から２回目の処理開始ｔ２０までの間隔よりも短くすることができる。

次に、行ごとに配置されたパルスカウント処理部１２２もしくはパルスカウント処理部１２８において、２回目に撮像部１０から読み出された画素信号に応じたパルス数を計測するために、被変調信号Ｆout1や位相変動幅信号ＰＷｏの出力が安定した時点で、駆動信号操作部１６は、基準信号Ｆ１や基準信号Ｆ２をパルスカウント処理部１２２やパルスカウント処理部１２８に供給し、２回目のカウント動作として、１回目の読出し時に取得された単位画素３のリセット成分ΔＶに対応するカウント値から、１回目とは逆にアップカウントを開始する。すなわち、正の方向にカウント処理を開始させる（ｔ４４）。

この際には、パルスカウント処理部１２２やパルスカウント処理部１２８は、被変調信号Ｆout1や基準信号Ｆ２（もしくは被変調信号Ｆout2）で、基準信号Ｆ１や位相変動幅信号ＰＷｏの１クロック幅（アクティブ期間；本例ではＨレベルのみでよい）を正の方向にカウント処理する。

パルスカウント処理部１２２もしくはパルスカウント処理部１２８は、１クロック幅をカウントし終えるとカウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する（ｔ４６）。つまり、２回目の読出時には、被変調信号Ｆout1や位相変動幅信号ＰＷｏの１クロックを、基準信号Ｆ１や基準信号Ｆ２でカウント（計数）することで、信号成分Ｖsig の大きさに対応したカウント値を得る。

この２回目の読出し時は、画素信号電圧Ｖｘにおける信号成分Ｖsig に関してカウント処理を行なっているので、単位画素３の信号成分Ｖsig を読み出していることになる。

ここで、本実施形態においては、パルスカウント処理部１２２もしくはパルスカウント処理部１２８におけるカウント動作を、１回目の読出し時にはダウンカウント、２回目の読出し時にはアップカウントとしているので、パルスカウント処理部１２２もしくはパルスカウント処理部１２８内で自動的に、式（１）で示す減算が行なわれ、この減算結果に応じたカウント値がパルスカウント処理部１２２もしくはパルスカウント処理部１２８に保持される。

ここで、式（１）は、式（２）のように変形でき、結果としては、パルスカウント処理部１２２もしくはパルスカウント処理部１２８に保持されるカウント値は真の信号成分Ｖsig に応じたものとなる。

つまり、上述のようにして、１回目の読出し時におけるダウンカウントと２回目の読出し時におけるアップカウントといった、２回の読出しとカウント処理によるパルスカウント処理部１２２もしくはパルスカウント処理部１２８内での減算処理によって、単位画素３ごとのばらつきを含んだリセット成分ΔＶとカラム信号処理部２２ごとのオフセット成分とを除去することができ、単位画素３ごとの入射光量に応じた信号成分Ｖsig のみを簡易な構成で取り出すことができる。

カラム信号処理部２２内の構成要素の固体ばらつき、すなわち信号変換部１００の電圧／周波数変換部１０２や電圧／位相変換部１０６あるいは位相弁別部１２６に固体ばらつき（周波数オフセットや位相オフセット）があっても、その固体ばらつきを除去することができる。また、この際、画素信号におけるリセット雑音も除去できる利点がある。

よって、本実施形態のカラム信号処理部２２（信号変換部１００とＡＤ変換部１２０）は、アナログの画素信号をデジタルの画素データに変換するデジタル変換部としてだけでなく、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部としても動作することとなる。

また、式（２）で得られるカウント値が示す画素データは正の信号電圧を示すので、補数演算などが不要となり、既存のシステムとの親和性が高い。

ここで、２回目の読出し時にも、画素信号電圧Ｖｘを被変調信号Ｆout1や位相変動幅信号ＰＷｏに直接に変換してからカウント処理するので、リセットレベルＶrst についてカウント処理と同様に、被変調信号Ｆout1や位相変動幅信号ＰＷｏが安定した時点すなわち任意の行Ｈｘの単位画素３から垂直信号線１８（Ｈ１，Ｈ２，…）への２回目の読出しが安定した時点と略同時期に、直ちにカウント処理を開始することができる。

たとえば、被変調信号Ｆout1そのものや被変調信号Ｆout2と同周波数の位相変動幅信号ＰＷｏを高周波数の基準信号Ｆ１や被変調信号Ｆout2でカウントすれば、垂直信号線１８（Ｈ１，Ｈ２，…）への２回目の読出しが安定した時点と略同時期にカウント結果が得られる。

また、被変調信号Ｆout1を分周してから基準信号Ｆ１でカウント処理する、あるいは被変調信号Ｆout2の周波数をより低周波に落として位相変動幅信号ＰＷｏを生成して基準信号Ｆ１や被変調信号Ｆout2でカウント処理する場合でも、カウント対象のパルス幅を、非特許文献１などにおける、任意の行Ｈｘの単位画素３から垂直信号線１８（Ｈ１，Ｈ２，…）への２回目の読出しが安定した時点からリセット成分ΔＶと参照電圧とが一致するまでの幅よりも狭く設定することで、２回目の読出しが安定した時点からカウント終了までの期間（ｔ４２〜ｔ４６）を短くすることが可能である。

非特許文献１などのような参照電圧を利用して画素信号電圧に応じたパルス幅信号を生成してそのパルス幅を所定のカウンタクロックでカウントする仕組みでは、２回目の読出し時には入射光量に応じた信号成分Ｖsig を読み出すので、光量の大小を広い範囲で判定するために、アップカウント期間（ｔ２０〜ｔ２４；比較期間）を広く取り、参照電圧を大きく変化させる必要があるため、カウント処理に長時間を要するのと大きく異なる。

つまり、本実施形態の仕組みによれば、リセット成分ΔＶ（基準成分）についてのカウント処理および信号成分Ｖsig についてのカウント処理の何れも、撮像部１０から読み出された画素信号電圧が安定したとほぼ同時にカウント処理を完了させることができ、２回に亘るトータルのＡＤ変換期間を大幅に短縮することが可能となる。

また、１回目と２回目との処理に使う基準信号Ｆ１や基準信号Ｆ２を同じにすることが容易にできるので、１回目と２回目とのＡＤ変換の精度を容易に等しくできる。これにより、アップダウンカウンタによる式（１）で示した減算結果が正しく得られる。非特許文献１などに記載の仕組みでは、１回目と２回目とのＡＤ変換の精度を容易に等しくするには、参照信号の傾きを一定に維持する必要があり、不安定要因を考慮する必要があるのと大きく異なる。

２回目のカウント処理が完了した後の所定のタイミングで、駆動信号操作部１６は水平走査部１２に対して画素データの読出しを指示する。これを受けて、水平走査部１２は、水平選択スイッチ部６０に供給する水平選択信号ＣＨ（ｉ）すなわち水平読出パルスφｇ１〜φｇｈを順次シフトさせる。なお、図では、従来例のｔ２８とほぼ同じ時点に読出しを開始するように示しているが、実際には、２回目の処理を従来例よりも早くできるので、２回目の処理完了ｔ４６から読出開始までの間隔を、従来例の２回目の処理完了ｔ２２から読出開始ｔ２８までの間隔よりも短くすることができる。

こうすることで、パルスカウント処理部１２２もしくはパルスカウント処理部１２８に記憶・保持した式（２）で示されるカウント値、すなわちｎビットのデジタルデータで表された画素データが、ｎ本の水平信号線８６を介して、順次、カラム信号処理部２２外や撮像部１０を有するチップ外へ出力端子８８ａから出力され、その後、順次行ごとに同様の動作が繰り返されることで、２次元画像を表す映像データが得られる。

以上説明したように、第１実施形態の固体撮像装置によれば、アップダウンカウンタを用いつつ、その処理モードを切り替えて２回に亘ってカウント処理を行なうようにした。また、行列状に単位画素３が配列された構成において、カラム信号処理部２２を垂直列ごとに設けた列並列カラムＡＤ回路で構成した。

このため、基準成分（リセット成分）と信号成分との減算処理が２回目のカウント結果として垂直列ごとに直接に取得することができ、基準成分と信号成分のそれぞれのカウント結果を保持するメモリ装置をカウント処理部が備えるラッチ機能で実現でき、ＡＤ変換されたデータを保持する専用のメモリ装置をカウンタとは別に用意する必要がない。

加えて、基準成分と信号成分との差を取るための特別な減算器が不要になる。よって、従来構成よりも、回路規模や回路面積を少なくすることができ、加えて、雑音の増加や電流あるいは消費電力の増大を解消することができる。

また、信号変換部１００で電圧モードの画素信号を周波数に関わるＦＭ変調信号（被変調信号Ｆout1）やＰＭ変調信号（被変調信号Ｆout2）に変換してからカウント処理を行なうことでＡＤ変換を行なうようにカラムＡＤ回路（ＡＤ変換部）を構成したので、ランプ信号線が長くなることによる線抵抗や配線容量や接続されているゲート総容量さらには基板バイス効果などの問題がＦＭ変調信号（被変調信号Ｆout1）やＰＭ変調信号（被変調信号Ｆout2）には無関係となるので、基板バイアス効果や配線長などの影響がＡＤ変換結果に表れることがない。

また、ビット数によらずカウント処理部を動作させるカウンタクロック１本とカウントモードを切り替える制御線とでカウント処理を制御でき、従来構成で必要としていたカウント処理部のカウント値をメモリ装置まで導く信号線が不要になり、雑音の増加や消費電力の増大を解消することができる。しかも、撮像部１０から読み出された画素信号電圧Ｖｘが安定したとほぼ同時にカウント結果を取得できＡＤ変換処理を完了させることができる。

つまり、ＡＤ変換装置を同一チップ上に搭載した固体撮像装置１において、電圧比較部２５２とパルスカウント処理部１２２もしくはパルスカウント処理部１２８とを対にしてＡＤ変換部としてのカラムＡＤ回路を構成するとともに、パルスカウント処理部１２２もしくはパルスカウント処理部１２８の動作としてダウンカウントとアップカウントとを組み合わせて使用しつつ、処理対象信号の基本成分（本実施形態ではリセット成分）と信号成分との差をデジタルデータにすることで、回路規模や回路面積や消費電力、あるいは他の機能部と間のインタフェース用配線の数や、この配線によるノイズや消費電流などの問題を解消することができ、しかも、ＡＤ変換処理を飛躍的に短縮することができる。

＜固体撮像装置の動作；第１実施形態；第２例＞
図４は、図１に示した第１実施形態の固体撮像装置１のカラム信号処理部２２（特に信号変換部１００とＡＤ変換部１２０）における第２例の動作を説明するためのタイミングチャートである。この第２例では、図２（Ｂ）に示すように、被変調信号Ｆout1を時間ゲート信号として、外部から供給される高周波数のカウンタクロックとしての基準信号Ｆ１で数える場合である。

すなわち、行ごとに配置されたパルスカウント処理部１２２もしくはパルスカウント処理部１２８において、撮像部１０から読み出された画素信号に応じたパルス数を計測するために、被変調信号Ｆout1や位相変動幅信号ＰＷｏの出力が安定した時点で、駆動信号操作部１６は、基準信号Ｆ１をパルスカウント処理部１２２に供給してカウント処理を開始させる。

この際、１回目のリセット成分ΔＶについてのカウント動作時には、初期値“０”からダウンカウントを開始させ（ｔ３４）、２回目の信号成分Ｖsig についてのカウント動作時には、１回目の終了後に保持しておいた単位画素３のリセット成分ΔＶに対応するカウント値から、１回目とは逆にアップカウントを開始させる、すなわち、正の方向にカウント処理を開始させる（ｔ４４）。

この際、パルスカウント処理部１２２は、電圧／周波数変換部１０２から出力された被変調信号Ｆout1を時間ゲート信号として用いて、その１つのパルス幅を、外部から供給される基準信号Ｆ１をカウンタクロックとして用いてカウント処理を行なう。基準信号Ｆ１の周波数を低く抑えるには、被変調波Ｆout1の周波数を、第１例の場合よりも相対的に低く抑えるのがよい。なお、被変調波Ｆout1の周波数が第１例と同程度に高い場合には、被変調波Ｆout1を分周して分周パルスの１パルス幅をカウントするなど、被変調波Ｆout1の複数個分の期間をカウント処理することで、基準信号Ｆ１の周波数を低く抑えるようにしてもよい。

以下、第１例と同様に、パルスカウント処理部１２２もしくはパルスカウント処理部１２８は、１クロック幅をカウントし終えるとカウント動作を停止し、その時点のカウント値を画素データとしてラッチ（保持・記憶）することでＡＤ変換を完了する（ｔ３６／ｔ４６）。

以上説明したように、カウント処理の態様が、第１例と第２例とでは異なる。すなわち、第１例では、外部から供給される基準信号Ｆ１もしくは基準信号Ｆ２に対応する位相変動幅信号ＰＷｏを被カウント対象として、信号変換部１００の出力信号（そのものである被変調信号Ｆout1，Ｆout2やＦout2に対応する基準信号Ｆ２）で数える。これに対して、第２例では、信号変換部１００の出力信号（そのものである被変調信号Ｆout1）を被カウント対象として、外部から供給される基準信号Ｆ１で数える。しかしながら、その他の点は、第１例と相違がない。

したがって、この第２例においても、第１例と同様に、撮像部１０から読み出された画素信号電圧Ｖｘが安定したとほぼ同時にカウント結果を取得できＡＤ変換処理を完了させることができ、ＡＤ変換処理を飛躍的に短縮することができる。

また、被変調信号Ｆout1を分周して時間ゲート信号としてから基準信号Ｆ１でカウント処理する場合でも、カウント対象の時間ゲート信号のパルス幅を狭く設定することで、画素信号の読出しが安定した時点からカウント終了までの期間（ｔ３２〜ｔ３６，ｔ４２〜ｔ４６）を短くすることが可能で、２回に亘るトータルのＡＤ変換期間を短縮することが可能となる。

＜撮像装置の概略構成；第２実施形態＞
図５は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第２実施形態の概略構成図である。ここでは、特に、カラム処理部２０に着目して、その主要な周辺部とともに示している。この第２実施形態の固体撮像装置１は、第１実施形態の固体撮像装置１に対して、カラム信号処理部２２（特にＡＤ変換部１２０の後段回路）の構成を変形している。

すなわち、第２実施形態のカラム信号処理部２２は、その（具体的には図２に示したパルスカウント処理部１２２もしくはパルスカウント処理部１２８；纏めてカウント処理部１２１ともいう）の後段に、ＡＤ変換部１２０に保持したカウント結果を保持するｎビットのメモリ装置としてのデータ記憶部１３０と、カウント処理部１２１とデータ記憶部１３０との間に配されたスイッチ部１３２とを備えている。水平選択スイッチ部６０は、データ記憶部１３０と水平信号線８６との間に配されるようになっている。

スイッチ部１３２内の個々のスイッチには、他の垂直列のスイッチと共通に、駆動信号操作部１６から、所定のタイミングで、制御パルスとしてのメモリ転送指示パルスＣＮ８が供給される。スイッチ部１３２は、メモリ転送指示パルスＣＮ８が供給されると、対応するカウント処理部１２１のカウント値をデータ記憶部１３０に転送する。データ記憶部１３０は、転送されたカウント値を保持・記憶する。

なお、カウント処理部１２１のカウント値を所定のタイミングでデータ記憶部１３０に保持させる仕組みは、両者間にスイッチ部１３２を配する構成に限らず、たとえば、カウント処理部１２１とデータ記憶部１３０とを直接に接続しつつ、カウント処理部１２１の出力イネーブルをメモリ転送指示パルスＣＮ８で制御することで実現することもできるし、データ記憶部１３０のデータ取込タイミングを決めるラッチクロックとしてメモリ転送指示パルスＣＮ８を用いることでも実現できる。

データ記憶部１３０の後段の水平選択スイッチ部６０には、水平走査部１２（水平駆動部１２ｙ）から制御線１２ｃを介して水平選択信号ＣＨ（ｉ）すなわち水平読出パルスφｇ１〜φｇｈが入力される。水平選択スイッチ部６０は、制御線１２ｃを介しての制御パルスによる指示があるまでは、カウント処理部１２１から取り込んだカウント値をデータ記憶部１３０に保持させておく。

水平走査部１２と水平選択スイッチ部６０とは、カラム信号処理部２２の各信号変換部１００とカウント処理部１２１とが、それぞれが担当する処理を行なうのと並行して、各データ記憶部１３０が保持していたカウント値を読み出す読出走査部の機能を持つ。

このような第２実施形態の構成によれば、カウント処理部１２１が保持したカウント結果をデータ記憶部１３０に転送することができるため、カウント処理部１２１のカウント動作すなわちＡＤ変換処理と、カウント結果の水平信号線８６への読出動作とを独立して制御可能であり、ＡＤ変換処理と外部への信号の読出動作とを並行して行なうパイプライン動作が実現できる。

＜固体撮像装置の動作；第２実施形態＞
図６は、図５に示した第２実施形態の固体撮像装置１のカラム信号処理部２２（特に信号変換部１００とＡＤ変換部１２０）における動作を説明するためのタイミングチャートである。ここでは、第１実施形態の第１例に対する変形例で示すが、第２例に対しても同様に変形適用が可能である。カラム信号処理部２２におけるＡＤ変換処理は、第１実施形態と同様である。ここではその詳細な説明を割愛する。

第２実施形態においては、第１実施形態の構成に、データ記憶部１３０を追加したものであり、ＡＤ変換処理を始めとする基本的な動作は第１実施形態と同様であるが、パルスカウント処理部１２２もしくはパルスカウント処理部１２８の動作前（ｔ３２）に、駆動信号操作部１６からのメモリ転送指示パルスＣＮ８に基づき、前行Ｈｘ−１のカウント結果をデータ記憶部１３０に転送する。

第１実施形態では、２回目の読出処理、すなわちＡＤ変換処理が完了した後でなければ画素データをカラム信号処理部２２の外部に出力することができないので、読出処理には制限があるのに対して、第２実施形態の構成では、１回目の読出処理（ＡＤ変換処理）に先立って前回の減算処理結果を示すカウント値をデータ記憶部１３０に転送しているので、読出処理には制限がない。

こうすることで、データ記憶部１３０から水平信号線８６および出力部８８を経た外部への信号出力動作と、現行Ｈｘの読出しおよび信号変換部１００による変調処理並びにパルスカウント処理部１２２もしくはパルスカウント処理部１２８のカウント動作とを並行して行なうことができ、カラム読出＆ＡＤ期間そのものを１Ｈ期間にすることができるようになり、より効率のよい信号出力が可能となる。

ＡＤ変換部１２０の後段にパイプライン動作用の構成要素として、データ記憶部１３０とスイッチ部１３２とを設けている点で第１実施形態とは異なるが、その他の点は、第１実施形態と相違がない。したがって、この第２実施形態においても、第１実施形態と同様に、撮像部１０から読み出された画素信号電圧Ｖｘが安定したとほぼ同時にカウント結果を取得できＡＤ変換処理を完了させることができ、ＡＤ変換処理を飛躍的に短縮することができる。

たとえば、第１実施形態の構成では、１Ｈ期間（例；６３．３μＳ）において、撮像部１０からの画素信号の読出しとＡＤ変換処理に要するカラム読出＆ＡＤ期間が８．５μＳ程度で水平転送期間が５４．８μＳであるのに対して、第２実施形態の構成を採ることで、カラム読出＆ＡＤ期間８．５μＳそのものを１Ｈ期間（８．５μＳ）にすることができる。

＜撮像装置の概略構成；第３実施形態；第１例＞
図７および図８は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第３実施形態の第１例を説明する図である。ここでは、第１実施形態に対する変形例で示しているが、第２実施形態に対しても同様に変形適用が可能である。

この第３実施形態の固体撮像装置１は、信号変換部１００を撮像部１０に組み込む点に特徴を有する。特に第１例においては、信号変換部１００を単位画素３ごとに設け、その出力を、垂直列ごとに、カラム信号処理部２２のＡＤ変換部１２０に渡す点に特徴を有する。すなわち、それぞれ１つの電荷生成部３２、画素信号生成部３３、および信号変換部１００に対し、１つのＡＤ変換部１２０を割り当てるようにしている点に特徴を有する。

カラム処理部２０内のカラム信号処理部２２には、図７（Ｂ）に示すように、信号変換部１００から出力された周波数情報（被変調信号Ｆout1）もしくは位相情報（被変調信号Ｆout2）（纏めて変調信号Ｆ０とも記す）に基づいてパルスカウント処理を行なうＡＤ変換部１２０を有するようにする。これに対応して、全体概要を示した図７（Ａ）では、カラム信号処理部２２をカラムＡＤと記している。

また、撮像部１０内の単位画素３は、図８（Ａ）に示すように、信号電荷を検出する電荷生成部３２と、電荷生成部３２で生成された信号電荷に基づき電圧モードの画素信号を生成する画素内アンプとしての画素信号生成部３３とを、単位画素３ごとに備えている。

電荷生成部３２と画素信号生成部３３の構成は、通常のＣＭＯＳイメージセンサと同様であり、本実施形態では、ＣＭＯＳセンサとして汎用的な４ＴＲ構成のものを使用することができるし、４ＴＲ構成のものに限らず、たとえば、特許第２７０８４５５号公報に記載のように、３つのトランジスタからなる３ＴＲ構成のものを使用することもできる。もちろん、これらの画素構成は一例であり、通常のＣＭＯＳイメージセンサのアレイ構成であれば、何れのものでも使用できる。

画素内アンプ（画素信号生成部３３）としては、電荷生成部３２で生成された信号電荷を電圧モードの画素信号に変換可能な電荷／電圧変換（Ｑ／Ｖ）方式のものであればよく、たとえばフローティングディフュージョンアンプ構成のものが用いられる。一例としては、図８（Ｂ）に示すように、電荷生成部３２に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２を有する構成を使用することができる。

横方向配線は同一行の画素について共通となっており、垂直走査部１４の垂直駆動部１４ｙによって同一行の全単位画素３が同時に駆動制御される。たとえば、垂直駆動部１４ｙ内には、転送駆動バッファ２５２、リセット駆動バッファ２５４、および選択駆動バッファ２５６が収容されている。

単位画素３についての配線としては、転送ゲート配線（読出選択線ＴＲＧ）５５、リセット配線（ＲＳＴ）５６、および行アドレス選択用の垂直選択線（ＳＥＬ）５７の３本が横方向に敷設され、垂直信号線１８とドレイン線（Ｖｄｄ供給配線）が縦方向に敷設され、またフローティングディフュージョン３８と増幅用トランジスタ４２のゲートとをつなぐなどの内部配線（画素内の配線）が敷設され、さらにここでは図示していないが、画素境界部分と黒レベル検出画素のための遮光膜に使う２次元配線が存在する。

増幅用トランジスタ４２の出力側は、読出電流供給線１９を介して読出電流源部２７と接続されるようにすることで、信号読出し時には、読出電流源部２７内の負荷ＭＯＳトランジスタと選択行の増幅用トランジスタ４２との間でソースフォロアを組み、各増幅用トランジスタ４２に接続された負荷ＭＯＳトランジスタによって予め決められた定電流を増幅用トランジスタに流し続けるようにする（図７（Ａ）参照）。なお、電流消費量が増える難点があるが、読出電流供給線１９を割愛し、ソースフォロア出力の増幅用トランジスタ４２に、常時電流を供給するようにしてもよい。

また、この第３実施形態の特徴部分として、画素信号生成部３３の後段に、電圧モードの画素信号に基づいてＦＭ変調やＰＭ変調を行なう信号変換部１００を備えている。電荷生成部３２で生成された信号電荷に基づいて画素信号生成部３３にて電圧モードの画素信号に変換してから、信号変換部１００にて、搬送信号を周波数に関わる信号に変換するようにしているので、汎用的なＶＣＯを利用したＦＭ変調回路やＰＭ変調回路を利用することができる利点がある。

信号変換部１００の出力は、画素信号の信号読出線の機能を持つ垂直信号線１８に、同一垂直列の信号変換部１００と共通に接続され、単位画素３で取得した信号電荷に応じた変調信号Ｆ０（Ｆout1またはＦout2）がカラム信号処理部２２内のＡＤ変換部１２０に供給されるようになっている（図７（Ａ）参照）。

なお、信号変換部１００のトランジスタ出力を読出電流源部２７と接続されるソースフォロア構成とすることで、信号読出し時には読出電流源部２７内の負荷ＭＯＳトランジスタと選択行のトランジスタとの間でソースフォロアを組み、各トランジスタに接続された負荷ＭＯＳトランジスタによって予め決められた定電流をトランジスタに流し続けるようにすることもできる。

＜撮像装置の概略構成；第３実施形態；第２例＞
図９は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第３実施形態の第２例を説明する図である。ここでは、第３実施形態の第１例に対する変形例で示している。

この第３実施形態の第２例の固体撮像装置１は、信号変換部１００を撮像部１０に組み込むとともに、複数の垂直列の電荷生成部３２および画素信号生成部３３に対して１つのＡＤ変換部１２０を割り当てることで、全体の信号変調用の回路規模を小さくすることができるようにしている点に特徴を有する。

この場合、複数の電荷生成部３２および画素信号生成部３３に対して１つのＡＤ変換部１２０を割り当てるべく、単位画素３の出力側と垂直信号線１８との間には、セレクタスイッチ５８が設けられ、セレクタスイッチ５８で選択された変調信号Ｆ０（Ｆout1もしくＦout2）をその単一の出力端５９から垂直信号線１８を介してＡＤ変換部１２０に供給するようにする。セレクタスイッチ５８には、複数の単位画素３に対して１つの信号変換部１００を割り当てる選択切替部として機能するものであり、切替制御信号として読出行を指示する制御信号が入力される。

これに対応して、図示を割愛するが、カラム処理部２０内には、割当分を勘案した数のＡＤ変換部１２０を設ける。ＡＤ変換部１２０の数が最大となる構成として、それぞれ２つの電荷生成部３２および画素信号生成部３３に対して１つのＡＤ変換部１２０を割り当てる構成を採ることもできるし、ＡＤ変換部１２０の数が最小となる構成として、全垂直列の電荷生成部３２および画素信号生成部３３に対して１つのＡＤ変換部１２０を割り当てる構成を採ることもできる。

また、複数の電荷生成部３２および画素信号生成部３３に対して１つのＡＤ変換部１２０を割り当てる構成を採ればよい。たとえば、図９（Ａ）に示すように、それぞれに信号変換部１００を設け、各信号変換部１００の後段にセレクタスイッチ５８を配する構成を採ることもできる。この場合、セレクタスイッチ５８は、複数の信号変換部１００に対して単一の出力端５９を割り当てる、すなわち１つのＡＤ変換部１２０を割り当てる選択切替部の機能を持つ。あるいは、図９（Ｂ）に示すように、信号変換部１００の前段にセレクタスイッチ５８を配する構成を採ることで信号変換部１００の数を減らし、全体の信号変調用の回路規模を飛躍的に小さくすることもできる。この場合、セレクタスイッチ５８は、複数の単位画素３に対して単一の出力端５９を割り当てる、すなわち１つの信号変換部１００を割り当てる選択切替部の機能を持つ。

第３実施形態の構成を採れば、第１例および第２例を問わず、それぞれの単位画素３で取得した信号電荷に応じた変調信号Ｆ０（Ｆout1またはＦout2）を撮像部１０の外部に設けられたカラム処理部２０に発信し伝送する仕組みになり、人間の目の情報伝達の仕組みと同じ形態となる。

信号変換部１００とＡＤ変換部１２０の動作は、第１実施形態と同様であり、この第３実施形態においても、第１実施形態と同様に、撮像部１０から読み出された画素信号電圧Ｖｘが安定したとほぼ同時にカウント結果を取得できＡＤ変換処理を完了させることができ、ＡＤ変換処理を飛躍的に短縮することができる。

また、信号変換部１００までを撮像部１０に配し、ＡＤ変換部１２０はカラム処理部２０に残す態様を採ることで、従来構成では得ることのできない効果を享受できる。

ただし、図８および図９から分かるように、単位画素３のサイズが信号変換部１００を追加する分だけ大きくなるし、また、第２例では、セレクタを撮像部１０に配する必要があり、撮像部１０全体の面積も大きくなるなど、高密度化を図ることが困難になる。

また、信号取出用の垂直信号線１８の他に読出電流供給線１９を配する必要があり、撮像部１０の能動素子に対して配線をなす配線層を形成するに際し、入射光を配線層と同じ面側から光電変換素子に取り込む通常の表面受光型の画素構造を持つ表面センサでは、読出電流供給線１９が光を遮る要因にもなる。

これらの問題を解消するには、後述するように、裏面照射型のセンサ構造にすればよい。裏面照射型では、光電変換素子が形成される素子層に対してその一方の面側に、能動素子に対して配線をなす配線層やその他の回路部材を配する層を形成し、入射光を素子層の他方の面側、すなわち配線層やその他の部材を配する層と逆の面側から光電変換素子に取り込む裏面受光型の画素構造とする。このような裏面受光型の画素構造を採ることにより、受光面を考慮した配線や回路部材配置の必要がなくなる。すなわち、配線や回路部材による遮光の問題を気にすることなく、光電変換素子領域上への配線ができ、配線や回路部材の配置の自由度が高くなる。

ただし裏面照射型とする場合でも、光入射面とは反対側の配線や回路部材用の層数を少なくしつつ撮像部１０全体としてのサイズを大きくしないようにするには、信号変換部１００とセレクタスイッチ５８の回路規模を小さくするのが好ましく、信号変換部１００の数を減らすことができる図９（Ｂ）に示す構成を採ることが適切であると考えられる。

＜撮像装置の概略構成；第４実施形態；第１例＞
図１０は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第４実施形態の第１例を説明する図である。ここでは、第３実施形態の第１例に対する変形例で示している。この第４実施形態の固体撮像装置１は、信号変換部１００だけでなくＡＤ変換部１２０をも撮像部１０に組み込む点に特徴を有する。

特に第１例においては、信号変換部１００およびＡＤ変換部１２０を単位画素３ごとに設け、その出力を、垂直列ごとに、撮像部１０の外部に取り出す点に特徴を有する。図示を割愛するが、ＡＤ変換部１２０を撮像部１０内に設けており、このＡＤ変換部１２０の出力を直ちに水平選択スイッチ部６０および水平信号線８６を介して出力部８８に渡すことができる。

撮像部１０内の単位画素３は、図１０に示すように、信号電荷を検出する電荷生成部３２と、電荷生成部３２で生成された信号電荷に基づき電圧モードの画素信号を生成する画素内アンプとしての画素信号生成部３３とを、単位画素３ごとに備えている。

また、この第３実施形態の特徴部分として、画素信号生成部３３の後段に、信号変換部１００およびＡＤ変換部１２０をこの順に備えている。ＡＤ変換部１２０の出力は、画素信号の出力線である垂直信号線１８に、同一垂直列のＡＤ変換部１２０と共通に接続され、単位画素３で取得した信号電荷に応じた変調信号Ｆ０（Ｆout1またはＦout2）に基づいてＡＤ変換部１２０で取得したカウンタ値が水平選択スイッチ部６０および水平信号線８６を介して出力部８８に供給されるようになっている。

＜撮像装置の概略構成；第４実施形態；第２例＞
図１１は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第４実施形態の第２例を説明する図である。ここでは、第３実施形態の第２例に対する変形例で示している。

この第４実施形態の第２例の固体撮像装置１は、信号変換部１００およびＡＤ変換部１２０を撮像部１０に組み込むとともに、複数の垂直列の電荷生成部３２および画素信号生成部３３に対して水平選択スイッチ部６０内の選択スイッチを１つ割り当てるようにしている点に特徴を有する。

この場合、複数の電荷生成部３２および画素信号生成部３３に対して１つの選択スイッチを割り当てるべく、単位画素３の出力側と垂直信号線１８との間には、セレクタスイッチ５８が設けられ、セレクタスイッチ５８で選択されたカウント値（ＡＤ変換部１２０によるもの）を垂直信号線１８を介して選択スイッチに供給するようにする。セレクタスイッチ５８には、切替制御信号として読出行を指示する制御信号が入力される。

これに対応して、図示を割愛するが、水平選択スイッチ部６０内には、割当分を勘案した数の選択スイッチを設ける。選択スイッチの数が最大となる構成として、それぞれ２つの電荷生成部３２および画素信号生成部３３に対して単１つの信号変換部１００およびＡＤ変換部１２０を割り当てる構成を採ることもできるし、選択スイッチの数が最小となる構成として、全垂直列の電荷生成部３２および画素信号生成部３３に対して１つの選択スイッチを割り当てる構成を採ることもできる。

また、複数の電荷生成部３２および画素信号生成部３３に対して１つの選択スイッチを割り当てる構成を採ればよく、図１１（Ａ）に示すように、それぞれに信号変換部１００およびＡＤ変換部１２０を設け、各ＡＤ変換部１２０の後段にセレクタスイッチ５８を配する構成を採ることもできる。この場合、セレクタスイッチ５８は、複数のＡＤ変換部１２０に対して単一の出力端５９を割り当てる、すなわち１つの水平選択スイッチ部６０内の選択スイッチを割り当てる選択切替部の機能を持つ。

あるいは、図１１（Ｂ）に示すように、信号変換部１００の前段にセレクタスイッチ５８を配する構成を採ることで信号変換部１００およびＡＤ変換部１２０の数を減らすこともできる。この場合、セレクタスイッチ５８は、複数の単位画素３に対して単一の出力端５９を割り当てる、すなわち１つの信号変換部１００やＡＤ変換部１２０、要するに１つの水平選択スイッチ部６０内の選択スイッチを割り当てる選択切替部の機能を持つ。

また、図示を割愛するが、図１１（Ａ）と図１１（Ｂ）の中間的な態様として、それぞれに信号変換部１００を設け、複数の信号変換部１００と１つのＡＤ変換部１２０との間にセレクタスイッチ５８を配する構成を採ることでＡＤ変換部１２０の数を減らすこともできる。この場合、セレクタスイッチ５８は、複数の信号変換部１００に対して単一の出力端５９を割り当てる、すなわち１つのＡＤ変換部１２０、要するに１つの水平選択スイッチ部６０内の選択スイッチを割り当てる選択切替部の機能を持つ。

第４実施形態の構成を採れば、第１例および第２例を問わず、それぞれの単位画素３で取得した信号電荷に応じたカウンタ値すなわちＡＤ変換結果を撮像部１０の外部に設けられた水平選択スイッチ部６０に発信し直ちに出力部８８に伝送する仕組みになり、人間の目の情報伝達の仕組みと同じ形態となる。

信号変換部１００とＡＤ変換部１２０の動作は、第１実施形態と同様であり、この第４実施形態においても、第１実施形態と同様に、撮像部１０から読み出された画素信号電圧Ｖｘが安定したとほぼ同時にカウント結果を取得できＡＤ変換処理を完了させることができ、ＡＤ変換処理を飛躍的に短縮することができる。

また、信号変換部１００だけでなくＡＤ変換部１２０までをも撮像部１０に配する態様を採ることで、従来構成では得ることのできない効果を享受できる。

ただし、図１０および図１１から分かるように、第３実施形態の構成を基本にＡＤ変換部１２０をも撮像部１０に組み込むようにしているので、高密度化を図ることが一層困難になる。すなわち、単位画素３のサイズが信号変換部１００やＡＤ変換部１２０を追加する分だけ大きくなるし、また、第２例では、セレクタを撮像部１０に配する必要があり、撮像部１０全体の面積も大きくなるなど、高密度化を図ることが困難になる。

また、第３実施形態と同様に、信号取出用の垂直信号線１８の他に読出電流供給線１９を配する必要があり、撮像部１０の能動素子に対して配線をなす配線層を形成するに際し、入射光を配線層と同じ面側から光電変換素子に取り込む通常の表面受光型の画素構造を持つ表面センサでは、読出電流供給線１９が光を遮る要因にもなる。

これらの問題を解消するには、第３実施形態でも述べたように、裏面照射型のセンサ構造にすればよい。ただし裏面照射型とする場合でも、光入射面とは反対側の配線や回路部材用の層数を少なくしつつ撮像部１０全体としてのサイズを大きくしないようにするには、信号変換部１００およびＡＤ変換部１２０とセレクタスイッチ５８の回路規模を小さくするのが好ましく、信号変換部１００およびＡＤ変換部１２０の数を減らすことができる図１１（Ｂ）に示す構成を採ることが適切であると考えられる。

＜撮像装置の概略構成；第５実施形態＞
図１２は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第５実施形態を説明する図である。ここでは、第３実施形態の第１例に対する変形例で示している。ただしここで説明する変形態様は、第３実施形態の第２例や第４実施形態の第１例および第２例に対しても同様に適用することができる。

第５実施形態は、電荷生成部３２で生成された信号電荷に基づいて、直接にＦＭ変調やＰＭ変調による信号変換を行なう信号変換部１０１を設けた点に特徴を有する。直接にＦＭ変調やＰＭ変調を行なうには、図１０（Ａ）に示すように、信号変換部１００を、電荷注入型の変調回路にすればよい。すなわち、信号電荷に基づき搬送信号を周波数に関わる被変調信号に変換する機能を備えていればよく、搬送信号の周波数ｆそのものを変調信号としての信号電荷で変調する周波数変調部としての電荷／周波数変換部（Ｑ／Ｆ）もしくは位相φを変調信号としての信号電荷で変調する位相変調部としての電荷／位相変換部（Ｑ／Ｐ）の何れかを有していればよい。

なお、図１０（Ｂ）に示すように、必要に応じて、電荷生成部３２で生成された信号電荷を信号変換部１００に転送するスイッチとしての読出選択用トランジスタ３４を電荷生成部３２と信号変換部１００との間に設けるとよい。また、電荷を排出するリセットゲート部としてリセットトランジスタ３６を設けてもよい。

前述の第３および第４実施形態では、何れも、電荷生成部３２で生成された信号電荷に基づいて画素信号生成部３３にて電圧モードの画素信号に変換してから、搬送信号を周波数に関わる信号に変換するので、汎用的なＶＣＯを利用したＦＭ変調回路やＰＭ変調回路を利用することができるとはいうものの、回路構成が冗長になっている。

これに対し、第５実施形態では、電荷生成部３２で生成された信号電荷に基づき直ちに直接にＦＭ変調やＰＭ変調を行なうようにしているので回路構成をコンパクトにできる。

＜裏面照射型のセンサ構造；断面図＞
図１３は、第３〜第５実施形態を実現するに当たって好適な裏面照射型の撮像部１０および周辺回路部の構造の一例を示す断面図である。図１３（Ａ）において、ウェハをＣＭＰ(Chemical Mechanical Polishing )によって研磨することにより、電荷生成部３２や画素信号生成部３３用として１０〜２０μｍ程度の厚さのシリコン（Ｓｉ）などでなる半導体素子層６３１が形成される。その厚さの望ましい範囲は、可視光に対して５〜１５μｍ、赤外光に対して１５〜５０μｍ、紫外域に対して３〜７μｍである。この半導体素子層６３１の一方の面側にはＳｉＯ２膜６３２を挟んで遮光膜６３３が形成されている。

遮光膜６３３は配線と異なり、光学的な要素だけを考慮してレイアウトされる。この遮光膜６３３には開口部６３３Ａが形成されている。遮光膜６３３の上には、パッシベーション膜としてシリコン窒化膜（ＳｉＮ）６３４が形成され、さらに開口部６３３Ａの上方に色フィルタ６３５およびマイクロレンズ６３６が形成されている。すなわち、半導体素子層６３１の一方の面側から入射する光は、マイクロレンズ６３６および色フィルタ６３５を経由して、半導体素子層６３１に形成されるフォトダイオード４３３の受光面に導かれる画素構造となっている。半導体素子層６３１の他方の面側には、トランジスタや金属配線が形成される配線層６３８が設けられ、その下にはさらに数１００μｍ厚の基板支持材６３９が貼り付けられている。

ここで、配線層６３８内の第１層目は画素内の配線として、第２層目は垂直信号線１８やドレイン線などのための縦方向の配線として、第３層目は転送ゲート配線（読出選択線ＴＲＧ）５５、リセット配線（ＲＳＴ）５６、および行アドレス設定用の垂直選択線（ＶＳＥＬ）５７などのための横方向の配線としてそれぞれ用いられるようになっている。

なお、第３および第４実施形態の実現に当たって、縦方向の配線は、垂直信号線１８に限らず、信号読出し時に読出電流源部２７の負荷ＭＯＳトランジスタと選択行の増幅用トランジスタ４２との間でソースフォロアを組み、各増幅用トランジスタ４２に接続された負荷ＭＯＳトランジスタによって予め決められた定電流を増幅用トランジスタ４２に流し続けるようにするための読出電流供給線１９も配される。

この読出電流供給線１９用のため、配線層６３８内に第４層目を設ける。配線層６３８内で層数を増やしても、受光面側の光学設計には何ら影響を与えない。この点は、層数を増やすと、受光面側の光学設計に影響を与えてしまう表面受光型のものと大きく異なる。もちろん、垂直信号線１８も第４層目以降に配するようにしてもよい。この場合、２層目の配線数を減らすことができ、画素の微細化を図ることができる。

また、配線層６３８と基板支持材６３９との間には、信号変換部１００やＡＤ変換部１２０やセレクタスイッチ５８用として、１０〜２０μｍ程度の厚さのシリコン（Ｓｉ）などでなる半導体素子層６４０が形成される。なお、信号変換部１００やＡＤ変換部１２０やセレクタスイッチ５８の全てが同一の半導体素子層に設けられていることは必須ではなく、少なくとも信号変換部１００やＡＤ変換部１２０やセレクタスイッチ５８が、受光面側とは反対側の任意数の半導体素子層に形成されていればよい。たとえば、半導体素子層６４０を、６４０ａ，６４０ｂ，６４０ｃの３層構造とし、信号変換部１００、ＡＤ変換部１２０、およびセレクタスイッチ５８が、それぞれ個別の半導体素子層６４０ａ、６４０ｂ，６４０ｃに設けられていてもよい。このように半導体素子層６４０を設けても、受光面側の光学設計には何ら影響を与えない。この点は、受光面側に回路部材を配する場合、受光面側の光学設計に影響を与えてしまう表面受光型のものと大きく異なる。

ここで、従来のＣＭＯＳイメージセンサでは、配線層側を表面側とし、この配線層側から入射光を取り込む表面受光型の画素構造を採っていたのに対して、ここで示した裏面照射型の素子構造では、配線層６３８や半導体素子層６４０と反対側の面（裏面）側から入射光を取り込む構造となっている。

この裏面受光型画素構造から明らかなように、マイクロレンズ６３６からフォトダイオード４３３までの間には遮光膜６３３が金属層として存在するだけであること、またこの遮光膜６３３のフォトダイオード４３３からの高さがＳｉＯ２膜６３２の膜厚(たとえば約０．５μｍ)と低いことから、金属層での蹴られによる集光の制限をなくすことができる。

加えて、図１３（Ａ）からも分かるように、配線層と反対側（裏面側）の面から光を取り込む裏面受光型画素構造を採っているので、配線や半導体素子層６４０内の回路部材による遮光の問題を気にすることなく、フォトダイオードなどの光電変換素子領域上への配線の引回しや回路部材の配置ができるようになる。

また、図１３（Ａ）から分かるように、受光面側に配線層６３８が存在しないことで、遮光膜６３３、色フィルタ６３５、およびマイクロレンズ６３６を受光面に対して低い位置に作ることができるため、感度下、混色、周辺減光などに関しても有利になる。

なお、本例で示した裏面照射型のセンサ構造では、読出電流供給線１９だけでなく、その他の配線（画素内の配線、読出電流供給線１９を除く縦方向の配線、横方向の配線）に関しても、入射光を光電変換素子に取り込む側とは反対側の面に配していたが、このことは必須ではない。すなわち、第３あるいは第４実施形態を実現するに当たって、垂直信号線１８とは別に設ける必要が生じた読出電流供給線１９に関してのみ適用すればよい。この場合、たとえば表面照射型のセンサ構造を基本として変形する場合、図１３（Ｂ）に示すような層構造となる。

たとえば、既に表面型として光学設計が完了しているセンサを流用して、特性の互換性（Compatibility ）を有する状態でグローバルシュッタ（高速化）にする場合、デジタル系統である制御線とアナログ系統である垂直信号線を表面と裏面でアイソレーション（Isolation ）するなどに利用することができる。

ただし、現実問題としては、フォトダイオード４３３などが形成される半導体素子層６３１を挟んで、受光面とは反対側に信号変換部１００やＡＤ変換部１２０やセレクタスイッチ５８用の半導体素子層６４０と読出電流供給線１９用の配線層６４２を配し、受光面側にその他の配線（画素内の配線、縦方向の配線、横方向の配線）用の配線層６３８を配するようにすることは不可能ではないもの、工程数が増える。

以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、上記実施形態では、ライン（行）ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号を、アドレス指定によって各画素から順に撮像部から読み出す電子的な露光時間の制御を行なう行単位読出方式カラム読出方式）の装置への適用事例を説明したが、画素ごとに入射光に対応する信号電荷の蓄積が開始される方式のものにも、上記の各実施形態と同様に、蓄積された信号電荷に基づいて、搬送信号を周波数に関わる信号に変換し、この周波数に関わる信号を使用して所定目的用の物理情報を取得する構成とすることができる。

また、上記実施形態では、光や放射線などの外部から入力される電磁波に対して感応性をするＣＭＯＳ型の固体撮像装置について例示したが、アドレス設定にて画素の蓄積時間や読出時点が決定されるタイプの物理量の変化を検知するあらゆる物理量分布検知装置に、上記実施形態で説明した仕組みを適用できる。ＣＣＤ（電荷結合素子）などのように、単位信号生成部を単位構成要素内に含まない構造の半導体装置にも適用できる。

物理量の変化を光で捉えるものに限らず、たとえば、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置（特開２００２−７９８４や特開２００１−１２５７３４などを参照）など、その他の物理的な変化を検知する仕組みにおいて、検知部で検知された物理量変化情報に基づいて、搬送信号を周波数に関わる信号に変換し、この周波数に関わる信号を使用して所定目的用の物理情報を取得する構成とすることができる。

図１は、本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第１実施形態の概略構成図である。 カラム信号処理部２２に設けられる信号変換部１００およびＡＤ変換部１２０を説明する図である。 図１に示した第１実施形態の固体撮像装置のカラム信号処理部（特に信号変換部とＡＤ変換部）における第１例の動作を説明するためのタイミングチャートである。 図１に示した第１実施形態の固体撮像装置のカラム信号処理部（特に信号変換部とＡＤ変換部）における第２例の動作を説明するためのタイミングチャートである。 本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第２実施形態の概略構成図である。 図５に示した第２実施形態の固体撮像装置のカラム信号処理部（特に信号変換部とＡＤ変換部）における動作を説明するためのタイミングチャートである。 本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第３実施形態の第１例を説明する図（その１）である。 本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第３実施形態の第１例を説明する図（その２）である。 本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第３実施形態の第２例を説明する図である。 本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第４実施形態の第１例を説明する図である。 本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第４実施形態の第２例を説明する図である。 本発明に係る物理情報取得装置の一実施形態であるＣＭＯＳ固体撮像装置の第５実施形態を説明する図である。 第３〜第５実施形態を実現するに当たって好適な裏面照射型の撮像部１０および周辺回路部の構造の一例を示す断面図である。 カラム読出方式の固体撮像装置の概略構成図である。 カラムＡＤＣ方式の固体撮像装置の概略構成図である。

符号の説明

１…固体撮像装置、３…単位画素、７…駆動制御部、１０…撮像部、１１…タイミング制御部、１２…水平走査部、１４…垂直走査部、１５…行制御線、１６…駆動信号操作部、１８…垂直信号線、１９…読出電流供給線、２０…カラム処理部、２２…カラム信号処理部、２７…読出電流源部、８６…水平信号線、８８…出力部、６０…水平選択スイッチ部、１００…信号変換部、１０２…電圧／周波数変換部、１０６…電圧／位相変換部、１２０…ＡＤ変換部、１２１…カウント処理部、１２２，１２４，１２８…パルスカウント処理部、１２６…位相弁別部、１３０…データ記憶部、１３２…スイッチ部、６３１…半導体素子層、６３８，６４２…配線層、６３９…基板支持材、６４０…半導体素子層

Claims (3)

1. 入射光量に応じた信号を出力する検知部としての受光素子を含む単位画素が複数、行および列の２次元マトリクス状に配置された撮像部と、
   前記複数の単位画素から信号電荷を取り出すため、前記２次元マトリクス状に配置された行方向または列方向の走査を行う垂直走査部と、
   前記走査により前記複数の画素から出力された信号電荷を出力する複数の第１出力線と、
   前記複数の第１出力線に対応して接続された複数のカラム回路を有するカラム処理部と、
   を具備し、
   前記複数のカラム回路は、
   前記検知部としての受光素子で検出した入射光量に応じた信号を変調信号として搬送周波数を持つ搬送信号を変調した周波数信号に変換する、周波数変換回路と、
   当該周波数変換回路の後段に設けられ、所定のカウント対象パルスの幅を前記周波数変換回路から出力された周波数信号でパルスカウント処理を行い、前記検知部としての受光素子で検出した入射光量に応じた信号をデジタルデータに変換するＡＤ変換処理部と
   を有する、
   ことを特徴とする、固体撮像装置。
2. 前記周波数変換回路は、前記検知部で検出した入射光量に応じた信号の振幅の大きさに応じた発振周波数の周波数信号を出力する、電圧制御型発振回路を有する、
   請求項１に記載の固体撮像装置。
3. 前記カラム回路の前記ＡＤ変換処理部は、前記電圧制御型発振回路の後段に設けられ、前記電圧制御型発振回路のパルス信号を計数するカウンタ回路を有する、
   請求項２に記載の固体撮像装置。

Images