JP5004781B2 - High frequency switch - Google Patents
High frequency switch Download PDFInfo
- Publication number
- JP5004781B2 JP5004781B2 JP2007328820A JP2007328820A JP5004781B2 JP 5004781 B2 JP5004781 B2 JP 5004781B2 JP 2007328820 A JP2007328820 A JP 2007328820A JP 2007328820 A JP2007328820 A JP 2007328820A JP 5004781 B2 JP5004781 B2 JP 5004781B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pin diode
- line
- switching element
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 102000014778 Concentrative nucleoside transporters Human genes 0.000 description 1
- 108050005111 Concentrative nucleoside transporters Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Description
この発明は、低損失且つ高アイソレーション特性をもつ高周波スイッチに関するものである。 The present invention relates to a high-frequency switch having low loss and high isolation characteristics.
従来、この種の高周波スイッチとして、信号経路に対して第1及び第2のFETをシリーズに接続すると共に、これら第1及び第2のFETの接続中点とグランド領域との間に第3のFETを接続して高周波イッチを構成したものがある(例えば、特許文献1参照)。 Conventionally, as this type of high-frequency switch, the first and second FETs are connected in series with respect to the signal path, and a third point is connected between the connection midpoint of the first and second FETs and the ground region. There is one in which a high-frequency switch is configured by connecting FETs (see, for example, Patent Document 1).
上述した従来の高周波スイッチは、信号経路に対して2つのFETをシリーズに接続しているためオン抵抗により通過損失が大きくなるという欠点があった。また、通過損失とアイソレーションの関係は、スイッチング素子のオン抵抗とオフ容量のトレードオフの関係であった。 The conventional high-frequency switch described above has a drawback in that the passage loss increases due to the on-resistance because two FETs are connected in series to the signal path. The relationship between the passage loss and the isolation is a trade-off relationship between the on-resistance and the off-capacitance of the switching element.
この発明は上記のような問題点を解決するためになされたもので、低損失特性が可能な高周波スイッチを得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to obtain a high-frequency switch capable of low loss characteristics.
この発明に係る高周波スイッチは、第1の入出力端子と第2の入出力端子との間とグランドとの間に直列に接続された第1の高周波線路及びインダクタと、前記第1の高周波線路と前記インダクタとの間とグランドとの間に設けられたスイッチング素子と、前記インダクタの、前記第1の高周波線路と反対側に接続された高周波接地手段と、を備えたものである。
The high-frequency switch according to the present invention includes a first high-frequency line and an inductor connected in series between a first input / output terminal and a second input / output terminal and a ground, and the first high-frequency line. and a switching element provided between the ground between the inductor, the inductor, is obtained with the previous SL first transmission line and the RF grounding means connected to the opposite side.
この発明によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。 According to the present invention, since the switching element is not used in series for the signal path as in the prior art, low loss characteristics can be realized. In addition, since the off-capacitance and high-frequency line parallel resonance are used in the off state, the relationship between the passage loss and the isolation is not the trade-off relationship between the on-resistance and the off-capacitance, realizing low loss and high isolation characteristics. it can.
実施の形態1.
図1は、この発明の実施の形態1による高周波スイッチの構成を示す回路図である。図1に示す高周波スイッチは、第1の入出力端子10aと第2の入出力端子10bとの間とグランドとの間に直列に接続された第1の高周波線路20a及び第2の高周波線路20bと、第1の高周波線路20aと第2の高周波線路20bとの間とグランドとの間に設けられたスイッチング素子30とを備えている。なお、スイッチング素子30としては、PINダイオードを用いた例を示している。
Embodiment 1 FIG.
1 is a circuit diagram showing a configuration of a high-frequency switch according to Embodiment 1 of the present invention. The high-frequency switch shown in FIG. 1 includes a first high-
ここで、スイッチング素子30として用いるPINダイオードの動作について説明する。PINダイオードは、アノード側に正の電圧を印加すると、オン状態になり、高周波において等価的に抵抗とみなすことができる(以下、これをオン抵抗とよぶ)。一方、アノード側に負の電圧を印加すると、オフ状態になり、高周波において等価的に容量とみなすことができる(以下、これをオフ容量とよぶ)。
Here, the operation of the PIN diode used as the
次に、実施の形態1による高周波スイッチの動作について説明する。図2に、PINダイオードをオン状態とした時の等価回路を示す。40はPINダイオードのオン抵抗である。第1の高周波線路20aが所要周波数で180°×n+90°(n=0、1、2、・・・)の電気長となっている場合、第1の入出力端子10aと第2の入出力端子10bとの間は通過状態となる。
Next, the operation of the high frequency switch according to the first embodiment will be described. FIG. 2 shows an equivalent circuit when the PIN diode is turned on.
図3に、PINダイオードをオフ状態とした時の等価回路を示す。50はPINダイオードのオフ容量である。第1の高周波線路20aが所要周波数で180°×n+90°(n=0、1、2、・・・)の電気長となっている場合であり、かつシャントに装荷されたPINダイオードのオフ容量と第2の高周波線路20bが所要の周波数で並列共振している場合、第1の入出力端子10aと第2の入出力端子10bとの間は遮断状態となる。
FIG. 3 shows an equivalent circuit when the PIN diode is turned off.
以上のように、実施の形態1によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。 As described above, according to the first embodiment, the switching element is not used in the series as in the conventional case for the signal path, so that low loss characteristics can be realized. In addition, since the off-capacitance and high-frequency line parallel resonance are used in the off state, the relationship between the passage loss and the isolation is not the trade-off relationship between the on-resistance and the off-capacitance, realizing low loss and high isolation characteristics. it can.
また、図4に第2の高周波線路20bにインダクタ60を用いた場合の構成を示す。図4に示す構成においては、スイッチング素子30として用いるPINダイオードのオフ容量とインダクタ60のインダクタンスが所要の周波数で並列共振するようにすることで、実施の形態1と同様な効果が得られる。
FIG. 4 shows a configuration when the
実施の形態2.
図5は、この発明の実施の形態2による高周波スイッチの構成を示す回路図である。図5において、図1ないし図4と同一部分は同一符号を付してその説明は省略する。新たな符号として、11は制御電圧端子、21はバイアス線路、70aないし70cは第1ないし第3の高周波接地手段である。
Embodiment 2. FIG.
FIG. 5 is a circuit diagram showing a configuration of a high-frequency switch according to Embodiment 2 of the present invention. 5, the same parts as those in FIGS. 1 to 4 are denoted by the same reference numerals, and the description thereof is omitted. As new symbols, 11 is a control voltage terminal, 21 is a bias line, and 70a to 70c are first to third high-frequency grounding means.
この発明の実施の形態3によれば、第1ないし第3の高周波接地手段70aないし70cにより、マイクロストリップ線路を用いた場合でも、同一平面上で高周波線路を接地することができる。また、バイアス線路21が所要周波数で180°×n+90°(n=0、1、2・・・)の電気長となっている場合、バイアス回路での損失を低減することができる。
According to Embodiment 3 of the present invention, the first to third high-frequency grounding means 70a to 70c can ground the high-frequency line on the same plane even when a microstrip line is used. Further, when the
実施の形態3.
図6は、この発明の実施の形態3による高周波スイッチの構成を示す回路図である。図6において、図1ないし図4と同一部分は同一符号を付してその説明は省略する。新たな符号として、20cと20dは第1の入出力端子10aと第2の入出力端子10bとの間に直列接続された第3の高周波線路と第4の高周波線路であり、第1の高周波線路20aと第2の高周波線路20bは、第3の高周波線路20cと第4の高周波線路20dの接続点とグランドとの間に設けられている。また、図6では、スイッチング素子30として、PINダイオードを用いた例を示している。
Embodiment 3 FIG.
FIG. 6 is a circuit diagram showing a configuration of a high-frequency switch according to Embodiment 3 of the present invention. In FIG. 6, the same parts as those in FIGS. As new symbols, 20c and 20d are a third high-frequency line and a fourth high-frequency line connected in series between the first input /
次に、実施の形態3による高周波スイッチの動作について説明する。図7に、スイッチング素子30として用いたPINダイオードをオン状態とした時の等価回路を示す。40はPINダイオードのオン抵抗である。第3の高周波線路20c、第4の高周波線路20d、第1の高周波線路20aがいずれも所要周波数で180°×n+90°(n=0、1、2、・・・)の電気長となっている場合、第1の入出力端子10aと第2の入出力端子10bとの間は通過状態となる。
Next, the operation of the high frequency switch according to the third embodiment will be described. FIG. 7 shows an equivalent circuit when the PIN diode used as the
図8に、スイッチング素子30として用いたPINダイオードをオフ状態とした時の等価回路を示す。50はPINダイオードのオフ容量である。第3の高周波線路20c、第4の高周波線路20d、第1の高周波線路20aがいずれも所要周波数で180°×n+90°(n=0、1、2、・・・)の電気長となっている場合であり、かつシャントに装荷されたPINダイオードのオフ容量と第2の高周波線路20bが所要の周波数で並列共振している場合、第1の入出力端子10aと第2の入出力端子10bとの間は遮断状態となる。
FIG. 8 shows an equivalent circuit when the PIN diode used as the
以上のように、実施の形態3によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。 As described above, according to the third embodiment, the switching element is not used in the series as in the conventional case for the signal path, so that low loss characteristics can be realized. In addition, since the off-capacitance and high-frequency line parallel resonance are used in the off state, the relationship between the passage loss and the isolation is not the trade-off relationship between the on-resistance and the off-capacitance, realizing low loss and high isolation characteristics. it can.
また、第2の高周波線路にインダクタを用いた場合、PINダイオードのオフ容量とインダクタのインダクタンスが所要の周波数で並列共振するようにすることで、実施の形態3と同様な効果が得られる。 Further, when an inductor is used for the second high-frequency line, the same effect as that of the third embodiment can be obtained by causing the off-capacitance of the PIN diode and the inductance of the inductor to resonate in parallel at a required frequency.
実施の形態4.
図9は、この発明の実施の形態4による高周波スイッチの構成を示す回路図である。図9に示す高周波スイッチは、図6に示す構成と同様な高周波スイッチを2つ組み合わせたもので、図9において、10は入力端子、10aは第1の出力端子、10bは第2の出力端子を示し、スイッチング素子30a及び30bとして、PINダイオードを用いた例を示している。なお、このような高周波スイッチは、図6のみならず、図1、図4、図5に示す構成と同様な高周波スイッチを少なくとも2つ以上組み合わせて構成される。
Embodiment 4 FIG.
FIG. 9 is a circuit diagram showing a configuration of a high-frequency switch according to Embodiment 4 of the present invention. The high frequency switch shown in FIG. 9 is a combination of two high frequency switches similar to the configuration shown in FIG. 6. In FIG. 9, 10 is an input terminal, 10a is a first output terminal, and 10b is a second output terminal. In this example, PIN diodes are used as the
次に、実施の形態4による高周波スイッチの動作について説明する。図10に、スイッチング素子30aとしての第1のPINダイオードをオン状態、スイッチング素子30bとしての第2のPINダイオードをオフ状態とした時の等価回路を示す。40は第1のPINダイオードのオン抵抗、50は第2のPINダイオードのオフ容量である。第1と第3及び第4の高周波線路20a、20c、20d及び20a’、20c’、20d’がいずれも所要周波数で180°×n+90°(n=0、1、2、・・・)の電気長となっている場合であり、かつシャントに装荷された第2のPINダイオードのオフ容量50と第2の高周波線路20b’が所要の周波数で並列共振している場合、入力端子10と第1の出力端子10aが通過状態となり、入力端子10と第2の出力端子10bが遮断状態となる。
Next, the operation of the high frequency switch according to the fourth embodiment will be described. FIG. 10 shows an equivalent circuit when the first PIN diode as the switching
図11に、スイッチング素子30aとしての第1のPINダイオードをオフ状態、スイッチング素子30bとしての第2のPINダイオードをオン状態とした時の等価回路を示す。40は第2のPINダイオードのオン抵抗、50は第1のPINダイオードのオフ容量である。第1と第3及び第4の高周波線路20a、20c、20d及び20a’、20c’、20d’がいずれも所要周波数で180°×n+90°(n=0、1、2、・・・)の電気長となっている場合であり、かつシャントに装荷された第1のPINダイオードのオフ容量50と第2の高周波線路20bが所要の周波数で並列共振している場合、入力端子10と第1の出力端子10aが遮断状態となり、入力端子10と第2の出力端子10bが通過状態となる。
FIG. 11 shows an equivalent circuit when the first PIN diode as the switching
以上のように、実施の形態4によれば、信号経路に対して、従来のようにシリーズにスイッチング素子を用いていないため、低損失特性を実現できる。また、オフ状態において、オフ容量と高周波線路の並列共振を用いるため、通過損失とアイソレーションの関係は、オン抵抗とオフ容量のトレードオフの関係ではなくなるため、低損失かつ高アイソレーション特性を実現できる。 As described above, according to the fourth embodiment, the switching element is not used in the series as in the prior art for the signal path, and thus low loss characteristics can be realized. In addition, since the off-capacitance and high-frequency line parallel resonance are used in the off state, the relationship between the passage loss and the isolation is not the trade-off relationship between the on-resistance and the off-capacitance, realizing low loss and high isolation characteristics. it can.
ここでは、SPDT(Single Pole Double Throw)スイッチについて述べたが、SPNT(N=2、3、4、・・・)としても実施の形態4と同様な効果が得られる。 Although the SPDT (Single Pole Double Throw) switch has been described here, the same effect as in the fourth embodiment can be obtained even with SPNT (N = 2, 3, 4,...).
また、第2の高周波線路20b、20b’にインダクタを用いた場合、PINダイオードのオフ容量とインダクタのインダクタンスが所要の周波数で並列共振するようにすることで、実施の形態4と同様な効果が得られる。
Further, when an inductor is used for the second high-
実施の形態1から4では、スイッチング素子として、PINダイオードを用いた場合について述べたが、その他ダイオード、トランジスタ、機械的スイッチを用いても同様な効果が得られる。また、少なくとも2つ以上並列に装荷することで、低損失かつ高アイソレーション特性を実現できる。 In the first to fourth embodiments, the case where the PIN diode is used as the switching element has been described. However, the same effect can be obtained by using other diodes, transistors, and mechanical switches. Further, by loading at least two or more in parallel, low loss and high isolation characteristics can be realized.
10a 第1の入出力端子、10b 第2の入出力端子、11 制御電圧端子、20a,20a’ 第1の高周波線路、20b,20b’ 第2の高周波線路、20c,20c’ 第3の高周波線路、20d,20d’ 第4の高周波線路、21 バイアス線路、30,30a,30b スイッチング素子、40 スイッチング素子としてのPINダイオードのオン抵抗、50 スイッチング素子としてのPINダイオードのオフ容量、60 インダクタ、70aないし70c 第1ないし第3の高周波接地手段。
10a first input / output terminal, 10b second input / output terminal, 11 control voltage terminal, 20a, 20a ′ first high frequency line, 20b, 20b ′ second high frequency line, 20c, 20c ′ third
Claims (4)
前記第1の高周波線路と前記インダクタとの間とグランドとの間に設けられたスイッチング素子と、
前記インダクタの、前記第1の高周波線路と反対側に接続された高周波接地手段と、
を備えた高周波スイッチ。 A first high-frequency line and an inductor connected in series between the first input / output terminal and the second input / output terminal and the ground;
A switching element provided between the first high-frequency line and the inductor and a ground;
And RF grounding means the inductor, connected to the opposite side of the front Symbol first transmission line,
High frequency switch with
前記第1の入出力端子と前記第2の入出力端子との間に直列接続された第3の高周波線路及び第4の高周波線路をさらに備え、
前記第1の高周波線路と前記インダクタは、前記第3の高周波線路と前記第4の高周波線路の接続点とグランドとの間に設けられる
ことを特徴とする高周波スイッチ。 The high frequency switch according to claim 1,
A third high-frequency line and a fourth high-frequency line connected in series between the first input / output terminal and the second input / output terminal;
The high frequency switch, wherein the first high frequency line and the inductor are provided between a connection point of the third high frequency line and the fourth high frequency line and a ground.
前記スイッチング素子は、少なくとも2つ以上並列に装荷される
ことを特徴とする高周波スイッチ。 The high-frequency switch according to claim 1 or 2,
At least two or more of the switching elements are loaded in parallel.
ことを特徴とする高周波スイッチ。 A high frequency switch comprising a combination of at least two high frequency switches according to any one of claims 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328820A JP5004781B2 (en) | 2007-12-20 | 2007-12-20 | High frequency switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328820A JP5004781B2 (en) | 2007-12-20 | 2007-12-20 | High frequency switch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152860A JP2009152860A (en) | 2009-07-09 |
JP5004781B2 true JP5004781B2 (en) | 2012-08-22 |
Family
ID=40921472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328820A Expired - Fee Related JP5004781B2 (en) | 2007-12-20 | 2007-12-20 | High frequency switch |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004781B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6310629U (en) * | 1986-07-09 | 1988-01-23 | ||
JPH05283901A (en) * | 1992-03-30 | 1993-10-29 | Sharp Corp | High frequency switching circuit |
JPH06244602A (en) * | 1993-02-15 | 1994-09-02 | Mitsubishi Electric Corp | Microwave integrated circuit and package for the same |
JP2003087002A (en) * | 2001-09-14 | 2003-03-20 | Matsushita Electric Ind Co Ltd | High-frequency switch |
-
2007
- 2007-12-20 JP JP2007328820A patent/JP5004781B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009152860A (en) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6281762B1 (en) | SPST switch, SPDT switch, and communication apparatus using the SPDT switch | |
US7847655B2 (en) | Switching circuit | |
US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
US20070030101A1 (en) | Switch circuit | |
US20100225378A1 (en) | Radio frequency switching circuit and semiconductor device | |
JP2007201634A (en) | High frequency switch | |
CN105049016B (en) | The single-pole double throw RF switch and hilted broadsword of single-pole single-throw(SPST RF switch and its composition throw RF switch more | |
WO2012165241A1 (en) | High frequency switch | |
US20100244985A1 (en) | RF Switch with High Isolation Performance | |
US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
JP2008181911A (en) | Semiconductor device | |
US20060170516A1 (en) | Method of increasing the operating frequency in a series-shunt configured PIN diode switch | |
JP5094515B2 (en) | Millimeter wave switch | |
US12040788B2 (en) | Ultrahigh frequency traveling-wave switch | |
CN102487276B (en) | double-pole double-throw switch device | |
US20080106353A1 (en) | High-frequency switch | |
JP5004781B2 (en) | High frequency switch | |
JP4827797B2 (en) | High frequency switch | |
JP4464368B2 (en) | Switch circuit | |
JP5822660B2 (en) | High frequency switch | |
JP6373543B2 (en) | High frequency switch | |
JP4942628B2 (en) | High frequency switch | |
JP5498825B2 (en) | Semiconductor switch integrated circuit | |
WO2023068127A1 (en) | High-frequency switch | |
WO2023242974A1 (en) | High-frequency switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5004781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |