JP5096672B2 - Chip resistor and manufacturing method thereof - Google Patents
Chip resistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP5096672B2 JP5096672B2 JP2005334140A JP2005334140A JP5096672B2 JP 5096672 B2 JP5096672 B2 JP 5096672B2 JP 2005334140 A JP2005334140 A JP 2005334140A JP 2005334140 A JP2005334140 A JP 2005334140A JP 5096672 B2 JP5096672 B2 JP 5096672B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- long side
- electrode
- film
- resistive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 81
- 238000009966 trimming Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 8
- 230000008602 contraction Effects 0.000 description 6
- 238000007747 plating Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 241000985905 Candidatus Phytoplasma solani Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は,耐サージ特性に優れたチップ抵抗器と,その製造方法とに関するものである。 The present invention relates to a chip resistor excellent in surge resistance and a manufacturing method thereof.
一般に,チップ抵抗器は,平面視で長方形に構成した絶縁基板の上面に,抵抗膜を,前記長方形の長手方向に延びるように形成する一方,前記絶縁基板のうちその長方形の長手方向の両端における短辺側面の各々に,半田付け用の端子電極を,当該端子電極が前記抵抗膜の両端に対して前記絶縁基板の上面に形成した上面電極を介して電気的に接続するように形成して,この両端子電極においてプリント回路基板等に対して半田付け実装するという構成にしていることは周知の通りである。 In general, in a chip resistor, a resistive film is formed on the upper surface of an insulating substrate configured in a rectangular shape in plan view so as to extend in the longitudinal direction of the rectangle. A terminal electrode for soldering is formed on each of the short side surfaces so that the terminal electrode is electrically connected to both ends of the resistance film via an upper surface electrode formed on the upper surface of the insulating substrate. As is well known, the two terminal electrodes are configured to be soldered to a printed circuit board or the like.
この周知構成のチップ抵抗器において,前記抵抗膜の発熱による前記絶縁基板における熱膨張・収縮は,その長方形の長手方向において大きいのにかかわらず,前記長方形の長手方向の両端における短辺側面に端子電極を設けて,この両端子電極にて半田付け実装するように構成していることにより,この両端子電極による半田付け箇所に,前記大きい熱膨張・収縮による熱応力が,繰り返して作用することに加えて,半田付けの面積が狭いから,この半田付け部分に半田付け外れが発生するおそれが大きいという問題があった。 In this well-known chip resistor, the thermal expansion / contraction in the insulating substrate due to the heat generation of the resistive film is large in the longitudinal direction of the rectangle, but the terminals on the short side surfaces at both ends in the longitudinal direction of the rectangle. By providing electrodes and soldering mounting with both terminal electrodes, the thermal stress due to the large thermal expansion / contraction repeatedly acts on the soldered portions with both terminal electrodes. In addition, since the soldering area is small, there has been a problem that there is a high possibility that the soldering will be removed at this soldering portion.
そこで,先行技術としての特許文献1は,前記したように平面視で長方形に構成した絶縁基板の上面に,抵抗膜を,幅広にして,前記長方形の長手方向と直角方向に延びるように形成する一方,前記絶縁基板のうち,その長方形の長手方向と直角方向の両端における長辺側面に,前記抵抗膜の両端に対する半田付け用の端子電極を,当該長辺側面の略全長にわたって延びるように形成したチップ抵抗器を提案している。
Therefore, in
この先行技術における構成によると,前記絶縁基板におけるその長方形の長手方向と直角方向についての熱膨張・収縮は,その長方形の長手方向についての熱膨張・収縮より小さいことに加えて,前記端子電極による半田付けの面積が,当該端子電極を長辺側面に形成することによって大幅に増大するから,前記半田付け部分に半田付け外れが発生するおそれを確実に低減することができる。
しかし,その反面,前記先行技術においては,幅広の抵抗膜が延びる方向は,長方形における長手方向と直角方向であることにより,この抵抗膜において電流が流れる経路の長さは,当該抵抗膜が長方形における長手方向に延びている場合よりも短いから,抵抗膜における耐サージ特性が低く,換言すると,耐サージ特性の向上を図ることができないという問題があった。 However, in the above prior art, the direction in which the wide resistive film extends is perpendicular to the longitudinal direction of the rectangle, so that the length of the path through which current flows in the resistive film is rectangular. This is shorter than the case of extending in the longitudinal direction of the film, so that the surge resistance of the resistive film is low. In other words, the surge resistance cannot be improved.
また,前記先行技術においては,抵抗膜に対してその幅方向に延びるトリミング溝を刻設することによって,当該抵抗膜における抵抗値を所定にするように調節する場合に,前記トリミング溝を,抵抗膜における幅広の方向に長くして刻設するか,トリミング溝の本数を多くしなければならず,これに長い時間が必要になるから,これだけ前記トリミング溝を刻設することに要するコストのアップを招来することも問題であった。 Further, in the prior art, when the trimming groove extending in the width direction is formed in the resistance film so that the resistance value in the resistance film is adjusted to a predetermined value, the trimming groove The length of the film in the wide direction must be engraved or the number of trimming grooves must be increased, and this requires a long time. This increases the cost required for engraving the trimming grooves. It was also a problem to invite.
本発明は,これらの問題を解消したチップ抵抗器と,その製造方法とを提供することを技術的課題とするものである。 An object of the present invention is to provide a chip resistor that solves these problems and a method of manufacturing the same.
この技術的課題を達成するため本発明におけるチップ抵抗器は,請求項1に記載したように,
「平面視で長方形にした絶縁基板と,この絶縁基板の上面に形成した抵抗膜と,前記絶縁基板の上面に形成されると共に前記抵抗膜の接続部が重なる一対の上面電極と,前記絶縁基板においてその長方形の長手方向に延びる左右両長辺側面に,前記上面電極に電気的に接続するように形成した一対の端子電極とから成るチップ抵抗器において,
前記上面電極の各々は,前記絶縁基板における上面のうち当該絶縁基板における長辺側面に隣接する部分に形成されており,この上面電極は,当該上面電極における前記抵抗膜の長辺に沿った方向の幅を前記抵抗膜の接続部における前記絶縁基板の長辺に沿った方向の幅よりも大きくした状態で前記絶縁基板の長辺側面に沿って帯状に長く延びる形態である一方,
前記抵抗膜の一端には,前記両上面電極のうち一方の上面電極への前記接続部が,前記抵抗膜の他端には,他方の上面電極への前記接続部が各々一体に設けられ,これら両接続部は,その各々における上面電極に対して,前記絶縁基板における長方形の長手方向に沿って互いに適宜距離を隔てた部位において接続されており,
前記抵抗膜のうち前記接続部の間の部分は,
前記絶縁基板の長手方向に折り返される部分と前記絶縁基板の短手方向に折り返される部分とが連続したつづら折りになっている」
ことを特徴としている。
In order to achieve this technical problem, a chip resistor according to the present invention is as described in
"An insulating substrate which is rectangular in plan view, a resistive film formed on the upper surface of the insulating substrate, a pair of upper surface electrode connecting portion of the formed on the upper surface of the insulating substrate Rutotomoni the resistive film overlap, the insulating substrate In the chip resistor comprising a pair of terminal electrodes formed so as to be electrically connected to the upper surface electrodes on both the left and right long side surfaces extending in the longitudinal direction of the rectangle,
Each of the upper surface electrodes is formed on a portion of the upper surface of the insulating substrate adjacent to the long side surface of the insulating substrate , and the upper surface electrode is in a direction along the long side of the resistance film of the upper surface electrode. While the width of the resistor film is longer than the width in the direction along the long side of the insulating substrate in the connection portion of the resistance film, the strip extends long along the side of the long side of the insulating substrate ,
Wherein the one end of the resistor film, wherein the connection to one of the upper electrode, of the two upper electrode is the other end of the resistance film, the connection to the other of the upper electrode are each integrally provided, These two connecting portions are connected to the upper surface electrode in each of them at a site that is appropriately spaced along the longitudinal direction of the rectangle of the insulating substrate,
The portion of the resistive film between the connecting portions is
The portion folded back in the longitudinal direction of the insulating substrate and the portion folded back in the short direction of the insulating substrate are continuously spelled.
It is characterized by that.
本発明におけるチップ抵抗器は,請求項2に記載したように,
「前記請求項1の記載において,前記抵抗膜における両接続部のうち一方の接続部は,前記絶縁基板において前記両長辺側面と直角方向の両短辺側面のうち一方の短辺側面に隣接した部位に位置され,他方の接続部は,他方の短辺側面に隣接した部位に位置されている。」
ことを特徴としている。
The chip resistor according to the present invention is as described in
“In the first aspect of the present invention, one of the connection portions of the resistive film is adjacent to one of the short side surfaces of the short side surfaces perpendicular to the long side surfaces of the insulating substrate. The other connecting portion is located in a portion adjacent to the other short side surface. "
It is characterized by that.
本発明におけるチップ抵抗器は,請求項3に記載したように,
「前記請求項1又は2の記載において,前記抵抗膜における両接続部が,細幅に形成されている。」
ことを特徴としている。
The chip resistor according to the present invention is as described in
“In the first or second aspect of the present invention, both connecting portions of the resistive film are formed with a narrow width .”
It is characterized by that.
更に,本発明におけるチップ抵抗器は,請求項4,5に記載したように,
「前記請求項1〜3のいずれかの記載において,前記抵抗膜におけるつづら折りの一部又は全部は,前記抵抗膜に対するトリミング加工により形成されている。」
ことを特徴としている。
これに加えて,本発明におけるチップ抵抗器は,請求項6に記載したように,
「前記請求項1〜3のいずれかの記載において,前記絶縁基板における上面のうち当該絶縁基板における一方の長辺側面に隣接する部分には,前記両上面電極を形成しない部分が部分的に設けられている。」
ことを特徴としている。
Furthermore, the chip resistor according to the present invention is as described in
"In any of the foregoing description claims 1-3, wherein the put the resistive film Ruth Dzura folding Rino some or all are formed by trimming with respect to the resistive film."
It is characterized by that.
In addition to this, the chip resistor according to the present invention, as described in
“A portion of the upper surface of the insulating substrate adjacent to one long side surface of the insulating substrate is partially provided with a portion where the upper surface electrodes are not formed. "
It is characterized by that.
次に,本発明における製造方法は,請求項7に記載したように,
「平面視で長方形にした絶縁基板の上面に抵抗膜を形成する工程と,前記絶縁基板の上面に前記抵抗膜の接続部が重なる一対の上面電極を形成する工程と,前記絶縁基板においてその長方形の長手方向に延びる左右両長辺側面の各々に端子電極を形成する工程とを備えて成るチップ抵抗器の製造方法において,
前記各上面電極を形成する工程が,前記絶縁基板における上面のうち当該絶縁基板における長辺側面に隣接する部分にこの長辺側面に沿って帯状に延びるようにして形成する工程であり,
前記上面電極は,当該上面電極における前記抵抗膜の長辺に沿った方向の幅を前記抵抗膜の接続部における前記絶縁基板の長辺に沿った方向の幅よりも大きくした状態に形成されており,
前記抵抗膜を形成する工程が,
当該抵抗膜の一端に前記両上面電極のうち一方の上面電極への前記接続部を,当該抵抗膜の他端に他方の上面電極への前記接続部を各々一体に設け,両接続部を,前記絶縁基板における長方形の長手方向に沿って互いに適宜距離を隔てた部位においてその各々の上面電極に接続する工程と,
前記抵抗膜をつづら折りを備えた形態にして形成する工程とを含んでおり,
前記つづら折りは,前記絶縁基板の長手方向に折り返される部分と,前記絶縁基板の短手方向に折り返される部分とが連続している」
ことを特徴としている。
Next, the manufacturing method in the present invention is as described in
“A step of forming a resistance film on the upper surface of the insulating substrate that is rectangular in plan view; a step of forming a pair of upper surface electrodes on which the connection portions of the resistance film overlap the upper surface of the insulating substrate; A step of forming a terminal electrode on each of the left and right long side surfaces extending in the longitudinal direction of the chip resistor,
The step of forming each upper surface electrode is a step of forming the upper surface of the insulating substrate so as to extend in a band shape along the long side surface in a portion adjacent to the long side surface of the insulating substrate,
The upper surface electrode is formed in a state where the width of the upper surface electrode in the direction along the long side of the resistance film is larger than the width of the connection portion of the resistance film in the direction along the long side of the insulating substrate. And
Forming the resistive film comprises:
The connection to one of the upper electrode of the two upper electrode to one end of the resistance film, provided on the other end of the resistor film in each integrally the connection to the other of the upper electrode, both connections, Connecting to each of the upper surface electrodes at an appropriate distance from each other along the longitudinal direction of the rectangle in the insulating substrate;
Includes a step of forming by the resistive film Wotsu Dzura folding Rio with form,
Before tough Dzura folding rehearsal, the portion that is folded back in the longitudinal direction of the insulating substrate, the lateral direction in the folded Ru portion of the insulating substrate is continuous. "
It is characterized by that.
前記請求項1に記載した構成にすることで,プリント回路基板等に対する実装に際しての半田付けを,長方形にした絶縁基板のうち二つの長辺側面に形成した端子電極において行うことにより,半田付けの面積を増大できるとともに,前記絶縁基板における熱膨張・収縮によって前記半田付け部に作用する熱ストレスを低減できるから,前記半田付け部分に半田付け外れが発生するおそれを確実に低減することができる。
With the configuration described in
その一方で,抵抗膜は,当該抵抗膜の一端に前記両上面電極のうち一方の上面電極への接続部を,当該抵抗膜の他端に他方の上面電極への接続部を各々一体に設け,両接続部を,前記絶縁基板における長方形の長手方向に沿って互いに適宜距離を隔てた部位においてその各々の上面電極に接続する一方,前記抵抗膜を,直列接続の二つのつづら折りに構成したことにより,この抵抗膜における電流経路の長さを,当該抵抗膜を長方形の長手方向と直角の方向に延びるように形成する場合よりも,当該抵抗膜の両端に一体に設けた前記両接続部を長手方向に適宜距離を隔てた部位においてその各々の上面電極に接続する分だけ増大できるから,耐サージ特性を向上することができ,しかも,前記抵抗膜における電流経路が長い分だけ,この抵抗膜に刻設するトリミング溝の長さを短く,トリミング溝の本数を少なくできるから,トリミング溝を刻設することに要するコストを低減できる。 On the other hand, the resistance film is integrally provided with a connection portion to one of the upper surface electrodes at one end of the resistance film and a connection portion to the other upper surface electrode at the other end of the resistance film. , configure both connections, while connected to the upper surface electrode of each of the sites at a suitable distance from each other along the rectangular longitudinal direction of the insulating substrate, the resistive film, the Ri two zigzag series connection As a result, the length of the current path in the resistive film is set so that the resistance film is formed so as to extend in a direction perpendicular to the longitudinal direction of the rectangle. Since the portion can be increased by the amount connected to each upper surface electrode at an appropriate distance in the longitudinal direction, surge resistance can be improved, and the current path in the resistive film can be increased. resistance The length of the trimming groove engraved on short, because it reduces the number of trimming groove, it is possible to reduce the cost required to engraved trimming groove.
しかも,両上面電極を帯状にして,これに抵抗膜と一体の接続部を接続するという構成であることにより,前記抵抗膜から上面電極及び端子電極を介しての放熱性を,例えば,前記上面電極に絶縁基板の長手方向と直角方向に延びる延長部を一体に設けてこの延長部に抵抗膜と一体の接続部を重ね接続するというように構成した場合よりも,大幅に促進できるから,チップ抵抗器における過負荷特性(STOL評価)を確実に向上できる。 In addition, since both upper surface electrodes are formed in a strip shape and a connection portion integrated with the resistance film is connected to the belt, heat dissipation from the resistance film through the upper surface electrode and the terminal electrode can be achieved, for example, The chip can be greatly promoted compared to the case where an extension extending in a direction perpendicular to the longitudinal direction of the insulating substrate is integrally provided on the electrode, and the connecting portion integrated with the resistance film is overlapped and connected to the extension. The overload characteristic (STOL evaluation) in the resistor can be reliably improved.
この場合,請求項2に記載したように,一方の接続部を,前記絶縁基板における一方の短辺側面に隣接した部位に,他方の接続部を,他方の短辺側面に隣接した部位に各々位置することにより,前記抵抗膜における電流経路を,絶縁基板が長方形であることを利用してより長くできるから,前記した効果を助長できる。
In this case, as described in
また,前記抵抗膜を,直列接続の二つのつづら折りに構成して,その両端を前記請求項3に記載したように,両上面電極に対する接続部を細幅にすることにより,その電流経路がより長くなるから,耐サージ特性の更なる向上を図ることができる。
Further, the resistive film, and configured to Ri two zigzag series connection, both ends thereof as described in
また,請求項7に記載した製造方法によると,前記した機能を有するチップ抵抗器を低コストで製造することができる。
Moreover, according to the manufacturing method described in
以下,本発明の実施の形態を図面について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1〜図3は,本発明における第1の実施の形態によるチップ抵抗器を示す。 1 to 3 show a chip resistor according to a first embodiment of the present invention.
この第1の実施の形態によるチップ抵抗器1は,少なくとも,セラミック等の耐熱絶縁体にて平面視で長辺がLで短辺がWの長方形のチップ型に構成した絶縁基板2と,この絶縁基板2の上面のうちその長方形の長手方向の左右両側に形成した一対の上面電極3,4と,前記絶縁基板2の上面のうち前記両上面電極3,4の間の部分にその長方形の長手方向に延びるように形成した抵抗膜5と,前記絶縁基板2の長方形における二つの長辺側面2a,2bに当該長辺側面2a,2bの全長にわたって延びるように形成した半田付け用の端子電極6,7と,前記絶縁基板2における下面のうち前記二つの長辺側面2a,2bの隣接する部分にこの二つの長辺側面2a,2bに沿って延びるように形成した一対の下面電極8,9と,前記絶縁基板2の上面に前記抵抗膜5の全体を覆うように形成したガラス又は合成樹脂によるカバーコート10とによって構成されている。
The
なお,前記両上面電極3,4,前記抵抗膜5,及び前記両下面電極8,9の各々は,その材料ペーストのスクリーン印刷とその後における焼成とで形成され,また,前記両端子電極6,7は,材料ペースト塗布とその後における焼成とで形成され,更にまた,前記カバーコート10は,材料ペーストのスクリーン印刷とその後における乾燥又は焼成とで形成される。
Each of the
そして,前記各上面電極3,4は,前記絶縁基板2における上面のうち当該絶縁基板2における長辺側面2a,2bに隣接する部分に,この長辺側面2a,2bに沿って帯状に延びるように形成されており,前記両端子電極6,7は,前記上面電極3,4及び前記下面電極8,9の各々に対して重なり接続されている。
Each of the
一方,前記抵抗膜5の一端には,前記両上面電極3,4のうち一方の上面電極3への細幅状の接続部5aが,前記抵抗膜5の他端には,他方の上面電極4への細幅状の接続部5bが各々一体に設けられ,これら両接続部5a,5bを,その各々に対する上面電極3,4に対して,前記絶縁基板2における長方形の長手方向に沿って互いに適宜距離Sを隔てた部位において重なり接続するように構成している。
On the other hand, one end of the
本実施の形態において,前記抵抗膜5のうちその両端における接続部5a,5b間の部分は,当該抵抗膜5を,スクリーン印刷とその後における焼成にて形成した後において,図1に示すように,絶縁基板2の短手方向に長い入り込み溝5cと絶縁基板の長手方向に長い入り込み溝5dとをレーザ光線の照射等のトリミング加工にて刻設することによって,前記絶縁基板2の長手方向に折り返される部分と前記絶縁基板2の短手方向に折り返される部分とが連続したつづら折りに形成されている。
In the present embodiment, the portion between the
なお,前記両入り込み溝5c,5dのうちいずれか一方又は両方は,当該入り込み溝の刻設によって,前記抵抗膜5における抵抗値が所定の許容範囲内に入るようにするというトリミング調整を兼ねている。
この場合,前記上面電極3,4のうち一方の上面電極4は,図1,後述する図4及び図5に示すように,他方の上面電極3よりも短くすることにより,前記絶縁基板2における上面のうち当該絶縁基板2における一方の長辺側面2bに隣接する部分には,前記一方の上面電極4を形成しないという構成にしている。
One or both of the both entering
In this case, one
前記抵抗膜5を,前記したように,直列接続の二つのつづら折りを形成することは, 前記トリミング加工による方法に限らず,当該抵抗膜5をスクリーン印刷するときに同時に一本又は複数本の入り込み溝を設けることによってつづら折りに形成したり,或いは, スクリーン印刷するときに設ける入り込み溝と,前記トリミング加工による入り込み溝との組み合わせによってつづら折りに形成したりすることができる。
The
なお,図示していないが,前記各上面電極3,4のうちカバーコート10にて被覆されていない部分の表面,前記各端子電極6,7の表面,及び前記各下面電極8,9の表面には,半田等のように半田接合性に優れた金属によるメッキ層が形成されている。
Although not shown, the surfaces of the
この構成のチップ抵抗器1は,プリント回路基板等に対する半田付けを,長方形にした絶縁基板2のうち二つの長辺側面2a,2bに形成した端子電極6,7において行うことにより,半田付けの面積を増大することができるとともに,熱膨張・収縮によって前記半田付け部に作用する熱ストレスが低減できる。
The
その一方で,抵抗膜5は,当該抵抗膜5の一端に前記両上面電極3,4のうち一方の上面電極3への接続部5aを,当該抵抗膜5の他端に他方の上面電極4への接続部5bを各々一体に設け,この両接続部5a,5bを,前記絶縁基板2における長方形の長手方向に沿って互いに適宜距離Sを隔てた部位においてその各々の上面電極3,4に接続するという構成であることにより,この抵抗膜5における電流経路の長さを,当該抵抗膜5を長方形の長手方向と直角の方向に延びるように形成する場合よりも,当該抵抗膜5の両端に一体に設けた前記両接続部5a,5bを長手方向に適宜距離Sを隔てた部位においてその各々の上面電極3,4に接続する分だけ増大することができる。
On the other hand, the
この場合において,前記抵抗膜5のうち両接続部5a,5b間の部分を,前記したように,直列接続の二つのつづら折りに構成することにより,その電流経路の長さを大幅に長
In this case, both the
特に,この電流経路の長さは,抵抗膜5を前記したように,直列接続の二つのつづら折りに構成することに加えて,両端における両接続部5a,5bを細幅状に構成することにより,より長くすることができる。
In particular, the length of the current path, the
図4は,参考例のチップ抵抗器1′を示す。 FIG. 4 shows a chip resistor 1 'of a reference example .
このチップ抵抗器1′は,前記抵抗膜5の両端における両接続部5a,5bのうち一方の接続部5aを,絶縁基板2における両長辺側面2a,2bと直角方向に延びる両短辺側面2c,2dのうち一方の短辺側面2cに隣接した部位に,他方の接続部5bを,他方の短辺側面2dに隣接した部位に各々に位置することにより,この両接続部5a,5bの相互間における距離Sを増大したものであり,その他の構成は,前記第1の実施の形態と同様である。
The
この構成によると,前記抵抗膜5における電流経路の長さを,前記図1〜図3の場合よりも更に増大できるから,前記した効果を助長できる。
According to this configuration, the length of the current path in the
前記した構成のチップ抵抗器1,1′の製造に際しては,以下に述べる方法を採用することが好ましい。
In manufacturing the
この製造方法は,先ず,図5に示すように,長方形のチップ型にした絶縁基板2の上面に,帯状にした一対の上面電極3,4を,材料ペーストのスクリーン印刷及び焼成にて形成する工程と,図6に示すように,前記絶縁基板2の下面に,その両長辺側面2a,2bに沿って延びる一対の下面電極8,9を,材料ペーストのスクリーン印刷及び焼成にて形成する工程と,図7に示すように,前記絶縁基板2における上面のうち前記両上面電極3,4の間の部分に,抵抗膜5を,その両端を一体に設けた接続部5a,5bが前記両上面電極3,4に対して重なり接続するように,材料ペーストのスクリーン印刷及び焼成にて形成する工程とを備えている。
In this manufacturing method, first, as shown in FIG. 5, a pair of
これら三つの各工程は,前記下面電極8,9を形成する工程に次いで前記上面電極を形成する工程を行い,次いで前記抵抗膜5を形成する工程を行うようにするか,或いは,前記下面電極8,9を形成する工程に次いで前記前記抵抗膜5を形成する工程を行い,次いで,前記上面電極3,4を形成する等のように,適宜入れ換えることができる。
In each of these three steps, the step of forming the upper surface electrode after the step of forming the
本発明の製造方法は,次に,前記抵抗膜5に,当該抵抗膜5における抵抗値をその両端に接続の両上面電極3,4に通電用プローブを接触して測定しながら,図8に示すように,入り込み溝5c,5dをトリミング加工にて刻設することにより,その抵抗値が所定値になるようにトリミング調整する工程を備えている。
In the manufacturing method of the present invention, next, the resistance value of the
本発明の製造方法は,次に,図9に示すように,前記絶縁基板2の上面に前記抵抗膜5を覆うカバーコート10を,材料ペーストのスクリーン印刷と,その後における乾燥又は焼成にて形成する工程と,図10に示すように,前記絶縁基板2における両長辺側面2a,2bに端子電極6,7を,材料ペーストの塗布及び焼成にて前記各上面電極3,4と前記各下面電極8,9との両方に一部が重なり接続するように形成する工程と,前記上面電極3,4,前記端子電極6,7及び前記下面電極8,9の表面にバレルメッキ処理等にて金属メッキ層を形成する工程とを備えている。
In the manufacturing method of the present invention, next, as shown in FIG. 9, a
これらの各工程を経ることにより,前記した構成のチップ抵抗器1,1′を低コストで製造することができる。
Through these steps, the
1,1′ チップ抵抗器
2 絶縁基板
2a,2b 絶縁基板の長辺側面
2c,2d 絶縁基板の短辺側面
3,4 上面電極
5 抵抗膜
5a,5b 抵抗膜の接続部
5c,5d 入り込み溝
6,7 端子電極
8,9 下面電極
10 カバーコート
1, 1 '
Claims (7)
前記上面電極の各々は,前記絶縁基板における上面のうち当該絶縁基板における長辺側面に隣接する部分に形成されており,この上面電極は,当該上面電極における前記抵抗膜の長辺に沿った方向の幅を前記抵抗膜の接続部における前記絶縁基板の長辺に沿った方向の幅よりも大きくした状態で前記絶縁基板の長辺側面に沿って帯状に長く延びる形態である一方,
前記抵抗膜の一端には,前記両上面電極のうち一方の上面電極への前記接続部が,前記抵抗膜の他端には,他方の上面電極への前記接続部が各々一体に設けられ,これら両接続部は,その各々における上面電極に対して,前記絶縁基板における長方形の長手方向に沿って互いに適宜距離を隔てた部位において接続されており,
前記抵抗膜のうち前記接続部の間の部分は,
前記絶縁基板の長手方向に折り返される部分と前記絶縁基板の短手方向に折り返される部分とが連続したつづら折りになっていることを特徴とするチップ抵抗器。 An insulating substrate which is rectangular in plan view, a resistive film formed on the upper surface of the insulating substrate, a pair of upper surface electrode connecting portion of the formed on the upper surface of the insulating substrate Rutotomoni the resistive film overlap, in the insulating substrate In a chip resistor comprising a pair of terminal electrodes formed so as to be electrically connected to the upper surface electrodes on the left and right long side surfaces extending in the longitudinal direction of the rectangle,
Each of the upper surface electrodes is formed on a portion of the upper surface of the insulating substrate adjacent to the long side surface of the insulating substrate , and the upper surface electrode is in a direction along the long side of the resistance film of the upper surface electrode. While the width of the resistor film is longer than the width in the direction along the long side of the insulating substrate in the connection portion of the resistance film, the strip extends long along the side of the long side of the insulating substrate ,
Wherein the one end of the resistor film, wherein the connection to one of the upper electrode, of the two upper electrode is the other end of the resistance film, the connection to the other of the upper electrode are each integrally provided, These two connecting portions are connected to the upper surface electrode in each of them at a site that is appropriately spaced along the longitudinal direction of the rectangle of the insulating substrate,
The portion of the resistive film between the connecting portions is
A chip resistor characterized in that a portion folded in the longitudinal direction of the insulating substrate and a portion folded in the short direction of the insulating substrate are continuously folded .
前記各上面電極を形成する工程が,前記絶縁基板における上面のうち当該絶縁基板における長辺側面に隣接する部分にこの長辺側面に沿って帯状に延びるようにして形成する工程であり,
前記上面電極は,当該上面電極における前記抵抗膜の長辺に沿った方向の幅を前記抵抗膜の接続部における前記絶縁基板の長辺に沿った方向の幅よりも大きくした状態に形成されており,
前記抵抗膜を形成する工程が,
当該抵抗膜の一端に前記両上面電極のうち一方の上面電極への前記接続部を,当該抵抗膜の他端に他方の上面電極への前記接続部を各々一体に設け,両接続部を,前記絶縁基板における長方形の長手方向に沿って互いに適宜距離を隔てた部位においてその各々の上面電極に接続する工程と,
前記抵抗膜をつづら折りを備えた形態にして形成する工程とを含んでおり,
前記つづら折りは,前記絶縁基板の長手方向に折り返される部分と,前記絶縁基板の短手方向に折り返される部分とが連続していることを特徴とするチップ抵抗器の製造方法。 Forming a resistive film on the upper surface of the insulating substrate which is rectangular in plan view, forming a pair of upper surface electrode connecting portions of the resistive film on the upper surface of the insulating substrate overlap, the rectangle of the said insulating substrate Forming a terminal electrode on each of the left and right long side surfaces extending in the longitudinal direction.
The step of forming each upper surface electrode is a step of forming the upper surface of the insulating substrate so as to extend in a band shape along the long side surface in a portion adjacent to the long side surface of the insulating substrate,
The upper surface electrode is formed in a state where the width of the upper surface electrode in the direction along the long side of the resistance film is larger than the width of the connection portion of the resistance film in the direction along the long side of the insulating substrate. And
Forming the resistive film comprises:
The connection to one of the upper electrode of the two upper electrode to one end of the resistance film, provided on the other end of the resistor film in each integrally the connection to the other of the upper electrode, both connections, Connecting to each of the upper surface electrodes at an appropriate distance from each other along the longitudinal direction of the rectangle in the insulating substrate;
Includes a step of forming by the resistive film Wotsu Dzura folding Rio with form,
Before tough Dzura folding rehearsal, the a portion to be folded back in the longitudinal direction of the insulating substrate, the manufacturing method of the chip resistor, characterized in that the short direction on folded Ru portion of the insulating substrate is continuous.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334140A JP5096672B2 (en) | 2005-11-18 | 2005-11-18 | Chip resistor and manufacturing method thereof |
US12/083,448 US7940158B2 (en) | 2005-10-13 | 2006-10-10 | Chip resistor and its manufacturing method |
EP06811508A EP1950771A1 (en) | 2005-10-13 | 2006-10-10 | Chip resistor and its manufacturing method |
PCT/JP2006/320195 WO2007043516A1 (en) | 2005-10-13 | 2006-10-10 | Chip resistor and its manufacturing method |
TW095137603A TW200731297A (en) | 2005-10-13 | 2006-10-12 | Chip resistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334140A JP5096672B2 (en) | 2005-11-18 | 2005-11-18 | Chip resistor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142165A JP2007142165A (en) | 2007-06-07 |
JP5096672B2 true JP5096672B2 (en) | 2012-12-12 |
Family
ID=38204676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005334140A Active JP5096672B2 (en) | 2005-10-13 | 2005-11-18 | Chip resistor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5096672B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5244342B2 (en) * | 2007-07-04 | 2013-07-24 | 太陽社電気株式会社 | Chip resistor |
JP5166140B2 (en) * | 2008-07-03 | 2013-03-21 | ローム株式会社 | Chip resistor and manufacturing method thereof |
JP4629760B2 (en) | 2008-09-02 | 2011-02-09 | 日本電波工業株式会社 | Constant temperature crystal oscillator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54142564A (en) * | 1978-04-27 | 1979-11-06 | Nippon Electric Co | Method of producing thin film resistance |
JP3118509B2 (en) * | 1998-01-26 | 2000-12-18 | 北陸電気工業株式会社 | Chip resistor |
JP2000216001A (en) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Ind Co Ltd | Rectangular chip resistor |
JP2001338801A (en) * | 2000-05-30 | 2001-12-07 | Matsushita Electric Ind Co Ltd | Resistor and its manufacturing method |
JP2002075704A (en) * | 2000-09-05 | 2002-03-15 | Taiyosha Electric Co Ltd | Chip resistor |
JP3948701B2 (en) * | 2000-12-28 | 2007-07-25 | 太陽社電気株式会社 | Chip resistor |
JP4212457B2 (en) * | 2003-11-19 | 2009-01-21 | ローム株式会社 | Resistor |
JP4707329B2 (en) * | 2004-02-27 | 2011-06-22 | ローム株式会社 | Chip resistor and manufacturing method thereof |
JP4594117B2 (en) * | 2004-06-03 | 2010-12-08 | 太陽社電気株式会社 | Chip resistor |
-
2005
- 2005-11-18 JP JP2005334140A patent/JP5096672B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007142165A (en) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8081059B2 (en) | Chip resistor and manufacturing method thereof | |
US7907046B2 (en) | Chip resistor and method for producing the same | |
WO2019220811A1 (en) | Chip resistor and chip resistor production method | |
US7733211B2 (en) | Chip resistor and its manufacturing process | |
WO2007043516A1 (en) | Chip resistor and its manufacturing method | |
KR20060002939A (en) | Chip resistor and method for manufacturing same | |
US6292091B1 (en) | Resistor and method of adjusting resistance of the same | |
JP3993852B2 (en) | Thermistor with symmetrical structure | |
JP4641229B2 (en) | Chip resistor | |
JP5096672B2 (en) | Chip resistor and manufacturing method thereof | |
JPH09205004A (en) | Chip resistor and its manufacturing method | |
JP4812390B2 (en) | Chip resistor and manufacturing method thereof | |
JP5166140B2 (en) | Chip resistor and manufacturing method thereof | |
JP2001035702A (en) | Structure of film-type resistor | |
JP2005093717A (en) | Chip resistor and its manufacturing method | |
JP4875327B2 (en) | Manufacturing method of chip resistor | |
JP2007036012A (en) | Chip resistor for large electric power | |
JP2001155903A (en) | Electronic parts | |
JP5166685B2 (en) | Chip resistor and its manufacturing method | |
JPH10233485A (en) | Composite chip component | |
JP6715002B2 (en) | Chip resistor mounting structure | |
JPH08330115A (en) | Network electronic component | |
JPH1125U (en) | Multiple chip type resistor | |
JP2684935B2 (en) | Trimming resistor | |
JP2005093718A (en) | Chip resistor and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110419 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120718 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5096672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |