JP5084185B2 - Manufacturing method of semiconductor thin film - Google Patents
Manufacturing method of semiconductor thin film Download PDFInfo
- Publication number
- JP5084185B2 JP5084185B2 JP2006173836A JP2006173836A JP5084185B2 JP 5084185 B2 JP5084185 B2 JP 5084185B2 JP 2006173836 A JP2006173836 A JP 2006173836A JP 2006173836 A JP2006173836 A JP 2006173836A JP 5084185 B2 JP5084185 B2 JP 5084185B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- laser pulse
- laser
- silicon film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体薄膜の製造方法に関し、特に非晶質の半導体薄膜にレーザビームを入射させることにより結晶化した半導体薄膜を製造する方法に関する。 The present invention relates to a method for manufacturing a semiconductor thin film, and particularly to a method for manufacturing a crystallized semiconductor thin film by making a laser beam incident on an amorphous semiconductor thin film.
下記の特許文献1に開示された多結晶シリコン薄膜の製造方法について、図6A〜図6Cを参照して説明する。 A method for manufacturing a polycrystalline silicon thin film disclosed in Patent Document 1 below will be described with reference to FIGS. 6A to 6C.
図6Aに示すように、ガラス基板100の上に、酸化シリコン膜101を形成する。この酸化シリコン膜101に、円筒状の凹部102を形成する。凹部102の直径は50nm〜150nmの範囲内であり、深さは750nm程度である。凹部102内及び酸化シリコン膜101の上に、厚さ30nm〜150nm程度の非晶質シリコン膜103を形成する。 As shown in FIG. 6A, a silicon oxide film 101 is formed on the glass substrate 100. A cylindrical recess 102 is formed in the silicon oxide film 101. The diameter of the recess 102 is in the range of 50 nm to 150 nm, and the depth is about 750 nm. An amorphous silicon film 103 having a thickness of about 30 nm to 150 nm is formed in the recess 102 and on the silicon oxide film 101.
図6Bに示すように、レーザビーム105を非晶質シリコン膜103に入射させる。レーザビーム105として、例えば波長308nm、パルス幅150ns〜250nsのXeClエキシマレーザが用いられる。なお、レーザ照射時に、ガラス基板100を、200℃〜400℃の範囲内の温度に加熱しておく。非晶質シリコン膜103に入射したレーザビームは、そのほとんどが非晶質シリコン膜103の表面付近で吸収される。これは、波長308nmにおける非晶質シリコンの吸収係数が0.139nm−1程度であるためである。凹部102内の底部に非溶融状態の部分が残り、それ以外の部分はほぼ完全溶融状態になる。これにより、レーザ照射後のシリコンの結晶成長は、凹部102の底部近傍で先に始まり、非晶質シリコン膜103の表面付近へ進行する。 As shown in FIG. 6B, the laser beam 105 is incident on the amorphous silicon film 103. As the laser beam 105, for example, a XeCl excimer laser having a wavelength of 308 nm and a pulse width of 150 ns to 250 ns is used. Note that the glass substrate 100 is heated to a temperature in the range of 200 ° C. to 400 ° C. during laser irradiation. Most of the laser beam incident on the amorphous silicon film 103 is absorbed near the surface of the amorphous silicon film 103. This is because the absorption coefficient of amorphous silicon at a wavelength of 308 nm is about 0.139 nm −1 . A non-melted portion remains at the bottom of the recess 102, and the other portions are almost completely melted. Thereby, the crystal growth of silicon after laser irradiation starts first near the bottom of the recess 102 and proceeds to the vicinity of the surface of the amorphous silicon film 103.
凹部102の底部では、いくつかの結晶粒が発生し得る。凹部102の平断面寸法を1個の結晶粒か、それよりも少し小さい程度にしておくと、凹部102の開口部には1個の結晶粒のみが到達する。凹部102の開口部に到達した結晶粒を種結晶として、非晶質シリコン膜103の面内方向に結晶成長が進行する。これにより、図6Cに示すように、ほぼ単結晶の結晶粒108が形成される。 Several crystal grains can be generated at the bottom of the recess 102. If the planar cross-sectional dimension of the recess 102 is set to one crystal grain or a little smaller than that, only one crystal grain reaches the opening of the recess 102. Crystal growth proceeds in the in-plane direction of the amorphous silicon film 103 using the crystal grains reaching the opening of the recess 102 as seed crystals. Thereby, as shown in FIG. 6C, substantially single crystal grains 108 are formed.
下記の特許文献2に、第1の酸化シリコン膜に形成された直径1μm程度、深さ800nm程度の凹部の内面に、第2の酸化シリコン膜をコンフォーマルに堆積させることにより、凹部の直径を0.1μm程度まで縮小させる技術が開示されている。縮小された凹部の底面にNi等の結晶化推進膜を堆積させる。この上に、第1の非晶質シリコン膜を堆積させる。第1の酸化シリコン膜の上面が露出するまで、第1の非晶質シリコン膜、結晶化促進膜、及び第2の酸化シリコン膜を除去する。これにより、凹部内にのみ結晶化促進膜が残り、その上に第1の非晶質シリコン膜が残る。 In Patent Document 2 below, a second silicon oxide film is conformally deposited on the inner surface of a recess having a diameter of about 1 μm and a depth of about 800 nm formed in the first silicon oxide film, thereby reducing the diameter of the recess. A technique for reducing the size to about 0.1 μm is disclosed. A crystallization propulsion film such as Ni is deposited on the bottom surface of the reduced recess. A first amorphous silicon film is deposited thereon. The first amorphous silicon film, the crystallization promoting film, and the second silicon oxide film are removed until the upper surface of the first silicon oxide film is exposed. As a result, the crystallization promoting film remains only in the recess, and the first amorphous silicon film remains thereon.
除去工程後、第2の非晶質シリコン膜を堆積させることにより、その面方位を(111)面に揃えることができる。 After the removing step, by depositing the second amorphous silicon film, the plane orientation can be aligned with the (111) plane.
上記特許文献1に開示された方法では、成長核を発生させるための凹部のアスペクト比を5〜15程度にしなければならない。凹部のアスペクト比が大きくなると、凹部内を非晶質シリコン膜で再現性よく埋め込むことが困難になる。 In the method disclosed in Patent Document 1, the aspect ratio of the recess for generating growth nuclei must be about 5 to 15. When the aspect ratio of the recesses becomes large, it becomes difficult to fill the recesses with an amorphous silicon film with good reproducibility.
特許文献2に開示された方法においては、非晶質シリコン膜を充填すべき凹部の平断面の寸法が0.1μm程度まで縮小化されているため、その中に非晶質シリコン膜を充填することがより困難である。 In the method disclosed in Patent Document 2, since the dimension of the flat cross section of the recess to be filled with the amorphous silicon film is reduced to about 0.1 μm, the amorphous silicon film is filled therein. Is more difficult.
本発明の目的は、従来よりもアスペクト比の小さな凹部を利用して、結晶化した半導体薄膜を製造する方法を提供することである。 An object of the present invention is to provide a method of manufacturing a crystallized semiconductor thin film using a recess having a smaller aspect ratio than the conventional one.
本発明の一観点によれば、
(a)基板表面に、直径150nmの円を内包し、かつ直径300nmの円に内包される平面形状を有し、深さが200nm以上500nm以下である複数の凹部を形成する工程と、
(b)前記凹部内が埋め尽くされるように、前記基板上に、アモルファスまたは多結晶状態のシリコン膜を形成する工程と、
(c)前記シリコン膜の一部に、第1のレーザパルスを入射させることにより、該シリコン膜を加熱して前記凹部の深さ方向の途中まで前記シリコン膜を溶融させる工程と、
(d)前記第1のレーザパルスの入射時点から遅延時間を設けて、前記シリコン膜の溶融状態が維持されている期間内に、同一位置に第2のレーザパルスを入射させることにより、前記凹部内の1つの成長核から成長した結晶粒のみを前記凹部の開口部まで成長させ、前記シリコン膜を結晶化させる工程と
を有する半導体薄膜の製造方法が提供される。
According to one aspect of the present invention,
(A) forming a plurality of recesses having a planar shape including a circle having a diameter of 150 nm and being included in a circle having a diameter of 300 nm and having a depth of 200 nm or more and 500 nm or less on the substrate surface;
(B) As before Symbol the recess is filled, on the substrate, forming an amorphous or polycrystalline silicon film state,
(C) a portion of the silicon film, the Rukoto is incident first laser pulse, a step of melting the silicon film by heating the silicon film to the middle of the depth direction of the recess,
(D) providing a delay time from the time of incidence of the first laser pulse, and causing the second laser pulse to be incident on the same position within a period in which the molten state of the silicon film is maintained, thereby causing the recess There is provided a method for producing a semiconductor thin film, comprising the steps of growing only the crystal grains grown from one of the growth nuclei to the opening of the recess and crystallizing the silicon film .
第1のレーザパルスの熱的影響が残っている状態で、同一位置に第2のレーザパルスを入射させることにより、凹部のアスペクト比が小さくなっても、1つの凹部に対してほぼ1つの結晶粒が配置された多結晶膜を形成することができる。 Even if the aspect ratio of the concave portion is reduced by making the second laser pulse incident at the same position in a state where the thermal influence of the first laser pulse remains, almost one crystal is formed with respect to one concave portion. A polycrystalline film in which grains are arranged can be formed.
図1A〜図4を参照して、実施例による半導体薄膜の製造方法について説明する。 A method for manufacturing a semiconductor thin film according to an embodiment will be described with reference to FIGS.
図1Aに示すように、シリコンからなる下地基板1の上に、厚さ500nmの酸化シリコン膜2を形成する。酸化シリコン膜2は、例えば周知の化学気相成長(CVD)により形成することができる。この酸化シリコン膜2に、多数の凹部3を形成する。凹部3の各々の深さは500nmであり、その平断面は、直径0.19μmの円形である。 As shown in FIG. 1A, a silicon oxide film 2 having a thickness of 500 nm is formed on a base substrate 1 made of silicon. The silicon oxide film 2 can be formed by, for example, well-known chemical vapor deposition (CVD). A large number of recesses 3 are formed in the silicon oxide film 2. Each of the recesses 3 has a depth of 500 nm, and its flat cross section is a circle having a diameter of 0.19 μm.
図2Aに、凹部3の面内の配置を示す。凹部3は、格子間隔Dが0.6μmの正方格子の格子点に対応する位置に配置されている。 FIG. 2A shows an in-plane arrangement of the recess 3. The recesses 3 are arranged at positions corresponding to lattice points of a square lattice having a lattice interval D of 0.6 μm.
図1Aに戻って説明を続ける。凹部3の内面、及び酸化シリコン膜2の上面を、厚さ30nmの酸化シリコン膜4で覆う。酸化シリコン膜4は、例えば、原料ガスとしてテトラエチルオルソシリケート(TEOS)とオゾン(O3)とを用いたCVDにより形成することができる。 Returning to FIG. 1A, the description will be continued. The inner surface of the recess 3 and the upper surface of the silicon oxide film 2 are covered with a silicon oxide film 4 having a thickness of 30 nm. The silicon oxide film 4 can be formed by, for example, CVD using tetraethylorthosilicate (TEOS) and ozone (O 3 ) as source gases.
凹部3の内部が埋め込まれるように、基板上に厚さ100nmの非晶質シリコン膜5を堆積させる。非晶質シリコン膜5は、例えばシラン(SiH4)を用いたCVDにより形成することができる。 An amorphous silicon film 5 having a thickness of 100 nm is deposited on the substrate so that the inside of the recess 3 is embedded. The amorphous silicon film 5 can be formed by, for example, CVD using silane (SiH 4 ).
図1Bに示すように、非晶質シリコン膜5に、パルスレーザビーム10を入射させる。パルスレーザビーム10は、例えばNd:YAGレーザの2倍高調波である。なお、Nd:YAGレーザの代わりに、Nd:YLFレーザ、Nd:YVO4レーザ等の固体レーザを使用してもよい。 As shown in FIG. 1B, a pulsed laser beam 10 is incident on the amorphous silicon film 5. The pulse laser beam 10 is, for example, a second harmonic of an Nd: YAG laser. In place of the Nd: YAG laser, a solid-state laser such as an Nd: YLF laser or an Nd: YVO 4 laser may be used.
図3Aに、パルスレーザビーム10のタイミングチャートを示す。まず、第1のレーザパルスP11が入射する。遅延時間TD後に、同じ位置に第2のレーザパルスP12が入射する。本明細書において、第1のレーザパルスP11の入射と第2のレーザパルスP12の入射とを併せて、「1ショット」と呼ぶこととする。第1のレーザパルスP11及び第2のレーザパルスP12のパルス幅PWは、100ns〜200nsの範囲内である。第1のレーザパルスP11の、非晶質シリコン膜5の表面におけるパルスエネルギ密度は、0.6J/cm2であり、第2のレーザパルスP12の、非晶質シリコン膜5の表面におけるパルスエネルギ密度は、1.0J/cm2である。このパルスエネルギ密度は、非晶質シリコン膜5を溶融させるのに十分な大きさである。 FIG. 3A shows a timing chart of the pulse laser beam 10. First, the first laser pulse P 11 is incident. After the delay time TD, a second laser pulse P 12 is incident on the same position. In this specification, the incidence of the first laser pulse P 11 and the incidence of the second laser pulse P 12 are collectively referred to as “one shot”. Pulse width PW of the first laser pulse P 11 and the second laser pulse P 12 is in the range of 100Ns~200ns. The pulse energy density of the first laser pulse P 11 on the surface of the amorphous silicon film 5 is 0.6 J / cm 2 , and the second laser pulse P 12 on the surface of the amorphous silicon film 5 is The pulse energy density is 1.0 J / cm 2 . This pulse energy density is large enough to melt the amorphous silicon film 5.
第1のレーザパルスP11が入射してから第2のレーザパルスP12が入射するまでの遅延時間TDは、500nsである。この遅延時間TDは、第1のレーザパルスP11による熱的影響が十分残存している長さ、すなわち溶融状態が維持されている長さである。なお、「溶融状態」には、過冷却状態も含まれる。このように、1ショット内で、最初に入射したレーザパルスの熱的影響が十分残存する短い時間内に、次のレーザパルスを入射させるレーザ加工方法を、「ダブルパルス法」と呼ぶこととする。より一般的に、1ショットを3個以上のレーザパルスで構成する方法を「マルチパルス法」と呼ぶこととする。本実施例ではダブルパルス法を採用するが、マルチパルス法を採用してもよい。 The delay time TD from the incident first laser pulses P 11 until the second laser pulse P 12 is incident is 500 ns. The delay time TD is the length of the thermal effects of the first laser pulse P 11 is sufficiently remained, i.e. the length of the molten state is maintained. The “molten state” includes a supercooled state. In this way, a laser processing method in which the next laser pulse is incident within a short time in which the thermal influence of the first incident laser pulse remains sufficiently within one shot is referred to as a “double pulse method”. . More generally, a method of configuring one shot with three or more laser pulses is referred to as a “multi-pulse method”. In this embodiment, the double pulse method is employed, but a multi-pulse method may be employed.
第1のレーザパルスP11及び第2のレーザパルスP12で構成される1ショットの照射後、第1のレーザパルスP21と第2のレーザパルスP22で構成される次のショットの照射が行われる。1つのショットの照射から次のショットの照射までの時間間隔Tは1msである。すなわち、ショットの繰り返し周波数は1kHzである。 After irradiation of one shot consists of first laser pulses P 11 and the second laser pulse P 12 of, the following shots of configuration as first laser pulses P 21 in the second laser pulses P 22 Done. The time interval T from the irradiation of one shot to the irradiation of the next shot is 1 ms. That is, the shot repetition frequency is 1 kHz.
図3Bに、非晶質シリコン膜5の表面におけるビーム断面の形状を示す。ビーム断面は、y軸方向に長い長方形であり、長さLが2.5mm、幅Wが0.25mmである。図2Aに示した格子間隔Dが0.6μmであるため、1つのビーム断面内の幅方向に並ぶ凹部3の数は400個以上になる。 FIG. 3B shows the shape of the beam cross section on the surface of the amorphous silicon film 5. The beam cross section is a rectangle that is long in the y-axis direction, and has a length L of 2.5 mm and a width W of 0.25 mm. Since the grating interval D shown in FIG. 2A is 0.6 μm, the number of the concave portions 3 arranged in the width direction in one beam cross section is 400 or more.
レーザビーム照射工程においては、非晶質シリコン膜5の表面の同一箇所に入射するショットの数を1にしてもよいし、2以上、例えば10にしてもよい。同一箇所に入射するショット数を10にする場合、一例として、基板を静止させて10ショットを同一箇所に入射させてもよいし、ショット間のオーバラップ率が90%になるように下地基板1をx軸方向に移動させながら照射を行ってもよい。下地基板1を移動させながらレーザ照射を行う場合、1つのショットを構成する第1のレーザパルスと第2のレーザパルスとは、遅延時間TDが極僅かであるため、実質的に同一の領域に入射すると考えることができる。ショット間のオーバラップ率とは、ある1つのショットで照射される領域のうち、次の1ショットで照射される領域と重なる部分の占める割合を意味する。 In the laser beam irradiation step, the number of shots incident on the same portion of the surface of the amorphous silicon film 5 may be 1, or may be 2 or more, for example, 10. When the number of shots incident on the same location is 10, as an example, the substrate may be stationary and 10 shots may be incident on the same location, or the base substrate 1 may have an overlap rate of 90%. Irradiation may be performed while moving in the x-axis direction. When laser irradiation is performed while the base substrate 1 is moved, the first laser pulse and the second laser pulse constituting one shot have a very short delay time TD, so that they are in substantially the same region. It can be considered to be incident. The overlap ratio between shots means a ratio of a portion that overlaps an area irradiated with the next one shot in an area irradiated with one shot.
図1Cに示すように、凹部3内の深さ方向の途中まで、非晶質シリコン膜5が一時的に溶融し、結晶化する。これにより、多結晶シリコン膜5aが形成される。凹部3の深い領域には、非晶質状態のシリコンが残る。 As shown in FIG. 1C, the amorphous silicon film 5 is temporarily melted and crystallized halfway in the depth direction in the recess 3. Thereby, the polycrystalline silicon film 5a is formed. Amorphous silicon remains in the deep region of the recess 3.
図2Bに、レーザ照射後の基板の平面図を模式的に示す。凹部3内に発生した成長核から結晶が成長する。結晶成長が凹部3の開口部まで達した後は、結晶が面内方方向に成長する。相互に隣り合う2つの凹部3から成長した結晶が衝突すると、結晶成長が停止し、衝突部分に粒界6が形成される。凹部3が正方格子の格子点に配置されているため、1つの結晶粒7は、正方形に近い平面形状を示す。 FIG. 2B schematically shows a plan view of the substrate after laser irradiation. Crystals grow from the growth nuclei generated in the recess 3. After the crystal growth reaches the opening of the recess 3, the crystal grows in the in-plane direction. When the crystals grown from the two recesses 3 adjacent to each other collide, the crystal growth stops and a grain boundary 6 is formed at the collision portion. Since the recesses 3 are arranged at lattice points of a square lattice, one crystal grain 7 exhibits a planar shape close to a square.
図4に、実際に作製した多結晶シリコン膜5aの表層部をセコエッチした後の電子顕微鏡写真(SEM写真)を示す。ほぼ正方形の結晶粒が、行列状に規則的に配置されていることがわかる。電子後方散乱パターン(EBSP:Electron Back Scattering Pattern)法を用いて、各結晶粒の結晶方位を測定した。その結果、1つの結晶粒内においては、基板面に垂直な方向、及び基板面内の相互に直交する2方向のいずれの方向においても、結晶方位が一定であることがわかった。すなわち、結晶粒の各々は単結晶であることが確認された。また、<001>方向が基板面に対して垂直な方向を向く結晶粒が最も多いことがわかった。 FIG. 4 shows an electron micrograph (SEM photograph) after the surface layer portion of the actually produced polycrystalline silicon film 5a is sco-etched. It can be seen that approximately square crystal grains are regularly arranged in a matrix. The crystal orientation of each crystal grain was measured using an electron back scattering pattern (EBSP) method. As a result, it was found that the crystal orientation was constant in one crystal grain in both the direction perpendicular to the substrate surface and the two directions perpendicular to each other in the substrate surface. That is, it was confirmed that each of the crystal grains is a single crystal. It was also found that there were the most crystal grains in which the <001> direction was perpendicular to the substrate surface.
さらに、凹部3を通過する基板の断面を電子顕微鏡(SEM)で観察したところ、凹部3内の非晶質状態のシリコンと、結晶化したシリコンとの界面が、酸化シリコン膜2の上面から約200nmの深さに位置することがわかった。 Further, when the cross section of the substrate passing through the recess 3 was observed with an electron microscope (SEM), the interface between the amorphous silicon in the recess 3 and the crystallized silicon was approximately about the upper surface of the silicon oxide film 2. It was found to be located at a depth of 200 nm.
上記実施例で形成した凹部3の底面及び側面が、厚さ30nmの酸化シリコン膜4で被覆されているため、実質的な凹部の直径は0.13μm、深さは0.47μmになる。この凹部のアスペクト比は、約3.6である。従来のレーザ照射による結晶化においては、凹部のアスペクト比を5〜15程度にしなければならなかった。これは、1つの凹部内に1つの成長核のみを発生させる必要があるからである。なお、凹部5内のシリコン膜5のうち深さ0.2μmよりも浅い部分が溶融し、それよりも深い部分は溶融しなかった。凹部3の実質的な深さは、溶融した部分の深さ、すなわち0.2μmと考えることができる。この場合、実質的なアスペクト比は約1.5になる。凹部3のアスペクト比を1.5程度としても、上記実施例と同様の効果が期待できる。 Since the bottom and side surfaces of the recess 3 formed in the above embodiment are covered with the silicon oxide film 4 having a thickness of 30 nm, the substantial diameter of the recess is 0.13 μm and the depth is 0.47 μm. The aspect ratio of this recess is about 3.6. In the conventional crystallization by laser irradiation, the aspect ratio of the recesses has to be about 5-15. This is because it is necessary to generate only one growth nucleus in one recess. A portion shallower than the depth of 0.2 μm in the silicon film 5 in the recess 5 was melted, and a portion deeper than that was not melted. The substantial depth of the concave portion 3 can be considered as the depth of the melted portion, that is, 0.2 μm. In this case, the substantial aspect ratio is about 1.5. Even when the aspect ratio of the recess 3 is about 1.5, the same effect as in the above embodiment can be expected.
実施例のように、マルチパルス法を採用することにより、アスペクト比を5より小さくしても、凹部の分布に対応して分布する結晶粒を形成することが可能になる。マルチパルス法を採用すると、1つの凹部内に複数の成長核が発生しても、1つの成長核から成長した結晶粒のみが凹部の開口部まで成長し、他の成長核から成長した結晶粒は、凹部の開口部まで成長しないと考えられる。このため、アスペクト比を小さくしても、多結晶シリコン膜5aの表面においては、1つの凹部3に対してほぼ1つの結晶粒7が形成されることになる。 By adopting the multi-pulse method as in the embodiment, it is possible to form crystal grains distributed corresponding to the distribution of the recesses even if the aspect ratio is smaller than 5. When the multi-pulse method is adopted, even if a plurality of growth nuclei are generated in one recess, only the crystal grains grown from one growth nucleus grow to the opening of the recess and grow from other growth nuclei. Does not grow to the opening of the recess. For this reason, even if the aspect ratio is reduced, almost one crystal grain 7 is formed for one recess 3 on the surface of the polycrystalline silicon film 5a.
図4Aに示した多結晶シリコン膜は、同一箇所に1ショットのみを入射させて形成したものである。図4Aには、1つの凹部に対応する1つの結晶粒内に、粒界のような黒い線が観察される。これは、転位等の結晶欠陥であると考えられる。 The polycrystalline silicon film shown in FIG. 4A is formed by allowing only one shot to enter the same location. In FIG. 4A, a black line like a grain boundary is observed in one crystal grain corresponding to one recess. This is considered to be a crystal defect such as dislocation.
図4Bに示した多結晶シリコン膜は、オーバラップ率90%の条件で入射位置を移動させながらレーザビームを入射させて形成したものである。この場合、同一箇所に10ショットのレーザパルスが入射されることになる。結晶欠陥密度が減少していることがわかる。1つの凹部に対応する1つの結晶粒内に現れている直線的な線は、双晶を構成する2つの単結晶の境界である。この境界は、通常の結晶欠陥に比べてキャリア移動度に与える影響は小さい。このように、同一箇所に複数ショットを入射させることにより、結晶欠陥を消滅させ、結晶粒の結晶品質を高めることができる。 The polycrystalline silicon film shown in FIG. 4B is formed by making a laser beam incident while moving the incident position under the condition of an overlap rate of 90%. In this case, a 10-shot laser pulse is incident on the same location. It can be seen that the crystal defect density decreases. A straight line appearing in one crystal grain corresponding to one recess is a boundary between two single crystals constituting a twin. This boundary has less influence on carrier mobility than ordinary crystal defects. Thus, by making a plurality of shots enter the same location, crystal defects can be eliminated and the crystal quality of the crystal grains can be improved.
多結晶シリコン膜に薄膜トランジスタ(TFT)を形成する場合、TFTを配置する位置に凹部を配置しておくことにより、1つの結晶粒内に1つのTFTを形成することが可能になる。<001>方向が基板面に垂直な結晶粒においては、<111>方向が基板面に垂直な結晶粒に比べて、電界効果移動度の高いTFTを形成することが可能になる。 In the case of forming a thin film transistor (TFT) in a polycrystalline silicon film, it is possible to form one TFT in one crystal grain by disposing a recess at a position where the TFT is disposed. With crystal grains whose <001> direction is perpendicular to the substrate surface, it is possible to form TFTs having higher field-effect mobility than crystal grains whose <111> direction is perpendicular to the substrate surface.
図5Aに、凹部3の配置の他の例を示す。図2Aに示した実施例では、凹部3が正方格子の格子点の位置に配置されていた。図5Aに示した例では、正方格子の格子点の偶数番目の行の凹部3が、行方向に半ピッチだけずれている。すなわち、凹部3は、三角格子の格子点の位置に配置されている。 FIG. 5A shows another example of the arrangement of the recesses 3. In the embodiment shown in FIG. 2A, the concave portions 3 are arranged at the positions of the lattice points of the square lattice. In the example shown in FIG. 5A, the recesses 3 in even-numbered rows of lattice points of the square lattice are shifted by a half pitch in the row direction. That is, the recess 3 is arranged at the position of the lattice point of the triangular lattice.
図5Bに、凹部3と結晶粒7との位置関係を示す。1つの凹部3を中心として面内方向に結晶成長して形成された結晶粒7は、ほぼ六角形の平面形状を持つ。図2Bに示した実施例では、4個の凹部3からの成長が一点で衝突していたが、図5Bに示した例では、3個の凹部3からの成長が一点で衝突する。一点で衝突する結晶粒の数が減ることにより、粒界の位置における盛り上がりを低くすることができる。 FIG. 5B shows the positional relationship between the recesses 3 and the crystal grains 7. A crystal grain 7 formed by crystal growth in the in-plane direction around one recess 3 has a substantially hexagonal planar shape. In the embodiment shown in FIG. 2B, the growth from the four recesses 3 collides at one point, but in the example shown in FIG. 5B, the growth from the three recesses 3 collides at one point. By reducing the number of crystal grains colliding at one point, the swell at the position of the grain boundary can be lowered.
上記実施例では、凹部3の平面形状を直径が0.19μmの円形としたが、その他の大きさ及び形状にしてもよい。例えば、直径150nmの円を内包し、かつ直径300nmの円に内包される平面形状としてもよい。また、凹部3を浅くすると、複数の成長核から成長した結晶粒が凹部3の開口部まで到達する。1つの凹部に対して1つの結晶粒を形成するために、凹部3の深さを200nm以上(アスペクト比を1.5以上)とすることが好ましい。凹部3を浅くしすぎると、凹部3の底に発生した複数の種結晶からそれぞれ成長した結晶粒が上面まで到達するため、1つの凹部に対して複数の結晶粒が形成されてしまう。凹部3を深くしすぎると、その内部を非晶質シリコンで埋め込むことが困難になる。このため、凹部3の深さを、500nm以下とすることが好ましい。従来方法では凹部のアスペクト比を5以上にしなければならなかったが、本実施例では、アスペクト比が4以下でも、凹部と結晶粒とがほぼ1対1に対応した多結晶シリコン薄膜を形成することができる。 In the embodiment described above, the planar shape of the recess 3 is a circle having a diameter of 0.19 μm, but other sizes and shapes may be used. For example, a planar shape including a circle having a diameter of 150 nm and included in a circle having a diameter of 300 nm may be used. Further, when the recess 3 is shallow, crystal grains grown from a plurality of growth nuclei reach the opening of the recess 3. In order to form one crystal grain for one recess, the depth of the recess 3 is preferably 200 nm or more (aspect ratio is 1.5 or more). If the recess 3 is made too shallow, crystal grains grown from a plurality of seed crystals generated at the bottom of the recess 3 reach the upper surface, so that a plurality of crystal grains are formed for one recess. If the recess 3 is made too deep, it becomes difficult to bury the inside with amorphous silicon. For this reason, it is preferable that the depth of the recessed part 3 shall be 500 nm or less. In the conventional method, the aspect ratio of the recesses had to be 5 or more, but in this embodiment, even if the aspect ratio is 4 or less, a polycrystalline silicon thin film in which the recesses and crystal grains substantially correspond to each other is formed. be able to.
上記実施例では、Nd:YAGレーザ等の固体レーザの第2高調波を用いたが、その他のレーザを用いてもよい。例えば、波長波長520〜540nmの範囲内に中心波長を持つレーザを用いてもよい。 In the above embodiment, the second harmonic of a solid-state laser such as an Nd: YAG laser is used, but other lasers may be used. For example, a laser having a center wavelength in the wavelength range of 520 to 540 nm may be used.
1ショット内の第1のレーザパルスP11が入射してから第2のレーザパルスP12が入射するまでの遅延時間TDは、第1のレーザパルスP11による熱的影響が十分残存している時間内に、第2のレーザパルスP12を入射させるために、遅延時間TDを1μs以下とすることが好ましい。 The delay time TD since the first laser pulses P 11 in one shot is incident to the second laser pulse P 12 is incident, the thermal effects of the first laser pulse P 11 is sufficiently remained in time, in order to enter the second laser pulses P 12 of, preferably to a delay time TD and 1μs or less.
上記実施例では、下地基板1としてシリコン基板を用いたが、その他の材料からなる基板を用いてもよい。例えば、ガラス基板を用いてもよい。また、酸化シリコン膜2を形成することなく、ガラス基板に直接凹部を形成してもよい。この場合、凹部の内面を覆う酸化シリコン膜4を形成する必要はない。 In the above embodiment, a silicon substrate is used as the base substrate 1, but a substrate made of other materials may be used. For example, a glass substrate may be used. Further, the recess may be formed directly on the glass substrate without forming the silicon oxide film 2. In this case, it is not necessary to form the silicon oxide film 4 that covers the inner surface of the recess.
また、上記実施例では、凹部3内に充填する膜を非晶質シリコン膜5としたが、多結晶シリコン膜を凹部3に充填してもよい。多結晶シリコン膜の成膜時には、結晶粒が不規則に分布するが、上記実施例による方法で結晶化させることにより、凹部3に対応して分布する結晶粒を形成することができる。 In the above embodiment, the amorphous silicon film 5 is filled in the recess 3, but the polycrystalline silicon film may be filled in the recess 3. When the polycrystalline silicon film is formed, the crystal grains are irregularly distributed, but crystal grains distributed corresponding to the recesses 3 can be formed by crystallization by the method according to the above embodiment.
上記実施例では、有底の凹部内にシリコン膜を充填したが、基板を貫通する凹部(貫通孔)内にシリコン膜を充填してもよい。この場合、基板を貫通する凹部の側面に堆積したシリコン膜によって貫通孔内がシリコン膜で完全に充填される。 In the above embodiment, the bottomed recess is filled with the silicon film, but the recess (penetrating hole) penetrating the substrate may be filled with the silicon film. In this case, the inside of the through hole is completely filled with the silicon film by the silicon film deposited on the side surface of the recess that penetrates the substrate.
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
1 下地基板
2、4 酸化シリコン膜
3 凹部
5 非晶質シリコン膜
5a 多結晶シリコン膜
6 粒界
7 結晶粒
10 レーザビーム
100 シリコン基板
101 酸化シリコン膜
102 凹部
103 非晶質シリコン膜
105 レーザビーム
108 結晶粒
DESCRIPTION OF SYMBOLS 1 Base substrate 2, 4 Silicon oxide film 3 Recessed part 5 Amorphous silicon film 5a Polycrystalline silicon film 6 Grain boundary 7 Crystal grain 10 Laser beam 100 Silicon substrate 101 Silicon oxide film 102 Recessed part 103 Amorphous silicon film 105 Laser beam 108 Crystal grain
Claims (6)
(b)前記凹部内が埋め尽くされるように、前記基板上に、アモルファスまたは多結晶状態のシリコン膜を形成する工程と、
(c)前記シリコン膜の一部に、第1のレーザパルスを入射させることにより、該シリコン膜を加熱して前記凹部の深さ方向の途中まで前記シリコン膜を溶融させる工程と、
(d)前記第1のレーザパルスの入射時点から遅延時間を設けて、前記シリコン膜の溶融状態が維持されている期間内に、同一位置に第2のレーザパルスを入射させることにより、前記凹部内の1つの成長核から成長した結晶粒のみを前記凹部の開口部まで成長させ、前記シリコン膜を結晶化させる工程と
を有する半導体薄膜の製造方法。 (A) forming a plurality of recesses having a planar shape including a circle having a diameter of 150 nm and being included in a circle having a diameter of 300 nm and having a depth of 200 nm or more and 500 nm or less on the substrate surface;
(B) As before Symbol the recess is filled, on the substrate, forming an amorphous or polycrystalline silicon film state,
(C) a portion of the silicon film, the Rukoto is incident first laser pulse, a step of melting the silicon film by heating the silicon film to the middle of the depth direction of the recess,
(D) providing a delay time from the time of incidence of the first laser pulse, and causing the second laser pulse to be incident on the same position within a period in which the molten state of the silicon film is maintained, thereby causing the recess And a step of growing only the crystal grains grown from one of the growth nuclei to the opening of the recess to crystallize the silicon film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173836A JP5084185B2 (en) | 2006-06-23 | 2006-06-23 | Manufacturing method of semiconductor thin film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173836A JP5084185B2 (en) | 2006-06-23 | 2006-06-23 | Manufacturing method of semiconductor thin film |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004812A JP2008004812A (en) | 2008-01-10 |
JP5084185B2 true JP5084185B2 (en) | 2012-11-28 |
Family
ID=39008942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006173836A Expired - Fee Related JP5084185B2 (en) | 2006-06-23 | 2006-06-23 | Manufacturing method of semiconductor thin film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5084185B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009283480A (en) * | 2008-05-19 | 2009-12-03 | Sumitomo Heavy Ind Ltd | Method of manufacturing strained silicon film |
TWI459444B (en) * | 2009-11-30 | 2014-11-01 | Applied Materials Inc | Crystallization in semiconductor applications |
TW201310551A (en) * | 2011-07-29 | 2013-03-01 | Applied Materials Inc | Methods of thermally processing a substrate |
CN103219228B (en) * | 2013-03-11 | 2016-05-25 | 京东方科技集团股份有限公司 | The preparation method of polysilicon layer and polycrystalline SiTFT and manufacture method thereof |
CN104867812A (en) * | 2015-03-27 | 2015-08-26 | 京东方科技集团股份有限公司 | Preparation methods of polysilicon film and semiconductor device, and display substrate and apparatus |
CN106229254B (en) * | 2016-08-31 | 2019-11-26 | 京东方科技集团股份有限公司 | A kind of production method and polysilicon membrane of polysilicon |
CN107910263A (en) * | 2017-10-12 | 2018-04-13 | 惠科股份有限公司 | Method for manufacturing low-temperature polycrystalline silicon thin film and transistor |
CN107919268B (en) * | 2017-10-12 | 2020-10-09 | 惠科股份有限公司 | Low temperature polysilicon thin film and method for manufacturing transistor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004158779A (en) * | 2002-11-08 | 2004-06-03 | Seiko Epson Corp | Method of manufacturing semiconductor thin film, method of manufacturing semiconductor device, and method of manufacturing thin film transistor |
JP2004336012A (en) * | 2003-04-18 | 2004-11-25 | Seiko Epson Corp | Method for manufacturing semiconductor film, method for manufacturing semiconductor device, integrated circuit, electro-optical device, electronic device |
JP4421242B2 (en) * | 2003-08-28 | 2010-02-24 | 株式会社半導体エネルギー研究所 | Method for manufacturing crystalline semiconductor film, method for manufacturing thin film transistor having crystalline semiconductor film, and method for manufacturing semiconductor device having crystalline semiconductor film |
-
2006
- 2006-06-23 JP JP2006173836A patent/JP5084185B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008004812A (en) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5084185B2 (en) | Manufacturing method of semiconductor thin film | |
JP4864596B2 (en) | Method for producing polycrystalline silicon thin film and method for producing thin film transistor using this method | |
US8734584B2 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
KR101212378B1 (en) | SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS | |
US20040209447A1 (en) | Method of producing crystalline semiconductor material and method of fabricating semiconductor device | |
JP5000609B2 (en) | Crystallization method | |
KR100818285B1 (en) | Single Crystal Silicon Rod Manufacturing Method | |
CN101111925A (en) | Systems and methods for producing polysilicon films with controlled crystallographic orientation | |
EP3097578B1 (en) | Method for forming polysilicon | |
JP5235462B2 (en) | Laser processing method and semiconductor device | |
JP5100048B2 (en) | Method for manufacturing crystallized semiconductor film | |
JP2007281465A (en) | Method for forming polycrystalline film | |
KR101032347B1 (en) | Single crystal silicon rod structure | |
KR100599966B1 (en) | Polysilicon Thin Film Transistor Manufacturing Method | |
KR100542990B1 (en) | Crystallization method of amorphous silicon thin film, mask pattern and flat panel display device using polycrystalline silicon thin film manufactured using the same | |
JP2005123262A (en) | Semiconductor device and its manufacturing method | |
Ganot | Laser Crystallization of Silicon Thin Films for Three-Dimensional Integrated Circuits | |
KR20080112879A (en) | Single Crystal Silicon Rod Manufacturing Method | |
JP4147492B2 (en) | Crystalline semiconductor material manufacturing method and semiconductor device manufacturing method | |
JP2005116672A (en) | Thin film semiconductor device and its manufacturing method | |
JPH0775223B2 (en) | Method for manufacturing semiconductor single crystal layer | |
JP2005101311A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |