[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5080758B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5080758B2
JP5080758B2 JP2006190075A JP2006190075A JP5080758B2 JP 5080758 B2 JP5080758 B2 JP 5080758B2 JP 2006190075 A JP2006190075 A JP 2006190075A JP 2006190075 A JP2006190075 A JP 2006190075A JP 5080758 B2 JP5080758 B2 JP 5080758B2
Authority
JP
Japan
Prior art keywords
silicon submount
chip
semiconductor
light emitting
submount element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006190075A
Other languages
Japanese (ja)
Other versions
JP2007129188A (en
Inventor
登志弘 山中
博之 塚本
清治 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Maxell Energy Ltd
Original Assignee
Hitachi Maxell Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Energy Ltd filed Critical Hitachi Maxell Energy Ltd
Priority to JP2006190075A priority Critical patent/JP5080758B2/en
Publication of JP2007129188A publication Critical patent/JP2007129188A/en
Application granted granted Critical
Publication of JP5080758B2 publication Critical patent/JP5080758B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting device excellent in heat radiation and thermal resistance. <P>SOLUTION: The semiconductor light-emitting device comprises chip LEDs 3-6 on a silicon submount element 2. On the silicon submount element 2, a wiring pattern 7 consists of a chip connecting terminal 7a for connecting the chip LEDs 3-6, an external connecting terminal 7b, and a plurality of lead portions 7c connecting corresponding chip connecting terminal 7a and the external connecting terminal 7b. An area of the chip connecting terminal 7a is set larger than that of region where the chip connecting terminal 7a and the chip LEDs 3-6 are superposed each other. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、シリコンサブマウント素子上に半導体チップを実装してなる半導体装置に関する。

The present invention relates to a semiconductor equipment formed by mounting a semiconductor chip on a silicon submount.

従来より、液晶ディスプレイや液晶テレビなどに適用される大型液晶表示パネルのバックライトとしては冷陰極管が多く用いられてきたが、近年に至って環境保護に関するいわゆるRoHS指令をクリアするため、原材料に水銀を使用する冷陰極管の使用が回避されるようになっている。また、液晶表示パネルにおいては画質の鮮やかさを向上することが最も重要な技術的課題の1つになっており、かかる観点からも、色再生範囲が狭く、特に緑色の再生が不十分な冷陰極管の使用が回避されるようになっている。   Conventionally, cold cathode fluorescent lamps have been widely used as backlights for large liquid crystal display panels applied to liquid crystal displays and liquid crystal televisions. However, in order to clear the so-called RoHS directive concerning environmental protection, mercury has been used as a raw material. The use of cold-cathode tubes that use is avoided. Further, in the liquid crystal display panel, improving the vividness of the image quality is one of the most important technical issues, and from this viewpoint, the color reproduction range is narrow, and in particular, the cooling of the green color is insufficient. The use of cathode tubes is avoided.

冷陰極管に代わるバックライト装置としては、水銀等の有害物質を使用せず、かつ色再生範囲が広いことから、シリコンサブマウント素子上に発光ダイオード(本明細書では、「LED」と略称する。)をフリップチップ実装してなる半導体発光装置(例えば、特許文献1参照。)を利用することが検討されている。   As a backlight device that replaces the cold cathode tube, no harmful substance such as mercury is used, and since the color reproduction range is wide, a light emitting diode (abbreviated as “LED” in this specification) is formed on the silicon submount element. The use of a semiconductor light-emitting device (for example, see Patent Document 1) formed by flip-chip mounting has been studied.

また、従来より、半導体モジュールとして、図16に示すように、電源電圧が印加される第1及び第2の電路101,102と、これら第1及び第2の電路の間に配置されたLED連結用の第3の電路103と、これらの各電路101,102,103を連結すべく幅方向に延在すると共に長手方向に離間して配置された絶縁性の連結部材104と、当該連結部材104に取り付けられ、電気接続端子が前記第3の電路103に接続されるLED105とからなるものが提案されている(例えば、特許文献2参照。)。なお、前記第1乃至第3の電路101,102,103は、銅板などの長寸の平板状導体をプレス加工することにより作製され、前記連結部材104は、樹脂材料をインサートモールドすることにより形成される。   Conventionally, as a semiconductor module, as shown in FIG. 16, first and second electric circuits 101 and 102 to which a power supply voltage is applied, and an LED connection disposed between these first and second electric circuits. A third electric circuit 103, an insulating connecting member 104 that extends in the width direction and is spaced apart in the longitudinal direction to connect the electric circuits 101, 102, 103, and the connecting member 104 And an LED 105 having an electrical connection terminal connected to the third electrical path 103 has been proposed (see, for example, Patent Document 2). The first to third electric paths 101, 102, 103 are produced by pressing a long flat conductor such as a copper plate, and the connecting member 104 is formed by insert molding a resin material. Is done.

特許文献2に記載の半導体モジュールは、銅板等からなる長寸の電路101,102,103に樹脂製の連結部材104を間歇的に設けたので、各電路101,102,103の露出部分において容易に変形させることができ、モジュール全体を任意の形状に加工することができる。また、銅板等からなる電路101,102,103が露出されているので、放熱性に優れ、過度な温度上昇によるLED105の損傷を防止することができる。
特開2003−218397号公報 特開2004−253328号公報
In the semiconductor module described in Patent Document 2, since the connecting members 104 made of resin are intermittently provided on the long electric paths 101, 102, 103 made of a copper plate or the like, the exposed portions of the electric paths 101, 102, 103 are easy. The entire module can be processed into an arbitrary shape. Further, since the electric paths 101, 102, 103 made of a copper plate or the like are exposed, the heat dissipation is excellent, and the LED 105 can be prevented from being damaged due to an excessive temperature rise.
Japanese Patent Laid-Open No. 2003-218397 JP 2004-253328 A

ところで、LEDは消費電力ひいては発熱量が大きいため、この種の半導体発光装置を実用化するためには、充分な放熱対策を施す必要がある。   By the way, since the LED consumes a large amount of power and thus generates a large amount of heat, it is necessary to take sufficient heat dissipation measures in order to put this type of semiconductor light emitting device into practical use.

特許文献1に記載の技術は、シリコンサブマウント素子の背面に放熱ブロックを配置することによりLEDの放熱対策を行っているが、シリコンサブマウント素子の上面(LEDの搭載面)に関しては特別な放熱対策が施されておらず、この点に関して未だ改善の余地がある。即ち、シリコンサブマウント素子は、LEDが搭載される上面が最も高温になるので、この面に放熱対策を施すことがLEDの過熱を防止する上で最も合理的であるが、従来においてはシリコンサブマウント素子の背面にのみ放熱ブロックが配置されており、シリコンサブマウント素子の上面には特別な放熱対策が施されていないので、シリコンサブマウント素子の放熱を効率的に行うことができず、LEDの過熱に伴う種々の不都合、例えば特性の低下等を生じるおそれがある。   In the technique described in Patent Document 1, a heat dissipation block is arranged by disposing a heat dissipation block on the back surface of the silicon submount element. However, the upper surface of the silicon submount element (LED mounting surface) has a special heat dissipation. No measures have been taken and there is still room for improvement in this regard. That is, in the silicon submount element, the upper surface on which the LED is mounted has the highest temperature, so it is most reasonable to take measures against heat dissipation to prevent overheating of the LED. Since the heat dissipation block is arranged only on the back surface of the mount element, and no special heat dissipation measures are taken on the upper surface of the silicon submount element, the heat dissipation of the silicon submount element cannot be performed efficiently, and the LED There are fears that various disadvantages associated with overheating of the steel, such as deterioration of characteristics, may occur.

また、特許文献2に記載の半導体モジュールは、各電路101,102,103が銅板等をプレス加工することにより作製され、かつ連結部材104が樹脂をインサートモールドすることにより形成され、さらに、連結部材104の形成後には、各電路101,102,103間を仮止めしていた枝路を切除する必要があるので、製造工程が複雑で、高コスト化しやすいという問題がある。また、特許文献1に記載の半導体モジュールは、銅板等からなる電路101,102,103の露出部分を塑性変形させることによりモジュール全体を任意の形状に加工する構成であるので、可撓性に自ずと限界があり、より広範な用途への適用が困難であるという問題がある。   Further, in the semiconductor module described in Patent Document 2, each electric circuit 101, 102, 103 is formed by pressing a copper plate or the like, and the connecting member 104 is formed by insert molding a resin. After the formation of 104, it is necessary to cut off the branches that have been temporarily fixed between the electric circuits 101, 102, and 103, so that there is a problem that the manufacturing process is complicated and the cost is easily increased. Moreover, since the semiconductor module described in Patent Document 1 is configured to process the entire module into an arbitrary shape by plastically deforming the exposed portions of the electric circuits 101, 102, and 103 made of a copper plate or the like, naturally it is flexible. There is a problem that it is limited and difficult to apply to a wider range of applications.

本発明は、かかる従来技術の実状に鑑みてなされたものであり、その目的は、放熱性及び耐熱性に優れた半導体装置を提供することにある。また、低コストにして可撓性に優れた半導体モジュールとその製造方法を提供することにある。   The present invention has been made in view of the actual state of the prior art, and an object thereof is to provide a semiconductor device having excellent heat dissipation and heat resistance. Another object of the present invention is to provide a semiconductor module having excellent flexibility at low cost and a method for manufacturing the same.

本発明は、上記課題を解決するため、表面に絶縁性の酸化物層が形成されかつ当該酸化物層上に所要の配線パターンが形成されたシリコンサブマウント素子と、当該シリコンサブマウント素子上に実装された半導体チップとからなり、前記配線パターンが、前記半導体チップを接続するための複数のチップ接続端子部と、外部装置を接続するための複数の外部接続端子部と、対応するチップ接続端子部と外部接続端子部とを接続する複数のリード部とからなる半導体装置において、前記チップ接続端子部の面積が、前記チップ接続端子部および前記半導体チップが互いに重なり合う領域の面積より、大きい構成にした。   In order to solve the above problems, the present invention provides a silicon submount element having an insulating oxide layer formed on the surface and a required wiring pattern formed on the oxide layer, and the silicon submount element. A plurality of chip connection terminal portions for connecting the semiconductor chip, a plurality of external connection terminal portions for connecting an external device, and corresponding chip connection terminals. In a semiconductor device comprising a plurality of lead portions for connecting the portion and the external connection terminal portion, the area of the chip connection terminal portion is larger than the area of the region where the chip connection terminal portion and the semiconductor chip overlap each other. did.

このように構成することにより、シリコンサブマウント素子の上面のほとんど全面を配線パターンにて覆うことができる。そして、配線パターンは、銅などの導電性及び熱伝導性に優れた金属材料をもって形成されるので、配線パターンがシリコンサブマウント素子の上面の放熱部材として機能し、シリコンサブマウント素子の上面の低温化と均熱化とを実現することができる。よって、LEDの過熱に伴う不都合を効率的に抑制又は防止することができる。   With this configuration, almost the entire upper surface of the silicon submount element can be covered with the wiring pattern. Since the wiring pattern is formed of a metal material having excellent conductivity and thermal conductivity such as copper, the wiring pattern functions as a heat radiating member on the upper surface of the silicon submount element, and the low temperature of the upper surface of the silicon submount element is reduced. And soaking can be realized. Therefore, inconvenience associated with overheating of the LED can be efficiently suppressed or prevented.

また、本発明は、前記構成の半導体装置において、前記チップ接続端子部の外周寸法が、前記半導体チップに形成され、前記チップ接続端子部に接続される端子部の外周寸法よりも大きい構成にした。   According to the present invention, in the semiconductor device having the above configuration, the outer peripheral dimension of the chip connection terminal portion is larger than the outer peripheral dimension of the terminal portion formed on the semiconductor chip and connected to the chip connection terminal portion. .

かかる構成によると、チップ接続端子部に対する半導体チップの位置決め精度をある程度緩やかなものにすることができるので、半導体装置の生産性を高めることができ、半導体装置の低コスト化を図ることができる。   According to such a configuration, the positioning accuracy of the semiconductor chip relative to the chip connection terminal portion can be made moderate to some extent, so that the productivity of the semiconductor device can be increased and the cost of the semiconductor device can be reduced.

また、本発明は、前記構成の半導体装置において、前記外部接続端子部の外周寸法が前記チップ接続端子部の外周寸法よりも大きい構成にした。   According to the present invention, in the semiconductor device having the above configuration, the outer peripheral size of the external connection terminal portion is larger than the outer peripheral size of the chip connection terminal portion.

かかる構成によると、外部接続端子部に対する外部装置の位置決め精度をある程度緩やかなものにすることができるので、半導体装置の生産性を高めることができ、半導体装置の低コスト化を図ることができる。   According to such a configuration, the positioning accuracy of the external device with respect to the external connection terminal portion can be moderated to some extent, so that the productivity of the semiconductor device can be increased and the cost of the semiconductor device can be reduced.

また、本発明は、前記構成の半導体装置において、前記配線パターンが銅のめっき生成物よりなるという構成にした。   According to the present invention, in the semiconductor device having the above configuration, the wiring pattern is made of a copper plating product.

銅のめっき生成物よりなる配線パターンは、電気伝導率が高いので、大電流を印加しても発熱しにくく、半導体装置の発熱量を抑制することができる。   Since the wiring pattern made of a copper plating product has high electrical conductivity, it is difficult to generate heat even when a large current is applied, and the amount of heat generated by the semiconductor device can be suppressed.

また、本発明は、前記半導体チップとして、少なくとも1個の発光ダイオードと当該発光ダイオードの駆動回路素子とを前記シリコンサブマウント素子上に実装するという構成にした。   In the present invention, at least one light emitting diode and a drive circuit element for the light emitting diode are mounted on the silicon submount element as the semiconductor chip.

このように、シリコンサブマウント素子上にLEDと当該LEDの駆動回路素子とを実装すると、半導体装置を集約化できるので、半導体装置の小型化及び高機能化を図ることができる。   As described above, when the LED and the drive circuit element of the LED are mounted on the silicon submount element, the semiconductor device can be integrated, so that the semiconductor device can be downsized and enhanced in function.

また、本発明は、前記半導体チップとして、少なくとも1個の発光ダイオードと当該発光ダイオードの保護回路素子とを前記シリコンサブマウント素子上に実装するという構成にした。   In the present invention, at least one light emitting diode and a protection circuit element for the light emitting diode are mounted on the silicon submount element as the semiconductor chip.

このように、シリコンサブマウント素子上にLEDと当該LEDの保護回路素子とを実装すると、半導体装置を集約化することができ、半導体装置の小型化及び高機能化が図れると共に、LEDの静電破壊等を防止でき、半導体装置の信頼性を高めることができる。   As described above, when the LED and the protection circuit element of the LED are mounted on the silicon submount element, the semiconductor device can be integrated, and the semiconductor device can be reduced in size and function, and the electrostatic capacity of the LED can be increased. Breakage and the like can be prevented, and the reliability of the semiconductor device can be improved.

また、本発明は、前記LEDを備えた半導体装置において、前記発光ダイオードとして、赤色、緑色及び青色の発光ダイオードを前記シリコンサブマウント素子上に併せて実装するという構成にした。   According to the present invention, in the semiconductor device provided with the LED, red, green, and blue light emitting diodes are mounted on the silicon submount element as the light emitting diodes.

このように、シリコンサブマウント素子上に赤色、緑色及び青色の発光ダイオードを実装すると、各発光ダイオードから放射される各色の光を混色することにより、白色光を得ることができるので、例えば照明装置或いは液晶表示パネルのバックライトとして用いることができる。   As described above, when the red, green, and blue light emitting diodes are mounted on the silicon submount element, white light can be obtained by mixing the light of each color emitted from each light emitting diode. Alternatively, it can be used as a backlight of a liquid crystal display panel.

また、本発明は、前記シリコンサブマウント素子の裏面に取り付けられた放熱板を備え、前記放熱板の面積は、前記シリコンサブマウント素子の面積より大きい構成にした。   In addition, the present invention includes a heat sink attached to the back surface of the silicon submount element, and the area of the heat sink is larger than the area of the silicon submount element.

これにより、シリコンサブマウント素子からの発熱を効率よく放熱できる。   Thereby, the heat generated from the silicon submount element can be efficiently radiated.

また、本発明は、前記半導体装置において、前記半導体チップは、発光ダイオードであり、前記発光ダイオードから放射される光を、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面側で、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面から離れる方向に効率よく照射するために、前記発光ダイオードを覆うように配設された光学部材を備えた構成にした。   In the semiconductor device, the semiconductor chip may be a light emitting diode, and light emitted from the light emitting diode may be emitted from the surface of the silicon submount element on which the light emitting diode is mounted. In order to irradiate efficiently in the direction away from the surface where the light emitting diode of the silicon submount element is mounted, an optical member is provided so as to cover the light emitting diode.

LEDから放射される光を、シリコンサブマウント素子の発光ダイオードが実装されている面から離れる方向(シリコンサブマウント素子の上面方向)に効率よく照射することができ、高い光の利用効率を得ることができ、高照度且つ低消費電力とすることができる。   Light emitted from the LED can be efficiently emitted in a direction away from the surface where the light emitting diode of the silicon submount element is mounted (upper surface direction of the silicon submount element), and high light utilization efficiency can be obtained. Therefore, high illuminance and low power consumption can be achieved.

また、本発明は、前記半導体装置において、前記光学部材は、透光性材料により形成されている構成にした。   According to the present invention, in the semiconductor device, the optical member is formed of a translucent material.

LEDから放射される光を、シリコンサブマウント素子の発光ダイオードが実装されている面から離れる方向(シリコンサブマウント素子の上面方向)に更に効率よく照射することができ、高い光の利用効率を得ることができ、高照度且つ低消費電力とすることができる。   Light emitted from the LED can be irradiated more efficiently in the direction away from the surface where the light emitting diode of the silicon submount element is mounted (upper surface direction of the silicon submount element), and high light utilization efficiency is obtained. Therefore, high illuminance and low power consumption can be achieved.

また、本発明は、前記半導体装置において、前記光学部材は、前記発光ダイオードの前記シリコンサブマウント素子と反対側に設けられたレンズを含み、前記レンズのうち、前記シリコンサブマウント素子側は平坦面に形成され、前記レンズのシリコンサブマウント素子側の平坦面が、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面に対して略平行になるように、対向して配置されている構成にした。   Further, in the semiconductor device according to the present invention, the optical member includes a lens provided on a side opposite to the silicon submount element of the light emitting diode, and the silicon submount element side of the lens is a flat surface. The flat surface on the silicon submount element side of the lens is disposed so as to face the surface of the silicon submount element so as to be substantially parallel to the surface on which the light emitting diode is mounted. I made it.

このように構成したことにより、レンズのシリコンサブマウント素子側の平坦面およびシリコンサブマウント素子の発光ダイオードが実装されている面が、位置決め点となり、レンズの位置や方向を整合させて組み立てることが容易となり、レンズの取り付けが容易かつ正確に行える。   With this configuration, the flat surface on the silicon submount element side of the lens and the surface on which the light emitting diodes of the silicon submount element are mounted serve as positioning points, and the lens can be assembled by aligning the position and direction of the lens. The lens can be easily and accurately attached.

また、本発明は、前記半導体装置において、前記レンズのシリコンサブマウント素子側の平坦面および前記シリコンサブマウント素子の前記発光ダイオードが実装されている面の間に、透明樹脂が充填されている構成にした。   In the semiconductor device according to the present invention, a transparent resin is filled between a flat surface of the lens on the silicon submount element side and a surface of the silicon submount element on which the light emitting diode is mounted. I made it.

このように構成したことにより、高さが異なる複数のLEDをシリコンサブマウント素子上に実装した場合にも容易に対応できる。   With this configuration, it is possible to easily cope with a case where a plurality of LEDs having different heights are mounted on a silicon submount element.

また、本発明は、前記半導体装置において、前記光学部材は、前記発光ダイオードの前記シリコンサブマウント素子と反対側の面上に設けられたレンズと、前記レンズの前記シリコンマウント素子側の面の外周部から前記シリコンサブマウント素子側へ向けて延出するように形成された筒体と、前記レンズの前記シリコンマウント素子側の面および前記筒体の内壁に囲われて形成され、前記発光ダイオードを収容する収容部と、前記筒体の先端部に設けられ、前記シリコンサブマウント素子上の前記発光ダイオードの外周部に当接する当接部とを有する構成にした。   In the semiconductor device according to the present invention, the optical member includes a lens provided on a surface of the light emitting diode on the side opposite to the silicon submount element, and an outer periphery of a surface of the lens on the silicon mount element side. A cylindrical body formed so as to extend from the portion toward the silicon submount element side, a surface of the lens on the silicon mount element side, and an inner wall of the cylindrical body. The housing portion is configured to have a housing portion and a contact portion that is provided at a distal end portion of the cylindrical body and contacts an outer peripheral portion of the light emitting diode on the silicon submount element.

このように、発光ダイオードを収容する収容部と、シリコンサブマウント素子上の発光ダイオードの外周部に当接する当接部を設けたので、高さが異なる複数のLEDをシリコンサブマウント素子上に実装した場合にも容易に対応できる。   As described above, since the housing portion that houses the light emitting diode and the contact portion that contacts the outer peripheral portion of the light emitting diode on the silicon submount element are provided, a plurality of LEDs having different heights are mounted on the silicon submount element. If this happens, it can be handled easily.

本発明は、上記課題を解決するため、半導体モジュールに関しては、所要の導電パターン及び半導体装置取付孔を有するテープ状のフレキシブル配線基板と、前記フレキシブル配線基板に取り付けられ、前記導電パターンと接続される複数の半導体装置とからなる半導体モジュールであって、前記半導体装置は、所要の配線パターンを有するシリコンサブマウント素子と、当該シリコンサブマウント素子上に実装され、前記半導体装置取付孔に挿入された1乃至複数個の半導体チップとからなり、前記シリコンサブマウント素子のうち、前記半導体チップが実装された面が前記フレキシブル配線基板の一方の面に対向して配置され、前記半導体チップが、前記半導体装置取付孔を介して、前記フレキシブルプリント配線基板の他方の面よりも突出するように配設されている構成にした。   In order to solve the above problems, the present invention relates to a semiconductor module, a tape-like flexible wiring board having a required conductive pattern and a semiconductor device mounting hole, and attached to the flexible wiring board and connected to the conductive pattern. A semiconductor module comprising a plurality of semiconductor devices, wherein the semiconductor device is mounted on a silicon submount element having a required wiring pattern, and is inserted into the semiconductor device mounting hole. Or a plurality of semiconductor chips, and a surface of the silicon submount element on which the semiconductor chip is mounted is disposed to face one surface of the flexible wiring board, and the semiconductor chip is connected to the semiconductor device. Than the other side of the flexible printed circuit board through the mounting hole And the configuration that is arranged to output.

フレキシブル配線基板は、ポリイミド樹脂などからなる基板フィルム上に銅箔などからなる導電パターンを形成したものであって、量産性に優れ、安価に製造できると共に、可撓性に優れ、必要に応じて任意の形状に弾性変形させることができる。よって、金属薄板製の電炉を用いる場合に比べて、半導体モジュールの低コスト化と利用箇所に応じた加工の容易化を実現することができる。また、シリコンサブマウント素子は半導体チップと熱膨張係数が近似しているので、シリコンサブマウント素子上に1乃至複数個の半導体チップを実装してなる半導体装置を備えた半導体モジュールは、半導体チップとその取付部材との熱膨張差に起因する不都合、例えば半導体チップの破壊などを生じにくく、耐久性に優れる。また、フレキシブル配線基板の上面よりも上方に半導体チップの上面を配置すると、すなわち、半導体チップが、半導体装置取付孔を介して、フレキシブルプリント配線基板の他方の面(上面)よりも突出するように配設されると、半導体チップとしてLEDを用いた場合にも、LEDから放射された光がフレキシブル配線基板によって遮断されないので、消費電力が小さく高照度の照光装置を実現することができる。さらに、フレキシブル配線基板の下面よりも下方にシリコンサブマウント素子の下面を配置すると、すなわち、シリコンサブマウント素子のうち、半導体チップが実装された面(上面)がフレキシブル配線基板の一方の面(下面)に対向して配置されると、必要に応じてシリコンサブマウント素子の背面に放熱板を配置するができるので、より放熱特性に優れた半導体モジュールを容易に作成することができる。   A flexible wiring board is formed by forming a conductive pattern made of copper foil or the like on a substrate film made of polyimide resin or the like, and is excellent in mass productivity, can be manufactured at low cost, and is excellent in flexibility. It can be elastically deformed into an arbitrary shape. Therefore, compared with the case where an electric furnace made of a thin metal plate is used, it is possible to realize cost reduction of the semiconductor module and easy processing according to the use location. In addition, since the silicon submount element has a thermal expansion coefficient similar to that of a semiconductor chip, a semiconductor module including a semiconductor device in which one or more semiconductor chips are mounted on the silicon submount element includes: Inconvenience due to the difference in thermal expansion from the mounting member, for example, destruction of the semiconductor chip is difficult to occur, and the durability is excellent. Further, when the upper surface of the semiconductor chip is arranged above the upper surface of the flexible wiring board, that is, the semiconductor chip protrudes from the other surface (upper surface) of the flexible printed wiring board through the semiconductor device mounting hole. When the LED is used as the semiconductor chip, the light emitted from the LED is not blocked by the flexible wiring board, so that an illumination device with low power consumption and high illuminance can be realized. Further, when the lower surface of the silicon submount element is disposed below the lower surface of the flexible wiring board, that is, the surface (upper surface) on which the semiconductor chip is mounted is one surface (lower surface) of the flexible wiring board. ) Can be disposed on the back surface of the silicon submount element as necessary, so that a semiconductor module having more excellent heat dissipation characteristics can be easily produced.

また、本発明は、前記構成の半導体モジュールにおいて、前記シリコンサブマウント素子のうち、前記半導体チップが実装された面と反対側の面に放熱板が取り付けられている構成にした。   According to the present invention, in the semiconductor module having the above-described configuration, a heat radiating plate is attached to a surface of the silicon submount element opposite to the surface on which the semiconductor chip is mounted.

かかる構成によると、LED等の半導体チップからの発熱を放熱板を通して効率よく放熱することができるので、半導体チップの加熱に起因する種々の不都合、例えば半導体チップの特性劣化等を防止することができる。   According to such a configuration, heat generated from the semiconductor chip such as an LED can be efficiently radiated through the heat radiating plate, so that various inconveniences due to heating of the semiconductor chip, such as deterioration of characteristics of the semiconductor chip, can be prevented. .

また、本発明は、前記構成の半導体モジュールにおいて、前記放熱板のうち、前記シリコンサブマウント素子に取り付けられている面が、前記フレキシブルプリント配線基板の前記一方の面に固定されている構成にした。   In the semiconductor module having the above-described configuration, the surface of the heat radiating plate attached to the silicon submount element is fixed to the one surface of the flexible printed wiring board. .

かかる構成によると、フレキシブル配線基板と半導体装置との結合を強固なものにできるので、フレキシブル配線基板と半導体装置との接続部の断線を防止でき、半導体モジュールの耐久性を高めることができる。   According to such a configuration, since the coupling between the flexible wiring board and the semiconductor device can be strengthened, disconnection of the connecting portion between the flexible wiring board and the semiconductor device can be prevented, and the durability of the semiconductor module can be improved.

また、本発明は、前記構成の半導体モジュールにおいて、前記半導体チップは、発光ダイオードであり、前記発光ダイオードから放射される光を、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面側で、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面から離れる方向に効率よく照射するために、前記半導体チップを覆うように配設された光学部材を備えた構成にした。   In the semiconductor module having the above-described configuration, the semiconductor chip is a light-emitting diode, and light emitted from the light-emitting diode is transmitted on a surface side on which the light-emitting diode of the silicon submount element is mounted. In order to efficiently irradiate the silicon submount element in a direction away from the surface on which the light emitting diode is mounted, an optical member is provided so as to cover the semiconductor chip.

LEDから放射される光を、シリコンサブマウント素子の発光ダイオードが実装されている面から離れる方向(シリコンサブマウント素子の上面方向)に効率よく照射することができ、高い光の利用効率を得ることができ、高照度且つ低消費電力とすることができる。   Light emitted from the LED can be efficiently emitted in a direction away from the surface where the light emitting diode of the silicon submount element is mounted (upper surface direction of the silicon submount element), and high light utilization efficiency can be obtained. Therefore, high illuminance and low power consumption can be achieved.

一方、本発明は、上記課題を解決するため、半導体モジュールの製造方法に関しては、所要の導電パターン及び半導体装置取付孔を有するテープ状のフレキシブル配線基板を用意する工程と、所要の配線パターンを有するシリコンサブマウント素子と、当該シリコンサブマウント素子上に実装された1乃至複数個の半導体チップとからなる半導体装置を用意する工程と、前記フレキシブル配線基板を一方向に移送しつつ、前記シリコンサブマウント素子のうち、前記半導体チップが実装された面を前記フレキシブルプリント配線基板の一方の面に対向させて配置して、前記フレキシブル配線基板の一方の面側から前記半導体装置取付孔内に前記半導体チップが挿入されるように前記半導体装置を取り付ける工程と、前記半導体チップが、前記半導体装置取付孔を介して、前記フレキシブルプリント配線基板の他方の面よりも突出するように配設されている状態で、前記導電パターンと前記配線パターンとを接続する工程とを含んで、半導体モジュールの製造方法を製造するという構成にした。   On the other hand, in order to solve the above-mentioned problems, the present invention has a process for preparing a tape-like flexible wiring board having a required conductive pattern and a semiconductor device mounting hole, and a required wiring pattern. A step of preparing a semiconductor device comprising a silicon submount element and one or more semiconductor chips mounted on the silicon submount element; and transferring the flexible wiring substrate in one direction while Of the elements, the surface on which the semiconductor chip is mounted is disposed so as to face one surface of the flexible printed wiring board, and the semiconductor chip is inserted into the semiconductor device mounting hole from one surface side of the flexible wiring board. Attaching the semiconductor device so that is inserted, and the semiconductor chip is the Including a step of connecting the conductive pattern and the wiring pattern in a state of being disposed so as to protrude from the other surface of the flexible printed wiring board through the conductor device mounting hole. The manufacturing method is configured to be manufactured.

かかる構成によると、フレキシブル配線基板に半導体装置取付孔が開設されているので、当該半導体装置取付孔内に半導体チップが挿入されるように半導体装置を取り付けるだけでフレキシブル配線基板に対する半導体装置の位置決めを行うことができる。また、フレキシブル配線基板を一方向に移送しつつ、シリコンサブマウント素子のうち、半導体チップが実装された面をフレキシブルプリント配線基板の一方の面に対向させて配置して、フレキシブル配線基板の一方の面側から半導体装置取付孔内に半導体チップが挿入されるように半導体装置を取り付け、フレキシブル配線基板に形成された導電パターンとシリコンサブマウント素子に形成された配線パターンとを接続するので、フレキシブル配線基板に対する半導体装置の取り付けを効率的に行うことができる。   According to such a configuration, since the semiconductor device mounting hole is opened in the flexible wiring board, the semiconductor device can be positioned with respect to the flexible wiring board simply by mounting the semiconductor device so that the semiconductor chip is inserted into the semiconductor device mounting hole. It can be carried out. In addition, while transferring the flexible wiring board in one direction, the silicon submount element is disposed so that the surface on which the semiconductor chip is mounted faces the one surface of the flexible printed wiring board. The semiconductor device is mounted so that the semiconductor chip is inserted into the semiconductor device mounting hole from the surface side, and the conductive pattern formed on the flexible wiring board is connected to the wiring pattern formed on the silicon submount element. The semiconductor device can be efficiently attached to the substrate.

半導体チップの過熱に伴う不都合を効率的に抑制又は防止することができる。   Inconvenience associated with overheating of the semiconductor chip can be efficiently suppressed or prevented.

以下、本発明に係る半導体装置の実施形態例を、半導体発光装置を例にとり、図に基づいて説明する。図1は実施形態例に係る半導体発光装置の斜視図、図2は実施形態例に係る半導体発光装置の側面図、図3は実施形態例に係る半導体発光装置のシリコンサブマウント素子上に形成される配線パターンを従来技術と比較して示す平面図、図4は実施形態例に係る半導体発光装置の第1変形例を示す平面図、図5は第1変形例に係る半導体発光装置の等価回路図、図6は実施形態例に係る半導体発光装置の第2変形例を示す平面図、図7は実施形態例に係る半導体発光装置の第3変形例を示す平面図である。   Embodiments of a semiconductor device according to the present invention will be described below with reference to the drawings, taking a semiconductor light emitting device as an example. 1 is a perspective view of a semiconductor light emitting device according to an embodiment, FIG. 2 is a side view of the semiconductor light emitting device according to the embodiment, and FIG. 3 is formed on a silicon submount element of the semiconductor light emitting device according to the embodiment. FIG. 4 is a plan view showing a first modification of the semiconductor light emitting device according to the embodiment, and FIG. 5 is an equivalent circuit of the semiconductor light emitting device according to the first modification. FIG. 6 is a plan view showing a second modification of the semiconductor light emitting device according to the embodiment, and FIG. 7 is a plan view showing a third modification of the semiconductor light emitting device according to the embodiment.

図1に示すように、本例の半導体発光装置1は、シリコンサブマウント素子2と、当該素子2上に実装された4個のチップLED3,4,5,6とから構成されている。図1(a)は4個のチップLED3,4,5,6を2行2列のマトリクス状に配置した場合の実施形態例であり、図1(b)は4個のチップLED3,4,5,6を1列に配置した場合の実施形態例である。   As shown in FIG. 1, the semiconductor light emitting device 1 of this example includes a silicon submount element 2 and four chip LEDs 3, 4, 5, 6 mounted on the element 2. FIG. 1A shows an embodiment in which four chip LEDs 3, 4, 5, 6 are arranged in a matrix of 2 rows and 2 columns, and FIG. It is an example of an embodiment in which 5 and 6 are arranged in one row.

シリコンサブマウント素子2は、図2に示すように、少なくともチップLED3,4,5,6の搭載面2aを含む表面に絶縁性の酸化物層2bがほぼ均一に形成されており、当該酸化物層2b上には、配線パターン7が所定の配列で形成されている。   As shown in FIG. 2, the silicon submount element 2 has an insulating oxide layer 2b formed almost uniformly on the surface including at least the mounting surface 2a of the chip LEDs 3, 4, 5 and 6, and the oxide A wiring pattern 7 is formed in a predetermined arrangement on the layer 2b.

配線パターン7は、図3(a)に例示するように、チップLED3,4,5,6を接続するための2個を1組とする4組(合計8個)のチップ接続端子部7aと、図示しない外部装置を接続するためのチップ接続端子部7aの数に相当する数の外部接続端子部7bと、対応するチップ接続端子部7a及び外部接続端子部7bどうしを接続する複数のリード部7cとからなり、隣接して配置される2つのチップ接続端子部7aの間、及びチップ接続端子部7aとリード部7cとの間、並びに2つのリード部7cの間には、ほぼ一定幅の溝状のスペース7dが設けられ、互いに区画されている。本例の配線パターン7は、図3(a)から明らかなように、各スペース7dの最も幅が大きい部分の幅が、リード部7cの最も幅が小さい部分の幅と同じか、それよりも小さくなるように形成される。また、図3(a)に示されるように、チップLED3,4,5,6毎に設けられた一対のチップ接続端子部7aの双方の面積は、当該チップ接続端子部7aおよびチップLED3,4,5,6の重なり合う領域の面積より大きい。なお、この配線パターン7は、導電性が良好で大電流を流した場合にも発熱が小さいことから、銅のめっき生成物によって形成することが好ましい。また、この配線パターン7の表面の所定の部分には、チップLED3,4,5,6及び外部装置の接続を容易にするための金層、スズ層又ははんだ層等を設けることが好ましい。   As illustrated in FIG. 3A, the wiring pattern 7 includes four sets (8 in total) of chip connection terminal portions 7a, each of which connects two chips LED3, 4, 5, and 6 as one set. The number of external connection terminal portions 7b corresponding to the number of chip connection terminal portions 7a for connecting external devices not shown, and a plurality of lead portions for connecting the corresponding chip connection terminal portions 7a and external connection terminal portions 7b to each other 7c, between the two chip connection terminal portions 7a arranged adjacent to each other, between the chip connection terminal portion 7a and the lead portion 7c, and between the two lead portions 7c. A groove-like space 7d is provided and is partitioned from each other. As is clear from FIG. 3A, in the wiring pattern 7 of this example, the width of the largest portion of each space 7d is the same as or smaller than the width of the smallest portion of the lead portion 7c. It is formed to be smaller. Further, as shown in FIG. 3A, the area of both of the pair of chip connection terminal portions 7a provided for each of the chip LEDs 3, 4, 5 and 6 is the chip connection terminal portion 7a and the chip LEDs 3, 4 , 5 and 6 are larger than the area of the overlapping region. The wiring pattern 7 is preferably formed of a copper plating product because it has good conductivity and generates little heat even when a large current is passed. Further, it is preferable to provide a gold layer, a tin layer, a solder layer, or the like for facilitating connection of the chip LEDs 3, 4, 5, 6 and an external device on a predetermined portion of the surface of the wiring pattern 7.

図3(b)は、従来技術においてシリコンサブマウント素子2上に形成される配線パターン700の一例を示す図であり、実施形態例に係る配線パターン7と同数のチップ接続端子部700a、外部接続端子部700b及びリード部700cが形成されている。チップ接続端子部700aの形状及び寸法は、これに接続されるチップLED3,4,5,6に形成された端子部の形状及び寸法とほぼ同一に形成される。これに対して、外部接続端子部700bは、実施形態例に係る外部接続端子部7bと同様に、外部装置を容易かつ高精度に接続可能な最適寸法の面状に形成され、リード部700cは、実施形態例に係るリード部7cと同様に、低抵抗かつ引き回しが容易な最適寸法の線状に形成される。したがって、図3(a)と図3(b)の比較から明らかなように、従来技術においては、隣接して配置されるチップ接続端子部700aとリード部700cとの間、及び2つのリード部700cの間が、実施形態例に係るシリコンサブマウント素子2とは異なり、必ずしも各スペース700dの最も幅が大きい部分の幅がリード部700cの最も幅が小さい部分の幅と同じかそれよりも小さくならず、リード部700cの最も幅が小さい部分の幅よりも幅が大きな面状のスペース700dが形成される。   FIG. 3B is a diagram showing an example of a wiring pattern 700 formed on the silicon submount element 2 in the prior art. The same number of chip connection terminal portions 700a as the wiring pattern 7 according to the embodiment and external connection are shown. A terminal portion 700b and a lead portion 700c are formed. The shape and dimensions of the chip connection terminal portion 700a are formed substantially the same as the shape and dimensions of the terminal portions formed on the chip LEDs 3, 4, 5, and 6 connected thereto. On the other hand, the external connection terminal portion 700b is formed in a plane shape having an optimum dimension capable of easily and highly accurately connecting an external device, like the external connection terminal portion 7b according to the embodiment. Similarly to the lead portion 7c according to the embodiment, the lead portion 7c is formed in a linear shape having an optimum dimension with low resistance and easy routing. Therefore, as is apparent from a comparison between FIG. 3A and FIG. 3B, in the prior art, between the chip connection terminal portion 700a and the lead portion 700c arranged adjacent to each other, and the two lead portions. Between the portion 700c, unlike the silicon submount element 2 according to the embodiment, the width of the largest portion of each space 700d is not necessarily equal to or smaller than the width of the smallest portion of the lead portion 700c. In other words, a planar space 700d having a width larger than the width of the smallest width portion of the lead portion 700c is formed.

なお、前記配線パターン700は、導電性が良好で大電流を流した場合にも発熱が小さいことから、銅のめっき生成物によって形成することが好ましい。また、この配線パターン700の表面の所定の部分には、チップLED3,4,5,6及び外部装置の接続を容易にするための金層、スズ層又ははんだ層等を設けることが好ましい。   The wiring pattern 700 is preferably formed of a copper plating product because it has good conductivity and generates little heat even when a large current is passed. Further, it is preferable to provide a gold layer, a tin layer, a solder layer, or the like for facilitating connection of the chip LEDs 3, 4, 5, 6 and an external device on a predetermined portion of the surface of the wiring pattern 700.

実施形態例に係るシリコンサブマウント素子2の上面は、図3(a)に示すように、そのほとんど全面が配線パターン7にて覆われる。そして、前述のようにこの配線パターン7は、銅などの導電性及び熱伝導性に優れた金属材料をもって形成されるので、配線パターン7がシリコンサブマウント素子の上面の放熱部材として機能し、図3(b)に示した従来技術のシリコンサブマウント素子200に比べて、シリコンサブマウント素子2の上面の放熱性を高めることができ、その低温化と均熱化とを実現することができる。よって、チップLED3〜6の過熱に伴う特性劣化などの種々の不都合を効率的に抑制又は防止することができる。また、本例の半導体発光装置1は、チップ接続端子部7aを大型化することにより所望の配線パターン7を形成したので、チップ接続端子部7aに対するチップLED3〜6の位置決め精度をある程度緩やかなものにすることができ、半導体装置の生産性の向上ひいては半導体装置の低コスト化を図ることができる。   The upper surface of the silicon submount element 2 according to the embodiment is almost entirely covered with a wiring pattern 7 as shown in FIG. As described above, the wiring pattern 7 is formed of a metal material having excellent conductivity and thermal conductivity, such as copper. Therefore, the wiring pattern 7 functions as a heat radiating member on the upper surface of the silicon submount element. Compared with the conventional silicon submount element 200 shown in FIG. 3B, the heat dissipation of the upper surface of the silicon submount element 2 can be improved, and the temperature can be lowered and the temperature can be equalized. Therefore, various inconveniences such as characteristic deterioration due to overheating of the chip LEDs 3 to 6 can be efficiently suppressed or prevented. Further, in the semiconductor light emitting device 1 of this example, since the desired wiring pattern 7 is formed by enlarging the chip connection terminal portion 7a, the positioning accuracy of the chips LED3 to 6 with respect to the chip connection terminal portion 7a is moderately moderate to some extent. Therefore, the productivity of the semiconductor device can be improved and the cost of the semiconductor device can be reduced.

チップLED3,4,5,6としては、任意のチップLEDを任意に組合せて用いることができるが、混色により白色光を得る場合には、緑色LEDの発光効率が赤色LED及び青色LEDの発光効率よりも悪いことを考慮して、緑色LEDを2個、赤色LED及び青色LEDを各1個とすることが望ましい。なお、図1(a)に示すように、4個のチップLED3〜6を2行2列に配置する場合には、混色の均一性を高めるため、2個の緑色LED3,4を対角に配置することが特に望ましい。また、図1(b)に示すように、4個のチップLED3〜6を1列に配置する場合には、同じく混色の均一性を高めるため、赤色LED5と青色LED6の間に1つの緑色LED3を配置し、赤色LED5の外側又は青色LED6の外側にもう1つの緑色LED4を配置することが特に望ましい。これら各チップLED3〜6の背面(光放射面の裏面)には、図2に示すように、シリコンサブマウント素子2に形成されたチップ接続端子部7aとの接続を容易にするための端子部3aが形成されており、その表面の所定の部分には接合用の金層、スズ層又ははんだ層等が形成されている。各チップLED3〜6は、シリコンサブマウント素子2にフリップチップ方式で実装される。なお、使用するチップLEDの個数や組合せについては、これに限定されるものではなく、任意に選択することができる。   As chip LEDs 3, 4, 5, and 6, any chip LED can be used in any combination, but when white light is obtained by color mixing, the emission efficiency of green LED is that of red LED and blue LED. In consideration of the worse, it is desirable to have two green LEDs and one red LED and one blue LED. As shown in FIG. 1A, when the four chip LEDs 3 to 6 are arranged in two rows and two columns, the two green LEDs 3 and 4 are diagonally arranged in order to improve the uniformity of the color mixture. It is particularly desirable to arrange. In addition, as shown in FIG. 1B, when four chip LEDs 3 to 6 are arranged in a row, one green LED 3 is interposed between the red LED 5 and the blue LED 6 in order to increase the uniformity of the color mixture. It is particularly desirable to arrange another green LED 4 outside the red LED 5 or outside the blue LED 6. As shown in FIG. 2, terminal portions for facilitating connection with the chip connection terminal portions 7 a formed on the silicon submount element 2 are provided on the back surfaces of these chip LEDs 3 to 6 (the back surface of the light emitting surface). 3a is formed, and a bonding gold layer, tin layer, solder layer, or the like is formed on a predetermined portion of the surface thereof. Each of the chip LEDs 3 to 6 is mounted on the silicon submount element 2 by a flip chip method. In addition, about the number and combination of chip LED to be used, it is not limited to this, It can select arbitrarily.

また、シリコンサブマウント素子2上に半導体チップとしてチップLED3〜6を搭載する場合には、図4及び図5に示すように、チップLED3〜6に加えてこれら各チップLED3〜6の保護回路素子11,12,13,14を実装することができる。保護回路素子11〜14としては、図5に例示するツェナーダイオードのほか、サージを吸収する特性を有する他のダイオードや回路素子を用いることもできる。このように、シリコンサブマウント素子2上にチップLED3〜6と当該チップLED3〜6の保護回路素子11〜14とを実装すると、半導体発光装置の構成を集約化することができるので、半導体発光装置の小型化及び高機能化が図れると共に、チップLED3〜6の静電破壊等を防止でき、半導体発光装置の信頼性を高めることができる。   Further, when the chips LED3 to 6 are mounted as semiconductor chips on the silicon submount element 2, as shown in FIGS. 4 and 5, in addition to the chip LEDs 3 to 6, the protection circuit elements of these chips LED3 to 6 are provided. 11, 12, 13, 14 can be implemented. As the protection circuit elements 11 to 14, in addition to the Zener diode illustrated in FIG. 5, other diodes and circuit elements having surge absorption characteristics can be used. As described above, when the chip LEDs 3 to 6 and the protection circuit elements 11 to 14 of the chip LEDs 3 to 6 are mounted on the silicon submount element 2, the configuration of the semiconductor light emitting device can be integrated. As a result, the chip LED 3 to 6 can be prevented from electrostatic breakdown and the reliability of the semiconductor light emitting device can be improved.

また、シリコンサブマウント素子2上に半導体チップとしてチップLED3〜6を搭載する場合には、図6に示すように、チップLED3〜6に加えてこれら各チップLED3〜6の駆動回路素子15を実装することができる。駆動回路素子15としては、ICチップを用いることができる。このように、シリコンサブマウント素子2上にチップLED3〜6と当該チップLED3〜6の駆動回路素子15とを実装すると、半導体発光装置の構成を集約化することができるので、半導体発光装置の小型化と高機能化とを図ることができる。なお、シリコンサブマウント素子2上にチップLED3〜6と当該チップLED3〜6の保護回路素子11〜14と当該チップLED3〜6の駆動回路素子15とを合わせて実装することももちろん可能である。   Further, when mounting the chips LED3 to 6 as semiconductor chips on the silicon submount element 2, in addition to the chips LED3 to 6, the drive circuit elements 15 of these chips LED3 to 6 are mounted as shown in FIG. can do. An IC chip can be used as the drive circuit element 15. As described above, when the chip LEDs 3 to 6 and the drive circuit elements 15 of the chips LED 3 to 6 are mounted on the silicon submount element 2, the configuration of the semiconductor light emitting device can be integrated. And higher functionality can be achieved. Of course, it is also possible to mount the chip LEDs 3 to 6, the protection circuit elements 11 to 14 of the chip LEDs 3 to 6, and the drive circuit element 15 of the chip LEDs 3 to 6 together on the silicon submount element 2.

さらに、前記実施形態例においては、図3(a)と図3(b)との比較から明らかなように、チップ接続端子部7aを大型化することにより所望の配線パターン7を形成したが、かかる構成に代えて、図7に模式的に示すように、外部接続端子部7bを大型化することにより所望の配線パターン7を形成することもできる。この場合には、外部接続端子部7bに対する外部装置に設けられた端子部の位置決め精度をある程度緩やかなものにすることができ、半導体装置と外部装置とからなる電子装置の生産性の向上ひいては当該電子装置の低コスト化を図ることができる。   Further, in the embodiment, as is clear from comparison between FIG. 3A and FIG. 3B, the desired wiring pattern 7 is formed by enlarging the chip connection terminal portion 7a. Instead of such a configuration, as schematically shown in FIG. 7, a desired wiring pattern 7 can be formed by increasing the size of the external connection terminal portion 7b. In this case, the positioning accuracy of the terminal portion provided in the external device with respect to the external connection terminal portion 7b can be moderately moderate to some extent. As a result, the productivity of the electronic device composed of the semiconductor device and the external device can be improved. The cost of the electronic device can be reduced.

本例の半導体発光装置1は、シリコンサブマウント素子2上にチップ接続端子部7a及び外部接続端子部7b並びにこれらの各端子部7a,7bを接続するリード部7cからなる配線パターン7を形成すると共に、隣接して配置される2つのチップ接続端子部7aの間及びチップ接続端子部7aとリード部7cとの間並びに2つのリード部7cの間にほぼ一定幅の溝状のスペース7dを形成し、各スペース7dの最も幅が大きい部分の幅をリード部7cの最も幅が小さい部分の幅と同じかそれよりも小さくした。また、チップLED3,4,5,6毎に設けられた一対のチップ接続端子部7aの双方の面積が、当該チップ接続端子部7aおよびチップLED3,4,5,6の重なり合う領域の面積より大きくなるようにした。これにより、シリコンサブマウント素子2の上面からの放熱特性を高めることができ、チップLED3〜6の過熱に伴う種々の不都合を効率的に抑制又は防止することができる。   In the semiconductor light emitting device 1 of this example, a wiring pattern 7 including a chip connection terminal portion 7a, an external connection terminal portion 7b, and lead portions 7c for connecting these terminal portions 7a and 7b is formed on the silicon submount element 2. At the same time, a groove-like space 7d having a substantially constant width is formed between two adjacent chip connection terminal portions 7a, between the chip connection terminal portion 7a and the lead portion 7c, and between the two lead portions 7c. Then, the width of the widest portion of each space 7d is made equal to or smaller than the width of the narrowest portion of the lead portion 7c. Further, the area of both of the pair of chip connection terminal portions 7a provided for each of the chip LEDs 3, 4, 5, 6 is larger than the area of the overlapping region of the chip connection terminal portion 7a and the chip LEDs 3, 4, 5, 6. It was made to become. Thereby, the heat dissipation characteristic from the upper surface of the silicon submount element 2 can be enhanced, and various inconveniences associated with overheating of the chip LEDs 3 to 6 can be efficiently suppressed or prevented.

ここで、図3(a)に示された本発明に係る半導体装置の配線パターン7の放熱効率と、図3(b)に示された従来技術の半導体装置の配線パターン700の放熱効率とを比較した。シリコンサブマウント素子2は共に1.5mm×1.5mmの矩形状の基板を用いた。従来技術の半導体装置では、配線パターン700の面積を3.18mm2(シリコンサブマウント素子2の面積の35%)、配線パターン700以外の面積を5.82mm2(シリコンサブマウント素子2の面積の65%)とした。これに対して、本発明に係る半導体装置では、配線パターン7の面積を5.6mm2(シリコンサブマウント素子2の面積の67%)、配線パターン7以外の面積を3.4mm2(シリコンサブマウント素子2の面積の33%)とした。これらの半導体装置に共通の電力2.02Wを供給したところ、従来技術の半導体装置は49.53℃まで上昇したが、本発明に係る半導体装置は44.67℃に留まった。基準温度を25℃としたとき、単位電力当たりの上昇温度は、従来技術の半導体装置では(49.53−25)/2.02=12.14(℃/W)であるのに対し、本発明に係る半導体装置では(44.67−25)/2.02=9.74(℃/W)であった。このように、単位電力当たりの上昇温度を約2.4(℃/W)だけ低減でき、この結果、約20%効率を高めることができた。   Here, the heat dissipation efficiency of the wiring pattern 7 of the semiconductor device according to the present invention shown in FIG. 3A and the heat dissipation efficiency of the wiring pattern 700 of the conventional semiconductor device shown in FIG. Compared. Both silicon submount elements 2 used a 1.5 mm × 1.5 mm rectangular substrate. In the conventional semiconductor device, the area of the wiring pattern 700 is 3.18 mm 2 (35% of the area of the silicon submount element 2), and the area other than the wiring pattern 700 is 5.82 mm 2 (65% of the area of the silicon submount element 2). ). In contrast, in the semiconductor device according to the present invention, the area of the wiring pattern 7 is 5.6 mm 2 (67% of the area of the silicon submount element 2), and the area other than the wiring pattern 7 is 3.4 mm 2 (silicon submount element). 33% of the area of 2). When a common power of 2.02 W was supplied to these semiconductor devices, the conventional semiconductor device rose to 49.53 ° C., but the semiconductor device according to the present invention remained at 44.67 ° C. When the reference temperature is 25 ° C., the temperature rise per unit power is (49.53−25) /2.02=12.14 (° C./W) in the conventional semiconductor device, whereas In the semiconductor device according to the invention, it was (44.67-25) /2.02=9.74 (° C./W). Thus, the temperature rise per unit power could be reduced by about 2.4 (° C./W), and as a result, the efficiency could be improved by about 20%.

以下、前記実施形態例に係る半導体発光装置の製造方法を、図8に基づいて説明する。
図8は実施形態例に係る半導体発光装置の製造手順を示すフロー図である。
Hereinafter, a method for manufacturing the semiconductor light emitting device according to the embodiment will be described with reference to FIG.
FIG. 8 is a flowchart showing a manufacturing procedure of the semiconductor light emitting device according to the embodiment.

まず、図8(a)に示すように、所要サイズ(例えば、3mm角)の半導体発光装置を多数個取り可能なシリコンウエハ21を用意する。なお、図8(a)中の符号22は、予定スクライブラインを示している。次に、当該シリコンウエハ21の表面に熱酸化処理を施し、図8(b)に示すように、シリコンウエハ21の表面に絶縁性の酸化物層2bを形成する。次いで、図8(c)に示すように、熱酸化処理されたシリコンウエハ21の表面に、例えばフォトレジスト法などによりチップ接続端子部7a、外部接続端子部7b及びリード部7cを含む所要の配線パターン7を形成する。次いで、図8(d)に示すように、シリコンウエハ21に形成されたチップ接続端子部7aにチップLED3〜6をフリップチップ実装する。チップ接続端子部7aとチップLED3〜6との接続は、超音波を利用した金属層同士の拡散接合やリフローはんだ付けなどで行うことができる。最後に、図8(e)に示すように、シリコンウエハ21を予定スクライブライン22に沿ってスクライブし、半導体発光装置1の個片を得る。   First, as shown in FIG. 8A, a silicon wafer 21 capable of obtaining a large number of semiconductor light emitting devices of a required size (for example, 3 mm square) is prepared. In addition, the code | symbol 22 in Fig.8 (a) has shown the scheduled scribe line. Next, a thermal oxidation process is performed on the surface of the silicon wafer 21 to form an insulating oxide layer 2b on the surface of the silicon wafer 21, as shown in FIG. Next, as shown in FIG. 8C, required wiring including the chip connection terminal portion 7a, the external connection terminal portion 7b and the lead portion 7c on the surface of the thermally oxidized silicon wafer 21 by, for example, a photoresist method or the like. Pattern 7 is formed. Next, as shown in FIG. 8D, the chip LEDs 3 to 6 are flip-chip mounted on the chip connection terminal portion 7 a formed on the silicon wafer 21. The connection between the chip connection terminal portion 7a and the chip LEDs 3 to 6 can be performed by diffusion bonding of metal layers using ultrasonic waves, reflow soldering, or the like. Finally, as shown in FIG. 8 (e), the silicon wafer 21 is scribed along the planned scribe line 22 to obtain individual pieces of the semiconductor light emitting device 1.

本例の半導体発光装置1の製造方法は、熱酸化処理によりシリコンウエハ21の表面に絶縁性の酸化物層2bを形成するので、シリコンウエハ21の表面に絶縁材料を被覆して絶縁層を形成する場合とは異なり、シリコンウエハ21からの絶縁層の剥離ということが起こり得ず、耐久性に優れた半導体発光装置を製造することができる。また、ウエハ段階で熱酸化処理と配線パターン7の形成とチップLED3〜6の実装とを行うので、シリコンウエハ21を個片に分割した後にこれらの処理を行う場合に比べて所要の半導体発光装置1を高能率に製造することができ、半導体発光装置1の低コスト化を図ることができる。   In the manufacturing method of the semiconductor light emitting device 1 of this example, since the insulating oxide layer 2b is formed on the surface of the silicon wafer 21 by thermal oxidation, the insulating layer is formed by covering the surface of the silicon wafer 21 with an insulating material. Unlike the case where the insulating layer is peeled off, the insulating layer cannot be peeled off from the silicon wafer 21, and a semiconductor light emitting device having excellent durability can be manufactured. Further, since the thermal oxidation process, the formation of the wiring pattern 7 and the mounting of the chip LEDs 3 to 6 are performed at the wafer stage, a required semiconductor light emitting device is required as compared with the case where these processes are performed after the silicon wafer 21 is divided into individual pieces. 1 can be manufactured with high efficiency, and the cost of the semiconductor light emitting device 1 can be reduced.

以下、前記実施形態例に係る半導体発光装置を利用した半導体モジュールの一例を、照光装置用半導体モジュールを例にとり、図9乃至図13に基づいて説明する。図9は実施形態例に係る半導体モジュールの部分平面図、図10は実施形態例に係る半導体モジュールの部分断面図、図11は実施形態例に係る半導体モジュールの製造手順を示すフロー図、図12は実施形態例に係る半導体モジュールの他の例を示す要部断面図、図13は図12の半導体モジュールに備えられるミラー構造体の側面図である。   Hereinafter, an example of a semiconductor module using the semiconductor light emitting device according to the embodiment will be described with reference to FIGS. 9 to 13 by taking the semiconductor module for illumination device as an example. 9 is a partial plan view of the semiconductor module according to the embodiment, FIG. 10 is a partial cross-sectional view of the semiconductor module according to the embodiment, and FIG. 11 is a flowchart showing the manufacturing procedure of the semiconductor module according to the embodiment. FIG. 13 is a cross-sectional view of an essential part showing another example of the semiconductor module according to the embodiment, and FIG. 13 is a side view of a mirror structure provided in the semiconductor module of FIG.

図9及び図10に示すように、本例の照光装置用半導体モジュール31は、先に説明した半導体発光装置1と、当該半導体発光装置1の背面に付設されたメタル基板と呼ばれる放熱板32と、複数個の半導体発光装置1を搭載するテープ状のフレキシブル配線基板41とから構成されている。その他、図2と対応する部分には、同一の符号を付して説明を省略する。   As shown in FIGS. 9 and 10, the semiconductor module 31 for the illumination device of the present example includes the semiconductor light emitting device 1 described above, and a heat radiating plate 32 called a metal substrate attached to the back surface of the semiconductor light emitting device 1. And a tape-like flexible wiring board 41 on which a plurality of semiconductor light emitting devices 1 are mounted. In addition, parts corresponding to those in FIG.

メタル基板(放熱板)32は、半導体発光装置1の放熱体及び補強体として機能するものであって、アルミニウムや銅などの熱伝導性に優れた金属材料をもって形成されており、半導体発光装置1の背面(シリコンサブマウント素子2の背面)に、例えば銀ペーストなどの熱伝導性に優れた接着剤33を介して接着される。   The metal substrate (heat radiating plate) 32 functions as a heat radiating body and a reinforcing body of the semiconductor light emitting device 1 and is formed of a metal material having excellent thermal conductivity such as aluminum or copper. It adheres to the back surface (back surface of the silicon submount element 2) via an adhesive 33 having excellent thermal conductivity such as silver paste.

フレキシブル配線基板41は、図9、図10及び図12に示すように、例えばポリイミド樹脂やポリアミド樹脂などの耐熱性、強靱性及び絶縁性に優れた樹脂材料からなるテープ状基板42の表面に所望の配列で銅箔などからなる導電パターン43を形成すると共に導電パターン43の外面を絶縁性のカバーコート42aにて覆い、所望の位置に所望の配列で作業用の透孔44,45,46を形成してなる。透孔44は、半導体発光装置1の取付孔であり、フレキシブル配線基板41の長手方向に等間隔に開設される。導電パターン43のうち、半導体装置取付孔44に臨む部分に形成されたリード43aは、半導体発光装置1のシリコンサブマウント素子2上に形成された外部接続端子部7bに接続可能な形状及び配列に形成される。透孔45は、半導体発光装置1の供給装置(図示省略)に対する半導体装置取付孔44の位置決めを行う位置決め孔であり、半導体装置取付孔44の前後の所定の部分に等間隔に開設される。透孔46は、フレキシブル配線基板41の送り孔であり、フレキシブル配線基板41の長手方向の両側辺に沿って等間隔に開設される。送り孔46には、照光装置の製造装置に備えられた図示しないスプロケットの歯が係合される。   As shown in FIG. 9, FIG. 10 and FIG. 12, the flexible wiring substrate 41 is desired on the surface of a tape-like substrate 42 made of a resin material having excellent heat resistance, toughness and insulation properties such as polyimide resin and polyamide resin. The conductive pattern 43 made of copper foil or the like is formed with the arrangement of the above, and the outer surface of the conductive pattern 43 is covered with an insulating cover coat 42a, and the work through holes 44, 45, and 46 are arranged at a desired position in the desired arrangement. Formed. The through holes 44 are mounting holes for the semiconductor light emitting device 1 and are opened at equal intervals in the longitudinal direction of the flexible wiring board 41. Leads 43 a formed on the portion of the conductive pattern 43 facing the semiconductor device mounting hole 44 have a shape and arrangement that can be connected to the external connection terminal portion 7 b formed on the silicon submount element 2 of the semiconductor light emitting device 1. It is formed. The through holes 45 are positioning holes for positioning the semiconductor device mounting holes 44 with respect to a supply device (not shown) of the semiconductor light emitting device 1, and are opened at predetermined intervals before and after the semiconductor device mounting holes 44. The through holes 46 are feed holes of the flexible wiring board 41 and are opened at equal intervals along both longitudinal sides of the flexible wiring board 41. A sprocket tooth (not shown) provided in the illumination device manufacturing apparatus is engaged with the feed hole 46.

なお、図9においては、フレキシブル配線基板41の長手方向に2列の配線パターン43及び透孔44,45,46が平行に形成されているが、フレキシブル配線基板41に形成される導電パターン43及び透孔44,45,46の列数についてはこれに限定されるものではなく、1列又は3列以上の複数列とすることももちろん可能である。また、フレキシブル配線基板41は、TCP(テープ・キャリア・パッケージ)及びCOF(チップ・オン・フィルム)などの方式を含むものである。   In FIG. 9, two rows of wiring patterns 43 and through holes 44, 45, 46 are formed in parallel in the longitudinal direction of the flexible wiring board 41, but the conductive patterns 43 formed on the flexible wiring board 41 and The number of rows of the through holes 44, 45, 46 is not limited to this, and it is of course possible to use one row or a plurality of rows of three or more rows. The flexible wiring board 41 includes systems such as TCP (tape carrier package) and COF (chip on film).

半導体発光装置1は、図10に示すように、少なくともチップLED3〜6の光放射面がフレキシブル配線基板41の上面よりも上方に突出するようにフレキシブル配線基板41の下方から取付孔44内に挿入され、シリコンサブマウント素子2上に形成された外部接続端子部7bにフレキシブル配線基板41のリード43aが接続される。外部接続端子部7bとリード43aの接続方式としては、熱圧着接続、超音波接続、はんだ付け又はワイヤボンディングなどを採ることができる。なお、図10の例においては、半導体発光装置1とフレキシブル配線基板41とが外部接続端子部7bおいてのみ接する構造になっているが、フレキシブル配線基板41に対する半導体発光装置1の取付安定性を高めるため、フレキシブル配線基板41の下面に半導体発光装置1に備えられたメタル基板32の上面を接着する構造とすることもできる。   As shown in FIG. 10, the semiconductor light emitting device 1 is inserted into the mounting hole 44 from the lower side of the flexible wiring board 41 so that at least the light emitting surfaces of the chip LEDs 3 to 6 protrude above the upper surface of the flexible wiring board 41. Then, the lead 43 a of the flexible wiring board 41 is connected to the external connection terminal portion 7 b formed on the silicon submount element 2. As a connection method between the external connection terminal portion 7b and the lead 43a, thermocompression connection, ultrasonic connection, soldering, wire bonding, or the like can be employed. In the example of FIG. 10, the semiconductor light emitting device 1 and the flexible wiring board 41 are in contact with each other only at the external connection terminal portion 7 b, but the mounting stability of the semiconductor light emitting device 1 with respect to the flexible wiring board 41 is improved. In order to enhance the structure, the upper surface of the metal substrate 32 provided in the semiconductor light emitting device 1 may be bonded to the lower surface of the flexible wiring substrate 41.

この半導体モジュールの製造は、図11に示す手順で行われる。即ち、まず、図8に示す手順で製造された半導体発光装置1と、メタル基板32と、フレキシブル配線基板41とを用意する。フレキシブル配線基板41は、リール51に巻回された状態で供給される。次に、メタル基板32の片面に銀ペーストを添付し、当該メタル基板32の銀ペースト添付面に半導体発光装置1のシリコンサブマウント素子2を搭載した後、これを加熱乾燥して、半導体発光装置1とメタル基板32の接合体1Aを得る。フレキシブル配線基板41に対する接合体1Aの取り付けは、リール51より引き出されたフレキシブル配線基板41の一端を巻き取りリール52に巻き付け、送り孔46を利用してフレキシブル配線基板41をリール51側から巻き取りリール52側に順次移送することにより行われる。接合体1Aの取り付けに際しては、まずフレキシブル配線基板41の表裏両面にリード成形装置53を押し付け、フレキシブル配線基板41に形成されたリード43aを所定の形状に成形する。フレキシブル配線基板41に対するリード成形装置53の位置決めは、リード成形装置53に形成されたピン状の位置決め突起54をフレキシブル配線基板41に開設された位置決め孔45内に挿入することにより行われる。次いで、フレキシブル配線基板41に開設された取付孔44内に当該フレキシブル配線基板41の下方より移送された接合体1AのチップLED3〜6を挿通し、シリコンサブマウント素子2上に形成された外部接続端子部7bにフレキシブル配線基板41に形成されたリード43aとを所要の接続装置55を用いて接続する。フレキシブル配線基板41に対する接合体1Aの位置決めは、接合体搬送装置56に形成されたピン状の位置決め突起57をフレキシブル配線基板41に開設された位置決め孔45内に挿入することにより行われる。最後に、接続部に対するポッティング樹脂の供給と加熱乾燥、並びにチップLED3〜6に対するポッティング樹脂の供給と加熱乾燥を行って、テープ状の照光装置の製造を完了する。   This semiconductor module is manufactured according to the procedure shown in FIG. That is, first, the semiconductor light emitting device 1 manufactured by the procedure shown in FIG. 8, the metal substrate 32, and the flexible wiring substrate 41 are prepared. The flexible wiring board 41 is supplied while being wound around the reel 51. Next, a silver paste is attached to one side of the metal substrate 32, the silicon submount element 2 of the semiconductor light emitting device 1 is mounted on the silver paste attached surface of the metal substrate 32, and then this is heated and dried to obtain the semiconductor light emitting device. 1 and the metal substrate 32 are obtained. The attachment 1A is attached to the flexible wiring board 41 by winding one end of the flexible wiring board 41 drawn out from the reel 51 around the take-up reel 52 and winding the flexible wiring board 41 from the reel 51 side using the feed hole 46. This is performed by sequentially transferring to the reel 52 side. When attaching the joined body 1A, first, the lead forming device 53 is pressed against both the front and back surfaces of the flexible wiring board 41, and the leads 43a formed on the flexible wiring board 41 are formed into a predetermined shape. Positioning of the lead molding device 53 with respect to the flexible wiring substrate 41 is performed by inserting a pin-shaped positioning projection 54 formed in the lead molding device 53 into a positioning hole 45 provided in the flexible wiring substrate 41. Next, the chip LEDs 3 to 6 of the joined body 1 </ b> A transferred from below the flexible wiring board 41 are inserted into the mounting holes 44 formed in the flexible wiring board 41, and external connections formed on the silicon submount element 2. A lead 43 a formed on the flexible wiring board 41 is connected to the terminal portion 7 b using a required connecting device 55. Positioning of the bonded body 1A with respect to the flexible wiring board 41 is performed by inserting a pin-shaped positioning protrusion 57 formed in the bonded body conveying device 56 into a positioning hole 45 provided in the flexible wiring board 41. Finally, the potting resin is supplied to the connecting portion and heat-dried, and the potting resin is supplied to the chip LEDs 3 to 6 and heat-dried to complete the manufacture of the tape-shaped illumination device.

このようにして製造された照光装置および照明装置用半導体モジュールは、適宜切断又は接続されて、所要数のチップLED3〜6を有する点状、面状又は線状の発光装置として使用される。本例の照光装置および照明装置用半導体モジュールの製造方法は、テープ状のフレキシブル配線基板41を巻き取りリール52に順次巻き取りつつ連続的にリード43aの成形と、フレキシブル配線基板41に対する接合体1Aの取り付けと、所定部分のポッティングとを行うので、照光装置の製造を効率的に行うことができ、照光装置の低コスト化を図ることができる。   The illumination device and the semiconductor module for illumination device thus manufactured are appropriately cut or connected and used as a dot-like, planar or linear light-emitting device having a required number of chip LEDs 3 to 6. The manufacturing method of the illumination device and the semiconductor module for the lighting device of this example is such that the lead 43a is continuously formed while the tape-like flexible wiring board 41 is sequentially wound around the take-up reel 52, and the joined body 1A to the flexible wiring board 41 is obtained. And the potting of a predetermined portion are performed, so that the illumination device can be manufactured efficiently and the cost of the illumination device can be reduced.

なお、前記照光装置には、図12に示すように、チップLED3〜6から放射された光をシリコンサブマウント素子2の法線方向に効率よく照射するため、チップLED3〜6の周辺部分に所要形状のミラー構造体61を配置することもできる。ミラー構造体61は、光反射率の高い金属材料又は表面に光反射率の高い金属材料からなる反射層が形成されたプラスチック成形体をもって形成されており、所要の接着剤をもってチップLED3〜6の周辺部分に取り付けられる。ミラー構造体61は、チップLED3〜6の端面部分より放射された光をチップ搭載面2aの法線方向に反射するものであって、反射面の形状は、図13(a)に示すように斜面形状とすることもできるし、図13(b)に示すように凹状の曲面形状とすることもできる。このように、チップLED3〜6の周辺部分に所要の形状のミラー構造体61を設定すると、チップLED3〜6の端面部分より放射された光をチップ搭載面2aの法線方向に反射して、チップLED3〜6の表面部分より放射された光に合流させることができるので、光の利用効率を高めることができ、高照度にして消費電力の小さい照光装置が得られる。   In addition, as shown in FIG. 12, in order to irradiate the light radiated | emitted from chip | tip LED3-6 efficiently in the normal line direction of the silicon submount element 2, as for the said illuminating device, a peripheral part of chip | tip LED3-6 is required. A mirror structure 61 having a shape can also be arranged. The mirror structure 61 is formed of a plastic material in which a reflective material made of a metal material having a high light reflectivity or a metal material having a high light reflectivity is formed on the surface. It is attached to the peripheral part. The mirror structure 61 reflects the light emitted from the end face portions of the chip LEDs 3 to 6 in the normal direction of the chip mounting surface 2a. The shape of the reflecting surface is as shown in FIG. It can also be a slope shape, and can also be a concave curved surface shape as shown in FIG. Thus, when the mirror structure 61 having a required shape is set in the peripheral portion of the chip LEDs 3 to 6, the light emitted from the end surface portions of the chip LEDs 3 to 6 is reflected in the normal direction of the chip mounting surface 2a, Since it can be made to merge with the light radiated | emitted from the surface part of chip | tip LED3-6, the utilization efficiency of light can be improved, and the illuminating device with low illuminance and high power consumption can be obtained.

以上のように、本発明の半導体モジュールは、量産性及び可撓性に優れたフレキシブル配線基板に直接半導体装置を取り付けるので、利用箇所に応じて任意の形状に弾性変形可能な半導体モジュールを安価に製造することができる。また、半導体チップと熱膨張係数が近似しているシリコンサブマウント素子上に半導体チップを実装するので、半導体チップの破壊などを生じにくく、耐久性に優れる。また、フレキシブル配線基板の上面よりも上方に半導体チップの上面を配置するので、半導体チップとしてLEDを用いた場合、消費電力が小さく高照度の照光装置を実現することができる。さらに、フレキシブル配線基板の下面よりも下方にシリコンサブマウント素子の下面を配置するので、シリコンサブマウント素子の背面に放熱板を配置することにより、放熱特性に優れた半導体モジュールを容易に作成することができる。   As described above, the semiconductor module of the present invention attaches a semiconductor device directly to a flexible wiring board excellent in mass productivity and flexibility, so that a semiconductor module that can be elastically deformed into an arbitrary shape according to the use location is inexpensive. Can be manufactured. In addition, since the semiconductor chip is mounted on the silicon submount element whose thermal expansion coefficient is close to that of the semiconductor chip, the semiconductor chip is hardly broken and has excellent durability. In addition, since the upper surface of the semiconductor chip is disposed above the upper surface of the flexible wiring board, when an LED is used as the semiconductor chip, an illumination device with low power consumption and high illuminance can be realized. Furthermore, since the lower surface of the silicon submount element is disposed below the lower surface of the flexible wiring board, a semiconductor module having excellent heat dissipation characteristics can be easily created by disposing a heat sink on the back surface of the silicon submount element. Can do.

また、本発明の半導体モジュールの製造方法は、フレキシブル配線基板に開設された半導体装置取付孔内に半導体装置を挿入するので、フレキシブル配線基板に対する半導体装置の位置決めを容易に行うことができ、多数の半導体装置を備えた半導体モジュールの製造を容易に行うことができる。また、フレキシブル配線基板を一方向に移送しつつ、当該フレキシブル配線基板の下方より半導体装置取付孔内に半導体装置を挿入し、フレキシブル配線基板に形成された導電パターンとシリコンサブマウント素子に形成された配線パターンとを接続するので、フレキシブル配線基板に対する半導体装置の取り付けを効率的に行うことができ、半導体モジュールの低コスト化を図ることができる。   In addition, since the semiconductor module manufacturing method of the present invention inserts the semiconductor device into the semiconductor device mounting hole established in the flexible wiring board, the semiconductor device can be easily positioned with respect to the flexible wiring board. A semiconductor module provided with a semiconductor device can be easily manufactured. In addition, while the flexible wiring board was transferred in one direction, the semiconductor device was inserted into the semiconductor device mounting hole from below the flexible wiring board, and the conductive pattern and the silicon submount element formed on the flexible wiring board were formed. Since the wiring pattern is connected, the semiconductor device can be efficiently attached to the flexible wiring board, and the cost of the semiconductor module can be reduced.

次に、チップLED3〜6上にレンズを備えた半導体装置の構成について、図に基づいて、説明する。図14はレンズを備えた半導体装置の断面図である。この図14は図10や図12に準じており、図10や図12に示されているフレキシブル配線基板41を便宜上省略している。また、図14では、説明の便宜上、2つのチップLEDを表示している。   Next, the configuration of a semiconductor device including lenses on the chip LEDs 3 to 6 will be described with reference to the drawings. FIG. 14 is a cross-sectional view of a semiconductor device provided with a lens. FIG. 14 is similar to FIG. 10 and FIG. 12, and the flexible wiring board 41 shown in FIG. 10 and FIG. 12 is omitted for convenience. In FIG. 14, two chip LEDs are displayed for convenience of explanation.

図12では、チップLED3〜6から放射される光を、シリコンサブマウント素子2のチップLED3〜6が実装されている面側で、シリコンサブマウント素子2のチップLED3〜6が実装されている面から離れる方向に効率よく照射するために、ミラー構造体61をチップLED3〜6の周辺部分に配設しているのに対し、図14では、チップLED3〜6を覆うように、光学部材としての凸レンズ16および透明樹脂部17を設けている点で相違する。   In FIG. 12, the light emitted from the chip LEDs 3 to 6 is the surface on which the chip LEDs 3 to 6 of the silicon submount element 2 are mounted and the surface on which the chip LEDs 3 to 6 of the silicon submount element 2 are mounted. In order to irradiate efficiently in the direction away from the mirror, the mirror structure 61 is disposed in the peripheral portion of the chip LEDs 3 to 6, whereas in FIG. 14, as the optical member so as to cover the chip LEDs 3 to 6 The difference is that a convex lens 16 and a transparent resin portion 17 are provided.

図14に示されるように、凸レンズ16が、チップLED3〜6のシリコンサブマウント素子2側と反対側に設けられている。凸レンズ16のシリコンサブマウント素子側の面16aは平坦面状に形成され、凸レンズ16のシリコンサブマウント素子2と反対側は凸面状に形成されている。ここで、凸レンズ16は、透光性材料により形成されている。
このように、チップLED3〜6を覆うように、光学部材としての凸レンズ16を設けているので、チップLED3〜6から放射される光を、シリコンサブマウント素子のチップLED3〜6が実装されている面から離れる方向(シリコンサブマウント素子の上面方向)に更に効率よく照射することができ、高い光の利用効率を得ることができ、高照度且つ低消費電力とすることができる。
As shown in FIG. 14, the convex lens 16 is provided on the side opposite to the silicon submount element 2 side of the chip LEDs 3 to 6. The surface 16a on the silicon submount element side of the convex lens 16 is formed into a flat surface, and the side opposite to the silicon submount element 2 of the convex lens 16 is formed into a convex surface. Here, the convex lens 16 is formed of a translucent material.
Thus, since the convex lens 16 as an optical member is provided so as to cover the chip LEDs 3 to 6, the light emitted from the chip LEDs 3 to 6 is mounted on the chips LED 3 to 6 of the silicon submount element. Irradiation can be performed more efficiently in a direction away from the surface (upper surface direction of the silicon submount element), high light utilization efficiency can be obtained, and high illuminance and low power consumption can be achieved.

また、図14に示されるように、凸レンズ16のシリコンサブマウント素子側の面16aは、シリコンサブマウント素子のチップLED3〜6が実装されている面に対して略平行になるように対向して配置されている。このように構成したことにより、凸レンズ16のシリコンサブマウント素子側の面16aおよびシリコンサブマウント素子2のチップLED3〜6が実装されている面が、位置決め点となり、凸レンズ16の位置や方向を整合させて組み立てることが容易となり、凸レンズ16の取り付けが容易かつ正確に行える。   Further, as shown in FIG. 14, the surface 16a on the silicon submount element side of the convex lens 16 is opposed to be substantially parallel to the surface on which the chips LED3 to 6 of the silicon submount element are mounted. Has been placed. With this configuration, the surface 16a on the silicon submount element side of the convex lens 16 and the surface on which the chip LEDs 3 to 6 of the silicon submount element 2 are mounted serve as positioning points, and the position and direction of the convex lens 16 are aligned. As a result, the convex lens 16 can be easily and accurately attached.

また、図14に示されるように、凸レンズ16のシリコンサブマウント素子側の面16aと、シリコンサブマウント素子2のチップ3〜6が実装されている面との間には、透明樹脂材料が充填されることにより、透明樹脂部17が形成されている。なお、この透明樹脂部17により、凸レンズ16がシリコンサブマウント素子2に固着される。この透明樹脂部17は、凸レンズ16のシリコンサブマウント素子側の面16aと、シリコンサブマウント素子2のチップ3〜6が実装されている面との間に隙間なく充填されている。このように構成したことにより、高さが異なる複数のチップLED3〜6をシリコンサブマウント素子上に実装した場合にも容易に対応できる。すなわち、このようにしたことにより、凸レンズ16を安定させて保持することができる。
なお、図14では、チップ接続端子部7aおよび外部接続端子部7bが配線共用パターン7d上に形成されている。
As shown in FIG. 14, a transparent resin material is filled between the surface 16a of the convex lens 16 on the silicon submount element side and the surface on which the chips 3 to 6 of the silicon submount element 2 are mounted. As a result, the transparent resin portion 17 is formed. The convex lens 16 is fixed to the silicon submount element 2 by the transparent resin portion 17. The transparent resin portion 17 is filled with no gap between the surface 16a of the convex lens 16 on the silicon submount element side and the surface on which the chips 3 to 6 of the silicon submount element 2 are mounted. With this configuration, it is possible to easily cope with a case where a plurality of chip LEDs 3 to 6 having different heights are mounted on the silicon submount element. That is, by doing so, the convex lens 16 can be stably held.
In FIG. 14, the chip connection terminal portion 7a and the external connection terminal portion 7b are formed on the wiring sharing pattern 7d.

次に、チップLED3〜6上にレンズを備えた半導体装置の変形例の構成について、図に基づいて、説明する。図15はレンズを備えた半導体装置の変形例の断面図である。この図15は、図14同様に図10や図12に準じており、図10や図12に示されているフレキシブル配線基板41を便宜上省略している。また、図15では、説明の便宜上、高さの異なる2つのチップLEDを表示している。   Next, a configuration of a modified example of the semiconductor device provided with lenses on the chip LEDs 3 to 6 will be described based on the drawings. FIG. 15 is a cross-sectional view of a modified example of a semiconductor device including a lens. FIG. 15 is similar to FIG. 10 and FIG. 12 as in FIG. 14, and the flexible wiring board 41 shown in FIG. 10 and FIG. 12 is omitted for convenience. Further, in FIG. 15, for convenience of explanation, two chip LEDs having different heights are displayed.

図14に示されるように、チップLED3〜6上にレンズを備えた半導体装置では、チップLED3〜6から放射される光を、シリコンサブマウント素子2のチップLED3〜6が実装されている面側で、シリコンサブマウント素子2のチップLED3〜6が実装されている面から離れる方向に効率よく照射するために、チップLED3〜6を覆うように、光学部材としての凸レンズ16および透明樹脂部17が設けられているのに対し、図15に示されるように、チップLED3〜6上にレンズを備えた半導体装置の変形例では、チップLED3〜6を覆うように、光学部材としての凸レンズ16および筒体部18が一体になったカバー19が設けられている点で相違する。   As shown in FIG. 14, in the semiconductor device provided with lenses on the chip LEDs 3 to 6, the light emitted from the chip LEDs 3 to 6 is converted into the surface side on which the chip LEDs 3 to 6 of the silicon submount element 2 are mounted. Thus, in order to efficiently irradiate the silicon submount element 2 in the direction away from the surface where the chips LED3 to 6 are mounted, the convex lens 16 and the transparent resin portion 17 as optical members are provided so as to cover the chips LED3 to 6. As shown in FIG. 15, in the modified example of the semiconductor device having the lenses on the chip LEDs 3 to 6, the convex lens 16 and the tube as an optical member are provided so as to cover the chip LEDs 3 to 6 as shown in FIG. The difference is that a cover 19 in which the body 18 is integrated is provided.

また、図15に示されるように、カバー19は、凸レンズ16と、筒体部18と、収容部20と、当接部18aとを備えている。筒体部18は透明材料により円筒状に形成されている。また、筒体部18は、凸レンズ16のうち、シリコンサブマウント素子2側の面の外周部からシリコンサブマウント素子2側へ向けて延出するように形成されている。なお、凸レンズ16および筒体部18は樹脂成形などにより一体に形成されてもよい。収容部20には、チップLED3〜6が収容されている。収容部20は、凸レンズ16のシリコンマウント素子側の面および筒体部18の内壁に囲われて形成されている。図15に示されるように、高さの異なるチップLED3〜6がシリコンサブマウント素子2上に実装されている場合、収容部18は最も高いチップLEDが十分に収容されるように形成されている。当接部18aは筒体部18の先端部に設けられている。シリコンサブマウント素子2上のチップLED3〜6の外周部に当接部18aが当接されている。また、収容部20内には隙間なく透明樹脂材料が充填され、透明樹脂部17aが形成されている。   As shown in FIG. 15, the cover 19 includes a convex lens 16, a cylindrical body portion 18, a housing portion 20, and a contact portion 18 a. The cylindrical portion 18 is formed in a cylindrical shape from a transparent material. Further, the cylindrical portion 18 is formed so as to extend from the outer peripheral portion of the surface on the silicon submount element 2 side of the convex lens 16 toward the silicon submount element 2 side. In addition, the convex lens 16 and the cylindrical part 18 may be integrally formed by resin molding or the like. In the housing part 20, chip LEDs 3 to 6 are housed. The accommodating portion 20 is formed so as to be surrounded by the surface of the convex lens 16 on the silicon mount element side and the inner wall of the cylindrical portion 18. As shown in FIG. 15, when the chip LEDs 3 to 6 having different heights are mounted on the silicon submount element 2, the accommodating portion 18 is formed so that the highest chip LED is sufficiently accommodated. . The contact portion 18 a is provided at the distal end portion of the cylindrical body portion 18. A contact portion 18 a is in contact with the outer peripheral portion of the chip LEDs 3 to 6 on the silicon submount element 2. Further, the accommodating portion 20 is filled with a transparent resin material without a gap, and a transparent resin portion 17a is formed.

このように構成したことにより、当接部18aがシリコンサブマウント素子2上のチップLED3〜6の外周部に当接されるので、高さが異なる複数のLEDをシリコンサブマウント素子上に実装した場合にも、カバー19を安定的にシリコンサブマウント素子2上に取り付けることができる。   With this configuration, the contact portion 18a is in contact with the outer peripheral portion of the chip LEDs 3 to 6 on the silicon submount element 2, so that a plurality of LEDs having different heights are mounted on the silicon submount element. Even in this case, the cover 19 can be stably mounted on the silicon submount element 2.

実施形態例に係る半導体発光装置の斜視図である。1 is a perspective view of a semiconductor light emitting device according to an example embodiment. 実施形態例に係る半導体発光装置の側面図である。1 is a side view of a semiconductor light emitting device according to an example embodiment. 実施形態例に係る半導体発光装置のシリコンサブマウント素子上に形成される配線パターンを従来技術と比較して示す平面図である。It is a top view which shows the wiring pattern formed on the silicon submount element of the semiconductor light-emitting device based on the example of an embodiment compared with a prior art. 実施形態例に係る半導体発光装置の第1変形例を示す平面図である。It is a top view which shows the 1st modification of the semiconductor light-emitting device which concerns on the embodiment. 第1変形例に係る半導体発光装置の等価回路図である。FIG. 6 is an equivalent circuit diagram of a semiconductor light emitting device according to a first modification. 実施形態例に係る半導体発光装置の第2変形例を示す平面図である。It is a top view which shows the 2nd modification of the semiconductor light-emitting device which concerns on the embodiment. 実施形態例に係る半導体発光装置の第3変形例を示す平面図である。It is a top view which shows the 3rd modification of the semiconductor light-emitting device which concerns on the embodiment. 実施形態例に係る半導体発光装置の製造手順を示すフロー図である。It is a flowchart which shows the manufacture procedure of the semiconductor light-emitting device concerning the example of an embodiment. 実施形態例に係る半導体発光装置を利用した半導体モジュールの部分平面図である。It is a fragmentary top view of the semiconductor module using the semiconductor light-emitting device concerning the example of an embodiment. 実施形態例に係る半導体発光装置を利用した半導体モジュールの要部断面図である。It is principal part sectional drawing of the semiconductor module using the semiconductor light-emitting device concerning the example of an embodiment. 実施形態例に係る半導体発光装置を利用した半導体モジュールの製造手順を示すフロー図である。It is a flowchart which shows the manufacture procedure of the semiconductor module using the semiconductor light-emitting device concerning the example of an embodiment. 実施形態例に係る半導体発光装置を利用した半導体モジュールの他の例を示す要部断面図である。It is principal part sectional drawing which shows the other example of the semiconductor module using the semiconductor light-emitting device which concerns on the embodiment. 図12の半導体モジュールに備えられるミラー構造体の側面図である。It is a side view of the mirror structure with which the semiconductor module of FIG. 12 is equipped. レンズを備えた半導体装置の断面図である。It is sectional drawing of the semiconductor device provided with the lens. レンズを備えた半導体装置の変形例の断面図である。It is sectional drawing of the modification of the semiconductor device provided with the lens. 公知例に係る半導体モジュールの斜視図である。It is a perspective view of the semiconductor module which concerns on a well-known example.

符号の説明Explanation of symbols

1 半導体発光装置(半導体装置)
2 シリコンサブマウント素子
2a チップ搭載面
3〜6 チップLED
7 配線パターン
7a チップ接続端子部
7b 外部接続端子部
7c リード部
7d スペース
7e 配線共用パターン
11〜14 保護回路素子
15 駆動回路素子
16 凸レンズ
17 透明樹脂部
18 筒体部
18a 当接部
19 カバー
31 半導体モジュール
32 メタル基板(放熱板)
41 フレキシブル配線基板
43 導電パターン
44,45,46 透孔
1 Semiconductor light-emitting device (semiconductor device)
2 Silicon submount element 2a Chip mounting surface 3-6 chip LED
DESCRIPTION OF SYMBOLS 7 Wiring pattern 7a Chip connection terminal part 7b External connection terminal part 7c Lead part 7d Space 7e Wiring shared pattern 11-14 Protection circuit element 15 Drive circuit element 16 Convex lens 17 Transparent resin part 18 Cylindrical part 18a Contact part 19 Cover 31 Semiconductor Module 32 Metal substrate (heat sink)
41 Flexible wiring board 43 Conductive pattern 44, 45, 46 Through hole

Claims (12)

表面に絶縁性の酸化物層が形成されかつ当該酸化物層上に所要の配線パターンが形成されたシリコンサブマウント素子と、当該シリコンサブマウント素子上に実装された複数の半導体チップと、を具備する半導体装置であって、
前記複数の半導体チップは、少なくとも1個の発光ダイオードを含み、
前記配線パターンは、それぞれの前記半導体チップごとに、
前記半導体チップを接続するための複数のチップ接続端子部と、
外部装置を接続するための複数の外部接続端子部と、
対応する前記チップ接続端子部と前記外部接続端子部とを接続する複数のリード部と、を有しており、
対応する前記チップ接続端子部と前記外部接続端子部とを見たときに前記外部接続端子部の方が前記チップ接続端子部よりも前記シリコンサブマウント素子上でより外縁部に配設されており、
前記チップ接続端子部の面積、前記チップ接続端子部前記半導体チップが互いに重なり合う領域の面積より大きく、
隣接しているチップ接続端子部同士の間、チップ接続端子部とリード部との間、および、隣接するリード部同士の間にほぼ一定幅のスペースが設けられることにより隣り合うもの同士が分離され、
前記スペースの幅は、その最も広いところでも前記リード部の最大幅とほぼ同じかそれ以下である
ことを特徴とする半導体装置。
Comprising: a silicon submount elements required wiring pattern on an insulating oxide layer is formed and the oxide layer formed on the surface, a plurality of semiconductor chips mounted on the silicon submount, a A semiconductor device,
The plurality of semiconductor chips include at least one light emitting diode;
The wiring pattern for each of the semiconductor chips,
A plurality of chip connection terminal portions for connecting the semiconductor chip;
A plurality of external connection terminals for connecting external devices;
A plurality of lead portions to be connected to the corresponding said chip connection terminal portion and the external connection terminal portion has a,
When viewing the corresponding chip connection terminal portion and the external connection terminal portion, the external connection terminal portion is disposed on the outer edge portion on the silicon submount element more than the chip connection terminal portion. ,
The area of the chip connection terminal portion, the chip connection terminal portion and the much larger than the area of the semiconductor chip and overlap each other region,
Adjacent ones are separated by providing a substantially constant space between adjacent chip connection terminal parts, between a chip connection terminal part and a lead part, and between adjacent lead parts. ,
The semiconductor device according to claim 1, wherein the width of the space is substantially equal to or less than the maximum width of the lead portion even at the widest portion .
前記チップ接続端子部の外周寸法が、前記半導体チップに形成され、前記チップ接続端子部に接続される端子部の外周寸法よりも大きい
ことを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein an outer peripheral dimension of the chip connection terminal portion is larger than an outer peripheral dimension of a terminal portion formed on the semiconductor chip and connected to the chip connection terminal portion.
前記配線パターンが銅のめっき生成物よりなる
ことを特徴とする請求項1または2に記載の半導体装置。
The semiconductor device according to claim 1, wherein the wiring pattern is made of a copper plating product.
前記半導体チップとして、少なくとも1個の発光ダイオードと当該発光ダイオードの駆動回路素子とを前記シリコンサブマウント素子上に実装した
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
4. The device according to claim 1, wherein at least one light-emitting diode and a drive circuit element for the light-emitting diode are mounted on the silicon submount element as the semiconductor chip. 5. Semiconductor device.
前記半導体チップとして、少なくとも1個の発光ダイオードと当該発光ダイオードの保護回路素子とを前記シリコンサブマウント素子上に実装した
ことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
4. The semiconductor chip according to claim 1, wherein at least one light-emitting diode and a protection circuit element for the light-emitting diode are mounted on the silicon submount element as the semiconductor chip. 5. Semiconductor device.
前記発光ダイオードとして、赤色、緑色及び青色の発光ダイオードを前記シリコンサブマウント素子上に実装した
ことを特徴とする請求項4または5に記載の半導体装置。
The semiconductor device according to claim 4, wherein red, green, and blue light emitting diodes are mounted on the silicon submount element as the light emitting diodes.
前記シリコンサブマウント素子の裏面に取り付けられた放熱板を備え、前記放熱板の面積は、前記シリコンサブマウント素子の面積より大きい
ことを特徴とする請求項1に記載の半導体装置。
The semiconductor device according to claim 1, further comprising a heat sink attached to a back surface of the silicon submount element, wherein an area of the heat sink is larger than an area of the silicon submount element.
前記半導体チップは、発光ダイオードであり、
前記発光ダイオードから放射される光を、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面側で、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面から離れる方向に効率よく照射するために、前記発光ダイオードを覆うように配設された光学部材を備えた
ことを特徴とする請求項1に記載の半導体装置。
The semiconductor chip is a light emitting diode,
Light emitted from the light emitting diode is efficiently irradiated in a direction away from the surface on which the light emitting diode of the silicon submount element is mounted on the surface side of the silicon submount element on which the light emitting diode is mounted. The semiconductor device according to claim 1, further comprising: an optical member disposed so as to cover the light emitting diode.
前記光学部材は、透光性材料により形成されている
ことを特徴とする請求項8に記載の半導体装置。
The semiconductor device according to claim 8, wherein the optical member is made of a translucent material.
前記光学部材は、前記発光ダイオードの前記シリコンサブマウント素子側と反対側に設けられたレンズを含み、
前記レンズのうち、前記シリコンサブマウント素子側は平坦面に形成され、
前記レンズのシリコンサブマウント素子側の平坦面が、前記シリコンサブマウント素子の前記発光ダイオードが実装されている面に対して略平行になるように、対向して配置されている
ことを特徴とする請求項8に記載の半導体装置。
The optical member includes a lens provided on the side opposite to the silicon submount element side of the light emitting diode,
Of the lenses, the silicon submount element side is formed on a flat surface,
The flat surface on the silicon submount element side of the lens is disposed so as to face the surface of the silicon submount element so as to be substantially parallel to the surface on which the light emitting diode is mounted. The semiconductor device according to claim 8.
前記レンズのシリコンサブマウント素子側の平坦面および前記シリコンサブマウント素子の前記発光ダイオードが実装されている面の間に、透明樹脂が充填されている
ことを特徴とする請求項10の半導体装置。
The semiconductor device according to claim 10, wherein a transparent resin is filled between a flat surface of the lens on the silicon submount element side and a surface of the silicon submount element on which the light emitting diode is mounted.
前記光学部材は、
前記発光ダイオードの前記シリコンサブマウント素子と反対側の面上に設けられたレンズと、
前記レンズの前記シリコンマウント素子側の面の外周部から前記シリコンサブマウント素子側へ向けて延出するように形成された筒体と、
前記レンズの前記シリコンマウント素子側の面および前記筒体の内壁に囲われて形成され、前記発光ダイオードを収容する収容部と、
前記筒体の先端部に設けられ、前記シリコンサブマウント素子上の前記発光ダイオードの外周部に当接する当接部と、を有する
ことを特徴とする請求項8に記載の半導体装置。
The optical member is
A lens provided on a surface of the light emitting diode opposite to the silicon submount element;
A cylindrical body formed so as to extend from the outer peripheral portion of the surface of the lens on the silicon mount element side toward the silicon submount element side;
A housing portion for housing the light emitting diode, formed by being surrounded by a surface of the lens on the silicon mount element side and an inner wall of the cylindrical body;
The semiconductor device according to claim 8, further comprising: an abutting portion that is provided at a distal end portion of the cylindrical body and abuts on an outer peripheral portion of the light emitting diode on the silicon submount element.
JP2006190075A 2005-10-07 2006-07-11 Semiconductor device Expired - Fee Related JP5080758B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006190075A JP5080758B2 (en) 2005-10-07 2006-07-11 Semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005294886 2005-10-07
JP2005294886 2005-10-07
JP2005294905 2005-10-07
JP2005294905 2005-10-07
JP2006190075A JP5080758B2 (en) 2005-10-07 2006-07-11 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007129188A JP2007129188A (en) 2007-05-24
JP5080758B2 true JP5080758B2 (en) 2012-11-21

Family

ID=38151557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190075A Expired - Fee Related JP5080758B2 (en) 2005-10-07 2006-07-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5080758B2 (en)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2036734B1 (en) * 2007-09-14 2010-12-29 Punch Graphix International N.V. Light emitting array for printing or copying
JPWO2009066646A1 (en) * 2007-11-20 2011-04-07 昭和電工株式会社 Light source assembly, light emitting device, display device
DE102008011153B4 (en) 2007-11-27 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Process for producing an arrangement with at least two light-emitting semiconductor components
JP2009290167A (en) * 2008-06-02 2009-12-10 Mitsui Mining & Smelting Co Ltd Light emitting module
JP5245980B2 (en) * 2008-09-30 2013-07-24 豊田合成株式会社 Light emitting device and manufacturing method thereof
JP2010114427A (en) * 2008-10-08 2010-05-20 Sumitomo Chemical Co Ltd Substrate for use in chip type led package
EP2254396A1 (en) * 2009-05-20 2010-11-24 Koninklijke Philips Electronics N.V. Printed circuit board for providing ambient light
JP4686643B2 (en) * 2009-07-03 2011-05-25 シャープ株式会社 Semiconductor light emitting element mounting substrate, backlight chassis, display device, and television receiver
US9743521B2 (en) * 2009-09-17 2017-08-22 Philips Lighting Holding B.V. Light-source module and light-emitting device
WO2011105185A1 (en) * 2010-02-26 2011-09-01 コニカミノルタオプト株式会社 Method for producing optical semiconductor element module
JP5398644B2 (en) * 2010-06-07 2014-01-29 株式会社東芝 Light source device using semiconductor light emitting device
JP5880025B2 (en) * 2011-12-26 2016-03-08 日亜化学工業株式会社 Light emitting device
JP5772657B2 (en) * 2012-02-27 2015-09-02 豊田合成株式会社 Light emitting module
US9024514B2 (en) 2012-02-27 2015-05-05 Toyoda Gosei Co., Ltd. Light-emitting module having connection member to press for direct electrical contact
JP5684751B2 (en) 2012-03-23 2015-03-18 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
JP5592963B2 (en) * 2013-01-30 2014-09-17 株式会社東芝 Light source device using semiconductor light emitting device
JP6387677B2 (en) * 2014-05-16 2018-09-12 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP2016184653A (en) * 2015-03-26 2016-10-20 京セラ株式会社 Package for housing light-emitting element, and light-emitting device
JP7064127B2 (en) * 2017-09-29 2022-05-10 日亜化学工業株式会社 Light emitting device and its manufacturing method
JP6669197B2 (en) * 2018-06-08 2020-03-18 日亜化学工業株式会社 Light emitting device and method of manufacturing the same
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
EP4118689A4 (en) * 2020-03-10 2024-01-17 Lumileds LLC Method of manufacturing an augmented led array assembly

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111682A (en) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp Submount for optical semiconductor element
JPH01268074A (en) * 1988-04-20 1989-10-25 Hitachi Ltd Photoelectronic device
JP2001185815A (en) * 1999-12-22 2001-07-06 Hitachi Ltd Semiconductor optical element
JP3960053B2 (en) * 2002-01-18 2007-08-15 松下電器産業株式会社 Semiconductor light emitting device and light emitting device for illumination using the same
JP3938337B2 (en) * 2002-07-01 2007-06-27 ローム株式会社 Semiconductor light emitting device and manufacturing method thereof
JP4183180B2 (en) * 2003-07-23 2008-11-19 シャープ株式会社 Semiconductor light emitting device
WO2005057672A2 (en) * 2003-12-09 2005-06-23 Gelcore, Llc Surface mount light emitting chip package

Also Published As

Publication number Publication date
JP2007129188A (en) 2007-05-24

Similar Documents

Publication Publication Date Title
JP5080758B2 (en) Semiconductor device
US7605452B2 (en) Semiconductor light-emitting device, semiconductor light-emitting module, and method of manufacturing the semiconductor light-emitting module
US10490722B2 (en) Light emitting package having a guiding member guiding an optical member
EP2385549B1 (en) Chip package, package module, and illumination apparatus including chip package module
JP4044078B2 (en) High power light emitting diode package and manufacturing method
US7661866B2 (en) Lighting system and display apparatus using the same
US8439513B2 (en) Light emitting diode module and back light assembly
WO2011111399A1 (en) Light emitting module, light source device, liquid crystal display device, and method for manufacturing light emitting module
JP2006005290A (en) Light emitting diode
US20070246730A1 (en) Light emitting diode and light emitting diode device including the light emitting diode element and method for manufacturing the light emitting diode
WO2013136389A1 (en) Substrate, light-emitting device, and illumination device
KR20180021514A (en) Light source module and backlight unit having the same
JP2011146709A (en) Light-emitting device and illumination system
JP2010147189A (en) Light-emitting device
KR20120015415A (en) Light emitting device and lighing system
JP5491219B2 (en) Light source device, backlight unit, and liquid crystal display device
JP4010340B2 (en) Light emitting device
KR100645657B1 (en) Flip-chip printed circuit board and white light-emitting diode module having the flip-chip printed circuit board
KR20130017689A (en) Light emitting device array
JP2020091952A (en) Linear light emitting device and planar light emitting device
JP2018032748A (en) Light-emitting device, illumination apparatus and manufacturing method of light-emitting device
KR20130007473A (en) Led pcb substrate, pcb, led unit, lighting and its manufacture
JP2006339591A (en) Semiconductor device, its manufacturing method and electronic device using semiconductor device
JP2021168229A (en) Linear light-emitting member and planar light-emitting device
JPWO2013136389A1 (en) Substrate, light emitting device, and lighting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees