[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5077337B2 - Mold package and manufacturing method thereof - Google Patents

Mold package and manufacturing method thereof Download PDF

Info

Publication number
JP5077337B2
JP5077337B2 JP2009290284A JP2009290284A JP5077337B2 JP 5077337 B2 JP5077337 B2 JP 5077337B2 JP 2009290284 A JP2009290284 A JP 2009290284A JP 2009290284 A JP2009290284 A JP 2009290284A JP 5077337 B2 JP5077337 B2 JP 5077337B2
Authority
JP
Japan
Prior art keywords
film
semiconductor chip
lead terminal
hole
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009290284A
Other languages
Japanese (ja)
Other versions
JP2011134751A (en
Inventor
晋吾 樋口
幸宏 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009290284A priority Critical patent/JP5077337B2/en
Publication of JP2011134751A publication Critical patent/JP2011134751A/en
Application granted granted Critical
Publication of JP5077337B2 publication Critical patent/JP5077337B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a conductive jointing member from spreading excessively, when connecting a rear-side electrode of a semiconductor chip to the outside via the conductive jointing member formed by applying and hardening paste in a mold package where a front-side electrode of a semiconductor chip of a double-sided electrode type is connected to a lead terminal by wire bonding, the front side of the semiconductor chip is sealed by a mold resin, and the rear of the semiconductor chip is exposed from the mold resin when connecting to the outside. <P>SOLUTION: A film 50, made of an electrically insulating resin, is provided on the rear side of the semiconductor chip 10; the rear of the semiconductor chip 10 and the lead terminal 20 are stuck to one surface of the film 50; a hole section 51 is provided and the rear-side electrode 12 is exposed, at a position corresponding to the rear-side electrode 12 in the film 50; and the rear-side electrode 12 is receded in the hole section 51 farther from the surface of the film 50, while having a step in the thickness direction of the film 50. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、表裏両面に電極を有する半導体チップ、いわゆる両面電極チップを備え、このチップの表面側をモールド樹脂で封止し、チップの裏面をモールド樹脂より露出させて、裏面側電極を外部と接続するようにしたモールドパッケージ、および、そのようなモールドパッケージの製造方法に関する。   The present invention comprises a semiconductor chip having electrodes on both front and back surfaces, a so-called double-sided electrode chip, the front side of this chip is sealed with a mold resin, the back side of the chip is exposed from the mold resin, and the back side electrode is connected to the outside. The present invention relates to a mold package to be connected and a method for manufacturing such a mold package.

従来より、表面に表面側電極、裏面に複数の裏面側電極を有する半導体チップを備え、その表面側電極にボンディングワイヤを接続し、ボンディングワイヤとともに半導体チップの表面側をモールド樹脂で封止し、半導体チップの裏面をモールド樹脂より露出させて、裏面側電極を外部と接続するようにしたモールドパッケージが提案されている（特許文献１、特許文献２参照）。   Conventionally, a semiconductor chip having a front surface side electrode on the front surface and a plurality of back surface side electrodes on the back surface, a bonding wire connected to the front surface electrode, and the front surface side of the semiconductor chip together with the bonding wire is sealed with a mold resin, There has been proposed a mold package in which the back surface of a semiconductor chip is exposed from a mold resin and the back surface side electrode is connected to the outside (see Patent Document 1 and Patent Document 2).

特許文献１のものは、インターポーザを使用したＢＧＡタイプの両面電極チップ用パッケージである。このものでは、モールドパッケージを、モールド樹脂より露出する半導体チップの裏面側にて、中継用配線基板であるインターポーザに搭載し、裏面側電極をインターポーザの電極にバンプを介して接続するとともに、表面側電極はワイヤボンディングによりインターポーザに接続するようにしている。そして、このインターポーザを介して外部の部材との接続を行うようにしている。   The thing of patent document 1 is a package for BGA type double-sided electrode chips using an interposer. In this case, the mold package is mounted on the interposer that is a relay wiring board on the back side of the semiconductor chip exposed from the mold resin, and the back side electrode is connected to the interposer electrode via the bump, and the front side The electrodes are connected to the interposer by wire bonding. And it connects with an external member via this interposer.

また、特許文献２のものは、両面電極チップのＱＦＰタイプの実装構造である。このものでは、半導体チップの近傍にリード端子を配置し、半導体チップの表面側電極とリード端子とをワイヤボンディングで接続し、その後、これら半導体チップの表面側、リード端子およびボンディングワイヤをモールド樹脂で封止してパッケージを形成した後、モールド樹脂より露出する半導体チップの裏面側電極に直接はんだを設けた状態で、モールドパッケージを外部の部材に接続するようにしている。   Patent Document 2 discloses a QFP type mounting structure of a double-sided electrode chip. In this device, a lead terminal is disposed in the vicinity of the semiconductor chip, the surface side electrode of the semiconductor chip and the lead terminal are connected by wire bonding, and then the surface side of the semiconductor chip, the lead terminal and the bonding wire are molded resin. After the package is formed by sealing, the mold package is connected to an external member in a state where solder is directly provided on the back side electrode of the semiconductor chip exposed from the mold resin.

特開２００２−１１８１９８号公報JP 2002-118198 A 特開２００１−３１９９４３号公報JP 2001-319943 A

しかしながら、上記特許文献１のようなインターポーザを使用してモールドパッケージを外部の部材に実装する場合、高価なインターポーザを用いることからコストが高くなるという問題がある。   However, when the mold package is mounted on an external member using the interposer as described in Patent Document 1, there is a problem that the cost increases because an expensive interposer is used.

また、この場合、半導体チップをインターポーザにフリップチップ接合した後に、ワイヤボンディングを行うため、当該フリップチップ接合部へのダメージが懸念される。また、インターポーザ内に長い配線が存在するため、半導体チップがパワー系素子などである場合は、特性劣化の原因となる。   In this case, since the wire bonding is performed after the semiconductor chip is flip-chip bonded to the interposer, there is a concern about damage to the flip chip bonding portion. In addition, since a long wiring exists in the interposer, when the semiconductor chip is a power system element or the like, it causes deterioration of characteristics.

そこで、本発明者は、上記特許文献２のようなパッケージ構造、すなわち、半導体チップの表面側電極とリード端子とをワイヤボンディングにより接続し、半導体チップの表面側をモールド樹脂で封止するとともに、モールド樹脂より露出する裏面側電極に直接はんだを設け、このはんだを介して外部との接続を行うようにしたモールドパッケージについて検討した。   Therefore, the inventor has a package structure as described in Patent Document 2, that is, the surface side electrode of the semiconductor chip and the lead terminal are connected by wire bonding, and the surface side of the semiconductor chip is sealed with a mold resin, A mold package was examined in which solder was provided directly on the back-side electrode exposed from the mold resin, and the external connection was made via this solder.

しかし、この場合、直接、裏面側電極にはんだを配設するので、はんだの塗布時やリフロー時など、はんだがペースト状のときに、過剰に拡がり、隣り合うはんだ同士で短絡が発生する恐れがある。   However, in this case, since the solder is disposed directly on the back surface side electrode, when the solder is in a paste form, such as during solder application or reflow, there is a risk that the solder spreads excessively and a short circuit occurs between adjacent solders. is there.

また、これと同じことは、裏面側電極に設ける導電性接合部材として、ペースト状態で配置され、これを固化することにより形成されるものならば、たとえば導電性接着剤などでも起こり得る可能性がある。   In addition, the same thing as this may occur even with a conductive adhesive, for example, as long as the conductive bonding member provided on the back side electrode is formed in a paste state and formed by solidifying it. is there.

本発明は、上記問題に鑑みてなされたものであり、表裏両面に電極を有する半導体チップの表面側電極とリード端子とをワイヤボンディングにより接続し、半導体チップの表面側、リード端子およびボンディングワイヤをモールド樹脂で封止するとともに、半導体チップの裏面をモールド樹脂より露出させて外部との接続を行うようにしたモールドパッケージにおいて、高価なインターポーザを用いることなく、ペーストの塗布・固化により形成される導電性接合部材を介して、半導体チップをその裏面側電極にて外部の部材に接続する場合に、導電性接合部材の形状を保持し導電性接合部材の過剰な拡がりを防止できるようにすることを目的とする。   The present invention has been made in view of the above problems, and connects the surface side electrode of the semiconductor chip having electrodes on both front and back surfaces and the lead terminal by wire bonding, and connects the surface side of the semiconductor chip, the lead terminal and the bonding wire. Conductivity formed by applying and solidifying paste without using an expensive interposer in a mold package that is sealed with mold resin and exposed to the outside by exposing the back surface of the semiconductor chip from the mold resin. When the semiconductor chip is connected to an external member by the back surface side electrode via the conductive bonding member, the shape of the conductive bonding member is maintained and excessive spreading of the conductive bonding member can be prevented. Objective.

上記目的を達成するため、請求項１に記載の発明においては、モールド樹脂（４０）より露出する半導体チップ（１０）の裏面側に、電気絶縁性の樹脂よりなるフィルム（５０）を設け、このフィルム（５０）の一面に半導体チップ（１０）の裏面およびリード端子（２０）を貼り付け、フィルム（５０）のうち個々の裏面側電極（１２）に対応する位置に、フィルム（５０）の厚さ方向に貫通する穴部（５１）を設け、この穴部（５１）より個々の裏面側電極（１２）を露出させ、穴部（５１）において個々の裏面側電極（１２）を、フィルム（５０）の厚さ方向に段差を有してフィルム（５０）の表面よりも引っこんでいるものとしたことを特徴としている。   In order to achieve the above object, in the invention described in claim 1, a film (50) made of an electrically insulating resin is provided on the back side of the semiconductor chip (10) exposed from the mold resin (40). The back surface of the semiconductor chip (10) and the lead terminal (20) are attached to one surface of the film (50), and the thickness of the film (50) is located at a position corresponding to each back surface side electrode (12) in the film (50). A hole portion (51) penetrating in the vertical direction is provided, and the individual back surface side electrode (12) is exposed from the hole portion (51), and the individual back surface side electrode (12) is formed on the film ( 50) has a step in the thickness direction and is recessed from the surface of the film (50).

それによれば、半導体チップ（１０）およびリード端子（２０）は、半導体チップ（１０）の裏面側にてフィルム（５０）に貼り付けられるので、当該フィルム（５０）に支持された状態となる。また、当該フィルム（５０）は樹脂であるので、エッチング等により容易に穴部（５１）を形成することができる。   According to this, since the semiconductor chip (10) and the lead terminal (20) are attached to the film (50) on the back surface side of the semiconductor chip (10), the semiconductor chip (10) and the lead terminal (20) are supported by the film (50). Further, since the film (50) is a resin, the hole (51) can be easily formed by etching or the like.

そして、この穴部（５１）にて露出する個々の裏面側電極（１２）は、フィルム（５０）の厚さ方向に段差を有してフィルム（５０）の表面よりも引っこんでおり、穴部（５１）の内壁に取り囲まれた状態となっているから、はんだなど、ペーストの塗布・固化により形成される導電性接合部材（６０）を介して、裏面側電極（１２）を外部の部材に接続するとき、裏面側電極（１２）上に配置したペースト状態の導電性接合部材（６０）は、当該穴部（５１）の内壁により、その拡がりが規制される。   And each back side electrode (12) exposed in this hole part (51) has a level | step difference in the thickness direction of a film (50), and is retracted from the surface of the film (50), Since it is in a state surrounded by the inner wall of the part (51), the back-side electrode (12) is connected to an external member via a conductive joining member (60) formed by applying or solidifying paste such as solder. When the conductive bonding member (60) in a paste state disposed on the back surface side electrode (12) is connected, the spread of the conductive bonding member (60) is regulated by the inner wall of the hole (51).

よって、本発明によれば、高価なインターポーザを用いることなく、ペーストの塗布・固化により形成される導電性接合部材（６０）を介して、半導体チップ（１０）をその裏面側電極（１２）にて外部の部材に接続する場合に、導電性接合部材（６０）の形状を保持し導電性接合部材（６０）の過剰な拡がりを防止することができる。   Therefore, according to the present invention, the semiconductor chip (10) is attached to the back surface side electrode (12) through the conductive bonding member (60) formed by applying and solidifying the paste without using an expensive interposer. When connecting to an external member, it is possible to maintain the shape of the conductive bonding member (60) and prevent the conductive bonding member (60) from being excessively spread.

また、請求項２に記載の発明では、請求項１に記載のモールドパッケージにおいて、ペースト状態で配置され当該ペースト状態のものを固化することにより形成された導電性接合部材（６０）を、前記穴部（５１）を介して個々の裏面側電極（１２）に電気的・機械的に接続し、この導電性接合部材（６０）を介して、個々の裏面側電極（１２）と外部との電気的接続を行うようにしたことを特徴としている。   According to a second aspect of the present invention, in the molded package according to the first aspect, the conductive bonding member (60) formed by solidifying the paste package disposed in the paste state is used as the hole. Electrically and mechanically connected to the individual back surface side electrodes (12) via the part (51), and the electrical connection between the individual back surface side electrodes (12) and the outside via this conductive joint member (60). It is characterized by the fact that it is designed to be connected.

それによれば、上述したように、穴部（５１）を介して裏面側電極（１２）上に配置した導電性接合部材（６０）によって、裏面側電極（１２）が外部に接続されるが、この導電性接合部材（６０）がペースト状態のとき、当該穴部（５１）の内壁により、その拡がりが規制される。   According to that, as described above, the back surface side electrode (12) is connected to the outside by the conductive bonding member (60) disposed on the back surface side electrode (12) through the hole (51). When the conductive bonding member (60) is in a paste state, its expansion is restricted by the inner wall of the hole (51).

また、請求項３に記載の発明では、請求項１または２に記載のモールドパッケージにおいて、リード端子（２０）において半導体チップ（１０）の裏面と同じ側の面が、モールド樹脂（４０）より露出するとともに、このモールド樹脂（４０）より露出する前記リード端子（２０）の面の一部が、外部の部材と接続される外部接続部（２１）とされている場合に、モールド樹脂（４０）より露出するリード端子（２０）の面にフィルム（５０）を貼り付け、フィルム（５０）のうちリード端子（２０）の外部接続部（２１）に対応する位置に、穴部（５１）を設け、この穴部（５１）より外部接続部（２１）を露出させ、穴部（５１）において外部接続部（２１）を、フィルム（５０）の厚さ方向に段差を有してフィルム（５０）の表面よりも引っこんでいるものとしたことを特徴としている。   According to a third aspect of the present invention, in the molded package according to the first or second aspect, a surface of the lead terminal (20) on the same side as the back surface of the semiconductor chip (10) is exposed from the mold resin (40). In addition, when a part of the surface of the lead terminal (20) exposed from the mold resin (40) is an external connection portion (21) connected to an external member, the mold resin (40) A film (50) is affixed to the surface of the lead terminal (20) exposed more, and a hole (51) is provided at a position corresponding to the external connection part (21) of the lead terminal (20) in the film (50). The external connection part (21) is exposed through the hole (51), and the external connection part (21) is exposed in the hole (51) with a step in the thickness direction of the film (50). Than the surface of It is characterized in that it has as you are in retracted.

それによれば、ペーストの塗布・固化により形成される導電性接合部材（６０）を介して、リード端子（２０）を外部の部材に接続する場合に、導電性接合部材（６０）の形状を保持し導電性接合部材（６０）の過剰な拡がりを防止することができる。   According to this, when connecting the lead terminal (20) to an external member via the conductive bonding member (60) formed by applying and solidifying the paste, the shape of the conductive bonding member (60) is maintained. Then, excessive spreading of the conductive bonding member (60) can be prevented.

さらに、請求項４に記載の発明のように、請求項３に記載のモールドパッケージにおいては、ペースト状態で配置され当該ペースト状態のものを固化することにより形成された導電性接合部材（６０）を、穴部（５１）を介して外部接続部（２１）に電気的・機械的に接続し、この導電性接合部材（６０）を介して、外部接続部（２１）と外部との電気的接続を行うようにしてもよい。   Further, as in the invention described in claim 4, in the mold package described in claim 3, the conductive bonding member (60) formed by solidifying the paste package disposed in the paste state is provided. Electrically and mechanically connected to the external connection part (21) through the hole part (51), and electrical connection between the external connection part (21) and the outside through this conductive joint member (60) May be performed.

それによれば、上述したように、穴部（５１）を介してリード端子（２０）の外部接続部（２１）上に配置した導電性接合部材（６０）によって、当該外部接続部（２１）が外部に接続されるが、この導電性接合部材（６０）がペースト状態のとき、当該穴部（５１）の内壁により、その拡がりが規制される。   According to this, as described above, the external connection portion (21) is formed by the conductive bonding member (60) disposed on the external connection portion (21) of the lead terminal (20) through the hole portion (51). Although connected to the outside, when the conductive joining member (60) is in a paste state, its expansion is regulated by the inner wall of the hole (51).

また、請求項５に記載の発明では、請求項３または４に記載のモールドパッケージにおいて、半導体チップ（１０）の表裏両面から見て、リード端子（２０）はモールド樹脂（４０）の外郭より突出せず、当該モールド樹脂（４０）の外郭の内部に位置していることを特徴としている。   In the invention according to claim 5, in the molded package according to claim 3 or 4, the lead terminal (20) protrudes from the outer surface of the mold resin (40) when viewed from the front and back surfaces of the semiconductor chip (10). Without being, it is located inside the outline of the mold resin (40).

この場合、いわゆるＱＦＮ（クワッド・フラット・ノンリード）パッケージタイプのモールドパッケージ構成となるが、このようなＱＦＮの場合、半導体チップ（１０）の裏面側電極（１２）と同じ側で、導電性接合部材（６０）を介した接続を行うこととなるので、上記請求項３または請求項４の構成を採用することは、特に有効である。   In this case, a so-called QFN (quad flat non-lead) package type mold package configuration is used. In such a QFN, a conductive bonding member is formed on the same side as the back surface side electrode (12) of the semiconductor chip (10). Since the connection is made via (60), it is particularly effective to adopt the configuration of claim 3 or claim 4.

また、請求項６に記載の発明では、請求項１ないし５のいずれか１つに記載のモールドパッケージにおいて、フィルム（５０）を構成する樹脂は、フォトリソグラフ法によるエッチングが可能な感光性の樹脂であることを特徴としている。   According to a sixth aspect of the present invention, in the mold package according to any one of the first to fifth aspects, the resin constituting the film (50) is a photosensitive resin that can be etched by a photolithographic method. It is characterized by being.

それによれば、フィルム（５０）に穴部（５１）を設けるとき、フォトリソグラフ法によるエッチングによって穴開けを容易に行える。   According to this, when the hole (51) is provided in the film (50), the hole can be easily formed by etching by a photolithographic method.

また、請求項７に記載の発明のように、請求項１ないし６のいずれか１つに記載のモールドパッケージにおいて、導電性接合部材（６０）としては、はんだを採用することができる。   Further, as in the invention described in claim 7, in the mold package described in any one of claims 1 to 6, solder can be used as the conductive bonding member (60).

請求項８に記載の発明においては、フォトリソグラフ法によるエッチングが可能な感光性且つ電気絶縁性の樹脂よりなるフィルム（５０）の一面に、半導体チップ（１０）の裏面およびリード端子（２０）を貼り付けて、半導体チップ（１０）およびリード端子（２０）をフィルム（５０）に支持させた後、フィルム（５０）の一面上にて、表面側電極（１２）とリード端子（２０）との間でワイヤボンディングを行ってボンディングワイヤ（３０）による結線を行い、次に、半導体チップ（１０）の表面側にモールド樹脂（４０）を配置して、モールド樹脂（４０）による封止を行い、その後、フォトリソグラフ法によるエッチングによって、フィルム（５０）のうち個々の裏面側電極（１２）に対応する位置に、フィルム（５０）の厚さ方向に貫通する穴部（５１）を形成することによって、この穴部（５１）より個々の裏面側電極（１２）を露出させるとともに、穴部（５１）において個々の裏面側電極（１２）が、フィルム（５０）の厚さ方向に段差を有してフィルム（５０）の表面よりも引っこんだ状態となるようにしたモールドパッケージの製造方法が提供される。   In the invention described in claim 8, the back surface of the semiconductor chip (10) and the lead terminal (20) are formed on one surface of a film (50) made of a photosensitive and electrically insulating resin that can be etched by a photolithographic method. After bonding and supporting the semiconductor chip (10) and the lead terminal (20) on the film (50), the surface side electrode (12) and the lead terminal (20) are formed on one surface of the film (50). Wire bonding is performed between the bonding wires (30) and then the molding resin (40) is disposed on the surface side of the semiconductor chip (10), and sealing is performed with the molding resin (40). Thereafter, the thickness of the film (50) is adjusted to a position corresponding to each back-side electrode (12) of the film (50) by etching by photolithography. By forming the hole (51) penetrating in the direction, the individual back surface side electrode (12) is exposed from the hole (51), and the individual back surface side electrode (12) is exposed in the hole (51). There is provided a method for manufacturing a mold package having a step in the thickness direction of the film (50) so as to be recessed from the surface of the film (50).

それによれば、上記請求項１に記載のモールドパッケージを適切に製造することができ、その効果は上記同様である。   According to this, the mold package according to claim 1 can be appropriately manufactured, and the effect is the same as described above.

ここで、請求項９に記載の発明では、請求項８に記載のモールドパッケージの製造方法において、穴部（５１）の形成後に、穴部（５１）を介して個々の裏面側電極（１２）に、ペースト状態の導電性材料を配置し、このペースト状態の導電性材料を固化することにより、裏面側電極（１２）と電気的・機械的に接続された導電性接合部材（６０）を形成することを特徴としている。   Here, in the invention according to claim 9, in the method for manufacturing a mold package according to claim 8, after the formation of the hole (51), the individual back-side electrode (12) is formed through the hole (51). The conductive material in the paste state is disposed on the surface, and the conductive material in the paste state is solidified to form the conductive bonding member (60) electrically and mechanically connected to the back side electrode (12). It is characterized by doing.

それによれば、上記請求項２に記載のモールドパッケージを適切に製造することができる。   According to this, the mold package of the said Claim 2 can be manufactured appropriately.

また、請求項１０に記載の発明では、請求項８または９に記載のモールドパッケージの製造方法において、リード端子（２０）において半導体チップ（１０）の裏面と同じ側の面を、モールド樹脂（４０）より露出させるとともに、このモールド樹脂（４０）より露出するリード端子（２０）の面の一部が、外部の部材と接続される外部接続部（２１）とされている場合に、フィルム（５０）の貼り付け工程では、モールド樹脂（４０）より露出するリード端子（２０）の面にフィルム（５０）を貼り付けるようにし、フォトリソグラフ法によるエッチング工程では、フィルム（５０）のうちリード端子（２０）の外部接続部（２１）に対応する位置にも、穴部（５１）を設け、この穴部（５１）より外部接続部（２１）を露出させるとともに、穴部（５１）において外部接続部（２１）が、フィルム（５０）の厚さ方向に段差を有してフィルム（５０）の表面よりも引っこんだ状態となるようにしたことを特徴としている。   In the invention according to claim 10, in the mold package manufacturing method according to claim 8 or 9, in the lead terminal (20), the surface on the same side as the back surface of the semiconductor chip (10) is molded resin (40). When the part of the surface of the lead terminal (20) exposed from the mold resin (40) is an external connection part (21) connected to an external member, the film (50 ), The film (50) is attached to the surface of the lead terminal (20) exposed from the mold resin (40), and in the etching process by the photolithographic method, the lead terminal ( 20), a hole (51) is provided at a position corresponding to the external connection portion (21), and the external connection portion (21) is exposed from the hole (51). In the hole part (51), the external connection part (21) has a step in the thickness direction of the film (50) and is in a state of being retracted from the surface of the film (50). Yes.

それによれば、上記請求項３に記載のモールドパッケージを適切に製造することができる。   Accordingly, the mold package according to the third aspect can be appropriately manufactured.

さらに、請求項１１に記載の発明のように、請求項１０に記載のモールドパッケージの製造方法においては、穴部（５１）の形成後に、穴部（５１）を介して外部接続部（２１）に、ペースト状態の導電性材料を配置し、このペースト状態の導電性材料を固化することにより、外部接続部（２１）と電気的・機械的に接続された導電性接合部材（６０）を形成するようにしてもよい。   Furthermore, as in the invention according to claim 11, in the method for manufacturing a mold package according to claim 10, after the formation of the hole (51), the external connection portion (21) is formed via the hole (51). The conductive material in the paste state is disposed on the surface, and the conductive material in the paste state is solidified to form a conductive bonding member (60) electrically and mechanically connected to the external connection portion (21). You may make it do.

それによれば、上記請求項４に記載のモールドパッケージを適切に製造することができる。   According to this, the mold package according to the fourth aspect can be appropriately manufactured.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

本発明の第１実施形態に係るモールドパッケージの概略断面図である。It is a schematic sectional drawing of the mold package which concerns on 1st Embodiment of this invention. （ａ）は図１中の上面図、（ｂ）は下面図であり、（ｃ）は（ｂ）においてはんだバンプを省略した概略平面図である。(A) is a top view in FIG. 1, (b) is a bottom view, and (c) is a schematic plan view in which solder bumps are omitted in (b). 第1実施形態のモールドパッケージの製造方法を示す工程図である。FIG. 6 is a process drawing showing the method for manufacturing the mold package of the first embodiment. 図３に続く製造方法を示す工程図である。It is process drawing which shows the manufacturing method following FIG. （ａ）は本発明の第２実施形態に係るモールドパッケージの概略断面図であり、（ｂ）は（ａ）中の下面図である。(A) is a schematic sectional drawing of the mold package which concerns on 2nd Embodiment of this invention, (b) is a bottom view in (a). （ａ）は本発明の第３実施形態に係るモールドパッケージの概略断面図であり、（ｂ）は（ａ）中の下面図である。(A) is a schematic sectional drawing of the mold package which concerns on 3rd Embodiment of this invention, (b) is a bottom view in (a). 本発明の第４実施形態に係るモールドパッケージの概略断面図である。It is a schematic sectional drawing of the mold package which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係るモールドパッケージの概略断面図である。It is a schematic sectional drawing of the mold package which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係るモールドパッケージの概略断面図である。It is a schematic sectional drawing of the mold package which concerns on 6th Embodiment of this invention. 本発明の第７実施形態に係るモールドパッケージの概略断面図である。It is a schematic sectional drawing of the mold package which concerns on 7th Embodiment of this invention. 第７実施形態のモールドパッケージの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the mold package of 7th Embodiment. 本発明の参考例としてのモールドパッケージの概略断面図である。It is a schematic sectional drawing of the mold package as a reference example of this invention. 上記参考例としてのモールドパッケージの製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the mold package as the said reference example.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係るモールドパッケージＳ１の概略断面構成を示す図である。また、図２において（ａ）は図１中の上視概略平面図、（ｂ）は下視概略平面図であり、（ｃ）は（ｂ）においてはんだバンプ６０を省略した概略平面図である。 (First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of a mold package S1 according to the first embodiment of the present invention. 2A is a schematic plan view from above, FIG. 2B is a schematic plan view from below, and FIG. 2C is a schematic plan view in which the solder bumps 60 are omitted from FIG. .

本実施形態のモールドパッケージＳ１は、大きくは、半導体チップ１０と、半導体チップ１０の近傍に設けられたリード端子２０と、半導体チップ１０とリード端子２０とを接続するボンディングワイヤ３０と、これらを封止するモールド樹脂４０と、モールド樹脂４０より露出する半導体チップ１０の裏面側に設けられたフィルム５０およびはんだバンプ６０とを備えて構成されている。   The mold package S1 of the present embodiment is roughly divided into a semiconductor chip 10, a lead terminal 20 provided in the vicinity of the semiconductor chip 10, a bonding wire 30 for connecting the semiconductor chip 10 and the lead terminal 20, and sealing them. A mold resin 40 to be stopped, and a film 50 and a solder bump 60 provided on the back side of the semiconductor chip 10 exposed from the mold resin 40 are configured.

半導体チップ１０はシリコン半導体などよりなるもので、一方の板面（図１中の上面）を表面、他方の板面（図１中の下面）を裏面とする板状、ここでは矩形板状をなすものである。この半導体チップ１０は、その表面に複数の表面側電極１１、裏面に複数の裏面側電極１２を有する両面電極チップである。   The semiconductor chip 10 is made of a silicon semiconductor or the like, and has a plate shape with one plate surface (upper surface in FIG. 1) as the front surface and the other plate surface (lower surface in FIG. 1) as the back surface, here a rectangular plate shape. It is what you make. The semiconductor chip 10 is a double-sided electrode chip having a plurality of front surface side electrodes 11 on the front surface and a plurality of back surface side electrodes 12 on the back surface.

このような半導体チップ１０は、一般的な半導体プロセスにより製造されるものであり、たとえばパワートランジスタやＩＧＢＴなどである。また、表裏面の各電極１１、１２はアルミニウムやＮｉ、Ａｕなどにより形成されている。   Such a semiconductor chip 10 is manufactured by a general semiconductor process, and is, for example, a power transistor or an IGBT. The electrodes 11 and 12 on the front and back surfaces are formed of aluminum, Ni, Au, or the like.

リード端子２０は、Ｃｕや４２アロイなど一般的なリードフレーム材料よりなるものであり、半導体チップ１０の近傍に設けられている。このリード端子２０は１個でもよいが、ここでは、この種の典型的なパッケージと同様、短冊板状のリード端子２０が、半導体チップ１０の外側を取り巻くように複数個配置されている。また、このリード端子２０には、後述するはんだバンプ６０との接合性を向上させるため、プリフラックス処理やＮｉ／Ａｕに代表されるメッキ処理が施されていてもよい。   The lead terminal 20 is made of a general lead frame material such as Cu or 42 alloy, and is provided in the vicinity of the semiconductor chip 10. The number of the lead terminals 20 may be one, but here, like a typical package of this type, a plurality of strip-like lead terminals 20 are arranged so as to surround the outside of the semiconductor chip 10. Further, the lead terminal 20 may be subjected to a preflux process or a plating process typified by Ni / Au in order to improve the bondability with a solder bump 60 described later.

そして、半導体チップ１０の表面側電極１１とリード端子２０とは、ボンディングワイヤ３０を介して結線され、このボンディングワイヤ３０を介して半導体チップ１０とリード端子２０とは電気的に接続されている。このボンディングワイヤ３０は、一般的なＡｕやＣｕやアルミニウムなどのワイヤボンディングにより形成されるものである。   The front surface side electrode 11 and the lead terminal 20 of the semiconductor chip 10 are connected via a bonding wire 30, and the semiconductor chip 10 and the lead terminal 20 are electrically connected via the bonding wire 30. The bonding wire 30 is formed by wire bonding such as general Au, Cu, or aluminum.

また、モールド樹脂４０は、半導体チップ１０の表面、リード端子２０およびボンディングワイヤ３０を封止しており、半導体チップ１０の裏面はモールド樹脂４０より露出している。このモールド樹脂４０は、金型を用いたトランスファーモールド法により成形されるが、ここでは、全体として矩形板状に成形されており、パッケージＳ１の実質的な全体形状はモールド樹脂４０によって形成されている。   The mold resin 40 seals the surface of the semiconductor chip 10, the lead terminals 20 and the bonding wires 30, and the back surface of the semiconductor chip 10 is exposed from the mold resin 40. The mold resin 40 is molded by a transfer molding method using a mold, but here, the mold resin 40 is molded into a rectangular plate as a whole, and the substantial overall shape of the package S1 is formed by the mold resin 40. Yes.

また、フィルム５０は、モールド樹脂４０より露出する半導体チップ１０の裏面側に設けられ、このフィルム５０の一面（図１中の上面）に半導体チップ１０の裏面およびモールド樹脂４０より露出するリード端子２０の面が貼り付けられている。   The film 50 is provided on the back surface side of the semiconductor chip 10 exposed from the mold resin 40, and the lead terminal 20 exposed from the back surface of the semiconductor chip 10 and the mold resin 40 on one surface (upper surface in FIG. 1) of the film 50. The surface of is pasted.

このフィルム５０は感光性且つ電気絶縁性の樹脂、たとえば紫外線で硬化する感光性のポリイミドや感光性のアクリル樹脂などよりなる１枚の平坦なものである。ここでいう感光性樹脂とは、フォトリソグラフ法によるエッチングが可能な感光性の樹脂である。ここでは、フィルム５０の平面形状は、図１、図２に示されるように、モールド樹脂４０と同様の矩形をなしている。   The film 50 is a flat sheet made of a photosensitive and electrically insulating resin, for example, a photosensitive polyimide cured by ultraviolet rays or a photosensitive acrylic resin. The photosensitive resin here is a photosensitive resin that can be etched by a photolithographic method. Here, the planar shape of the film 50 is the same rectangle as the mold resin 40 as shown in FIGS.

そして、この１枚の共通のフィルム５０の一面上に半導体チップ１０、リード端子２０が貼り付けられ、支持された形となっている。このフィルム５０と半導体チップ１０およびリード端子２０とは、当該フィルム５０を構成する樹脂の密着力により貼り付けられている。   And the semiconductor chip 10 and the lead terminal 20 are affixed and supported on one surface of this common film 50. The film 50, the semiconductor chip 10, and the lead terminal 20 are attached by the adhesive force of the resin that constitutes the film 50.

ここで、図１、図２（ｃ）に示されるように、フィルム５０のうち個々の裏面側電極１２に対応する位置には、フィルム５０の厚さ方向に貫通する穴部５１が設けられている。この穴部５１は、フォトリソグラフ法によるエッチングにより形成される。そして、この穴部５１より個々の裏面側電極１２が露出し、外方に臨んだ形となっている。   Here, as shown in FIG. 1 and FIG. 2C, holes 51 that penetrate in the thickness direction of the film 50 are provided at positions corresponding to the individual back-side electrodes 12 in the film 50. Yes. The hole 51 is formed by etching using a photolithographic method. The individual back surface side electrodes 12 are exposed from the hole 51 and face outward.

また、図１に示されるように、穴部５１において個々の裏面側電極１２は、フィルム５０の厚さ方向に段差を有してフィルム５０の表面（図１中の下面）よりも引っこんでいる。なお、ここでフィルム５０の表面とは、フィルム５０における半導体チップ１０の裏面との貼り付け面である一面とは反対側の他面であることはもちろんであり、裏面側電極１２の表面は、このフィルム５０の他面よりも半導体チップ１０側に凹んでいる。   Further, as shown in FIG. 1, each back surface side electrode 12 has a step in the thickness direction of the film 50 in the hole 51 and is retracted from the surface of the film 50 (the lower surface in FIG. 1). Yes. Here, the surface of the film 50 is, of course, the other surface opposite to the one surface that is a surface to be bonded to the back surface of the semiconductor chip 10 in the film 50, and the surface of the back surface side electrode 12 is The other side of the film 50 is recessed toward the semiconductor chip 10 side.

具体的に、このような裏面側電極１２の引っこんだ構成は、半導体チップ１０の裏面より突出する各裏面側電極１２の厚さ寸法よりも、フィルム５０の厚さ寸法が大きいものとすることで実現されている。   Specifically, such a retracted configuration of the back-side electrode 12 is such that the thickness dimension of the film 50 is larger than the thickness dimension of each back-side electrode 12 protruding from the back surface of the semiconductor chip 10. It is realized with.

また、リード端子２０において半導体チップ１０の裏面と同じ側の面、すなわち、リード端子２０においてボンディングワイヤ３０が接続されている面とは反対側の面（図１中の下面）も、モールド樹脂４０より露出するが、このモールド樹脂４０より露出するリード端子２０の面の一部が、外部の部材と接続される外部接続部２１とされている。   Further, the surface of the lead terminal 20 on the same side as the back surface of the semiconductor chip 10, that is, the surface opposite to the surface of the lead terminal 20 to which the bonding wire 30 is connected (the lower surface in FIG. 1) is also molded resin 40. A part of the surface of the lead terminal 20 exposed from the mold resin 40 is an external connection portion 21 connected to an external member.

そして、このモールド樹脂４０より露出するリード端子２０の面にフィルム５０が貼り付けられているが、本実施形態では、フィルム５０のうちリード端子２０の外部接続部２１に対応する位置にも、上記したフィルム５０の厚さ方向に貫通する穴部５１が設けられ、この穴部５１を介して外部接続部２１は、フィルム５０から露出している。   And although the film 50 is affixed on the surface of the lead terminal 20 exposed from this mold resin 40, in this embodiment, the position corresponding to the external connection part 21 of the lead terminal 20 in the film 50 is also described above. A hole 51 that penetrates in the thickness direction of the film 50 is provided, and the external connection portion 21 is exposed from the film 50 through the hole 51.

そして、この外部接続部２１についても、穴部５１において外部接続部２１は、フィルム５０の厚さ方向に段差を有してフィルム５０の表面よりも引っこんでいる。この場合は、外部接続部２１は、フィルム５０の厚さの分、実質的に引っこんでいる。   And also about this external connection part 21, in the hole part 51, the external connection part 21 has a level | step difference in the thickness direction of the film 50, and is retracted from the surface of the film 50. In this case, the external connection portion 21 is substantially retracted by the thickness of the film 50.

このように、半導体チップ１０の裏面側に設けられたフィルム５０は、モールド樹脂４０より露出する半導体チップ１０の裏面およびリード端子２０の面について、裏面側電極１２およびリード端子２０の外部接続部２１を露出させつつ、それ以外は被覆している。   As described above, the film 50 provided on the back surface side of the semiconductor chip 10 has the back surface side electrode 12 and the external connection portion 21 of the lead terminal 20 with respect to the back surface of the semiconductor chip 10 and the surface of the lead terminal 20 exposed from the mold resin 40. The other parts are covered while exposing.

そして、裏面側電極１２およびリード端子２０の外部接続部２１は、フィルム５０の表面よりも引っこんでいるが、換言すれば、これら裏面側電極１２および外部接続部２１は、自身よりも高い穴部５１の内壁に取り囲まれた状態で、穴部５１内に位置した状態となっている。   And although the back surface side electrode 12 and the external connection part 21 of the lead terminal 20 are recessed from the surface of the film 50, in other words, the back surface side electrode 12 and the external connection part 21 are holes higher than itself. In a state surrounded by the inner wall of the part 51, the part 51 is located in the hole part 51.

そして、図１、図２に示されるように、導電性接合部材としてのはんだバンプ６０が、フィルム５０の外側から穴部５１を介して個々の裏面側電極１２および外部接続部２１に電気的・機械的に接続されている。   As shown in FIGS. 1 and 2, the solder bumps 60 as the conductive bonding members are electrically connected to the individual back surface side electrodes 12 and the external connection portions 21 from the outside of the film 50 through the holes 51. Mechanically connected.

このはんだバンプ６０は、はんだペーストの状態で配置され当該ペースト状態のはんだを固化することにより形成されたものであり、たとえば印刷法やはんだボール法などにより形成される。   The solder bumps 60 are formed in a solder paste state and are formed by solidifying the solder in the paste state, and are formed by, for example, a printing method or a solder ball method.

そして、このはんだバンプ６０を介して、個々の裏面側電極１２および外部接続部２１は、外部の部材との電気的接続を行うようになっている。ここで、外部の部材とは、たとえば本モールドパッケージＳ１が搭載される配線基板やリードフレームなどであり、モールドパッケージＳ１は、はんだバンプ６０を介して、これら外部の部材にはんだ付けされるようになっている。   The individual back surface side electrodes 12 and the external connection portions 21 are electrically connected to external members via the solder bumps 60. Here, the external member is, for example, a wiring board or a lead frame on which the present mold package S1 is mounted, and the mold package S1 is soldered to these external members via the solder bumps 60. It has become.

ここで、本モールドパッケージＳ１では、半導体チップ１０においては、表面側電極１１は、ボンディングワイヤ３０、リード端子２０を介して外部と電気的に接続され、一方、裏面側電極１２は、はんだバンプ６０を介して外部と電気的に接続されているが、これら接続されたパッケージＳ１の各部および外部により、電気回路が形成されている。そして、当該各部および外部との間で、電気的な信号のやり取りが行われるようになっている。   Here, in this mold package S1, in the semiconductor chip 10, the front surface side electrode 11 is electrically connected to the outside through the bonding wire 30 and the lead terminal 20, while the back surface side electrode 12 has the solder bump 60. Are electrically connected to the outside through the respective parts, and an electric circuit is formed by each part of the connected package S1 and the outside. Then, electrical signals are exchanged between the respective units and the outside.

また、図１、図２に示されるように、本モールドパッケージＳ１では、半導体チップ１０の表面側から見たパッケージ形状（図２（ａ）参照）、裏面側から見たパッケージ形状（図２（ｂ）参照）の両方について、リード端子２０はモールド樹脂４０の外郭より突出せず、当該モールド樹脂４０の外郭の内部に位置している。   As shown in FIGS. 1 and 2, in the mold package S1, the package shape viewed from the front surface side of the semiconductor chip 10 (see FIG. 2A) and the package shape viewed from the back surface side (FIG. 2 ( In both cases of b), the lead terminal 20 does not protrude from the outer shell of the mold resin 40 and is located inside the outer shell of the mold resin 40.

このように本モールドパッケージＳ１は、リード端子２０がモールド樹脂４０より突出するアウターリードを持たない構成、いわゆるＱＦＮ（クワッド・フラット・ノンリード）タイプのパッケージ構造を有するものである。それゆえ、両面電極チップである半導体チップ１０だけでなく、リード端子２０についても、ボンディングワイヤ３０との接続面とは反対側の面の一部を外部接続部２１として露出させ、この外部接続部２１にて、はんだバンプ６０を介して外部接続する構成としている。   Thus, this mold package S1 has a structure in which the lead terminals 20 do not have outer leads protruding from the mold resin 40, that is, a so-called QFN (quad flat non-lead) type package structure. Therefore, not only the semiconductor chip 10 which is a double-sided electrode chip but also the lead terminal 20 is exposed as a part of the surface opposite to the connection surface with the bonding wire 30 as the external connection portion 21, and this external connection portion In FIG. 21, the external connection is made via the solder bump 60.

次に、本モールドパッケージＳ１の製造方法について、図３、図４を参照して述べる。図３は本製造方法を示す工程図であり、図４は図３に続く製造方法を示す工程図である。ここで、図３（ａ）は概略平面図、図３（ｂ）は図３（ａ）中の一点鎖線Ａ−Ａに沿った概略断面図であり、以下、図３（ｃ）、図３（ｄ）および図４（ａ）〜（ｄ）は、図３（ｂ）以降の工程のワークを図３（ｂ）に相当する断面にて示した概略断面図である。   Next, a method for manufacturing the mold package S1 will be described with reference to FIGS. FIG. 3 is a process diagram showing the present manufacturing method, and FIG. 4 is a process diagram showing the manufacturing method following FIG. Here, FIG. 3 (a) is a schematic plan view, and FIG. 3 (b) is a schematic cross-sectional view along the one-dot chain line AA in FIG. 3 (a). FIGS. 4D and 4A to 4D are schematic cross-sectional views showing a workpiece in the process after FIG. 3B in a cross section corresponding to FIG.

なお、ここでは、複数個のモールドパッケージＳ１を一括して形成した後、ダイシングカットして個々のパッケージ単位に分割する方法を採用しているが、最初から１個のモールドパッケージＳ１を形成する方法を採用してもよい。また、図３、図４中の破線ＤＬはダイシングラインＤＬであり、このダイシングラインＤＬが通る部位は、ダイシングカットにて切断される部位である。   Here, a method is employed in which a plurality of mold packages S1 are collectively formed and then diced and cut into individual package units. However, a method of forming one mold package S1 from the beginning is employed. May be adopted. Moreover, the broken line DL in FIG. 3, FIG. 4 is the dicing line DL, and the site | part which this dicing line DL passes is a site | part cut | disconnected by a dicing cut.

まず、図３（ａ）、（ｂ）に示されるように、複数個のリード端子２０がタイバー２０ａによって一体に連結されたリードフレーム２０ｂを用意する。ここでは、複数個のモールドパッケージＳ１を一括形成するために多連状態のリードフレーム２０ｂとする。   First, as shown in FIGS. 3A and 3B, a lead frame 20b in which a plurality of lead terminals 20 are integrally connected by a tie bar 20a is prepared. Here, in order to collectively form a plurality of mold packages S1, the lead frame 20b is in a multiple state.

そして、リード端子２０を含めてリードフレーム２０ｂに、フィルム５０の一面を貼り付ける。このとき、本製造方法では、後述するモールド工程後にモールド樹脂４０より露出することとなるリード端子２０の面を含むリードフレーム２０ｂの面に、フィルム５０を貼り付けるようにする。   Then, one surface of the film 50 is attached to the lead frame 20 b including the lead terminals 20. At this time, in this manufacturing method, the film 50 is affixed to the surface of the lead frame 20b including the surface of the lead terminal 20 that will be exposed from the mold resin 40 after the molding process described later.

次に、図３（ｃ）に示されるように、半導体チップ１０をフィルム５０にマウントする。具体的には、フィルム５０の一面上にて、リード端子２０の近傍に半導体チップ１０を位置合わせし、半導体チップ１０の裏面をフィルム５０の一面に貼り付ける。   Next, as shown in FIG. 3C, the semiconductor chip 10 is mounted on the film 50. Specifically, the semiconductor chip 10 is aligned in the vicinity of the lead terminal 20 on one surface of the film 50, and the back surface of the semiconductor chip 10 is attached to one surface of the film 50.

以上の図３（ａ）〜（ｃ）に示される工程がフィルム５０の貼り付け工程であり、こうして、半導体チップ１０の近傍にリード端子２０が設けられるとともに、半導体チップ１０およびリード端子２０がフィルム５０によって支持される。   The steps shown in FIGS. 3A to 3C are the steps of attaching the film 50. Thus, the lead terminal 20 is provided in the vicinity of the semiconductor chip 10, and the semiconductor chip 10 and the lead terminal 20 are the film. 50.

次に、図３（ｄ）に示されるワイヤボンディング工程を行う。この工程では、フィルム５０の一面上にて、半導体チップ１０の表面側電極１１とリード端子２０との間でワイヤボンディングを行い、ボンディングワイヤ３０による結線を行う。このとき、半導体チップ１０およびリード端子２０が共通のフィルム５０にて支持されているので、ワイヤボンディングは容易に行える。   Next, the wire bonding step shown in FIG. In this step, wire bonding is performed between the surface-side electrode 11 of the semiconductor chip 10 and the lead terminal 20 on one surface of the film 50, and connection by the bonding wire 30 is performed. At this time, since the semiconductor chip 10 and the lead terminal 20 are supported by the common film 50, wire bonding can be easily performed.

次に、図４（ａ）に示されるモールド工程を行う。この工程では、半導体チップ１０の表面側にモールド樹脂４０を配置して、フィルム５０の一面上の各部分、すなわち半導体チップ１０の表面、リード端子２０およびボンディングワイヤ３０をモールド樹脂４０で封止する。   Next, the molding process shown in FIG. In this step, the mold resin 40 is arranged on the surface side of the semiconductor chip 10, and each part on one surface of the film 50, that is, the surface of the semiconductor chip 10, the lead terminal 20 and the bonding wire 30 is sealed with the mold resin 40. .

このとき、フィルム５０の貼り付け面である一面とは反対側の他面は、モールド樹脂４０を設けないことにより、半導体チップ１０の裏面をモールド樹脂４０より露出させ、この半導体チップ１０の裏面にフィルム５０が貼り付けられた状態とする。このモールド樹脂による封止は、上述したように金型成形により行える。   At this time, the other surface opposite to the one surface, which is the attachment surface of the film 50, is not provided with the mold resin 40, thereby exposing the back surface of the semiconductor chip 10 from the mold resin 40. The film 50 is attached. The sealing with the mold resin can be performed by molding as described above.

次に、図４（ｂ）に示されるように、フィルム５０のエッチング工程を行う。この工程では、露光・現像を行うフォトリソグラフ法によるエッチングによって、フィルム５０のうち個々の裏面側電極１２に対応する位置に、上記穴部５１を形成することによって、この穴部５１より個々の裏面側電極１２を露出させる。   Next, as shown in FIG. 4B, an etching process of the film 50 is performed. In this step, the holes 51 are formed at positions corresponding to the individual back-side electrodes 12 in the film 50 by etching using a photolithographic method in which exposure and development are performed. The side electrode 12 is exposed.

また、本製造方法のエッチング工程では、フィルム５０のうちリード端子２０の外部接続部２１に対応する位置にも、上記穴部５１を設け、この穴部５１より外部接続部２１を露出させる。   In the etching process of the present manufacturing method, the hole 51 is provided at a position corresponding to the external connection portion 21 of the lead terminal 20 in the film 50, and the external connection portion 21 is exposed from the hole 51.

このエッチングは、たとえばフィルム５０の他面のうち穴部５１が形成される予定の部位を、レジストなどによって選択的にマスキングした状態で光照射装置Ｋ１によって、フィルム５０の他面に紫外線などの光を照射し、光照射されたフィルム５０の部分を耐エッチング性のものとした後、フィルム５０をエッチングすることで行われる。   This etching is performed by, for example, applying light such as ultraviolet rays to the other surface of the film 50 by the light irradiation device K1 in a state where a portion of the other surface of the film 50 where the hole 51 is to be formed is selectively masked with a resist or the like. Is performed by etching the film 50 after making the portion of the film 50 irradiated with light resistant to etching.

また、このエッチング工程では、穴部５１において個々の裏面側電極１２が、フィルム５０の厚さ方向に段差を有してフィルム５０の表面よりも引っこんだ状態となるようにする。この状態とすることは、上述のように、半導体チップ１０の裏面より突出する各裏面側電極１２の厚さ寸法よりもフィルム５０の厚さ寸法を大きくすることで、容易に実現される。   Further, in this etching process, the individual back-side electrodes 12 are stepped in the thickness direction of the film 50 in the hole portions 51 so as to be retracted from the surface of the film 50. As described above, this state is easily realized by making the thickness dimension of the film 50 larger than the thickness dimension of each back surface side electrode 12 protruding from the back surface of the semiconductor chip 10.

また、このエッチング工程では、リード端子２０の外部接続部２１を露出させる穴部５１の形成に伴い、当該穴部５１において外部接続部２１が、フィルム５０の厚さ方向に段差を有してフィルム５０の表面よりも引っこんだ状態とされる。   Further, in this etching process, with the formation of the hole 51 that exposes the external connection portion 21 of the lead terminal 20, the external connection portion 21 has a step in the thickness direction of the film 50 in the hole 51. It is in a state of being retracted from the surface of 50.

こうして、エッチング工程により穴部５１を形成した後、図４（ｃ）に示されるように、穴部５１を介して個々の裏面側電極１２およびリード端子２０の外部接続部２１に、ペースト状態の導電性材料であるはんだペーストを配置し、はんだペーストを固化することにより、裏面側電極１２、外部接続部２１と電気的・機械的に接続されたはんだバンプ６０を形成する。   Thus, after forming the hole 51 by the etching process, as shown in FIG. 4C, the individual back-side electrodes 12 and the external connection portions 21 of the lead terminals 20 are pasted through the hole 51. By placing a solder paste which is a conductive material and solidifying the solder paste, a solder bump 60 electrically and mechanically connected to the back surface side electrode 12 and the external connection portion 21 is formed.

こうして、複数個の単位ではあるが、個々の単位については実質的に本モールドパッケージＳ１の構成を有するワークができあがる。その後は、図４（ｄ）に示されるように、ダイシングブレードＫ２を用いて、ダイシングラインＤＬにて切断を行い、当該ワークを個々のパッケージ単位に分割することで、本モールドパッケージＳ１ができあがる。   In this way, although it is a plurality of units, a work having the configuration of the present mold package S1 is substantially obtained for each unit. After that, as shown in FIG. 4D, the mold package S1 is completed by cutting along the dicing line DL using a dicing blade K2 and dividing the work into individual package units.

ところで、本実施形態によれば、半導体チップ１０およびリード端子２０は、半導体チップ１０の裏面側にてフィルム５０に貼り付けられるので、当該フィルム５０に支持された状態となる。また、当該フィルム５０に対しては、上記製造方法に示したように、エッチングにより容易に穴部５１を形成することができる。   By the way, according to this embodiment, since the semiconductor chip 10 and the lead terminal 20 are affixed to the film 50 on the back surface side of the semiconductor chip 10, the semiconductor chip 10 and the lead terminal 20 are supported by the film 50. Further, as shown in the manufacturing method, the hole 51 can be easily formed on the film 50 by etching.

また、この穴部５１を介して裏面側電極１２上に配置されたはんだバンプ６０によって、裏面側電極１２が外部に接続されるが、この穴部５１にて露出する個々の裏面側電極１２は、フィルム５０の厚さ方向に段差を有してフィルム５０の表面よりも引っこんでおり、穴部５１の内壁に取り囲まれた状態となっている
そのため、このはんだバンプ６０がペースト状態のとき、穴部５１の内壁により、その拡がりが規制され、その結果、はんだバンプ６０の形状が保持される。なお、はんだバンプ６０のペースト状態とは、すなわち液状態のことであり、塗布時のはんだペーストの状態および外部と接続するときのリフロー時の溶融状態も含むものである。 In addition, the back surface side electrode 12 is connected to the outside by the solder bump 60 disposed on the back surface side electrode 12 through the hole portion 51, but each back surface side electrode 12 exposed in the hole portion 51 is The film 50 has a step in the thickness direction and is retracted from the surface of the film 50 and is surrounded by the inner wall of the hole 51. Therefore, when the solder bump 60 is in a paste state, The expansion is regulated by the inner wall of the hole 51, and as a result, the shape of the solder bump 60 is maintained. The paste state of the solder bump 60 is a liquid state, and includes a solder paste state at the time of application and a molten state at the time of reflow when connected to the outside.

このように、本実施形態によれば、高価なインターポーザを用いることなく、ペーストの塗布・固化により形成されるはんだバンプ６０を介して、半導体チップ１０をその裏面側電極１２にて外部の部材に接続する場合に、はんだバンプ６０の形状を保持し、その過剰な拡がりを防止することができる。その結果、はんだバンプ６０の過剰な拡がりによって隣接するはんだバンプ６０間が短絡するなどの不具合を防止することができる。   As described above, according to the present embodiment, the semiconductor chip 10 is attached to the external member by the back surface side electrode 12 through the solder bump 60 formed by applying and solidifying the paste without using an expensive interposer. In the case of connection, the shape of the solder bump 60 can be maintained and its excessive spread can be prevented. As a result, problems such as short-circuiting between adjacent solder bumps 60 due to excessive spreading of the solder bumps 60 can be prevented.

また、本モールドパッケージＳ１では、フィルム５０の穴部５１は、リード端子２０の外部接続部２１に対応する位置にも設けられ、穴部５１において外部接続部２１は、フィルム５０の厚さ方向に段差を有してフィルム５０の表面よりも引っこんでいる。そして、この外部接続部２１上にはんだバンプ６０が設けられている。   In the mold package S1, the hole 51 of the film 50 is also provided at a position corresponding to the external connection portion 21 of the lead terminal 20. In the hole 51, the external connection portion 21 extends in the thickness direction of the film 50. It has a step and is recessed from the surface of the film 50. A solder bump 60 is provided on the external connection portion 21.

それによれば、はんだバンプ６０を介して、リード端子２０を外部の部材に接続することになるが、この場合も、はんだバンプ６０がペースト状態のとき、当該穴部５１の内壁により、その拡がりが規制される。その結果、はんだバンプ６０の形状保持がなされ、その過剰な拡がりによって隣接するはんだバンプ６０間が短絡するなどの不具合を防止することができる。   According to this, the lead terminal 20 is connected to an external member via the solder bump 60, but in this case as well, when the solder bump 60 is in a paste state, the expansion is caused by the inner wall of the hole 51. Be regulated. As a result, the shape of the solder bump 60 is maintained, and problems such as short-circuiting between adjacent solder bumps 60 due to excessive spreading thereof can be prevented.

実際、本モールドパッケージＳ１においては、はんだバンプ６０は図１、図２に示されるように、その一部が穴部５１に入り込んだボール形状を成している。この穴部５１に入り込んでいる部分にて、はんだの過剰な拡がりが抑制されて、適切なボール形状が構成されているのである。   Actually, in this mold package S1, the solder bump 60 has a ball shape in which a part of the solder bump 60 enters the hole 51 as shown in FIGS. In the portion entering the hole 51, excessive spreading of the solder is suppressed and an appropriate ball shape is configured.

なお、本実施形態のモールドパッケージとして、はんだバンプ６０を有するものを示したが、本実施形態のモールドパッケージとしては、上記図１において、裏面側電極１２およびリード端子２０の外部接続部２１に、はんだバンプ６０が無い構成のもの、つまり、上記図２（ｃ）の構成のものであってもよい。   In addition, although what has the solder bump 60 was shown as a mold package of this embodiment, as the mold package of this embodiment, in the said FIG. 1, in the external connection part 21 of the back surface side electrode 12 and the lead terminal 20, The structure without the solder bump 60, that is, the structure shown in FIG.

この場合も、はんだバンプ６０で裏面側電極１２およびリード端子２０の外部接続部２１を、外部に接続するとき、裏面側電極１２および外部接続部２１上に配置されたはんだペーストは、穴部５１の内壁により、その拡がりが規制される。そのため、はんだバンプ６０の形状を保持しはんだバンプ６０の過剰な拡がりを防止することができる。   Also in this case, when the external connection portion 21 of the back surface side electrode 12 and the lead terminal 20 is connected to the outside by the solder bump 60, the solder paste disposed on the back surface side electrode 12 and the external connection portion 21 is the hole portion 51. Its inner wall regulates its expansion. Therefore, it is possible to maintain the shape of the solder bump 60 and prevent the solder bump 60 from being excessively spread.

また、本実施形態において、導電性接合部材としては、ペースト状態で配置され当該ペースト状態のものを固化することにより形成された導電性のものであればよく、たとえば上記したはんだ以外にも銀ペーストなどの導電性接着剤などであってもよい。   Further, in the present embodiment, the conductive bonding member may be any conductive member that is formed in a paste state and formed by solidifying the paste member. For example, in addition to the above-described solder, a silver paste It may be a conductive adhesive or the like.

この場合も、導電性接着剤を介して、裏面側電極１２および外部接続部２１を外部に接続するとき、裏面側電極１２および外部接続部２１上に配置したペースト状態の導電性接着剤は、穴部５１の内壁により、その拡がりが規制される。そのため、導電性接着剤の形状を保持し、その過剰な拡がりを防止することができる。   Also in this case, when the back side electrode 12 and the external connection part 21 are connected to the outside via the conductive adhesive, the conductive adhesive in a paste state disposed on the back side electrode 12 and the external connection part 21 is The expansion of the hole 51 is restricted by the inner wall of the hole 51. Therefore, the shape of the conductive adhesive can be maintained, and excessive spreading thereof can be prevented.

（第２実施形態）
図５において、（ａ）は本発明の第２実施形態に係るモールドパッケージＳ２の概略断面構成を示す図であり、（ｂ）は（ａ）中の下視概略平面図である。本実施形態は、上記第１実施形態に比べて、ＱＦＮパッケージにおけるリード端子２０の配置構成が相違するものであり、ここでは、その相違点を中心に述べることとする。 (Second Embodiment)
In FIG. 5, (a) is a figure which shows schematic sectional structure of mold package S2 which concerns on 2nd Embodiment of this invention, (b) is a lower view schematic plan view in (a). The present embodiment is different from the first embodiment in the arrangement of lead terminals 20 in the QFN package, and here, the difference will be mainly described.

図５に示されるように、本実施形態のモールドパッケージＳ２では、リード端子２０の長さの長いものと短いものとを交互に配置することにより、外部接続部２１、穴部５１およびはんだバンプ６０を千鳥配置している。これにより、隣り合うはんだバンプ６０の間隔を確保しつつ、より多数のはんだバンプ６０を配置することができる。   As shown in FIG. 5, in the mold package S <b> 2 of this embodiment, the external connection portion 21, the hole portion 51, and the solder bump 60 are formed by alternately arranging the long and short lead terminals 20. A staggered arrangement. As a result, a larger number of solder bumps 60 can be arranged while securing the interval between adjacent solder bumps 60.

（第３実施形態）
図６において、（ａ）は本発明の第３実施形態に係るモールドパッケージＳ３の概略断面構成を示す図であり、（ｂ）は（ａ）中の下視概略平面図である。本実施形態は、上記第１実施形態のモールドパッケージに対して、半導体チップ１０の裏面にヒートシンク７０を設けたものである。 (Third embodiment)
6A is a diagram showing a schematic cross-sectional configuration of a mold package S3 according to a third embodiment of the present invention, and FIG. 6B is a schematic plan view of the underside in FIG. In the present embodiment, a heat sink 70 is provided on the back surface of the semiconductor chip 10 with respect to the mold package of the first embodiment.

このヒートシンク７０は、一般的なものと同様、たとえばＣｕやＦｅなどの放熱性に優れた材料よりなるものである。ヒートシンク７０が設けられる半導体チップ１０の裏面部分は、フィルム５０をエッチング等により除去し、このフィルム５０より露出した半導体チップ１０の裏面部分に対して、はんだやＡｇペーストなどの熱伝導性の接着材７１を介してヒートシンク７０を接合・固定している。   The heat sink 70 is made of a material excellent in heat dissipation, such as Cu or Fe, as in a general case. The back surface portion of the semiconductor chip 10 on which the heat sink 70 is provided is obtained by removing the film 50 by etching or the like, and thermally conductive adhesive such as solder or Ag paste to the back surface portion of the semiconductor chip 10 exposed from the film 50. A heat sink 70 is joined and fixed via 71.

これによれば、半導体チップ１０の熱をヒートシンク７０から放熱させることができるので、より放熱性に優れたモールドパッケージＳ３が得られる。なお、モールドパッケージＳ３を外部の部材に搭載するときには、このヒートシンク７０も外部の部材に接触させれば、放熱性の向上が図れる。また、上記第２実施形態のモールドパッケージにおいても、上記同様に、ヒートシンク７０を設けてもよい。   According to this, since the heat of the semiconductor chip 10 can be dissipated from the heat sink 70, a mold package S3 with more excellent heat dissipation can be obtained. When the mold package S3 is mounted on an external member, heat dissipation can be improved if the heat sink 70 is also brought into contact with the external member. Also in the mold package of the second embodiment, a heat sink 70 may be provided in the same manner as described above.

（第４実施形態）
図７は本発明の第４実施形態に係るモールドパッケージＳ４の概略断面構成を示す図である。本実施形態は、上記第１実施形態のモールドパッケージに対して、はんだバンプ６０の間のフィルム５０の表面を保護樹脂８０で被覆したものである。 (Fourth embodiment)
FIG. 7 is a view showing a schematic cross-sectional configuration of a mold package S4 according to the fourth embodiment of the present invention. In the present embodiment, the surface of the film 50 between the solder bumps 60 is coated with a protective resin 80 on the mold package of the first embodiment.

この保護樹脂８０は、感光性樹脂よりなるフィルムや液状樹脂を塗布して硬化したもの等よりなる。感光性樹脂のフィルムとした場合は、穴部５１を形成する前のフィルム５０の上に当該フィルムを積層し、穴部５１の形成工程にてフィルム５０とともに穴部５１の位置に穴開け加工すればよい。また、液状樹脂の場合は、はんだバンプ６０まで形成した後、スピンコートなどにより塗布・硬化すればよい。   The protective resin 80 is made of a film made of a photosensitive resin, a liquid resin applied and cured. When the photosensitive resin film is used, the film is laminated on the film 50 before the hole 51 is formed, and the hole 51 is formed at the position of the hole 51 together with the film 50 in the formation process. That's fine. In the case of a liquid resin, the solder bumps 60 may be formed and then applied and cured by spin coating or the like.

この保護樹脂８０によって、フィルム５０の表面が保護されるため、半導体チップ１０の保護性能の向上が図れる。また、この保護樹脂８０は、上記第１実施形態だけでなく、上記第２および第３実施形態に適用してもよいことはもちろんである。   Since the surface of the film 50 is protected by the protective resin 80, the protection performance of the semiconductor chip 10 can be improved. Of course, the protective resin 80 may be applied not only to the first embodiment but also to the second and third embodiments.

（第５実施形態）
図８は本発明の第５実施形態に係るモールドパッケージＳ５の概略断面構成を示す図である。本実施形態は、上記第１実施形態に比べて、リード端子２０の構成が相違するものであり、ここでは、その相違点を中心に述べることとする。 (Fifth embodiment)
FIG. 8 is a diagram showing a schematic cross-sectional configuration of a mold package S5 according to the fifth embodiment of the present invention. The present embodiment is different from the first embodiment in the configuration of the lead terminal 20, and here, the difference will be mainly described.

上記第１実施形態では、半導体チップ１０の表裏両面上から見て、リード端子２０がモールド樹脂４０の外郭よりも突出せず当該外郭の内側に位置する構成、すなわちアウターリードを持たないＱＦＮ構造であった。   In the first embodiment, when viewed from both the front and back surfaces of the semiconductor chip 10, the lead terminal 20 does not protrude from the outer shell of the mold resin 40 and is positioned inside the outer shell, that is, with a QFN structure having no outer lead. there were.

それに対して、図８に示されるように、本実施形態では、リード端子２０におけるボンディングワイヤ３０との接続側とは反対側がモールド樹脂４０の外郭より突出し、アウターリードとされている。   On the other hand, as shown in FIG. 8, in the present embodiment, the opposite side of the lead terminal 20 to the connection side with the bonding wire 30 protrudes from the outline of the mold resin 40, and serves as an outer lead.

ここで、このリード端子２０のアウターリードは曲げ加工されることなく、リード端子２０は、そのインナーリードからアウターリードの全体に渡って、フィルム５０の一面に沿った平板形状とされている。そして、本モールドパッケージＳ５では、このリード端子２０のアウターリードに外部接続部２１が設けられており、その外部接続部２１にはんだバンプ６０が接続されている。   Here, the outer lead of the lead terminal 20 is not bent, and the lead terminal 20 has a flat plate shape along one surface of the film 50 from the inner lead to the entire outer lead. In this mold package S 5, the external connection portion 21 is provided on the outer lead of the lead terminal 20, and the solder bump 60 is connected to the external connection portion 21.

一方で、本パッケージＳ５においても、上記第１実施形態と同様に、モールド樹脂４０の外郭の内側にて、半導体チップ１０の裏面と同じ側のリード端子２０の面が、モールド樹脂４０より露出し、その露出面にフィルム５０が貼り付けられている。しかし、本パッケージＳ５では、外部接続部２１は、モールド樹脂４０の外郭の外側に位置しているため、このリード端子２０に貼り付けられているフィルム５０の部分には、穴部５１は存在しない。   On the other hand, in the package S5 as well, the surface of the lead terminal 20 on the same side as the back surface of the semiconductor chip 10 is exposed from the mold resin 40 inside the outer periphery of the mold resin 40 as in the first embodiment. The film 50 is affixed to the exposed surface. However, in this package S5, since the external connection portion 21 is located outside the outer periphery of the mold resin 40, the hole portion 51 does not exist in the portion of the film 50 attached to the lead terminal 20. .

つまり、本モールドパッケージＳ５では、アウターリードにて外部接続を行う構造であるがゆえに、フィルム５０の穴部５１は、半導体チップ１０の裏面側電極１２についてのみ設けられ、リード端子２０については不要であるため、フィルム５０の穴部５１は設けられない構造とされている。   That is, in this mold package S5, since the external connection is performed by the outer leads, the hole 51 of the film 50 is provided only for the back surface side electrode 12 of the semiconductor chip 10, and the lead terminal 20 is unnecessary. For this reason, the hole 51 of the film 50 is not provided.

また、本モールドパッケージＳ５の場合、リード端子２０のアウターリードとしての外部接続部２１の面積は、はんだバンプ６０が拡がり過ぎないように、極力、必要な面積にとどめることが肝要である。そして、本実施形態は上記第１実施形態だけでなく、第２〜第４の各実施形態に対しても組み合わせて適用が可能である。   In the case of this mold package S5, it is important that the area of the external connection portion 21 as the outer lead of the lead terminal 20 is limited to a necessary area as much as possible so that the solder bumps 60 do not spread too much. The present embodiment can be applied not only to the first embodiment but also to the second to fourth embodiments in combination.

（第６実施形態）
図９は本発明の第６実施形態に係るモールドパッケージＳ６の概略断面構成を示す図である。本実施形態は、上記第５実施形態と同様、モールド樹脂４０の外郭より突出するリード端子２０のアウターリードに外部接続部２１を設けたものである。 (Sixth embodiment)
FIG. 9 is a diagram showing a schematic cross-sectional configuration of a mold package S6 according to the sixth embodiment of the present invention. In the present embodiment, as in the fifth embodiment, the external connection portion 21 is provided on the outer lead of the lead terminal 20 protruding from the outer shape of the mold resin 40.

ここで、本実施形態では、図９に示されるように、リード端子２０は、そのアウターリードが曲げ加工されている。具体的には、リード端子２０のアウターリードは、インナーリード側と突出先端部との間の部位にて半導体チップ１０の表面から裏面に向かう方向へ曲げられている。   Here, in the present embodiment, as shown in FIG. 9, the outer lead of the lead terminal 20 is bent. Specifically, the outer lead of the lead terminal 20 is bent in a direction from the front surface to the back surface of the semiconductor chip 10 at a portion between the inner lead side and the protruding tip portion.

そして、このリード端子２０のアウターリードの突出先端部に外部接続部２１が設けられており、この外部接続部２１にて、一般的なはんだ付けなどの手法により、外部の部材との接合が行われるようになっている。つまり、本実施形態のモールドパッケージＳ６では、リード端子２０には、はんだバンプ６０を設けずに、一般的なはんだ接合によって外部接続を行うようにしている。   An external connection portion 21 is provided at a protruding tip portion of the outer lead of the lead terminal 20, and the external connection portion 21 is joined to an external member by a general soldering method or the like. It has come to be. That is, in the mold package S6 of the present embodiment, the lead terminal 20 is not provided with the solder bump 60, and external connection is performed by general solder bonding.

このような本実施形態についても、上記第１実施形態だけでなく、第２〜第４の各実施形態との組み合わせが可能である。また、これら第５および第６実施形態に示したように、フィルム５０に穴部５１を設ける構成は、少なくとも半導体チップ１０の裏面側電極１２については必須であるが、リード端子２０については、外部接続部２１の構成により、適宜設ければよいのである。   This embodiment can be combined not only with the first embodiment but also with the second to fourth embodiments. In addition, as shown in the fifth and sixth embodiments, the configuration in which the hole 51 is provided in the film 50 is indispensable for at least the back surface side electrode 12 of the semiconductor chip 10, but the lead terminal 20 has an external What is necessary is just to provide suitably by the structure of the connection part 21. FIG.

（第７実施形態）
図１０は本発明の第７実施形態に係るモールドパッケージＳ７の概略断面構成を示す図である。本実施形態は、上記第１実施形態などに示した穴部５１を有するフィルム５０を用いた構成を応用した例を示すものである。 (Seventh embodiment)
FIG. 10 is a diagram showing a schematic cross-sectional configuration of a mold package S7 according to the seventh embodiment of the present invention. This embodiment shows an example in which the configuration using the film 50 having the hole 51 shown in the first embodiment is applied.

図１０に示されるように、本モールドパッケージＳ７も、表裏両面に電極１１、１２を有する半導体チップ１０と、この半導体チップ１０の近傍に設けられたリード端子２０と、表面側電極１１とリード端子２０とを接続するボンディングワイヤ３０と、を備えている。   As shown in FIG. 10, this mold package S7 also has a semiconductor chip 10 having electrodes 11 and 12 on both front and back surfaces, a lead terminal 20 provided in the vicinity of the semiconductor chip 10, a surface-side electrode 11 and a lead terminal. 20 and a bonding wire 30 for connecting to 20.

そして、半導体チップ１０の裏面側にはフィルム５０が設けられ、フィルム５０の一面に半導体チップ１０の裏面およびリード端子２０が貼り付けられており、フィルム５０のうち個々の裏面側電極１２に対応する位置に穴部５１が設けられ、この穴部５１より露出する裏面側電極１２はフィルム５０の表面よりも引っこんでいることについても、上記各実施形態と同様である。   A film 50 is provided on the back surface side of the semiconductor chip 10, and the back surface of the semiconductor chip 10 and the lead terminals 20 are attached to one surface of the film 50, and corresponds to each back surface side electrode 12 in the film 50. The hole 51 is provided at the position, and the back surface side electrode 12 exposed from the hole 51 is also retracted from the surface of the film 50 in the same manner as the above embodiments.

ここで、本モールドパッケージＳ７では、裏面側電極１２に対応するフィルム５０の穴部５１は、リード端子２０まで拡がったものとなっている。そして、この穴部５１を介して導電性接合部材６１が配置され、穴部５１では、この導電性接合部材６１により裏面側電極１２とリード端子２０とが電気的に接続されている。   Here, in this mold package S <b> 7, the hole portion 51 of the film 50 corresponding to the back surface side electrode 12 extends to the lead terminal 20. The conductive bonding member 61 is disposed through the hole 51, and the back surface side electrode 12 and the lead terminal 20 are electrically connected by the conductive bonding member 61 in the hole 51.

この導電性接合部材６１は、上記各実施形態に示したはんだバンプ６０のようなバンプ形状ではないが、ペースト状態で配置され当該ペースト状態のものを固化することにより形成された導電性のものであり、たとえばはんだやＡｇペーストなどの導電性接着剤に代表される導電性ペーストよりなる。   The conductive bonding member 61 is not a bump shape like the solder bump 60 shown in each of the above embodiments, but is a conductive member that is formed by pasting and solidifying the paste. For example, it is made of a conductive paste represented by a conductive adhesive such as solder or Ag paste.

また、本パッケージＳ７では、半導体チップ１０の表面側だけでなく裏面側についても、フィルム５０および導電性接合部材６１とともにモールド樹脂４０により被覆され封止されている。そして、リード端子２０は、モールド樹脂４０より突出するアウターリードに外部接続部２１を有しており、これによって外部の部材との接続が成されるようになっている。   In the package S7, not only the front surface side but also the back surface side of the semiconductor chip 10 is covered and sealed with the mold resin 40 together with the film 50 and the conductive bonding member 61. And the lead terminal 20 has the external connection part 21 in the outer lead which protrudes from the mold resin 40, and the connection with an external member is made by this.

次に、図１１を参照して、本モールドパッケージＳ７の製造方法を述べる。図１１は本モールドパッケージＳ７の製造方法を示す工程図であり、図１０の断面に対応した断面にて各ワークを示している。   Next, with reference to FIG. 11, the manufacturing method of this mold package S7 will be described. FIG. 11 is a process diagram showing a method of manufacturing the mold package S7, and shows each workpiece in a cross section corresponding to the cross section of FIG.

まず、図１１（ａ）に示されるように、支持台Ｋ３の上にフィルム５０を搭載し、その一面に半導体チップ１０の裏面およびリード端子２０を貼り付けて、フィルム５０に支持させ、この状態で、半導体チップ１０の表面側電極１１とリード端子２０とをワイヤボンディングにより接続する。   First, as shown in FIG. 11A, the film 50 is mounted on the support base K3, the back surface of the semiconductor chip 10 and the lead terminals 20 are attached to one surface thereof, and the film 50 supports the film 50. Thus, the surface-side electrode 11 of the semiconductor chip 10 and the lead terminal 20 are connected by wire bonding.

次に、図１１（ｂ）に示されるように、半導体チップ１０の表面側にモールド樹脂４０を配置して、フィルム５０の一面上の各部分、すなわち半導体チップ１０の表面、リード端子２０およびボンディングワイヤ３０をモールド樹脂４０で封止する。   Next, as shown in FIG. 11B, the mold resin 40 is disposed on the surface side of the semiconductor chip 10, and each part on one surface of the film 50, that is, the surface of the semiconductor chip 10, the lead terminal 20 and bonding. The wire 30 is sealed with the mold resin 40.

次に、図１１（ｃ）に示されるように、光照射装置Ｋ１を用いたフォトリソグラフ法によるエッチングによって、フィルム５０のうち個々の裏面側電極１２に対応する部位からこれに隣り合うリード端子２０の部位に渡って、穴部５１を形成する。それによって、この穴部５１より個々の裏面側電極１２およびリード端子２０を露出させる。   Next, as shown in FIG. 11C, the lead terminals 20 adjacent to each other from the portion corresponding to each back-side electrode 12 in the film 50 by etching by the photolithographic method using the light irradiation device K1. The hole 51 is formed over the region. Thereby, the individual back surface side electrodes 12 and the lead terminals 20 are exposed from the holes 51.

このエッチング工程後には、穴部５１において、個々の裏面側電極１２およびこれに隣り合うリード端子２０が、フィルム５０の厚さ方向に段差を有してフィルム５０の表面よりも引っこんだ状態となる。   After this etching step, in the hole 51, the individual back surface side electrodes 12 and the lead terminals 20 adjacent thereto are stepped in the thickness direction of the film 50 and are retracted from the surface of the film 50. Become.

ここで、この図１１（ｃ）に示されるワークは、両面電極チップとしての半導体チップ１０の表面側電極１１とリード端子２０とをボンディングワイヤ３０で接続し、半導体チップ１０の表面、リード端子２０およびボンディングワイヤ３０をモールド樹脂４０で封止し、半導体チップ１０の裏面をモールド樹脂４０より露出させている。   Here, in the workpiece shown in FIG. 11C, the surface side electrode 11 of the semiconductor chip 10 as the double-sided electrode chip and the lead terminal 20 are connected by the bonding wire 30, and the surface of the semiconductor chip 10 and the lead terminal 20 are connected. The bonding wire 30 is sealed with the mold resin 40, and the back surface of the semiconductor chip 10 is exposed from the mold resin 40.

そして、上記各実施形態と同様に、半導体チップ１０の裏面側にはフィルム５０が設けられ、フィルム５０の一面に半導体チップ１０の裏面およびリード端子２０が貼り付けられており、フィルム５０のうち個々の裏面側電極１２に対応する位置に穴部５１が設けられ、この穴部５１より露出する裏面側電極１２はフィルム５０の表面よりも引っこんでいる構成とされている。   Similarly to the above embodiments, the film 50 is provided on the back surface side of the semiconductor chip 10, and the back surface of the semiconductor chip 10 and the lead terminals 20 are attached to one surface of the film 50. A hole portion 51 is provided at a position corresponding to the back surface side electrode 12, and the back surface side electrode 12 exposed from the hole portion 51 is recessed from the surface of the film 50.

続いて、図１１（ｄ）に示される工程では、導電性ペーストよりなる導電性接合部材６１を、スキージＫ４を用いた印刷法により、穴部５１を介して、裏面側電極１２およびこれに隣り合うリード端子２０の面に配置する。なお、ここでは、スキージＫ４を用いた印刷法を採用するが、それ以外にも、たとえばインクジェット印刷なども可能である。   Subsequently, in the step shown in FIG. 11 (d), the conductive bonding member 61 made of a conductive paste is adjacent to the back surface side electrode 12 and this through the hole 51 by the printing method using the squeegee K4. It arrange | positions on the surface of the matching lead terminal 20. FIG. Here, the printing method using the squeegee K4 is adopted, but other than that, for example, inkjet printing or the like is also possible.

そして、導電性接合部材６１を硬化させれば、穴部５１において、導電性接合部材６１を介した裏面側電極１２とリード端子２０との接続が成される。その後は、図１１（ｅ）に示されるように、このワークにおける半導体チップ１０の裏面側をモールド樹脂４０で封止すれば、本モールドパッケージＳ７ができあがる。   Then, if the conductive bonding member 61 is cured, the back surface side electrode 12 and the lead terminal 20 are connected via the conductive bonding member 61 in the hole 51. Thereafter, as shown in FIG. 11E, when the back surface side of the semiconductor chip 10 in this work is sealed with the mold resin 40, the present mold package S7 is completed.

このように、本モールドパッケージＳ７は、両面電極チップである半導体チップ１０の表面側電極１１はボンディングワイヤ３０、裏面側電極１２は印刷によってインナーリードと電気的に接続されたことを特徴としたパッケージ構造である。このような構造では、裏面側電極１２の接続は、印刷法にて形成厚く、幅広く形成される導電性接合部材６１により成されるため、大電流に有利という利点がある。   Thus, this mold package S7 is a package characterized in that the front surface side electrode 11 of the semiconductor chip 10 which is a double-sided electrode chip is electrically connected to the bonding wire 30 and the back surface side electrode 12 is electrically connected to the inner lead by printing. Structure. In such a structure, the connection of the back surface side electrode 12 is formed by the conductive bonding member 61 which is formed and thickly formed by a printing method, and thus has an advantage that it is advantageous for a large current.

（参考例）
図１２は本発明の参考例としてのモールドパッケージＳ８の概略断面構成を示す図である。本例のモールドパッケージＳ８は上記第７実施形態のモールドパッケージを変形したものであり、主たる相違点は、上記第７実施形態に示したモールドパッケージにおいて、半導体チップ１０の裏面側電極１２とリード端子２０との接続を、導電性接合部材に代えてボンディングワイヤ３０によって行ったことである。 (Reference example)
FIG. 12 is a diagram showing a schematic cross-sectional configuration of a mold package S8 as a reference example of the present invention. The mold package S8 of this example is a modification of the mold package of the seventh embodiment, and the main difference is that in the mold package shown in the seventh embodiment, the back surface side electrode 12 of the semiconductor chip 10 and the lead terminal In other words, the connection with the bonding wire 30 is performed by the bonding wire 30 instead of the conductive bonding member.

次に、図１３を参照して、本モールドパッケージＳ８の製造方法を述べる。図１３は本モールドパッケージＳ８の製造方法を示す工程図であり、図１２の断面に対応した断面にて各ワークを示している。   Next, with reference to FIG. 13, the manufacturing method of this mold package S8 will be described. FIG. 13 is a process diagram showing a method of manufacturing the mold package S8, and shows each workpiece in a cross section corresponding to the cross section of FIG.

まず、図１３（ａ）に示されるように、フィルム５０の一面に半導体チップ１０の裏面およびリード端子２０を貼り付けて、フィルム５０に支持させ、この状態で、半導体チップ１０の表面側電極１１とリード端子２０とをワイヤボンディングにより接続する。   First, as shown in FIG. 13A, the back surface of the semiconductor chip 10 and the lead terminals 20 are attached to one surface of the film 50 and supported by the film 50, and in this state, the front surface side electrode 11 of the semiconductor chip 10. And the lead terminal 20 are connected by wire bonding.

次に、図１３（ｂ）に示されるように、光照射装置Ｋ１を用いたフォトリソグラフ法によるエッチングによって、フィルム５０のうち個々の裏面側電極１２に対応する位置に穴部５１を形成する。それによって、この穴部５１より個々の裏面側電極１２を露出させ、穴部５１において、個々の裏面側電極１２が、フィルム５０の厚さ方向に段差を有してフィルム５０の表面よりも引っこんだ状態となるようにする。   Next, as shown in FIG. 13B, holes 51 are formed in the film 50 at positions corresponding to the individual back-side electrodes 12 by etching using a photolithographic method using the light irradiation device K1. As a result, the individual back-side electrodes 12 are exposed from the holes 51, and the individual back-side electrodes 12 have a step in the thickness direction of the film 50 in the hole 51, and are pulled more than the surface of the film 50. Try to be in a depressed state.

次に、図１３（ｃ）に示されるように、支持台Ｋ５により、半導体チップ１０およびリード端子２０を支持した状態で、穴部５１より露出する裏面側電極１２とリード端子２０との間でワイヤボンディングを行い、これらをボンディングワイヤ３０により結線して接続する。   Next, as illustrated in FIG. 13C, the semiconductor chip 10 and the lead terminal 20 are supported by the support base K <b> 5 between the back surface side electrode 12 exposed from the hole 51 and the lead terminal 20. Wire bonding is performed, and these are connected by bonding wires 30 and connected.

続いて、図１３（ｄ）に示されるように、このワークのうちリード端子２０のアウターリード以外の部位をモールド樹脂４０で封止すれば、本例のモールドパッケージＳ８ができあがる。   Subsequently, as shown in FIG. 13D, if a portion of the work other than the outer lead of the lead terminal 20 is sealed with the mold resin 40, the mold package S8 of this example is completed.

（他の実施形態）
なお、フィルム５０としては、感光性樹脂以外にも、感光性を有しない樹脂、たとえばエポキシ樹脂などでもよい。この場合も、一般的な樹脂フィルムのエッチングにより穴部５１の形成は容易に行える。 (Other embodiments)
The film 50 may be a resin having no photosensitivity other than the photosensitive resin, such as an epoxy resin. Also in this case, the hole 51 can be easily formed by etching a general resin film.

また、上記各実施形態においては、エッチングやレーザ加工などによって、予めフィルム５０に穴部５１を形成した後に、穴部５１を有するフィルム５０を半導体チップ１０の裏面およびリード端子２０に貼り付けるようにしてもよい。この場合、穴部５１と裏面側電極１２およびリード端子２０の外部接続部２１との位置合わせに留意する必要がある。   In each of the above embodiments, the hole 51 is previously formed in the film 50 by etching or laser processing, and then the film 50 having the hole 51 is attached to the back surface of the semiconductor chip 10 and the lead terminal 20. May be. In this case, it is necessary to pay attention to the alignment of the hole 51 with the back surface side electrode 12 and the external connection portion 21 of the lead terminal 20.

１０ 半導体チップ
１１ 表面側電極
１２ 裏面側電極
２０ リード端子
２１ リード端子の外部接続部
３０ ボンディングワイヤ
４０ モールド樹脂
５０ フィルム
５１ フィルムの穴部
６０ 導電性接合部材としてのはんだバンプ DESCRIPTION OF SYMBOLS 10 Semiconductor chip 11 Front surface side electrode 12 Back surface side electrode 20 Lead terminal 21 External connection part of lead terminal 30 Bonding wire 40 Mold resin 50 Film 51 Hole of film 60 Solder bump as a conductive bonding member

Claims (11)

表面に表面側電極（１１）、裏面に複数の裏面側電極（１２）を有する半導体チップ（１０）と、
前記半導体チップ（１０）の近傍に設けられたリード端子（２０）と、
前記表面側電極（１１）と前記リード端子（２０）とを結線して電気的に接続するボンディングワイヤ（３０）と、
前記半導体チップ（１０）の表面、前記リード端子（２０）および前記ボンディングワイヤ（３０）を封止するモールド樹脂（４０）と、を備え、
前記半導体チップ（１０）の裏面は前記モールド樹脂（４０）より露出しており、
前記半導体チップ（１０）の裏面側には、電気絶縁性の樹脂よりなるフィルム（５０）が設けられ、このフィルム（５０）の一面に前記半導体チップ（１０）の裏面および前記リード端子（２０）が貼り付けられており、
前記フィルム（５０）のうち個々の前記裏面側電極（１２）に対応する位置には、前記フィルム（５０）の厚さ方向に貫通する穴部（５１）が設けられ、この穴部（５１）より前記個々の裏面側電極（１２）が露出しており、
前記穴部（５１）において個々の前記裏面側電極（１２）は、前記フィルム（５０）の厚さ方向に段差を有して前記フィルム（５０）の表面よりも引っこんでいることを特徴とするモールドパッケージ。 A semiconductor chip (10) having a front surface side electrode (11) on the front surface and a plurality of back surface side electrodes (12) on the back surface;
A lead terminal (20) provided in the vicinity of the semiconductor chip (10);
A bonding wire (30) for connecting and electrically connecting the surface side electrode (11) and the lead terminal (20);
A mold resin (40) for sealing the surface of the semiconductor chip (10), the lead terminal (20) and the bonding wire (30);
The back surface of the semiconductor chip (10) is exposed from the mold resin (40),
A film (50) made of an electrically insulating resin is provided on the back surface side of the semiconductor chip (10), and the back surface of the semiconductor chip (10) and the lead terminal (20) are provided on one surface of the film (50). Is pasted,
A hole (51) penetrating in the thickness direction of the film (50) is provided at a position corresponding to each of the back-side electrodes (12) in the film (50). The hole (51) The individual back side electrodes (12) are exposed,
In the hole (51), each of the back surface side electrodes (12) has a step in the thickness direction of the film (50) and is recessed from the surface of the film (50). Mold package. ペースト状態で配置され当該ペースト状態のものを固化することにより形成された導電性接合部材（６０）が、前記穴部（５１）を介して個々の前記裏面側電極（１２）に電気的・機械的に接続されており、
この導電性接合部材（６０）を介して、個々の前記裏面側電極（１２）と外部との電気的接続を行うようにしたことを特徴とする請求項１に記載のモールドパッケージ。 The conductive bonding member (60) formed by solidifying the paste and disposed in the paste state is electrically and mechanically connected to the individual back-side electrodes (12) through the holes (51). Connected,
2. The mold package according to claim 1, wherein each of the back-side electrodes (12) is electrically connected to the outside through the conductive bonding member (60). 前記リード端子（２０）において前記半導体チップ（１０）の裏面と同じ側の面は、前記モールド樹脂（４０）より露出するとともに、このモールド樹脂（４０）より露出する前記リード端子（２０）の面の一部が、外部の部材と接続される外部接続部（２１）とされており、
前記モールド樹脂（４０）より露出する前記リード端子（２０）の面に前記フィルム（５０）が貼り付けられており、
前記フィルム（５０）のうち前記リード端子（２０）の前記外部接続部（２１）に対応する位置には、前記穴部（５１）が設けられ、この穴部（５１）より前記外部接続部（２１）が露出しており、
前記穴部（５１）において前記外部接続部（２１）は、前記フィルム（５０）の厚さ方向に段差を有して前記フィルム（５０）の表面よりも引っこんでいることを特徴とする請求項１または２に記載のモールドパッケージ。 The surface of the lead terminal (20) on the same side as the back surface of the semiconductor chip (10) is exposed from the mold resin (40) and the surface of the lead terminal (20) exposed from the mold resin (40). A part of is an external connection part (21) connected to an external member,
The film (50) is attached to the surface of the lead terminal (20) exposed from the mold resin (40),
The hole (51) is provided at a position corresponding to the external connection part (21) of the lead terminal (20) in the film (50), and the external connection part ( 21) is exposed,
The said external connection part (21) in the said hole part (51) has a level | step difference in the thickness direction of the said film (50), and is withdraw | dented from the surface of the said film (50), Item 3. The mold package according to Item 1 or 2. ペースト状態で配置され当該ペースト状態のものを固化することにより形成された導電性接合部材（６０）が、前記穴部（５１）を介して前記外部接続部（２１）に電気的・機械的に接続されており、
この導電性接合部材（６０）を介して、前記外部接続部（２１）と外部との電気的接続を行うようにしたことを特徴とする請求項３に記載のモールドパッケージ。 The conductive bonding member (60) formed by solidifying the paste disposed and in the paste state is electrically and mechanically connected to the external connection portion (21) through the hole (51). Connected,
The mold package according to claim 3, wherein the external connection portion (21) is electrically connected to the outside through the conductive bonding member (60). 前記半導体チップ（１０）の表裏両面から見て、前記リード端子（２０）は前記モールド樹脂（４０）の外郭より突出せず、当該モールド樹脂（４０）の外郭の内部に位置していることを特徴とする請求項３または４に記載のモールドパッケージ。   When viewed from the front and back surfaces of the semiconductor chip (10), the lead terminal (20) does not protrude from the outer shell of the mold resin (40) and is positioned inside the outer shell of the mold resin (40). The mold package according to claim 3 or 4, characterized in that 前記フィルム（５０）を構成する樹脂は、フォトリソグラフ法によるエッチングが可能な感光性の樹脂であることを特徴とする請求項１ないし５のいずれか１つに記載のモールドパッケージ。   The mold package according to any one of claims 1 to 5, wherein the resin constituting the film (50) is a photosensitive resin that can be etched by a photolithographic method. 前記導電性接合部材（６０）は、はんだであることを特徴とする請求項１ないし６のいずれか１つに記載のモールドパッケージ。   The mold package according to claim 1, wherein the conductive joining member is a solder. 表面に表面側電極（１１）、裏面に裏面側電極（１２）を有する半導体チップ（１０）の近傍に、リード端子（２０）を設け、
前記表面側電極（１１）と前記リード端子（２０）とをボンディングワイヤ（３０）で結線して電気的に接続した後、
前記半導体チップ（１０）の表面、前記リード端子（２０）および前記ボンディングワイヤ（３０）をモールド樹脂（４０）で封止するとともに、前記半導体チップ（１０）の裏面を前記モールド樹脂（４０）より露出させるようにしたモールドパッケージの製造方法において、
フォトリソグラフ法によるエッチングが可能な感光性且つ電気絶縁性の樹脂よりなるフィルム（５０）の一面に、前記半導体チップ（１０）の裏面および前記リード端子（２０）を貼り付けて、前記半導体チップ（１０）および前記リード端子（２０）を前記フィルム（５０）に支持させた後、
前記フィルム（５０）の一面上にて、前記表面側電極（１２）と前記リード端子（２０）との間でワイヤボンディングを行って前記ボンディングワイヤ（３０）による結線を行い、
次に、前記半導体チップ（１０）の表面側に前記モールド樹脂（４０）を配置して、前記モールド樹脂（４０）による封止を行い、
その後、フォトリソグラフ法によるエッチングによって、前記フィルム（５０）のうち個々の前記裏面側電極（１２）に対応する位置に、前記フィルム（５０）の厚さ方向に貫通する穴部（５１）を形成することによって、この穴部（５１）より前記個々の裏面側電極（１２）を露出させるとともに、前記穴部（５１）において個々の前記裏面側電極（１２）が、前記フィルム（５０）の厚さ方向に段差を有して前記フィルム（５０）の表面よりも引っこんだ状態となるようにしたことを特徴とするモールドパッケージの製造方法。 A lead terminal (20) is provided in the vicinity of the semiconductor chip (10) having the front surface side electrode (11) on the front surface and the back surface side electrode (12) on the back surface,
After electrically connecting the surface side electrode (11) and the lead terminal (20) by bonding with a bonding wire (30),
The front surface of the semiconductor chip (10), the lead terminal (20), and the bonding wire (30) are sealed with a mold resin (40), and the back surface of the semiconductor chip (10) is sealed with the mold resin (40). In the method of manufacturing a mold package that is exposed,
The back surface of the semiconductor chip (10) and the lead terminal (20) are attached to one surface of a film (50) made of a photosensitive and electrically insulating resin that can be etched by photolithography, and the semiconductor chip ( 10) and supporting the lead terminal (20) on the film (50),
On one surface of the film (50), wire bonding is performed between the surface-side electrode (12) and the lead terminal (20) to perform connection with the bonding wire (30),
Next, the mold resin (40) is disposed on the surface side of the semiconductor chip (10), and sealing with the mold resin (40) is performed.
Thereafter, holes (51) penetrating in the thickness direction of the film (50) are formed at positions corresponding to the individual back-side electrodes (12) of the film (50) by etching by photolithography. Thus, the individual back surface side electrodes (12) are exposed from the hole portions (51), and the back surface side electrodes (12) in the hole portions (51) have the thickness of the film (50). A method of manufacturing a mold package, characterized by having a step in the vertical direction and being in a state of being retracted from the surface of the film (50). 前記穴部（５１）の形成後に、前記穴部（５１）を介して個々の前記裏面側電極（１２）に、ペースト状態の導電性材料を配置し、このペースト状態の導電性材料を固化することにより、前記裏面側電極（１２）と電気的・機械的に接続された導電性接合部材（６０）を形成することを特徴とする請求項８に記載のモールドパッケージの製造方法。   After the formation of the hole (51), a conductive material in a paste state is disposed on each back surface side electrode (12) through the hole (51), and the conductive material in the paste state is solidified. The method of manufacturing a mold package according to claim 8, wherein a conductive bonding member (60) electrically and mechanically connected to the back surface side electrode (12) is formed. 前記リード端子（２０）において前記半導体チップ（１０）の裏面と同じ側の面を、前記モールド樹脂（４０）より露出させるとともに、このモールド樹脂（４０）より露出する前記リード端子（２０）の面の一部が、外部の部材と接続される外部接続部（２１）とされており、
前記フィルム（５０）の貼り付け工程では、前記モールド樹脂（４０）より露出する前記リード端子（２０）の面に前記フィルム（５０）を貼り付けるようにし、
前記フォトリソグラフ法によるエッチング工程では、前記フィルム（５０）のうち前記リード端子（２０）の前記外部接続部（２１）に対応する位置にも、前記穴部（５１）を設け、この穴部（５１）より前記外部接続部（２１）を露出させるとともに、前記穴部（５１）において前記外部接続部（２１）が、前記フィルム（５０）の厚さ方向に段差を有して前記フィルム（５０）の表面よりも引っこんだ状態となるようにしたことを特徴とする請求項８または９に記載のモールドパッケージの製造方法。 In the lead terminal (20), the surface on the same side as the back surface of the semiconductor chip (10) is exposed from the mold resin (40), and the surface of the lead terminal (20) exposed from the mold resin (40). A part of is an external connection part (21) connected to an external member,
In the step of attaching the film (50), the film (50) is attached to the surface of the lead terminal (20) exposed from the mold resin (40),
In the etching process by the photolithographic method, the hole (51) is provided at a position corresponding to the external connection portion (21) of the lead terminal (20) in the film (50). 51) exposing the external connection part (21), and the external connection part (21) has a step in the thickness direction of the film (50) in the hole part (51). The method for manufacturing a mold package according to claim 8 or 9, wherein the mold package is in a state of being retracted from the surface. 前記穴部（５１）の形成後に、前記穴部（５１）を介して前記外部接続部（２１）に、ペースト状態の導電性材料を配置し、このペースト状態の導電性材料を固化することにより、前記外部接続部（２１）と電気的・機械的に接続された導電性接合部材（６０）を形成することを特徴とする請求項１０に記載のモールドパッケージの製造方法。   After forming the hole (51), a conductive material in a paste state is disposed on the external connection portion (21) through the hole (51), and the conductive material in the paste state is solidified. The method of manufacturing a mold package according to claim 10, wherein a conductive bonding member (60) electrically and mechanically connected to the external connection portion (21) is formed.
JP2009290284A 2009-12-22 2009-12-22 Mold package and manufacturing method thereof Expired - Fee Related JP5077337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009290284A JP5077337B2 (en) 2009-12-22 2009-12-22 Mold package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009290284A JP5077337B2 (en) 2009-12-22 2009-12-22 Mold package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011134751A JP2011134751A (en) 2011-07-07
JP5077337B2 true JP5077337B2 (en) 2012-11-21

Family

ID=44347207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009290284A Expired - Fee Related JP5077337B2 (en) 2009-12-22 2009-12-22 Mold package and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5077337B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004777B1 (en) * 2013-12-27 2019-10-01 삼성전기주식회사 Method for manufacturing package, and package using the same
KR101637189B1 (en) * 2015-06-12 2016-07-20 주식회사 에스에프에이반도체 manufacturing method of semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
JP2002261204A (en) * 2001-03-02 2002-09-13 Hitachi Aic Inc Interposer board and electronic component body having the same
JP4207671B2 (en) * 2003-05-30 2009-01-14 ソニー株式会社 Manufacturing method of semiconductor package
JP2005116760A (en) * 2003-10-07 2005-04-28 Rohm Co Ltd Semiconductor device and its manufacturing method
JP4696712B2 (en) * 2005-06-17 2011-06-08 ソニー株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2011134751A (en) 2011-07-07

Similar Documents

Publication Publication Date Title
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
JP4651359B2 (en) Semiconductor device and manufacturing method thereof
KR100927268B1 (en) Manufacturing Method of Semiconductor Device, Semiconductor Device, and Wiring Board
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
EP2084744A2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2009506534A (en) Land grid array semiconductor device package, assembly including the package, and manufacturing method
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
KR20060042872A (en) A method of surface mounting a semiconductor device
JP2009194373A (en) Wiring member for semiconductor device, composite wiring member for semiconductor device, and resin-sealed semiconductor device
JP5077337B2 (en) Mold package and manufacturing method thereof
CN111199924B (en) Semiconductor packaging structure and manufacturing method thereof
US20130049180A1 (en) Qfn device and lead frame therefor
JP2005311137A (en) Semiconductor device, manufacturing method thereof, and lead frame thereof and mounting structure
JP5499437B2 (en) Mold package
JP2017038051A (en) Semiconductor package and manufacturing method of the same
JP4207791B2 (en) Semiconductor device
JP2001127228A (en) Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
CN214672613U (en) Fan-out type packaging structure
JP2012195546A (en) Semiconductor device, and packaging body and manufacturing method of the same
JP2009088418A (en) Semiconductor device, semiconductor module, and method of manufacturing semiconductor device
JP2009076947A (en) Semiconductor device and wiring substrate
JP2002164496A (en) Semiconductor device and method for manufacturing the same
CN113130472A (en) Fan-out type packaging structure and packaging method
JP2007150044A (en) Semiconductor device
JPH0461148A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees