[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5073482B2 - シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置 - Google Patents

シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置 Download PDF

Info

Publication number
JP5073482B2
JP5073482B2 JP2007512746A JP2007512746A JP5073482B2 JP 5073482 B2 JP5073482 B2 JP 5073482B2 JP 2007512746 A JP2007512746 A JP 2007512746A JP 2007512746 A JP2007512746 A JP 2007512746A JP 5073482 B2 JP5073482 B2 JP 5073482B2
Authority
JP
Japan
Prior art keywords
gas
processing
plasma
oxide film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007512746A
Other languages
English (en)
Other versions
JPWO2006106666A1 (ja
Inventor
淳一 北川
真悟 古井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007512746A priority Critical patent/JP5073482B2/ja
Publication of JPWO2006106666A1 publication Critical patent/JPWO2006106666A1/ja
Application granted granted Critical
Publication of JP5073482B2 publication Critical patent/JP5073482B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/04—Treatment of selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、シリコン酸化膜の形成方法に関し、詳細には、例えば、半導体装置の製造過程の素子分離技術であるシャロートレンチアイソレーション（Shallow Trench Isolation；ＳＴＩ）におけるトレンチ内に酸化膜を形成する場合などに適用可能なシリコン酸化膜の形成方法に関する。
シリコン基板上に形成される素子を電気的に分離する技術として、ＳＴＩが知られている。ＳＴＩでは、シリコン窒化膜などをマスクとしてシリコンをエッチングしてトレンチを形成し、その中にＳｉＯ２などの絶縁膜を埋め込んだ後、化学機械研磨（ＣＭＰ；Chemical Mechanical Polishing）処理によりマスク（シリコン窒化膜）をストッパーとして平坦化する工程が実施される。
ＳＴＩにおいてトレンチ形成を行なう場合、トレンチの肩部（溝の側壁の上端の角部）や、トレンチの隅（溝の側壁の下端のコーナー部）の形状が鋭角的になることがある。その結果、トランジスタなどの半導体装置において、これらの部位に応力が集中して欠陥が生じ、リーク電流の増大、さらには消費電力の増加を招く要因になる。このため、エッチングによりトレンチを形成した後、熱酸化法によりトレンチの内壁に酸化膜を形成することにより、トレンチの形状をなめらかにすることが知られている（例えば、特許文献１）。
特開２００４−４７５９９号公報（段落００３３、図８など）
従来の熱酸化法によりトレンチ内部に酸化膜を形成する際には、シリコン酸化膜の粘性流動点以上となる１０００℃以上の高温でシリコン基板を熱処理する必要がある。このため、半導体装置の形成順序によっては、不純物の再拡散などを生じさせるという問題が生じる。
すなわち、ＳＴＩにより素子分離を行なった後にゲート電極形成を行なう方法では、トレンチをエッチングにより形成した次のステップで高温による熱処理を行なってもあまり問題は生じないが、近年では、シリコン基板に不純物拡散領域を設け、さらにゲート電極の積層構造を形成した後に、これらの層を一度にエッチングして素子分離用のトレンチを形成する手法が開発されており、この場合、トレンチ内部に酸化膜を形成する目的で熱処理を行なうと、不純物の再拡散を引き起こすという問題が起こる。
また、熱処理の場合、１０００℃を超える高温によってシリコン基板に熱歪みが生じる懸念があり、特にシリコン基板の大口径化が進んでいる現状において問題となっていた。
さらに、シリコン基板は結晶方位を持っているため、熱酸化による酸化膜形成には結晶方位依存性がみられ、トレンチ内壁の部位によって酸化速度に大小が生じ、一様な酸化膜厚を得ることが困難であるという問題もあった。
従って本発明は、熱による不純物の再拡散や基板歪みなどの問題を生じさせることなく、シリコン基板に形成されたトレンチの内面に均一な膜厚で、かつトレンチの肩部や隅に丸み形状を有する酸化膜を形成する方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点によれば、プラズマ処理装置の処理室内で、Ｏ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスであって、全処理ガスに対するＯ２ガスの割合が２５％以上であり、Ｈ２ガスの割合が０．１〜１０％である処理ガスを使用し、かつ処理圧力が１．３〜１３３．３Ｐａでプラズマ形成し、
前記プラズマにより、被処理体に形成された凹部に露出しているシリコン表面を酸化してシリコン酸化膜を形成し、それにより、前記凹部を構成していた側壁の上端のシリコンの角部に曲面形状を導入し、
処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御する、シリコン酸化膜の形成方法が提供される。
第１の観点によれば、処理ガス中の酸素の割合を１％（体積基準；以下同様である）以上にすることによって、酸化膜の膜質を緻密にすることができるとともに、酸化膜の部位による膜厚差、特に凹部の上部と下部との膜厚差を解消し、均一な膜厚で酸化膜を形成できる。また、上記酸素の割合において、処理圧力を１３３．３Ｐａ以下にすることによって、凹部の肩部（シリコンの角部）に丸みを形成して曲面形状にするとともに、凹部の下部における隅（コーナー部）の酸化膜厚を均一にすることができる。
上記第１の観点において、前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるプラズマであることが好ましい。
また、前記曲面形状の曲率半径が４ｎｍ以上になるように制御することが好ましい。
上記第１の観点においては、前記処理圧力が６．７〜６７Ｐａであることが好ましい。また、処理温度が３００〜１０００℃であることが好ましい。また、前記プラズマの電子温度は０．５〜２ｅＶであることが好ましい。また、前記凹部は、シャロートレンチアイソレーションにおけるトレンチであってもよい。
本発明の第２の観点によれば、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取り可能な記憶媒体であって、前記制御プログラムは、実行時に、プラズマ処理装置の処理室内で、Ｏ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスであって、全処理ガスに対するＯ２ガスの割合が２５％以上であり、Ｈ２ガスの割合が０．１〜１０％である処理ガスを使用し、かつ処理圧力が１．３〜１３３．３Ｐａでプラズマ形成し、
前記プラズマにより、被処理体に形成された凹部に露出しているシリコン表面を酸化してシリコン酸化膜を形成し、それにより、前記凹部を構成していた側壁の上端のシリコンの角部に曲面形状を導入し、
処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御するシリコン酸化膜の形成方法が行なわれるように前記プラズマ処理装置を制御する、コンピュータ読取り可能な記憶媒体が提供される。
本発明の第３の観点によれば、プラズマを発生させるプラズマ供給源と、
前記プラズマにより、被処理体を処理するための真空排気可能な処理室と、
前記処理室内で、Ｏ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスであって、全処理ガスに対するＯ２ガスの割合が２５％以上であり、Ｈ２ガスの割合が０．１〜１０％である処理ガスを使用し、かつ処理圧力が１．３〜１３３．３Ｐａでプラズマ形成し、前記プラズマにより、被処理体に形成された凹部に露出しているシリコン表面を酸化してシリコン酸化膜を形成し、それにより、前記凹部を構成していた側壁の上端のシリコンの角部に曲面形状を導入し、処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御するシリコン酸化膜の形成方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置が提供される。
本発明の第４の観点によれば、シリコン表面が露出する凹部を有する基板を処理室内に準備する工程と、
前記処理室内にＯ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスを供給する工程と、
前記処理ガスを励起して前記処理室内に前記処理ガスのプラズマを生成する工程と、
前記プラズマで前記シリコン表面を酸化して前記凹部内にシリコン酸化膜を形成する工程と、
を具備し、
前記プラズマは、全処理ガスに対するＯ２ガスの割合が２５％以上、Ｈ２ガスの割合が０．１〜１０％の範囲で、かつ処理圧力が１．３〜１３３．３Ｐａの範囲で生成され、前記プラズマにより、前記凹部の前記シリコン表面を酸化することにより、前記シリコン表面に酸化膜を形成すると共に、前記凹部の上端のシリコンの角部を曲面形状にし、処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合の組み合わせにより、前記曲面形状の曲率半径を制御する、シリコン酸化膜の形成方法が提供される。
本発明の第５の観点によれば、シリコン層とその上に順に積層されたシリコン酸化膜およびシリコン窒化膜とを具備し、前記シリコン酸化膜および前記シリコン窒化膜にパターン開口部が形成され、前記パターン開口部を通して前記シリコン層にトレンチが形成されている基板を処理室内に準備する工程と、
前記処理室内にＯ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスを供給する工程と、
前記処理ガスを励起して前記処理室内に前記処理ガスのプラズマを生成する工程と、
前記プラズマで前記トレンチ内のシリコン表面を酸化して前記トレンチ内にシリコン酸化膜を形成する工程と、
を具備し、
前記プラズマは、全処理ガスに対するＯ２ガスの割合が２５％以上、Ｈ２ガスの割合が０．１〜１０％の範囲で、かつ処理圧力が１．３〜１３３．３Ｐａの範囲で生成され、前記プラズマにより、前記トレンチ内の前記シリコン表面を酸化することにより、前記シリコン表面に酸化膜を形成すると共に、前記トレンチのシリコンの角部を曲面形状にし、処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御する、シリコン酸化膜の形成方法が提供される。
本発明によれば、プラズマを用い、酸素の割合を１％以上とし、１３３．３Ｐａ以下の処理圧力で酸化膜を形成することにより、トレンチなどの凹部に均一な膜厚で酸化膜を形成できるとともに、凹部の肩部を曲面形状（丸み形状）にすることができる。しかも、丸みの大きさ（曲率半径）を酸素の割合と処理圧力によって制御できる。従って、ＳＴＩ等のトレンチ形成後の酸化膜形成において、熱酸化のような不純物の再拡散や基板の歪みなどの問題を生じさせることなく、精度良く、肩部や隅が丸められた形状をした凹部を形成できる。この方法によって酸化膜が形成された凹部を利用して素子分離領域を形成してなる半導体装置（例えばＭＯＳトランジスタなど）においては、リーク電流が抑制され、省電力化の要請にも対応可能である。
本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図。 平面アンテナ部材の構造を示す図面。 処理前の状態を示すウエハ断面の模式図である。 シリコン酸化膜を形成した状態を示すウエハ断面の模式図である。 シリコン窒化膜を形成した状態を示すウエハ断面の模式図である。 レジスト層を形成した状態を示すウエハ断面の模式図である。 シリコンを露出させた状態を示すウエハ断面の模式図である。 アッシング後の状態を示すウエハ断面の模式図である。 シリコン基板にトレンチを形成した状態を示すウエハ断面の模式図である。 トレンチの内壁面をプラズマ酸化処理している状態を示すウエハ断面の模式図である。 プラズマ酸化処理後の状態を示すウエハ断面の模式図である。 本発明方法による酸化膜形成後のウエハ断面の模式図である。 図４ＡにおけるＡ部の拡大図である。 図４ＡにおけるＢ部の拡大図である。 パターンの疎部と密部の膜厚の説明に供するウエハ断面の模式図である。 プラズマ処理における圧力と曲率半径との関係をプロットしたグラフ図面。 酸素の割合１００％で酸化処理した後のトレンチ上部と下部のＴＥＭ写真を示す図面。 圧力６．７Ｐａで処理した後のトレンチ上部と下部のＴＥＭ写真を示す図面。 トレンチ上部のＴＥＭ写真を示す図面。
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図１は、本発明のプラズマ酸化処理方法の実施に適したプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置は、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されており、例えば、ＳＴＩにおけるトレンチ内壁の酸化膜処理に好適に用いられる。
このプラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
チャンバー１内には被処理基板である半導体ウエハ（以下、「ウエハ」と記す）Ｗを水平に支持するためのＡｌＮ等のセラミックスからなるサセプタ２が設けられている。このサセプタ２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源６から給電されることによりサセプタ２を加熱して、その熱で被処理体であるウエハＷを加熱する。このとき、例えば室温から８００℃まで範囲で処理温度が制御可能となっている。なお、チャンバー１の内周には、石英からなる円筒状のライナー７が設けられている。また、サセプタ２の外周側には、チャンバー１内を均一排気するため、多数の排気孔８ａを有する石英製のバッフルプレート８が環状に設けられ、このバッフルプレート８は、複数の支柱９により支持されている。
サセプタ２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）がサセプタ２の表面に対して突没可能に設けられている。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられており、均等にガス放射孔が形成されている。このガス導入部材１５にはガス供給系１６が接続されている。ガス導入部材はシャワー状に配置してもよい。このガス供給系１６は、例えばＡｒガス供給源１７、Ｏ２ガス供給源１８、Ｈ２ガス供給源１９を有しており、これらのガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５のガス放射孔からチャンバー１内に均一に導入される。ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。なお、Ａｒガスに代えて他の希ガス、例えばＫｒ、Ｈｅ、Ｎｅ、Ｘｅなどのガスを用いてもよく、また、後述するように希ガスは含まなくてもよい。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内を所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部の周縁部に沿ってリング状の支持部２７が設けられている。この支持部２７に誘電体、例えば石英やＡｌ２Ｏ３等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
マイクロ波透過板２８の上方には、サセプタ２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１はチャンバー１の側壁上端に係止されている。平面アンテナ部材３１は、例えば８インチサイズのウエハＷに対応する場合には、直径が３００〜４００ｍｍ、厚みが１〜数ｍｍ（例えば５ｍｍ）の導電性材料からなる円板である。具体的には、例えば表面が銀または金メッキされた銅板またはアルミニウム板からなり、多数のマイクロ波放射孔３２（スロット）が所定のパターンで貫通して形成された構成となっている。このマイクロ波放射孔３２は、例えば図２に示すように長溝状をなし、典型的には隣接するマイクロ波放射孔３２同士が「Ｔ」字状に配置され、これら複数のマイクロ波放射孔３２が同心円状に配置されている。マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λg）に応じて決定され、例えばマイクロ波放射孔３２の間隔は、λg／４、λg／２またはλgとなるように配置される。なお、図２においては、同心円状に形成された隣接するマイクロ波放射孔３２同士の間隔をΔｒで示している。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する例えばポリテトラフルオロエチレン、ポリイミドなどの樹脂からなる遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材３１とマイクロ波透過板２８との間、また、遅波材３３と平面アンテナ部材３１との間は、それぞれ密着または離間させて配置することができる。
チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼、銅等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ部材３１、マイクロ波透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、この内導体４１の下端部は、平面アンテナ部材３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ均一に効率よく伝播される。
プラズマ処理装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマ処理装置１００は、８００℃以下の低い温度でもダメージフリーなプラズマ処理により、良質な膜を形成できるとともに、プラズマ均一性に優れており、プロセスの均一性を実現できる。
このプラズマ処理装置１００は、上述したように、ＳＴＩにおけるトレンチの内壁の酸化処理などの目的で好適に利用可能なものである。プラズマ処理装置１００によりトレンチの酸化処理を行う際には、まず、ゲートバルブ２６を開にして搬入出口２５からトレンチが形成されたウエハＷをチャンバー１内に搬入し、サセプタ２上に載置する。
そして、ガス供給系１６のＡｒガス供給源１７およびＯ２ガス供給源１８から、ＡｒガスおよびＯ２ガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入し、所定の処理圧力に維持する。この際の条件としては、処理ガス中の酸素の割合が１〜１００％であればよく、２５％以上が好ましく、７５％以上がより好ましく、９５％以上が望ましい。ガス流量は、Ａｒガス：０〜２０００ｍＬ／ｍｉｎ、Ｏ２ガス：１０〜５００ｍＬ／ｍｉｎの範囲から、全ガス流量に対する酸素の割合が上記値となるように選択することができる。また、処理ガス中のＯ２ガス分圧は、０．０１３３Ｐａ以上１３３．３Ｐａが好ましく、６．７〜１３３．３Ｐａがより好ましい。
また、Ａｒガス供給源１７およびＯ２ガス供給源１８からのＡｒガスおよびＯ２ガスに加え、Ｈ２ガス供給源１９からＨ２ガスを所定比率で導入することもできる。この場合、Ｈ２の割合は、処理ガス全体の量に対して０．１〜１０％となるようにすることが好ましく、０．１〜５％がより好ましく、０．１〜２％が望ましい。
また、チャンバー内処理圧力は、１．３〜１３３．３Ｐａの範囲から選択することができ、例えば６．７〜１３３．３Ｐａの範囲が好ましく、６．７〜６７Ｐａがより好ましく、６．７〜１３．３Ｐａが望ましい。また、処理温度は３００〜１０００℃から選択でき、７００〜１０００℃が好ましく、７００〜８００℃がより好ましい。
次いで、マイクロ波発生装置３９からのマイクロ波をマッチング回路３８を経て導波管３７に導く。マイクロ波は、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通って平面アンテナ部材３１に供給され、平面アンテナ部材３１からマイクロ波透過板２８を経てチャンバー１内におけるウエハＷの上方空間に放射される。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていく。この際、マイクロ波発生装置３９のパワーは、０．５〜５ｋＷとすることが好ましい。
平面アンテナ部材３１からマイクロ波透過板２８を経てチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、ＡｒガスおよびＯ２ガスがプラズマ化し、このプラズマによりウエハＷに形成された凹部内に露出したシリコン表面を酸化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３あるいはそれ以上の高密度のプラズマとなり、その電子温度は、０．５〜２ｅＶ程度、プラズマ密度の均一性は、±５％以下である。従って、低温かつ短時間で酸化処理を行って薄い酸化膜を形成することができ、しかも酸化膜へのプラズマ中のイオン等によるダメージが小さく、良質な酸化膜を形成できるというメリットがある。
次に、図３Ａ〜図３Ｉ、図４および図５を参照しながら、本発明のシリコン酸化膜の形成方法をＳＴＩ形成におけるエッチング後のトレンチ内部の酸化処理へ適用した例について説明を行なう。図３Ａ〜図３Ｉは、ＳＴＩにおけるトレンチの形成とその後で行なわれる酸化膜形成までの工程を図示している。まず、図３Ａおよび図３Ｂにおいて、シリコン基板１０１に例えば熱酸化などの方法によりＳｉＯ２などのシリコン酸化膜１０２を形成する。次に、図３Ｃでは、シリコン酸化膜１０２上に、例えばＣＶＤ（Chemical Vapor Deposition）によりＳｉ３Ｎ４などのシリコン窒化膜１０３を形成する。さらに、図３Ｄでは、シリコン窒化膜１０３の上に、フォトレジストを塗布した後、フォトリソグラフィー技術によりパターニングしてレジスト層１０４を形成する。
次に、レジスト層１０４をエッチングマスクとし、例えばハロゲン系のエッチングガスを用いてシリコン窒化膜１０３とシリコン酸化膜１０２を選択的にエッチングすることにより、レジスト層１０４のパターンに対応してシリコン基板１０１を露出させる（図３Ｅ）。つまり、シリコン窒化膜１０３により、トレンチのためのマスクパターンが形成される。図３Ｆは、例えば酸素などを含む処理ガスを用いた酸素含有プラズマにより、いわゆるアッシング処理を実施し、レジスト層１０４を除去した状態を示す。
図３Ｇでは、シリコン窒化膜１０３およびシリコン酸化膜１０２をマスクとして、シリコン基板に対し選択的にエッチングを実施することにより、トレンチ１１０を形成することができる。このエッチングは、例えばＣｌ２、ＨＢｒ、ＳＦ６、ＣＦ４などのハロゲンまたはハロゲン化合物や、Ｏ２などを含むエッチングガスを使用して行なうことができる。
図３Ｈは、ＳＴＩにおけるトレンチを形成した際のエッチング後のウエハＷのトレンチ１１０に対しプラズマ酸化処理を施している酸化処理工程を示している。この酸化処理工程を、以下に示す条件で実施することによって、図３Ｉに示すようにトレンチ１１０の肩部１１０ａに丸みを持たせ、かつ、トレンチ１１０の内面に均一な膜厚で酸化膜１１１を形成できる。
酸化処理工程における処理ガスとしては、Ｏ２を１％以上含有するガスであればよく、例えばＯ２と希ガスとの混合ガスを用いることができる。この場合、希ガスは含まなくてもよい。また、Ｏ２以外に例えばＮＯガス、ＮＯ２ガス、Ｎ２Ｏガスを用いることもできる。全処理ガスに対する酸素の割合（百分率）を１〜１００％にすることによって、酸化膜１１１の膜質を緻密にすることができるとともに、トレンチ１１０の部位による膜厚差、特にトレンチ上部とトレンチ下部のコーナー近傍との膜厚差を解消し、均一な膜厚で酸化膜１１１を形成できる。
処理ガス中のＯ２の量は、高いほど効果が大きいので、５０％以上がより好ましく、７５％以上がさらに好ましく、９５％以上が望ましい。従って、処理ガス中のＯ２の量としては、例えば１〜１００％であればよく、２５〜１００％が好ましく、５０〜１００％がより好ましく、７５〜１００％がさらに好ましく、９５〜１００％が望ましい。
このように、処理ガス中の酸素分圧を調節することにより、プラズマ中の酸素イオンや酸素ラジカルの量を制御し、さらにトレンチ１１０内部に到達する酸素イオンや酸素ラジカルの量を制御することによって、コーナー部に丸みを形成することが出来るとともに、トレンチ１１０内に均一なシリコン酸化膜を形成できる。
また、処理ガス中には、Ｏ２ガスに加え、Ｈ２ガスを所定比率で添加することもできる。この場合、Ｈ２の量は、処理ガス全体の量に対して１０％以下、例えば０．１〜１０％の範囲、好ましくは０．５〜５％の範囲から選択できる。
また、酸化処理工程の圧力は、１．３〜１３３．３Ｐａが好ましく、６．７〜１３３．３Ｐａがより好ましい。上記したＯ２の割合において、処理圧力を１３３．３Ｐａ以下にすることによって、トレンチの肩部１１０ａ（シリコンの角部）に丸みを形成して曲面形状にすることができる。特に１３．３Ｐａ以下の低い圧力では、高圧（例えば１３３．３Ｐａ超）に比べ、プラズマ中のイオンエネルギーが大きくなるため、イオンによる酸化作用が強くなり、つまり、酸化レートが速くなるので、コーナー部と平面部との酸化レートの差が小さくなることでトレンチ１１０の肩部１１０ａにおけるシリコンの角で酸化が均一に進み、シリコンの角がとれ、丸みが形成されるものと考えられる。ここで、肩部１１０ａの丸みの程度（曲率半径ｒ）は処理ガス中のＯ２の量と処理圧力によって制御可能であり、処理圧力を１３３．３Ｐａ以下とし、Ｏ２の量を１％以上にすればよい。半導体装置のリーク電流を抑制する観点からは、この肩部１１０ａの曲率半径ｒを２．８ｎｍ以上とすることが好ましく、４〜８ｎｍとなるようにすることがより好ましい。
また、処理ガス中の酸素の量を２５％以上とし、さらに１３．３Ｐａ以下の圧力で処理を行なうことによって、トレンチ１１０の下部のコーナー１１０ｂを中心としてその周囲（ラウンド領域）における酸化膜１１１、つまり図３Ｉにおける符号１１１ａ，１１１ｂで示す部分の膜厚をも均一にすることができる。
図４Ａは、本発明のシリコン酸化膜の形成方法によって酸化膜１１１を形成した後のウエハＷの要部の断面構造を模式的に示したものであり、図中、破線で示すＡの拡大図を図４Ｂに、破線で示すＢの拡大図を図４Ｃに、それぞれ示す。
図４Ａ、図４Ｂから見て取れるように、トレンチ１１０の肩部１１０ａの形状は、内部のシリコン１０１の丸みの曲率半径ｒが、例えば４ｎｍ以上となるように曲面に形成されている。また、図４Ａ、図４Ｃに示すように、トレンチ１１０の底のコーナー部１１０ｂを中心として、その周囲（ラウンド領域）における酸化膜１１１の膜厚、つまり、コーナー部１１０ｂの膜厚Ｌ３とその両側の直線領域との境界付近の膜厚Ｌ２、Ｌ４が略均等に形成される。さらに、トレンチ１１０の側壁上部の酸化膜１１１の膜厚Ｌ１と、側壁下部の酸化膜１１１の膜厚Ｌ２も略等しく、トレンチ１１０の部位による膜厚差が解消される。
また、前記条件でプラズマ酸化処理を行なうことにより、ウエハＷの表面のパターン構造における膜厚の疎密差が少ないシリコン酸化膜を形成できる。具体的には、例えば図５に示すように、パターンが密な部分（密部）の酸化膜厚（符号ａ）と、パターンが疎な部分（疎部）との酸化膜厚（符号ｂ）とを略均等に形成することが可能になる。
本発明のシリコン酸化膜の形成方法によって酸化膜１１１を形成した後は、ＳＴＩによる素子分離領域形成の手順に従い、例えばＣＶＤ法によりトレンチ１１０内にＳｉＯ２などの絶縁膜を埋込んだ後、シリコン窒化膜１０３をストッパー層としてＣＭＰによって研磨を行ない平坦化する。平坦化した後は、エッチングによってシリコン窒化膜１０３および埋込み絶縁膜の上部を除去することにより、素子分離構造を形成できる。
次に、本発明の効果を確認した試験結果について説明する。
図１に記載したプラズマ処理装置１００を用い、ＳＴＩによる素子分離領域形成におけるエッチング後のトレンチに対し、処理圧力を変えて酸化処理を実施した。処理圧力は、６．７Ｐａ（５０ｍＴｏｒｒ）、１３．３Ｐａ（１００ｍＴｏｒｒ）、６７Ｐａ（５００ｍＴｏｒｒ）、１３３．３Ｐａ（１Ｔｏｒｒ）、６６７Ｐａ（５Ｔｏｒｒ）、１２６７Ｐａ（９．５Ｔｏｒｒ）とした。プラズマ酸化処理における処理ガスは、ＡｒガスとＯ２ガスを用い、全処理ガスに対するＯ２ガスの割合を、１％、２５％、５０％、７５％および１００％（Ｏ２単独）で処理した。
処理ガスの全流量が５００ｍＬ／ｍｉｎ（ｓｃｃｍ）となるように、酸素の割合を調整した。処理温度（基板処理温度）は４００℃で、プラズマへの供給パワーは３．５ｋＷ、処理膜厚は８ｎｍに設定した。
酸化処理後、トレンチ各部の酸化膜１１１の膜厚と、トレンチ肩部１１０ａの曲率半径を、透過型電子顕微鏡（Transmission Electron Microscopy）写真による断面の撮像を元に測定した。
トレンチ肩部１１０ａの曲率半径ｒの測定結果を表１に示した。なお、酸化膜１１１の膜厚が大きいと丸みも大きくなる傾向があるので、表１の上段には、曲率半径ｒ（ｎｍ）を酸化膜厚Ｌ（ｎｍ）により規格化した値［曲率半径ｒ／酸化膜厚Ｌ×１００］を示し、下段に曲率半径ｒを示す。また、トレンチ上部の酸化膜厚とトレンチ下部の酸化膜厚の比（上部の膜厚／下部の膜厚）を表２に示した。さらに、この試験における曲率半径と圧力との関係について、図６にグラフとして示した。表１と図６から、処理圧力が１３３．３Ｐａ以下であれば、酸素の割合が１％でも２．８ｎｍ以上の曲率半径が得られることがわかる。
また、酸素の割合が１００％の場合の圧力条件の違いによるトレンチ上部と下部の形状を透過型電子顕微鏡（ＴＥＭ）により撮影した写真を図７に示した。また、処理圧力６．７Ｐａの場合における酸素の割合の違いによるトレンチ上部と下部の形状のＴＥＭ写真を図８に示した。なお、図７および図８において、符号Ａ、Ｂは、それぞれ図４における符号Ａ、符号Ｂに対応する部位であることを意味する。
Figure 0005073482
Figure 0005073482
表１、図７および図８から、トレンチ肩部１１０ａの曲率半径は、酸素の割合２５％以上かつ１３３．３Ｐａ以下の圧力条件で大きくなっており、特に、圧力が６７Ｐａ以下で顕著に大きくなる傾向が示された。
また、表２、図７および図８から、例えば酸素の割合が１００％の条件では、１３３．３Ｐａ付近で酸化膜１１１の膜厚差が最も大きく、それ以下の圧力ではトレンチ上部と下部の膜厚差は低圧になるに従い小さくなる傾向が示され、１３．３Ｐａ以下であれば、ほぼ膜厚差が解消されていることが確認された。
従って、好ましい処理ガス中の酸素の割合は１〜１００％であり、１．３３〜１３３．３Ｐａの範囲で処理圧力を制御しながら、ＳＴＩトレンチ内のプラズマ酸化処理を実施することによって、均一な膜厚でコーナー部の丸みを最適に形成することができる。
次に、図１に記載したプラズマ処理装置１００を用い、ＳＴＩにおけるエッチング後のトレンチに対し、処理ガスの流量を、Ａｒ／Ｏ２＝５００／５ｍＬ／ｍｉｎ（ｓｃｃｍ）に、水素を流量０（添加せず）、１ｍＬ／ｍｉｎ（ｓｃｃｍ）および５ｍＬ／ｍｉｎ（ｓｃｃｍ）となるように添加し、プラズマ処理して形成したトレンチ肩部１１０ａの曲率半径を、ウエハＷ断面のＴＥＭ写真を元に測定した。
プラズマ酸化処理における処理温度（基板処理温度）は４００℃で、プラズマへの供給パワーは２７５０Ｗとした。処理圧力は、１３３．３Ｐａ（１Ｔｏｒｒ）とした。
酸化処理後、トレンチ肩部１１０ａの曲率半径を、透過型電子顕微鏡（Transmission Electron Microscopy）写真による断面の撮像を元に測定した。トレンチ肩部１１０ａの曲率半径の測定結果を図９に示した。図９より、水素を添加することにより、曲率半径ｒが大きくなり、トレンチ肩部１１０ａの丸みが大きくなっていることが理解される。従って、ＳＴＩトレンチ内のプラズマ酸化処理において、処理ガス中にＨ２を、１０％以下、好ましくは０．５〜５％、望ましくは１〜２％の割合で添加することにより、コーナー部の丸みを最適化できることが示された。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば図１では、周波数３００ＭＨｚ〜３００ＧＨｚのマイクロ波によりプラズマを励起させるマイクロ波プラズマ処理装置１００を用いたが、周波数３０ｋＨｚ〜３００ＭＨｚの高周波を用いてプラズマを励起させる高周波プラズマ処理装置を用いることもできる。
また、ＲＬＳＡ方式のプラズマ処理装置１００を例に挙げたが、例えばリモートプラズマ方式、ＩＣＰプラズマ方式、ＥＣＲプラズマ方式、表面反射波プラズマ方式、マグネトロンプラズマ方式等のプラズマ処理装置であってもよい。
また、上記実施形態では、ＳＴＩにおけるトレンチ内の酸化膜形成を例に挙げたが、これ以外に、例えばポリシリコンゲート電極のエッチング後の側面酸化などのデバイス製造工程において、エッチング後のポリシリコン電極の角部を丸く形成する場合などにも利用できる。
本発明は、各種半導体装置の製造において、例えばＳＴＩにより素子分離を行なう場合などに好適に利用できる。

Claims (11)

  1. プラズマ処理装置の処理室内で、Ｏ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスであって、全処理ガスに対するＯ２ガスの割合が２５％以上であり、Ｈ２ガスの割合が０．１〜１０％である処理ガスを使用し、かつ処理圧力が１．３〜１３３．３Ｐａでプラズマ形成し、
    前記プラズマにより、被処理体に形成された凹部に露出しているシリコン表面を酸化してシリコン酸化膜を形成し、それにより、前記凹部を構成していた側壁の上端のシリコンの角部に曲面形状を導入し、
    処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御する、シリコン酸化膜の形成方法。
  2. 前記プラズマは、前記処理ガスと、複数のスロットを有する平面アンテナにより前記処理室内に導入されるマイクロ波と、によって形成されるプラズマである、請求項１に記載のシリコン酸化膜の形成方法。
  3. 前記曲面形状の曲率半径が４ｎｍ以上になるように制御する、請求項１または請求項２に記載のシリコン酸化膜の形成方法。
  4. 前記処理圧力が、６．７〜６７Ｐａである、請求項１から請求項３のいずれか１項に記載のシリコン酸化膜の形成方法。
  5. 処理温度が３００〜１０００℃である、請求項１から請求項４のいずれか１項に記載のシリコン酸化膜の形成方法。
  6. 前記プラズマの電子温度が０．５〜２ｅＶである、請求項１から請求項５のいずれか１項に記載のシリコン酸化膜の形成方法。
  7. 前記凹部は、シャロートレンチアイソレーションにおけるトレンチである、請求項１から請求項６のいずれか１項に記載のシリコン酸化膜の形成方法。
  8. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取り可能な記憶媒体であって、前記制御プログラムは、実行時に、プラズマ処理装置の処理室内で、Ｏ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスであって、全処理ガスに対するＯ２ガスの割合が２５％以上であり、Ｈ２ガスの割合が０．１〜１０％である処理ガスを使用し、かつ処理圧力が１．３〜１３３．３Ｐａでプラズマ形成し、
    前記プラズマにより、被処理体に形成された凹部に露出しているシリコン表面を酸化してシリコン酸化膜を形成し、それにより、前記凹部を構成していた側壁の上端のシリコンの角部に曲面形状を導入し、
    処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御するシリコン酸化膜の形成方法が行なわれるように前記プラズマ処理装置を制御する、コンピュータ読取り可能な記憶媒体。
  9. プラズマを発生させるプラズマ供給源と、
    前記プラズマにより、被処理体を処理するための真空排気可能な処理室と、
    前記処理室内で、Ｏ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスであって、全処理ガスに対するＯ２ガスの割合が２５％以上であり、Ｈ２ガスの割合が０．１〜１０％である処理ガスを使用し、かつ処理圧力が１．３〜１３３．３Ｐａでプラズマ形成し、前記プラズマにより、被処理体に形成された凹部に露出しているシリコン表面を酸化してシリコン酸化膜を形成し、それにより、前記凹部を構成していた側壁の上端のシリコンの角部に曲面形状を導入し、処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御するシリコン酸化膜の形成方法が行なわれるように制御する制御部と、
    を備えた、プラズマ処理装置。
  10. シリコン表面が露出する凹部を有する基板を処理室内に準備する工程と、
    前記処理室内にＯ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスを供給する工程と、
    前記処理ガスを励起して前記処理室内に前記処理ガスのプラズマを生成する工程と、
    前記プラズマで前記シリコン表面を酸化して前記凹部内にシリコン酸化膜を形成する工程と、
    を具備し、
    前記プラズマは、全処理ガスに対するＯ２ガスの割合が２５％以上、Ｈ２ガスの割合が０．１〜１０％の範囲で、かつ処理圧力が１．３〜１３３．３Ｐａの範囲で生成され、前記プラズマにより、前記凹部の前記シリコン表面を酸化することにより、前記シリコン表面に酸化膜を形成すると共に、前記凹部の上端のシリコンの角部を曲面形状にし、処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御する、シリコン酸化膜の形成方法。
  11. シリコン層とその上に順に積層されたシリコン酸化膜およびシリコン窒化膜とを具備し、前記シリコン酸化膜および前記シリコン窒化膜にパターン開口部が形成され、前記パターン開口部を通して前記シリコン層にトレンチが形成されている基板を処理室内に準備する工程と、
    前記処理室内にＯ２ガス、またはＡｒガスおよびＯ２ガスを含み、さらにＨ２ガスを含む処理ガスを供給する工程と、
    前記処理ガスを励起して前記処理室内に前記処理ガスのプラズマを生成する工程と、
    前記プラズマで前記トレンチ内のシリコン表面を酸化して前記トレンチ内にシリコン酸化膜を形成する工程と、
    を具備し、
    前記プラズマは、全処理ガスに対するＯ２ガスの割合が２５％以上、Ｈ２ガスの割合が０．１〜１０％の範囲で、かつ処理圧力が１．３〜１３３．３Ｐａの範囲で生成され、前記プラズマにより、前記トレンチ内の前記シリコン表面を酸化することにより、前記シリコン表面に酸化膜を形成すると共に、前記トレンチのシリコンの角部を曲面形状にし、処理圧力と全処理ガス中のＯ２ガスの割合と全処理ガス中のＨ２ガスの割合との組み合わせにより、前記曲面形状の曲率半径を制御する、シリコン酸化膜の形成方法。
JP2007512746A 2005-03-31 2006-03-28 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置 Active JP5073482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007512746A JP5073482B2 (ja) 2005-03-31 2006-03-28 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005103653 2005-03-31
JP2005103653 2005-03-31
PCT/JP2006/306283 WO2006106666A1 (ja) 2005-03-31 2006-03-28 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP2007512746A JP5073482B2 (ja) 2005-03-31 2006-03-28 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JPWO2006106666A1 JPWO2006106666A1 (ja) 2008-09-11
JP5073482B2 true JP5073482B2 (ja) 2012-11-14

Family

ID=37073232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512746A Active JP5073482B2 (ja) 2005-03-31 2006-03-28 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置

Country Status (7)

Country Link
US (1) US20090239352A1 (ja)
EP (1) EP1865548A4 (ja)
JP (1) JP5073482B2 (ja)
KR (1) KR100945322B1 (ja)
CN (1) CN101156233B (ja)
TW (1) TWI390072B (ja)
WO (1) WO2006106666A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9459287B2 (en) 2013-03-18 2016-10-04 Japan Electronic Materials Corporation Guide plate for probe card

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR100869742B1 (ko) * 2006-12-29 2008-11-21 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 형성 방법
JP4969304B2 (ja) * 2007-04-20 2012-07-04 東京エレクトロン株式会社 熱処理板の温度設定方法、熱処理板の温度設定装置及びコンピュータ読み取り可能な記憶媒体
US8420456B2 (en) * 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
KR101038615B1 (ko) * 2007-12-27 2011-06-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
JP5629098B2 (ja) * 2010-01-20 2014-11-19 東京エレクトロン株式会社 シリコン基板上のパターン修復方法
JP2012216667A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法
JP2012216632A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法、及び素子分離方法
US9728646B2 (en) 2015-08-28 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flat STI surface for gate oxide uniformity in Fin FET devices
CN114639602A (zh) * 2020-12-15 2022-06-17 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN112289737B (zh) * 2020-12-25 2021-05-14 晶芯成(北京)科技有限公司 一种半导体结构的制造方法
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240177990A1 (en) * 2022-11-29 2024-05-30 Applied Materials, Inc. Oxidation conformality improvement with in-situ integrated processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004349546A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
WO2002080249A1 (fr) * 2001-03-28 2002-10-10 Tokyo Electron Limited Dispositif de traitement au plasma
US7381595B2 (en) * 2004-03-15 2008-06-03 Sharp Laboratories Of America, Inc. High-density plasma oxidation for enhanced gate oxide performance
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6855647B2 (en) * 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
US6753237B1 (en) * 2003-04-28 2004-06-22 Macronix International Co., Ltd. Method of shallow trench isolation fill-in without generation of void
US7521316B2 (en) * 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297822A (ja) * 2002-03-29 2003-10-17 Tokyo Electron Ltd 絶縁膜の形成方法
JP2004349546A (ja) * 2003-05-23 2004-12-09 Tokyo Electron Ltd 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9459287B2 (en) 2013-03-18 2016-10-04 Japan Electronic Materials Corporation Guide plate for probe card

Also Published As

Publication number Publication date
EP1865548A4 (en) 2011-01-05
KR100945322B1 (ko) 2010-03-08
KR20070107142A (ko) 2007-11-06
TW200704815A (en) 2007-02-01
CN101156233A (zh) 2008-04-02
WO2006106666A1 (ja) 2006-10-12
JPWO2006106666A1 (ja) 2008-09-11
US20090239352A1 (en) 2009-09-24
CN101156233B (zh) 2010-12-08
TWI390072B (zh) 2013-03-21
EP1865548A1 (en) 2007-12-12

Similar Documents

Publication Publication Date Title
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP5138261B2 (ja) シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR101088233B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP5089121B2 (ja) シリコン酸化膜の形成方法およびプラズマ処理装置
WO2011040426A1 (ja) 半導体装置の製造方法
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
JP4906659B2 (ja) シリコン酸化膜の形成方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JPWO2008041599A1 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120822

R150 Certificate of patent or registration of utility model

Ref document number: 5073482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250