[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5070599B2 - 半導体装置の製造方法およびプラズマエッチング装置 - Google Patents

半導体装置の製造方法およびプラズマエッチング装置 Download PDF

Info

Publication number
JP5070599B2
JP5070599B2 JP2008202237A JP2008202237A JP5070599B2 JP 5070599 B2 JP5070599 B2 JP 5070599B2 JP 2008202237 A JP2008202237 A JP 2008202237A JP 2008202237 A JP2008202237 A JP 2008202237A JP 5070599 B2 JP5070599 B2 JP 5070599B2
Authority
JP
Japan
Prior art keywords
plasma
inp
etching
layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008202237A
Other languages
English (en)
Other versions
JP2010040777A (ja
Inventor
信也 須藤
健志 岡本
耕治 工藤
龍司 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Ulvac Inc
Original Assignee
NEC Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Ulvac Inc filed Critical NEC Corp
Priority to JP2008202237A priority Critical patent/JP5070599B2/ja
Publication of JP2010040777A publication Critical patent/JP2010040777A/ja
Application granted granted Critical
Publication of JP5070599B2 publication Critical patent/JP5070599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体材料からなる被加工物をエッチングにより加工する技術に関し、特に、インジウムを必須の構成元素とする化合物半導体からなる被加工物をドライエッチングにより加工する技術に関する。
近年、光能動素子(たとえば、半導体レーザや光増幅器)や光受動素子(たとえば、合分波器や光導波路)といった光デバイスの高機能化および高性能化が要求されている。この種の光デバイスとして、III-V族化合物半導体などの化合物半導体からなる光集積デバイスが注目されている。また、光集積デバイスの製造工程では、化合物半導体をエッチングにより高精度に加工する技術が求められる。エッチングにより化合物半導体を加工して溝を形成する場合、その溝の幅、深さおよび形状を精密に制御することが重要である。このため、ウェットエッチングと比較すれば、形成された溝の側壁の垂直性、当該溝の再現性およびエッチング均一性を良好に実現できるドライエッチングが使用される傾向にある。
一般に、ドライエッチングは、所望のエッチング形状を得るために、被加工物の特性に応じたエッチング条件(導入ガス種の種類、導入ガス種の配分、チャンバ内の圧力、基板温度)を適用することが必要である。化合物半導体をドライエッチングにより加工する方法としては、プラズマ源を用いたドライエッチングが広く使用されている。プラズマ源としては、たとえば、容量結合型プラズマ(CCP:Capacitively Coupled Plasma)源、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)源、マイクロ波励起表面波プラズマ(SWP:Surface Wave Plasma)源、および電子サイクロトン共鳴プラズマ(ECP:Electron Cyclotron resonance Plasma)源が挙げられる。
特に、誘導結合型プラズマ源やマイクロ波励起表面波プラズマ源、電子サイクロトン共鳴プラズマ源を使用すると、放電電力によるプラズマ密度と、バイアス電力によるイオンの入射エネルギーとをそれぞれ独立に制御できるため、エッチング形状の高精度な微細加工が可能となる。特に、誘導結合型プラズマを使用した化合物半導体のドライエッチングは、エッチングの高速化と低ダメージとを両立できる手段として広く使用されている。
プラズマ源を用いたドライエッチングについては、たとえば、特許文献1(特開2006−005317号公報)、特許文献2(特開2005−150404号公報)、特許文献3(特開2004−088062号公報)および特許文献4(特開2004−063658号公報)に開示されている。
特開2006−005317号公報 特開2005−150404号公報 特開2004−088062号公報 特開2004−063658号公報
ドライエッチングでは、下地の被加工物とマスク材料との間のエッチング速度比すなわち選択比(=被加工物のエッチングレート/マスク材料のエッチングレート)が重要な評価パラメータであり、この選択比の値は高いことが望ましい。また、異なる組成を持つ複数の半導体層(たとえば、InP層、InGaAsP層およびInGaAlAs層)をドライエッチングにより加工する場合、半導体層間のエッチング速度差(エッチング速度依存性)も重要な評価パラメータであり、加工精度を高めるためには、エッチング速度差が小さいことが望ましい。
選択比を高めるためにエッチングマスクとして金属マスクを用いることができる。この場合、金属マスクがエッチングされると、金属マスクの金属元素が揮発性生成物とならずに加工面に付着し、半導体デバイスの特性に大きく影響を及ぼすおそれがある。それ故、結晶成長の実行前にドライエッチング用のマスクとして金属マスクを使用することは難しい。
たとえば、化合物半導体を用いた光導波路を作製するとき、屈折率の比較的低いInP層がクラッド層として使用され、屈折率の比較的高いInGaAsPやInGaAlAsなどの、Inを含有する半導体材料がコア層として使用される。コア層を持つストライプ状のメサ構造をクラッド層で埋め込む光導波路を形成する場合、このメサ構造を形成する手法としてドライエッチングもしくはウェットエッチングのいずれかを使用することができるが、メサ構造の幅を高精度に制御する観点からは、ウェットエッチングよりもドライエッチングの使用が好ましい。しかしながら、被加工物である化合物半導体とマスク(たとえば、SiO層)との間の選択比が低ければ、ドライエッチングの過程でマスクが徐々に削れるため、当初のマスクパターンよりも大きな領域でエッチングが起こってしまうなど、所望の精度でパターンを作製することが難しくなる。さらに、削れたマスク材料が加工面に付着すると加工面の平滑性が悪化するという問題が生じる。さらには、マスクのエッチングレートが均一でなければ、メサ構造の側壁の光導波路方向の平滑性が悪化するという問題が生ずる。このような問題を抑制するために、マスクを厚くすることができるが、マスクの厚みが大きければ、マスク材料のパターニングのためにフォトリソグラフィ工程で使用されるレジスト膜の厚みを大きくしなければならず、マスク材料を高精度にパターニングすることが難しくなるという別の問題が生じてしまう。
一方、被加工物のエッチング速度依存性については、異なる組成を持つ2層間のエッチング速度差が大きい場合に、これら2層からなる積層構造をドライエッチングにより加工すれば、加工断面の垂直性や平滑性が損なわれるので、所望の加工形状を得ることが難しい。たとえば、InP基板上にエピタキシャル成長されたInGaAsPやInGaAlAsなどの化合物半導体層を有する光集積デバイスの場合、異なる組成を持つインジウム系化合物半導体間でエッチング速度差が大きければ、高精度な微細加工が難しくなるので、そのエッチング速度差を低減させ得る最適なプロセス条件が求められている。
特に、複数の光機能素子がモノリシックに集積された光集積デバイスを製造する場合、光機能素子の形成領域ごとに半導体層の層厚や組成が異なるのが一般的である。それ故、光機能素子の形成領域間に上述のエッチング速度差があると、形成領域間でエッチング深さが異なるので、エッチング深さを高精度に制御することが難しい。これに対しては、各形成領域におけるエッチング深さを予測し、予測されたエッチング深さに適合するように活性層や導波路の設計を行うという対策が可能である。しかしながら、エッチング深さを常に正確に予測できるとは限らないという問題がある。
上記に鑑みて本発明の目的は、ドライエッチングにより化合物半導体を加工するときに、当該化合物半導体とマスクとの間の選択比を向上させ得る半導体装置の製造方法およびプラズマエッチング装置を提供することである。本発明の他の目的は、ドライエッチングにより化合物半導体を加工するときに、異なる組成を有する化合物半導体間のエッチング速度差を低減させ得る半導体装置の製造方法およびプラズマエッチング装置を提供すること、特に、そのエッチング速度差の低減と高選択比とを両立させ得る半導体装置の製造方法およびプラズマエッチング装置を提供することである。
本発明によれば、インジウムを必須の構成元素とするIII−V族化合物半導体の上に所定パターンの無機誘電体材料からなるハードマスクを形成する工程と、前記無機誘電体材料からなるハードマスクの形成後、プラズマエッチング装置のチャンバ内に配置された前記III−V族化合物半導体の上に、ヨウ化水素ガスおよび四塩化ケイ素ガスの2成分からなる混合ガスを導入するとともに前記混合ガスをプラズマ化する工程と、当該プラズマ化された混合ガスを前記III−V族化合物半導体に入射させて前記III−V族化合物半導体を選択的にエッチングする工程と、を含む半導体装置の製造方法が提供される。前記混合ガスの総流量に対する前記ヨウ化水素ガスの流量の配合比は、60%以上85%以下である。
本発明によれば、所定パターンの無機誘電体材料からなるハードマスクが形成されたIII−V族化合物半導体を加工するプラズマエッチング装置であって、チャンバ内に配置され、かつ前記III−V族化合物半導体を支持するホルダと、前記III−V族化合物半導体の上に、ヨウ化水素ガスおよび四塩化ケイ素ガスの2成分からなる混合ガスを導入するガス供給源と、高周波電力の供給に応じて、当該導入された混合ガスをプラズマ化するための誘導電場を生起させる高周波磁場を前記チャンバ内に印加する高周波アンテナと、前記高周波アンテナに前記高周波電力を供給する高周波発振器と、当該プラズマ化された混合ガスを前記III−V族化合物半導体に入射させる電場を形成するバイアス電圧印加手段と、を備え、前記III−V族化合物半導体は、その構成元素としてインジウムを含有し、前記ガス供給源は、前記混合ガスの総流量に対する前記ヨウ化水素ガスの流量の配合比を60%以上85%以下の範囲内に調整する、プラズマエッチング装置が提供される

前述の通り、本発明による半導体装置の製造方法およびプラズマエッチング装置は、ヨウ化水素ガスと四塩化ケイ素ガスとの2成分からなる混合ガスのプラズマを用い、混合ガスの総流量に対するヨウ化水素ガスの流量の配合比を60%以上85%以下に調整してドライエッチングを実行している。これにより、インジウムを必須の構成元素とする化合物半導体からなる被加工物とエッチングマスクとの間で高い選択比を実現するとともに、異なる組成を持つ化合物半導体間のエッチング速度差を低減することができる。
したがって、エッチングマスクの厚さを薄くしてパターニングを高精細化することが可能である。特に、異なる半導体組成を有する複数の光機能素子を含む光集積デバイスを製造する場合、半導体組成に依存することなく加工形状を精密に制御することができる。
以下、本発明に係る実施形態について図面を参照しつつ説明する。
図1(A)〜(D)は、本発明に係る一実施形態である半導体装置の製造方法を説明するための工程図である。この製造方法では、図1(A)に示されるように、インジウム(In)を含有する化合物半導体からなる被加工物10の上にマスク層11が形成され、このマスク層11上にレジスト膜12が塗布される。次に、リソグラフィ工程によりレジスト膜12をパターニングして、図1(B)に示すレジストパターン12pが形成される。このレジストパターン12pをマスクとして用いてマスク層11をエッチングすることで、図1(C)に示されるマスクパターン(エッチングマスク)11pが形成される。このマスクパターン11pの形成後、被加工物10は、プラズマエッチング装置のチャンバ内に配置される。
選択比(=被加工物10のエッチングレート/マスクパターン11pのエッチングレート)の向上の観点からは、マスクパターン11pには、酸化ケイ素(SiO)や窒化ケイ素(Si)などの無機誘電体からなるハードマスクを使用することが好ましい。
被加工物10がチャンバ内に配置された後、プラズマエッチング装置は、ヨウ化水素(HI)ガスおよび四塩化ケイ素ガス(SiCl)ガスの2成分からなる混合ガスをチャンバ内に導入するとともに、当該混合ガスをプラズマ化する。ここで、混合ガスの総流量に対するヨウ化水素ガスの流量の配合比は60%以上85%以下に調整される。より好ましくは、ヨウ化水素ガスの流量の配合比の下限は65%であり、その上限は80%である。プラズマエッチング装置は、当該プラズマ化された混合ガスを被加工物10に入射させ、これにより、図1(D)に示すように被加工物10eを選択的にエッチングする。
エッチング工程では、インジウム含有化合物の離脱を促進させて加工面の平滑性を向上させる観点からは、被加工物10の温度は、160℃以上200℃以下の範囲内に調整されることが望ましい。
プラズマエッチング装置は、放電電力によるプラズマ密度と、RFバイアス電力によるイオンの入射エネルギーとをそれぞれ独立に制御できる構成を有することが望ましい。この種のプラズマエッチング装置としては、たとえば、誘導結合型プラズマ(ICP)源、マイクロ波励起表面波プラズマ(SWP)源、電子サイクロトン共鳴プラズマ(ECP)源、あるいは、ヘリコン波励起プラズマ(HWP:Helicon Wave Plasma)源が挙げられる。ICP源の中では、特に、チャンバ内に静磁場を印加して混合ガスのプラズマ密度分布を制御し得る磁石を含むプラズマ源が望ましい。
以下、本実施形態の好適な製造工程について詳細に説明する。
被加工物10は、InP、InGaAlAs、InGaAsPからなる群から選択された1または2以上の化合物を含むインジウム系III−V族化合物半導体である。被加工物10は、単一の半導体層で構成されていてもよいし、もしくは、異なる組成を有する複数の半導体層の積層体であってもよい。あるいは、被加工物10は、単結晶基板、もしくは、単結晶基板上にエピタキシャル成長された単層または複数層の成長層構造であってもよい。あるいは、被加工物10を、単結晶基板上に複数種類の成長層構造が並列に形成されたものとすることもできる。
このような被加工物10の上に、スパッタ法やCVD(化学気相堆積:Chemical Vapor Deposition)法により無機誘電体材料を堆積して図1(A)のマスク層11を形成する。さらに、マスク層11の上にレジストを塗布して図1(A)のレジスト膜12を形成し、このレジスト膜12を露光し現像することにより図1(B)のレジストパターン12pを形成する。このレジストパターン12pを用い、CFなどのガスを用いたドライエッチングをマスク層11に施すことにより、図1(C)のマスクパターン11pが形成される。その後、レジストパターン12pは除去される。
ここで、マスク層11が無機誘電体材料からなる場合、マスクパターン11pを高精度に形成するために、マスク層11の厚みは、選択比を考慮してできる限り薄くされることが望ましく、50nm以上1μm以下の範囲内に設定されることが好ましい。
次に、マスクパターン11pを有する被加工物10を、ICP源を含むエッチング装置のチャンバ内に配置する。ICP源は、チャンバ内に静磁場を印加して混合ガスのプラズマ密度分布を制御し得る磁石を有する。図2は、プラズマエッチング装置20の概略構成を示す図である。このプラズマエッチング装置20は、真空チャンバ21、石英板22、高周波ループアンテナ23、マッチング回路24、高周波電源25、ループ状永久磁石26、平面状電極27、基板ホルダ30、バイアス用マッチング回路31、バイアス用高周波電源32、ガス供給源40および制御部41を有している。本発明に係る高周波発振器は、高周波電源25とマッチング回路24とで構成され得る。
真空チャンバ21の内部には、被加工物10を支持する基板ホルダ30が配置されている。基板ホルダ30は、バイアス用マッチング回路31を介してバイアス用高周波電源32に接続されており、バイアス用高周波電源32は、基板ホルダ30を介して高周波バイアスを被加工物10に印加することができる。
また、真空チャンバ21は上部開口部を有している。石英板(誘電体部材)22は、真空チャンバ21の反応室を密閉しかつ窓を構成するように真空チャンバ21の上部開口部に取付けられている。この石英板22は、真空チャンバ21のプラズマ生成領域を画定するものである。
プラズマ生成領域の外側では、石英板22の上方に二巻回のループをなす高周波ループアンテナ23が配置されている。この高周波ループアンテナ23は、マッチング回路24を介して高周波電源25に接続されている。また、この高周波ループアンテナ23と同軸状にループ状永久磁石26が配置されている。このループ状永久磁石26は、高周波ループアンテナ23に流れる電流と略直交する方向の静磁場を発生し、かつ石英板22の表面と平行となるように配置されている。高周波電源25は、マッチング回路24を介して、高周波ループアンテナ23に高周波電力を供給する。高周波ループアンテナ23は、当該高周波電力の供給に応じて、真空チャンバ21内に導入された混合ガスをプラズマ化するための誘導電場を生起させる高周波磁場を真空チャンバ21内に印加する。
平面状電極27は、石英板22と高周波ループアンテナ23との間であって石英板22の近傍に、当該石英板22の表面と平行となるように配置されている。この平面状電極27は、たとえば、線状金属材料で構成すればよい。また、平面状電極27は、石英板22で構成される窓の形状に合わせた形状を有し、石英板22の内表面上に一様な電界を形成する機能を有する。更に、平面状電極27は、可変コンデンサ28およびマッチング回路24を介して高周波電源25と接続されている。制御部41は、可変コンデンサ28の静電容量を10pF〜100pFの範囲内で最適な値に調整して、石英板22の内表面上における膜の付着を防止することができる。なお、可変コンデンサ28の代わりに可変チョークを使用してもよい。
マスクパターン11p(図1(C))が形成された被加工物10は、チャンバ21内の基板ホルダ30に載置される。その後、ガス供給源40は、制御部41の制御を受けて、真空チャンバ21内に、ヨウ化水素ガスおよび四塩化ケイ素ガスの2成分からなる混合ガスを導入しつつ、真空ポンプ(図示せず)は真空チャンバ21内を排気する。混合ガスの総流量は、物理的エッチングと化学的エッチングとをバランス良く進行させるために17sccm以上20sccm以下の範囲内に調整することが望ましい。この混合ガスの総流量に対するヨウ化水素ガスの流量の配合比は、60%以上85%以下に調整される。
同時に、高周波電源25は、制御部41の制御を受けて、高周波ループアンテナ23に、周波数13.56MHzで300Wの高周波電力を供給する。高周波ループアンテナ23は、高周波電力の供給に応じて真空チャンバ21内に高周波磁場を形成し、この高周波磁場により生起された誘導電場が真空チャンバ21内の混合ガスをプラズマ化して活性種を生成する。また、バイアス用高周波電源32(バイアス電圧印加手段)は、バイアス用マッチング回路31および基板ホルダ30を介して被加工物10にバイアス電圧を印加して活性種を被加工物10に入射させる(図1(C))。時間管理を行って目標のエッチングレートやエッチング深さを制御すればよい。この結果、被加工物10は、エッチングにより高精度に加工される。
エッチング工程におけるチャンバ21内の圧力(エッチング圧力)は、高密度プラズマを安定的に生成させ、かつ、物理的エッチングと化学的エッチングとをバランス良く進行させるため、0.5Paに調整されるのが好ましい。
また、エッチング工程における被加工物10の温度は、エッチング工程中に生じるインジウム化合物の副生成物の蒸気圧から、実験的に、160℃以上200℃以下であることを本発明者らは見出した。被加工物10の温度を160℃以上とすることで、Inを含む化合物半導体のエッチング過程で発生するIn化合物の離脱を促進することができ、エッチング端面の平滑性を確保することが可能となる。
上記ドライエッチングのプロセス条件を用いて、複数種の被加工物10について、選択比、エッチング速度差(%)およびエッチング速度比が測定された。図3は、ヨウ化水素(HI)の配合比(%)と選択比との間の関係を示すグラフであり、図4は、HIの配合比(%)とエッチング速度差(%)との間の関係を示すグラフであり、図5は、HIの配合比(%)とエッチング速度比との間の関係を示すグラフである。
図3のグラフには、異なる組成を有する3種類(InP、InP/InGaAlAs/InP、およびInP/InGaAsP/InP)の被加工物10に関する選択比の測定結果が示されている。「InP」のグラフは、InP基板を被加工物10とした場合の測定結果を示している。すなわち、InP基板のエッチングレートと酸化ケイ素(SiO)マスクのエッチングレートとに基づいて、SiOマスクに対するInP基板(すなわちInP層)の選択比を測定結果として計算した。「InP/InGaAlAs/InP」のグラフは、InP基板上にInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成した構造を被加工物10とした場合の測定結果を示している。すなわち、この被加工物10のエッチングレートとInP層のエッチングレートとSiOマスクのエッチングレートとに基づいて、SiOマスクに対するInGaAlAs層の選択比を測定結果として計算した。ここで、InP層のエッチングレートには、前記InP基板のエッチングレートの値が使用された。そして、「InP/InGaAsP/InP」のグラフは、InP基板上にInGaAsP層をエピタキシャル成長させ、このInGaAsP層上にInP層(キャップ層)を形成した構造を被加工物10とした場合の測定結果を示している。すなわち、この被加工物10のエッチングレートとInP層のエッチングレートとSiOマスクのエッチングレートとに基づいて、SiOマスクに対するInGaAsP層の選択比を測定結果として計算した。
図3のグラフに示されるように、HIの配合比が60%以上85%以下の範囲では、InP基板については、おおむね30以上の高い選択比が得られ、InP/InGaAlAs/InPとInP/InGaAsP/InPについても、20以上という高い選択比が得られていることが分かる。
図4のグラフには、異なる組成を有する2種類(InP/InGaAlAs/InP、およびInP/InGaAsP/InP)の被加工物10に関するエッチング速度差(%)の測定結果が示されている。この測定結果は、被加工物10のエッチングレートに基づいて算出された。すなわち、InP基板のエッチングレート(すなわちInP層のエッチングレート)をErとし、InGaAlAs層のエッチングレートをExとしたとき、InP層とInGaAlAs層間のエッチング速度差(「InP/InGaAlAs/InP」のグラフ)は、100×|Er−Ex|/Er、の式を用いて算出された。また、InGaAsP層のエッチングレートをEyとしたときには、InP層とInGaAsP層間のエッチング速度差(「InP/InGaAsP/InP」のグラフ)は、100×|Er−Ey|/Er、の式を用いて算出された。図4のグラフに示されるように、HIの配合比が60%以上85%以下の範囲内では、InGaAlAs層とInGaAsP層のいずれについても、エッチング速度差が低い値に抑制されていることが分かる。
図5のグラフには、異なる組成を有する2種類(InP/InGaAlAs/InP、およびInP/InGaAsP/InP)の被加工物10に関するエッチング速度比の測定結果が示されている。この測定結果は、被加工物10のエッチングレートに基づいて算出された。すなわち、InP基板のエッチングレート(すなわちInP層のエッチングレート)をErとし、InGaAlAs層のエッチングレートをExとしたとき、InP層に対するInGaAlAs層のエッチング速度比(「InP/InGaAlAs/InP」のグラフ)は、Ex/Erとして算出された。InGaAsP層のエッチングレートをEyとしたときは、InP層に対するInGaAsP層のエッチング速度比(「InP/InGaAsP/InP」のグラフ)は、Ey/Erとして算出された。図5のグラフに示されるように、HIの配合比が60%以上85%以下の範囲内では、InP層に対するInGaAlAs層のエッチング速度比は、おおむね0.6以上となり、InP層に対するInGaAsP層のエッチング速度比は、0.8以上となる。したがって、InGaAlAs層とInGaAsP層のいずれについても、1に近い良好なエッチング速度比が得られていることが分かる。
次に、本実施形態の実施例と比較例について説明する。
(実施例1)
被加工物10は、(1)InP基板、(2)InP基板上に約500nmの厚みのInGaAsP層をエピタキシャル成長させ、このInGaAsP層上にInP層(キャップ層)を形成したInP/InGaAsP/InP構造、(3)InP基板上に約300nmの厚みのInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成したInP/InGaAlAs/InP構造、という3種類の化合物半導体である。なお、InGaAsP層は、下地のInP基板に格子整合した1.5μm波長に相当するバンドギャップを有している(Q1.5)。また、InGaAlAs層は、Al組成比として30%を有し、下地のInP基板に格子整合した層である。
熱CVD法により、約500nmの厚みのSiOマスク層11を堆積させ、被加工物10の表面にレジスト膜12を塗布し、縮小投影露光機(ステッパ)を用いてレジスト膜12を、約1.5μmの幅を持つようにストライプ形状に加工してレジストパターン12pを形成した(図1(B))。次に、CFガスを用いたドライエッチングによりマスクパターン11pを形成した(図1(C))。
そして、図2に示すICP源を用いたドライエッチングを実行した(図1(C),図1(D))。このドライエッチングのプロセス条件については、12sccmの流量のHIガスと、5sccmの流量のSiClガスがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約70%である。被加工物10の温度は180℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
このプロセス条件でドライエッチングを実行した結果、図6に模式的に示す加工断面が得られた。ドライエッチングを約4μm行った際の、エッチング面の垂直からのずれは、大きくても±3°以内であり、良好である。3種類の被加工物10のそれぞれに対してエッチング速度を測定したところ、InP基板のエッチング速度は1102nm/minであり、InP/InGaAsP/InP構造のエッチング速度は1095nm/minであり、InP/InGaAlAs/InP構造のエッチング速度は1085nm/minであった。よって、3種類の被加工物10のエッチング速度は、±1.6%以内の誤差範囲に収まった。InP基板(すなわちInP層)とInGaAsP層との間、並びにInP基板(すなわちInP層)とInGaAlAs層との間では、エッチング速度差がたかだか20%程度である。したがって、半導体組成に依存しないドライエッチングが実現できた。
また、いずれの被加工物10についても、加工底面に柱状の残さが見当たらず、ほぼ垂直の加工端面が得られていることから、良好な平滑性および垂直性が実現できていることが分かる。さらに、エッチング前のSiOマスクの膜厚とエッチング後のSiOマスクの膜厚とを測定してSiOマスクのエッチング速度を算出したところ、すべての被加工物10について、35nm/minであった。このエッチング速度から計算される選択比は、すべての被加工物10について25以上となり、良好な高選択比が得られた。
(実施例2)
加工物10は、(1)InP基板、(2)InP基板上に約500nmの厚みのInGaAsP層をエピタキシャル成長させ、このInGaAsP層上にInP層(キャップ層)を形成したInP/InGaAsP/InP構造、(3)InP基板上に約300nmの厚みのInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成したInP/InGaAlAs/InP構造、という3種類の化合物半導体である。
上記実施例1と同様の工程で被加工物10の上にレジストパターン12pが形成された。そして、実施例1で使用されたICP源と同じプラズマ源を用いたドライエッチングを実行した(図1(C),図1(D))。このドライエッチングのプロセス条件については、13.6sccmの流量のHIガスと、3.4sccmの流量のSiClガスとがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約80%である。被加工物10の温度は180℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
このプロセス条件でドライエッチングを実行した結果、InP基板のエッチング速度は1144nm/minであり、InP/InGaAsP/InP構造のエッチング速度は1114nm/minであり、InP/InGaAlAs/InP構造のエッチング速度は1093nm/minであった。よって、3種類の被加工物10のエッチング速度は、±1.9%以内の誤差範囲に収まった。InP基板(すなわちInP層)とInGaAsP層との間のエッチング速度差はたかだが17%程度であり、InP基板(すなわちInP層)とInGaAlAs層との間のエッチング速度差はたかだか37%程度であった。したがって、半導体組成に依存しないドライエッチングが実現できた。
また、いずれの被加工物10についても、加工底面に柱状の残さが見当たらず、ほぼ垂直の加工端面が得られていることから、良好な平滑性および垂直性が実現できた。さらに、エッチング前のSiOマスクの膜厚とエッチング後のSiOマスクの膜厚とを測定してSiOマスクのエッチング速度を算出したところ、すべての被加工物10について、34nm/minであった。このエッチング速度から、SiOマスクに対するInP基板の選択比は約34と算出された。また、SiOマスクに対するInGaAlAs層の選択比が約22であり、これが一番小さい選択比であった。したがって、良好な高選択比が得られた。
(実施例3)
被加工物10は、(1)InP基板、(2)InP基板上に約500nmの厚みのInGaAsP層をエピタキシャル成長させ、このInGaAsP層上にInP層(キャップ層)を形成したInP/InGaAsP/InP構造、(3)InP基板上に約300nmの厚みのInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成したInP/InGaAlAs/InP構造、という3種類の化合物半導体である。
上記実施例1と同様の工程で被加工物10の上にレジストパターン12pが形成された。そして、実施例1で使用されたICP源と同じプラズマ源を用いたドライエッチングを実行した(図1(C),図1(D))。このドライエッチングのプロセス条件については、14.5sccmの流量のHIガスと、2.5sccmの流量のSiClガスとがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約85%である。被加工物10の温度は180℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
このプロセス条件でドライエッチングを実行した結果、InP基板(すなわちInP層)とInGaAlAs層との間のエッチング速度差はたかだか40%程度であり、InP基板(すなわちInP層)とInGaAsP層との間のエッチング速度差はたかだか20%程度であった。したがって、半導体組成に依存しないドライエッチングが実現できた。
また、いずれの被加工物10についても、加工底面に柱状の残さが見当たらず、ほぼ垂直の加工端面が得られていることから、良好な平滑性および垂直性が実現できた。さらに、エッチング前のSiOマスクの膜厚とエッチング後のSiOマスクの膜厚とを測定してSiOマスクのエッチング速度を算出したところ、すべての被加工物10について、31nm/minであった。このエッチング速度から、SiOマスクに対するInP基板の選択比は約36と算出された。また、SiOマスクに対するInGaAlAs層の選択比が約22であり、これが一番小さい選択比であった。したがって、良好な高選択比が得られた。
(実施例4)
被加工物10は、(1)InP基板、(2)InP基板上に約300nmの厚みのInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成したInP/InGaAlAs/InP構造、という2種類の化合物半導体である。
上記実施例1と同様の工程で被加工物10の上にレジストパターン12pが形成された。そして、実施例1で使用されたICP源と同じプラズマ源を用いたドライエッチングを実行した(図1(C),図1(D))。このドライエッチングのプロセス条件については、12sccmの流量のHIガスと、8sccmの流量のSiClガスとがチャンバ内に導入された。このときの混合ガスの総流量は20sccmであり、HIガスの配分比は約60%である。被加工物10の温度は180℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
このプロセス条件でドライエッチングを実行した結果、SiOマスクに対するInP基板の選択比は25程度であり、SiOマスクに対するInGaAlAs層の選択比は20程度であった。したがって、いずれの被加工物10についても、20以上の高選択比が得られた。
また、InP基板のエッチング速度は1516nm/minであり、InP/InGaAlAs/InP構造のエッチング速度は1480nm/minであった。これら被加工物10のエッチング速度は、±1.2%の誤差範囲内に収まった。InP基板(すなわちInP層)とInGaAlAs層との間では、エッチング速度差がたかだか20%程度であった。
(比較例1)
被加工物10は、(1)InP基板、(2)InP基板上に約300nmの厚みのInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成したInP/InGaAlAs/InP構造、という2種類の化合物半導体である。
上記実施例1と同様の工程で被加工物10の上にレジストパターン12pが形成された。そして、実施例1で使用されたICP源と同じプラズマ源を用いたドライエッチングを実行した(図1(C),図1(D))。このドライエッチングのプロセス条件については、18sccmの流量のHIガスと、2sccmの流量のSiClガスとが導入された。このときの混合ガスの総流量は20sccmであり、HIガスの配分比は約90%である。被加工物10の温度は180℃、チャンバ内の圧力は0.5Paとされた。
このプロセス条件でドライエッチングを実行した結果、InP基板と、InP/InGaAlAs/InP構造の双方で、加工底面に残さが見られた。特に、InP/InGaAlAs/InP構造の加工底面に多くの残さが見られ、平滑なエッチングができなかった。
(比較例2)
被加工物10は、(1)InP基板、(2)InP基板上に約500nmの厚みのInGaAsP層をエピタキシャル成長させ、このInGaAsP層上にInP層(キャップ層)を形成したInP/InGaAsP/InP構造、(3)InP基板上に約300nmの厚みのInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成したInP/InGaAlAs/InP構造、という3種類の化合物半導体である。
上記実施例1と同様の工程で被加工物10の上にレジストパターン12pが形成された。そして、実施例1で使用されたICP源と同じプラズマ源を用いたドライエッチングを実行した(図1(C),図1(D))。このドライエッチングのプロセス条件については、9.3sccmの流量のHIガスと、7.7sccmの流量のSiClガスとがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約55%である。被加工物10の温度は180℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
このプロセス条件でドライエッチングを実行した結果、加工面の平滑性は良好であったが、SiOマスクに対するInP基板の選択比が25程度であった。また、SiOマスクに対するInGaAlAs層の選択比が17程度となり、選択比の若干の劣化が確認された。エッチング速度の組成依存性を調べたところ、InP基板(すなわちInP層)とInGaAlAs層との間のエッチング速度差はたかだか40%程度であり、InP基板(すなわちInP層)とInGaAsP層との間のエッチング速度差はたかだか20%であった。
(実施例5〜8)
被加工物10は、(1)InP基板、(2)InP基板上に約500nmの厚みのInGaAsP層をエピタキシャル成長させ、このInGaAsP層上にInP層(キャップ層)を形成したInP/InGaAsP/InP構造、(3)InP基板上に約300nmの厚みのInGaAlAs層をエピタキシャル成長させ、このInGaAlAs層上にInP層(キャップ層)を形成したInP/InGaAlAs/InP構造、という3種類の化合物半導体である。なお、InGaAsP層は、下地のInP基板に格子整合した1.5μm波長に相当するバンドギャップを有している(Q1.5)。また、InGaAlAs層は、Al組成比として30%を有し、下地のInP基板に格子整合した層である。
上記実施例1と同様の工程で被加工物10の上にレジストパターン12pが形成された。そして、実施例1で使用されたICP源と同じプラズマ源を用いたドライエッチングを実行した(図1(C),図1(D))。このドライエッチングのプロセス条件は、以下の通りである。
実施例5については、12sccmの流量のHIガスと、5sccmの流量のSiClガスがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約70%である。被加工物10の温度は200℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
実施例6については、12sccmの流量のHIガスと、5sccmの流量のSiClガスがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約70%である。被加工物10の温度は160℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
実施例7については、10.2sccmの流量のHIガスと、6.8sccmの流量のSiClガスがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約60%である。被加工物10の温度は160℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
実施例8については、12sccmの流量のHIガスと、5sccmの流量のSiClガスがチャンバ内に導入された。このときの混合ガスの総流量は17sccmであり、HIガスの配分比は約70%である。被加工物10の温度は140℃、チャンバ内の圧力は0.5Pa、高周波電力は300W、RFバイアス電力(RF投入電力)は100Wとされた。
上記実施例5〜8のプロセス条件でドライエッチングを実行した結果は、以下の通りである。
実施例5については、InP基板(すなわちInP層)とInGaAlAs層との間のエッチング速度差はたかだか17%程度であり、InP基板(すなわちInP層)とInGaAsP層との間のエッチング速度差はたかだか11%程度であった。したがって、半導体組成に依存しないドライエッチングが実現できた。また、いずれの被加工物10についても、加工底面に柱状の残さが見当たらず、ほぼ垂直の加工端面が得られていることから、良好な平滑性および垂直性が実現できた。さらに、エッチング前のSiOマスクの膜厚とエッチング後のSiOマスクの膜厚とを測定してSiOマスクのエッチング速度を算出したところ、すべての被加工物10について、37nm/minであった。このエッチング速度から、SiOマスクに対するInP基板の選択比は約31と算出された。また、SiOマスクに対するInGaAlAs層の選択比が約26であり、これが一番小さい選択比であった。したがって、良好な高選択比が得られた。
実施例6については、InP基板(すなわちInP層)とInGaAlAs層との間のエッチング速度差はたかだか28%程度であり、InP基板(すなわちInP層)とInGaAsP層との間のエッチング速度差はたかだか4%程度であった。したがって、半導体組成に依存しないドライエッチングが実現できた。また、いずれの被加工物10についても、加工底面に柱状の残さが見当たらず、ほぼ垂直の加工端面が得られていることから、良好な平滑性および垂直性が実現できた。さらに、エッチング前のSiOマスクの膜厚とエッチング後のSiOマスクの膜厚とを測定してSiOマスクのエッチング速度を算出したところ、すべての被加工物10について、38nm/minであった。このエッチング速度から、SiOマスクに対するInP基板の選択比は約30と算出された。また、SiOマスクに対するInGaAlAs層の選択比が約22であり、これが一番小さい選択比であった。したがって、良好な高選択比が得られた。
実施例7については、InP基板(すなわちInP層)とInGaAlAs層との間のエッチング速度差はたかだか24%程度であり、InP基板(すなわちInP層)とInGaAsP層との間のエッチング速度差はたかだか5%程度であった。したがって、半導体組成に依存しないドライエッチングが実現できた。また、いずれの被加工物10についても、加工底面に柱状の残さが見当たらず、ほぼ垂直の加工端面が得られていることから、良好な平滑性および垂直性が実現できた。さらに、エッチング前のSiOマスクの膜厚とエッチング後のSiOマスクの膜厚とを測定してSiOマスクのエッチング速度を算出したところ、すべての被加工物10について、41nm/minであった。このエッチング速度から、SiOマスクに対するInP基板の選択比は約27と算出された。また、SiOマスクに対するInGaAlAs層の選択比が約21であり、これが一番小さい選択比であった。したがって、良好な高選択比が得られた。
実施例8については、InP基板(すなわちInP層)とInGaAlAs層との間のエッチング速度差はたかだか30%程度であり、InP基板(すなわちInP層)とInGaAsP層との間のエッチング速度差はたかだか5%程度であった。したがって、半導体組成に依存しないドライエッチングが実現できた。また、エッチング前のSiOマスクの膜厚とエッチング後のSiOマスクの膜厚とを測定してSiOマスクのエッチング速度を算出したところ、すべての被加工物10について、38nm/minであった。このエッチング速度から、SiOマスクに対するInP基板の選択比は約29と算出された。また、SiOマスクに対するInGaAlAs層の選択比が約21であり、これが一番小さい選択比であった。したがって、良好な高選択比が得られた。しかしながら、いずれの被加工物10についても、加工底面に柱状の残さが観察され、実施例5〜7と比べると、加工端面の垂直性が良くないことが確認された。
以上、本発明に係る実施形態とその実施例について説明した。本実施形態のエッチング方法では、HIの配合比を60%以上85%以下の範囲内に調整することで、被加工物10とマスクパターン11pとの間で高い選択比を実現することができる。したがって、マスクパターン11pの厚さを薄くしてパターニングを高精細化することが可能である。メサ構造の光導波路を形成する場合、メサ構造の側壁の垂直性、高平滑性および高精細パターンを実現することができる。
また、異なる組成を持つ化合物半導体間のエッチング速度差を低減することが可能である。よって、異なる半導体組成を有する複数の光機能素子を含む光集積デバイスを製造する場合、半導体組成に依存することなく加工形状を精密に制御することができる。これら光機能素子の形成領域全体を一括でエッチングする場合でも、エッチング深さを均一に制御することができる。
エッチング工程では、被加工物10の温度を160℃以上200℃以下の範囲に調整しているので、エッチング過程で生じるIn化合物の離脱を十分行うことができ、加工端面の平滑性を十分確保することが可能となる。
エッチングマスクの材料を無機誘電体とすることで、加工端面の平滑性を十分確保できる程度に高い温度条件を採用してもエッチング後のマスク除去が容易である。さらに、ドライエッチング工程におけるマスクのエッチング量を低減できるため、実用上、無機誘電体はマスクとして機能することができる。
さらに、ドライエッチングにより形成されたメサ構造の側壁の垂直性と平滑性とを向上させ、かつ、高精細パターンを形成することができる。上述の通り、プロセス条件を最適化することにより、InP材料とSiOマスクとの間の選択比を30以上にすることができる。この選択比は、従来のメサ構造形成用のドライエッチングのプロセス条件での誘電体マスクを用いた場合の選択比と比べて大きい。このため、被加工物を同じ深さまでエッチングする際に必要な、誘電体マスクの膜厚を薄くすることができる。それにより、誘電体マスクのパターニング精度が向上し、より高精細化することが可能となる。
上記実施形態は本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、図1(C)のマスクパターン11pは無機誘電体からなるハードマスクであることが望ましいが、これに限定されるものではない。上述の通り、マスクパターン11pとして金属マスクを用いたとき、マスクパターン11pがエッチングされると、金属マスクの金属元素が加工面に付着するおそれがあるので、結晶成長の実行前に金属マスクを使用することは難しいが、結晶成長が実行された後の最終工程では、マスクパターン11pとして金属マスクを使用してもよい。この場合、図1(A)のマスク層11は、スパッタ法や蒸着法により堆積されればよい。
あるいは、最終的にエッチングすべき素子形成領域のみにレジストを塗布し、蒸着法により全面に金属を堆積し、その後、レジストを除去するとともにレジスト上部の金属も除去するという、リフトオフと呼ばれる手法を採用することもできる。
(A)〜(D)は、本発明に係る一実施形態である半導体装置の製造方法を説明するための工程図である。 プラズマエッチング装置の概略構成を示す図である。 HIの配合比と選択比との間の関係を示すグラフである。 HIの配合比とエッチング速度差との間の関係を示すグラフである。 HIの配合比とエッチング速度比との間の関係を示すグラフである。 ドライエッチングにより得られた加工断面の模式図である。
符号の説明
10 被加工物
11 マスク層
11p マスクパターン
12 レジスト膜
12p レジストパターン
20 プラズマエッチング装置
21 真空チャンバ
22 石英板
23 高周波ループアンテナ
24 マッチング回路
25 高周波電源
26 ループ状永久磁石
27 平面状電極
28 可変コンデンサ
30 基板ホルダ
31 バイアス用マッチング回路
32 バイアス用高周波電源
40 ガス供給源
41 制御部

Claims (12)

  1. インジウムを必須の構成元素とするIII−V族化合物半導体の上に所定パターンの無機誘電体材料からなるハードマスクを形成する工程と、
    前記無機誘電体材料からなるハードマスクの形成後、プラズマエッチング装置のチャンバ内に配置された前記III−V族化合物半導体の上に、ヨウ化水素ガスおよび四塩化ケイ素ガスの2成分からなる混合ガスを導入するとともに前記混合ガスをプラズマ化する工程と、
    当該プラズマ化された混合ガスを前記III−V族化合物半導体に入射させて前記III−V族化合物半導体を選択的にエッチングする工程と、
    を含み、
    前記混合ガスの総流量に対する前記ヨウ化水素ガスの流量の配合比は、60%以上85%以下である、半導体装置の製造方法。
  2. 請求項1記載の製造方法であって、前記III−V族化合物半導体を選択的にエッチングする工程では、前記III−V族化合物半導体の温度を160℃以上200℃以下の範囲内に調整する、半導体装置の製造方法。
  3. 請求項1または2に記載の製造方法であって、前記III−V族化合物半導体は、InP、InGaAlAsおよびInGaAsPからなる群から選択された1または2以上の化合物を含む、半導体装置の製造方法。
  4. 請求項1からのうちのいずれか1項に記載の製造方法であって、
    前記プラズマエッチング装置は、
    前記混合ガスを前記チャンバ内に導入するガス供給源と、
    高周波電力の供給に応じて、当該導入された混合ガスをプラズマ化するための誘導電場を生起させる高周波磁場を前記チャンバ内に印加する高周波アンテナと、
    前記高周波アンテナに前記高周波電力を供給する高周波発振器と、
    前記チャンバ内に静磁場を印加して前記混合ガスのプラズマ密度分布を制御する磁石と、
    当該プラズマ化された混合ガスを前記III−V族化合物半導体に入射させる電場を形成するバイアス電圧印加手段と、
    を備えた誘導結合型プラズマ発生装置である、半導体装置の製造方法。
  5. 請求項記載の製造方法であって、前記高周波アンテナはループ状に形成されており、前記磁石は、前記高周波アンテナと同軸状に配置されたループ状永久磁石である、半導体装置の製造方法。
  6. 請求項またはに記載の製造方法であって、
    前記プラズマエッチング装置は、
    前記チャンバのプラズマ生成領域を画定する誘電体部材と、
    前記プラズマ生成領域の外側に配置された前記高周波アンテナと前記誘電体部材との間に設けられた電極と、
    前記高周波発振器から高周波電力の供給を受ける可変コンデンサまたは可変チョークと、
    を備え、
    前記電極は、前記可変コンデンサまたは可変チョークを介して前記高周波発振器と接続されている、半導体装置の製造方法。
  7. 所定パターンの無機誘電体材料からなるハードマスクが形成されたIII−V族化合物半導体を加工するプラズマエッチング装置であって、
    チャンバ内に配置され、かつ前記III−V族化合物半導体を支持するホルダと、
    前記III−V族化合物半導体の上に、ヨウ化水素ガスおよび四塩化ケイ素ガスの2成分からなる混合ガスを導入するガス供給源と、
    高周波電力の供給に応じて、当該導入された混合ガスをプラズマ化するための誘導電場を生起させる高周波磁場を前記チャンバ内に印加する高周波アンテナと、
    前記高周波アンテナに前記高周波電力を供給する高周波発振器と、
    当該プラズマ化された混合ガスを前記III−V族化合物半導体に入射させる電場を形成するバイアス電圧印加手段と、
    を備え、
    前記III−V族化合物半導体は、その構成元素としてインジウムを含有し、
    前記ガス供給源は、前記混合ガスの総流量に対する前記ヨウ化水素ガスの流量の配合比を60%以上85%以下の範囲内に調整する、プラズマエッチング装置。
  8. 請求項記載のプラズマエッチング装置であって、前記III−V族化合物半導体の温度は160℃以上200℃以下の範囲内に調整される、プラズマエッチング装置。
  9. 請求項7または8に記載のプラズマエッチング装置であって、前記III−V族化合物半導体は、InP、InGaAlAsおよびInGaAsPからなる群から選択された1または2以上の化合物を含む、プラズマエッチング装置。
  10. 請求項からのうちのいずれか1項に記載のプラズマエッチング装置であって、前記チャンバ内に磁場を印加して前記混合ガスのプラズマ密度分布を制御する磁石を更に備えるプラズマエッチング装置。
  11. 請求項10記載のプラズマエッチング装置であって、前記高周波アンテナはループ状に形成されており、前記磁石は、前記高周波アンテナと同軸状に配置されたループ状永久磁石である、プラズマエッチング装置。
  12. 請求項10または11記載のプラズマエッチング装置であって、
    前記チャンバのプラズマ生成領域を画定する誘電体部材と、
    前記プラズマ生成領域の外側に配置された前記高周波アンテナと前記誘電体部材との間に設けられた電極と、
    前記高周波発振器から高周波電力の供給を受ける可変コンデンサまたは可変チョークと、
    を備え、
    前記電極は、前記可変コンデンサまたは可変チョークを介して前記高周波発振器と接続されている、プラズマエッチング装置。
JP2008202237A 2008-08-05 2008-08-05 半導体装置の製造方法およびプラズマエッチング装置 Active JP5070599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008202237A JP5070599B2 (ja) 2008-08-05 2008-08-05 半導体装置の製造方法およびプラズマエッチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008202237A JP5070599B2 (ja) 2008-08-05 2008-08-05 半導体装置の製造方法およびプラズマエッチング装置

Publications (2)

Publication Number Publication Date
JP2010040777A JP2010040777A (ja) 2010-02-18
JP5070599B2 true JP5070599B2 (ja) 2012-11-14

Family

ID=42013010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008202237A Active JP5070599B2 (ja) 2008-08-05 2008-08-05 半導体装置の製造方法およびプラズマエッチング装置

Country Status (1)

Country Link
JP (1) JP5070599B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5813400B2 (ja) * 2011-07-26 2015-11-17 株式会社アルバック ドライエッチング方法
JP6364933B2 (ja) * 2014-05-01 2018-08-01 住友電気工業株式会社 半導体光デバイスを製造する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188353B2 (ja) * 1993-12-03 2001-07-16 日本真空技術株式会社 高密度プラズマ生成装置
JP3429391B2 (ja) * 1995-05-22 2003-07-22 株式会社アルバック プラズマ処理方法及び装置
JP4175134B2 (ja) * 2002-05-20 2008-11-05 住友電気工業株式会社 ドライエッチング方法及び半導体装置の製造方法
JP4056316B2 (ja) * 2002-07-26 2008-03-05 松下電器産業株式会社 ドライエッチング方法及び装置
JP2005150404A (ja) * 2003-11-17 2005-06-09 Mitsui Chemicals Inc 化合物半導体から構成される多層膜のドライエッチング方法
JP2006005317A (ja) * 2004-06-21 2006-01-05 Sharp Corp 半導体レーザ素子の製造方法
WO2008149741A1 (ja) * 2007-05-31 2008-12-11 Ulvac, Inc. プラズマ処理装置のドライクリーニング方法
JP5048611B2 (ja) * 2008-08-05 2012-10-17 株式会社アルバック 半導体装置の製造装置及び半導体装置の製造方法
JP5125863B2 (ja) * 2008-08-05 2013-01-23 日本電気株式会社 半導体装置の製造方法
WO2010016249A1 (ja) * 2008-08-05 2010-02-11 日本電気株式会社 半導体装置の製造方法およびプラズマエッチング装置

Also Published As

Publication number Publication date
JP2010040777A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
US8338308B2 (en) Method of plasma etching Ga-based compound semiconductors
JP5655443B2 (ja) 無機化合物膜のエッチング方法および半導体光素子の製造方法
Hung et al. Fabrication of highly ordered silicon nanowire arrays with controllable sidewall profiles for achieving low-surface reflection
US7977129B2 (en) Method for manufacturing semiconductor optical device
Park et al. Diamond-like amorphous carbon layer film by an inductively coupled plasma system for next generation etching hard mask
WO2009084160A1 (ja) プラズマドーピング装置及び方法並びに半導体装置の製造方法
JP5125863B2 (ja) 半導体装置の製造方法
JP2024026599A (ja) プラズマ処理装置
TW506006B (en) Processes for etching III-V semiconductor in icp-rie, ecr-rie and caibe systems
JP5070599B2 (ja) 半導体装置の製造方法およびプラズマエッチング装置
JP5048611B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
WO2010016249A1 (ja) 半導体装置の製造方法およびプラズマエッチング装置
US20110306155A1 (en) Method for producing semiconductor optical device
JP2009046735A (ja) スパッタ装置およびプラズマ処理装置
US11887814B2 (en) Plasma processing method
JP2012521659A (ja) プラズマエッチング法
US11658040B2 (en) Plasma processing method
JP5428636B2 (ja) 回折格子の形成方法
JP7555025B2 (ja) プラズマエッチング方法および半導体素子の製造方法
JP4350120B2 (ja) ダイヤモンドのエッチング方法
JP2004281815A (ja) エッチング方法
US7955880B2 (en) Method of producing semiconductor optical device
Gunn et al. Comparison of etch processes for etching SiO2 dielectric films
Yoon et al. Brief Review of Atomic Layer Etching Based on Radiofrequency-Biased Ar/C4F6-Mixture-Based Inductively Coupled Plasma Characteristics
CN118099300A (zh) 一种化合物半导体多层结构刻蚀型貌调节方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

R150 Certificate of patent or registration of utility model

Ref document number: 5070599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250